[go: up one dir, main page]

KR940010419B1 - 반도체집적회로 - Google Patents

반도체집적회로 Download PDF

Info

Publication number
KR940010419B1
KR940010419B1 KR1019910002122A KR910002122A KR940010419B1 KR 940010419 B1 KR940010419 B1 KR 940010419B1 KR 1019910002122 A KR1019910002122 A KR 1019910002122A KR 910002122 A KR910002122 A KR 910002122A KR 940010419 B1 KR940010419 B1 KR 940010419B1
Authority
KR
South Korea
Prior art keywords
voltage
power supply
circuit
external power
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019910002122A
Other languages
English (en)
Other versions
KR910016133A (ko
Inventor
시게유키 하야카와
레이치 야나기사와
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR910016133A publication Critical patent/KR910016133A/ko
Application granted granted Critical
Publication of KR940010419B1 publication Critical patent/KR940010419B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/462—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC as a function of the requirements of the load, e.g. delay, temperature, specific voltage/current characteristic
    • G05F1/465—Internal voltage generators for integrated circuits, e.g. step down generators
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

반도체집적회로
제 1 도는 본 발명의 제1실시예에 다른 구성을 나타낸 블록도.
제 2 도는 상기 실시예를 설명하기 위한 파형도.
제 3 도는 본 발명의 제2실시예에 다른 구성을 나타낸 블록도.
제 4 도는 상기 실시예를 설명하기 위한 파형도.
제 5 도 내지 제 8 도는 각각 상기 제 2 도에 나타낸 실시예회로에 대해 각 회로의 상세한 구성을 나타낸 회로도.
제 9 도는 종래의 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 외부전원단자 12 : 외부전압검출회로
13 : 내부강압회로 14 : 스위치회로
15 : 내부회로 21 : 통상동작용 제1내부강압회로
22 : 스탠드바이동작용 제2내부강압회로
23 : 기준전압발생회로 24 : 외부제어단자
25 : 앤드게이트 26 : 지연회로
27 : 낸드게이트 28 : 노아게이트
29 : 인버터
[산업상의 이용분야]
본 발명은 외부에서 공급되는 전원전압을 집적회로의 내부에서 강압시켜 내부전원전압으로 사용하된 반도체집적회로에 관한 것이다.
[종래의 기술 및 그 문제점]
스태틱형 반도체메모리(이하, SRAM이라 칭함)등과 같이 다수의 소자가 집적화된 반도체집적회로(이하, IC라 칭함)에서는 고집적화를 도모하기 위해 트랜지스터의 크기가 점점 축소화되고 있는 바, 이에 따라 종래부터 사용되고 있는 5V의 표준전원전압을 IC에 공급하면 내부의 미세화된 트랜지스터가 파괴되는 등 신뢰성상의 문제가 발생되고 있다.
종래, 이와 같은 문제가 발생될 우려가 있는 고집적화된 IC에서는 제 9 도에 나나타낸 바와 같이, 내부강압회로(91)를 설치하여 외부에서 공급되는 표준의 5V의 전원전압(Vext)을 상기 내부강압회로(91)에 의해 예컨대 3V정도의 내주전원전압(Vint)으로 강압한 후, 미세화된 트랜지스터를 포함한 내부회로(92)에 공급하도록 하고 있다.
그러나, 상기 종래의 IC를 전원회로에서 얻어진 표준 5V 전원전압으로 항상 동작시키는 경우에는 문제가 없지만, 이 IC가 SRAM이고, 더욱이 전지에 의해 데이터를 보호유지시키는 소위 밧데리 백업동작을 행하는 경우에 문제가 발생되게 된다. 즉, 종래에는 전원회로에서 얻어진 전원전압으로 동작시킬 때는 물론이고, 밧데리에 의한 백업동작시에도 내부강압회로(91)는 전류를 소비하기 때문에 백업동작시에 밧데리의 소모가 심해지게 되어 장기간의 밧데리 백업동작이 행해지지 않는다는 결점이 있따.
[발명의 목적]
본 발명은 상기한 점을 감안하여 발명된 것으로, 장기간의 밧데리 백업동작이 가능한 반도체집적회로를 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 소정의 기능을 갖춘 내부회로(15)와, 외부에서 전원전압이 공급되는 외부전원단자(11), 이 외부전원단자(11)의 전압치를 검출하는 외부전압검출수단(12), 이 외부전압검출수단(12)의 검출치가 소정치보다 클 경우 활성화되고, 검출치가 소정치보다도 작을 경우 활성화되지 않으며, 활성시에는 상기 외부전원단자(11)에 공급되는 외부전원전압을 강압시켜 상기 내부회로(15)에 내부전원전압으로서 공급하는 전압강압수단(13) 및, 상기 외부전원단자(11)와 상기 내부회로(15)간에 접속되면서 상기 외부전압검출수단(12)의 검출기가 소정치보다도 작을 경우 도통되도록 제어되는 스위치수단(14)을 구비하여 구성된 것을 특징으로한다.
[작용]
상기와 같이 구성된 본 발명은, 외부전압검출수단에 의해 외부전원단자의 전압치가 검출되고, 이 검출치가 소정치보다 큰 경우에는 전압강압수단이 활성화됨으로써 외부전원전압이 강압되어 상기 내부회로에 내부전원전압으로서 공급된다. 한편, 밧데리 백업동작시와 같이 외부전압검출수단의 검출치가 소정치보다 작은 경우에는 전압강압수단은 활성화되지 않고, 대신 스위치수단이 도통되어 밧데리로부터 낮은 외부전원전압이 그대로 내부회로에 공급된다. 이 밧데리 백업동작시에 전압강압수단은 동작되지 않아 전류를 소비하지 않게 됨으로써 밧데리에 의한 장기간 동작이 가능해지게 된다.
[실시예]
이하, 예시도면을 참조하여 본 발명에 다른 실시예를 상세히 설명한다.
제 1 도는 본 발명을 SRAM에 실시한 본 밞여의 제1실시예의 구성을 나타낸 블록도로서, 도면중 참조부호 11은 집적회로의 외부에서 전원전압(Vext)이 공급되는 외부전원단자인 바, 이 단자(11)에는 외부전원전압(Vext)으로서, 상기 집적회로가 통상의 동작, 즉 데이터의 기록동작이나 독출동작을 행할 때는 전원회로에서 얻어지는 표준의 5V전압이 공급되고, 스탠드바이 동작시에는 밧데리로부터의 예컨대 3V정도의 전압이 공급된다. 상기 단자(11)에 공급되는 외부전원전압(Vext)은 외부전압검출회　(12)와 내부강압회로(13) 및 스위치회로(14)에 각각 인가된다.
상기 외부전압검출회로(12)는 외부전원전압(Vext)의 값을 검출해서 이 검출치가 V1보다 작을 때에는 "L"레벨, 클 때에는 "H"레벨로 되는 제어신호(ψ1)를 발생시키고, 검출치가 V2보다도 작을 때에는 "L"레벨, 클 때에는 "H"레벨로 되는 제어신호
Figure kpo00001
를 발생시킨다. 단, V1과 V2는 모두 0V와 5V 사이의 값이 V1〈V2인 것으로 한다. 그리고, 상기 외부전압검출회로(12)에서 발생되는 한쪽의 제어신호(ψ1)는 상기 내부강압회로(13)에 공급되고, 다른쪽의 제어신호
Figure kpo00002
는 상기 스위치회로(14)에 각각 공급된다. 상기 내부강압회로(12)는 상기 제어신호(ψ1)의 레벨에 따라 활성화되고, 활성화되어 있을 경우 5V의 외부전원전압(Vext)을 강압시켜 예컨대 3V정도의 내부전원전압(Vint)을 발생시킨다. 또, 상기 스위치회로(14)는 도시한 바와 같이, 예컨대 P채널 MOS트랜지스터를 이용하여 구성되어 있고, 상기 제어신호
Figure kpo00003
의 레벨에 따라 도통제어되어 외부전원전압(Vext)을 통과 또는 차단한다.
상기 내부강압회로(12)의 출력 및 스위치회로(14)의 출력은 소정의 기능을 갖추고 있는 바, 예컨데 데이터 기억기능을 갖춘 메모리셀을 포함한 내부회로(15)에 동작전원전압으로서 공급된다.
다음에 상기 구성으로 이루어진 회로의 동작을 제 2 도의 파형도를 이용하여 설명한다.
지금, 상기 집적회로가 통상동작, 즉 데이터의 기록동작이나 독출동작을 행할 때에는 전원회로로부터의 5V전압이 단자(11)에 외부전원전압(Vext)으로서 공급되고, 이 때의 전압(Vext)의 값은 외부전압검출회로(12)에 있어서 2개의 검출치(V1,V2) 각각 보다도 크기 때문에 한쪽 및 다른쪽의 제어신호
Figure kpo00004
는 모두 "H"레벨로 된다. 이때, 제어신호에 의해 내부강압회로(13)가 활성화되어 스위치회로(14)가 비도통상태로 됨으로써 외부전원전압(Vext)이 내부강압회로(13)에서 강압되어 3V정도의 출력전압이 내부전원전압(Vint)으로서 내부회로(15)에 공급된다.
한편, 상기 집적회로가 스탠드바이동작을 행할 때에는 밧데리로부터 예컨대 3V정도의 전압이 단자(11)에 외부전원전압(Vext)으로서 공급된다. 이 때 전압(Vext)의 값은 외부전압검출회로(12)에 있어서 2개의 검출치(V1,V2) 각각 보다도 작기 때문에 한쪽 및 다른쪽의 제어신호
Figure kpo00005
는 모두 "L"레벨로 된다. 이때, 제어신호(ψ1)에 의해 내부강압회로(13)가 비활성상태로 되어 스위치회로(14)가 도통상태로 됨으로써 단자(11)에 공급된 밧데리로부터의 전압이 스위치회로(14)를 매개해서 그대로 내부전원전압(Vint)으로서 내부회로(15)에 공급된다.
이와 같이 상기 실시예에 의하면, 밧데리에 의한 백업동작시에는 내부강압회로(13)의 동작을 저지시켜 쓸데 없는 전류가 소비되지 않도록 함으로써 밧데리의 소모를 억제할 수 있게 됨에 따라 장기간의 밧데리 백업동작이 가능해지게 된다.
또 상기 실시예에 있어서, 외부전압검출회로(12)에서 값이 다른 2개의 검출치(V1,V2)를 설정하고 있는 이유는 다음과 같다. SRAM 등의 메모리에서는 일순간이라도 전원전압이 공급되지 않는 사태가 발생되면, 기억데이터의 파괴 등의 결함이 발생된다. 그리고, 외부전압검출회로(12)에서 한 개의 검출치를 이용하여 2개의 제어신호
Figure kpo00006
의 레벨의 절환을 동시에 행하면, 전원전압이 일시적으로 공급되지 않게 되는 우려가 있다. 이 때문에 상기 실시예에서는 외부전압검출회로(12)에 있어서 2개의 검출치(V1,V2)를 설정해서 2개의 제어신호
Figure kpo00007
의 레벨이 동시에 절환되지 않도록 하고 있다. 이를 구체적으로 설명하면, 외부전원전압(Vext)의 값이 저하되어 검출치(V2)보다도 약간 작아지게 되면, 제어신호
Figure kpo00008
가 "L"레벨로 되어 스위치회로(14)가 도통되고, 이때 전압(Vext)의 값은 검출치(V1)보다도 크기 때문에 제어신호(ψ1)는 이전의 "H"레벨 그대로이다. 따라서 이때 내부강압회로(13)는 동작하고 있게 된다. 그리고, 외부전원전압(Vext)의 값이 더욱 저하되어 검출치(V1)보다도 작아지게 되면, 제어신호(ψ1)가 "L"레벨로 변화하고, 이때 내부강압회로(13)는 처음으로 비활성으로 된다. 즉, 내부강압회로(13)가 동작을 정지하기 전에 스위치회로(14)가 도통되기 때문에 전원전압이 일순간이라도 내부회로(15)에 대해 공급되지 않는 상태를 방지할 수 있게 된다. 또, 외부전원전압(Vext)의 값이 상승할 경우에도 내부강압회로(13)가 동작을 개시한 후 스위치회로(14)가 비도통으로 되기 때문에 전원전압이 일순간이라도 내부회로(15)에 대해 공급되지 않는 사태를 방지할 수 있게 된다.
제 3 도는 본 발명의 제2실시예에 따른 구성을 나타낸 블록도로서, 본 실시예 회로는 상기 외부전원단자(11)에 공급되는 전원전압(Vext)의 값에 따라 스위치회로(14)의 동작을 제어함과 더불어 전원전압(Vext)의 값과 집적회로의 외부에서 공급되는 칩선택신호(
Figure kpo00009
; 칩이네이블 신호)에 따라 내부강압회로(13)의 동작을 제어하도록 한 것이다. 한편, 제 1 도와 대응되는 장소에는 동일한 참조부호를 붙이고, 그에 대한 상세한 설명은 생략한다.
본 실시예 회로에서는 상기 내부강압회로(13)가 통상동작용 제1내부강압회로(21)와 스탠드바이동작용 제2내부강압회로(22)로 구성되어 있는 바, 상기 양 내부강압회로(21, 22)에는 외부전원단자(11)에 공급되는 전원전압(Vext)이 인가된다. 또, 상기 양 내부강압회로(21,22)에는 기준 전압발생회로(23)에서 발생되는 기준전압(Vref)이 공급되는데, 상기 기준전압발생회로(23)는 활성화되어 있는 기간에 외부전원전압(Vext)으로 부터 일정한 기준전압(Vref)을 발생시키는 것이다.
또, 도면중 참조부호 24는 집적회로의 외부로부터 칩선택신호
Figure kpo00010
가 공급되는 외부제어단자로서, 이 단자(24)에 공급되는 칩선택신호
Figure kpo00011
는 앤드게이트(25)의 한쪽 입력단 및 지연회로(26)에 입력되고, 상기 지연회로(26)는 상기 칩선택신호
Figure kpo00012
를 소정기간 지연시킨다. 그리고, 상기 지연회로(26)의 출력은 상기 낸드게이트(25)의 다른쪽 입력단에 입력되고, 더욱이 상기 앤드게이트(25)의 출력은 낸드게이트(27) 및 노아게이트(28) 각각의 한쪽 입력단에 공급된다.
한편, 상기 외부전압검출회로(12)에서 발생되는 한쪽의 제어신호(ø1)는 상기 제2내부강압회로(22)에 직접 공급됨과 더불어 인버터(29)를 매개로 상기 낸드게이트(27) 및 노아게이트(28) 각각의 다른쪽 입력단에 공급된다. 그리고, 기준전압발생회로(23)는 상기 낸드게이트(27)의 출력을 기초로 활성화되고, 통상동작용 제1내부강압회로(21)는 상기 노아게이트(28)의 출력을 기초로 활성화되며, 스탠드바이동작용 제2내부강압회로(22)는 제어신호(ø1)를 기초로 활성화된다. 또, 스위치회로(14)는 한쪽의 제어신호
Figure kpo00013
를 기초로 도통제어된다. 한편, 상기 양 내부강압회로(21, 22)는 동일한 회로구성으로 되어 있지만, 내부의 대응 트랜지스터의 소자 칫수등을 달리함으로서 스탠드바이동작용 제2내부강압회로(22)의 소비전류가 통상동작용 제1내부강압회로(21)의 소비전류보다도 작아지도록 되어 있다.
다음에 상기 구성으로 이루어진 회로의 동작을 제 4 도의 파형도를 이용하여 설명한다.
먼저, 전원회로로부터 5V의 전압이 단자(11)에 외부전원전압(Vext)으로서 공급되면서 또 칩선택신호
Figure kpo00014
가 "L"레벨로 되어 있는 통상동작시에는 전압(Vext)의 값이 상기 2개의 검출치(V1, V2) 각각 보다 크기 때문에 외부전압검출회로(12)에서 발생되는 제어신호
Figure kpo00015
가 모드 " H "레벨로 됨으로써 스위치회로(14)는 비도통상태로 된다. 또, 제어신호(ψ1)에 의해 제2내부강압회로(22)가 활성화되고, 칩선택신호
Figure kpo00016
가 " L"레벨로 되어 있기 때문에 앤드게이트(25)의 출력도 " L "레벨로 된다. 또, 인버터(29)의 출력이 " L "레벨이기 때문에 낸드게이트(27) 및 노아게이트(28) 각각의 출력은 모두 " H "레벨로 된다. 따라서, 기준전압발생회로(23) 및 제1내부강압회로(22)는 모두 활성화된다. 그리고, 활성화된 기준전압발생회로(23)에서 발생되는 기준전압(Vref)이 제1 및 제2내부강압회로(21,22)에 공급됨으로써 양 내부강압회로(21,22)에서는 기준전압(Verf)을 기준으로서 외부전원전압(Vext)을 강압하고, 각각 강압된 내부전원전압(Vint)이 내부회로(15)에 공급된다. 즉, 이와 같은 상태의 경우 제1 및 제2내부강압회로(21,22)에 의해 외부전원전압(Vext)이 강압되어, 강압후의 전압(Vint)이 내부회로(15)에 공급된다.
다음에 5V의 전압이 단자(11)에 공급되고 있는 기간에 칩선택신호
Figure kpo00017
가 " H " 레벨로 되면, 앤드게이트(25)의 출력은 지연회로(26)에서의 지연시간 후에 " H " 레벨로 된다. 이 때, 인버터(25)의 출력은 " L "레벨 그대로이기 때문에 낸드게이트(27)의 출력은 " H " 레벨 그대로이지만, 노아게이트(28)의 출력은 이전의 " H " 레벨에서 " L "레벨로 반전된다. 따라서, 칩선택신호에 의한 스탠바이 동작시는 강압회로(13)내의 소비전류가 작은 제2내부강압회로(22)만이 활성화되고, 이 내부강압회로(22)에 의해 외부전원전압(Vext)이 강압되어 강압후의 전원(Vint)이 내부회로(15)에 공급된다.
더욱이, 밧데리로부터 예컨대 3V정도의 전압이 단자(11)에 외부전원전압(Vext)으로서 공급되는 밧데리 백업동작시에는 전압(Vext)의 값이 외부전압검출회로(12)에서 2개의 검출치(V1,V2) 각각 보다도 작기 때문에 제 1 도에 나타낸 실시예회로의 경우와 마찬가지로 제어신호
Figure kpo00018
가 모두 " L "레벨로 된다. 그리고 제어신호(ψ1)에 의해 내부강압회로(13)내의 양 내부강압회로(21,22)가 비활성상태로 되고, 더욱이 기준전압발생회로(23)도 비활성상태로 되어 필요없는 소비전류의 대폭적인 삭감이 도모된다. 그리고, 이 경우에는 제어신호
Figure kpo00019
에 의해 스위치회로(14)가 도통상태로 되어 단자(11)에 공급되고 있는 밧데리로부터의 전압이 그대로 내부회로(15)에 내부전원전압(Vint)으로서 공급된다.
한편, 본 실시예의 경우 외부전압검출회로(12)에서 2개의 검출치(V1,V2) 각각에는 외부전원전압(Vext)에 노이즈가 혼입된 경우의 오동작을 방지하기 위해 제 4 도에 나타낸 바와 같이 히스테리시스특성을 갖추도록 하고 있다. 또, 제 1 도의 실시예회로에 이와 같은 히스테리시스특성을 마찬가지로 갖추도록 할 수가 있다.
다음에, 상기 제 3 도에 나타낸 실시예회로에 대한 각각의 회로의 상세한 구성에 대해 설명한다.
제 5 도는 기준전압(Vref)을 발생시키는 기준전압발생회로(23)의 상세한 회로도로서, 본 회로는 P채널 MOS트랜지스터(41,42) 및 N채널 MOS트랜지스터(43)로 이루어진 전류미러회로에서 발생되는 일정전류를 상기 낸드게이트(27)의 출력으로 제어되는 N채널 MOS트랜지스터(44)에 흘림으로써 외부전원전압(Vext)으로부터 P채널 MOS트랜지스터 2개분의 문턱치 전압을 뺀 전압이 노드(A)에서 얻어지게 된다. 또, 정전류원으로서 동작하는 P채널 MOS트랜지스터(45)에 상기 노드(A)의 전압을 공급하고, 이 트랜지스터(45)의 부하로서 동작하는 P채널 MOS트랜지스터(46) 를 낸드게이트(27)의 출력의 반전신호로 제어함으로서, 상기 양 트랜지스터(45,46)의 직렬 접속점인 노드(B)에서 거의 P채널 MOS트랜지스터 2개분의 쿤턱치 전압에 상당하는 기준전압(Verf)이 발생된다.
제 6 도는 상기 제1, 제2내부강압회로(21,22)의 상세한 회로도로서, 이들 회로는 상기한 바와 같이 동일한 회로구성으로 되어 있고, 상기 기준전압발생회로(23)에서 발생되는 기준전압(Verf)과 내부전원전압(Vint)을 비교하는 전압비교기(51)와, 이비교기(51)에서 출력되는 차전압에 의해 도통제어되는 P채널 MOS트랜지스터(52)로 구성되어 있다.
본 회로에서는 전압비교기(51)에 의해 내부전원전압(Vint)가 기준전압(Vref)이 비교되어 내부전원전압(Vint)이 기준전압(Vref) 보다도 작아지면, 전압비교기(51)의 출력전압이 작아지게 되어 트랜지스터(52)의 도통저항이 저하되어 내부전원전압(Vint)이 상승된다. 반대로, 내부전원전압(Vint)이 기준전압(Vref)보다도 크면, 전압비교기(51)의 출력전압이 커져서 트랜지스터(52)의 도통저항이 저하되어 내부전원전압(Vint)이 강하된다. 이와 같이 하여 내부전원전압(Vint)이 기준전압(Vref)과 일치되도록 제어된다.
제 7 도는 상기 제 6 도에 나타낸 내부강압회로의 더욱 상세한 구성을 나타낸 것으로, 여기서 상기 전압비교기(51)는 도시한 바와 같이, P채널 MOS트랜지스터(61,62) 및 N채널 MOS트랜지스터 (63,64,65)로 이루어진 통상의 CMOS구성인 것에 대해, 스탠드바이 동작시 또는 밧데리 백업동작시에 직류전류가 발생하는 것을 방지하기 위해 각 게이트에 상기 노아게아트(28)의 출력 또는 제어신호(ψ1)가 공급되는 P채널 MOS트랜지스터(66,67) 와 N채널 MOS트랜지스터(68)가 추가된 것이다. 한편, 상기한 바와같이 제1, 제2내부강압회로(21,22)의 소비전류를 다르게 하기 위해서 대응하는 트랜지스터의 소자치수가 다르도록 형성되어 있다.
제 8 도는 상기 외부전압검출회로(12)의 상세한 회로도로서, 본 회로는 외부전원전압(Vext)을 직렬접속된 3개의 저항에 의해 분할하여 노드(F1,F2)에 값이 다른 2개의 전압을 발생시키는 전압분할회로(71)와, 상기 한쪽의 노드(F1)의 전압이 공급되어 이 노드의 전압을 기초로 외부전원전압(Vext)을 검출하여 상기한 바와 같은 히스테리시스 특성을 갖춘 제어신호(ψ1)를 출력하는 제1제어신호발생회로(72) 및, 상기 다른쪽의 노드(F2)의 전압이 공급되어 이 노드의 전압을 기초로 외부전원전압(Vext)을 검출하여 상기한 바와 같은 히스테리시스 특성을 갖춘 제어신호
Figure kpo00020
를 출력하는 제2제어신호발생회로(73)로 구성되어 있다.
상기 제1, 제2제어신호발생회로(72,73)는 동일하게 구성되어 있고, 한쪽의 회로(73)에서 도시한 바와같이 전압(Vext)과 노드(C)간에 삽입되어 노드(F2 ; 혹은 F1)의 전압이 게이트에 공급되는 P채널 MOS트랜지스터(81)와, 상기 노드(C)와 접지전압간에 삽입되어 전압(Vext)이 게이트에 공급되는 N채널 MOS트랜지스터 (82), 상기 노드(C)와 접지전압간에 삽입된 N채널 MOS트랜지스터(83), 상기 노드(C)의 신호를 반전시키는 CMOS형의 인버터(84), 이 인버터(84)의 출력을 반전하는 CMOS 형 인버터(85), 이 인버터(85)의 출력을 반전하는 인버터(86) 및, 이 인버터(86)의 출력을 반전시켜 상기 제어신호(
Figure kpo00021
; 또는 ψ1)를 출력하는 인버터 : (87)가 설치되어 있다. 그리고 인버터(86)의 출력은 상기 트랜지스터(83)의 게이트에 귀환되고 있다.
상기와 같은 회로에 있어서, 외부전원전압(Vext)이 5V일 때는 2개의 제어신호발생회로(72,73)내의 각 P채널 MOS트랜지스터(81)는 온상태이고, 제어신호
Figure kpo00022
는 모드 " H "레벨로 되어 있다. 그리고, 외부전원전압(Vext)이 약 3V정도로 떨어지고, 이 전압(Vext)과 노드(F2)의 전압과 전위차가 상기 트랜지스터(81)의 문턱치 전압보다도 작아지면, 제어신호발생회로(73)내의 트랜지스터(81)가 오프되어 제어신호
Figure kpo00023
가 " L"레벨로 된다. 더욱이, 외부전원전압(Vext)이 떨어지고, 전압(Vext)과 노드(F1)의 전압과의 전위차가 상기 트랜지스터(81)의 문턱치 전압보다도 작아지면, 제어신호발생회로(72)내의 트랜지스터(81)가 오프되어 제어신호(ψ1)가 " L"레벨로 된다.
[발명의 효과]
상기한 바와 같이 본 발명에 의하면, 장기간의 밧데리 백업동작이 가능한 반도체집적회로를 제공할 수 있게 된다.

Claims (4)

  1. 소정의 기능을 갖춘 내부회로(15)와, 외부에서 전원전압이 공급되는 외부전원단자(11), 이 외부전원단자(11)의 전압치를 검출하는 외부전압검출수단(12), 이 외부전압검출수단(12)의 검출치가 소정치보다 클 경우 활성화되고, 검출치가 소정치보다도 작을 경우 활성화되지 않으며, 활성시에는 상기 외부전원단자(11)에 공급되는 외부전원전압을 강압시켜 상기 내부회로(15)에 내부전원전압으로서 공급하는 전압강압수단(13) 및, 상기 외부전원단자(11)와 상기 내부회로(15)간에 접속되면서 상기 외부전압검출수단(12)의 검출치가 소정치보다도 작을 경우 도통되도록 제어되는 스위치수단(14)을 구비하여 구성된 것을 특징으로 하는 반도체 집적회로.
  2. 제 1 항에 있어서, 상기 외부전압검출수단(12)은 제1전압치 및 이보다 큰 제2전압치를 각각 검출함으로써, 외부전원전압이 상기 제1전압치보다도 클 때에는 상기 전압강압수단(13)이 활성화되고, 외부전원전압이 제1전압치보다도 작을 때에는 비활성화되도록 하는 제1제어신호(ψ1)상기 전압강압수단(13)에 공급하며, 외부전원전압이 상기 제2전압치보다도 작을 때에는 상기 스위치수단(14)이 도통되고, 외부전원전압이 제2전압치보다도 클때에는 비도통으로 되도록 하는 제2제어신호(ψ1)상기 스위치수단(14)에 공급하도록 된것을 특징으로 하는 반도체집적회로장치.
  3. 소정의 기능을 갖춘 내부회로(15)와, 외부에서 전원전압이 공급되는 외부전원단자(11), 이 외부전원단자(11)의 전압치를 검출해서 제1 및 제2제어신호
    Figure kpo00024
    를 발생시키는 외부전압검출수단(12), 상기 제1제어신호(ψ1)에 따라 활성화 또는 비활성화되면서 활성화되어 있을 경우 상기 외부전원단자(11)에 공급되는 외부전원전압을 강압시켜 상기 내부회로(15)에 내부전원전압으로서 공급하는 제1전압강압수단(21), 상기 제2제어신호
    Figure kpo00025
    및 외부에서 공급되는 칩선택신호에 따라 활성화 혹은 비활성화되면서 활성화되어 있을 경우 상기 외부전원단자(11)에 공급되는 외부전원전압을 강압시켜 상기 내부회로(15)에 내부전원전압으로서 공급하는 제2전압강압수단(22) 및, 상기 외부전원전압(11)와 상기 내부회로(15)간에 접속되면서 상기 제1제어신호에 따라 도통제어되는 스위치수단(14)을 구비하여 구성된 것을 특징으로 하는 반도체집적회로.
  4. 제 3 항에 있어서, 상기 제1 및 제2전압강압수단(21, 22)이 동일한 회로구성을 갖추면서 상기 제1전압강압수단(21)의 상기 내부회로(15)에 대한 전류공급능력이 상기 제2전압강압수단(22)보다 크게 설정되어 있는 것을 특징으로 하는 반도체집적회로.
KR1019910002122A 1990-02-08 1991-02-08 반도체집적회로 Expired - Fee Related KR940010419B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP02-27086 1990-02-08
JP2708690 1990-02-08
JP02-027086 1990-02-08

Publications (2)

Publication Number Publication Date
KR910016133A KR910016133A (ko) 1991-09-30
KR940010419B1 true KR940010419B1 (ko) 1994-10-22

Family

ID=12211270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910002122A Expired - Fee Related KR940010419B1 (ko) 1990-02-08 1991-02-08 반도체집적회로

Country Status (2)

Country Link
US (2) US5184031A (ko)
KR (1) KR940010419B1 (ko)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5184031A (en) * 1990-02-08 1993-02-02 Kabushiki Kaisha Toshiba Semiconductor integrated circuit
JP2566067B2 (ja) * 1991-04-26 1996-12-25 株式会社東芝 論理回路
JP2946838B2 (ja) * 1991-06-25 1999-09-06 日本電気株式会社 半導体集積回路
JP2797761B2 (ja) * 1991-07-11 1998-09-17 日本電気株式会社 パワーオン回路
EP0549165A2 (en) * 1991-12-23 1993-06-30 National Semiconductor Corporation Power conserving integrated circuit
US5315167A (en) * 1992-04-09 1994-05-24 International Business Machines Corporation Voltage burn-in scheme for BICMOS circuits
JPH05314769A (ja) * 1992-05-13 1993-11-26 Mitsubishi Electric Corp 半導体集積回路装置
JP3362873B2 (ja) * 1992-08-21 2003-01-07 株式会社東芝 半導体装置
DE4234402A1 (de) * 1992-10-07 1994-04-14 Siemens Ag Anordnung zum Übertragen von Binärsignalen über eine Signalleitung
US6384623B1 (en) 1993-01-07 2002-05-07 Hitachi, Ltd. Semiconductor integrated circuits with power reduction mechanism
KR100281600B1 (ko) * 1993-01-07 2001-03-02 가나이 쓰도무 전력저감 기구를 가지는 반도체 집적회로
JP2500422B2 (ja) * 1993-02-10 1996-05-29 日本電気株式会社 半導体ｉｃチップ内蔵用の降圧回路
JP3286869B2 (ja) * 1993-02-15 2002-05-27 三菱電機株式会社 内部電源電位発生回路
US5603036A (en) * 1993-02-19 1997-02-11 Intel Corporation Power management system for components used in battery powered applications
JP2925422B2 (ja) * 1993-03-12 1999-07-28 株式会社東芝 半導体集積回路
JPH08510371A (ja) * 1993-05-13 1996-10-29 マイクロユニティ システムズ エンジニアリング，インコーポレイテッド バイアス電圧分配システム
US5329491A (en) * 1993-06-30 1994-07-12 Intel Corporation Nonvolatile memory card with automatic power supply configuration
JP2838761B2 (ja) * 1993-08-11 1998-12-16 セイコープレシジョン株式会社 カメラ用制御回路
JPH0757472A (ja) * 1993-08-13 1995-03-03 Nec Corp 半導体集積回路装置
US5612892A (en) * 1993-12-16 1997-03-18 Intel Corporation Method and structure for improving power consumption on a component while maintaining high operating frequency
US5438549A (en) * 1994-02-28 1995-08-01 Intel Corporation Nonvolatile memory with volatile memory buffer and a backup power supply system
JP3626521B2 (ja) 1994-02-28 2005-03-09 三菱電機株式会社 基準電位発生回路、電位検出回路および半導体集積回路装置
JPH07260874A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置及びその試験方法
US5530398A (en) * 1994-04-11 1996-06-25 Rockwell International Corporation Accurate reference generation technique valid during system power-up transients
US5798667A (en) * 1994-05-16 1998-08-25 At&T Global Information Solutions Company Method and apparatus for regulation of power dissipation
US5467031A (en) * 1994-09-22 1995-11-14 Lsi Logic Corporation 3.3 volt CMOS tri-state driver circuit capable of driving common 5 volt line
US5786720A (en) * 1994-09-22 1998-07-28 Lsi Logic Corporation 5 volt CMOS driver circuit for driving 3.3 volt line
US5541551A (en) * 1994-12-23 1996-07-30 Advinced Micro Devices, Inc. Analog voltage reference generator system
JP2785732B2 (ja) * 1995-02-08 1998-08-13 日本電気株式会社 電源降圧回路
US5724592A (en) * 1995-03-31 1998-03-03 Intel Corporation Method and apparatus for managing active power consumption in a microprocessor controlled storage device
US5612582A (en) * 1996-01-02 1997-03-18 Allen-Bradley Company, Inc. Switching device
JPH09297642A (ja) * 1996-05-02 1997-11-18 Fujitsu Ltd インターフェイス回路
JP3516556B2 (ja) * 1996-08-02 2004-04-05 沖電気工業株式会社 内部電源回路
US6198339B1 (en) 1996-09-17 2001-03-06 International Business Machines Corporation CVF current reference with standby mode
JPH10144079A (ja) * 1996-11-07 1998-05-29 Mitsubishi Electric Corp 半導体記憶装置
JP3080015B2 (ja) * 1996-11-19 2000-08-21 日本電気株式会社 レギュレータ内蔵半導体集積回路
JP3117128B2 (ja) * 1997-01-31 2000-12-11 日本電気株式会社 基準電圧発生回路
EP0860762A3 (de) * 1997-02-25 1999-04-07 TEMIC TELEFUNKEN microelectronic GmbH Schaltungsanordnung und Verfahren zum Erzeugen einer Versorgungsgleichspannung
JP2002501654A (ja) 1997-05-30 2002-01-15 ミクロン テクノロジー，インコーポレイテッド ２５６Ｍｅｇダイナミックランダムアクセスメモリ
KR100270957B1 (ko) * 1998-06-08 2000-11-01 윤종용 반도체 메모리 장치의 내부 전원전압 변환회로
FR2791193B1 (fr) * 1999-03-16 2004-07-09 St Microelectronics Sa Procede de controle du fonctionnement d'une pompe de charge capacitive et dispositif de pompe de charge capacitive correspondant
US6194944B1 (en) * 1999-04-29 2001-02-27 National Semiconductor Corporation Input structure for I/O device
JP2002133863A (ja) * 2000-10-19 2002-05-10 Mitsubishi Electric Corp 電位検出回路
AU2002235347A1 (en) * 2001-01-09 2002-07-24 Broadcom Corporation Sub-micron high input voltage tolerant input output (i/o) circuit
US6859074B2 (en) * 2001-01-09 2005-02-22 Broadcom Corporation I/O circuit using low voltage transistors which can tolerate high voltages even when power supplies are powered off
US6441681B1 (en) * 2001-06-07 2002-08-27 Texas Instruments Incorporated Method for preserving charges on a cap at the output of a regulator
DE10157865A1 (de) * 2001-11-26 2003-06-26 Infineon Technologies Ag Programmierbare Spannungspumpe mit Masse-Option
US7138836B2 (en) * 2001-12-03 2006-11-21 Broadcom Corporation Hot carrier injection suppression circuit
US7212067B2 (en) * 2003-08-01 2007-05-01 Sandisk Corporation Voltage regulator with bypass for multi-voltage storage system
KR100909960B1 (ko) * 2004-12-28 2009-07-29 삼성전자주식회사 다중 인터페이스 카드에서의 전원전압 제어장치 및 방법
US7248531B2 (en) * 2005-08-03 2007-07-24 Mosaid Technologies Incorporated Voltage down converter for high speed memory
KR100761837B1 (ko) * 2006-02-09 2007-09-28 삼성전자주식회사 바이어스 회로 동작 차단회로를 구비하는 반도체메모리장치 및 바이어스 전압 발생방법
KR100795014B1 (ko) * 2006-09-13 2008-01-16 주식회사 하이닉스반도체 반도체 메모리 장치의 내부전압 발생기
JP2010109717A (ja) * 2008-10-30 2010-05-13 Nec Electronics Corp 半導体集積回路及びその制御方法
US8638161B2 (en) * 2011-07-20 2014-01-28 Nxp B.V. Power control device and method therefor
KR20140029706A (ko) * 2012-08-29 2014-03-11 에스케이하이닉스 주식회사 집적 회로 및 그의 동작 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0441384Y2 (ko) * 1987-12-29 1992-09-29
US5184031A (en) * 1990-02-08 1993-02-02 Kabushiki Kaisha Toshiba Semiconductor integrated circuit

Also Published As

Publication number Publication date
KR910016133A (ko) 1991-09-30
US5184031A (en) 1993-02-02
US5347170A (en) 1994-09-13

Similar Documents

Publication Publication Date Title
KR940010419B1 (ko) 반도체집적회로
US5307318A (en) Semiconductor integrated circuit device having main power terminal and backup power terminal independently of each other
US4691123A (en) Semiconductor integrated circuit with an internal voltage converter circuit
EP0157905B1 (en) Semiconductor device
KR0133942B1 (ko) 반도체 집적 회로장치
KR100298584B1 (ko) 내부전원전압발생회로
JPH06103748A (ja) Ｉｃメモリカードの電源制御回路
KR0138882B1 (ko) 내장 강압 전압 발생기용 저전력 소모 전압 감시 회로를 가진 반도체 집적 회로
KR19990084474A (ko) 저전력 정적 램의 셀 구조
US7180811B2 (en) Semiconductor memory device informing internal voltage level using ready/busy pin
US5278798A (en) Semiconductor memory device
US4937789A (en) Memory integrated circuit with an improved stand-by mode control circuit
JPH0241838B2 (ko)
US4621346A (en) Low power CMOS fuse circuit
JPH0612876A (ja) 電源切換え回路
KR0142967B1 (ko) 반도체 메모리장치의 기판 전압 제어회로
KR19990029191A (ko) 저전압 동작 특성이 개선된 반도체 집적 회로 장치
KR100230372B1 (ko) 반도체 메모리 장치의 내부 전압 변환기
JPH04212786A (ja) 半導体集積回路
US6914844B2 (en) Deep power down switch for memory device
US5847584A (en) Threshold detecting device
US20010026189A1 (en) Intermediate voltage control circuit having reduced power consumption five
KR100205234B1 (ko) 전압 감시 회로
KR100265594B1 (ko) 파워-업회로
KR0167261B1 (ko) 전원공급 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

St.27 status event code: A-2-2-Q10-Q13-nap-PG1605

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 8

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 9

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 10

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 11

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 12

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 13

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 14

FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 15

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 15

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20091023

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20091023

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000