[go: up one dir, main page]

KR930006950A - 정적 메모리 장치 - Google Patents

정적 메모리 장치 Download PDF

Info

Publication number
KR930006950A
KR930006950A KR1019920016528A KR920016528A KR930006950A KR 930006950 A KR930006950 A KR 930006950A KR 1019920016528 A KR1019920016528 A KR 1019920016528A KR 920016528 A KR920016528 A KR 920016528A KR 930006950 A KR930006950 A KR 930006950A
Authority
KR
South Korea
Prior art keywords
mosfets
driver
access
mosfet
gate
Prior art date
Application number
KR1019920016528A
Other languages
English (en)
Other versions
KR970007589B1 (ko
Inventor
마나부 안도
히로시 후루따
Original Assignee
원본미기재
니뽄 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3262842A external-priority patent/JP2754977B2/ja
Application filed by 원본미기재, 니뽄 덴끼 가부시끼가이샤 filed Critical 원본미기재
Publication of KR930006950A publication Critical patent/KR930006950A/ko
Application granted granted Critical
Publication of KR970007589B1 publication Critical patent/KR970007589B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H10D84/0142—Manufacturing their gate conductors the gate conductors having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144—Manufacturing their gate insulating layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

한 정적 메모리 장치는 드라이버 MOSFET(Q1,Q2)의 쌍, 이 드라이버 MOSFET의 각각ML 드레인과 전력 소스(Vcc)사이에 각각 접속된 두 부하 저항기(R1,R2), 그 드라이버 MOSFET의 각각의 드레인과 비트선(D,D)의 각가의 선 사이에 각각 접속되고 게이트가 한 워드 라인(W)에 접속된 두 액세스 MOSFET(Q3,Q4)를 각각 갖는 메모리 셀을 포함한다. 이 메모리 셀에 있어서, 액세스 MOSFET의 게이트 산화막(3b)의 두께는 드라이버 MOSFET의 게이트 산화막(3a)의 두께보다 더 두껍게 형성된다. 그 메모리 셀의 동작 안전도는, 드라이버 MOSFET와 메모리 셀의 액세스 MOSFET 사이의 비율(두 트랜지스터의 용량을 공급하는 전류의 비율)을 증가시켜, 칩 크기를 증가시킬 필요성없이 향상되고, 보다 큰 게이트 사이즈의 형성없이, 혹은, 고정의 변화를 야기시킬 수 있을 만큼 작게 형성시키지 않고 향상된다.

Description

정적 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명을 따른 제1실시예 구조를 도시한 단면도, 제5A도 내지 5D도는 본 발명을 따른 제1실시예 구조의 제고 단계를 도시한 단면도, 제6도는 MOSFET의 게이트 산화막의 두께와 공정 이득 계수 간의 관계를 도시한 그래프, 제7도는 본 발명을 따른 제2실시예 구조를 도시한 단면도, 제8A도 내지 8C도는 본 발명을 따른 제2실시예 구조의 제조 단계를 도시한 단면도.

Claims (4)

  1. 게이트와 드레인이 교차-접속된 한쌍의 드라이버 MOSFET(Q1,Q2), 상기 드라이버 MOSFET의 각각의 드레인과 전력 소스(Vcc)사이에 각각 접속된 두 부하 소자(R1,R2)와, 상기 드라이버 MOSFET 각각의 드레인과 비트 라인(D,D)의 각각의 쌍 사이에 각각 접속되고 게이트가 한 워드선(W)에 접속된 두 액세스 MOSFET(Q3, Q4)를 각각 구비하는 다수의 메모리 셀을 갖는 정적 메모리 장치로, 상기 드라이버 및 액세스 MOSFET는 상기 드라이버 MOSFET(Q1,Q2)의 각각의 게이트의 폭/길이 종횡비가 상기 액세스 MOSFET(Q3,Q4)의 각각의 게이트의 종횡비보다 더 크도록 배열되고, 상기 드라이버 MOSFET(Q1,Q2)의 각각의 게이트의 종횔비와 상기 액세스 MOSFET(Q3,Q4)의 각각의 이득 계수 사이의 비율은 상기 드라이버 MOSFET(Q1, Q2)의 각각의 게이트의 종횡비와 상기 액세스 MOSFET(Q3,Q4)의 각각의 게이트의 종횡비 사이의 비율보다 더 크도록 배열된 정적 메모리 장치.
  2. 제1항에 있어서, 상기 드라이버 MOSFET(Q1,Q2)는 두께가 상기 액세스 MOSFET(Q3,Q4)의 각각의 게이트 절연막(3b)보다 더 얇은 게이트 절연막(3a)을 각각 갖는 정적 메모리 장치.
  3. 제1항에 있어서, 상기 드라이버 MOSFET(Q1,Q2) 및 상기 액세스 MOSFET(Q1,Q2)는, 그들 소스/드레인 영역(5,5)에서, 상응하는 위치에 낮은 불순물 농도 영역(6a,6b)이 형성되도록 배열되고, 상기 드라이버 MOSFET의 상기 낮은 불순물 농도 영역(6a)의 불순물 농도가 상기 액세스 MOSFET의 상기 낮은 불순물 농도 영역(6b)의 농도보다 더 크게 되는 정적 메모리 장치.
  4. 제3항에 있어서, 상기 엑세스 MOSFET(Q3,Q4)의 상기 소스/드레인 영역중 어느 하나는 상기 드라이버 MOSFET(Q1,Q2)의 상기 소스/드레인 영역에서 보다 낮은 불순물 농도를 갖는 정적 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920016528A 1991-09-13 1992-09-09 정적 메모리 장치 KR970007589B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-262842 1991-09-13
JP3262842A JP2754977B2 (ja) 1991-02-08 1991-09-13 スタティックメモリ

Publications (2)

Publication Number Publication Date
KR930006950A true KR930006950A (ko) 1993-04-22
KR970007589B1 KR970007589B1 (ko) 1997-05-10

Family

ID=17381377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920016528A KR970007589B1 (ko) 1991-09-13 1992-09-09 정적 메모리 장치

Country Status (4)

Country Link
US (1) US5285096A (ko)
EP (1) EP0532041B1 (ko)
KR (1) KR970007589B1 (ko)
DE (1) DE69216728T2 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5825070A (en) * 1993-11-30 1998-10-20 Stmicroelectronics, Inc. Structure for transistor devices in an SRAM cell
JPH0878533A (ja) * 1994-08-31 1996-03-22 Nec Corp 半導体装置及びその製造方法
US5703392A (en) * 1995-06-02 1997-12-30 Utron Technology Inc Minimum size integrated circuit static memory cell
JPH09312399A (ja) * 1995-07-14 1997-12-02 Seiko Instr Inc 半導体装置とその製造方法
KR0186070B1 (ko) * 1995-12-28 1999-03-20 문정환 반도체 메모리 구조 및 그 제조방법
US5691217A (en) * 1996-01-03 1997-11-25 Micron Technology, Inc. Semiconductor processing method of forming a pair of field effect transistors having different thickness gate dielectric layers
KR100277878B1 (ko) * 1996-11-08 2001-02-01 김영환 트랜지스터의 구조 및 제조방법
JPH10223771A (ja) * 1997-02-12 1998-08-21 Yamaha Corp 半導体装置とその製造方法
US5939762A (en) * 1997-06-26 1999-08-17 Integrated Device Technology, Inc. SRAM cell using thin gate oxide pulldown transistors
JP3967440B2 (ja) * 1997-12-09 2007-08-29 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4931267B2 (ja) 1998-01-29 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
JP3467416B2 (ja) * 1998-04-20 2003-11-17 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及びその製造方法
TW375836B (en) * 1998-05-04 1999-12-01 United Microelectronics Corp SRAM (static random access memory) manufacturing method
US6165918A (en) * 1999-05-06 2000-12-26 Integrated Device Technology, Inc. Method for forming gate oxides of different thicknesses
JP2001068564A (ja) * 1999-08-30 2001-03-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001203347A (ja) 2000-01-18 2001-07-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2001210718A (ja) * 2000-01-26 2001-08-03 Nec Corp 半導体集積回路及びその設計方法
JP2002016150A (ja) 2000-06-29 2002-01-18 Nec Corp 半導体記憶装置及びその製造方法
JP4592193B2 (ja) * 2001-02-06 2010-12-01 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7189662B2 (en) * 2004-08-24 2007-03-13 Micron Technology, Inc. Methods of forming semiconductor constructions
DE102008035805B4 (de) * 2008-07-31 2013-01-31 Advanced Micro Devices, Inc. Herstellung von Gatedielektrika in PMOS- und NMOS-Transistoren

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4443715A (en) * 1982-03-25 1984-04-17 Gte Laboratories Incorporated Driver circuit
US4866002A (en) * 1985-11-26 1989-09-12 Fuji Photo Film Co., Ltd. Complementary insulated-gate field effect transistor integrated circuit and manufacturing method thereof
US4890144A (en) * 1987-09-14 1989-12-26 Motorola, Inc. Integrated circuit trench cell
GB2238437A (en) * 1989-11-22 1991-05-29 Plessey Co Plc Transistor driver circuits
JPH0831534B2 (ja) * 1989-11-24 1996-03-27 シャープ株式会社 半導体記憶装置及びその製造方法
JPH0513714A (ja) * 1990-01-25 1993-01-22 Texas Instr Inc <Ti> 溝型トランジスタ使用の双安定論理デバイス

Also Published As

Publication number Publication date
DE69216728D1 (de) 1997-02-27
DE69216728T2 (de) 1997-08-07
EP0532041A1 (en) 1993-03-17
EP0532041B1 (en) 1997-01-15
KR970007589B1 (ko) 1997-05-10
US5285096A (en) 1994-02-08

Similar Documents

Publication Publication Date Title
KR930006950A (ko) 정적 메모리 장치
KR950007093A (ko) 게이트 밀도를 증가시키기 위한 일련의 기판 탭 및 확장부를 갖는 대칭형 다층금속 로직 어래이
KR950021539A (ko) 반도체 집적 회로
KR930020661A (ko) 반도체 디바이스
KR910020904A (ko) 반도체기억장치 및 그 제조 방법
KR850002670A (ko) 마스터 슬라이스 반도체 장치
KR930001438A (ko) 정적 반도체 메모리 장치
KR920022502A (ko) 반도체 기억 장치
KR940020424A (ko) 정적 반도체 기억 장치
KR920000145A (ko) 반도체 메모리
KR960026941A (ko) 반도체장치
KR920022548A (ko) 박막 트랜지스터를 향상시키는 반도체 디바이스
KR920010902A (ko) 반도체장치
KR900017193A (ko) 스태틱형 메모리
KR950021672A (ko) 부하로 동작하는 박막트랜지스터를 가진 정적 램
KR890017769A (ko) 반도체 장치 및 제조방법
KR930003235A (ko) 마스터 슬라이스형 반도체 집적회로 장치의 기본셀 형성을 위한 트랜지스터 배치와 마스터 슬라이스형 반도체 집적회로 장치
KR870005462A (ko) 감지증폭회로
KR940006270A (ko) 박막트랜지스터 부하를 가지는 반도체 메모리장치
KR900017104A (ko) Mos형 전계효과트랜지스터
KR950012461A (ko) 정적형 반도체 메모리 디바이스
KR930011238A (ko) 스태틱 알에이엠(ram)의 메모리셀 및 그 메모리셀어레이
KR910017623A (ko) 반도체 장치
KR940012631A (ko) 반도체 메모리장치
KR960015912A (ko) 소프트 에러 억제 저항 부하형 sram 셀

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19920909

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19920909

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19960904

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19970418

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19970710

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19970910

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19970910

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 20000429

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20010427

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20020822

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20030825

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20030825

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee