KR20210060542A - Inspection instruction information generating device, board inspection system, inspection instruction information generating method and inspection instruction information generating program - Google Patents
Inspection instruction information generating device, board inspection system, inspection instruction information generating method and inspection instruction information generating program Download PDFInfo
- Publication number
- KR20210060542A KR20210060542A KR1020217011041A KR20217011041A KR20210060542A KR 20210060542 A KR20210060542 A KR 20210060542A KR 1020217011041 A KR1020217011041 A KR 1020217011041A KR 20217011041 A KR20217011041 A KR 20217011041A KR 20210060542 A KR20210060542 A KR 20210060542A
- Authority
- KR
- South Korea
- Prior art keywords
- conductive
- instruction information
- inspection
- wiring
- inspection instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 122
- 238000007689 inspection Methods 0.000 title claims description 569
- 239000000758 substrate Substances 0.000 claims abstract description 357
- 239000004020 conductor Substances 0.000 claims abstract description 194
- 230000008569 process Effects 0.000 claims abstract description 86
- 238000012545 processing Methods 0.000 claims description 141
- 230000002950 deficient Effects 0.000 claims description 9
- 238000012360 testing method Methods 0.000 abstract description 8
- 238000005259 measurement Methods 0.000 description 63
- 230000000875 corresponding effect Effects 0.000 description 45
- 239000000523 sample Substances 0.000 description 27
- 238000003860 storage Methods 0.000 description 21
- 239000002184 metal Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 238000001514 detection method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 12
- 230000007547 defect Effects 0.000 description 8
- 101150092075 FIP1 gene Proteins 0.000 description 7
- 230000005672 electromagnetic field Effects 0.000 description 5
- 238000000691 measurement method Methods 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 238000004904 shortening Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000001276 controlling effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000008685 targeting Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
도체층(Lc)과, 복수의 도전부(P)가 마련된 기판면(F)과, 배선층(L)과, 비아(V)를 구비하는 기판에 있어서의 면형 도체(IP), 도전부(P), 배선(W) 및 비아(V)가 어떻게 도통 접속되어 있는가를 나타내는 도전 구조 정보 D1에 기초하여, 배선층(L)의 배선(W)을 통하여 서로 도통하는 도전부(P)끼리의 그룹이 복수 있는 경우에, 당해 각 그룹으로부터 도전부(P)를 제1 선택 도전부로서 한 쌍씩 선택하고, 당해 선택된 복수쌍의 제1 선택 도전부를 나타내는 정보를, 검사 지시 정보 D2로서 생성하는 검사 지시 정보 생성 처리를 실행하도록 하였다.A planar conductor (IP) and a conductive portion (P) in a substrate including a conductor layer (Lc), a substrate surface (F) provided with a plurality of conductive portions (P), a wiring layer (L), and a via (V). ), on the basis of the conductive structure information D1 indicating how the wiring W and the via V are connected to each other through the wiring W of the wiring layer L, there are a plurality of groups of conductive portions P that are connected to each other through the wiring W of the wiring layer L. If there is, test instruction information generation that selects a pair of conductive parts P from the respective groups as a first select conductive part, and generates information indicating the selected plurality of pairs of first select conductive parts as test instruction information D2. The process was made to run.
Description
본 발명은 기판을 검사할 때의 검사 개소를 지시하기 위한 검사 지시 정보를 생성하는 검사 지시 정보 생성 장치, 이 검사 지시 정보를 사용하여 검사를 행하는 기판 검사 시스템, 검사 지시 정보 생성 방법 및 검사 지시 정보 생성 프로그램에 관한 것이다.The present invention relates to an inspection instruction information generating apparatus for generating inspection instruction information for instructing an inspection point when inspecting a substrate, a substrate inspection system for performing inspection using the inspection instruction information, a method for generating inspection instruction information, and inspection instruction information It relates to the generation program.
종래부터 회로 기판에 마련된 비아와 같이, 회로 기판의 한쪽 면으로부터 다른 쪽 면에 걸쳐 관통하는 것을 측정 대상으로 할 때, 당해 측정 대상에 측정 전류를 흘려, 당해 측정 대상에 발생한 전압을 측정함으로써, 그 전류값과 전압값으로부터 당해 측정 대상의 저항값을 측정하는 기판 검사 장치가 알려져 있다(예를 들어, 특허문헌 1 참조).When making a measurement object that penetrates from one surface to the other surface of a circuit board, such as a via provided in a conventional circuit board, by passing a measurement current through the measurement object and measuring the voltage generated in the measurement object, the A substrate inspection apparatus is known that measures the resistance value of the object to be measured from a current value and a voltage value (see, for example, Patent Document 1).
그런데, 면 형상으로 넓어지는 도체(이하, 면형 도체라고 칭함)를 내부에 구비한 기판에 있어서, 기판 표면의 패드, 범프, 배선 등의 도전부와 면형 도체가 기판의 두께 방향으로 전기적으로 접속된 구조의 기판이 있다.By the way, in a board having a conductor widening in a planar shape (hereinafter referred to as a planar conductor), conductive portions such as pads, bumps, and wiring on the surface of the substrate and the planar conductor are electrically connected in the thickness direction of the substrate. There is a substrate of the structure.
도 22는, 기판 내층에 면형으로 넓어지는 도체 패턴인 면형 도체(IP)를 구비한 기판의 일례인 다층 기판(WB)을 도시하는 개념적인 모식도이다. 도 22에 도시하는 다층 기판(WB)은, 그 기판면(BS)에 패드나 배선 패턴 등의 도전부(PA, PB)가 마련되어 있다. 도전부(PA, PB)는 비아(RA, RB)에 의해 면형 도체(IP)와 전기적으로 접속되어 있다. 다층 기판(WB)의 예에서는, 면형 도체(IP)가 면형 도체에 상당한다.22 is a conceptual schematic diagram showing a multilayer substrate WB, which is an example of a substrate including a planar conductor IP, which is a conductor pattern widening in a planar shape, on an inner layer of the substrate. In the multilayer substrate WB shown in FIG. 22, conductive portions PA and PB such as pads and wiring patterns are provided on the substrate surface BS. The conductive portions PA and PB are electrically connected to the planar conductor IP by vias RA and RB. In the example of the multilayer substrate WB, the planar conductor IP corresponds to the planar conductor.
또한, 기판의 제조 방법으로서, 도전성 금속판을 토대로 하여 이 금속판의 양면에 프린트 배선 기판을 적층 형성하고, 형성된 기판을 토대의 금속판으로부터 박리함으로써, 2매의 프린트 배선 기판을 형성하는 방법이 있다. 이러한 기판의 제조 방법에 있어서, 토대의 금속판으로부터 기판을 박리하기 전의 상태의 기판(이하, 중간 기판이라고 칭함)은, 금속판이 2매의 기판 사이에 끼인 양태를 갖고 있다. 이러한 중간 기판은 캐리어 기판이라고도 칭해진다.Further, as a method of manufacturing a substrate, there is a method of forming two printed wiring boards by laminating and forming a printed wiring board on both sides of the metal plate based on a conductive metal plate, and peeling the formed substrate from the underlying metal plate. In such a method of manufacturing a substrate, the substrate in a state before the substrate is peeled from the underlying metal plate (hereinafter referred to as an intermediate substrate) has a mode in which the metal plate is sandwiched between two substrates. This intermediate substrate is also referred to as a carrier substrate.
도 23은, 이러한 중간 기판(MB)의 일례를 도시하는 개념적인 모식도이다. 도 23에 도시하는 중간 기판(MB)은 금속판(MP)의 한쪽 면에 기판(WB1)이 마련되고, 금속판(MP)의 다른 쪽 면에 기판(WB2)이 마련되어 있다. 기판(WB1)의 기판면(BS1)에는 패드나 배선 패턴 등의 도전부(PA1, PB1, …, PF1)가 마련되어 있다. 기판(WB1)의 금속판(MP)과의 접촉면(BS2)에는 패드나 배선 패턴 등의 도전부(PA2, PB2, …, PF2)가 마련되어 있다. 금속판(MP)은, 예를 들어 두께가 1mm 내지 10mm 정도인 도전성을 갖는 금속판이다.23 is a conceptual schematic diagram showing an example of such an intermediate substrate MB. In the intermediate substrate MB shown in FIG. 23, a substrate WB1 is provided on one surface of the metal plate MP, and a substrate WB2 is provided on the other surface of the metal plate MP. Conductive portions PA1, PB1, ..., PF1 such as pads and wiring patterns are provided on the substrate surface BS1 of the substrate WB1. Conductive portions PA2, PB2, ..., PF2 such as pads and wiring patterns are provided on the contact surface BS2 of the substrate WB1 with the metal plate MP. The metal plate MP is, for example, a metal plate having conductivity of about 1 mm to 10 mm in thickness.
도전부(PA1 내지 PF1)는 비아(RA 내지 RF)에 의해 도전부(PA2 내지 PF2)와 전기적으로 접속되어 있다. 도전부(PA2 내지 PF2)는 금속판(MP)과 밀착, 도통하고 있으므로, 도전부(PA1 내지 PF1)는 비아(RA 내지 RF)에 의해 금속판(MP)과 전기적으로 접속되어 있다. 도전부(PA1)와 비아(RA)가 쌍으로 되고, 도전부(PB1)와 비아(RB)가 쌍으로 되어, 각각 도전부와 비아가 쌍으로 되어 있다. 기판(WB2)은 기판(WB1)과 마찬가지로 구성되어 있으므로 그 설명을 생략한다. 중간 기판(MB)의 예에서는, 금속판(MP)이 면형 도체에 상당한다.The conductive parts PA1 to PF1 are electrically connected to the conductive parts PA2 to PF2 by vias RA to RF. Since the conductive parts PA2 to PF2 are in close contact with the metal plate MP and are in conduction, the conductive parts PA1 to PF1 are electrically connected to the metal plate MP by vias RA to RF. The conductive portion PA1 and the via RA are paired, the conductive portion PB1 and the via RB are paired, and the conductive portion and the via are paired, respectively. Since the substrate WB2 is configured similarly to the substrate WB1, its description will be omitted. In the example of the intermediate substrate MB, the metal plate MP corresponds to a planar conductor.
다층 기판(WB)이나 중간 기판(MB) 등의 검사로서, 비아(RA, RB)의 저항값 Ra, Rb를 측정하는 경우가 있다.As an inspection of the multilayer substrate WB or the intermediate substrate MB, the resistance values Ra and Rb of the vias RA and RB may be measured in some cases.
도 24 중, 면형 도체(IP)의 등가 저항의 저항을 R1 내지 R4로 나타내고 있다. 비아(RA, RB)의 저항값 Ra, Rb를 측정하기 위해서는, 도전부(PA1)와 도전부(PB1) 사이에 측정용 전류 I를 흘리고, 도전부(PA1)와 도전부(PB1) 사이에 발생한 전압 V를 측정하여, 저항값을 V/I로서 산출하는 것이 고려된다. 이에 의해, V/I에 의해, 도전부(PA1)로부터 도전부(PB1)에 이르는 전류 경로 상의 2개소의 비아(RA, RB)의 저항값 Ra, Rb와, 면형 도체(IP)의 저항 R1의 저항값 R1의 합계가 얻어진다.In Fig. 24, the resistance of the equivalent resistance of the planar conductor IP is indicated by R1 to R4. In order to measure the resistance values Ra and Rb of the vias RA and RB, a measurement current I is passed between the conductive part PA1 and the conductive part PB1, and between the conductive part PA1 and the conductive part PB1. It is considered that the generated voltage V is measured and the resistance value is calculated as V/I. Thereby, by V/I, the resistance values Ra and Rb of the two vias RA and RB on the current path from the conductive part PA1 to the conductive part PB1 and the resistance R1 of the planar conductor IP The sum of the resistance values R 1 of is obtained.
여기서, 도 24에서는, 지면의 사정으로 도전부(PA1 내지 PE1)가 일직선 상으로 나란히 기재되어 있다. 그러나, 실제 기판에서는 도전부(PA1 내지 PE1)는 기판면에 이차원적으로 분산 배치되어 있다. 그 때문에, 저항 측정을 위해 한 쌍의 도전부(PA1, PC1)를 선택하여 전류 I1을 흘리고, 다른 한 쌍의 도전부(PB1, PD1)를 선택하여 전류 I2를 흘리면, 전류 I1, I2의 전류 경로에 중복이 발생하는 경우가 있다.Here, in FIG. 24, the conductive parts PA1 to PE1 are described in a straight line and side by side due to the circumstances of the paper. However, in an actual substrate, the conductive portions PA1 to PE1 are two-dimensionally distributed and disposed on the substrate surface. Therefore, when a pair of conductive parts (PA1, PC1) is selected and the current I 1 is passed for resistance measurement, and the other pair of conductive parts (PB1, PD1) is selected and the current I 2 is passed, the current I 1 , There are cases where redundancy occurs in the current path of I 2.
도 24에 도시하는 예에서는 저항 R2에서 전류의 중복이 발생하고 있다. 이 경우, 도전부(PA1, PC1) 사이의 전압 V=I1(Ra+R1+R2+Rc)+I2R2로 된다. I1=I2라 하면, V/I1=(Ra+R1+R2+Rc)+R2로 되기 때문에, 측정하려고 하는 저항값 (Ra+R1+R2+Rc)에 대하여 저항값 R2가 가산된 저항값이 얻어지게 되는 결과, 저항 측정 정밀도가 저하되어 버린다.In the example shown in Fig. 24, current overlap occurs in the resistor R2. In this case, the voltage between the conductive parts PA1 and PC1 is V=I 1 (Ra+R 1 +R 2 +Rc)+I 2 R 2 . If I 1 =I 2 , then V/I 1 =(Ra+R 1 +R 2 +Rc)+R 2 , so the resistance to the resistance value to be measured (Ra+R 1 +R 2 +Rc) As a result of obtaining a resistance value to which the value R 2 has been added, the resistance measurement accuracy is degraded.
그 때문에, 측정용 전류의 중복이 발생하지 않도록 한 쌍의 도전부 사이를 1개소씩 순차적으로 검사를 실행하지 않으면 안되어, 기판 전체의 검사 시간이 증대되어 버린다고 하는 문제가 있었다.Therefore, there has been a problem that the inspection time of the entire substrate must be increased because the inspection must be performed one by one between a pair of conductive portions so as not to cause overlapping of the current for measurement.
본 발명의 목적은, 기판의 검사 시간을 단축하는 것이 용이한 검사 개소를 나타내는 검사 지시 정보를 생성하는 검사 지시 정보 생성 장치, 이 검사 지시 정보 생성 장치를 포함하는 기판 검사 시스템, 검사 지시 정보 생성 방법, 및 검사 지시 정보 생성 프로그램을 제공하는 것이다.An object of the present invention is an inspection instruction information generating device for generating inspection instruction information indicating an inspection point where it is easy to shorten the inspection time of a substrate, a substrate inspection system including the inspection instruction information generating device, and a method for generating inspection instruction information , And inspection instruction information generation program.
본 발명의 일례에 관한 검사 지시 정보 생성 장치는, 면형으로 넓어지는 도전성의 면형 도체가 마련된 층인 도체층과, 복수의 도전부가 마련된 기판면과, 상기 도체층과 상기 기판면 사이에 적층된 층인 배선층과, 상기 배선층의 배선과 상기 복수의 도전부를 접속하는 비아와, 상기 배선층의 배선과 상기 도체층의 면형 도체를 접속하는 비아를 구비하는 기판에 있어서의 상기 면형 도체, 상기 도전부, 상기 배선 및 상기 비아가 어떻게 도통 접속되어 있는가를 나타내는 도전 구조 정보를 기억하는 기억부와, 상기 배선층의 배선을 통하여 서로 도통하는 상기 도전부끼리의 그룹이 복수 있는 경우에, 상기 도전 구조 정보에 기초하여, 당해 각 그룹으로부터 상기 도전부를 제1 선택 도전부로서 한 쌍씩 선택하고, 당해 선택된 복수쌍의 제1 선택 도전부를 나타내는 정보를, 검사 지시 정보로서 기록하는 검사 지시 정보 생성 처리를 실행하는 검사 지시 정보 생성부를 구비한다.An apparatus for generating inspection instruction information according to an example of the present invention includes a conductor layer, which is a layer provided with a conductive planar conductor that expands in a planar shape, a substrate surface on which a plurality of conductive parts are provided, and a wiring layer that is a layer laminated between the conductor layer and the substrate surface. And, a via connecting the wiring of the wiring layer and the plurality of conductive portions, and a via connecting the wiring of the wiring layer and the planar conductor of the conductor layer, wherein the planar conductor, the conductive portion, the wiring, and When there is a storage unit storing conductive structure information indicating how the vias are connected to each other, and a plurality of groups of the conductive parts that are connected to each other through the wiring of the wiring layer, based on the conductive structure information, the respective An inspection instruction information generation unit is provided for performing inspection instruction information generation processing in which the conductive portions are selected from the group as a first selected conductive portion pair by pair, and information indicating the selected plurality of pairs of first selected conductive portions is recorded as inspection instruction information. do.
또한, 본 발명의 일례에 관한 기판 검사 시스템은, 상술한 검사 지시 정보 생성 장치와, 상기 검사 지시 정보에 기초하여 상기 기판을 검사하는 검사 처리부를 포함하고, 상기 검사 처리부는, (c1) 상기 검사 지시 정보에 의해 나타나는 복수쌍의 제1 선택 도전부에 대하여, 쌍으로 되는 제1 선택 도전부간에 전류를 흘리는 제1 전류 공급 처리를 병행하여 실행하고, 그 쌍으로 되는 제1 선택 도전부간의 전압을 검출하고, 그 전류와 전압에 기초하여, 상기 각 쌍의 제1 선택 도전부간의 전류 경로의 비아와 배선을 검사하는 공정을 실행한다.Further, a substrate inspection system according to an example of the present invention includes the above-described inspection instruction information generating device, and an inspection processing unit that inspects the substrate based on the inspection instruction information, and the inspection processing unit includes (c1) the inspection instruction information. For a plurality of pairs of first selective conductive portions indicated by the instruction information, a first current supply process for passing current between the paired first selective conductive portions is executed in parallel, and the voltage between the paired first selective conductive portions Is detected, and based on the current and voltage, a process of inspecting vias and wirings in the current paths between the first selected conductive portions of each pair is performed.
또한, 본 발명의 일례에 관한 기판 검사 시스템은, 상술한 검사 지시 정보 생성 장치와, 상기 검사 지시 정보에 기초하여 상기 기판을 검사하는 검사 처리부를 포함하고, 상기 검사 처리부는, (c1) 상기 검사 지시 정보에 의해 나타나는 복수쌍의 제1 선택 도전부에 대하여, 쌍으로 되는 제1 선택 도전부간에 전류를 흘리는 제1 전류 공급 처리를 병행하여 실행하고, 그 쌍으로 되는 제1 선택 도전부간의 전압을 검출하고, 그 전류와 전압에 기초하여, 상기 각 쌍의 제1 선택 도전부간의 전류 경로의 비아와 배선을 검사하는 공정과, (c2) 상기 검사 지시 정보에 의해 나타나는 쌍으로 되는 제2 선택 도전부간에, 상기 제1 전류 공급 처리와는 비병행으로 전류를 흘리는 제2 전류 공급 처리를 실행하고, 그 쌍으로 되는 제2 선택 도전부간의 전압을 검출하고, 그 전류와 전압에 기초하여, 상기 쌍으로 되는 제2 선택 도전부간의 전류 경로의 비아와 배선을 검사하는 공정을 실행한다.Further, a substrate inspection system according to an example of the present invention includes the above-described inspection instruction information generating device, and an inspection processing unit that inspects the substrate based on the inspection instruction information, and the inspection processing unit includes (c1) the inspection instruction information. For a plurality of pairs of first selective conductive portions indicated by the instruction information, a first current supply process for passing current between the paired first selective conductive portions is executed in parallel, and the voltage between the paired first selective conductive portions And, based on the current and voltage, a step of inspecting vias and wirings of the current paths between the first selected conductive portions of each pair, and (c2) a second selection consisting of a pair indicated by the inspection instruction information. A second current supply process in which a current flows between the conductive parts in parallel to the first current supply process is executed, a voltage between the second selected conductive parts in the pair is detected, and based on the current and voltage, A step of inspecting the vias and wirings of the current path between the paired second selective conductive portions is performed.
또한, 본 발명의 일례에 관한 기판 검사 시스템은, 상술한 검사 지시 정보 생성 장치와, 상기 검사 지시 정보에 기초하여 상기 기판을 검사하는 검사 처리부를 포함하고, 상기 검사 처리부는, 상기 검사 지시 정보에 의해 나타나는 순서에 따라 상기 배선층마다, (c1) 상기 검사 지시 정보에 의해 나타나는 복수쌍의 제1 선택 도전부에 대하여, 쌍으로 되는 제1 선택 도전부간에 전류를 흘리는 제1 전류 공급 처리를 병행하여 실행하고, 그 쌍으로 되는 제1 선택 도전부간의 전압을 검출하고, 그 전류와 전압에 기초하여, 상기 각 쌍의 제1 선택 도전부간의 전류 경로의 비아와 배선을 검사하는 공정을 실행하고, 상기 (c1) 공정의 검사 결과가 불량인 경우, 상기 순서가 다음 이후인 배선층에 대한 상기 (c1) 공정을 실행하지 않는다.Further, a substrate inspection system according to an example of the present invention includes the above-described inspection instruction information generating device and an inspection processing unit that inspects the substrate based on the inspection instruction information, and the inspection processing unit includes the inspection instruction information For each of the wiring layers according to the order indicated by (c1), a first current supply process of passing a current between the pair of first selected conductive parts with respect to the plurality of pairs of first selected conductive parts indicated by the inspection instruction information is performed in parallel. A step of detecting a voltage between the paired first selective conductive portions, and inspecting vias and wirings of the current paths between the pair of first selective conductive portions based on the current and voltage, If the inspection result of the step (c1) is defective, the step (c1) is not performed for the wiring layer whose order is next or later.
또한, 본 발명의 일례에 관한 기판 검사 시스템은, 상술한 검사 지시 정보 생성 장치와, 상기 검사 지시 정보에 기초하여 상기 기판을 검사하는 검사 처리부를 포함하고, 상기 검사 처리부는, (c1) 상기 검사 지시 정보에 의해 나타나는 복수쌍의 제1 선택 도전부에 대하여, 쌍으로 되는 제1 선택 도전부간에 전류를 흘리는 제1 전류 공급 처리를 병행하여 실행하고, 그 쌍으로 되는 제1 선택 도전부간의 전압을 검출하고, 그 전류와 전압에 기초하여, 상기 각 쌍의 제1 선택 도전부간의 전류 경로의 비아와 배선을 검사하는 공정을 실행하고, 상기 (c1) 공정에 있어서, 상기 검사 지시 정보에 의해 상기 도체층의 한쪽 측에 대응지어진 상기 복수쌍의 제1 선택 도전부에 대한 상기 제1 전류 공급 처리와, 상기 도체층의 다른 쪽 측에 대응지어진 상기 복수쌍의 제1 선택 도전부에 대한 상기 제1 전류 공급 처리를 병행하여 실행한다.Further, a substrate inspection system according to an example of the present invention includes the above-described inspection instruction information generating device, and an inspection processing unit that inspects the substrate based on the inspection instruction information, and the inspection processing unit includes (c1) the inspection instruction information. For a plurality of pairs of first selective conductive portions indicated by the instruction information, a first current supply process for passing current between the paired first selective conductive portions is executed in parallel, and the voltage between the paired first selective conductive portions And, based on the current and voltage, a step of inspecting vias and wirings of the current path between the first selected conductive portions of each pair is performed, and in the step (c1), according to the inspection instruction information The first current supply processing to the plurality of pairs of first selective conductive portions corresponding to one side of the conductor layer, and the plurality of pairs of first selective conductive portions corresponding to the other side of the conductor layer. The first current supply process is executed in parallel.
또한, 본 발명의 일례에 관한 검사 지시 정보 생성 방법은, 면형으로 넓어지는 도전성의 면형 도체가 마련된 층인 도체층과, 복수의 도전부가 마련된 기판면과, 상기 도체층과 상기 기판면 사이에 적층된 층인 배선층과, 상기 배선층의 배선과 상기 복수의 도전부를 접속하는 비아와, 상기 배선층의 배선과 상기 도체층의 면형 도체를 접속하는 비아를 구비하는 기판에 있어서의 상기 면형 도체, 상기 도전부, 상기 배선 및 상기 비아가 어떻게 도통 접속되어 있는가를 나타내는 도전 구조 정보에 기초하여, 상기 배선층의 배선을 통하여 서로 도통하는 상기 도전부끼리의 그룹이 복수 있는 경우에, 상기 당해 각 그룹으로부터 상기 도전부를 제1 선택 도전부로서 한 쌍씩 선택하고, 당해 선택된 복수쌍의 제1 선택 도전부를 나타내는 정보를, 검사 지시 정보로서 생성하는 검사 지시 정보 생성 처리를 실행하는 검사 지시 정보 생성 공정을 포함한다.In addition, the method of generating inspection instruction information according to an example of the present invention includes a conductor layer, which is a layer provided with a conductive planar conductor that expands in a planar shape, a substrate surface provided with a plurality of conductive parts, and stacked between the conductor layer and the substrate surface. The planar conductor, the conductive portion, and the above in a substrate having a wiring layer serving as a layer, a via connecting the wiring of the wiring layer and the plurality of conductive portions, and a via connecting the wiring of the wiring layer and the planar conductor of the conductor layer. When there are a plurality of groups of the conductive parts that are connected to each other through the wiring of the wiring layer, based on the conductive structure information indicating how the wiring and the via are connected to each other, the conductive part is first selected from each of the groups. And an inspection instruction information generation step of performing inspection instruction information generation processing for selecting a pair of conductive portions at a time and generating information indicating the selected plurality of pairs of first selected conductive portions as inspection instruction information.
도 1은 본 발명의 일 실시 형태에 관한 기판 검사 시스템(1)의 구성을 개념적으로 도시하는 모식도이다.
도 2는 도 1에 도시하는 측정부의 전기적 구성의 일례를 도시하는 블록도이다.
도 3은 검사 대상으로 되는 기판의 일례를 도시하는 단면도이다.
도 4는 검사 대상으로 되는 기판의 일례를 도시하는 평면도이다.
도 5는 도 3에 도시하는 기판(B)의 도전 구조 정보 D1을 단순화한 도전 구조 정보 D1'의 일례를 도시한 것이다.
도 6은 도 5에 도시하는 도전 구조 정보 D1'를 나무 구조에 의해 표현한 도전 구조 정보 D1''를 도시한 것이다.
도 7은 본 발명의 일 실시 형태에 관한 검사 지시 정보 생성 방법, 및 그 검사 지시 정보 생성 방법을 사용하는 검사 지시 정보 생성 장치의 동작의 일례를 도시하는 흐름도이다.
도 8은 본 발명의 일 실시 형태에 관한 검사 지시 정보 생성 방법, 및 그 검사 지시 정보 생성 방법을 사용하는 검사 지시 정보 생성 장치의 동작의 일례를 도시하는 흐름도이다.
도 9는 본 발명의 일 실시 형태에 관한 검사 지시 정보 생성 방법, 및 그 검사 지시 정보 생성 방법을 사용하는 검사 지시 정보 생성 장치의 동작의 일례를 도시하는 흐름도이다.
도 10은 본 발명의 일 실시 형태에 관한 기판 검사 방법, 및 그 기판 검사 방법을 사용하는 기판 검사 장치의 동작의 일례를 도시하는 흐름도이다.
도 11은 본 발명의 일 실시 형태에 관한 검사 지시 정보 생성 방법에 있어서의 제1 공정의 일례를 도시하는 흐름도이다.
도 12는 본 발명의 일 실시 형태에 관한 검사 지시 정보 생성 방법에 있어서의 뿌리 노드에 접속된 가지에 관한 처리의 일례를 도시하는 흐름도이다.
도 13은 본 발명의 일 실시 형태에 관한 검사 지시 정보 생성 방법에 있어서의 뿌리 노드에 접속된 가지에 관한 처리의 일례를 도시하는 흐름도이다.
도 14는 본 발명의 일 실시 형태에 관한 검사 지시 정보 생성 방법에 있어서의 제2 공정의 일례를 도시하는 흐름도이다.
도 15는 도 5의 부분 확대도이다.
도 16은 도 6에 도시하는 도전 구조 정보 D1''의 다른 예를 도시하는 설명도이다.
도 17은 도 3에 도시하는 기판의 다른 예를 도시하는 설명도이다.
도 18은 검사 지시 정보의 일례를 도시하는 표 형식의 설명도이다.
도 19는 도 1에 도시하는 기판 검사 장치의 동작의 일례를 도시하는 흐름도이다.
도 20은 도 1에 도시하는 기판 검사 장치의 동작의 일례를 도시하는 흐름도이다.
도 21은 도 1에 도시하는 기판 검사 장치의 동작의 일례를 도시하는 흐름도이다.
도 22는 면형 도체를 구비한 기판의 일례를 도시하는 개념적인 모식도이다.
도 23은 면형 도체를 구비한 기판의 일례를 도시하는 개념적인 모식도이다.
도 24는 도 22에 도시하는 다층 기판(WB)의 비아 및 면형 도체(IP)의 저항값을 측정하는 측정 방법을 설명하기 위한 설명도이다.1 is a schematic diagram conceptually showing a configuration of a
FIG. 2 is a block diagram showing an example of an electrical configuration of a measurement unit shown in FIG. 1.
3 is a cross-sectional view showing an example of a substrate to be inspected.
4 is a plan view showing an example of a substrate to be inspected.
FIG. 5 shows an example of the conductive structure information D1' in which the conductive structure information D1 of the substrate B shown in FIG. 3 is simplified.
FIG. 6 shows the conductive structure information D1'' in which the conductive structure information D1' shown in FIG. 5 is expressed by a tree structure.
7 is a flowchart showing an example of the operation of the inspection instruction information generating method according to the embodiment of the present invention, and the inspection instruction information generating apparatus using the inspection instruction information generating method.
8 is a flowchart showing an example of the operation of the inspection instruction information generating method according to the embodiment of the present invention and the inspection instruction information generating apparatus using the inspection instruction information generating method.
9 is a flowchart showing an example of the operation of the inspection instruction information generating method according to the embodiment of the present invention and the inspection instruction information generating apparatus using the inspection instruction information generating method.
10 is a flowchart showing an example of an operation of a substrate inspection method according to an embodiment of the present invention, and a substrate inspection apparatus using the substrate inspection method.
11 is a flowchart showing an example of a first step in a method for generating inspection instruction information according to an embodiment of the present invention.
12 is a flowchart showing an example of processing related to a branch connected to a root node in a method for generating inspection instruction information according to an embodiment of the present invention.
13 is a flowchart showing an example of processing related to a branch connected to a root node in a method for generating inspection instruction information according to an embodiment of the present invention.
14 is a flowchart showing an example of a second step in the method for generating inspection instruction information according to an embodiment of the present invention.
15 is a partially enlarged view of FIG. 5.
16 is an explanatory diagram showing another example of the conductive structure information D1″ shown in FIG. 6.
17 is an explanatory diagram showing another example of the substrate shown in FIG. 3.
18 is an explanatory diagram in tabular form showing an example of inspection instruction information.
19 is a flowchart showing an example of the operation of the substrate inspection apparatus shown in FIG. 1.
20 is a flowchart showing an example of the operation of the substrate inspection apparatus shown in FIG. 1.
21 is a flowchart showing an example of the operation of the substrate inspection apparatus shown in FIG. 1.
22 is a conceptual schematic diagram showing an example of a substrate provided with a planar conductor.
23 is a conceptual schematic diagram showing an example of a substrate provided with a planar conductor.
FIG. 24 is an explanatory view for explaining a measurement method for measuring the resistance values of the vias and planar conductor IP of the multilayer substrate WB shown in FIG. 22.
이하, 본 발명에 관한 실시 형태를 도면에 기초하여 설명한다. 또한, 각 도면에 있어서 동일한 부호를 부여한 구성은 동일한 구성임을 나타내며, 그 설명을 생략한다. 도 1에 도시하는 기판 검사 시스템(1)은, 검사 지시 정보 생성 장치(3)와, 기판 검사 장치(2)를 포함하고 있다.Hereinafter, embodiments according to the present invention will be described based on the drawings. In addition, configurations denoted with the same reference numerals in each drawing indicate the same configuration, and description thereof will be omitted. The
도 1에 도시하는 검사 지시 정보 생성 장치(3)는, 검사 지시 정보 생성부(31)와, 기억부(32)를 구비하고 있다. 검사 지시 정보 생성 장치(3)는, 예를 들어 퍼스널 컴퓨터 등의 컴퓨터를 사용하여 구성되어 있고, 소정의 연산 처리를 실행하는 CPU(Central Processing Unit), 데이터를 일시적으로 기억하는 RAM(Random Access Memory), HDD(Hard Disk Drive) 및/또는 플래시 메모리 등의 불휘발성 기억 장치, 통신 회로, 및 이들의 주변 회로 등을 구비하고 있다.The inspection instruction
그리고, 검사 지시 정보 생성 장치(3)는, 예를 들어 불휘발성 기억 장치에 기억된, 본 발명의 일 실시 형태에 관한 검사 지시 정보 생성 프로그램을 실행함으로써, 검사 지시 정보 생성부(31)로서 기능한다. 기억부(32)는, 예를 들어 상술한 불휘발성 기억 장치를 사용하여 구성되어 있다.Then, the inspection instruction
기억부(32)에는 도전 구조 정보 D1이 기억된다. 도전 구조 정보 D1은, 외부로부터 예를 들어 도시 생략의 통신 회로를 통하여 검사 지시 정보 생성 장치(3)에 송신됨으로써, 당해 송신된 도전 구조 정보 D1을 기억부(32)에 기억해도 되고, 예를 들어 USB(Universal Serial Bus) 메모리 등의 기억 매체에 기억된 도전 구조 정보 D1을 검사 지시 정보 생성 장치(3)가 판독함으로써, 도전 구조 정보 D1을 기억부(32)에 기억해도 되며, 다양한 방법으로 도전 구조 정보 D1을 기억부(32)에 기억시킬 수 있다.The conductive structure information D1 is stored in the
도전 구조 정보 D1은, 후술하는 기판(B)의 면형 도체(IP), 도전부(P), 각 배선층(L)의 배선(W) 및 비아(V)가 어떻게 도통 접속되어 있는가를 나타내는 정보이다. 도전 구조 정보 D1로서는, 예를 들어 기판의 제조에 사용되는 소위 거버 데이터, 및/또는 네트리스트 등을 사용할 수 있다.The conductive structure information D1 is information showing how the planar conductor IP, the conductive portion P, the wiring W and the via V of each wiring layer L of the substrate B described later are electrically connected. As the conductive structure information D1, for example, so-called Gerber data and/or a netlist used for manufacturing a substrate can be used.
검사 지시 정보 생성부(31)는, 도전 구조 정보 D1에 기초하여, 기판 검사 장치(2)에 대하여 검사를 위해 전류를 흘려야 할 도전부(P)의 쌍을 지시하기 위한 검사 지시 정보 D2를 생성한다. 검사 지시 정보 생성부(31)는, 예를 들어 도시 생략의 통신 회로를 통하여 검사 지시 정보 D2를 기판 검사 장치(2)에 송신해도 된다. 혹은 검사 지시 정보 생성부(31)는, 검사 지시 정보 D2를 기억 매체에 기입해도 된다. 그리고, 유저가 그 기억 매체로부터 검사 지시 정보 D2를 기판 검사 장치(2)에 읽어들이게 하도록 해도 된다. 검사 지시 정보 생성부(31)의 동작의 상세에 대해서는 후술한다.The inspection instruction
도 1에 도시하는 기판 검사 장치(2)는, 검사 대상의 피검사 기판인 기판(B)을 검사하기 위한 장치이다.The board|
기판(B)은, 예를 들어 중간 기판이나 다층 기판이며, 프린트 배선 기판, 필름 캐리어, 플렉시블 기판, 세라믹 다층 배선 기판, 반도체 칩 및 반도체 웨이퍼 등의 반도체 기판, 반도체 패키지용 패키지 기판, 액정 디스플레이나 플라스마 디스플레이용 전극판, 및 이들 기판을 제조하는 과정의 중간 기판이나, 소위 캐리어 기판이어도 된다. 도 22에 도시하는 다층 기판(WB) 및 도 23에 도시하는 중간 기판(MB)은, 피검사 기판인 기판(B)의 일례에 상당한다.The substrate (B) is, for example, an intermediate substrate or a multilayer substrate, such as a printed wiring substrate, a film carrier, a flexible substrate, a ceramic multilayer wiring substrate, a semiconductor substrate such as a semiconductor chip and a semiconductor wafer, a package substrate for a semiconductor package, a liquid crystal display, or Electrode plates for plasma displays, intermediate substrates in the process of manufacturing these substrates, or so-called carrier substrates may be used. The multilayer substrate WB shown in FIG. 22 and the intermediate substrate MB shown in FIG. 23 correspond to an example of the substrate B as a substrate to be inspected.
도 1에 도시하는 기판 검사 장치(2)는 하우징(112)을 갖고 있다. 하우징(112)의 내부 공간에는, 기판 고정 장치(110)와, 측정부(121)와, 측정부(122)와, 이동 기구(125)와, 제어부(20)가 주로 마련되어 있다. 기판 고정 장치(110)는, 기판(B)을 소정의 위치에 고정하도록 구성되어 있다.The
측정부(121)는, 기판 고정 장치(110)에 고정된 기판(B)의 상방에 위치한다. 측정부(122)는, 기판 고정 장치(110)에 고정된 기판(B)의 하방에 위치한다. 측정부(121, 122)는, 기판(B)에 마련된 복수의 도전부에 프로브를 접촉시키기 위한 측정 지그(4U, 4L)를 구비하고 있다.The
측정 지그(4U, 4L)에는 복수의 프로브(Pr)가 설치되어 있다. 측정 지그(4U, 4L)는, 기판(B)의 표면에 마련된 측정 대상의 도전부의 배치와 대응하도록 복수의 프로브(Pr)를 배치, 보유 지지한다. 이동 기구(125)는, 제어부(20)로부터의 제어 신호에 따라 측정부(121, 122)를 하우징(112) 내에서 적절하게 이동시켜, 측정 지그(4U, 4L)의 프로브(Pr)를 기판(B)의 각 도전부에 접촉시킨다.A plurality of probes Pr are provided in the measuring
또한, 기판 검사 장치(2)는, 측정부(121, 122) 중 어느 한쪽만을 구비해도 되며, 기판(B)은 편면에만 도전부가 마련되어 있어도 된다. 또한, 기판 검사 장치(2)는, 어느 한쪽의 측정부에 의해, 피검사 기판을 표리 반전시켜 그 양면의 측정을 행하도록 해도 된다.Further, the
제어부(20)는, 예를 들어 소정의 연산 처리를 실행하는 CPU(Central Processing Unit)와, 데이터를 일시적으로 기억하는 RAM(Random Access Memory)과, 소정의 제어 프로그램을 기억하는 ROM(Read Only Memory), HDD(Hard Disk Drive) 등의 불휘발성 기억부(22)와, 이들의 주변 회로 등을 구비하여 구성되어 있다. 그리고, 제어부(20)는, 예를 들어 기억부(22)에 기억된 제어 프로그램을 실행함으로써, 검사 처리부(21)로서 기능한다.The
도 2에 도시하는 측정부(121)는 스캐너부(13), 복수의 측정 블록(12) 및 복수의 프로브(Pr)를 구비하고 있다. 또한, 측정부(122)는, 측정부(121)와 마찬가지로 구성되어 있으므로 그 설명을 생략한다.The
측정 블록(12)은 전원부(CS, CM)와 전압 검출부(VM)를 구비하고 있다. 전원부(CS, CM)는, 제어부(20)로부터의 제어 신호에 따른 전류 I를 출력하는 정전류 회로이다. 전원부(CS)는 스캐너부(13)에 공급하는 방향으로 전류 I를 흘리고, 전원부(CM)는 스캐너부(13)로부터 인입하는 방향으로 전류 I를 흘린다. 전압 검출부(VM)는 전압을 측정하고, 그 전압값을 제어부(20)에 송신하는 전압 검출 회로이다.The
스캐너부(13)는, 예를 들어 트랜지스터나 릴레이 스위치 등의 스위칭 소자를 사용하여 구성된 전환 회로이다. 스캐너부(13)는, 기판(B)에 저항 측정용 전류 I를 공급하기 위한 전류 단자 +F, -F와, 전류 I에 의해 기판(B)의 도전부간에 발생한 전압을 검출하기 위한 전압 검출 단자 +S, -S를, 복수의 측정 블록(12)에 대응하여 복수 구비하고 있다. 또한, 스캐너부(13)에는, 복수의 프로브(Pr)가 전기적으로 접속되어 있다. 스캐너부(13)는, 제어부(20)로부터의 제어 신호에 따라 전류 단자 +F, -F 및 전압 검출 단자 +S, -S와, 복수의 프로브(Pr) 사이의 접속 관계를 전환한다.The
전원부(CS)는, 그 출력 단자의 일단이 회로 그라운드에 접속되고, 타단이 전류 단자 +F에 접속되어 있다. 전원부(CM)는, 그 출력 단자의 일단이 회로 그라운드에 접속되고, 타단이 전류 단자 -F에 접속되어 있다. 전압 검출부(VM)는, 그 일단이 전압 검출 단자 +S에 접속되고, 타단이 전압 검출 단자 -S에 접속되어 있다.In the power supply unit CS, one end of the output terminal is connected to the circuit ground, and the other end is connected to the current terminal +F. In the power supply unit CM, one end of the output terminal is connected to the circuit ground, and the other end is connected to the current terminal -F. The voltage detection unit VM has one end connected to the voltage detection terminal +S, and the other end connected to the voltage detection terminal -S.
그리고, 스캐너부(13)는, 제어부(20)로부터의 제어 신호에 따라, 전류 단자 +F, -F 및 전압 검출 단자 +S, -S를 임의의 프로브(Pr)에 도통 접속 가능하게 되어 있다. 이에 의해, 스캐너부(13)는, 제어부(20)로부터의 제어 신호에 따라, 프로브(Pr)가 접촉하고 있는 임의의 도전부간에 전류 I를 흘리고, 그 도전부간에 발생한 전압 V를 전압 검출부(VM)에 의해 측정시키는 것이 가능하게 되어 있다.In addition, the
측정 블록(12)은 복수 마련되어 있기 때문에, 복수의 도전부간에 대하여, 병행하여 전류 공급과 전압 측정을 실행 가능하게 되어 있다.Since a plurality of measurement blocks 12 are provided, current supply and voltage measurement can be performed in parallel between a plurality of conductive parts.
또한, 전원부(CS, CM)는, 스캐너부(13)를 통하여 기판(B)에 전류 I를 흘릴 수 있으면 되며, 전원부(CS, CM)의 일단이 회로 그라운드에 접속되는 예에 한정되지 않는다. 예를 들어, 전원부(CS)의 일단과 전원부(CM)의 일단이 접속되어 전류 루프가 형성되는 구성이어도 된다.Further, the power supply units CS and CM only need to be able to pass current I through the substrate B through the
이에 의해, 제어부(20)는, 스캐너부(13)에 제어 신호를 출력함으로써, 복수의 전원부(CS, CM)에 의해 전류 I를 임의의 복수쌍의 프로브(Pr)간에 흘리게 하고, 임의의 복수쌍의 프로브(Pr)간의 전압을, 복수의 전압 검출부(VM)에 의해 검출시키는 것이 가능하게 되어 있다.Accordingly, the
도 3은, 기판(B)의 도전 구조 정보 D1을 도시한 설명도를 겸하고 있다. 도전 구조 정보 D1은, 반드시 화상으로 표시된 데이터는 아니지만, 이하의 설명에서는 이해를 용이하게 하기 위해, 도전 구조 정보 D1로 표시되는 구조를 도면으로 나타내어 설명한다.FIG. 3 also serves as an explanatory diagram showing the conductive structure information D1 of the substrate B. As shown in FIG. The conductive structure information D1 is not necessarily data displayed as an image, but in the following description, in order to facilitate understanding, a structure represented by the conductive structure information D1 is shown in drawings and described.
도 3에 도시하는 기판(B)은, 5매의 기판(B1 내지 B5)이 적층된 다층 기판이다. 기판(B)의 한쪽 표면이 기판면(F1), 다른 쪽 표면이 기판면(F2)으로 되어 있다. 기판(B1, B2)의 경계가 배선층(L1), 기판(B2, B3)의 경계가 배선층(L2), 기판(B3, B4)의 경계가 도체층(Lc), 기판(B4, B5)의 경계가 배선층(L4)으로 되어 있다.The substrate B shown in FIG. 3 is a multilayer substrate on which five substrates B1 to B5 are stacked. One surface of the substrate B is a substrate surface F1, and the other surface is a substrate surface F2. The boundary between the boards B1 and B2 is the wiring layer L1, the boundary between the boards B2 and B3 is the wiring layer L2, and the boundary between the boards B3 and B4 is the conductor layer Lc and the boards B4 and B5. The boundary is the wiring layer L4.
기판면(F1)에는 도전부(P1 내지 P7)가 마련되고, 기판면(F2)에는 도전부(P11 내지 P17)가 마련되어 있다. 도전부(P1 내지 P7, P11 내지 P17)는 패드, 범프, 배선, 전극 등의 프로브(Pr)가 맞닿아지는 검사점으로 된다.Conductive portions P1 to P7 are provided on the substrate surface F1, and conductive portions P11 to P17 are provided on the substrate surface F2. The conductive portions P1 to P7 and P11 to P17 serve as inspection points where probes Pr such as pads, bumps, wirings, and electrodes come into contact with each other.
도체층(Lc)에는 면형 또는 메쉬형으로 넓어지는 도체인 면형 도체(IP)가 마련되어 있다. 배선층(L1)에는 배선(W11, W12)이 마련되고, 배선층(L2)에는 배선(W21, W22)이 마련되고, 배선층(L4)에는 배선(W41, W42, W43)과 배선(W44, W45)이 마련되어 있다. 면형 도체(IP)는 1매의 시트형, 즉 면형으로 넓어지는 형상이어도 되고, 규칙적 또는 불규칙한 메쉬형(그물눈형)으로 배선 등의 도체 패턴이 조합되어, 동일 층 내에 전체로서 면형으로 넓어지는 형상을 갖는 도체여도 된다.The conductor layer Lc is provided with a planar conductor IP, which is a conductor that expands in a planar shape or a mesh shape. Wiring layers W11 and W12 are provided in the wiring layer L1, wirings W21 and W22 are provided in the wiring layer L2, and the wirings W41, W42, W43 and the wirings W44, W45 are provided in the wiring layer L4. There is this. The planar conductor (IP) may be a single sheet type, that is, a shape that expands to a planar shape, or a regular or irregular mesh type (net-eye type) in which conductor patterns such as wiring are combined to form a shape that expands in a planar shape as a whole in the same layer. It may be a conductor to have.
또한, 도 3에서는 면형 도체(IP)가 기판(B)의 대략 전역에 넓어져 있는 예를 도시하였지만, 면형 도체(IP)는 반드시 기판(B)의 대략 전역에 넓어져 있는 예에 한정되지 않는다. 면형 도체(IP)는, 기판(B)의 일부 영역에만 마련되어 있어도 된다. 예를 들어, 도체층(Lc)에 있어서의 기판(B)의 면형 도체(IP)가 마련되어 있지 않은 영역에, 배선(W)이 마련되어 있어도 된다.In addition, although FIG. 3 shows an example in which the planar conductor IP is broadened substantially all over the substrate B, the planar conductor IP is not necessarily limited to the example in which the planar conductor IP is broadened substantially throughout the substrate B. . The planar conductor IP may be provided only in a partial region of the substrate B. For example, the wiring W may be provided in a region in the conductor layer Lc where the planar conductor IP of the substrate B is not provided.
도 4에 도시하는 기판(B)은, 서로 전기적으로 분리된 면형 도체(IPa)와, 면형 도체(IPd)를 구비하고 있다. 면형 도체(IPa)는 예를 들어 아날로그 그라운드로서 사용되고, 면형 도체(IPd)는 예를 들어 디지털 그라운드로서 사용된다. 도 4에 도시하는 바와 같이, 기판(B)은 서로 절연된 복수의 면형 도체(IP)를 구비하고 있어도 된다.The substrate B shown in FIG. 4 includes a planar conductor IPa and a planar conductor IPd electrically separated from each other. The planar conductor IPa is used, for example, as an analog ground, and the planar conductor IPd is used, for example, as a digital ground. As shown in Fig. 4, the substrate B may be provided with a plurality of planar conductors IP insulated from each other.
배선(W41, W42, W43)은, 배선층(L4)의 배선(W41), 배선(W42) 및 배선(W43)이 연결된 1개의 배선이지만, 설명의 편의상, 1개의 배선(W41, W42, W43)의 각 부분을 배선(W41), 배선(W42) 및 배선(W43)이라고 칭한다. 마찬가지로, 배선(W44, W45)은 배선(W44)과 배선(W45)이 연결된 1개의 배선이고, 배선(W44) 및 배선(W45)은 각각 1개의 배선(W44, W45)의 일부분이다.The wiring W41, W42, W43 is one wiring to which the wiring W41, the wiring W42, and the wiring W43 of the wiring layer L4 are connected, but for convenience of explanation, one wiring W41, W42, W43 Each part of is referred to as a wiring W41, a wiring W42, and a wiring W43. Similarly, the wirings W44 and W45 are one wiring in which the wiring W44 and the wiring W45 are connected, and the wiring W44 and the wiring W45 are each part of one wiring W44 and W45.
또한, 기판(B)에는, 기판(B1)을 관통하는 비아(V11 내지 V17)가 마련되고, 기판(B2)을 관통하는 비아(V21 내지 V27)가 마련되고, 기판(B3)을 관통하는 비아(V31 내지 V36)가 마련되고, 기판(B4)을 관통하는 비아(V41 내지 V45)가 마련되고, 기판(B5)을 관통하는 비아(V51 내지 V57)가 마련되어 있다.Further, the substrate B is provided with vias V11 to V17 penetrating the substrate B1, vias V21 to V27 penetrating the substrate B2, and vias penetrating the substrate B3. V31 to V36 are provided, vias V41 to V45 penetrating through the substrate B4 are provided, and vias V51 to V57 penetrating the substrate B5.
기억부(22)에 기억된 도전 구조 정보에는, 이들 도전부(P1 내지 P7, P11 내지 P17), 배선(W11, W12, W21, W22, W41 내지 W45), 비아(V11 내지 V17, V21 내지 V27, V31 내지 V36, V41 내지 V45, V51 내지 V57) 및 면형 도체(IP)가 어떻게 도통 접속되어 있는가를 나타내는 정보, 예를 들어 도 3에 도시된 접속 관계를 나타내는 정보가 포함되어 있다.The conductive structure information stored in the
이하, 도전부(P1 내지 P7, P11 내지 P17) 등의 도전부를 총칭하여 도전부(P)라고 칭하고, 배선(W11, W12, W21, W22, W41 내지 W45) 등의 배선을 총칭하여 배선(W)이라고 칭하고, 비아(V11 내지 V17, V21 내지 V27, V31 내지 V36, V41 내지 V45, V51 내지 V57) 등을 총칭하여 비아(V)라고 칭하고, 배선층(L1, L2, L4)을 총칭하여 배선층(L)이라고 칭한다.Hereinafter, conductive parts such as conductive parts P1 to P7 and P11 to P17 are collectively referred to as a conductive part P, and wires such as wires W11, W12, W21, W22, W41 to W45, etc. are collectively referred to as the wiring W ), vias (V11 to V17, V21 to V27, V31 to V36, V41 to V45, V51 to V57) and the like are collectively referred to as vias (V), and wiring layers (L1, L2, L4) are collectively referred to as wiring layers ( It is called L).
각 도전부(P)는, 비아(V)나 배선(W)을 통하여 면형 도체(IP)와 도통 접속되어 있다. 이와 같이, 각 도전부(P)가 면형 도체(IP)와 도통 접속되는 배선 구조는, 일반적으로 회로 그라운드나 전원 패턴의 접속용으로 사용되고 있다. 또한, 기판(B)은, 회로 그라운드나 전원 패턴에 접속되지 않는 배선이나 패드 등을 포함하고 있어도 물론 된다.Each of the conductive portions P is electrically connected to the planar conductor IP through a via V or a wiring W. In this way, the wiring structure in which each of the conductive portions P is electrically connected to the planar conductor IP is generally used for connection of a circuit ground or a power supply pattern. In addition, the substrate B may of course also include wirings or pads that are not connected to the circuit ground or the power supply pattern.
기판 고정 장치(110)에 기판(B)이 설치되면, 이동 기구(125)에 의해, 측정부(121)의 각 프로브(Pr)가 도전부(P1 내지 P7)에 맞닿아지고, 측정부(122)의 각 프로브(Pr)가 도전부(P11 내지 P17)에 맞닿아진다. 이에 의해, 측정부(121, 122)는 임의의 한 쌍의 도전부(P)간에 전류 I를 흘리고, 그 한 쌍의 도전부(P)간의 전압을 검출 가능하게 되어 있다.When the substrate B is installed in the
측정부(121, 122)는, 소위 4단자 저항 측정법에 의한 저항 측정을 위해, 1개의 도전부(P)에 전류 공급용 프로브(Pr)와 전압 측정용 프로브(Pr)를 접촉시켜도 되고, 소위 2단자 저항 측정법에 의한 저항 측정을 위해, 1개의 도전부(P)에 전류 공급과 전압 측정을 겸한 1개의 프로브(Pr)를 접촉시켜도 된다.The
검사 처리부(21)는 측정부(121, 122)를 제어하여, 후술하는 바와 같이 선택된 한 쌍의 도전부(P) 중, 한쪽에 전원부(CS)(도 2 참조)로부터의 전류 I를 공급시키고, 다른 쪽으로부터 전원부(CM)(도 2 참조)에 의해 전류 I를 빼내게 함으로써, 도전부(P)간에 전류 I를 공급시키고, 그 도전부(P)간의 전압을 검출시키고, 그 전류와 전압에 기초하여 기판(B)을 검사한다. 검사 처리부(21)는, 예를 들어 그 전류와 전압에 기초하여 4단자 저항 측정법 또는 2단자 저항 측정법에 의한 저항 측정을 행하여, 그 저항값에 기초하여 기판(B)의 검사를 행할 수 있다.The
이하, 검사 처리부(21)가 측정부(121, 122)를 제어함으로써 전류 공급 및 전압 검출을 행하게 하는 것을, 간단히 검사 처리부(21)가 전류를 공급함, 전압을 검출함과 같이 기재한다. 검사 처리부(21)의 동작의 상세에 대해서는 후술한다.Hereinafter, the fact that the
다음에, 상술한 검사 지시 정보 생성 장치(3)의 동작에 대하여 설명한다. 도 3에 도시하는 기판(B)에 대응하는 검사 지시 정보를 생성하는 경우를 예로 들어 설명한다. 도 5, 도 6은, 도 3에 도시하는 기판(B)에 대응하는 검사 지시 정보를 생성하는 경우의 검사 지시 정보 생성 방법의 실행 과정에 있어서 변경된 도전 구조 정보 D1의 일례를 도시한 설명도이다. 이하, 도 5 내지 도 14를 참조하면서, 본 발명의 일 실시 형태에 관한 검사 지시 정보 생성 프로그램에 기초하여 검사 지시 정보 생성 방법을 실행하는 검사 지시 정보 생성 장치(3)의 동작을 설명한다.Next, the operation of the above-described inspection instruction
또한, 이하의 흐름도에 있어서, 동일한 처리에는 동일한 스텝 번호를 부여하여 그 설명을 생략한다.Incidentally, in the following flowchart, the same step numbers are assigned to the same processing, and the description thereof is omitted.
우선, 검사 지시 정보 생성부(31)는, 기판(B)의 각 도전부(P)를 그룹화함에 있어서, 전처리로서, 도전 구조 정보 D1에 의해 나타나는 접속 구조를 단순화하는 처리를 행한다. 구체적으로는, 검사 지시 정보 생성부(31)는, 복수의 배선층(L)의 배선(W)이 병렬로 접속되어 있는 경우, 당해 병렬 접속된 배선(W)을, 그 각 배선(W) 중 가장 기판면(F1)에 가까운 배선(W)으로 치환하도록 도전 구조 정보 D1을 복제, 변경하여, 도전 구조 정보 D1'를 생성한다(스텝 S1: (d) 공정).First, the inspection instruction
구체적으로는, 도 3에 도시하는 기판(B)에서는, 복수의 배선층(L1, L2)의 배선(W11, W21)이 비아(V21, V22)에 의해 병렬 접속되어 있다. 이 경우, 도전 구조 정보 D1에 대하여, 도 5에 도시하는 바와 같이, 2개의 배선(W11, W21)을, 배선(W11, W21) 중 가장 기판면(F1)에 가까운 1개의 배선(W11)으로 치환하고, 도전 구조 정보 D1'를 생성한다. 이때, 비아(V22)의 일단이 오픈으로 되므로, 데이터 상에는 비아(V22)가 존재하지 않는 취급으로 해도 된다. 이에 의해, 기판(B)의 배선 구조가 단순화되므로, 이후의 처리가 용이하게 된다.Specifically, in the substrate B shown in FIG. 3, the wirings W11 and W21 of the plurality of wiring layers L1 and L2 are connected in parallel by vias V21 and V22. In this case, with respect to the conductive structure information D1, as shown in Fig. 5, two wirings W11 and W21 are transferred to one wiring W11 closest to the substrate surface F1 among the wirings W11 and W21. Substitute to generate conductive structure information D1'. At this time, since one end of the via V22 is opened, it is possible to treat the via V22 not present on the data. Thereby, since the wiring structure of the substrate B is simplified, subsequent processing becomes easy.
다음에, 검사 지시 정보 생성부(31)는, 배선(W)과 면형 도체(IP)에 의해 비아(V) 또는 비아(V)의 열이 병렬 접속되어 있는 경우, 당해 병렬 접속된 비아(V) 또는 비아(V)의 열을 1개 또는 일렬의 비아로 치환하도록 도전 구조 정보 D1'를 변경한다(스텝 S2: (e) 공정).Next, the inspection instruction
구체적으로는, 도 3에 도시하는 기판(B)에서는, 비아(V24, V33)가 직렬 접속되어 열을 이루고, 비아(V25, V34)가 직렬 접속되어 열을 이루고 있다. 그리고, 배선(W12)과 면형 도체(IP)에 의해, 비아(V24, V33)의 열과 비아(V25, V34)의 열이 병렬 접속되어 있다. 또한, 배선(W22)과 면형 도체(IP)에 의해 비아(V32)와 비아(V33)가 병렬 접속되어 있다.Specifically, in the substrate B shown in Fig. 3, vias V24 and V33 are connected in series to form a row, and vias V25 and V34 are connected in series to form a row. Then, the rows of vias V24 and V33 and the rows of vias V25 and V34 are connected in parallel by the wiring W12 and the planar conductor IP. Further, the via V32 and the via V33 are connected in parallel by the wiring W22 and the planar conductor IP.
이 경우, 예를 들어 도 5에 도시하는 바와 같이, 도전 구조 정보 D1'에 대하여, 비아(V24, V33)의 열과 비아(V25, V34)의 열을 어느 한쪽의 열, 예를 들어 비아(V24, V33)의 열로 치환하고, 비아(V32)와 비아(V33)을 1개의 비아(V), 예를 들어 비아(V32)로 치환한다.In this case, for example, as shown in FIG. 5, for the conductive structure information D1', the columns of the vias V24 and V33 and the columns of the vias V25 and V34 are set to either one of the columns, for example via V24. , V33), and the via (V32) and via (V33) are replaced with one via (V), for example, via (V32).
또한, 배선(W41, W42, W43)의 직렬 배선과 면형 도체(IP)에 의해 비아(V41)와 비아(V42)가 병렬 접속되어 있다. 이 경우, 예를 들어 도 5에 도시하는 바와 같이, 도전 구조 정보 D1 상에서, 비아(V41, V42)를 1개의 비아(V), 예를 들어 비아(V41)로 치환한다. 또한, 배선(W44, W45)과 면형 도체(IP)에 의해 비아(V43, V44, V45)가 병렬 접속되어 있다. 이 경우, 예를 들어 도 5에 도시하는 바와 같이, 도전 구조 정보 D1'에 대하여, 비아(V43, V44, V45)를 1개의 비아(V), 예를 들어 비아(V43)로 치환한다. 이에 의해, 기판(B)의 배선 구조가 단순화되므로, 이후의 처리가 용이하게 된다.Further, the via V41 and the via V42 are connected in parallel by the series wiring of the wirings W41, W42, and W43 and the planar conductor IP. In this case, for example, as shown in FIG. 5, on the conductive structure information D1, the vias V41 and V42 are replaced with one via V, for example, via V41. Further, vias V43, V44 and V45 are connected in parallel by wirings W44 and W45 and planar conductor IP. In this case, for example, as shown in FIG. 5, the vias V43, V44, and V45 are replaced with one via V, for example, via V43 for the conductive structure information D1'. Thereby, since the wiring structure of the substrate B is simplified, subsequent processing becomes easy.
또한, 검사 지시 정보 생성부(31)는, 반드시 스텝 S1, S2를 실행할 필요는 없으며, 도 3에 도시하는 기판(B)의 실제 배선 구조를 나타내는 데이터 형식의 도전 구조 정보 D1을 도전 구조 정보 D1'로 하여 이후의 처리를 실행해도 된다.In addition, the inspection instruction
다음에, 검사 지시 정보 생성부(31)는, 도전 구조 정보 D1'의 데이터 구조를 나무 구조로 변환한다(스텝 S3: (m) 공정). 나무 구조로 변환된 도전 구조 정보 D1'를, 도전 구조 정보 D1''라고 칭한다. 도 6에 도시하는 바와 같이, 도전 구조 정보 D1''에서는, 1개의 배선(W)이 1개의 노드 N으로 표현되고, 면형 도체(IP)는 뿌리 노드 NR로 표현되고, 비아(V)는, 도전부(P)와 노드간을 연결하는 가지 M, 또는 노드 상호간을 연결하는 가지 M으로서 표현된다.Next, the inspection instruction
또한, 검사 지시 정보 생성부(31)는, 반드시 스텝 S3을 실행할 필요는 없으며, 기판(B)의 배선 구조를 나타내는 데이터 형식의 도전 구조 정보 D1, 도전 구조 정보 D1'를 사용하여 이후의 처리를 실행해도 된다. 이하의 설명에 있어서, 노드 N에 대한 처리는, 그 노드 N에 대응하는 배선(W)에 대한 처리와 동등하고, 뿌리 노드 NR에 대한 처리는, 면형 도체(IP)에 대한 처리와 동등하고, 가지 M에 대한 처리는, 그 노드 N에 대응하는 배선(W)에 대한 처리와 동등하다.In addition, the inspection instruction
도 6에 도시하는 나무 구조의 도전 구조 정보 D1''의 예에서는, 노드 N11이 배선(W11(W21))에 대응하고, 노드 N12가 배선(W12)에 대응하고, 노드 N21이 배선(W22)에 대응하고, 노드 N41이 배선(W41, W42, W43)에 대응하고, 노드 N42가 배선(W44, W45)에 대응하고 있다. 또한, 가지 M11이 비아(V11(V21)), 가지 M12가 비아(V12(V22)), 가지 M13이 비아(V14), 가지 M14가 비아(V15), 가지 M22가 비아(V24(V25)), 가지 Mr1이 비아(V21, V31), 가지 Mr2가 비아(V32(V33)), 가지 Mr3이 비아(V16, V26, V35), 가지 Mr4가 비아(V17, V27, V36), 가지 M41이 비아(V51), 가지 M42가 비아(V52), 가지 M43이 비아(V53), 가지 M44가 비아(V54), 가지 M45가 비아(V55), 가지 M46이 비아(V56), 가지 M47이 비아(V57), 가지 Mr5가 비아(V41(V42)), 가지 Mr6이 비아(V43(V44, V45))에 각각 대응하고 있다.In the example of the conductive structure information D1'' of the tree structure shown in Fig. 6, the node N11 corresponds to the wiring W11 (W21), the node N12 corresponds to the wiring W12, and the node N21 corresponds to the wiring W22. The node N41 corresponds to the wirings W41, W42, and W43, and the node N42 corresponds to the wirings W44 and W45. In addition, branch M11 is via (V11 (V21)), branch M12 is via (V12 (V22)), branch M13 is via (V14), branch M14 is via (V15), branch M22 is via (V24 (V25)) , Branch Mr1 is via (V21, V31), branch Mr2 is via (V32(V33)), branch Mr3 is via (V16, V26, V35), branch Mr4 is via (V17, V27, V36), branch M41 is via (V51), branch M42 is via (V52), branch M43 is via (V53), branch M44 is via (V54), branch M45 is via (V55), branch M46 is via (V56), branch M47 is via (V57) ), branch Mr5 corresponds to the via (V41(V42)), and branch Mr6 corresponds to the via (V43(V44, V45)), respectively.
다음에, 검사 지시 정보 생성부(31)는, 기판면(F1)에 가장 가까운 배선층(L1)을 제1 선택층(LL1), 기판면(F2)에 가장 가까운 배선층(L4)을 제2 선택층(LL2)으로서 선택한다(스텝 S4: (f) 공정). 스텝 S4 내지 S27, S101 내지 S501의 처리가 검사 지시 정보 생성 처리의 일례에 상당한다.Next, the inspection instruction
다음에, 검사 지시 정보 생성부(31)는 제1 공정을 실행한다(스텝 S5). 도 11을 참조하면, 검사 지시 정보 생성부(31)는, 도전 구조 정보 D1''에 기초하여, 제1 선택층(LL1)의 노드 N(배선(W))을 통하여 서로 도통하는 기판면(F1)의 도전부(P)끼리를 그룹화한다(스텝 S101: (f) 공정의 (a) 공정).Next, the inspection instruction
여기서는 제1 선택층(LL1)은 배선층(L1)이기 때문에, 도 6에 도시하는 나무 구조의 도전 구조 정보 D1''에 있어서, 제1 선택층(LL1)의 노드 N11을 통하여 도통하는 도전부(P1, P2)가 그룹화되고, 제1 선택층(LL1)의 노드 N12를 통하여 도통하는 도전부(P4, P5)가 그룹화된다.Here, since the first selection layer LL1 is the wiring layer L1, in the tree-structured conductive structure information D1 ″ shown in FIG. 6, a conductive portion that conducts through the node N11 of the first selection layer LL1 ( P1 and P2 are grouped, and conductive portions P4 and P5 conducting through the node N12 of the first selection layer LL1 are grouped.
다음에, 검사 지시 정보 생성부(31)는, 스텝 S101에서 그룹화된 각 그룹에 대하여, 당해 각 그룹에 포함되는 도전부(P) 중에서 2개의 도전부를 한 쌍의 제1 선택 도전부로서 선택하고, 제1 선택층(LL1)과 대응지어 검사 지시 정보 D2에 기록한다(스텝 S102: (f) 공정의 (b) 공정). 제1 선택 도전부는, 병행하여 검사 가능한 도전부(검사 개소)를 나타내는 정보이다.Next, for each group grouped in step S101, the inspection instruction
도 6의 예에서는, 제1 선택 도전부로서, 배선층(L1)에 대응하는 도전부(P1, P2)의 그룹으로부터 도전부(P1, P2), 도전부(P4, P5)의 그룹으로부터 도전부(P4, P5)가 선택된다. 이하, 도전부(P1)와 도전부(P2)의 쌍을 도전부쌍(P1, P2)과 같이 표기한다.In the example of FIG. 6, as the first selective conductive part, a conductive part from the group of conductive parts P1 and P2 corresponding to the wiring layer L1, from the group of conductive parts P1 and P2, and the group of conductive parts P4 and P5. (P4, P5) is selected. Hereinafter, the pair of the conductive part P1 and the conductive part P2 is expressed as the conductive part pair P1, P2.
다음에, 검사 지시 정보 생성부(31)는, 스텝 S101에서 그룹화된 각 그룹 중에, 제1 선택 도전부로서 선택되지 않은 도전부(P)를 갖는 그룹이 있는 경우, 그 그룹에 대하여, 그 제1 선택 도전부로서 선택되지 않은 도전부(P)를 포함하는 2개의 도전부(P)를 한 쌍의 제2 선택 도전부로서 선택하고, 제1 선택층(LL1)과 대응지어 검사 지시 정보 D2에 기록한다(스텝 S103: (f) 공정의 (b) 공정). 제2 선택 도전부는, 제1 선택 도전부와 비병행으로 검사되어야 할 도전부(검사 개소)를 나타내는 정보이다.Next, the inspection instruction
도 6의 예에서는, 도전부(P1, P2)의 그룹 및 도전부(P4, P5)의 그룹 중에는, 제1 선택 도전부로서 선택되지 않은 도전부(P)를 갖는 그룹이 없으므로, 검사 지시 정보 생성부(31)는, 다음 스텝 S104로 처리를 이행한다.In the example of FIG. 6, among the group of the conductive parts P1 and P2 and the group of the conductive parts P4 and P5, there is no group having a conductive part P that is not selected as the first selection conductive part, so the inspection instruction information The
다음에, 검사 지시 정보 생성부(31)는, 도전 구조 정보 D1''에 기초하여, 제2 선택층(LL2)의 노드 N(배선(W))을 통하여 서로 도통하는 기판면(F2)의 도전부(P)끼리를 그룹화한다(스텝 S104: (f) 공정의 (a) 공정).Next, the inspection instruction
여기서는 제2 선택층(LL2)은 배선층(L4)이기 때문에, 도 6에 도시하는 나무 구조의 도전 구조 정보 D1''에 있어서, 제2 선택층(LL2)의 노드 N41을 통하여 도통하는 도전부(P11, P12, P13, P14)가 그룹화되고, 제2 선택층(LL2)의 노드 N42를 통하여 도통하는 도전부(P15, P16, P17)가 그룹화된다.In this case, since the second selection layer LL2 is the wiring layer L4, in the conductive structure information D1'' of the tree structure shown in FIG. 6, a conductive portion that conducts through the node N41 of the second selection layer LL2 ( P11, P12, P13, P14 are grouped, and conductive portions P15, P16, P17, which conduct through the node N42 of the second selection layer LL2, are grouped.
다음에, 검사 지시 정보 생성부(31)는, 스텝 S104에서 그룹화된 각 그룹에 대하여, 당해 각 그룹에 포함되는 도전부(P) 중에서 2개의 도전부를 한 쌍의 제1 선택 도전부로서 선택하고, 제2 선택층(LL2)과 대응지어 검사 지시 정보 D2에 기록한다(스텝 S105: (f) 공정의 (b) 공정).Next, for each group grouped in step S104, the inspection instruction
도 6의 예에서는, 제1 선택 도전부로서, 도전부(P11, P12, P13, P14)의 그룹으로부터 임의의 예를 들어 도전부(P11, P12), 도전부(P15, P16, P17)의 그룹으로부터 임의의 예를 들어 도전부(P15, P16)가 선택된다.In the example of FIG. 6, as the first selective conductive part, from the group of conductive parts P11, P12, P13, P14, for example, conductive parts P11, P12, and conductive parts P15, P16, P17. Conductive portions P15 and P16, for example, are selected from the group.
다음에, 검사 지시 정보 생성부(31)는, 스텝 S104에서 그룹화된 각 그룹 중에, 제1 선택 도전부로서 선택되지 않은 도전부(P)를 갖는 그룹이 있는 경우, 그 그룹에 대하여, 그 제1 선택 도전부로서 선택되지 않은 도전부(P)를 포함하는 2개의 도전부(P)를 한 쌍의 제2 선택 도전부로서 선택하고, 제2 선택층(LL2)과 대응지어 검사 지시 정보 D2에 기록하고(스텝 S106: (f) 공정의 (b) 공정), 제1 공정을 종료하여 스텝 S7(도 7)로 처리를 이행한다.Next, the inspection instruction
도 6의 예에서는, 도전부(P11, P12, P13, P14)의 그룹 및 도전부(P15, P16, P17)의 그룹에는, 제1 선택 도전부로서 선택되지 않은 도전부(P13, P14) 및 도전부(P17)가 있다. 이 경우, 검사 지시 정보 생성부(31)는, 도전부쌍(P13, P14) 및 도전부쌍(P16, P17)을 제2 선택 도전부로서 선택한다.In the example of FIG. 6, in the group of the conductive parts P11, P12, P13, P14 and the group of the conductive parts P15, P16, P17, conductive parts P13, P14 that are not selected as the first selection conductive parts, and There is a conductive part P17. In this case, the inspection instruction
도 7로 되돌아가서, 검사 지시 정보 생성부(31)는, 처리를 제어하기 위한 제어 플래그인 플래그 Fip1을 체크한다(스텝 S7).Returning to Fig. 7, the inspection instruction
플래그 Fip1이 1인 경우(스텝 S7에서 "예"), 후술하는 스텝 S12에서 이미 플래그 Fip1이 1로 되어, 도체층(Lc)의 기판면(F1)측, 및 도체층(Lc)보다 기판면(F1)측의 각 배선층(L)에 대응하는 검사 지시 정보 D2의 생성이 이미 종료되어 있음을 의미한다. 그 때문에, 검사 지시 정보 생성부(31)는, 스텝 S11 내지 S16을 실행하지 않고 스텝 S17(도 9)로 이행한다.When the flag Fip1 is 1 (Yes in step S7), the flag Fip1 is already set to 1 in step S12 described later, and the substrate surface of the conductor layer Lc is higher than the substrate surface F1 side and the conductor layer Lc. It means that generation of inspection instruction information D2 corresponding to each wiring layer L on the (F1) side has already been completed. Therefore, the inspection instruction
플래그 Fip1이 1이 아닌 경우(스텝 S7에서 "아니오"), 검사 지시 정보 생성부(31)는, 스텝 S11(도 8)로 이행하여, 제1 선택층(LL1)의 기판면(F1)으로부터 멀어지는 측에 도체층(Lc)이 인접해 있는지 여부를 체크한다(스텝 S11).When the flag Fip1 is not 1 ("No" in step S7), the inspection instruction
제1 선택층(LL1)의 기판면(F1)으로부터 멀어지는 측에 도체층(Lc)이 인접해 있는 경우(스텝 S11에서 "예"), 검사 지시 정보 생성부(31)는, 플래그 Fip1을 1로 하여(스텝 S12), 면형 도체(IP)의 기판면(F1)측에 접속된 비아(V)의 검사에 사용할 도전부(P)를 선택하기 위해 스텝 S301(도 12)로 처리를 이행한다.When the conductor layer Lc is adjacent to the side away from the substrate surface F1 of the first selection layer LL1 (Yes in step S11), the inspection instruction
한편, 제1 선택층(LL1)의 기판면(F1)으로부터 멀어지는 측에 도체층(Lc)이 인접해 있지 않은 경우(스텝 S11에서 "아니오"), 검사 지시 정보 생성부(31)는, 제1 선택층(LL1)의 기판면(F1)으로부터 멀어지는 측에 인접하는 배선층(L)을 새로운 제1 선택층(LL1)으로서 선택한다(스텝 S13: (g) 공정). 이에 의해, 새로운 제1 선택층(LL1)을 처리 대상으로 하여 스텝 S14 내지 S16이 실행된다.On the other hand, when the conductor layer Lc is not adjacent to the side away from the substrate surface F1 of the first selection layer LL1 ("No" in step S11), the inspection instruction
예를 들어 도 6에 도시하는 예에 있어서, 이제 제1 선택층(LL1)은 배선층(L1)이다. 배선층(L1)의 기판면(F1)으로부터 멀어지는 측에는 도체층(Lc)은 인접해 있지 않고(스텝 S11에서 "아니오"), 배선층(L1)의 기판면(F1)으로부터 멀어지는 측에 인접하는 배선층(L2)이 새로운 제1 선택층(LL1)으로 된다(스텝 S13).For example, in the example shown in Fig. 6, the first selection layer LL1 is now the wiring layer L1. The conductor layer Lc is not adjacent to the side away from the substrate surface F1 of the wiring layer L1 (No in step S11), and a wiring layer adjacent to the side away from the substrate surface F1 of the wiring layer L1 ( L2) becomes a new first selection layer LL1 (step S13).
다음에, 검사 지시 정보 생성부(31)는, 도전 구조 정보 D1''에 기초하여, 제1 선택층(LL1)의 노드 N 각각에 대응하여, 그 1개의 노드 N의 뿌리 노드 NR로부터 멀어지는 측에 접속된 가지 M(비아(V)) 1개에 대하여, 그 노드 N과는 반대측에서 전기적으로 접속, 즉 도통하는 기판면(F1)의 도전부(P)를 1개 선택한다. 검사 지시 정보 생성부(31)는, 대응하는 노드 N마다, 선택된 도전부(P)를 그룹화한다(스텝 S14: (g1) 공정).Next, the inspection instruction
도 6에 도시하는 예에서는, 제1 선택층(LL1)인 배선층(L2)에는, 노드 N21이 있다. 노드 N21에는 가지 M21과 가지 M22가 접속되어 있다. 가지 M21의 노드 N21과는 반대측에 직접 또는 간접으로 도통하는 기판면(F1)의 도전부(P)로서, 도전부(P3)가 있다. 따라서, 가지 M21에 대응하는 도전부(P3)가 선택된다. 가지 M22의 노드 N21과는 반대측에 직접 또는 간접으로 도통하는 기판면(F1)의 도전부(P)로서, 도전부(P4, P5)가 있다. 이 도전부(P4, P5) 중에서 임의의 1개, 예를 들어 도전부(P4)가 가지 M22에 대응하는 도전부(P)로서 선택된다. 이에 의해, 노드 N21에 대응하여 도전부(P3, P4)가 그룹화된다.In the example shown in FIG. 6, the node N21 is in the wiring layer L2 which is the 1st selection layer LL1. Branch M21 and branch M22 are connected to the node N21. As the conductive part P of the substrate surface F1 which is directly or indirectly connected to the side opposite to the node N21 of the branch M21, there is a conductive part P3. Accordingly, the conductive portion P3 corresponding to the branch M21 is selected. As the conductive portions P of the substrate surface F1 that are directly or indirectly connected to the side opposite to the node N21 of the branch M22, there are conductive portions P4 and P5. Any one of the conductive parts P4 and P5, for example, the conductive part P4 is selected as the conductive part P corresponding to the branch M22. Thereby, the conductive parts P3 and P4 are grouped in correspondence with the node N21.
다음에, 검사 지시 정보 생성부(31)는, 스텝 S14에서 그룹화된 각 그룹에 대하여, 당해 각 그룹에 포함되는 도전부(P) 중에서 임의의 2개의 도전부를 한 쌍의 제1 선택 도전부로서 선택하고, 제1 선택층(LL1)과 대응지어 검사 지시 정보 D2에 기록한다(스텝 S15: (g2) 공정의 (b) 공정).Next, for each group grouped in step S14, the inspection instruction
도 6에 도시하는 예에서는, 스텝 S14에서 그룹화된 도전부(P3, P4) 중에서 2개의 도전부(P3, P4)가 한 쌍의 제1 선택 도전부로서 선택된다.In the example shown in Fig. 6, two conductive parts P3 and P4 are selected as a pair of first selective conductive parts among the conductive parts P3 and P4 grouped in step S14.
예를 들어 도 16에 도시하는 나무 구조의 도전 구조 정보 D1''와 같이, 노드 N11이 뿌리 노드 NR과 접속되지 않고 노드 N21과 가지 M23으로 접속되어 있는 경우, 스텝 S14에서는, 가지 M23의 노드 N21과는 반대측에 직접 또는 간접으로 도통하는 기판면(F1)의 도전부(P)로서, 도전부(P1, P2)가 있다. 이 도전부(P1, P2) 중에서 임의의 1개, 예를 들어 도전부(P1)가 가지 M23에 대응하는 도전부(P)로서 선택된다. 그렇게 되면, 상술한 도전부(P3, P4)에 도전부(P1)를 추가한 도전부(P1, P3, P4)가 노드 N21에 대응하여 그룹화된다.For example, in the case where node N11 is not connected to the root node NR but is connected to the node N21 and the branch M23, such as the tree structure conductive structure information D1″ shown in FIG. 16, in step S14, the node N21 of the branch M23 is As the conductive portions P of the substrate surface F1, which are directly or indirectly connected to the opposite side of and, there are conductive portions P1 and P2. Any one of the conductive parts P1 and P2, for example, the conductive part P1 is selected as the conductive part P corresponding to the branch M23. Then, the conductive portions P1, P3, and P4 in which the conductive portions P1 are added to the above-described conductive portions P3 and P4 are grouped corresponding to the node N21.
또한, 스텝 S15에 있어서, 도전부(P1, P3, P4) 중에서 2개의 도전부, 예를 들어 도전부(P1, P3)가 한 쌍의 제1 선택 도전부로서 선택되게 된다.In addition, in step S15, two conductive parts, for example, conductive parts P1 and P3, among the conductive parts P1, P3, and P4 are selected as a pair of first selective conductive parts.
다음에, 검사 지시 정보 생성부(31)는, 스텝 S14에서 그룹화된 그룹 중에, 제1 선택 도전부로서 선택되지 않은 도전부(P)를 갖는 그룹이 있는 경우, 그 그룹에 대하여, 그 제1 선택 도전부로서 선택되지 않은 도전부(P)를 포함하는 2개의 도전부(P)를 한 쌍의 제2 선택 도전부로서 선택하고, 제1 선택층(LL1)과 대응지어 검사 지시 정보 D2에 기록하고(스텝 S16: (g2) 공정의 (b) 공정), 스텝 S17(도 9)로 이행한다.Next, if there is a group having a conductive portion P not selected as a first selection conductive portion among the groups grouped in step S14, the inspection instruction
한편, 검사 지시 정보 생성부(31)는, 스텝 S14에서 그룹화된 그룹 중에, 제1 선택 도전부로서 선택되지 않은 도전부(P)를 갖는 그룹이 없는 경우, 그대로 스텝 S17로 이행한다.On the other hand, the inspection instruction
다음에, 검사 지시 정보 생성부(31)는, 처리를 제어하기 위한 제어 플래그인 플래그 Fip2를 체크한다(스텝 S17). Next, the inspection instruction
플래그 Fip2가 1인 경우(스텝 S17에서 "예"), 후술하는 스텝 S19에서 이미 플래그 Fip2가 1로 되어, 도체층(Lc)의 기판면(F2)측, 및 도체층(Lc)보다 기판면(F2)측의 각 배선층(L)에 대한 검사 지시 정보 D2의 생성이 이미 종료되어 있음을 의미한다. 그 때문에, 검사 지시 정보 생성부(31)는, 스텝 S18 내지 S24를 실행하지 않고 스텝 S26(도 10)으로 이행한다.When the flag Fip2 is 1 (Yes in step S17), the flag Fip2 is already set to 1 in step S19 to be described later, and the substrate surface of the conductor layer Lc is higher than the substrate surface F2 side and the conductor layer Lc. It means that the generation of the inspection instruction information D2 for each wiring layer L on the (F2) side has already been completed. Therefore, the inspection instruction
플래그 Fip2가 1이 아닌 경우(스텝 S17에서 "아니오"), 검사 지시 정보 생성부(31)는, 스텝 S18로 이행하여, 제2 선택층(LL2)의 기판면(F2)으로부터 멀어지는 측에 도체층(Lc)이 인접해 있는지 여부를 체크한다(스텝 S18).When the flag Fip2 is not 1 ("No" in step S17), the inspection instruction
제2 선택층(LL2)의 기판면(F2)으로부터 멀어지는 측에 도체층(Lc)이 인접해 있는 경우(스텝 S18에서 "예"), 검사 지시 정보 생성부(31)는, 플래그 Fip2를 1로 하여(스텝 S19), 면형 도체(IP)의 기판면(F2)측에 접속된 비아(V)의 검사에 사용하는 도전부(P)를 선택하기 위해 스텝 S401(도 13)로 처리를 이행한다.When the conductor layer Lc is adjacent to the side away from the substrate surface F2 of the second selection layer LL2 (Yes in step S18), the inspection instruction
예를 들어 도 6에 도시하는 예에 있어서, 이제 제2 선택층(LL2)이 배선층(L4)이면, 배선층(L4)의 기판면(F2)으로부터 멀어지는 측에는 도체층(Lc)이 인접해 있기(스텝 S18에서 "예") 때문에, 플래그 Fip2가 1로 되고(스텝 S19), 스텝 S401(도 13)로 이행한다.For example, in the example shown in Fig. 6, if the second selection layer LL2 is now the wiring layer L4, the conductor layer Lc is adjacent to the side away from the substrate surface F2 of the wiring layer L4 ( For "Yes" in step S18), the flag Fip2 becomes 1 (step S19), and the flow proceeds to step S401 (FIG. 13).
도 13을 참조하면, 스텝 S401에 있어서, 검사 지시 정보 생성부(31)는, 뿌리 노드 NR(면형 도체(IP))의 기판면(F2)측에 접속된 가지 M(비아(V))마다, 뿌리 노드 NR과는 반대측에 전기적으로 접속, 즉 도통하는 도전부(P)를 1개 선택함으로써 당해 선택된 도전부(P)를 뿌리 노드 NR의 기판면(F2)측에 대응하는 도전부로서 그룹화한다(스텝 S401: (h) 공정).Referring to Fig. 13, in step S401, the inspection instruction
도 6에 도시하는 예에서는, 뿌리 노드 NR의 기판면(F2)측에는 가지 Mr5, Mr6이 접속되어 있다. 가지 Mr5에 도통하는 도전부(P)로서는 도전부(P11, P12, P13, P14)가 있다. 가지 Mr6에 도통하는 도전부(P)로서는 도전부(P15, P16, P17)가 있다. 따라서, 스텝 S401에서는, 도전부(P11, P12, P13, P14) 중에서 임의의 1개, 예를 들어 도전부(P11)가 선택되고, 도전부(P15, P16, P17) 중에서 임의의 1개, 예를 들어 도전부(P15)가 선택된다. 이에 의해, 도전부(P11, P15)가 그룹화된다.In the example shown in Fig. 6, the branches Mr5 and Mr6 are connected to the substrate surface F2 side of the root node NR. The conductive parts P11, P12, P13, and P14 are provided as conductive parts P that are connected to the branch Mr5. The conductive portions P15, P16, and P17 are provided as the conductive portions P that are connected to the branch Mr6. Therefore, in step S401, any one of the conductive parts P11, P12, P13, P14, for example, the conductive part P11 is selected, and any one of the conductive parts P15, P16, P17, For example, the conductive part P15 is selected. Thereby, the conductive parts P11 and P15 are grouped.
다음에, 검사 지시 정보 생성부(31)는, 스텝 S401에서 그룹화된 도전부(P) 중에서 2개의 도전부(P)를 한 쌍의 제1 선택 도전부로서 선택하고, 뿌리 노드 NR의 기판면(F2)측과 대응지어 검사 지시 정보 D2에 기록한다(스텝 S402: (h) 공정).Next, the inspection instruction
스텝 S402에서는, 스텝 S401에서 그룹화된 도전부(P11, P15) 중에서 2개의 도전부(P)가, 한 쌍의 제1 선택 도전부로서 선택된다. 이 경우, 스텝 S401에서 그룹화된 도전부(P)는 도전부(P11, P15)의 2개뿐이므로, 이 2개의 도전부(P11, P15)가 한 쌍의 제1 선택 도전부로서 선택된다.In step S402, two conductive portions P from among the conductive portions P11 and P15 grouped in step S401 are selected as a pair of first selective conductive portions. In this case, since there are only two conductive parts P11 and P15 grouped in step S401, these two conductive parts P11 and P15 are selected as a pair of first selective conductive parts.
다음에, 검사 지시 정보 생성부(31)는, 스텝 S401에서 그룹화된 그룹 중에, 제1 선택 도전부로서 선택되지 않은 도전부(P)를 갖는 그룹이 있는 경우, 그 그룹에 대하여, 그 제1 선택 도전부로서 선택되지 않은 도전부(P)를 포함하는 2개의 도전부(P)를 한 쌍의 제2 선택 도전부로서 선택하고, 뿌리 노드 NR의 기판면(F2)측과 대응지어 검사 지시 정보 D2에 기록하고(스텝 S403), 처리를 스텝 S26(도 10)으로 이행한다.Next, when there is a group having a conductive portion P not selected as the first selection conductive portion among the groups grouped in step S401, the inspection instruction
이제 스텝 S401에서 그룹화된 그룹 중에, 제1 선택 도전부로서 선택되지 않은 도전부(P)를 갖는 그룹은 존재하지 않으므로, 검사 지시 정보 생성부(31)는, 그대로 처리를 스텝 S26(도 10)으로 이행한다.Now, among the groups grouped in step S401, since there is no group having the conductive portion P not selected as the first selected conductive portion, the inspection instruction
또한, 스텝 S402, S403을 실행하는 대신에, 검사 지시 정보 생성부(31)는, 스텝 S401에서 선택된 모든 도전부(P)를 포함하도록 복수쌍의 도전부(P)를 선택하고, 복수쌍의 제1 선택 도전부로서 뿌리 노드 NR의 기판면(F2)측과 대응지어 검사 지시 정보 D2에 기록해도 된다.In addition, instead of executing steps S402 and S403, the inspection instruction
이 경우, 후술하는 검사 처리부(21)에 의한 검사에서, 뿌리 노드 NR의 기판면(F2)측과 대응지어진 복수쌍의 제1 선택 도전부에는, 병행하여 전류가 공급되어, 검사가 행해지게 된다. 복수쌍의 도전부(P)에 병행하여 전류 공급하면, 전류 경로의 중복이 발생한다. 그러나, 뿌리 노드 NR 즉 면형 도체(IP)는, 전기 저항이 배선(W)과 비교하여 매우 작기 때문에, 면형 도체(IP)에서 전류 경로의 중복이 발생한 경우라도 전압의 측정 결과에 미치는 영향이 작다.In this case, in the inspection by the
그래서, 스텝 S402, S403을 실행하는 대신에, 스텝 S401에서 선택된 모든 도전부(P)를 포함하도록 복수쌍의 도전부(P)를 선택하고, 복수쌍의 제1 선택 도전부로서 뿌리 노드 NR의 기판면(F2)측과 대응지어 검사 지시 정보 D2에 기록함으로써, 후술하는 검사 처리부(21)에 의한 검사에서, 복수쌍의 제1 선택 도전부에 병행하여 전류를 공급시켜, 검사 시간을 단축시키는 것이 가능하다.Therefore, instead of executing steps S402 and S403, a plurality of pairs of conductive parts P are selected so as to include all the conductive parts P selected in step S401, and the root node NR is selected as the plurality of pairs of first selected conductive parts. By recording the inspection instruction information D2 in correspondence with the substrate surface F2 side, in the inspection by the
한편, 제2 선택층(LL2)의 기판면(F2)으로부터 멀어지는 측에 도체층(Lc)이 인접해 있지 않은 경우(스텝 S18에서 "아니오"), 검사 지시 정보 생성부(31)는, 제2 선택층(LL2)의 기판면(F2)으로부터 멀어지는 측에 인접하는 배선층(L)을 새로운 제2 선택층(LL2)으로서 선택한다(스텝 S21: (g) 공정). 이에 의해, 새로운 제2 선택층(LL2)을 처리 대상으로 하여 스텝 S22 내지 S24가 실행된다.On the other hand, when the conductor layer Lc is not adjacent to the side away from the substrate surface F2 of the second selection layer LL2 ("No" in step S18), the inspection instruction
다음에, 검사 지시 정보 생성부(31)는, 도전 구조 정보 D1''에 기초하여, 제2 선택층(LL2)의 노드 N 각각에 대응하여, 그 1개의 노드 N의 뿌리 노드 NR로부터 멀어지는 측에 접속된 가지 M(비아(V)) 1개에 대하여, 그 노드 N과는 반대측에서 전기적으로 접속, 즉 도통하는 기판면(F2)의 도전부(P)를 1개 선택한다. 그리고, 검사 지시 정보 생성부(31)는, 대응하는 노드 N마다, 선택된 도전부(P)를 그룹화한다(스텝 S22: (g1) 공정).Next, the inspection instruction
다음에, 검사 지시 정보 생성부(31)는, 스텝 S22에서 그룹화된 각 그룹에 대하여, 당해 각 그룹에 포함되는 도전부(P) 중에서 임의의 2개의 도전부를 한 쌍의 제1 선택 도전부로서 선택하고, 제2 선택층(LL2)과 대응지어 검사 지시 정보 D2에 기록한다(스텝 S23: (g2) 공정의 (b) 공정).Next, for each group grouped in step S22, the inspection instruction
다음에, 검사 지시 정보 생성부(31)는, 스텝 S22에서 그룹화된 그룹 중에, 제1 선택 도전부로서 선택되지 않은 도전부(P)를 갖는 그룹이 있는 경우, 그 그룹에 대하여, 그 제1 선택 도전부로서 선택되지 않은 도전부(P)를 포함하는 2개의 도전부(P)를 한 쌍의 제2 선택 도전부로서 선택하고, 제2 선택층(LL2)과 대응지어 검사 지시 정보 D2에 기록하고(스텝 S24: (g2) 공정의 (b) 공정), 스텝 S26(도 10)으로 이행한다.Next, if there is a group having a conductive portion P not selected as a first selection conductive portion among the groups grouped in step S22, the inspection instruction
한편, 검사 지시 정보 생성부(31)는, 스텝 S22에서 그룹화된 그룹 중에, 제1 선택 도전부로서 선택되지 않은 도전부(P)를 갖는 그룹이 없는 경우, 그대로 스텝 S23으로부터 스텝 S26(도 10)으로 이행한다.On the other hand, when there is no group having a conductive part P not selected as the first selected conductive part among the groups grouped in step S22, the inspection instruction
도 6에 도시하는 예에서는, 이제 즉 배선층(L2)과 면형 도체(IP)의 기판면(F2)측에 대응하는 처리에서는, 제1 선택 도전부로서 선택되지 않은 도전부(P)를 갖는 그룹은 존재하지 않으므로, 검사 지시 정보 생성부(31)는, 검사 지시 정보 D2의 기록을 행하지 않고 처리를 스텝 S23으로부터 스텝 S26(도 10)으로 이행한다.In the example shown in Fig. 6, in the processing corresponding to the wiring layer L2 and the substrate surface F2 side of the planar conductor IP, a group having a conductive portion P not selected as the first selective conductive portion Since is not present, the inspection instruction
다음에, 검사 지시 정보 생성부(31)는, 모든 배선층(L)과 면형 도체(IP)의 기판면(F1, F2)측에 대응하는 검사 지시 정보 D2를 생성 완료인지 여부를 체크한다(스텝 S26).Next, the inspection instruction
모든 배선층(L)과 면형 도체(IP)의 기판면(F1, F2)측에 대응하는 검사 지시 정보 D2를 생성 완료한 경우(스텝 S26에서 "예"), 스텝 S27로 처리를 이행한다. 한편, 아직 대응하는 검사 지시 정보 D2가 생성되어 있지 않은 배선층(L) 또는 면형 도체(IP)의 기판면(F1, F2)측이 남아 있는 경우(스텝 S26에서 "아니오"), 스텝 S11(도 8)로 처리를 이행한다.When all the wiring layers L and the inspection instruction information D2 corresponding to the substrate surfaces F1 and F2 of the planar conductor IP have been generated (Yes in step S26), the process proceeds to step S27. On the other hand, when the substrate surface (F1, F2) side of the wiring layer L or the planar conductor IP for which the corresponding inspection instruction information D2 has not yet been generated remains (No in Step S26), Step S11 (Fig. The processing is carried out to 8).
스텝 S11에 있어서, 검사 지시 정보 생성부(31)는, 제1 선택층(LL1)의 기판면(F1)으로부터 멀어지는 측에 도체층(Lc)이 인접해 있는지 여부를 체크한다(스텝 S11). 도 6에 도시하는 예에서는, 이제 제1 선택층(LL1)은 배선층(L2)이다. 배선층(L2)의 기판면(F1)으로부터 멀어지는 측에는 도체층(Lc)이 인접해 있으므로(스텝 S11에서 "예"), 검사 지시 정보 생성부(31)는, 플래그 Fip1을 1로 하여(스텝 S12), 스텝 S301(도 12)로 처리를 이행한다.In step S11, the inspection instruction
스텝 S301에 있어서, 검사 지시 정보 생성부(31)는, 뿌리 노드 NR(면형 도체(IP))의 기판면(F1)측에 접속된 가지 M(비아(V))마다, 뿌리 노드 NR과는 반대측에 도통하는 도전부(P)를 1개 선택함으로써 당해 선택된 도전부(P)를 뿌리 노드 NR의 기판면(F1)측에 대응하는 도전부로서 그룹화한다(스텝 S301: (h) 공정).In step S301, the inspection instruction
도 6에 도시하는 예에서는, 뿌리 노드 NR의 기판면(F1)측에는 가지 Mr1, Mr2, Mr3, Mr4가 접속되어 있다. 가지 Mr1에 도통하는 도전부(P)로서는 도전부(P1, P2)가 있다. 가지 Mr2에 도통하는 도전부(P)로서는 도전부(P3, P4, P5)가 있다. 가지 Mr3에 도통하는 도전부(P)로서는 도전부(P6)가 있다. 가지 Mr4에 도통하는 도전부(P)로서는 도전부(P7)가 있다.In the example shown in Fig. 6, the branches Mr1, Mr2, Mr3, and Mr4 are connected to the substrate surface F1 side of the root node NR. The conductive parts P1 and P2 are provided as the conductive parts P that are connected to the branch Mr1. The conductive parts P3, P4, and P5 are provided as the conductive parts P that are connected to the branch Mr2. As the conductive part P that is connected to the branch Mr3, there is a conductive part P6. As the conductive portion P that is connected to the branch Mr4, there is a conductive portion P7.
따라서, 스텝 S301에서는, 도전부(P1, P2) 중에서 임의의 1개, 예를 들어 도전부(P1)가 선택되고, 도전부(P3, P4, P5) 중에서 임의의 1개, 예를 들어 도전부(P3)가 선택되고, 또한 도전부(P6, P7)가 선택된다. 이에 의해, 도전부(P1, P3, P6, P7)가 그룹화된다.Therefore, in step S301, any one of the conductive parts P1, P2, for example, the conductive part P1, is selected, and any one of the conductive parts P3, P4, P5, for example, is conductive. The portion P3 is selected, and the conductive portions P6 and P7 are selected. Thereby, the conductive parts P1, P3, P6, P7 are grouped.
다음에, 검사 지시 정보 생성부(31)는, 스텝 S301에서 그룹화된 도전부(P) 중에서 임의의 2개의 도전부(P)를 한 쌍의 제1 선택 도전부로서 선택하고, 뿌리 노드 NR의 기판면(F1)측과 대응지어 검사 지시 정보 D2에 기록한다(스텝 S302: (h) 공정).Next, the inspection instruction
도 6에 도시하는 예에서는, 스텝 S301에서 그룹화된 도전부(P1, P3, P6, P7) 중에서 임의의 2개의 도전부(P), 예를 들어 도전부(P1, P3)가 한 쌍의 제1 선택 도전부로서 선택된다.In the example shown in FIG. 6, among the conductive parts P1, P3, P6, and P7 grouped in step S301, any two conductive parts P, for example, the conductive parts P1, P3, are a pair of first and second conductive parts P1, P3, P6, and P7. 1 Selection is selected as a conductive part.
다음에, 검사 지시 정보 생성부(31)는, 스텝 S301에서 그룹화된 그룹 중에, 제1 선택 도전부로서 선택되지 않은 도전부(P)를 갖는 그룹이 있는 경우, 그 그룹에 대하여, 그 제1 선택 도전부로서 선택되지 않은 도전부(P)를 포함하는 2개의 도전부(P)를 한 쌍의 제2 선택 도전부로서 선택하고, 뿌리 노드 NR의 기판면(F1)측과 대응지어 검사 지시 정보 D2에 기록하고(스텝 S303), 처리를 스텝 S17(도 9)로 이행한다.Next, if there is a group having a conductive portion P not selected as a first selection conductive portion among the groups grouped in step S301, the inspection instruction
스텝 S302에서는, 스텝 S301에서 그룹화된 도전부(P1, P3, P6, P7) 중, 도전부(P6, P7)가 제1 선택 도전부로서 선택되지 않았으므로, 검사 지시 정보 생성부(31)는, 제1 선택 도전부로서 선택되지 않은 도전부(P)를 갖는 도전부(P1, P3, P6, P7)의 그룹에 대하여, 그 제1 선택 도전부로서 선택되지 않은 도전부(P6, P7)를 포함하는 2개의 도전부(P), 이 경우, 도전부(P6, P7)를 한 쌍의 제2 선택 도전부로서 선택한다(스텝 S303).In step S302, of the conductive parts P1, P3, P6, and P7 grouped in step S301, the conductive parts P6 and P7 are not selected as the first selection conductive parts, so the inspection instruction
스텝 S303에서는, 예를 들어 그룹에 포함되는 도전부가 도전부(P1, P3, P6)의 3개이고, 제1 선택 도전부로서 선택되지 않은 것은 도전부(P6) 1개뿐인 경우, 도전부(P6)와, 도전부(P1, P3) 중 어느 1개가, 한 쌍의 제2 선택 도전부로서 선택된다.In step S303, for example, when the conductive parts included in the group are three of the conductive parts P1, P3, and P6, and only one conductive part P6 is not selected as the first selective conductive part, the conductive part P6 ) And any one of the conductive portions P1 and P3 are selected as a pair of second selective conductive portions.
또한, 상술한 스텝 S402, S403과 마찬가지로, 스텝 S302, S303을 실행하는 대신에, 검사 지시 정보 생성부(31)는, 스텝 S301에서 선택된 모든 도전부(P)를 포함하도록 복수쌍의 도전부(P)를 선택하고, 복수쌍의 제1 선택 도전부로서 뿌리 노드 NR의 기판면(F1)측과 대응지어 검사 지시 정보 D2에 기록해도 된다. 예를 들어, 검사 지시 정보 생성부(31)는, 스텝 S301에서 그룹화된 도전부(P1, P3, P6, P7)로부터, 도전부(P1, P3)와 도전부(P6, P7)를 각각 쌍으로 하여, 도전부(P1, P3)와 도전부(P6, P7)를 복수쌍의 제1 선택 도전부로서 뿌리 노드 NR의 기판면(F1)측과 대응지어 검사 지시 정보 D2에 기록해도 된다.In addition, as in the above-described steps S402 and S403, instead of executing steps S302 and S303, the inspection instruction
다음에, 스텝 S17(도 9)에 있어서, 이제 플래그 Fip2는 1이기 때문에, 검사 지시 정보 생성부(31)는 처리를 스텝 S26(도 10)으로 이행한다.Next, in step S17 (Fig. 9), since the flag Fip2 is now 1, the inspection instruction
스텝 S26에서는, 모든 배선층(L)과 면형 도체(IP)의 기판면(F1, F2)측에 대하여 스텝 S5 내지 S403의 처리가 실행 완료이기 때문에(스텝 S26에서 "예"), 추가로 검사 개소의 누락을 방지하기 위해 제2 공정이 실행된다(스텝 S27).In step S26, the processing of steps S5 to S403 is completed for all the wiring layers L and the substrate surfaces F1 and F2 of the planar conductor IP (Yes in step S26). The second process is executed in order to prevent omission of (step S27).
도 14를 참조하면, 검사 지시 정보 생성부(31)는, 스텝 S1 내지 S403에 있어서 선택된 제1 및 제2 선택 도전부의 쌍의, 어느 것에도 끼이지 않은 배선(W)을 탐색한다(스텝 S501: (j) 공정).Referring to Fig. 14, the inspection instruction
도 6에 도시하는 예에서는, 스텝 S1 내지 S403에 있어서, 제1 선택 도전부의 쌍으로서, 도전부쌍(P1, P2), 도전부쌍(P1, P3), 도전부쌍(P3, P4), 도전부쌍(P4, P5), 도전부쌍(P11, P12), 도전부쌍(P11, P15), 도전부쌍(P15, P16)이 선택되고, 제2 선택 도전부의 쌍으로서, 도전부쌍(P6, P7), 도전부쌍(P13, P14), 도전부쌍(P16, P17)이 선택되어 있다.In the example shown in Fig. 6, in steps S1 to S403, as a pair of first selective conductive parts, a pair of conductive parts P1 and P2, a pair of conductive parts P1 and P3, a pair of conductive parts P3 and P4, and a pair of conductive parts ( P4, P5), a pair of conductive parts (P11, P12), a pair of conductive parts (P11, P15), and a pair of conductive parts (P15, P16) are selected, and as a pair of the second selected conductive parts, a pair of conductive parts (P6, P7), a pair of conductive parts (P13, P14) and a pair of conductive parts (P16, P17) are selected.
그렇게 되면, 기판면(F1)측에서는, 제1 및 제2 선택 도전부로서, 도전부(P1 내지 P7)가 구슬꿰기 형태로 연속해서 선택되어 있으므로, 제1 및 제2 선택 도전부의 쌍의, 어느 것에도 끼이지 않은 배선(W)은 존재하지 않는다. 한편, 기판면(F2)측에서는 도전부쌍(P11, P12)과 도전부쌍(P13, P14)의 사이가 불연속으로 되어 있다.Then, on the substrate surface F1 side, as the first and second selective conductive portions, the conductive portions P1 to P7 are successively selected in a beaded manner, so that any pair of the first and second selective conductive portions There is no wiring (W) that is not caught in the thing. On the other hand, on the side of the substrate surface F2, there is a discontinuity between the pair of conductive portions P11 and P12 and the pair of conductive portions P13 and P14.
도 15는, 제2 공정을 설명하기 위한 설명도이다. 도 15는, 도 5의 도전부(P11 내지 P14) 부근을 부분적으로 확대하여 도시하고 있다.15 is an explanatory diagram for explaining a second process. FIG. 15 is a partial enlarged view of the vicinity of the conductive portions P11 to P14 of FIG. 5.
도 6, 도 15에 도시하는 예에서는, 스텝 S1 내지 S403에 있어서, 제1 및 제2 선택 도전부의 쌍으로서, 도전부쌍(P11, P12)과 도전부쌍(P13, P14)이 선택되어 있지만, 도전부쌍(P12, P13)은 선택되어 있지 않다. 그 결과, 도 15에 도시하는 배선(W42)은, 제1 및 제2 선택 도전부의 쌍의, 어느 것에도 끼이지 않는다.In the example shown in Figs. 6 and 15, in steps S1 to S403, a pair of conductive parts P11 and P12 and a pair of conductive parts P13 and P14 are selected as a pair of the first and second selective conductive parts. The sub-pairs P12 and P13 are not selected. As a result, the wiring W42 shown in FIG. 15 is not caught in any of the pair of the first and second selective conductive portions.
다음에, 검사 지시 정보 생성부(31)는, 해당하는 배선(W)의 유무를 체크하여(스텝 S503), 해당하는 배선(W)이 있으면(스텝 S503에서 "예"), 스텝 S504로 이행한다. 한편, 해당하는 배선(W)이 없으면(스텝 S503에서 "아니오"), 검사 지시 정보 생성부(31)는 처리를 종료한다. 도 6에 도시하는 예에서는 배선(W42)이 해당된다.Next, the inspection instruction
스텝 S504에서는, 검사 지시 정보 생성부(31)는, 해당되는 배선(W)의 일단에 대하여 그 배선(W)을 통하지 않고 도통하는 도전부(P)와, 그 배선(W)의 타단에 대하여 그 배선(W)을 통하지 않고 도통하는 도전부(P)를, 제1 선택 도전부와는 비병행으로 검사해야 할 한 쌍의 제3 선택 도전부로서 검사 지시 정보 D2에 기록한다(스텝 S504: (k) 공정).In step S504, the inspection instruction
도 15에 도시하는 예에서는, 예를 들어 해당하는 배선(W42)의 일단(T1)에 대하여 배선(W42)을 통하지 않고 도통하는 도전부(P12)와, 배선(W42)의 타단(T2)에 대하여 배선(W42)을 통하지 않고 도통하는 도전부(P13)를 한 쌍의 제3 선택 도전부로서 선택한다(스텝 S504).In the example shown in Fig. 15, for example, a conductive portion P12 that is connected to one end T1 of the corresponding wiring W42 without passing through the wiring W42, and the other end T2 of the wiring W42. On the other hand, a conductive portion P13 that conducts without passing through the wiring W42 is selected as a pair of third selective conductive portions (step S504).
다음에, 검사 지시 정보 생성부(31)는, 기판(B)이 도체층(Lc)을 복수 구비하는지 여부를 체크하고(스텝 S505), 도체층(Lc)이 복수 있는 경우(스텝 S505에서 "예"), 스텝 S506으로 이행한다. 한편, 도체층(Lc)이 복수 없으면(스텝 S505에서 "아니오"), 검사 지시 정보 생성부(31)는 처리를 종료한다.Next, the inspection instruction
스텝 S506에서는, 검사 지시 정보 생성부(31)는, 복수의 도체층(Lc)의 면형 도체(IP)끼리를 접속하는 비아(V)의 유무를 체크한다(스텝 S506). 그리고, 당해 비아(V)가 있으면(스텝 S506에서 "예") 스텝 S507로 이행한다. 한편, 당해 비아(V)가 없으면(스텝 S506에서 "아니오"), 검사 지시 정보 생성부(31)는 처리를 종료한다.In step S506, the inspection instruction
도 17에 도시하는 기판(B)은 도체층(Lc)을 2개 구비하고, 2개의 도체층(Lc)의 면형 도체(IP)끼리를 접속하는 비아(Vc)가 마련되어 있다. 비아(Vc)의 도통을 검사하기 위해서는, 기판면(F1)의 도전부(P)와 기판면(F2)의 도전부(P) 사이에 전류를 흘릴 필요가 있다.The board|substrate B shown in FIG. 17 is provided with two conductor layers Lc, and the via Vc which connects the planar conductor IP of the two conductor layers Lc is provided. In order to inspect the conduction of the via Vc, it is necessary to pass a current between the conductive portion P of the substrate surface F1 and the conductive portion P of the substrate surface F2.
그래서, 스텝 S507에 있어서, 검사 지시 정보 생성부(31)는, 기판면(F1)의 도전부(P) 중 1개와, 기판면(F2)의 도전부(P) 중 1개를, 제1 선택 도전부와는 비병행으로 검사해야 할 한 쌍의 제4 선택 도전부로서 검사 지시 정보 D2에 기록하고(스텝 S507: (l) 공정), 처리를 종료한다.Therefore, in step S507, the inspection instruction
한 쌍의 제4 선택 도전부가 검사 지시 정보 D2에 기록되는 결과, 기판 검사 장치(2)는, 검사 지시 정보 D2에 기초하는 검사에 의해 비아(Vc)를 검사하는 것이 가능하게 된다.As a result of the pair of fourth selective conductive portions being recorded in the inspection instruction information D2, the
또한, 스텝 S1 내지 S507에 의해 선택되는 제1, 제2, 제3 및 제4 선택 도전부 중, 기판면(F1)의 도전부(P)와, 기판면(F2)의 도전부(P)가, 검사 대상의 한 쌍의 도전부(P)로서 선택되는 것은, 비아(Vc)를 검사하기 위한 제4 선택 도전부뿐이며, 기판(B)의 양면으로부터 한 쌍의 도전부(P)를 선택하는 것이 필요 최소한으로 되어 있다.In addition, among the first, second, third and fourth selective conductive portions selected in steps S1 to S507, the conductive portion P of the substrate surface F1 and the conductive portion P of the substrate surface F2 A, only the fourth selection conductive part for inspecting the via (Vc) is selected as the pair of conductive parts (P) to be inspected, and a pair of conductive parts (P) is selected from both sides of the substrate (B). It is minimally necessary to do.
기판(B)의 한 쌍의 도전부(P) 사이에 전류를 흘려 그 전압을 측정함으로써 검사를 행하는 경우, 검출 전압에는 외래 전자계가 노이즈로서 중첩된다. 기판(B)의 한쪽 면 내에서는 외래 전자계가 대략 동일하게 인가되기 때문에, 기판(B)의 한쪽 면측에서 외래 전자계에 의해 유기되는 노이즈 전압은 대략 일정하게 된다. 그 때문에, 기판(B)의 한쪽 면내의 한 쌍의 도전부(P) 사이의 전압을 측정하는 경우, 그 측정 전압에 중첩되는 노이즈는 공통 모드로 되는 결과, 측정 전압에 부여하는 노이즈의 영향이 저감된다.When inspection is performed by measuring the voltage by passing a current between the pair of conductive portions P of the substrate B, an external electromagnetic field is superimposed on the detected voltage as noise. Since the external electromagnetic field is applied substantially equally to one side of the substrate B, the noise voltage induced by the foreign electromagnetic field on one side of the substrate B becomes substantially constant. Therefore, when measuring the voltage between the pair of conductive parts P on one side of the substrate B, noise superimposed on the measured voltage becomes a common mode. As a result, the effect of noise applied to the measured voltage is reduced. Is reduced.
한편, 기판(B)의 양면간에서는, 기판(B)의 표리에서 인가되는 전자계 강도에 차가 발생하여, 기판(B)의 한쪽 면과 다른 쪽 면에서 외래 전자계에 의해 유기되는 노이즈 전압에 차가 발생한다. 그 때문에, 기판(B)의 양면에 걸쳐 한 쌍의 도전부(P) 사이의 전압을 측정하는 경우, 그 측정 전압에 중첩되는 노이즈는 노멀 모드로 되는 결과, 측정 전압에 그대로 노이즈 전압이 중첩된다. 그 결과, 기판(B)의 한쪽 면내의 한 쌍의 도전부(P) 사이의 전압을 측정하는 경우보다, 기판(B)의 양면에 걸쳐 한 쌍의 도전부(P) 사이의 전압을 측정하는 편이 노이즈의 영향이 커진다.On the other hand, between both sides of the substrate (B), there is a difference in the intensity of the electromagnetic field applied from the front and back of the substrate (B), resulting in a difference in noise voltage induced by the foreign electromagnetic field on one side and the other side of the substrate (B). do. Therefore, when measuring the voltage between the pair of conductive parts P across both sides of the substrate B, the noise superimposed on the measured voltage enters the normal mode, and as a result, the noise voltage is superimposed on the measured voltage as it is. . As a result, than the case of measuring the voltage between the pair of conductive portions P in one side of the substrate B, the voltage between the pair of conductive portions P over both sides of the substrate B is measured. The influence of shift noise increases.
스텝 S1 내지 S507에 따르면, 기판(B)의 양면간에 걸치는 도전부(P)는 비아(Vc)를 검사하기 위해 필요한 최소한의 제4 선택 도전부로 되고, 그 이외는 기판(B)의 한쪽 면내의 도전부(P)가 제1, 제2 및 제3 선택 도전부의 쌍으로 되므로, 검사 지시 정보 D2에 기초하는 검사를 행한 경우의 노이즈의 영향이 저감된다.According to steps S1 to S507, the conductive portion P spanning between both sides of the substrate B becomes the minimum fourth selective conductive portion required for inspecting the via Vc, and the other Since the conductive portion P is a pair of the first, second, and third selective conductive portions, the influence of noise when the inspection based on the inspection instruction information D2 is performed is reduced.
또한, 기판(B)의 양면간에서 비아를 검사하는 경우, 기판(B)에 있어서의 기판면(F1)의 도전부(P)에 측정 지그(4U)의 프로브(Pr)를 접촉시키고, 기판(B)에 있어서의 기판면(F2)의 도전부(P)에 측정 지그(4L)의 프로브(Pr)를 접촉시킬 필요가 있다. 이때, 측정 지그(4U)의 프로브(Pr)와 측정 지그(4L)의 프로브(Pr) 중 어느 한쪽이 접촉 불량을 발생시킨 경우, 어느 프로브(Pr)에서 접촉 불량이 발생한 것인지를 특정할 수 없다.In addition, when inspecting vias between both sides of the substrate B, the probe Pr of the measuring
그 때문에, 양쪽 프로브(Pr)를 일단 기판(B)으로부터 이격시키고, 다시 양쪽 프로브(Pr)를 기판(B)에 접촉시켜 재검사를 행한다. 이러한 재검사를, 기판(B)의 양면에 접촉시키는 양쪽 프로브(Pr)가, 양쪽 모두 정상적으로 도전부(P)에 접촉할 때까지 몇 번이나 반복할 필요가 있다. 이와 같이 도전부(P)에 대한 프로브(Pr)의 이격, 접촉을 반복하면, 검사 시간이 연장되고, 또한 도전부(P)에 흠집이 생기기 쉽다.Therefore, both probes Pr are once separated from the substrate B, and both probes Pr are brought into contact with the substrate B again to perform re-inspection. Such re-inspection needs to be repeated many times until both probes Pr contacting both surfaces of the substrate B normally contact the conductive portion P. In this way, if the distance and contact of the probe Pr with respect to the conductive portion P are repeated, the inspection time is extended and the conductive portion P is liable to be scratched.
스텝 S1 내지 S507에 따르면, 기판(B)의 양면간에 걸치는 도전부(P)의 검사는 최소한으로 되고, 대부분은 기판(B)의 편면에 마련된 도전부(P)끼리의 검사로 되므로, 접촉 불량에 의한 재검사를 감소시켜, 도전부(P)에 흠집이 생길 우려를 저감시키기가 용이하다.According to steps S1 to S507, the inspection of the conductive portions P across both sides of the substrate B is minimized, and most of them are inspections between the conductive portions P provided on one side of the substrate B, so contact failure. It is easy to reduce the re-inspection caused by and reduce the risk of scratches on the conductive portion P.
이상, 검사 지시 정보 생성 장치(3)는, 스텝 S1 내지 S507의 처리에 의해 검사 지시 정보 D2를 생성할 수 있다. 또한, 스텝 S1 내지 S507에 따르면, 대응하는 기판면마다, 검사 지시 정보 D2에 기록된 순서가, 기판 검사 장치(2)에 대하여 검사를 실행시켜야 할 도전부쌍의 순서에 대응하고 있다. 구체적으로는, 기판면(F1, F2)에 가까운 층에 대응하는 쪽부터 순서대로 검사 지시 정보 D2에 기록되어 있다.As described above, the inspection instruction
검사 지시 정보 생성부(31)에 의한 스텝 S15, S16, S23, S24, S102, S103, S105, S106, S302, S303, S402, S403, S504, S507의 처리에 의해, 검사 대상으로 되는 각 도전부쌍이 기판면, 층 및 제1, 제2, 제3, 제4 선택 도전부의 종별과 대응지어져, 도 18에 도시하는 검사 지시 정보 D2가 생성되어 있다. 여기서, 「층」은 배선층(L) 및 도체층(Lc)의 각 층을 의미하고 있다.Each conductive part to be inspected by the processing of steps S15, S16, S23, S24, S102, S103, S105, S106, S302, S303, S402, S403, S504, S507 by the inspection instruction
도 18에서는, 기판면(F1)에 대하여 5개의 도전부쌍이 대응지어져 있고, 위에서 아래의 순으로 검사를 실행해야 할 순서가 도시되어 있다. 마찬가지로, 기판면(F2)에 대하여 6개의 도전부쌍이 대응지어져 있고, 위에서 아래의 순으로 검사를 실행해야 할 순서가 도시되어 있다.In FIG. 18, the order in which five pairs of conductive parts are correlated with the board|substrate surface F1, and the inspection should be performed in order from top to bottom is shown. Similarly, six pairs of conductive parts are associated with the substrate surface F2, and the order in which the inspection should be performed in the order of top to bottom is shown.
이와 같이 하여 얻어진 검사 지시 정보 D2를, 예를 들어 도시 생략의 통신 회로에 의해 기판 검사 장치(2)에 송신시키거나, 검사 지시 정보 D2를 USB 메모리 등의 기억 매체에 기억시키고, 이 기억 매체를 기판 검사 장치(2)에 읽어들이게 하거나 함으로써, 기억부(22)에 기억시킬 수 있다.The inspection instruction information D2 thus obtained is transmitted to the
다음에, 상술한 기판 검사 장치(2)의 동작에 대하여 설명한다. 이하, 기억부(22)에, 도 18에 도시하는 검사 지시 정보 D2가 기억되어 있는 경우를 예로 들어 설명한다.Next, the operation of the above-described
도 19를 참조하면, 검사 처리부(21)는, 검사 지시 정보 D2에 기초하여, 기판면(F1)측의 각 층 중 가장 순서가 앞선 층을 검사층(LT1)으로서 선택한다(스텝 S51). 도 18에 도시하는 예에서는, 기판면(F1)에 대응지어진 가장 순서가 앞선 층(맨위)의 층은 배선층(L1)이기 때문에, 배선층(L1)이 검사층(LT1)으로 된다.Referring to Fig. 19, the
다음에, 검사 처리부(21)는, 검사 지시 정보 D2에 기초하여, 기판면(F2)측의 각 층 중 가장 순서가 앞선 층을 검사층(LT2)으로서 선택한다(스텝 S52). 도 18에 도시하는 예에서는, 기판면(F2)에 대응지어진 가장 순서가 앞선 층(맨위)의 층은 배선층(L4)이기 때문에, 배선층(L4)이 검사층(LT2)으로 된다.Next, the
다음에, 검사 처리부(21)는, 검사층(LT1, LT2)에 있어서의 제1 선택 도전부의 도전부쌍에 대하여, 쌍으로 되는 도전부간에, 병행하여 측정용 전류를 흘리는 제1 전류 공급 처리를 실행한다(스텝 S53: (c1) 공정). 도 18에 도시하는 예에서는, 이제 검사층(LT1)은 배선층(L1), 검사층(LT2)은 배선층(L4)이기 때문에, 검사 처리부(21)는 배선층(L1, L4)의 제1 선택 도전부인 도전부쌍(P1, P2), 도전부쌍(P4, P5), 도전부쌍(P11, P12), 도전부쌍(P15, P16)에 대하여 병행하여 측정용 전류를 흘린다.Next, the
다음에, 검사 처리부(21)는, 검사층(LT1, LT2)에 있어서의 제1 선택 도전부의 도전부쌍 사이의 전압을 검출하고, 그 전압과 측정용 전류에 기초하여, 당해 도전부간에 있어서의 전류 경로의 비아(V)와 배선(W)을 검사한다(스텝 S54: (c1) 공정).Next, the
도 18의 예에서는, 검사 처리부(21)는, 도전부쌍(P1, P2), 도전부쌍(P4, P5), 도전부쌍(P11, P12), 도전부쌍(P15, P16)의 각 쌍 사이에 각각 전류를 흘려, 각 쌍 사이의 전압을 검출한다. 그리고, 검사 처리부(21)는, 예를 들어 그 각 쌍 사이의 전압을, 각 쌍 사이에 흐른 전류로 제산함으로써 각 쌍 사이의 저항값을 산출한다. 검사 처리부(21)는, 산출된 각 저항값을, 예를 들어 미리 기억부(22)에 기억된 기준값과 비교하여, 각 저항값이 기준값 이하이면 기판(B)은 양호로 판정하고, 각 저항값이 기준값을 초과하였으면 기판(B)은 불량으로 판정한다.In the example of Fig. 18, the
스텝 S54에 있어서, 검사 처리부(21)는, 예를 들어 도시 생략의 표시 장치 등의 통지부에 표시하는 등의 방법에 의해, 그 판정 결과를 유저에 보고한다. 또한, 검사 처리부(21)는 반드시 판정 결과를 유저에 보고해야 하는 것은 아니다.In step S54, the
스텝 S54에서는, 제1 선택 도전부로서 선택된, 도전부쌍(P1, P2), 도전부쌍(P4, P5), 도전부쌍(P11, P12) 및 도전부쌍(P15, P16)의 각 쌍 사이의 전류 경로로 되는 가지 M11, M12, M13, M14, M41, M42, M45, M46에 대응하는 비아(V) 및 노드 N11, N12, N41, N42에 대응하는 배선(W)이 검사된다.In step S54, the current path between each pair of the conductive part pair (P1, P2), the conductive part pair (P4, P5), the conductive part pair (P11, P12), and the conductive part pair (P15, P16) selected as the first selected conductive part. The vias V corresponding to the branches M11, M12, M13, M14, M41, M42, M45, and M46 and the wiring W corresponding to the nodes N11, N12, N41, and N42 are inspected.
스텝 S53에서는, 제1 선택 도전부로서 선택된, 도전부쌍(P1, P2), 도전부쌍(P4, P5), 도전부쌍(P11, P12) 및 도전부쌍(P15, P16)의 각 쌍 사이에 병행하여 전류를 흘려, 각 쌍 사이의 전압을 측정할 수 있으므로, 기판의 검사 시간을 단축하는 것이 용이하게 된다.In step S53, in parallel between each pair of the conductive portion pair (P1, P2), the conductive portion pair (P4, P5), the conductive portion pair (P11, P12), and the conductive portion pair (P15, P16) selected as the first selected conductive portion. Since a current can flow and the voltage between each pair can be measured, it becomes easy to shorten the inspection time of a board|substrate.
또한, 만약 가령, 동일한 노드 N(배선(W))을 통하여 도통하는 복수쌍의 도전부쌍(P)간에 병행하여 전류를 흘린 경우, 측정용 전류가 중복하여 흐르는 배선(W)이 발생할 우려가 있다. 이 경우, 전류의 중복에 의해 발생한 전압은 측정 오차로 되기 때문에, 검사 정밀도가 저하될 우려가 있다.In addition, if current is passed in parallel between a plurality of pairs of conductive parts (P) conducting through the same node N (wiring (W)), there is a risk of occurrence of a wiring (W) in which the current for measurement overlaps and flows. . In this case, since the voltage generated by the overlapping of currents becomes a measurement error, there is a fear that the inspection accuracy is deteriorated.
한편, 검사 지시 정보 D2에서는, 층마다 병행하여 측정용 전류를 흘려도 전류 중복이 발생하지 않도록, 제1 선택 도전부의 도전부쌍(P)이 선택되고 있다. 따라서, 스텝 S51 내지 S54에 있어서, 검사 지시 정보 D2에 기초하여 측정용 전류를 병행하여 흘리는 도전부쌍(P)을 결정함으로써, 검사 정밀도가 저하될 우려를 저감하면서, 기판의 검사 시간을 단축하는 것이 가능하게 되어 있다.On the other hand, in the inspection instruction information D2, the conductive portion pair P of the first selective conductive portion is selected so that current overlap does not occur even when the measurement current is passed in parallel for each layer. Therefore, in steps S51 to S54, by determining the conductive part pair P to pass in parallel with the measurement current based on the inspection instruction information D2, it is possible to shorten the inspection time of the substrate while reducing the fear of lowering the inspection accuracy. It is made possible.
다음에, 검사 처리부(21)는, 스텝 S54에서 기판(B)이 불량으로 판정된 경우(스텝 S55에서 "예"), 그 이후의 처리를 실행하지 않고 처리를 종료한다. 한편, 스텝 S54에서 기판(B)이 불량으로 판정되지 않은 경우(스텝 S55에서 "아니오"), 검사 처리부(21)는 스텝 S61(도 20)로 처리를 이행한다.Next, when the board|substrate B is determined to be defective in step S54 (YES in step S55), the
스텝 S61에 있어서, 검사 처리부(21)는, 검사층(LT1, LT2)에 있어서의 제2 선택 도전부의 도전부쌍에 대하여, 쌍으로 되는 도전부간에, 제1 전류 공급 처리와는 비병행으로 측정용 전류를 흘리는 제2 전류 공급 처리를 실행한다(스텝 S61: (c2) 공정).In step S61, the
다음에, 검사 처리부(21)는, 검사층(LT1, LT2)에 있어서의 제2 선택 도전부의 도전부쌍 사이의 전압을 검출하고, 그 전압과 측정용 전류에 기초하여, 쌍으로 되는 제2 선택 도전부간의 전류 경로의 비아(V)와 배선(W)을 검사한다(스텝 S62: (c2) 공정). 검사 처리부(21)는, 스텝 S54의 경우와 마찬가지의 방법에 의해, 검사 및 그 판정 결과의 통보를 행한다.Next, the
스텝 S61, S62에 있어서의 측정용 전류의 공급 및 검사는, 스텝 S53과는 비병행으로, 즉 스텝 S53에 의한 측정용 전류가 흐르지 않는 타이밍에 실행된다.The supply and inspection of the measurement current in steps S61 and S62 are performed not in parallel with the step S53, that is, at a timing at which the measurement current in step S53 does not flow.
스텝 S61, S62에 있어서, 제2 선택 도전부에 대한 검사를, 제1 선택 도전부에 대한 검사와 비병행으로 실행함으로써, 측정용 전류의 중복이 방지된다. 검사층(LT1)에 있어서의 제2 선택 도전부의 도전부쌍과, 검사층(LT2)에 있어서의 제2 선택 도전부의 도전부쌍에 대한 스텝 S61, S62의 처리는 병행하여 실행해도 된다.In steps S61 and S62, by performing the inspection on the second selectively conductive portion in parallel with the inspection on the first selectively conductive portion, overlapping of the measurement current is prevented. The processes of steps S61 and S62 for the pair of conductive portions of the second selectively conductive portion in the inspection layer LT1 and the pair of conductive portions of the second selectively conductive portion in the inspection layer LT2 may be executed in parallel.
도 18의 예에서는, 이제 검사층(LT1)은 배선층(L1), 검사층(LT2)은 배선층(L4)이기 때문에, 검사층(LT1)(배선층(L1))에 있어서의 제2 선택 도전부의 도전부쌍은 존재하지 않으며, 따라서 검사층(LT1)(배선층(L1))에 있어서의 제2 선택 도전부의 도전부쌍에 대한 제2 전류 공급 처리는 실행되지 않는다. 검사 처리부(21)는, 배선층(L1, L4)의 제2 선택 도전부인 도전부쌍(P13, P14)과, 도전부쌍(P16, P17)에 대하여, 스텝 S61, S62를 스텝 S53, S54와는 비병행으로 실행한다.In the example of Fig. 18, since the inspection layer LT1 is now the wiring layer L1 and the inspection layer LT2 is the wiring layer L4, the second selective conductive portion in the inspection layer LT1 (wiring layer L1) is The conductive part pair does not exist, and therefore, the second current supply processing to the conductive part pair of the second selective conductive part in the inspection layer LT1 (wiring layer L1) is not executed. The
다음에, 검사 처리부(21)는, 스텝 S62의 검사에서 기판(B)이 불량으로 판정된 경우(스텝 S63에서 "예"), 그 이후의 처리를 실행하지 않고 처리를 종료한다. 한편, 스텝 S62의 검사에서 기판(B)이 불량으로 판정되지 않은 경우(스텝 S63에서 "아니오"), 검사 처리부(21)는 스텝 S64로 처리를 이행한다. Next, when the board|substrate B is determined to be defective in the inspection of step S62 (YES in step S63), the
스텝 S64에 있어서, 검사 처리부(21)는, 검사층(LT1, LT2)의 양쪽이 도체층(Lc)인 경우, 및 한쪽이 도체층(Lc)이고 다른 쪽이 없음인 경우의 어느 것에 해당하는지 여부를 체크한다(스텝 S64). 검사층(LT1, LT2)의 양쪽이 도체층(Lc)인 경우, 및 한쪽이 도체층(Lc)이고 다른 쪽이 없음인 경우의 어느 것에도 해당하지 않는 경우(스텝 S64에서 "아니오"), 검사 처리부(21)는 스텝 S65로 이행하고, 검사층(LT1, LT2)의 양쪽이 도체층(Lc)인 경우, 또는 한쪽이 도체층(Lc) 또한 다른 쪽이 후술하는 검사층 없음인 경우의 어느 것에 해당하는 경우(스텝 S64에서 "예"), 검사 처리부(21)는 스텝 S71(도 21)로 이행한다. 이제 검사층(LT1, LT2)은 모두 도체층(Lc)이 아니기 때문에(스텝 S64에서 "아니오") 스텝 S65로 이행한다.In step S64, the
스텝 S65에 있어서, 검사 처리부(21)는, 검사층(LT1)이 도체층(Lc)이 아니면, 검사 지시 정보 D2에 기초하여, 기판면(F1)측의 각 층 중, 다음 순서의 층을 검사층(LT1)으로 한다(스텝 S65). 검사 처리부(21)는, 현재의 검사층(LT1)이 도체층(Lc)인 경우, 새로운 검사층(LT1)을 없음으로 한다. 다음에, 검사 처리부(21)는, 검사층(LT2)이 도체층(Lc)이 아니면, 검사 지시 정보 D2에 기초하여, 기판면(F2)측의 각 층 중 다음 순서의 층을 검사층(LT2)으로 하고(스텝 S66), 스텝 S53(도 19)으로 이행한다. 검사 처리부(21)는, 현재의 검사층(LT2)이 도체층(Lc)인 경우, 새로운 검사층(LT2)을 없음으로 한다.In step S65, if the inspection layer LT1 is not the conductor layer Lc, the
이제 검사층(LT1)은 배선층(L1), 검사층(LT2)은 배선층(L4)이기 때문에, 검사 처리부(21)는, 새로운 검사층(LT1)을 배선층(L2)으로 하고, 새로운 검사층(LT2)을 도체층(Lc)으로 하여 스텝 S53(도 19)으로 이행한다.Now, since the inspection layer LT1 is the wiring layer L1 and the inspection layer LT2 is the wiring layer L4, the
스텝 S53에 있어서, 검사 처리부(21)는, 배선층(L2)의 제1 선택 도전부인 도전부쌍(P3, P4)과, 기판면(F2)에 있어서의 도체층(Lc)의 제1 선택 도전부인 도전부쌍(P11, P15)에 대하여 병행하여 측정용 전류를 흘려, 도전부쌍(P3, P4) 사이의 전압과 도전부쌍(P11, P15) 사이의 전압을 검출하고, 그 전압과 측정용 전류에 기초하여, 당해 도전부간에 있어서의 전류 경로의 비아(V)와 배선(W)을 검사한다(스텝 S53, S54: (c1) 공정).In step S53, the
이하, 검사 처리부(21)는, 스텝 S55에서 "아니오"이면, 스텝 S61로 이행한다. 도 18에 도시하는 검사 지시 정보 D2에 따르면, 배선층(L2) 및 기판면(F2)의 도체층(Lc)에 대응하는 제2 선택 도전부는 존재하지 않기 때문에, 스텝 S61 내지 S63은 실행되지 않고 스텝 S64로 이행한다.Hereinafter, the
스텝 S64에 있어서, 검사층(LT1, LT2)의 양쪽이 도체층(Lc)인 경우, 및 한쪽이 도체층(Lc)이고 다른 쪽이 검사층 없음인 경우의 어느 것에도 해당하지 않기 때문에 스텝 S65로 이행하여, 검사 처리부(21)는, 검사 지시 정보 D2에 있어서의 기판면(F1)측의 배선층(L2)의 다음 순서의 층인 도체층(Lc)을 검사층(LT1)으로 한다(스텝 S65). 스텝 S66에서는, 검사층(LT2)이 도체층(Lc)이기 때문에, 검사 처리부(21)는 새로운 검사층(LT2)을 없음으로 하여 다시 스텝 S53으로 이행한다.In step S64, it does not correspond to either the case where both of the inspection layers LT1 and LT2 are the conductor layer Lc, and the case where one of the conductor layers Lc and the other is without the inspection layer is not applicable, so step S65 At the transfer to, the
스텝 S53에 있어서, 검사 처리부(21)는, 기판면(F1)측의 도체층(Lc)의 제1 선택 도전부인 도전부쌍(P1, P3)에 대하여 측정용 전류를 흘려, 도전부쌍(P1, P3) 사이의 전압을 검출하고, 그 전압과 측정용 전류에 기초하여, 당해 도전부간에 있어서의 전류 경로의 비아(V)와 배선(W)을 검사한다(스텝 S53, S54: (c1) 공정).In step S53, the
이하, 검사 처리부(21)는, 스텝 S55에서 "아니오"이면, 스텝 S61로 이행한다. 도 18에 도시하는 검사 지시 정보 D2에 따르면, 기판면(F1)측의 도체층(Lc)의 제2 선택 도전부는 도전부쌍(P6, P7)이다. 따라서, 검사 처리부(21)는 도전부쌍(P6, P7)에 대하여 스텝 S61, 62를 실행한다.Hereinafter, the
이하, 검사 처리부(21)는, 스텝 S63에서 "아니오"이면, 스텝 S64로 이행한다. 이제 검사층(LT1)은 상술하는 스텝 S65에서 도체층(Lc)으로 되고, 검사층(LT2)은 상술하는 스텝 S66에서 없음으로 되어 있기(스텝 S64에서 "예") 때문에, 스텝 S71(도 21)로 이행한다.Hereinafter, the
스텝 S71에 있어서, 검사 처리부(21)는, 제3 선택 도전부의 도전부쌍에 대하여, 쌍으로 되는 도전부간에 측정용 전류를 흘리는 제3 전류 공급 처리를 제1, 제2 전류 공급 처리와는 비병행으로 실행한다(스텝 S71).In step S71, the
다음에, 검사 처리부(21)는, 제3 선택 도전부의 도전부쌍 사이의 전압을 검출하고, 그 전압과 측정용 전류에 기초하여, 당해 도전부간에 있어서의 전류 경로의 비아(V)와 배선(W)을 검사한다(스텝 S72). 검사 처리부(21)는, 스텝 S54의 경우와 마찬가지의 방법에 의해 검사 및 그 판정 결과의 통보를 행한다.Next, the
도 18의 예에서는, 기판면(F1)에 대응하는 제3 선택 도전부는 존재하지 않고, 기판면(F2)에 대응하는 제3 선택 도전부는 도전부쌍(P12, P13)이다. 따라서, 검사 처리부(21)는, 도전부쌍(P12, P13)의 도전부간에 측정용 전류를 흘리는 제3 전류 공급 처리를 제1, 제2 전류 공급 처리와는 비병행으로 실행하고(스텝 S71), 도전부쌍(P12, P13)의 도전부간의 전압을 검출하고, 그 전압과 측정용 전류에 기초하여, 당해 도전부간에 있어서의 전류 경로의 비아(V)와 배선(W)을 검사한다(스텝 S72).In the example of FIG. 18, the third selective conductive portion corresponding to the substrate surface F1 does not exist, and the third selective conductive portion corresponding to the substrate surface F2 is a pair of conductive portions P12 and P13. Accordingly, the
도 18의 예에서는, 도 15에 도시하는 도전부쌍(P12, P13) 사이의 전류 경로의 배선(W42)이 검사된다. 이에 의해, 배선(W)의 검사 누락이 발생할 우려를 저감하여, 기판(B)의 검사 정밀도를 향상시킬 수 있다.In the example of FIG. 18, the wiring W42 of the current path between the pair of conductive parts P12 and P13 shown in FIG. 15 is inspected. Thereby, the possibility of omission of inspection of the wiring W can be reduced, and inspection accuracy of the substrate B can be improved.
다음에, 검사 처리부(21)는, 제4 선택 도전부의 도전부쌍에 대하여, 쌍으로 되는 도전부간에 측정용 전류를 흘리는 제4 전류 공급 처리를 제1 내지 제3 전류 공급 처리와는 비병행으로 실행한다(스텝 S73).Next, the
다음에, 검사 처리부(21)는, 제4 선택 도전부의 도전부쌍 사이의 전압을 검출하고, 그 전압과 측정용 전류에 기초하여, 당해 도전부간에 있어서의 전류 경로의 비아(V)와 배선(W)을 검사하고(스텝 S74), 처리를 종료한다. 검사 처리부(21)는, 스텝 S54의 경우와 마찬가지의 방법에 의해 검사 및 그 판정 결과의 통보를 행한다.Next, the
도 18의 예에서는, 제4 선택 도전부는 존재하지 않으므로, 검사 처리부(21)는 스텝 S73, S74를 실행하지 않고 처리를 종료한다.In the example of Fig. 18, since the fourth selective conductive portion does not exist, the
스텝 S73, S74에 따르면, 예를 들어 도 17에 도시하는 바와 같은 도체층(Lc)을 2개 구비하고, 2개의 도체층(Lc)의 면형 도체(IP)끼리를 접속하는 비아(Vc)가 마련된 기판(B)의 비아(Vc)를 검사할 수 있다.According to steps S73 and S74, for example, the via Vc for connecting the planar conductors IP of the two conductor layers Lc with two conductor layers Lc as shown in FIG. 17 is provided. The via Vc of the prepared substrate B may be inspected.
또한, 검사 지시 정보 D2는, 검사 지시 정보 생성 장치(3)에 의해, 기판면마다, 기판면(F1, F2)에 가까운 층에 대응하는 쪽부터 순서대로 순서가 매겨져 있다. 그 결과, 기판 검사 장치(2)는 스텝 S51, S52, S65, S66에 의해 검사 순서를 정함으로써, 배선층(L)을 기판면(F1, F2)에 가까운 쪽부터 순서대로 순차적으로 검사 대상으로 할 수 있다.In addition, the inspection instruction information D2 is ordered from the side corresponding to the layer close to the substrate surfaces F1 and F2 for each substrate surface by the inspection instruction
일반적으로, 기판(B)은, 기판면(F1, F2)에 가까울수록 배선층(L)에 마련된 배선(W)의 수가 많은 경향이 있다. 배선층(L)에 마련된 배선(W)의 수가 많을수록, 1개의 층에 대응하는 제1 선택 도전부의 도전부쌍의 수가 증가한다. 제1 선택 도전부의 도전부쌍의 수가 많을수록, 스텝 S53에서 병행하여 검사 가능한 도전부쌍의 수가 증가한다.In general, as the substrate B is closer to the substrate surfaces F1 and F2, the number of wirings W provided in the wiring layer L tends to increase. As the number of wirings W provided in the wiring layer L increases, the number of pairs of conductive portions of the first selective conductive portion corresponding to one layer increases. As the number of conductive part pairs of the first selective conductive part increases, the number of conductive part pairs that can be inspected in parallel in step S53 increases.
따라서, 배선층(L)을 기판면(F1, F2)에 가까운 쪽부터 순서대로 검사 대상으로 함으로써, 검사 조기에 있어서의 병행 검사수를 증가시킬 수 있다. 검사 초기에 있어서의 병행 검사수를 증가시킬 수 있으면, 기판(B)의 불량을 검사 조기에 검출할 수 있다. 따라서, 스텝 S55, S63과 같이, 불량이 검출되었을 때 검사를 종료하도록 한 경우에는, 배선층(L)을 기판면(F1, F2)에 가까운 쪽부터 순서대로 검사 대상으로 함으로써, 불량을 검출할 때까지의 시간을 단축하여, 검사 시간을 단축할 수 있을 가능성을 높일 수 있다.Therefore, the number of parallel inspections at an early stage of the inspection can be increased by making the wiring layer L an inspection object in order from the side closer to the substrate surfaces F1 and F2. If the number of parallel inspections at the initial stage of inspection can be increased, a defect of the substrate B can be detected at an early stage of inspection. Therefore, in the case where the inspection is terminated when a defect is detected as in steps S55 and S63, the wiring layer L is sequentially subjected to inspection from the side closer to the substrate surfaces F1 and F2 to detect the defect. It is possible to increase the possibility of shortening the inspection time by shortening the time required.
또한, 검사 지시 정보 생성 장치(3)와 기판 검사 장치(2)가 별개의 장치로서 구성되는 예를 나타내었지만, 검사 지시 정보 생성 장치(3)와 기판 검사 장치(2)는 단일의 장치로서 구성되어 있어도 된다. 예를 들어, 기판 검사 장치(2)가 검사 지시 정보 생성부(31)와 기억부(32)를 구비함으로써, 기판 검사 장치(2)가 검사 지시 정보 생성 장치를 겸하는 구성이어도 된다. 이 경우, 검사 지시 정보 생성 장치를 겸하는 1대의 기판 검사 장치에 의해, 기판 검사 시스템이 구성된다.In addition, although an example in which the inspection instruction
또한, 검사 지시 정보 생성 장치(3) 및 검사 지시 정보 생성 방법은, 반드시 도 7 내지 도 14에 기재된 모든 플로를 실행할 필요는 없으며, 검사 처리부(21)는, 반드시 도 19 내지 도 21에 기재된 모든 플로를 실행할 필요는 없다.In addition, the inspection instruction
검사 지시 정보 생성 장치(3) 및 검사 지시 정보 생성 방법은, 예를 들어 스텝 S101, S102만을 실행한 경우라도, 기판면(F1)과 인접하는 배선층(L1)의 배선(W), 및 기판면(F1)과 인접하는 배선층(L1)과 도전부(P)를 접속하는 비아(V)의 검사 시간을 용이하게 단축하는 것이 가능한 검사 지시 정보 D2를 생성할 수 있다. 이 경우, 검사 처리부(21)는 스텝 S53, S54를 실행하면 된다.The inspection instruction
또한, 도체층(Lc)의 양면에 배선층(L)과 도전부(P)가 마련되어 있는 예를 나타내었지만, 배선층(L)과 도전부(P)는 도체층(Lc)의 편면에만 마련되어 있어도 된다. 예를 들어, 기판(B)은 기판(B4, B5)을 구비하고 있지 않아도 된다. 이 경우, 제2 선택층(LL2)에 관한 처리는 실행 불필요이며, 예를 들어 스텝 S18 내지 S24, S104 내지 S106, S401 내지 S403, S52, S66 등은 실행 불필요이다.In addition, although an example in which the wiring layer L and the conductive portion P are provided on both surfaces of the conductor layer Lc has been shown, the wiring layer L and the conductive portion P may be provided only on one side of the conductor layer Lc. . For example, the substrate B does not have to be provided with the substrates B4 and B5. In this case, the processing related to the second selection layer LL2 is not required to be executed, and steps S18 to S24, S104 to S106, S401 to S403, S52, S66, and the like are not required to be executed.
또한, 검사 처리부(21)는, 스텝 S55, S63을 실행하지 않고, 검사 도중에 불량이 검출된 경우라도, 검사를 계속하는 구성으로 해도 된다. 또한, 검사 지시 정보 생성 장치(3) 및 검사 지시 정보 생성 방법은, 반드시 스텝 S4, S13, S21에 의해, 기판면(F1, F2)에 가까운 층에 대응하는 쪽부터 순서대로, 도전부쌍을 검사 지시 정보 D2에 기록시키는 예에 한정되지는 않는다. 검사 지시 정보 생성 장치(3) 및 검사 지시 정보 생성 방법은, 임의의 순서로 도전부쌍을 검사 지시 정보 D2에 기록시켜도 된다.Further, the
즉, 본 발명의 일례에 관한 검사 지시 정보 생성 장치는, 면형 또는 메쉬형으로 넓어지는 도전성의 면형 도체가 마련된 층인 도체층과, 복수의 도전부가 마련된 기판면과, 상기 도체층과 상기 기판면 사이에 적층된 층인 배선층과, 상기 배선층의 배선과 상기 복수의 도전부를 접속하는 비아와, 상기 배선층의 배선과 상기 도체층의 면형 도체를 접속하는 비아를 구비하는 기판에 있어서의 상기 면형 도체, 상기 도전부, 상기 배선 및 상기 비아가 어떻게 도통 접속되어 있는가를 나타내는 도전 구조 정보를 기억하는 기억부와, 상기 배선층의 배선을 통하여 서로 도통하는 상기 도전부끼리의 그룹이 복수 있는 경우에, 상기 도전 구조 정보에 기초하여, 당해 각 그룹으로부터 상기 도전부를 제1 선택 도전부로서 한 쌍씩 선택하고, 당해 선택된 복수쌍의 제1 선택 도전부를 나타내는 정보를, 검사 지시 정보로서 기록하는 검사 지시 정보 생성 처리를 실행하는 검사 지시 정보 생성부를 구비한다.That is, the inspection instruction information generating apparatus according to an example of the present invention includes a conductor layer, which is a layer provided with a planar or mesh-like conductive planar conductor, a substrate surface on which a plurality of conductive parts are provided, and between the conductor layer and the substrate surface. The planar conductor and the conductor in a substrate having a wiring layer that is a layer laminated on the substrate, a via connecting the wiring of the wiring layer and the plurality of conductive portions, and a via connecting the wiring of the wiring layer and the planar conductor of the conductor layer. In the case where there are a plurality of groups of conductive parts that are connected to each other through a storage part, a storage part for storing conductive structure information indicating how a part, the wire and the via are connected to each other through the wire of the wire layer, the conductive structure information On the basis of the test, the conductive parts are selected from each group as a first selected conductive part one by one, and information indicating the selected plurality of pairs of first selected conductive parts is recorded as test instruction information. And an instruction information generation unit.
또한, 본 발명의 일례에 관한 검사 지시 정보 생성 방법은, 면형 또는 메쉬형으로 넓어지는 도전성의 면형 도체가 마련된 층인 도체층과, 복수의 도전부가 마련된 기판면과, 상기 도체층과 상기 기판면 사이에 적층된 층인 배선층과, 상기 배선층의 배선과 상기 복수의 도전부를 접속하는 비아와, 상기 배선층의 배선과 상기 도체층의 면형 도체를 접속하는 비아를 구비하는 기판에 있어서의 상기 면형 도체, 상기 도전부, 상기 배선 및 상기 비아가 어떻게 도통 접속되어 있는가를 나타내는 도전 구조 정보에 기초하여, 상기 배선층의 배선을 통하여 서로 도통하는 상기 도전부끼리의 그룹이 복수 있는 경우에, 상기 당해 각 그룹으로부터 상기 도전부를 제1 선택 도전부로서 한 쌍씩 선택하고, 당해 선택된 복수쌍의 제1 선택 도전부를 나타내는 정보를, 검사 지시 정보로서 생성하는 검사 지시 정보 생성 처리를 실행하는 검사 지시 정보 생성 공정을 포함한다.In addition, a method of generating inspection instruction information according to an example of the present invention includes a conductor layer, which is a layer provided with a planar conductor of conductive widening in a planar shape or a mesh shape, a substrate surface provided with a plurality of conductive portions, and between the conductor layer and the substrate surface. The planar conductor and the conductor in a substrate having a wiring layer that is a layer laminated on the substrate, a via connecting the wiring of the wiring layer and the plurality of conductive portions, and a via connecting the wiring of the wiring layer and the planar conductor of the conductor layer. When there are a plurality of groups of the conductive parts that are connected to each other through the wiring of the wiring layer, based on the conductive structure information indicating how the part, the wiring and the via are connected to each other, the conductive part from each of the groups. And an inspection instruction information generation step of performing inspection instruction information generation processing for selecting a pair as the first selective conductive portions and generating information indicating the selected plurality of pairs of first selective conductive portions as inspection instruction information.
또한, 본 발명의 일례에 관한 검사 지시 정보 생성 프로그램은, 면형 또는 메쉬형으로 넓어지는 도전성의 면형 도체가 마련된 층인 도체층과, 복수의 도전부가 마련된 기판면과, 상기 도체층과 상기 기판면 사이에 적층된 층인 배선층과, 상기 배선층의 배선과 상기 복수의 도전부를 접속하는 비아와, 상기 배선층의 배선과 상기 도체층의 면형 도체를 접속하는 비아를 구비하는 기판에 있어서의 상기 면형 도체, 상기 도전부, 상기 배선 및 상기 비아가 어떻게 도통 접속되어 있는가를 나타내는 도전 구조 정보에 기초하여, 상기 배선층의 배선을 통하여 서로 도통하는 상기 도전부끼리의 그룹이 복수 있는 경우에, 상기 당해 각 그룹으로부터 상기 도전부를 제1 선택 도전부로서 한 쌍씩 선택하고, 당해 선택된 복수쌍의 제1 선택 도전부를 나타내는 정보를 검사 지시 정보로서 생성하는 검사 지시 정보 생성 처리를 컴퓨터에 실행시킨다.In addition, the inspection instruction information generation program according to an example of the present invention includes a conductor layer, which is a layer provided with a planar conductor of conductive widening in a planar shape or a mesh shape, a substrate surface provided with a plurality of conductive parts, and between the conductor layer and the substrate surface. The planar conductor and the conductor in a substrate having a wiring layer that is a layer laminated on the substrate, a via connecting the wiring of the wiring layer and the plurality of conductive portions, and a via connecting the wiring of the wiring layer and the planar conductor of the conductor layer. When there are a plurality of groups of the conductive parts that are connected to each other through the wiring of the wiring layer, based on the conductive structure information indicating how the part, the wiring and the via are connected to each other, the conductive part from each of the groups. The computer executes an inspection instruction information generation process for selecting a pair as the first selective conductive portions, and generating information indicating the selected plurality of pairs of first selective conductive portions as inspection instruction information.
배선층의 배선을 통하여 서로 도통하는 도전부끼리의 그룹이 복수 있는 경우, 어떤 그룹의 도전부간에 전류를 흘렸다고 해도, 다른 그룹에 그 전류가 흐르는 일은 없다. 그래서 이들 구성에 따르면, 배선층의 배선을 통하여 서로 도통하는 도전부끼리의 그룹이 복수 있는 경우에, 검사 지시 정보 생성 처리에 의해, 도전 구조 정보에 기초하여, 당해 각 그룹으로부터 도전부가 제1 선택 도전부로서 한 쌍씩 선택되고, 당해 선택된 복수쌍의 제1 선택 도전부를 나타내는 정보가 검사 지시 정보로서 기록된다. 그렇게 되면, 1개의 그룹으로부터 한 쌍의 제1 선택 도전부가 선택되기 때문에, 복수쌍의 제1 선택 도전부는 각각 별도의 그룹에 속한다. 그렇게 되면, 검사 지시 정보에 의해 나타나는 복수쌍의 제1 선택 도전부에 대해서는, 병행하여 전류를 흘려도 전류의 중복이 발생하지 않는다. 따라서, 이와 같이 하여 얻어진 검사 지시 정보에 기초하는 복수쌍의 제1 선택 도전부를 검사 개소로 함으로써, 복수 개소의 검사를 병행하여 실시 가능하게 되는 결과, 기판의 검사 시간을 단축하는 것이 용이하게 된다.When there are a plurality of groups of conductive parts that conduct each other through the wiring of the wiring layer, even if a current flows between the conductive parts of a certain group, the current does not flow through the other groups. Therefore, according to these configurations, when there are a plurality of groups of conductive parts that are connected to each other through the wiring of the wiring layer, based on the conductive structure information, by the inspection instruction information generation process, the conductive parts from the respective groups are first selected. Each pair is selected as a part, and information indicating the selected plurality of pairs of first selected conductive parts is recorded as inspection instruction information. Then, since a pair of first selective conductive parts are selected from one group, the plurality of pairs of first selective conductive parts belong to separate groups, respectively. In that case, overlapping of currents does not occur even if current is passed in parallel to the plurality of pairs of first selective conductive portions indicated by the inspection instruction information. Accordingly, by making the plurality of pairs of first selective conductive portions based on the inspection instruction information obtained in this way as inspection locations, inspection of a plurality of locations can be carried out in parallel, and as a result, it becomes easy to shorten the inspection time of the substrate.
또한, 상기 검사 지시 정보 생성 처리는, (a) 상기 도전 구조 정보에 기초하여, 상기 배선층의 배선을 통하여 서로 도통하는 상기 도전부끼리를 그룹화하는 공정과, (b) 상기 그룹화된 복수의 그룹에 대하여, 당해 각 그룹에 포함되는 도전부 중에서 2개의 도전부를 상기 한 쌍의 제1 선택 도전부로서 선택하고, 당해 선택된 복수쌍의 제1 선택 도전부를, 병행하여 검사 가능한 검사 개소로서 상기 검사 지시 정보에 기록하는 공정을 포함하는 것이 바람직하다.In addition, the inspection instruction information generation process includes: (a) a step of grouping the conductive parts that are connected to each other through the wiring of the wiring layer, based on the conductive structure information, and (b) the grouped plurality of groups. On the other hand, among the conductive parts included in each group, two conductive parts are selected as the pair of first selective conductive parts, and the selected plurality of pairs of first selective conductive parts are inspected as test points that can be inspected in parallel. It is preferable to include a process of recording in.
이 구성에 따르면, (a)에서, 배선층의 배선을 통하여 서로 도통하는 도전부끼리, 즉 만약 복수의 도전부쌍에 전류를 흘렸다면 서로 전류 경로의 중복이 발생할 가능성이 있는 도전부끼리 그룹화된다. 또한, 그룹화된 복수의 그룹에 대하여, 즉 만약 그룹 내의 도전부쌍 사이에서 전류를 흘렸다고 해도, 다른 그룹의 전류 경로와의 중복이 발생하지 않는 관계에 있는 복수의 그룹을 대상으로, (b)에서, 당해 각 그룹에 포함되는 도전부 중에서 2개의 도전부가 한 쌍의 제1 선택 도전부로서 선택되고, 당해 선택된 복수쌍의 제1 선택 도전부가, 병행하여 검사 가능한 검사 개소로서 검사 지시 정보에 기록된다. 그렇게 되면, 1개의 그룹으로부터 한 쌍의 제1 선택 도전부가 선택되기 때문에, 복수쌍의 제1 선택 도전부는 각각 별도의 그룹에 속한다. 따라서, 검사 지시 정보에 의해 나타나는 복수쌍의 제1 선택 도전부에 대해서는, 병행하여 전류를 흘려도 전류의 중복이 발생하지 않는다. 따라서, 이와 같이 하여 얻어진 검사 지시 정보에 기초하는 복수쌍의 제1 선택 도전부를 검사 개소로 함으로써, 복수 개소의 검사를 병행하여 실시 가능하게 되는 결과, 기판의 검사 시간을 단축하는 것이 용이하게 된다.According to this configuration, in (a), conductive parts that are conductive to each other through the wiring of the wiring layer, that is, conductive parts that may cause overlapping of current paths with each other if current is passed through a plurality of conductive part pairs are grouped. In addition, for a plurality of grouped groups, that is, targeting a plurality of groups in a relationship in which overlap with the current paths of other groups does not occur even if current is passed between pairs of conductive parts in the group, in (b) , Two conductive parts from among the conductive parts included in the respective groups are selected as a pair of first selective conductive parts, and the selected plurality of pairs of first selective conductive parts are recorded in the inspection instruction information as test points that can be inspected in parallel. . Then, since a pair of first selective conductive parts are selected from one group, the plurality of pairs of first selective conductive parts belong to separate groups, respectively. Therefore, with respect to the plurality of pairs of first selective conductive portions indicated by the inspection instruction information, overlapping of currents does not occur even if currents are passed in parallel. Accordingly, by making the plurality of pairs of first selective conductive portions based on the inspection instruction information obtained in this way as inspection locations, inspection of a plurality of locations can be carried out in parallel, and as a result, it becomes easy to shorten the inspection time of the substrate.
또한, 상기 (b) 공정은, 추가로 상기 제1 선택 도전부로서 선택되지 않은 도전부를 갖는 그룹이 있는 경우, 그 그룹에 대하여, 그 제1 선택 도전부로서 선택되지 않은 도전부를 포함하는 2개의 도전부를, 상기 복수쌍의 제1 선택 도전부와는 비병행으로 검사해야 할 한 쌍의 제2 선택 도전부로서 상기 검사 지시 정보에 기록하는 것이 바람직하다.In addition, in the step (b), when there is a group having a conductive portion not selected as the first selective conductive portion, with respect to the group, two conductive portions including the conductive portion not selected as the first selective conductive portion. It is preferable that the conductive portion is recorded in the inspection instruction information as a pair of second selective conductive portions to be inspected in parallel with the plurality of pairs of first selective conductive portions.
이 구성에 따르면, 제1 선택 도전부로서 선택되지 않은 도전부가 검사 개소로부터 누락될 우려를 저감할 수 있다.According to this configuration, it is possible to reduce the possibility that a conductive portion not selected as the first selective conductive portion is omitted from the inspection point.
또한, 상기 기판은, 상기 배선층을 복수층 구비하고, 상기 복수의 배선층 사이를 접속하는 복수의 비아를 더 구비하고, 상기 검사 지시 정보 생성부는, (d) 복수의 상기 배선층의 배선이 병렬로 접속되어 있는 경우, 상기 (a) 공정보다 전에, 당해 병렬 접속된 복수의 배선을, 그 각 배선 중 가장 상기 기판면에 가까운 1개의 배선으로 치환하도록, 상기 도전 구조 정보를 변경하는 공정을 더 실행하고, 상기 (d) 공정에서 변경된 도전 구조 정보에 기초하여 상기 검사 지시 정보 생성 처리를 실행하는 것이 바람직하다.In addition, the substrate further includes a plurality of vias connecting the plurality of wiring layers, the plurality of wiring layers, and (d) the wiring of the plurality of wiring layers are connected in parallel. If yes, prior to the step (a), a step of changing the conductive structure information is further performed so that the plurality of wirings connected in parallel are replaced with one of the wirings closest to the substrate surface. , It is preferable to execute the inspection instruction information generation process on the basis of the conductive structure information changed in the step (d).
이 구성에 따르면, 도전 구조 정보가 단순화되므로, 단순화된 도전 구조 정보에 기초하여 검사 지시 정보 생성 처리가 실행된다. 그 결과, 검사 지시 정보 생성 처리의 실행이 용이하게 된다.According to this configuration, since the conductive structure information is simplified, the inspection instruction information generation process is executed based on the simplified conductive structure information. As a result, it becomes easy to execute the inspection instruction information generation process.
또한, 상기 검사 지시 정보 생성부는, (e) 상기 배선과 상기 면형 도체에 의해, 상기 비아 또는 비아의 열이 병렬 접속되어 있는 경우, 상기 (a) 공정보다 전에, 당해 병렬 접속된 비아 또는 비아의 열을 1개 또는 일렬의 비아로 치환하도록, 상기 (d) 공정에서 변경된 도전 구조 정보를 변경하는 공정을 추가로 실행하고, 상기 (e) 공정에서 변경된 도전 구조 정보에 기초하여 상기 검사 지시 정보 생성 처리를 실행하는 것이 바람직하다.In addition, the inspection instruction information generation unit (e) when the vias or rows of vias are connected in parallel by the wiring and the planar conductor, prior to the step (a), the parallel connected vias or vias In order to replace the row with one or a row of vias, the process of changing the conductive structure information changed in the (d) process is additionally executed, and the inspection instruction information is generated based on the conductive structure information changed in the (e) process. It is desirable to carry out the processing.
이 구성에 따르면, 도전 구조 정보가 단순화되므로, 단순화된 도전 구조 정보에 기초하여 검사 지시 정보 생성 처리가 실행된다. 그 결과, 검사 지시 정보 생성 처리의 실행이 용이하게 된다.According to this configuration, since the conductive structure information is simplified, the inspection instruction information generation process is executed based on the simplified conductive structure information. As a result, it becomes easy to execute the inspection instruction information generation process.
또한, 상기 기판은, 상기 배선층을 복수층 구비하고, 상기 복수의 배선층 사이를 접속하는 복수의 비아를 더 구비하고, 상기 검사 지시 정보 생성부는, (f) 상기 복수의 배선층 중 가장 상기 기판면에 가까운 배선층을 처리 대상으로 하여 상기 (a) 및 (b) 공정을 실행하고, (g) 상기 가장 상기 기판면에 가까운 배선층을 제외한 다른 배선층에 대하여, 당해 다른 배선층 각각을 처리 대상으로 하여, (g1) 상기 처리 대상으로 되는 상기 배선층의 배선마다, 그 1개의 배선에 대응하여, 그 1개의 배선의 상기 도체층으로부터 멀어지는 측에 접속된 비아 1개에 대하여, 그 1개의 비아의 그 배선과는 반대측에서 전기적으로 접속된 상기 도전부를 1개 선택함으로써, 대응하는 상기 배선마다, 상기 선택된 도전부를 그룹화하고, (g2) 상기 (g1) 공정에 있어서 그룹화된 그룹에 대하여, 상기 (b) 공정을 실행하고, 상기 (b) 공정은, 상기 처리 대상의 배선층과 대응지어 상기 각 쌍의 제1 선택 도전부를 상기 검사 지시 정보에 기록하는 것이 바람직하다.In addition, the substrate includes a plurality of wiring layers, and further includes a plurality of vias for connecting between the plurality of wiring layers, and the inspection instruction information generation unit comprises (f) the most of the plurality of wiring layers on the substrate surface. The steps (a) and (b) are performed with the adjacent wiring layer as a processing object, (g) with respect to the wiring layers other than the wiring layer closest to the substrate surface, each of the other wiring layers is a processing object, and (g1 ) For each wiring of the wiring layer to be processed, corresponding to the one wiring, for one via connected to the side away from the conductor layer of the one wiring, the side opposite to the wiring of the one via By selecting one of the conductive parts electrically connected to each of the corresponding wires, the selected conductive parts are grouped, and (g2) the (b) step is performed for the group grouped in the (g1) step. In the step (b), it is preferable that the first selective conductive portions of each pair are recorded in the inspection instruction information in correspondence with the wiring layer to be processed.
이 구성에 따르면, 복수의 배선층과, 복수의 배선층 사이를 접속하는 복수의 비아를 구비한 기판을 검사하기 위한 검사 개소로 되는 도전부쌍을 검사 지시 정보에 기록하는 것이 가능하게 된다.According to this configuration, it becomes possible to record a pair of conductive portions serving as inspection points for inspecting a substrate having a plurality of wiring layers and a plurality of vias connecting the plurality of wiring layers in the inspection instruction information.
또한, 상기 (b) 공정은, 상기 (f) 및 (g) 공정에 있어서, 상기 기판면에 가까운 배선층을 처리 대상으로 하여 선택된 것부터 순서대로, 상기 복수쌍의 제1 선택 도전부를 상기 배선층마다 순서 부여하여 상기 검사 지시 정보에 기록하는 것이 바람직하다.In the (b) process, in the (f) and (g) processes, the plurality of pairs of first selected conductive portions are sequentially selected for each wiring layer, starting with the wiring layer close to the substrate surface as a processing target. It is preferable to add and record it in the inspection instruction information.
일반적으로, 기판은, 기판면에 가까울수록 배선층에 마련된 배선의 수가 많은 경향이 있다. 배선층에 마련된 배선의 수가 많을수록, 처리 대상의 배선층에 대한 제1 선택 도전부의 쌍의 수, 즉 검사 시에 병행하여 측정용 전류를 흘릴 수 있는 도전부의 쌍이 증가한다. 따라서, 기판면에 가까운 배선층을 처리 대상으로 하여 선택된 것부터 순서대로, 복수쌍의 제1 선택 도전부를 배선층마다 순서 부여하여 검사 지시 정보에 기록하면, 검사 시에, 이 검사 지시 정보에 의해 순서 부여된 순으로 검사 대상의 배선층을 선택하고, 그 배선층에 대응하는 제1 선택 도전부쌍에 측정용 전류를 흘려 검사할 수 있다. 이와 같이 검사를 행하면, 검사 조기에 있어서의 병행 검사수를 증가시킬 수 있다. 검사 초기에 있어서의 병행 검사수를 증가시킬 수 있으면, 기판의 불량을 검사 조기에 검출할 수 있다.In general, as the substrate is closer to the substrate surface, the number of wirings provided in the wiring layer tends to increase. As the number of wirings provided in the wiring layer increases, the number of pairs of first selective conductive portions with respect to the wiring layer to be processed, that is, the pair of conductive portions capable of passing a measurement current in parallel at the time of inspection increases. Therefore, if a plurality of pairs of first selected conductive portions are sequentially assigned to each wiring layer and recorded in the inspection instruction information in order from the one selected by the wiring layer close to the substrate surface as a processing target, the inspection instruction information is sequentially assigned at the time of inspection. The wiring layer to be inspected is sequentially selected, and a current for measurement can be passed through a pair of first selected conductive portions corresponding to the wiring layer to perform inspection. By performing the inspection in this way, the number of parallel inspections at the early stage of the inspection can be increased. If the number of parallel inspections at the initial stage of inspection can be increased, defects of the substrate can be detected early in the inspection.
또한, (h) 상기 면형 도체의 한쪽 측에 접속된 비아마다, 상기 면형 도체와는 반대측에서 전기적으로 접속된 상기 도전부를 1개 선택함으로써 당해 선택된 도전부를 상기 면형 도체의 한쪽 측에 대응하는 도전부로서 그룹화하고, 당해 그룹화된 도전부 중에서 2개의 도전부를 한 쌍의 제1 선택 도전부로서 선택하고, 당해 선택된 한 쌍의 제1 선택 도전부를 상기 검사 지시 정보에 기록하는 것이 바람직하다.In addition, (h) for each via connected to one side of the planar conductor, one conductive part electrically connected on the opposite side to the planar conductor is selected, so that the selected conductive part corresponds to one side of the planar conductor. It is preferable to group as and to select two conductive parts as a pair of first selective conductive parts among the grouped conductive parts, and to record the selected pair of first selective conductive parts in the inspection instruction information.
이 구성에 따르면, 면형 도체에 접속된 비아를 검사할 수 있다.According to this configuration, the via connected to the planar conductor can be inspected.
또한, 상기 검사 지시 정보 생성 처리는, (j) 상기 제1 선택 도전부의 쌍에 끼이지 않고, 또한 상기 제2 선택 도전부의 쌍에 끼이지 않은 상기 배선을 탐색하는 공정과, (k) 상기 탐색된 배선의 일단에 대하여 그 배선을 통하지 않고 도통하는 도전부와, 그 배선의 타단에 대하여 그 배선을 통하지 않고 도통하는 도전 부를, 상기 복수쌍의 제1 선택 도전부와는 비병행으로 검사해야 할 한 쌍의 제3 선택 도전부로서 상기 검사 지시 정보에 기록하는 공정을 더 포함하는 것이 바람직하다.In addition, the inspection instruction information generation process includes (j) a step of searching for the wiring not pinched in the pair of the first selective conductive portions and not pinched in the pair of the second selective conductive portions, and (k) the search Conductive parts that conduct with one end of the wires without passing through the wires and conductive parts with which the other end of the wires conducts without passing through the wires should be inspected in parallel with the plurality of pairs of first selected conductive parts. It is preferable to further include a step of recording the inspection instruction information as a pair of third selective conductive portions.
이 구성에 따르면, 검사 대상 개소의 검사 지시 정보에 대한 기록 누락이 발생할 우려를 저감할 수 있다.According to this configuration, it is possible to reduce the possibility of omission of records of the inspection instruction information at the inspection target location.
또한, 상기 기판면 및 상기 배선층은, 상기 도체층의 양측에 각각 마련되고, 상기 검사 지시 정보 생성부는, 상기 검사 지시 정보 생성 처리를, 상기 도체층의 양측에 대하여 실행하는 것이 바람직하다.In addition, it is preferable that the substrate surface and the wiring layer are provided on both sides of the conductor layer, and the inspection instruction information generation unit performs the inspection instruction information generation process on both sides of the conductor layer.
이 구성에 따르면, 도체층의 양측에, 각각 기판면과 배선층이 마련된 기판에 대응하는 검사 지시 정보를 생성하는 것이 가능하게 된다.According to this configuration, it becomes possible to generate, on both sides of the conductor layer, inspection instruction information corresponding to the substrate on which the substrate surface and the wiring layer are provided, respectively.
또한, 상기 기판은, 복수의 상기 도체층과, 상기 복수의 도체층의 상기 면형 도체끼리를 접속하는 비아를 구비하고, 상기 검사 지시 정보 생성 처리는, (l) 상기 양측의 기판면에 있어서의 한쪽 기판면의 도전부 중 1개와, 다른 쪽 기판면의 도전부 중 1개를, 상기 복수쌍의 제1 선택 도전부와는 비병행으로 검사해야 할 한 쌍의 제4 선택 도전부로서 상기 검사 지시 정보에 기록하는 공정을 더 포함하는 것이 바람직하다.In addition, the substrate includes a plurality of the conductor layers and vias for connecting the planar conductors of the plurality of conductor layers, and the inspection instruction information generation process includes: (l) The inspection as a pair of fourth selective conductive portions to be inspected in parallel with one of the conductive portions on one substrate surface and one of the conductive portions on the other substrate surface in parallel with the plurality of pairs of first selective conductive portions. It is preferable to further include a step of recording the instruction information.
이 구성에 따르면, 복수의 도체층과, 복수의 도체층의 면형 도체끼리를 접속하는 비아를 구비한 기판에 대해서도, 그 면형 도체끼리를 접속하는 비아를 검사하기 위한 한 쌍의 제4 선택 도전부를 검사 지시 정보에 기록할 수 있다.According to this configuration, even for a substrate provided with a plurality of conductor layers and vias for connecting planar conductors of the plurality of conductor layers, a pair of fourth selective conductive portions for inspecting the vias connecting the planar conductors. Can be recorded in the inspection instruction information.
또한, 상기 검사 지시 정보 생성부는, (m) 상기 비아를 노드, 상기 배선을 가지, 상기 면형 도체를 뿌리 노드에 대응시킴으로써, 상기 도전 구조 정보를 나무 구조의 데이터 구조로 변환하는 공정을 더 실행하고, 상기 (m) 공정에서 나무 구조로 변환된 도전 구조 정보에 기초하여 상기 검사 지시 정보 생성 처리를 실행하는 것이 바람직하다.In addition, the inspection instruction information generation unit further executes a step of (m) converting the conductive structure information into a data structure of a tree structure by matching the via to a node, the wiring branch, and the planar conductor to a root node, , It is preferable to execute the inspection instruction information generation process based on the conductive structure information converted to the tree structure in the step (m).
이 구성에 따르면, 도전 구조 정보가 단순화되므로, 단순화된 도전 구조 정보에 기초하여 검사 지시 정보 생성 처리가 실행된다. 그 결과, 검사 지시 정보 생성 처리의 실행이 용이하게 된다.According to this configuration, since the conductive structure information is simplified, the inspection instruction information generation process is executed based on the simplified conductive structure information. As a result, execution of the inspection instruction information generation process becomes easy.
또한, 본 발명의 일례에 관한 기판 검사 시스템은, 상술한 검사 지시 정보 생성 장치와, 상기 검사 지시 정보에 기초하여 상기 기판을 검사하는 검사 처리부를 포함하고, 상기 검사 처리부는, (c1) 상기 검사 지시 정보에 의해 나타나는 복수쌍의 제1 선택 도전부에 대하여, 쌍으로 되는 제1 선택 도전부간에 전류를 흘리는 제1 전류 공급 처리를 병행하여 실행하고, 그 쌍으로 되는 제1 선택 도전부간의 전압을 검출하고, 그 전류와 전압에 기초하여, 상기 각 쌍의 제1 선택 도전부간의 전류 경로의 비아와 배선을 검사하는 공정을 실행한다.Further, a substrate inspection system according to an example of the present invention includes the above-described inspection instruction information generating device, and an inspection processing unit that inspects the substrate based on the inspection instruction information, and the inspection processing unit includes (c1) the inspection instruction information. For a plurality of pairs of first selective conductive portions indicated by the instruction information, a first current supply process for passing current between the paired first selective conductive portions is executed in parallel, and the voltage between the paired first selective conductive portions Is detected, and based on the current and voltage, a process of inspecting vias and wirings in the current paths between the first selected conductive portions of each pair is performed.
이 구성에 따르면, 검사 지시 정보에 기초하는 복수쌍의 제1 선택 도전부에 대하여, 제1 전류 공급 처리를 병행하여 실행함으로써, 측정 전류의 중복을 피하면서, 복수 개소의 검사를 병행하여 실시 가능하게 되는 결과, 기판의 검사 시간을 단축하는 것이 용이하게 된다.According to this configuration, by executing the first current supply processing in parallel with respect to the plurality of pairs of first selected conductive portions based on the inspection instruction information, it is possible to perform inspections at a plurality of locations in parallel while avoiding overlapping of the measured currents. As a result, it becomes easy to shorten the inspection time of the substrate.
또한, 본 발명의 일례에 관한 기판 검사 시스템은, 상술한 검사 지시 정보 생성 장치와, 상기 검사 지시 정보에 기초하여 상기 기판을 검사하는 검사 처리부를 포함하고, 상기 검사 처리부는, (c1) 상기 검사 지시 정보에 의해 나타나는 복수쌍의 제1 선택 도전부에 대하여, 쌍으로 되는 제1 선택 도전부간에 전류를 흘리는 제1 전류 공급 처리를 병행하여 실행하고, 그 쌍으로 되는 제1 선택 도전부간의 전압을 검출하고, 그 전류와 전압에 기초하여, 상기 각 쌍의 제1 선택 도전부간의 전류 경로의 비아와 배선을 검사하는 공정과, (c2) 상기 검사 지시 정보에 의해 나타나는 쌍으로 되는 제2 선택 도전부간에, 상기 제1 전류 공급 처리와는 비병행으로 전류를 흘리는 제2 전류 공급 처리를 실행하고, 그 쌍으로 되는 제2 선택 도전부간의 전압을 검출하고, 그 전류와 전압에 기초하여, 상기 쌍으로 되는 제2 선택 도전부간의 전류 경로의 비아와 배선을 검사하는 공정을 실행한다.Further, a substrate inspection system according to an example of the present invention includes the above-described inspection instruction information generating device, and an inspection processing unit that inspects the substrate based on the inspection instruction information, and the inspection processing unit includes (c1) the inspection instruction information. For a plurality of pairs of first selective conductive portions indicated by the instruction information, a first current supply process for passing current between the paired first selective conductive portions is executed in parallel, and the voltage between the paired first selective conductive portions And, based on the current and voltage, a step of inspecting vias and wirings of the current paths between the first selected conductive portions of each pair, and (c2) a second selection consisting of a pair indicated by the inspection instruction information. A second current supply process in which a current flows between the conductive parts in parallel to the first current supply process is executed, a voltage between the second selected conductive parts in the pair is detected, and based on the current and voltage, A step of inspecting the vias and wirings of the current path between the paired second selective conductive portions is performed.
이 구성에 따르면, 제1 선택 도전부로서 선택되지 않은 도전부와 연결되는 전류 경로 상의 비아 또는 배선의 검사를 행할 수 있다.According to this configuration, it is possible to inspect vias or wirings on a current path connected to a conductive portion not selected as the first selective conductive portion.
또한, 본 발명의 일례에 관한 기판 검사 시스템은, 상술한 검사 지시 정보 생성 장치와, 상기 검사 지시 정보에 기초하여 상기 기판을 검사하는 검사 처리부를 포함하고, 상기 검사 처리부는, 상기 검사 지시 정보에 의해 나타나는 순서에 따라 상기 배선층마다, (c1) 상기 검사 지시 정보에 의해 나타나는 복수쌍의 제1 선택 도전부에 대하여, 쌍으로 되는 제1 선택 도전부간에 전류를 흘리는 제1 전류 공급 처리를 병행하여 실행하고, 그 쌍으로 되는 제1 선택 도전부간의 전압을 검출하고, 그 전류와 전압에 기초하여, 상기 각 쌍의 제1 선택 도전부간의 전류 경로의 비아와 배선을 검사하는 공정을 실행하고, 상기 (c1) 공정의 검사 결과가 불량인 경우, 상기 순서가 다음 이후인 배선층에 대한 상기 (c1) 공정을 실행하지 않는다.Further, a substrate inspection system according to an example of the present invention includes the above-described inspection instruction information generating device and an inspection processing unit that inspects the substrate based on the inspection instruction information, and the inspection processing unit includes the inspection instruction information For each of the wiring layers according to the order indicated by (c1), a first current supply process of passing a current between the pair of first selected conductive parts with respect to the plurality of pairs of first selected conductive parts indicated by the inspection instruction information is performed in parallel. A step of detecting a voltage between the paired first selective conductive portions, and inspecting vias and wirings of the current paths between the pair of first selective conductive portions based on the current and voltage, If the inspection result of the step (c1) is defective, the step (c1) is not performed for the wiring layer whose order is next or later.
이 구성에 따르면, 기판면에 가까운 쪽부터 순서대로 배선층을 처리 대상으로서 검사함으로써, 기판의 불량을 검사 조기에 검출할 수 있다. 그리고, 검사의 결과가 불량인 경우에는, 순서가 다음 이후인 배선층에 대한 검사는 실행하지 않는다. 그 결과, 불량이 빠르게 검출되며, 또한 불량이 검출된 시점에서 검사가 종료되므로, 검사 시간을 단축하는 것이 용이하다.According to this configuration, by sequentially inspecting the wiring layers as processing targets from the side closer to the substrate surface, defects in the substrate can be detected early in the inspection. And, if the result of the inspection is defective, the inspection of the wiring layer in the next or later sequence is not performed. As a result, the defect is detected quickly, and the inspection is terminated when the defect is detected, so it is easy to shorten the inspection time.
또한, 본 발명의 일례에 관한 기판 검사 시스템은, 상술한 검사 지시 정보 생성 장치와, 상기 검사 지시 정보에 기초하여 상기 기판을 검사하는 검사 처리부를 포함하고, 상기 검사 처리부는, (c1) 상기 검사 지시 정보에 의해 나타나는 복수쌍의 제1 선택 도전부에 대하여, 쌍으로 되는 제1 선택 도전부간에 전류를 흘리는 제1 전류 공급 처리를 병행하여 실행하고, 그 쌍으로 되는 제1 선택 도전부간의 전압을 검출하고, 그 전류와 전압에 기초하여, 상기 각 쌍의 제1 선택 도전부간의 전류 경로의 비아와 배선을 검사하는 공정을 실행하고, 상기 (c1) 공정에 있어서, 상기 검사 지시 정보에 의해 상기 도체층의 한쪽 측에 대응지어진 상기 복수쌍의 제1 선택 도전부에 대한 상기 제1 전류 공급 처리와, 상기 도체층의 다른 쪽 측에 대응지어진 상기 복수쌍의 제1 선택 도전부에 대한 상기 제1 전류 공급 처리를 병행하여 실행한다.Further, a substrate inspection system according to an example of the present invention includes the above-described inspection instruction information generating device, and an inspection processing unit that inspects the substrate based on the inspection instruction information, and the inspection processing unit includes (c1) the inspection instruction information. For a plurality of pairs of first selective conductive portions indicated by the instruction information, a first current supply process for passing current between the paired first selective conductive portions is executed in parallel, and the voltage between the paired first selective conductive portions And, based on the current and voltage, a step of inspecting vias and wirings of the current path between the first selected conductive portions of each pair is performed, and in the step (c1), according to the inspection instruction information The first current supply processing to the plurality of pairs of first selective conductive portions corresponding to one side of the conductor layer, and the plurality of pairs of first selective conductive portions corresponding to the other side of the conductor layer. The first current supply process is executed in parallel.
이 구성에 따르면, 도체층의 양측에, 각각 기판면과 배선층이 마련된 기판을 검사하는 경우, 도체층의 한쪽 측에 대한 검사와 다른 쪽 측에 대한 검사를 병행하여 실행할 수 있으므로, 검사 시간을 단축하는 것이 용이하다.According to this configuration, in the case of inspecting a substrate on both sides of the conductor layer, the substrate surface and the wiring layer, respectively, the inspection on one side of the conductor layer and the inspection on the other side can be performed in parallel, thereby shortening the inspection time. It is easy to do.
즉, 이러한 구성의 검사 지시 정보 생성 장치, 검사 지시 정보 생성 방법 및 검사 지시 정보 생성 프로그램은, 기판의 검사 시간을 단축하는 것이 용이한 검사 개소를 나타내는 검사 지시 정보를 생성할 수 있다. 또한, 이러한 구성의 기판 검사 시스템은 기판의 검사 시간을 단축하는 것이 용이하다.That is, the inspection instruction information generating apparatus, inspection instruction information generating method, and inspection instruction information generating program having such a configuration can generate inspection instruction information indicating inspection points where it is easy to shorten the inspection time of the substrate. In addition, it is easy to shorten the inspection time of the substrate with the substrate inspection system of this configuration.
이 출원은 2018년 9월 14일에 출원된 일본 특허 출원 제2018-172302호를 기초로 하는 것이며, 그 내용은 본원에 포함되는 것이다. 또한, 발명을 실시하기 위한 형태의 항에 있어서 이루어진 구체적인 실시 양태 또는 실시예는, 어디까지나 본 발명의 기술 내용을 명확하게 하는 것으로서, 본 발명은 그러한 구체예에만 한정하여 협의로 해석되어야 하는 것은 아니다.This application is based on Japanese Patent Application No. 2018-172302 filed on September 14, 2018, the content of which is incorporated herein. In addition, specific embodiments or examples made in the terms for carrying out the invention are intended to clarify the technical content of the present invention to the last, and the present invention is limited only to such specific examples and is not to be construed by agreement. .
1: 기판 검사 시스템
2: 기판 검사 장치
3: 검사 지시 정보 생성 장치
4U, 4L: 측정 지그
12: 측정 블록
13: 스캐너부
20: 제어부
21: 검사 처리부
22: 기억부
31: 검사 지시 정보 생성부
32: 기억부
110: 기판 고정 장치
112: 하우징
121, 122: 측정부
125: 이동 기구
B, B1 내지 B5: 기판
BS, BS1: 기판면
BS2: 접촉면
CS, CM: 전원부
D1, D1', D1'': 도전 구조 정보
D2: 검사 지시 정보
F1, F2: 기판면
Fip1, Fip2: 플래그
I, I1, I2: 전류
IP, IPa, IPd: 면형 도체
L, L1, L2, L4: 배선층
Lc: 도체층
LL1: 제1 선택층
LL2: 제2 선택층
LT1, LT2: 검사층
M, M11 내지 M14, M21 내지 M23, M41 내지 M47, Mr1 내지 Mr6: 가지
MB: 중간 기판
MP: 금속판
N, N11, N12, N21, N41, N42: 노드
NR: 뿌리 노드
P, P1 내지 P7, P11 내지 P17: 도전부
PA, PB, PA1 내지 PF1, PA2 내지 PF2: 도전부
Pr: 프로브
RA 내지 RF: 비아
T1: 일단
T2: 타단
V, V11 내지 V17, V21 내지 V27, V31 내지 V36, V41 내지 V45, V51 내지 V57, Vc: 비아
VM: 전압 검출부
W, W11, W12, W21, W22, W41 내지 W45: 배선
WB: 다층 기판
WB1, WB2: 기판1: board inspection system
2: board inspection device
3: Test instruction information generating device
4U, 4L: measuring jig
12: measuring block
13: scanner unit
20: control unit
21: inspection processing unit
22: memory
31: inspection instruction information generation unit
32: memory
110: board fixing device
112: housing
121, 122: measurement unit
125: movement mechanism
B, B1 to B5: substrate
BS, BS1: substrate surface
BS2: contact surface
CS, CM: power supply
D1, D1', D1'': conductive structure information
D2: Inspection instruction information
F1, F2: substrate surface
Fip1, Fip2: flags
I, I 1 , I 2 : Current
IP, IPa, IPd: planar conductor
L, L1, L2, L4: wiring layer
Lc: conductor layer
LL1: first selective layer
LL2: second optional layer
LT1, LT2: inspection layer
M, M11 to M14, M21 to M23, M41 to M47, Mr1 to Mr6: branch
MB: intermediate board
MP: metal plate
N, N11, N12, N21, N41, N42: node
NR: root node
P, P1 to P7, P11 to P17: conductive part
PA, PB, PA1 to PF1, PA2 to PF2: conductive part
Pr: probe
RA to RF: Via
T1: First
T2: the other end
V, V11 to V17, V21 to V27, V31 to V36, V41 to V45, V51 to V57, Vc: via
VM: voltage detection unit
W, W11, W12, W21, W22, W41 to W45: wiring
WB: multilayer substrate
WB1, WB2: substrate
Claims (18)
상기 배선층의 배선을 통하여 서로 도통하는 상기 도전부끼리의 그룹이 복수 있는 경우에, 상기 도전 구조 정보에 기초하여, 당해 각 그룹으로부터 상기 도전부를 제1 선택 도전부로서 한 쌍씩 선택하고, 당해 선택된 복수쌍의 제1 선택 도전부를 나타내는 정보를, 검사 지시 정보로서 기록하는 검사 지시 정보 생성 처리를 실행하는 검사 지시 정보 생성부를 구비하는, 검사 지시 정보 생성 장치.A conductor layer that is a layer on which a planar conductor of conductive widening in a planar shape or a mesh shape is provided, a substrate surface on which a plurality of conductive parts are provided, a wiring layer that is a layer stacked between the conductor layer and the substrate surface, and the wiring of the wiring layer and the plurality of Conductivity showing how the planar conductor, the conductive part, the wiring, and the via are connected to each other in a substrate having a via connecting a conductive portion and a via connecting the wiring layer of the wiring layer and the planar conductor of the conductor layer A memory unit for storing structural information,
When there are a plurality of groups of the conductive parts that are connected to each other through the wiring of the wiring layer, based on the conductive structure information, a pair of the conductive parts are selected from each group as a first selection conductive part, and the selected plurality An inspection instruction information generation device comprising: an inspection instruction information generation unit that executes inspection instruction information generation processing for recording information indicating a pair of first selective conductive portions as inspection instruction information.
(a) 상기 도전 구조 정보에 기초하여, 상기 배선층의 배선을 통하여 서로 도통하는 상기 도전부끼리를 그룹화하는 공정과,
(b) 상기 그룹화된 복수의 그룹에 대하여, 당해 각 그룹에 포함되는 도전부 중에서 2개의 도전부를 상기 한 쌍의 제1 선택 도전부로서 선택하고, 당해 선택된 복수쌍의 제1 선택 도전부를, 병행하여 검사 가능한 검사 개소로서 상기 검사 지시 정보에 기록하는 공정을 포함하는, 검사 지시 정보 생성 장치.The method of claim 1, wherein the inspection instruction information generation process,
(a) a step of grouping the conductive parts that are conductive to each other through the wiring of the wiring layer based on the conductive structure information, and
(b) For the plurality of grouped groups, two conductive parts are selected from among conductive parts included in each group as the pair of first selective conductive parts, and the selected plurality of pairs of first selective conductive parts are parallel. And a step of recording the inspection instruction information as an inspection point capable of being inspected.
상기 검사 지시 정보 생성부는,
(d) 복수의 상기 배선층의 배선이 병렬로 접속되어 있는 경우, 상기 (a) 공정보다 전에, 당해 병렬 접속된 복수의 배선을, 그 각 배선 중 가장 상기 기판면에 가까운 1개의 배선으로 치환하도록, 상기 도전 구조 정보를 변경하는 공정을 추가로 실행하고,
상기 (d) 공정에서 변경된 도전 구조 정보에 기초하여 상기 검사 지시 정보 생성 처리를 실행하는, 검사 지시 정보 생성 장치.The substrate according to claim 2 or 3, wherein the substrate further includes a plurality of layers of the wiring layers and a plurality of vias connecting the plurality of wiring layers,
The inspection instruction information generation unit,
(d) When the wirings of the plurality of wiring layers are connected in parallel, prior to the step (a), the plurality of parallel connected wirings is replaced with one of the wirings closest to the substrate surface. , Additionally performing a process of changing the conductive structure information,
The inspection instruction information generating apparatus, which executes the inspection instruction information generating process based on the conductive structure information changed in the step (d).
(e) 상기 배선과 상기 면형 도체에 의해, 상기 비아 또는 비아의 열이 병렬 접속되어 있는 경우, 상기 (a) 공정보다 전에, 당해 병렬 접속된 비아 또는 비아의 열을 1개 또는 일렬의 비아로 치환하도록, 상기 (d) 공정에서 변경된 도전 구조 정보를 변경하는 공정을 추가로 실행하고,
상기 (e) 공정에서 변경된 도전 구조 정보에 기초하여 상기 검사 지시 정보 생성 처리를 실행하는, 검사 지시 정보 생성 장치.The method of claim 4, wherein the inspection instruction information generation unit,
(e) When the vias or rows of vias are connected in parallel by the wiring and the planar conductor, prior to the step (a), the parallel connected vias or rows of vias are converted into one or a row of vias. In order to substitute, a process of changing the conductive structure information changed in the step (d) is additionally performed,
The inspection instruction information generating apparatus, which executes the inspection instruction information generating process based on the conductive structure information changed in the step (e).
상기 검사 지시 정보 생성부는,
(f) 상기 복수의 배선층 중 가장 상기 기판면에 가까운 배선층을 처리 대상으로 하여 상기 (a) 및 (b) 공정을 실행하고,
(g) 상기 가장 상기 기판면에 가까운 배선층을 제외한 다른 배선층에 대하여, 당해 다른 배선층 각각을 처리 대상으로 하고,
(g1) 상기 처리 대상으로 되는 상기 배선층의 배선마다, 그 1개의 배선에 대응하여, 그 1개의 배선의 상기 도체층으로부터 멀어지는 측에 접속된 비아 1개에 대하여, 그 1개의 비아의 그 배선과는 반대측에서 전기적으로 접속된 상기 도전부를 1개 선택함으로써, 대응하는 상기 배선마다, 상기 선택된 도전부를 그룹화하고,
(g2) 상기 (g1) 공정에 있어서 그룹화된 그룹에 대하여, 상기 (b) 공정을 실행하고,
상기 (b) 공정은, 상기 처리 대상의 배선층과 대응지어 상기 각 쌍의 제1 선택 도전부를 상기 검사 지시 정보에 기록하는, 검사 지시 정보 생성 장치.The substrate according to any one of claims 2 to 5, wherein the substrate includes a plurality of wiring layers, and further includes a plurality of vias connecting the plurality of wiring layers,
The inspection instruction information generation unit,
(f) performing the steps (a) and (b) with the wiring layer closest to the substrate surface among the plurality of wiring layers as a treatment object,
(g) with respect to the wiring layers other than the wiring layer closest to the substrate surface, each of the other wiring layers is a target of processing,
(g1) For each wiring of the wiring layer to be processed, corresponding to the one wiring, for one via connected to the side away from the conductor layer of the one wiring, the wiring of the one via and Groups the selected conductive parts for each corresponding wiring by selecting one conductive part electrically connected from the opposite side,
(g2) for the group grouped in the step (g1), the step (b) is performed,
In the step (b), the first selected conductive portion of each pair is recorded in the inspection instruction information in correspondence with the wiring layer to be processed.
(j) 상기 제1 선택 도전부의 쌍에 끼이지 않고, 또한 상기 제2 선택 도전부의 쌍에 끼이지 않은 상기 배선을 탐색하는 공정과,
(k) 상기 탐색된 배선의 일단에 대하여 그 배선을 통하지 않고 도통하는 도전부와, 그 배선의 타단에 대하여 그 배선을 통하지 않고 도통하는 도전부를, 상기 복수쌍의 제1 선택 도전부와는 비병행으로 검사해야 할 한 쌍의 제3 선택 도전부로서 상기 검사 지시 정보에 기록하는 공정을 더 포함하는, 검사 지시 정보 생성 장치.The method of claim 3, wherein the inspection instruction information generation process,
(j) a step of searching for the wiring that is not pinched in the pair of the first selective conductive portions and is not pinched in the pair of the second selective conductive portions; and
(k) A conductive portion that conducts with respect to one end of the searched wiring without passing through the wiring, and a conductive portion that conducts with respect to the other end of the wiring without passing through the wiring, is different from that of the plurality of pairs of first selective conductive portions. The inspection instruction information generating apparatus further comprising a step of recording the inspection instruction information as a pair of third selective conductive portions to be inspected in parallel.
상기 검사 지시 정보 생성부는, 상기 검사 지시 정보 생성 처리를, 상기 도체층의 양측에 대하여 실행하는, 검사 지시 정보 생성 장치.The method according to any one of claims 1 to 9, wherein the substrate surface and the wiring layer are provided on both sides of the conductor layer, respectively,
The inspection instruction information generation unit, wherein the inspection instruction information generation process is performed on both sides of the conductor layer.
상기 검사 지시 정보 생성 처리는,
(l) 상기 양측의 기판면에 있어서의 한쪽 기판면의 도전부 중 1개와, 다른 쪽 기판면의 도전부 중 1개를, 상기 복수쌍의 제1 선택 도전부와는 비병행으로 검사해야 할 한 쌍의 제4 선택 도전부로서 상기 검사 지시 정보에 기록하는 공정을 더 포함하는, 검사 지시 정보 생성 장치.The method according to claim 10, wherein the substrate comprises a plurality of the conductor layers and vias for connecting the planar conductors of the plurality of conductor layers,
The inspection instruction information generation process,
(l) One of the conductive portions on one substrate surface and one of the conductive portions on the other substrate surface on the two substrate surfaces should be inspected in parallel with the plurality of pairs of first selective conductive portions. The inspection instruction information generation apparatus further comprising a step of recording the inspection instruction information as a pair of fourth selective conductive portions.
(m) 상기 비아를 노드, 상기 배선을 가지, 상기 면형 도체를 뿌리 노드에 대응시킴으로써, 상기 도전 구조 정보를 나무 구조의 데이터 구조로 변환하는 공정을 더 실행하고,
상기 (m) 공정에서 나무 구조로 변환된 도전 구조 정보에 기초하여 상기 검사 지시 정보 생성 처리를 실행하는, 검사 지시 정보 생성 장치.The method of any one of claims 1 to 11, wherein the inspection instruction information generation unit,
(m) a process of converting the conductive structure information into a data structure of a tree structure is further executed by matching the via to a node, the wiring branch, and the planar conductor to a root node,
The inspection instruction information generating apparatus, which executes the inspection instruction information generating process based on the conductive structure information converted to the tree structure in the step (m).
상기 검사 지시 정보에 기초하여 상기 기판을 검사하는 검사 처리부를 포함하고,
상기 검사 처리부는,
(c1) 상기 검사 지시 정보에 의해 나타나는 복수쌍의 제1 선택 도전부에 대하여, 쌍으로 되는 제1 선택 도전부간에 전류를 흘리는 제1 전류 공급 처리를 병행하여 실행하고, 그 쌍으로 되는 제1 선택 도전부간의 전압을 검출하고, 그 전류와 전압에 기초하여, 상기 각 쌍의 제1 선택 도전부간의 전류 경로의 비아와 배선을 검사하는 공정을 실행하는, 기판 검사 시스템.The inspection instruction information generating device according to any one of claims 1 to 12, and
Including an inspection processing unit for inspecting the substrate based on the inspection instruction information,
The inspection processing unit,
(c1) With respect to the plurality of pairs of first selective conductive portions indicated by the inspection instruction information, a first current supplying process for passing current between the paired first selective conductive portions is executed in parallel, and the paired first A substrate inspection system, comprising: detecting a voltage between selected conductive portions, and performing a step of inspecting vias and wirings of a current path between the pair of first selective conductive portions based on the current and voltage.
상기 검사 지시 정보에 기초하여 상기 기판을 검사하는 검사 처리부를 포함하고,
상기 검사 처리부는,
(c1) 상기 검사 지시 정보에 의해 나타나는 복수쌍의 제1 선택 도전부에 대하여, 쌍으로 되는 제1 선택 도전부간에 전류를 흘리는 제1 전류 공급 처리를 병행하여 실행하고, 그 쌍으로 되는 제1 선택 도전부간의 전압을 검출하고, 그 전류와 전압에 기초하여, 상기 각 쌍의 제1 선택 도전부간의 전류 경로의 비아와 배선을 검사하는 공정과,
(c2) 상기 검사 지시 정보에 의해 나타나는 쌍으로 되는 제2 선택 도전부간에, 상기 제1 전류 공급 처리와는 비병행으로 전류를 흘리는 제2 전류 공급 처리를 실행하고, 그 쌍으로 되는 제2 선택 도전부간의 전압을 검출하고, 그 전류와 전압에 기초하여, 상기 쌍으로 되는 제2 선택 도전부간의 전류 경로의 비아와 배선을 검사하는 공정을 실행하는, 기판 검사 시스템.The inspection instruction information generating device according to claim 3;
Including an inspection processing unit for inspecting the substrate based on the inspection instruction information,
The inspection processing unit,
(c1) With respect to the plurality of pairs of first selective conductive portions indicated by the inspection instruction information, a first current supplying process for passing current between the paired first selective conductive portions is executed in parallel, and the paired first A step of detecting a voltage between selected conductive parts, and inspecting vias and wirings of a current path between the first selective conductive parts of each pair based on the current and voltage;
(c2) A second current supply process for passing a current between the pair of second selected conductive parts indicated by the inspection instruction information in parallel to the first current supply process is executed, and the second selection becomes the pair. A substrate inspection system, wherein a step of detecting a voltage between conductive portions and inspecting a via and a wiring of a current path between the paired second selective conductive portions based on the current and voltage is performed.
상기 검사 지시 정보에 기초하여 상기 기판을 검사하는 검사 처리부를 포함하고,
상기 검사 처리부는,
상기 검사 지시 정보에 의해 나타나는 순서에 따라 상기 배선층마다,
(c1) 상기 검사 지시 정보에 의해 나타나는 복수쌍의 제1 선택 도전부에 대하여, 쌍으로 되는 제1 선택 도전부간에 전류를 흘리는 제1 전류 공급 처리를 병행하여 실행하고, 그 쌍으로 되는 제1 선택 도전부간의 전압을 검출하고, 그 전류와 전압에 기초하여, 상기 각 쌍의 제1 선택 도전부간의 전류 경로의 비아와 배선을 검사하는 공정을 실행하고,
상기 (c1) 공정의 검사 결과가 불량인 경우, 상기 순서가 다음 이후인 배선층에 대한 상기 (c1) 공정을 실행하지 않는, 기판 검사 시스템.The inspection instruction information generating device according to claim 7,
Including an inspection processing unit for inspecting the substrate based on the inspection instruction information,
The inspection processing unit,
For each wiring layer in the order indicated by the inspection instruction information,
(c1) With respect to the plurality of pairs of first selective conductive portions indicated by the inspection instruction information, a first current supplying process for passing current between the paired first selective conductive portions is executed in parallel, and the paired first A step of detecting a voltage between the selected conductive parts and inspecting the vias and wirings of the current path between the pair of first selective conductive parts based on the current and the voltage is performed,
When the inspection result of the step (c1) is defective, the step (c1) is not performed for the wiring layer in the next or subsequent step in the sequence.
상기 검사 지시 정보에 기초하여 상기 기판을 검사하는 검사 처리부를 포함하고,
상기 검사 처리부는,
(c1) 상기 검사 지시 정보에 의해 나타나는 복수쌍의 제1 선택 도전부에 대하여, 쌍으로 되는 제1 선택 도전부간에 전류를 흘리는 제1 전류 공급 처리를 병행하여 실행하고, 그 쌍으로 되는 제1 선택 도전부간의 전압을 검출하고, 그 전류와 전압에 기초하여, 상기 각 쌍의 제1 선택 도전부간의 전류 경로의 비아와 배선을 검사하는 공정을 실행하고,
상기 (c1) 공정에 있어서, 상기 검사 지시 정보에 의해 상기 도체층의 한쪽 측에 대응지어진 상기 복수쌍의 제1 선택 도전부에 대한 상기 제1 전류 공급 처리와, 상기 도체층의 다른 쪽 측에 대응지어진 상기 복수쌍의 제1 선택 도전부에 대한 상기 제1 전류 공급 처리를 병행하여 실행하는, 기판 검사 시스템.The inspection instruction information generating device according to claim 10,
Including an inspection processing unit for inspecting the substrate based on the inspection instruction information,
The inspection processing unit,
(c1) With respect to the plurality of pairs of first selective conductive portions indicated by the inspection instruction information, a first current supplying process for passing current between the paired first selective conductive portions is executed in parallel, and the paired first A step of detecting a voltage between the selected conductive parts and inspecting the vias and wirings of the current path between the pair of first selective conductive parts based on the current and the voltage is performed,
In the step (c1), the first current supply processing for the plurality of pairs of first selective conductive portions corresponding to one side of the conductor layer according to the inspection instruction information, and the other side of the conductor layer The substrate inspection system, wherein the first current supply processing is executed in parallel to the paired first selective conductive portions.
상기 배선층의 배선을 통하여 서로 도통하는 상기 도전부끼리의 그룹이 복수 있는 경우에, 상기 당해 각 그룹으로부터 상기 도전부를 제1 선택 도전부로서 한 쌍씩 선택하고, 당해 선택된 복수쌍의 제1 선택 도전부를 나타내는 정보를, 검사 지시 정보로서 생성하는 검사 지시 정보 생성 처리를 실행하는 검사 지시 정보 생성 공정을 포함하는, 검사 지시 정보 생성 방법.A conductor layer, which is a layer on which a planar conductor of conductive widening in a planar shape or a mesh shape is provided, a substrate surface on which a plurality of conductive parts are provided, a wiring layer that is a layer stacked between the conductor layer and the substrate surface, and the wiring of the wiring layer and the plurality of Conductivity showing how the planar conductor, the conductive part, the wiring, and the via are connected to each other in a substrate having a via connecting a conductive portion and a via connecting the wiring layer of the wiring layer and the planar conductor of the conductor layer Based on the structure information,
When there are a plurality of groups of the conductive parts communicating with each other through the wiring of the wiring layer, a pair of the conductive parts are selected from each of the groups as a first selection conductive part, and the selected plurality of pairs of first selected conductive parts A method of generating inspection instruction information, including an inspection instruction information generation step of executing inspection instruction information generation processing for generating indicated information as inspection instruction information.
상기 배선층의 배선을 통하여 서로 도통하는 상기 도전부끼리의 그룹이 복수 있는 경우에, 상기 당해 각 그룹으로부터 상기 도전부를 제1 선택 도전부로서 한 쌍씩 선택하고, 당해 선택된 복수쌍의 제1 선택 도전부를 나타내는 정보를 검사 지시 정보로서 생성하는 검사 지시 정보 생성 처리를 컴퓨터에 실행시키는, 검사 지시 정보 생성 프로그램.
A conductor layer, which is a layer on which a planar conductor of conductive widening in a planar shape or a mesh shape is provided, a substrate surface on which a plurality of conductive parts are provided, a wiring layer that is a layer stacked between the conductor layer and the substrate surface, and the wiring of the wiring layer and the plurality of Conductivity showing how the planar conductor, the conductive part, the wiring, and the via are connected to each other in a substrate having a via connecting a conductive portion and a via connecting the wiring layer of the wiring layer and the planar conductor of the conductor layer Based on the structure information,
When there are a plurality of groups of the conductive parts communicating with each other through the wiring of the wiring layer, a pair of the conductive parts are selected from each of the groups as a first selection conductive part, and the selected plurality of pairs of first selected conductive parts An inspection instruction information generation program for causing a computer to execute inspection instruction information generation processing for generating indicated information as inspection instruction information.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018172302 | 2018-09-14 | ||
JPJP-P-2018-172302 | 2018-09-14 | ||
PCT/JP2019/028270 WO2020054214A1 (en) | 2018-09-14 | 2019-07-18 | Inspection instruction information generation device, substrate inspection system, inspection instruction information generation method, and inspection instruction information generation program |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20210060542A true KR20210060542A (en) | 2021-05-26 |
KR102707838B1 KR102707838B1 (en) | 2024-09-23 |
Family
ID=69776558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020217011041A Active KR102707838B1 (en) | 2018-09-14 | 2019-07-18 | Inspection instruction information generation device, board inspection system, inspection instruction information generation method and inspection instruction information generation program |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP7352840B2 (en) |
KR (1) | KR102707838B1 (en) |
CN (1) | CN112689769B (en) |
TW (1) | TWI846729B (en) |
WO (1) | WO2020054214A1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI805017B (en) * | 2021-10-07 | 2023-06-11 | 祁昌股份有限公司 | Test method and test equipment for printed circuit board |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005326193A (en) * | 2004-05-13 | 2005-11-24 | Hitachi Ltd | Board test method |
JP2007285882A (en) * | 2006-04-17 | 2007-11-01 | Nidec-Read Corp | Board inspection contact, tool, and system |
JP2010034260A (en) * | 2008-07-29 | 2010-02-12 | Kyocera Corp | Wiring substrate, method of manufacturing the same, and mounting structure |
JP2012117991A (en) | 2010-12-03 | 2012-06-21 | Hioki Ee Corp | Circuit board inspection device |
WO2017170535A1 (en) * | 2016-03-31 | 2017-10-05 | 株式会社村田製作所 | Circuit module |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03100475A (en) * | 1989-09-13 | 1991-04-25 | Nec Corp | Data forming system for conduction test of multilayer substrate |
JP3599986B2 (en) * | 1997-12-19 | 2004-12-08 | 松下電器産業株式会社 | Flip chip bonding inspection method and inspection device |
JP4544810B2 (en) * | 2002-04-23 | 2010-09-15 | 日本特殊陶業株式会社 | Substrate manufacturing method |
JP3793945B2 (en) * | 2002-05-30 | 2006-07-05 | 松下電器産業株式会社 | Voltage probe, semiconductor device inspection method using the same, and semiconductor device with monitor function |
JP2004163318A (en) * | 2002-11-14 | 2004-06-10 | Ngk Spark Plug Co Ltd | Electric characteristics measuring method for high frequency laminated substrate, inspection and manufacturing method for the same and measuring device for the same |
EP1607751A1 (en) * | 2003-03-26 | 2005-12-21 | JSR Corporation | Connector for measurement of electric resistance, connector device for measurement of electric resistance and production process thereof, and measuring apparatus and measuring method of electric resistance for circuit board |
JP2007212194A (en) * | 2006-02-07 | 2007-08-23 | Nidec-Read Corp | Substrate inspecting apparatus and method |
JP4731339B2 (en) * | 2006-02-02 | 2011-07-20 | 日置電機株式会社 | Inspection device |
JP2008008773A (en) * | 2006-06-29 | 2008-01-17 | Nidec-Read Corp | Substrate inspection method and substrate inspecting device |
TWI356480B (en) * | 2007-05-07 | 2012-01-11 | Siliconware Precision Industries Co Ltd | Semiconductor package substrate |
JP5410068B2 (en) * | 2008-10-29 | 2014-02-05 | 日置電機株式会社 | Data generating apparatus and data generating method |
US8249827B2 (en) * | 2009-11-09 | 2012-08-21 | Delphi Technologies, Inc. | Method and system for heater signature detection diagnostics of a particulate matter sensor |
JP5538107B2 (en) * | 2010-07-09 | 2014-07-02 | 日置電機株式会社 | Circuit board inspection probe unit and circuit board inspection apparatus |
KR101849248B1 (en) * | 2010-07-20 | 2018-04-16 | 히오끼 덴끼 가부시끼가이샤 | Circuit board inspection device |
JP5949759B2 (en) * | 2011-05-24 | 2016-07-13 | 日本電気株式会社 | Wiring check device and wiring check system |
JP2013135080A (en) * | 2011-12-26 | 2013-07-08 | Ngk Spark Plug Co Ltd | Manufacturing method of multilayer wiring board |
JP5895635B2 (en) * | 2012-03-16 | 2016-03-30 | 富士通株式会社 | Wiring board manufacturing method, wiring board and via structure |
JP6024227B2 (en) * | 2012-06-11 | 2016-11-09 | 日本電産リード株式会社 | Electrical property detector |
JP5913055B2 (en) * | 2012-11-09 | 2016-04-27 | 日本特殊陶業株式会社 | Wiring board |
TWI487436B (en) * | 2013-05-10 | 2015-06-01 | Unimicron Technology Corp | Carrier substrate and manufacturing method thereof |
JP2015072122A (en) * | 2013-10-01 | 2015-04-16 | 日置電機株式会社 | Processor, processing method, and processing program |
JP6368927B2 (en) * | 2014-02-18 | 2018-08-08 | 日本電産リード株式会社 | Single layer inspection object inspection apparatus and inspection method |
JP6375121B2 (en) * | 2014-02-27 | 2018-08-15 | 新光電気工業株式会社 | WIRING BOARD, SEMICONDUCTOR DEVICE, AND WIRING BOARD MANUFACTURING METHOD |
JP6375661B2 (en) * | 2014-03-26 | 2018-08-22 | 日本電産リード株式会社 | Resistance measuring device, substrate inspection device, inspection method, and maintenance method for inspection jig |
US10761654B2 (en) * | 2014-10-29 | 2020-09-01 | Nidec-Read Corporation | Circuit board inspection device and circuit board inspection method |
-
2019
- 2019-07-18 JP JP2020546728A patent/JP7352840B2/en active Active
- 2019-07-18 KR KR1020217011041A patent/KR102707838B1/en active Active
- 2019-07-18 CN CN201980060230.8A patent/CN112689769B/en active Active
- 2019-07-18 WO PCT/JP2019/028270 patent/WO2020054214A1/en active Application Filing
- 2019-09-11 TW TW108132747A patent/TWI846729B/en active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005326193A (en) * | 2004-05-13 | 2005-11-24 | Hitachi Ltd | Board test method |
JP2007285882A (en) * | 2006-04-17 | 2007-11-01 | Nidec-Read Corp | Board inspection contact, tool, and system |
JP2010034260A (en) * | 2008-07-29 | 2010-02-12 | Kyocera Corp | Wiring substrate, method of manufacturing the same, and mounting structure |
JP2012117991A (en) | 2010-12-03 | 2012-06-21 | Hioki Ee Corp | Circuit board inspection device |
WO2017170535A1 (en) * | 2016-03-31 | 2017-10-05 | 株式会社村田製作所 | Circuit module |
Also Published As
Publication number | Publication date |
---|---|
CN112689769B (en) | 2025-03-04 |
KR102707838B1 (en) | 2024-09-23 |
TWI846729B (en) | 2024-07-01 |
CN112689769A (en) | 2021-04-20 |
JPWO2020054214A1 (en) | 2021-09-09 |
JP7352840B2 (en) | 2023-09-29 |
WO2020054214A1 (en) | 2020-03-19 |
TW202018314A (en) | 2020-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102707838B1 (en) | Inspection instruction information generation device, board inspection system, inspection instruction information generation method and inspection instruction information generation program | |
US20060220012A1 (en) | Test key having a chain circuit and a kelvin structure | |
KR102416052B1 (en) | Resistance measuring devices and methods of measuring resistance | |
JP7384169B2 (en) | Inspection instruction information generation device, board inspection system, inspection instruction information generation method, and inspection instruction information generation program | |
JP6885612B2 (en) | Resistance measuring device and resistance measuring method | |
US12153087B2 (en) | Apparatus and method for testing all test circuits on a wafer from a single test site | |
JP4857628B2 (en) | Magnetic sensor module inspection method | |
JP2007322127A (en) | Method for inspecting substrate and substrate inspection system | |
JP2008026271A (en) | Method and apparatus for detecting short circuiting | |
TWI847758B (en) | Measuring method for measuring overlay shift and non-transient computer readable storage medium | |
TWI853398B (en) | Memory device and test method thereof | |
JP2020128881A (en) | Short circuit inspection system, and short circuit inspection method | |
TW202524615A (en) | Measuring method for measuring overlay shift and non-transient computer readable storage medium | |
JP2006079758A (en) | Semiconductor integrated circuit | |
CN112540198A (en) | Test electrode group and test system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PA0105 | International application |
Patent event date: 20210414 Patent event code: PA01051R01D Comment text: International Patent Application |
|
PG1501 | Laying open of application | ||
PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20220707 Comment text: Request for Examination of Application |
|
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20240118 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20240723 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20240912 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20240913 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration |