[go: up one dir, main page]

KR20100075045A - 광기전력 변환 소자 및 그의 제조방법 - Google Patents

광기전력 변환 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR20100075045A
KR20100075045A KR1020080133646A KR20080133646A KR20100075045A KR 20100075045 A KR20100075045 A KR 20100075045A KR 1020080133646 A KR1020080133646 A KR 1020080133646A KR 20080133646 A KR20080133646 A KR 20080133646A KR 20100075045 A KR20100075045 A KR 20100075045A
Authority
KR
South Korea
Prior art keywords
impurity
conductive layer
semiconductor substrate
region
single crystal
Prior art date
Application number
KR1020080133646A
Other languages
English (en)
Other versions
KR101539047B1 (ko
Inventor
오민석
김정태
송남규
박민
이윤석
이창호
신명훈
이병규
남육현
정승재
임미화
서준영
최동욱
김동섭
김병준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080133646A priority Critical patent/KR101539047B1/ko
Priority to US12/476,645 priority patent/US8802972B2/en
Priority to EP15180951.4A priority patent/EP2996163B1/en
Priority to EP09013446.1A priority patent/EP2202807B1/en
Publication of KR20100075045A publication Critical patent/KR20100075045A/ko
Priority to US13/359,606 priority patent/US8969713B2/en
Application granted granted Critical
Publication of KR101539047B1 publication Critical patent/KR101539047B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H10F10/146—Back-junction photovoltaic cells, e.g. having interdigitated base-emitter regions on the back side
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/19—Photovoltaic cells having multiple potential barriers of different types, e.g. tandem cells having both PN and PIN junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H10F71/1221—The active layers comprising only Group IV materials comprising polycrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/164—Polycrystalline semiconductors
    • H10F77/1642—Polycrystalline semiconductors including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/16—Material structures, e.g. crystalline structures, film structures or crystal plane orientations
    • H10F77/162—Non-monocrystalline materials, e.g. semiconductor particles embedded in insulating materials
    • H10F77/166—Amorphous semiconductors
    • H10F77/1662—Amorphous semiconductors including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/244—Electrodes made of transparent conductive layers, e.g. transparent conductive oxide [TCO] layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/70—Surface textures, e.g. pyramid structures
    • H10F77/703—Surface textures, e.g. pyramid structures of the semiconductor bodies, e.g. textured active layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/52—PV systems with concentrators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells

Landscapes

  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Abstract

본 발명의 일 실시예에 따른 광기전력 변환 소자는 전면과 후면을 가진 반도체 기판, 상기 반도체 기판 전면에 형성된 보호층, 상기 반도체 기판 후면에 형성된 제1 비단결정 반도체층, 상기 제1 비단결정 반도체층 후면의 제1영역에 형성되고 제1 불순물을 포함하는 제1도전층, 그리고, 상기 제1 비단결정 반도체층 후면의 제2영역에 형성되고 상기 제1불순물과 제2불순물을 포함하는 제2도전층을 포함한다.
광기전력 변환, 태양 전지, 반도체 기판, 불순물, 비단결정, 투명 전극

Description

광기전력 변환 소자 및 그의 제조방법{Photoelectric conversion device and Manufacturing method thereof}
본 발명은 광기전력 변환 소자 및 그의 제조방법에 관한 것으로, 더욱 상세하게는 반도체기판에 결정성이 다른 반도체물질을 형성하고, 여기에 불순물을 주입하여 공정이 단순화 되고, 광효율을 높인 광기전력 변환 소자 및 그의 제조방법에 관한 것이다.
태양 등의 빛을 전기에너지로 변환하는 광전변환소자인 태양전지는 다른 에너지원과 달리 무한하고 환경친화적이므로 시간이 갈수록 그 중요성이 더해가고 있다.
태양전지의 가장 기본적인 구조는 PN 접합으로 구성된 다이오드 형태로서 광흡수층의 재료에 따라 구분된다.
광흡수층으로 실리콘을 이용하는 태양전지는 결정질(단, 다결정) 기판(Wafer)형 태양전지와 박막형(비정질, 다결정) 태양전지로 구분할 수 있다. 또한 CIGS(CuInGaSe2)나 CdTe를 이용하는 화합물 박막 태양전지, Ⅲ-Ⅴ족 태양전지, 염료감응 태양전지와 유기 태양전지가 대표적인 태양전지라고 할 수 있다.
결정질 태양전지인 Hetero-junction 태양전지는 광흡수층으로 결정성의 반도체 기판을 사용하며, 여기에 상기 반도체 기판과는 다른 결정성인 비단결정의 반도체층을 형성하여 구성한다.
종래의 Hetero-junction 태양전지는 반도체기판의 전면과 후면에 양극 및 음극을 가지고 있다. 이러한 구조에서는 태양광이 입사하는 면에 전극이 존재하게 되어, 전극이 태양광의 입사를 방해하는 요소로 작용한다.
또한 종래의 Hetero-junction 태양전지는 반도체 기판의 전면과 후면에 투명 도전층을 가지고 있다. 따라서, 투명 도전층으로 인한 투과율의 손실이 존재하여, 입사광의 효율을 떨어뜨리게 된다. 또한 투명 도전층의 저항은 집합전극 등의 저항보다 크기 때문에 태양전지의 저항을 증가시키는 요소가 된다.
본 발명은 상술한 종래 기술의 문제점을 극복하기 위한 것으로, 본 발명의 하나의 목적은 입사광의 투과율을 증가시키고 및 저항을 감소시킨 태양전지용 광기전력 변환 소자 및 그 제조 방법을 제공하는 것이다.
본 발명의 다른 목적은 제조비용이 저렴하고 제조공정이 단순화된 태양전지용 광기전력 변환 소자 및 그 제조 방법을 제공하는 것이다.
상기한 과제를 이루기 위하여 본 발명의 일 실시예에 따른 광기전력 변환 소자는 전면과 후면을 가진 반도체 기판, 상기 반도체 기판 전면에 형성된 보호층, 상기 반도체 기판 후면에 형성된 제1 비단결정 반도체층, 상기 제1 비단결정 반도체층 후면의 제1 영역에 형성되고 제1 불순물을 포함하는 제1도전층, 그리고, 상기 제1 비단결정 반도체층 후면의 제2영역에 형성되고 상기 제1불순물과 제2불순물을 포함하는 제2도전층을 포함한다.
여기서, 상기 제1불순물의 농도는 상기 제2불순물의 농도보다 작은 것이 특징이며 자세하게는, 상기 제2불순물의 농도는 제1불순물의 농도의 2배-10배일 수 있다.
상기 제1 및 제2 도전층의 후면에 형성된 투명 도전층과, 상기 제1 영역 및 상기 제2 영역에 해당하는 상기 투명 도전층의 후면에 위치하는 집합전극을 더 포함하며, 상 상기 반도체 기판, 상기 제1 비단결정 반도체층, 상기 제1 도전층, 상 기 제2 도전층 및 상기 투명 도전층 중 어느 하나는 요철을 포함한다. 또한, 상기 제1불순물은 3족 또는 5족 원소를 포함하며, 제2불순물은 3족 또는 5족 원소를 포함하며, 제1불순물과 제2불순물은 서로 다른 족의 원소를 포함한다.
본 발명의 다른 실시예에 따른 광기전력 변환 소자는 전면과 후면을 가진 반도체 기판, 상기 반도체 기판 전면에 형성된 보호층, 상기 반도체 기판 후면의 제1영역에 형성되고 제1 비단결정 반도체층, 상기 제1 비단결정 반도체층 후면에 형성되고 제1불순물을 포함하는 제1도전층, 상기 반도체 기판 후면의 제2영역에 형성되고 제2불순물을 포함하는 제2 비단결정 반도체층, 그리고 상기 제2비단결정 반도체층 후면에 형성된 상기 제1불순물과 상기 제2 불순물을 포함하는 제2도전층을 포함한다.
여기서, 상기 제2 도전층에서 제1불순물의 농도는 상기 제2불순물의 농도보다 크거나 같은 것이 특징이며, 상기 제2비단결정 반도체층 내의 제2불순물의 농도는 제1도전층 내의 제1불순물의 농도와 동일한 것이 특징이다.
상기 제1 및 제2 도전층의 후면에 형성된 투명 도전층과, 상기 제1 영역과 상기 제2 영역에 해당하는 상기 투명 도전층의 후면에 위치하는 집합전극을 더 포함한다. 상기 반도체 기판, 상기 제1 비단결정 반도체층, 상기 제1 도전층, 상기 제2 도전층 및 상기 투명 도전층 중 어느 하나는 요철을 포함하며, 상기 제1불순물은 3족 또는 5족 원소를 포함하며, 제2불순물은 3족 또는 5족 원소를 포함하며, 제1불순물과 제2불순물은 서로 다른 족의 원소를 포함한다.
본 발명의 일 실시예에 따른 광기전력 변환 소자의 제조 방법은 반도체 기판 의 전면에 보호층을 형성하는 단계, 상기 반도체 기판의 후면에 제1비단결정 반도체층, 제1 불순물을 포함하는 제1도전층, 투명도전층을 순차적으로 형성하는 단계, 상기 투명도전층 후면의 제1영역에 제1집합전극을 형성하는 단계, 상기 제1집합전극이 형성되지 않은 제2영역에 해당하는 상기 제1 도전층에 제2불순물을 주입하여, 상기 제1불순물과 제2불순물을 포함하는 제2도전층을 형성하는 단계를 포함한다.
여기서, 상기 제1집합전극을 마스크로 하여 제2영역에 제2 불순물을 도핑할 수 있으며, 제2도전층에서 제2불순물의 농도가 제1불순물의 농도보다 크도록 할 수 있다. 상기 제2 영역에 해당하는 상기 투명 도전층의 후면에 제2집합전극을 형성한다.
상기 제2 도전층에서 제2불순물의 농도가 제1불순물의 농도보다 작거나 같은 것이 특징이며, 상기 제2 불순물을 주입하는 동안 상기 제2 영역에 해당하는 상기 제1 비단결정 반도체층에 상기 제2 불순물이 도핑되어 제2 비단결정 반도체층을 형성할 수 있으며, 상기 제2 영역에 해당하는 상기 투명 도전층의 후면에 제2집합전극을 형성한다.
이상에서 설명한 바와 같이 본 발명에 따르면 제1영역의 집합전극을 마스크로이용하여 제2영역의 도전층을 형성하므로 공정이 단순하며, 제조비용이 절감되며, 공정시간이 단축된다.
또한, 반도체기판의 한쪽면에 집합전극을 모두 형성함으로써 광흡수층의 실제입광 면적을 증가시켜 광변환소자의 효율을 증가시킨다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이하 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예에 따른 박막 트랜지스터 표시판에 대하여 첨부한 도면을 참고로 하여 상세하게 설명한다.
<실시예 1>
먼저, 도 1을 참고로 하여 본 발명의 제1 실시예에 따른 광기전력 변환 소자 에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 의한 광기전력 변환소자의 단면도이다.
광기전력 변환소자는 전면과 후면을 가진 반도체 기판(10), 상기 반도체 기판 전면에 형성된 보호층(60), 상기 보호층의 전면에 형성된 반사 방지막(70), 상기 반도체 기판(10) 후면에 형성된 제1 비(非)단결정 반도체층(20), 상기 제1 비단결정 반도체층(20) 후면의 제1 영역에 형성되어 제1 불순물을 포함하는 제1 도전층(30), 상기 제1 비단결정 반도체층(20) 후면의 제2 영역에 형성되어 상기 제1 불순물과 제2 불순물을 포함하는 제2 도전층(31)을 포함한다.
본 발명의 광기전력 변환소자는 반도체 기판(10)의 전면으로 태양광 등의 빛이 입사된다.
상기 반도체 기판(10)은 광흡수층으로써, 단결정 실리콘 웨이퍼나 다결정 실리콘 웨이퍼 등이 사용되며, 실리콘 이외의 반도체 웨이퍼가 사용될 수도 있다. 또한 상기 반도체 기판은 P타입 또는 N타입의 불순물을 포함한다. 주로 N타입의 불순물이 포함된 단결정 및 다결정의 실리콘 기판이 사용될 수 있다. P타입의 불순물로는 화학주기율표상의 3족의 화학원소(B, Al, Ga, 등)를 포함하며, N타입의 불순물로는 화학주기율표상의 5족의 화학원소(P, As, 등)를 포함한다. 반도체 기판(10)으로 입사된 빛의 에너지에 의해서, 반도체 기판(10) 내에 전자와 정공이 형성되며, 반도체 기판(10)과 접합되어 있는 제1 비(非)단결정 반도체층(20)을 통하여 전자와 정공이 이동한다.
반도체 기판(10)의 전면에 형성된 보호층(60)은 상기 반도체 기판(10)을 보호하는 역할을 한다. 불순물이 도핑되지 않은 진성 비정질 실리콘층(a-Si층)일 수 도 있고, 불순물이 도핑된 a-Si층일 수도 있다. SiNx, SiOx, TiOx, ZnO, ZnS등의 화합물일 수도 있다.
상기 보호층(60) 상부에 반사 방지막(70)이 추가될 수 있다. 반사 방지막(70)은 SiNx 등의 물질로 형성될 수 있으며, 태양광 등의 빛이 입사될 때 반사되어 광 손실이 발생하는 것을 막는다. 상기 보호층(60) 및 상기 반사 방지막(70)은 하나의 막으로 형성하여 그 막이 보호층 및 반사방지막의 역할을 수행할 수도 있고, 상기 기술한 바와 같이 각각의 막으로 형성할 수도 있다.
상기 반도체 기판(10)의 후면에는 제1 비단결정 반도체층(20)이 형성되어 있다. 제1 비단결정 반도체층(20)은 반도체 기판(10)과는 다른 결정성을 갖는다. 예를 들면, 반도체 기판(10)은 불순물이 도입된 단결정 또는 다결정의 실리콘 웨이퍼를 사용하고, 그 후면에 형성된 제1 비단결정 반도체층(20)은 a-Si층, 미세 결정 실리콘층(microcrystalline silicon)으로 형성 할 수 있다.
상기 제1 비단결정 반도체층(20)의 후면에는 제1 영역과 제2 영역으로 나누어져 도전층(30, 31)이 형성되어 있다. 상기 도전층(30, 31)은 상기 반도체 기판(10)과 P-N 접합(junction)을 형성한다. 도전층(30, 31)은 불순물을 포함하는 a-Si층, 미세 결정 실리콘층(microcrystalline silicon) 등으로 이루어질 수 있다. 제1 영역에는 제1 불수물을 포함하는 제1 도전층(30)을 형성하고, 제2 영역에는 상기 제1 불순물과 상기 제1 불순물과 다른 제2 불순물을 포함하는 제2 도전층(31)을 형성할 수 있다. 즉, 제2 도전층(31)은 제1 불순물과 제2 불순물을 모두 포함 할 수 있다. 이때 제2 도전층(31)에서 제2 불순물의 농도가 제1 불순물의 농도보다 많 아야 한다. 즉, 제2 도전층(31)은 제1 불순물과 제2 불순물을 모두 포함하지만, 제2 불순물의 농도가 크므로, 전기적으로는 제1 도전층(30)과는 반대의 특성을 갖게 된다. 여기서 제1 불순물은 P타입 불순물일 수 있고, 제2 불순물은 N타입 불순물일 수 있다. 또한, 제1 불순물은 N타입 불순물일 수 있고, 이때 제2 불순물은 P타입 불순물일 수 있다. 예를 들어, 제2 도전층(31) 내에서 제2 불순문의 농도는 제1 불순물의 농도의 2 내지 10배일 수 있다.
도 1에 도시된 바와 같이, 상기 제1 도전층(30), 제2 도전층(31)의 후면에는 각각 투명 도전층(40)이 형성되어 있다. 투명 도전층(40)은 ITO, IZO, ZnO, SnOx등의 투명 도전성 물질을 포함한다. 투명 도전층(40)은 집합전극(50, 51)과의 접촉저항을 낮추는 역할을 한다. 상기 투명 도전층(40)의 상부에는 집합전극(50,51)이 형성되어 있다. 집합전극(50, 51)은 상기 반도체 기판(10) 및 도전층(30, 31)을 통하여 생성된 전기를 모아 외부의 장치와 연결하는 역할을 하며, 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al) 및 이들의 합금 등의 저저항 금속으로 형성 될 수 있다.
제1 영역과 제2 영역의 사이에는 트렌치가 형성되어 있어 제1 영역과 제2 영역을 구분한다. 반도체 기판(10)의 후면의 제1영역과 제2영역의 사이에는 제1 비단결정 반도체층(20)이 형성되어 있으며 트렌치에 의해서 제거되지 않는다.제1 비단결정 반도체층(20)은 반도체 기판(10)의 표면을 보호한다.
<실시예1에 따른 제조방법>
도 2 내지 도 6를 참조하여 본 발명의 제1 실시예에 따른 광기전력 변환 소자를 제조하는 방법에서 대하여 상세히 설명한다.
도 2 내지 도 6은 본 발명의 제1 실시예에 따른 광기전력 변환소자의 제조 방법을 나타낸 광기전력 변환소자의 단면도이다.
도 2를 참조하면, 반도체 기판(10)의 전면에 보호층(60)을 형성하고, 상기 보호층(60)의 전면에 반사 방지막(70)을 형성한다.
먼저 두께 약 50 - 200㎛를 갖는 반도체 기판(10)을 세정, 건조한 뒤, 반도체 기판(10)을 진공 챔버에 넣어 보호층(60)을 형성한다. SiH4등의 실리콘 화합물과 수소 등을 주입하고, 방전하여 진성 비정질 실리콘층(intrinsic a-Si)으로 이루어진 보호층(60)을 형성한다. 이와 같이 CVD방법을 사용할 수도 있고, 스퍼터링, 스핀코팅 등의 물리적 방법이나 화학적, 또는 물리화학적 방법을 사용하여 형성할 수도 있다. 또한 보호층(60)은 Si, N, O, H 등을 포함하는 무기물일 수 있다. 예를 들면 SiOx, SiNx 등이 있다. 또한 유기물로도 보호층(60)을 형성할 수 있다.
그리고 나서, 상기 보호층(60)의 전면에 SiH4, NH3 가스 등을 이용하여 SiNx 등의 투명한 반사 방지막(70)층을 형성한다. 예를 들면, TiOx, ZnO, ZnS 등의 막을 CVD, 스퍼터링, 스핀코팅 등을 통하여 형성할 수 있다.
이어서, 도 3을 참조하여 제1 비단결정 반도체층, 도전층, 투명 도전층의 제조방법을 설명한다.
반도체 기판(10)에 보호층(60) 및 반사 방지막(70)을 형성한 후, 반도체 기판(10)을 뒤집어서 다음 공정을 수행한다. 반도체 기판(10)을 뒤집어서 공정을 수행할 때에 반도체 기판(10)의 전면에 보호층(60)이 있으므로 반도체 기판(10)이 보호된다.
반도체 기판(10)의 후면(반도체 기판(10)을 뒤집어서 공정을 진행하면 반도체 기판(10)의 전면(위)에 해당하나, 도면 상의 편의 및 완성된 장치의 단면도에 대한 이해를 돕기를 위하여 후면으로 설명함. 이하 동일)에 제1 비단결정 반도체층(20)을 형성한다. 제1 비단결정 반도체층(20)의 예로써, 진성 비정질 실리콘층(intrinsic a-Si)을 형성할 수 있다. 진공챔버에 SiH4 등의 실리콘 화합물과 수소 등을 주입하고, 방전하여 진성 비정질 실리콘층(intrinsic a-Si)을 형성한다. 비정질 실리콘층의 두께는 20 - 1000Å을 PECVD 등의 방법을 사용하여 형성할 수 있다.
상기 제1 비단결정 반도체층(20)의 후면에 제1 도전층(30)을 형성한다. 제1 도전층(30)은 제 1 불순물을 포함하며, 상기 반도체 기판(10)과 P-N 접합(junction)을 형성한다. PECVD 등의 방법을 사용하여, 진공챔버에 SiH4, 수소 등을 주입하고, 불순물로써 B2H6 등을 주입하여, P-type a-Si층을 형성한다. 두께는 30 - 100Å일 수 있다. 제1 불순물은 P타입일 수도 있으며, N타입일 수도 있다.
상기 제1 도전층(30)의 후면에 투명 도전층(40)을 CVD, 스퍼터링 등의 방법을 사용하여 형성한다. ITO, IZO, ZnO 등으로 형성하며, 두께는 10-1000Å일 수 있다.
이후 도 4를 참조하여, 제1 영역의 집합전극과 제2 영역의 불순물 주입에 관하여 설명한다.
도 4에 도시된 바와 같이, 반도체 기판(10)의 제1 영역에 제1 집합전극(50)을 형성한다. 제1 집합전극(50)은 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al) 및 이 들의 합금 등으로 이루어져 있으며, 상기 나열된 금속을 포함하는 전도성 페이스트(paste) 등을 사용하여 잉크젯, 스크린 프린팅, 그라비아 인쇄, 옵셋 인쇄 등의 방법을 통하여 형성될 수 있다. 또한 스퍼터링 등의 진공증착법을 통하여 형성될 수도 있다. 도 4에 도시된 바와 같이 제1 영역에 제1 집합전극(50)을 형성한다. 스퍼터링 등의 방법을 통하여 제1 집합전극(50)이 형성된 경우에는 포토리소그라피를 이용하여 제1 영역에만 제1 집합전극(50)이 형성되도록 패터닝한다.
그 후, 도 4에 도시된 바와 같이 제1 집합전극(50)을 마스크로 하여, 제1 집합전극(50)의 아래 부분(제1 영역)은 가려지고, 제1 집합전극(50)으로 가려지지 않고, 노출되는 제2 영역에 제2 불순물을 주입한다. 이와 같이 제1 집합전극(50)을 마스크로 하여 제2 영역에 불순물을 주입할 수도 있고, 별도의 새도우 마스크를 사용하여 제1 영역을 가리고 제2 영역을 노출하여 불순물을 주입할 수도 있다. 이때에는 이온샤워, 임플란테이션, 열확산법 등을 이용할 수 있다. 제2 불순물은 제1 불순물과는 다른 불순물을 사용한다. 즉, 제1 불순물은 P타입 불순물일 수 있고, 이때, 제2 불순물은 N타입 불순물일 수 있다. 또한, 제1 불순물은 N타입 불순물일 수 있고, 이때 제2 불순물은 P타입 불순물일 수도 있다.
상기 제1 도전층(30)을 B 등의 불순물을 사용하여 형성한 경우에는, P 등의 5족 원소를 포함하는 화합물을 사용하여, 노출된 제2 영역을 도핑할 수 있다.
제2 불순물을 주입하는 경우에는 불순물이 제1 도전층(30)의 깊이에 주입되도록 한다. 따라서, 노출된 제2 영역의 제1 도전층(30)에 제2 불순물이 주입된다. 이때 주입되는 제2 불순물의 농도는 제1 도전층(30)의 제1 불순물의 농도보다 높아 야 한다. 예를 들어 제1 도전층(30)은 P타입 불순물을 이용하여 CVD 공정 등으로 약 1.0 × 1019 atoms/cm3 의 농도(밀도)를 갖도록 형성하고, 제2 도전층(31)에는 이온 임플란테이션 등의 방법으로 약 2.0 × 1019 내지 1.0 × 1020 atoms/cm3 의 농도(밀도)를 갖도록 형성할 수 있다.
상기와 같이 제1 집합전극(50)을 마스크로 하여 제2 영역을 불순물로 도핑하게 되면, 별도의 마스크 없이 제1 영역과 제2 영역에 서로 다른 특성을 갖는 도전층을 형성할 수 있게 된다. 따라서, 공정이 단순화 되고, 비용이 절감되며, 공정시간이 단축된다.
그 후, 도 5에 도시된 바와 같이 제2 영역에 제2 집합전극(51)을 형성한다. 제2 집합전극(51)은 제1 집합전극(50)이 형성된 방법과 유사하게 형성할 수 있다.
이어서, 도 6에 도시된 바와 같이 제1 영역과 제2 영역간의 투명 도전층(40)과, 제1 도전층(30)과 제2 도전층(31)간의 션트 경로(SHUNT PATH)를 없애기 위해서, 도 6과 같이 제2 집합전극(51)의 주위에 트렌치를 형성한다.
상기 트렌치를 형성하는 방법으로는 약산 등을 이용하여 투명 도전층(40), 제2 도전층(31) 모두를 습식 식각하는 방법과, 투명도전층(40)은 습식식각하고 도전층(31)은 플라즈마 장비를 이용하여 건식식각하는 방법이 있다. 상기의 방법 이외에 레이저를 이용하여 제1 집합전극(50)과 제2 집합전극(51)사이의 투명 도전층(40) 및 제2 도전층(31)을 제거할 수 있다.
상기의 기술한 방법을 사용하면, 도 6에 도시된 바와 같은 본 발명의 제1 실 시예에 해당하는 광기전력 변환소자가 완성된다.
<실시예2>
도 7은 본 발명의 제2 실시예에 의한 광기전력 변환소자의 단면도이다.
도 7에 나타난 본 발명의 제2 실시예에 따른 광기전력 변환소자는 반도체 기판(10), 보호층(60), 반사 방지막(70), 비단결정 반도체층(20, 21), 제1 도전층(30), 제2 도전층(32), 투명 도전층(40), 집합전극(50, 51)을 포함한다.
여기서, 반도체 기판(10), 보호층(60), 반사 방지막(70)에 관한 설명은 제1 실시예와 동일하다.
반도체 기판(10)의 후면에는 비단결정 반도체층(20, 21)이 형성되어 있다. 비단결정 반도체층(20, 21)의 제1 영역에는 도핑되지 않은 진성층, 즉 제1 비단결정 반도체층(20)이 존재하고, 그 후면에는 제1 불순물을 포함하는 제1 도전층(30), 그 후면에는 투명 도전층(40), 제1 집합전극(50)이 형성된다. 비단결정 반도체층(20, 21)의 제2 영역에는 제2 불순물을 포함하는 제2 비단결정 반도체층(21)이 형성되어 있다. 여기서 상기 제2 비단결정 반도체층(21)에서 제2 불순물의 농도는 제1 도전층(30)의 불순물 농도와 실질적으로 동일하다. 제2 비단결정 반도체층(21)의 후면에는 제2 도전층(32)이 형성되어 있다. 제2 도전층(32)은 상기 제1 불순물과 상기 제2 불순물을 모두 포함하며, 제1 불순물의 농도가 제2 불순물의 농도보다 크거나 같다. 제2 도전층(32)의 후면에는 투명 도전층(40), 제2 집합전극(51)이 형성되어 있다.
본 발명의 제2 실시예에 따른 광기전력 변환소자의 제조 방법을 살펴보면 다 음과 같다. 전면에 보호층(60)과 반사 방지막(70)을 가진 반도체 기판(10)의 후면에 제1 비단결정 반도체층(20)을 형성한 뒤, 제1 불순물을 포함하는 도전층(30), 투명 도전층(40)을 형성한 뒤, 제1 영역에 제1 집합전극(50)을 형성한다. (도 1 내지 도 4에 도시된 제1 실시예의 제조 방법과 실질적으로 동일함.) 그 후 제1 집합전극(50)을 마스크로 하여 제2 영역을 제2 불순물로 도핑한다. 이때 제1 실시예에 따른 제조 방법과는 달리, 제1 도전층(30)이 형성된 깊이 보다 더 깊게 제2 불순물을 주입한다. 즉, 제1 비단결정 반도체층(20)의 깊이를 도핑 타겟 깊이로 정하여 제2 불순물이 도핑되도록 한다. 이러한 방법을 사용하면, 제1 비단결정 반도체층(20)의 후면에 존재하는 제1 도전층에도 일정 농도 이상의 제2 불순물이 도핑되어 제2 도전층(32)이 형성된다. 제2 도전층(32)은 제1 불순물과 제2 불순물을 모두 포함한다. 제2 도전층(32)에서 제1 불순물의 농도가 제2 불순물의 농도보다 크거나 같게 된다. 도핑이 완성되면, 제2 집합전극(51)을 형성하고, 제1 실시예에 따른 제조 방법과 마찬가지로 제2 집합전극(51) 주위에 트렌치를 형성한다.
상기 반도체 기판(10) 후면의 제1 영역과 제2 영역의 사이에는 제1 비단결정 반도체층(20), 및 제2 불순물을 포함하는 제2 비단결정 반도체층(21) 등이 형성되어 있어, 상기 반도체 기판(10) 후면의 표면을 보호하고 있다. 본 발명의 실시예에서는 비단결정 반도체층(20, 21)으로 반도체 기판의 후면을 보호하고 있으나 유기물, 무기물 등 다른 물질로 표면을 보호할 수도 있다.
<실시예3>
도 8은 본 발명의 제3 실시예에 의한 광기전력 변환소자의 단면도이다.
도 8에 도시된 바와 같이 본 발명의 제3 실시예에 해당하는 광기전력 변환소자는 광기전력 변환소자를 구성하는 어느 한 부분 이상에 형성된 텍스쳐(texture)을 포함할 수 있다.
반도체 기판(100)의 표면이 텍스쳐링(texturing) 되어있다. 반도체 기판(100)의 전면 또는 후면이 텍스쳐링되어 있을 수 있고, 도 8과 같이 전면 및 후면이 모두 텍스쳐링되어 있을 수도 있다.
텍스쳐링 방법으로는 KOH 또는 NaOH 등의 용액과 IPA(이소 프로필 알코올) 혼합용액에 반도체 기판(100)을 담근다. 이렇게 하면 약 5㎛의 높이를 갖는 피라미드 형태의 텍스쳐가 형성된다. 이 후, HF와 HNO3 등의 혼합용액으로 2차 텍스쳐링 후 NH4OH 또는 HCl 등의 용액으로 처리 한다. 이렇게 반도체 기판(100)의 전면과 후면에 텍스쳐을 형성하면, 이후의 공정에서 추가의 레이어(layer)가 형성되어도 반도체 기판(100)의 텍스쳐 형상을 따라서 레이어가 형성된다. 광흡수층에 상기와 같이 텍스쳐를 형성하면, 입사된 광의 광경로가 길어져서 광흡수효율이 높아진다.
반도체 기판(100)의 전면에는 보호층(600)과 반사 방지막(700)이 형성된다. 보호층(600)과 반사 방지막(700)의 역할 및 기능은 상기 제1 실시예에서 설명한 것과 동일하다.
반도체 기판(100)의 후면에는 제1 비단결정 반도체층(200)이 형성되어 있고, 텍스쳐를 따라서 형성되어 있다. 상기 제1 비단결정 반도체층(200)의 후면의 제1 영역에는 제1 불순물을 포함하는 제1 도전층(300)이 형성되어 있다. 제1 불순물은 P타입 또는 N타입의 불순물일 수 있으며, 상기 반도체 기판(100)의 불순물과는 다 른 성질(전기적으로 반대의 특성)의 불순물일 수 있다. 예를 들어 반도체 기판(100)이 N타입의 불순물을 포함할 경우에는, 제1 도전층(300)은 P타입의 불순물을 포함 할 수 있다. 상기 제1도전층의 후면에는 투명도전층(400)이 형성되어 있고, 그 후면에는 제1 집합전극(500)이 형성되어 있다.
상기 제1 비단결정 반도체층(200) 후면의 제2 영역에는 상기 제1 불순물과 제2 불순물 포함하는 제2 도전층(310)이 형성되어 있다. 제1 불순물은 P타입 또는 N타입의 불순물일 수 있으며, 제2 불순물은 상기 제1 불순물과는 다른 성질의 불순물일 수 있다. 예를 들어 제1 도전층(300)이 P타입의 불순물을 포함할 경우에는, 제2 도전층(300)은 P타입, N타입의 불순물을 모두 포함할 수 있다. 상기 제2 도전층(310)에서 제2 불순물의 농도가 제1 불순물의 농도보다 크다. 즉, 제2 도전층(310)은 제1 불순물과 제2 불순물을 모두 포함하지만, 제2 불순물의 농도가 제1 불순물의 농도보다 크므로, 전기적으로는 제1 도전층(300)과는 반대의 특성을 갖게 된다. 예를 들어, 제2 도전층(310) 내에서 제2 불순문의 농도는 제1 불순물의 농도의 2 내지 10배일 수 있다. 상기 제2 도전층(310)의 후면에는 투명 도전층(400)이 형성되어 있고, 그 후면에는 제2 집합전극(510)이 형성되어 있다.
상기 제1 영역과 제2 영역 사이에는 트렌치가 형성되어 있어 제1 영역과 제2 영역을 구분하고 있으며, 상기 트렌치와 중첩되는 반도체 기판(100)의 후면에는 제1 비결정성 반도체층(200)이 형성되어 있어 반도체 기판(100)의 표면을 보호한다.
<실시예4>
도 9는 본 발명의 제4 실시예에 의한 광기전력 변환소자의 단면도이다.
도 9에 나타낸 본 발명의 제4 실시예에 해당하는 광기전력 변환소자도 실시예3과 같이 반도체 기판(100)의 표면에 텍스쳐를 포함한다. 본 발명의 제4 실시예에 따른 광기전력 변환소자는 표면에 텍스쳐를 가진 반도체 기판(100), 보호층(600), 반사 방지막(700), 비단결정 반도체층(200, 210), 제1 도전층(300), 제2 도전층(320), 투명 도전층(400), 집합전극(500, 510)을 포함한다.
여기서, 반도체 기판(100), 보호층(600), 반사 방지막(700)의 역할 및 기능에 관한 설명은 제1 실시예와 동일하다.
반도체 기판(100)의 후면에는 비단결정 반도체층(200, 210)이 형성되어 있다. 비단결정 반도체층(200, 210)의 제1 영역에는 도핑되지 않은 진성층, 즉 제1 비단결정 반도체층(200)이 존재하고, 그 후면에는 제1 불순물을 포함하는 제1 도전층(300), 그 후면에는 투명 도전층(400), 제1 집합전극(500)이 형성된다. 비단결정 반도체층(200, 210)의 제2 영역에는 제2 불순물을 포함하는 제2 비단결정 반도체층(210)이 형성되어 있다. 상기 제2 불순물을 포함하는 제2 비단결정 반도체층(210)의 후면에는 제2 도전층(320)가 형성되어 있다. 제2 도전층(320)는 상기 제1 불순물과 상기 제2 불순물을 모두 포함하며, 제1 불순물의 농도가 제2 불순물의 농도보다 크거나 같게 된다. 제2 도전층(320)의 후면에는 투명 도전층(400), 제2 집합전극(510)이 형성되어 있다.
본 발명의 제4 실시예에 따른 광기전력 변환소자의 제조 방법을 살펴보면 다음과 같다. 전면에 보호층(600)과 반사 방지막(700)을 가진 반도체 기판(100)의 후면에 제1 비단결정 반도체층(200)을 형성한 뒤, 제1 불순물을 포함하는 도전 층(300), 투명 도전층(400)을 형성한 뒤, 제1 영역에 제1 집합전극(50)을 형성한다. (도 1 내지 도 4에 도시된 제1 실시예과 실질적으로 동일함.) 그 후 제1 집합전극(500)을 마스크로 하여 제2 영역을 제2 불순물로 도핑한다. 이때 제1 실시예에 따른 제조 방법과는 달리, 제1 도전층(300)이 형성된 깊이 보다 더 깊게 제2 불순물을 주입한다. 즉, 제1 비단결정 반도체층(200)의 깊이를 도핑 타겟 깊이로 정하여 제2 불순물이 도핑되도록 한다. 이러한 방법을 사용하면, 제1 비단결정 반도체층(200)의 후면에 존재하는 제1 도전층에도 일정 농도 이상의 제2 불순물이 도핑되어 제2 도전층(320)이 형성된다. 제2 도전층(320)은 제1 불순물과 제2 불순물을 모두 포함한다. 제2 도전층(320)에서 제1 불순물의 농도가 제2 불순물의 농도보다 크거나 같게 된다. 도핑이 완성되면, 제2 집합전극(510)을 형성하고, 제1 실시예에 따른 제조 방법과 마찬가지로 제2 집합전극(510) 주위에 트렌치를 형성한다.
상기 반도체 기판(100) 후면의 제1 영역과 제2 영역의 사이에는 제1 비단결정 반도체층(200), 및 제2 불순물을 포함하는 제2 비단결정 반도체층(210) 등이 형성되어 있어, 상기 반도체 기판(10) 후면의 표면을 보호하고 있다. 본 발명의 실시예에서는 비결정성 반도체층(200, 210)으로 반도체 기판의 후면을 보호하고 있으나 유기물, 무기물 등 다른 물질로 표면을 보호할 수도 있다.
<실시예 5에 따른 제조 방법>
도 10 내지 도 12는 본 발명의 제5 실시예에 의한 광기전력 변환소자의 제조 방법을 설명하기 위한 단면도들이다.
우선, 도 10을 참조하면, 반도체 기판(100)의 전면 또는 후면에 텍스쳐링을 형성한다. 전술한 것과 같이, KOH 또는 NaOH 등의 용액과 IPA(이소 프로필 알코올) 혼합용액에 반도체 기판(100)을 담근다. 이렇게 하면 약 5㎛의 높이를 갖는 피라미드 형태의 텍스쳐가 형성된다. 이 후, HF와 HNO3 등의 혼합용액으로 2차 텍스쳐링 후 NH4OH 또는 HCl 등의 용액으로 처리할 수 있다.
이어서, 반도체 기판(100)의 후면에, 제1 비단결정 반도체층(200), 제1 불순물(예를 들어, P타입 불순물)을 포함하는 제1 도전층(300), 제1 투명도전층(400)을 순차적으로 형성한다. 예를 들어, PECVD 방식 또는 스퍼터링 방식 등을 이용하여 형성할 수 있다.
이어서, 반도체 기판(10)의 제1 영역에 제1 집합전극(50)을 형성한다. 제1 집합전극(50)은 은(Ag), 금(Au), 구리(Cu), 알루미늄(Al) 및 이들의 합금 등으로 이루어져 있으며, 상기 나열된 금속을 포함하는 전도성 페이스트(paste) 등을 사용하여 잉크젯, 스크린 프린팅, 그라비아 인쇄, 옵셋 인쇄 등의 방법을 통하여 형성될 수 있다. 또한 스퍼터링 등의 진공증착법을 통하여 형성될 수도 있다. 도 4에 도시된 바와 같이 제1 영역에 제1 집합전극(50)을 형성한다. 스퍼터링 등의 방법을 통하여 제1 집합전극(50)이 형성된 경우에는 포토리소그라피를 이용하여 제1 영역에만 제1 집합전극(50)이 형성되도록 패터닝한다.
도 11을 참조하면, 반도체 기판(10)의 제2 영역에 형성된 제1 투명도전층(400), 제1 도전층(300), 제1 비단결정 반도체층(200)를 제거한다.
구체적으로 설명하면, 먼저, 습식 식각을 이용하여 제1 투명도전층(400)의 일부를 제거한다.
제1 투명도전층(400)의 일부를 습식 식각을 이용하여 제거하더라도, 투명도전층(400)과 제1 접합전극(500)의 식각 선택비는 확보할 수 있다. 왜냐하면, 제1 접합전극(500)의 높이를 예를 들어, 40㎛까지 형성할 수 있고, 제1 투명도전층(400)의 두께는 전술한 것과 같이 10-1000Å로 형성할 수 있다. 따라서, 제1 투명도전층(400)과 제1 접합전극(500)의 두께차이는 약 100배 이상 차이난다. 따라서, 식각 선택비 확보는 충분히 할 수 있다.
또한, 습식 식각을 할 때 사용가능한 에천트(etchant)는 예를 들어, HCL+HNO3+D.I의 ITO 에천트나 H3PO4+CH3COOH+HNO3+D.I의 통합 에천트를 사용할 수 있다.
이어서, 건식 식각을 이용하여 노출된 제1 도전층(300)을 식각한다.
건식 식각을 사용할 때에는 황(S)이 포함되지 않은 식각가스를 사용할 수 있다. 예를 들어, CxFy 계열의 식각 가스를 사용할 수 있다. CxFy 계열의 식각 가스의 예로는 C4F6,C4F8,C5F8 등이 있다. 왜냐 하면, 제1 접합전극(500)에 은(Ag)가 포함되어 있는 경우, 황을 포함하는 식각가스는 황(S)과 은(Ag)이 만나, AgS 를 잘 형성하기 때문이다. 특히, 온도가 높을수록 AgS는 더 빨리 형성될 수 있다.
도 12를 참조하면, 반도체 기판(10)의 후면 전체에 제2 비단결정 반도체층(200a), 제2 불순물(예를 들어, N타입 불순물)을 포함하는 제2 도전층(310a), 제2 투명도전층(400a)을 순차적으로 형성한다.
도 13을 참조하면, 반도체 기판(10)의 후면의 제2 영역 상에, 제2 접합전극(510)을 형성한다.
이어서, 반도체 기판(10)의 후면의 제1 영역 상에 형성되어 있는 제2 비단결정 반도체층(200a), 제2 도전층(310a), 제2 투명도전층(400a)를 제거하여. 광기전력 변환 소자를 완성한다. 제거한 후에 제2 영역 상에 남아있는 제2 도전층(310), 투명도전층(400)은 각각, 제1 영역 상에 남아있는 제1 도전층(300), 투명도전층(400)과 서로 이격된다. 결과물은 도 8과 유사하게 완성된다.
도 1은 본 발명의 제1 실시예에 의한 광기전력 변환소자의 단면도이다.
도 2 내지 도 6은 본 발명의 제1 실시예에 의한 광기전력 변환소자의 제조 방법을 나타낸 광기전력 변환소자의 단면도이다.
도 7은 본 발명의 제2 실시예에 의한 광기전력 변환소자의 단면도이다.
도 8은 본 발명의 제3 실시예에 의한 광기전력 변환소자의 단면도이다.
도 9는 본 발명의 제4 실시예에 의한 광기전력 변환소자의 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
10: 반도체 기판 20: 비단결정 반도체층
30: 제1 도전층 40: 투명 도전층
50: 집합전극 60: 보호층

Claims (23)

  1. 전면과 후면을 가진 반도체 기판;
    상기 반도체 기판 전면에 형성된 보호층;
    상기 반도체 기판 후면에 형성된 제1 비단결정 반도체층;
    상기 제1 비단결정 반도체층 후면의 제1 영역에 형성되고 제1 불순물을 포함하는 제1 도전층; 및
    상기 제1 비단결정 반도체층 후면의 제2 영역에 형성되고 상기 제1 불순물과 제2 불순물을 포함하는 제2 도전층을 포함하는 광기전력 변환 소자.
  2. 제1항에 있어서, 상기 제1 불순물의 농도는 상기 제2 불순물의 농도보다 작은 것이 특징인 광기전력 변환 소자.
  3. 제2항에 있어서, 상기 제2 불순물의 농도는 제1 불순물의 농도의 2배-10배인 광기전력 변환소자.
  4. 제3항에 있어서, 상기 제1 및 제2 도전층의 후면에 형성된 투명 도전층; 및
    상기 제1 영역 및 상기 제2 영역에 해당하는 상기 투명 도전층의 후면에 위치하는 집합전극을 더 포함하는 광기전력 변환 소자.
  5. 제4항에 있어서, 상기 반도체 기판, 상기 제1 비단결정 반도체층, 상기 제1 도전층, 상기 제2 도전층 및 상기 투명 도전층 중 어느 하나는 요철을 포함하는 광기전력 변환 소자.
  6. 제4항에 있어서, 상기 제1 불순물은 3족 또는 5족 원소를 포함하며, 상기 제2 불순물은 3족 또는 5족 원소를 포함하며, 상기 제1 불순물과 상기 제2 불순물은 서로 다른 족의 원소를 포함하는 광기전력 변환소자.
  7. 전면과 후면을 가진 반도체 기판;
    상기 반도체 기판 전면에 형성된 보호층;
    상기 반도체 기판 후면의 제1 영역에 형성된 제1 비단결정 반도체층;
    상기 제1 비단결정 반도체층 후면에 형성되고 제1 불순물을 포함하는 제1 도전층;
    상기 반도체 기판 후면의 제2 영역에 형성되고 제2 불순물을 포함하는 제2 비단결정 반도체층; 및
    상기 제2 비단결정 반도체층 후면에 형성되고 상기 제1 불순물과 상기 제2 불순물을 포함하는 제2 도전층을 포함하는 광기전력 변환 소자.
  8. 제7항에 있어서, 상기 제2 도전층에서 상기 제1 불순물의 농도는 상기 제2 불순물의 농도보다 크거나 같은 것이 특징인 광기전력 변환 소자.
  9. 제8항에 있어서, 상기 제2 비단결정 반도체층 내의 상기 제2 불순물의 농도는 상기 제1 도전층 내의 상기 제1 불순물의 농도와 동일한 것이 특징인 광기전력 변환 소자.
  10. 제9항에 있어서, 상기 제1 및 제2 도전층의 후면에 형성된 투명 도전층; 및
    상기 제1 영역과 상기 제2 영역에 해당하는 상기 투명 도전층의 후면에 위치하는 집합전극을 더 포함하는 광기전력 변환 소자.
  11. 제10항에 있어서, 상기 반도체 기판, 상기 제1 비단결정 반도체층, 상기 제1 도전층, 상기 제2 도전층 및 상기 투명 도전층 중 어느 하나는 요철을 포함하는 광기전력 변환 소자.
  12. 제10항에 있어서, 상기 제1 불순물은 3족 또는 5족 원소를 포함하며, 상기 제2 불순물은 3족 또는 5족 원소를 포함하며, 상기 제1 불순물과 상기 제2 불순물은 서로 다른 족의 원소를 포함하는 광기전력 변환소자.
  13. 반도체 기판의 전면에 보호층을 형성하는 단계;
    상기 반도체 기판의 후면에 제1 비단결정 반도체층, 제1 불순물을 포함하는 제1 도전층, 및 투명 도전층을 순차적으로 형성하는 단계;
    상기 투명 도전층 후면의 제1 영역에 제1 집합전극을 형성하는 단계; 및
    상기 제1 집합전극이 형성되지 않은 제2 영역에 해당하는 상기 제1 도전층에 제2 불순물을 주입하여, 상기 제1 불순물과 제2 불순물을 포함하는 제2 도전층을 형성하는 단계를 포함하는 광기전력 변환 소자의 제조 방법.
  14. 제13항에 있어서, 상기 제1 집합전극을 마스크로 하여 상기 제2 영역에 상기 제2 불순물을 도핑하는 광기전력 변환 소자의 제조 방법.
  15. 제14항에 있어서, 상기 제2 도전층에서 상기 제2 불순물의 농도가 상기 제1 불순물의 농도보다 큰 것이 특징인 광기전력 변환소자의 제조 방법.
  16. 제15항에 있어서, 상기 제2 영역에 해당하는 상기 투명 도전층의 후면에 제2 집합전극을 형성하는 단계를 더 포함하는 광기전력 변환소자의 제조 방법.
  17. 제14항에 있어서,
    상기 제2 도전층에서 상기 제2 불순물의 농도가 상기 제1 불순물의 농도보다 작거나 같은 것이 특징인 광기전력 변환소자의 제조 방법.
  18. 제17항에 있어서, 상기 제2 불순물을 주입하는 동안 상기 제2 영역에 해당하는 상기 제1 비단결정 반도체층에 상기 제2 불순물이 도핑되어 제2 비단결정 반도 체층을 형성하는 광기전력변환소자의 제조 방법.
  19. 제18항에 있어서, 상기 제2 영역에 해당하는 상기 투명 도전층의 후면에 제2 집합전극을 형성하는 단계를 더 포함하는 광기전력 변환소자의 제조 방법.
  20. 반도체 기판의 전면에 보호층을 형성하는 단계;
    상기 반도체 기판의 후면에 제1 비단결정 반도체층, 제1 불순물을 포함하는 제1 도전층, 및 제1 투명 도전층을 순차적으로 형성하는 단계;
    상기 반도체 기판의 후면의 제1 영역에서, 상기 제1 투명 도전층 상에 제1 접합전극을 형성하는 단계; 및
    상기 반도체 기판의 후면의 제2영역에 형성된 상기 제1 투명도전층, 상기 제1 도전층, 상기 제1 비단결정 반도체층를 제거하는 단계;
    상기 반도체 기판의 후면 전체에 제2 비단결정 반도체층, 제2 불순물을 포함하는 제2 도전층, 제2 투명도전층을 순차적으로 형성하는 단계;
    상기 반도체 기판의 후면의 제2 영역에서, 상기 제2 투명도전층 상에 제2 접합전극을 형성하는 단계; 및
    상기 반도체 기판의 후면의 제1 영역에 형성되어 있는 상기 제2 비단결정 반도체층, 상기 제2 도전층, 상기 제2 투명도전층를 제거하는 단계를 포함하는 광기전력 변환소자의 제조 방법.
  21. 제 20항에 있어서,
    상기 반도체 기판의 후면의 제2영역에 형성된 제1 투명도전층, 제1 도전층, 제1 비단결정 반도체층를 제거하는 단계는,
    습식 식각을 이용하여 상기 제1 투명도전층을 제거하는 단계와,
    건식 식각을 이용하여 상기 제1 도전층을 제거하는 단계를 포함하는 광기전력 변환소자의 제조 방법.
  22. 제 21항에 있어서, 상기 건식 식각은 황(S)가 포함되지 않은 식각가스를 사용하는 광기전력 변환소자의 제조 방법.
  23. 제 22항에 있어서, 상기 황(S)가 포함되지 않은 식각가스는 CxFy 계열의 식각가스인 광기전력 변환소자의 제조 방법.
KR1020080133646A 2008-12-24 2008-12-24 광기전력 변환 소자 및 그의 제조방법 KR101539047B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080133646A KR101539047B1 (ko) 2008-12-24 2008-12-24 광기전력 변환 소자 및 그의 제조방법
US12/476,645 US8802972B2 (en) 2008-12-24 2009-06-02 Photoelectric conversion device and manufacturing method thereof
EP15180951.4A EP2996163B1 (en) 2008-12-24 2009-10-24 Photoelectric conversion device and manufacturing method thereof
EP09013446.1A EP2202807B1 (en) 2008-12-24 2009-10-24 Photoelectric conversion device and manufacturing method thereof
US13/359,606 US8969713B2 (en) 2008-12-24 2012-01-27 Method of manufacturing photoelectric conversion device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080133646A KR101539047B1 (ko) 2008-12-24 2008-12-24 광기전력 변환 소자 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20100075045A true KR20100075045A (ko) 2010-07-02
KR101539047B1 KR101539047B1 (ko) 2015-07-23

Family

ID=42102825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080133646A KR101539047B1 (ko) 2008-12-24 2008-12-24 광기전력 변환 소자 및 그의 제조방법

Country Status (3)

Country Link
US (2) US8802972B2 (ko)
EP (2) EP2996163B1 (ko)
KR (1) KR101539047B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120022009A (ko) * 2010-08-25 2012-03-09 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR101275575B1 (ko) * 2010-10-11 2013-06-14 엘지전자 주식회사 후면전극형 태양전지 및 이의 제조 방법
KR20140143277A (ko) * 2013-06-05 2014-12-16 엘지전자 주식회사 태양 전지 및 이의 제조 방법

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9012766B2 (en) 2009-11-12 2015-04-21 Silevo, Inc. Aluminum grid as backside conductor on epitaxial silicon thin film solar cells
EP2507839B1 (en) * 2009-11-30 2018-04-04 IMEC vzw Method for manufacturing photovoltaic modules comprising back-contact cells
US20110180138A1 (en) * 2010-01-25 2011-07-28 Hitachi Chemical Company, Ltd. Paste composition for electrode and photovoltaic cell
US20120318340A1 (en) * 2010-05-04 2012-12-20 Silevo, Inc. Back junction solar cell with tunnel oxide
US9214576B2 (en) 2010-06-09 2015-12-15 Solarcity Corporation Transparent conducting oxide for photovoltaic devices
US9773928B2 (en) 2010-09-10 2017-09-26 Tesla, Inc. Solar cell with electroplated metal grid
US9800053B2 (en) 2010-10-08 2017-10-24 Tesla, Inc. Solar panels with integrated cell-level MPPT devices
US9054256B2 (en) 2011-06-02 2015-06-09 Solarcity Corporation Tunneling-junction solar cell with copper grid for concentrated photovoltaic application
JP5927027B2 (ja) * 2011-10-05 2016-05-25 株式会社半導体エネルギー研究所 光電変換装置
KR101826912B1 (ko) * 2011-11-07 2018-02-08 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 광전변환소자 및 그 제조 방법
KR101219330B1 (ko) * 2011-11-30 2013-01-22 현대자동차주식회사 박판 유리 기판을 이용한 염료감응 태양전지 모듈 및 그 제조방법
US8679889B2 (en) 2011-12-21 2014-03-25 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell
US8597970B2 (en) * 2011-12-21 2013-12-03 Sunpower Corporation Hybrid polysilicon heterojunction back contact cell
JP6042679B2 (ja) * 2012-09-26 2016-12-14 シャープ株式会社 光電変換素子および光電変換素子の製造方法
US9865754B2 (en) 2012-10-10 2018-01-09 Tesla, Inc. Hole collectors for silicon photovoltaic cells
JP6114029B2 (ja) * 2012-12-19 2017-04-12 順司 廣兼 光起電力素子およびその製造方法
WO2014110520A1 (en) 2013-01-11 2014-07-17 Silevo, Inc. Module fabrication of solar cells with low resistivity electrodes
US10074755B2 (en) 2013-01-11 2018-09-11 Tesla, Inc. High efficiency solar panel
US9412884B2 (en) 2013-01-11 2016-08-09 Solarcity Corporation Module fabrication of solar cells with low resistivity electrodes
WO2014185537A1 (ja) * 2013-05-17 2014-11-20 株式会社カネカ 太陽電池およびその製造方法、ならびに太陽電池モジュール
KR101622089B1 (ko) * 2013-07-05 2016-05-18 엘지전자 주식회사 태양 전지 및 이의 제조 방법
DE102014001363B3 (de) 2014-01-31 2015-04-09 Technische Universität Bergakademie Freiberg Verfahren zur Erzeugung von Texturen oder von Polituren auf der Oberfläche von monokristallinen Siliciumwafern
US10309012B2 (en) 2014-07-03 2019-06-04 Tesla, Inc. Wafer carrier for reducing contamination from carbon particles and outgassing
US9899546B2 (en) 2014-12-05 2018-02-20 Tesla, Inc. Photovoltaic cells with electrodes adapted to house conductive paste
US9947822B2 (en) 2015-02-02 2018-04-17 Tesla, Inc. Bifacial photovoltaic module using heterojunction solar cells
JP6613252B2 (ja) * 2015-02-09 2019-11-27 シャープ株式会社 光電変換素子
US9761744B2 (en) 2015-10-22 2017-09-12 Tesla, Inc. System and method for manufacturing photovoltaic structures with a metal seed layer
US9842956B2 (en) 2015-12-21 2017-12-12 Tesla, Inc. System and method for mass-production of high-efficiency photovoltaic structures
US10115838B2 (en) 2016-04-19 2018-10-30 Tesla, Inc. Photovoltaic structures with interlocking busbars
JP2018026388A (ja) * 2016-08-08 2018-02-15 パナソニックＩｐマネジメント株式会社 太陽電池及び太陽電池の製造方法
US10672919B2 (en) 2017-09-19 2020-06-02 Tesla, Inc. Moisture-resistant solar cells for solar roof tiles
CN108231954B (zh) * 2018-01-03 2019-10-11 维科诚（苏州）光伏科技有限公司 一种太阳能电池的制备方法
US11190128B2 (en) 2018-02-27 2021-11-30 Tesla, Inc. Parallel-connected solar roof tile modules
JP7356445B2 (ja) * 2018-10-31 2023-10-04 株式会社カネカ 太陽電池の製造方法、太陽電池、および太陽電池モジュール
WO2021201030A1 (ja) * 2020-03-30 2021-10-07 株式会社カネカ 太陽電池および太陽電池の製造方法
CN117558835A (zh) * 2023-12-14 2024-02-13 天合光能股份有限公司 太阳能电池及其制作方法、光伏组件及光伏系统

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2756861C2 (de) * 1977-12-20 1983-11-24 Max Planck Gesellschaft zur Förderung der Wissenschaften e.V., 3400 Göttingen Verfahren zum Ändern de Lage des Fermi-Niveaus von amorphem Silicium durch Dotieren mittels Ionenimplantation
US5053083A (en) * 1989-05-08 1991-10-01 The Board Of Trustees Of The Leland Stanford Junior University Bilevel contact solar cells
JPH0793453B2 (ja) * 1992-03-11 1995-10-09 株式会社日立製作所 シリコン太陽電池素子の製造方法
US5641362A (en) 1995-11-22 1997-06-24 Ebara Solar, Inc. Structure and fabrication process for an aluminum alloy junction self-aligned back contact silicon solar cell
JP3578539B2 (ja) * 1996-02-08 2004-10-20 三菱電機株式会社 太陽電池の製造方法および太陽電池構造
US6180869B1 (en) 1997-05-06 2001-01-30 Ebara Solar, Inc. Method and apparatus for self-doping negative and positive electrodes for silicon solar cells and other devices
JP2001189478A (ja) 1999-12-28 2001-07-10 Sanyo Electric Co Ltd 半導体素子及びその製造方法
EP1519422B1 (en) * 2003-09-24 2018-05-16 Panasonic Intellectual Property Management Co., Ltd. Photovoltaic cell and its fabrication method
DE102004050269A1 (de) 2004-10-14 2006-04-20 Institut Für Solarenergieforschung Gmbh Verfahren zur Kontakttrennung elektrisch leitfähiger Schichten auf rückkontaktierten Solarzellen und Solarzelle
US20070169808A1 (en) * 2006-01-26 2007-07-26 Kherani Nazir P Solar cell
US20080000522A1 (en) * 2006-06-30 2008-01-03 General Electric Company Photovoltaic device which includes all-back-contact configuration; and related processes
FR2906406B1 (fr) * 2006-09-26 2008-12-19 Commissariat Energie Atomique Procede de realisation de cellule photovoltaique a heterojonction en face arriere.
JP2009152222A (ja) * 2006-10-27 2009-07-09 Kyocera Corp 太陽電池素子の製造方法
US20080173347A1 (en) * 2007-01-23 2008-07-24 General Electric Company Method And Apparatus For A Semiconductor Structure
US7851698B2 (en) * 2008-06-12 2010-12-14 Sunpower Corporation Trench process and structure for backside contact solar cells with polysilicon doped regions

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120022009A (ko) * 2010-08-25 2012-03-09 엘지전자 주식회사 태양 전지 및 그 제조 방법
KR101275575B1 (ko) * 2010-10-11 2013-06-14 엘지전자 주식회사 후면전극형 태양전지 및 이의 제조 방법
US9082920B2 (en) 2010-10-11 2015-07-14 Lg Electronics Inc. Back contact solar cell and manufacturing method thereof
KR20140143277A (ko) * 2013-06-05 2014-12-16 엘지전자 주식회사 태양 전지 및 이의 제조 방법
US10658529B2 (en) 2013-06-05 2020-05-19 Lg Electronics Inc. Solar cell and manufacturing method thereof

Also Published As

Publication number Publication date
EP2202807A2 (en) 2010-06-30
EP2202807A3 (en) 2011-03-30
EP2996163B1 (en) 2018-01-03
EP2996163A2 (en) 2016-03-16
US20100154869A1 (en) 2010-06-24
EP2202807B1 (en) 2018-08-08
US20120129295A1 (en) 2012-05-24
EP2996163A3 (en) 2016-04-06
US8802972B2 (en) 2014-08-12
KR101539047B1 (ko) 2015-07-23
US8969713B2 (en) 2015-03-03

Similar Documents

Publication Publication Date Title
KR101539047B1 (ko) 광기전력 변환 소자 및 그의 제조방법
KR101000064B1 (ko) 이종접합 태양전지 및 그 제조방법
US8872020B2 (en) Heterojunction solar cell based on epitaxial crystalline-silicon thin film on metallurgical silicon substrate design
EP2016627B1 (en) Solar cell having doped semiconductor heterojunction contacts
KR101248163B1 (ko) 이면 접합형 태양 전지 및 그 제조 방법
KR101826912B1 (ko) 광전변환소자 및 그 제조 방법
US8354585B2 (en) Solar cell and method of fabricating the same
JP3205613U (ja) ヘテロ接合太陽電池構造
US20130157404A1 (en) Double-sided heterojunction solar cell based on thin epitaxial silicon
KR101053790B1 (ko) 태양 전지 및 그 제조 방법
KR20130082066A (ko) 광기전력소자 및 제조 방법
KR101612133B1 (ko) Ｍｗｔ형 태양전지 및 그 제조방법
KR20100090015A (ko) 태양전지 및 그 제조방법
KR20150090607A (ko) 태양 전지 및 이의 제조 방법
KR20120106259A (ko) 태양 전지 및 이의 제조방법
KR101643871B1 (ko) 태양전지 및 그 제조방법
US20130127005A1 (en) Photovoltaic device and method of manufacturing the same
KR100968879B1 (ko) 태양전지 및 그 제조방법
US20110120549A1 (en) Thin film solar cell and manufacturing method threof, method for increasing carrier mobility in semiconductor device, and semiconductor device
KR100946683B1 (ko) 태양전지 및 그 제조방법
KR20120062432A (ko) 태양전지 및 그 제조방법
KR101303594B1 (ko) 표면 텍스처가 형성된 유리기판을 이용한 박막형 태양전지 및 이의 제조방법
KR101397024B1 (ko) 광전소자의 제조방법
KR20130087099A (ko) 양면 수광형 태양전지의 제조 방법
KR101026125B1 (ko) 불순물을 포함하는 전극을 이용한 태양전지 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20081224

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20110630

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20120913

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20131004

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20131206

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20081224

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150116

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20150330

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20150116

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

AMND Amendment
J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20150529

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20150330

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Appeal identifier: 2015101003101

Request date: 20150529

N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20150629

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20150529

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20150529

Patent event code: PB09011R01I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20150714

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20150630

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20150717

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20150717

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180718

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20180718

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20190620

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20190620

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20210621

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20220701

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20230620

Start annual number: 9

End annual number: 9