[go: up one dir, main page]

JP5927027B2 - 光電変換装置 - Google Patents

光電変換装置 Download PDF

Info

Publication number
JP5927027B2
JP5927027B2 JP2012107481A JP2012107481A JP5927027B2 JP 5927027 B2 JP5927027 B2 JP 5927027B2 JP 2012107481 A JP2012107481 A JP 2012107481A JP 2012107481 A JP2012107481 A JP 2012107481A JP 5927027 B2 JP5927027 B2 JP 5927027B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
silicon semiconductor
silicon
type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012107481A
Other languages
English (en)
Other versions
JP2013093543A (ja
JP2013093543A5 (ja
Inventor
貴史 廣瀬
貴史 廣瀬
楠本　直人
直人 楠本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012107481A priority Critical patent/JP5927027B2/ja
Priority to US13/628,458 priority patent/US8987738B2/en
Priority to CN201210367388.XA priority patent/CN103035753B/zh
Publication of JP2013093543A publication Critical patent/JP2013093543A/ja
Priority to US14/627,298 priority patent/US9761749B2/en
Publication of JP2013093543A5 publication Critical patent/JP2013093543A5/ja
Application granted granted Critical
Publication of JP5927027B2 publication Critical patent/JP5927027B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/16—Photovoltaic cells having only PN heterojunction potential barriers
    • H10F10/164—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells
    • H10F10/165—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells
    • H10F10/166—Photovoltaic cells having only PN heterojunction potential barriers comprising heterojunctions with Group IV materials, e.g. ITO/Si or GaAs/SiGe photovoltaic cells the heterojunctions being Group IV-IV heterojunctions, e.g. Si/Ge, SiGe/Si or Si/SiC photovoltaic cells the Group IV-IV heterojunctions being heterojunctions of crystalline and amorphous materials, e.g. silicon heterojunction [SHJ] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/17—Photovoltaic cells having only PIN junction potential barriers
    • H10F10/174—Photovoltaic cells having only PIN junction potential barriers comprising monocrystalline or polycrystalline materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/10—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material
    • H10F71/103—Manufacture or treatment of devices covered by this subclass the devices comprising amorphous semiconductor material including only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/10—Semiconductor bodies
    • H10F77/12—Active materials
    • H10F77/122—Active materials comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/548—Amorphous silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)

Description

本発明は、光電変換装置に関する。
近年、地球温暖化対策として、発電時に二酸化炭素の排出の無い光電変換装置が注目されている。その代表例としては、単結晶シリコンや多結晶シリコンなどの結晶性シリコン基板を用いた太陽電池が知られている。
結晶性シリコン基板を用いた太陽電池では、結晶性シリコン基板の導電型とは逆の導電型となる層を不純物の拡散で該結晶性シリコン基板の一方の面側に形成する、所謂ホモ接合を有する構成が広く用いられている。
また、結晶性シリコン基板の一方の面に、該結晶性シリコン基板とは光学バンドギャップおよび導電型の異なる非晶質シリコンを成膜し、ヘテロ接合を形成した構成も知られている（特許文献１、２参照）。
特開平４−１３０６７１号公報 特開平１０−１３５４９７号公報
上述したヘテロ接合を有する太陽電池では、一導電型の単結晶半導体基板と該単結晶シリコン基板とは逆の導電型を有する非晶質半導体層との間にｉ型の非晶質半導体層を介在したｐ−ｎ接合を形成している。
上記ｐ−ｎ接合領域におけるｉ型の非晶質半導体層の介在は、単結晶半導体基板の表面欠陥を終端するとともに急峻な接合を形成する効果を奏し、ヘテロ界面でのキャリアの再結合低減に寄与する。
一方、窓層として設けられる該単結晶シリコン基板とは逆の導電型を有する非晶質半導体層、および上記ｉ型の非晶質半導体層は、光吸収損失の一要因となっている。
窓層においても光キャリアは発生するが、窓層内では少数キャリアが再結合しやすく、電流として取り出せる光キャリアのほとんどはｐ−ｎ接合より裏面電極側の結晶性シリコン基板内で発生する。つまり、窓層で吸収された光は実質的に利用されない。
また、上記ｉ型の非晶質半導体層は、非晶質であるが故に電気伝導度が小さいこともあり、抵抗損失の要因ともなっている。
したがって、本発明の一態様は、光吸収損失の少ない光電変換装置を提供することを目的の一つとする。また、抵抗損失の少ない光電変換装置を提供することを目的の一つとする。
本明細書で開示する本発明の一態様は、第１のシリコン半導体層および第２のシリコン半導体層の積層で窓層が形成された光電変換装置であり、第２のシリコン半導体層は第１のシリコン半導体層よりもキャリア濃度が高く、かつ開口部を有することを特徴とする。
本明細書で開示する本発明の一態様は、結晶性シリコン基板と、結晶性シリコン基板の一方の面に形成された第１のシリコン半導体層と、第１のシリコン半導体層上に形成された開口部を有する第２のシリコン半導体層と、第１のシリコン半導体層および第２のシリコン半導体層上に形成された透光性導電膜と、透光性導電膜上に形成された、第２のシリコン半導体層と重なる第１の電極と、結晶性シリコン基板の他方の面に形成された第３のシリコン半導体層と、第３のシリコン半導体層上に形成された第４のシリコン半導体層と、第４のシリコン半導体層上に形成された第２の電極と、を有することを特徴とする光電変換装置である。
なお、本明細書等における「第１」、「第２」などの序数詞は、構成要素の混同を避けるために付すものであり、順序や数を限定するものではないことを付記する。
上記第４のシリコン半導体層には開口部が形成され、第３のシリコン半導体層および第４のシリコン半導体層上に透光性導電膜が形成されていてもよい。
また、第１の電極は、第２のシリコン半導体層の一部と重ねて形成することができる。
また、本明細書に開示する本発明の他の一態様は、結晶性シリコン基板と、結晶性シリコン基板の一方の面に形成された第１のシリコン半導体層と、第１のシリコン半導体層上に形成された開口部を有する第１の透光性導電膜と、開口部に形成された、第１のシリコン半導体層と接する第２のシリコン半導体層と、第２のシリコン半導体層上に形成された第１の電極と、第１の透光性導電膜、第２のシリコン半導体層および第１の電極を覆う第２の透光性導電膜と、結晶性シリコン基板の他方の面に形成された第３のシリコン半導体層と、第３のシリコン半導体層上に形成された第４のシリコン半導体層と、第４のシリコン半導体層上に形成された第２の電極と、を有することを特徴とする光電変換装置である。
また、本明細書に開示する本発明の他の一態様は、結晶性シリコン基板と、結晶性シリコン基板の一方の面に形成された第１のシリコン半導体層と、第１のシリコン半導体層上に形成された開口部を有する第２のシリコン半導体層と、第２のシリコン半導体層上と重なる第１の電極と、第１のシリコン半導体層、第２のシリコン半導体層および第１の電極を覆う透光性薄膜と、結晶性シリコン基板の他方の面に形成された第３のシリコン半導体層と、第３のシリコン半導体層上に形成された第４のシリコン半導体層と、第４のシリコン半導体層上に形成された第２の電極と、を有することを特徴とする光電変換装置である。
上記結晶性シリコン基板の導電型はｎ型であり、第１のシリコン半導体層および第２のシリコン半導体層の導電型はｐ型であり、第３のシリコン半導体層の導電型はｉ型またはｎ型であり、第４のシリコン半導体層の導電型はｎ型であることが好ましい。
また、第２のシリコン半導体層のキャリア濃度は、第１のシリコン半導体層のキャリア濃度よりも高く、第４のシリコン半導体層のキャリア濃度は、第３のシリコン半導体層のキャリア濃度よりも高くすることが好ましい。
本発明の一態様を用いることにより、光電変換装置の窓層における光吸収損失を少なくすることができる。また、光電変換装置の抵抗損失を少なくすることができる。したがって、変換効率の高い光電変換装置を提供することができる。
本発明の一態様である光電変換装置を説明する平面図および断面図。 本発明の一態様である光電変換装置を説明する平面図および断面図。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置を説明する平面図。 本発明の一態様である光電変換装置を説明する平面図。 本発明の一態様である光電変換装置の作製方法を説明する工程断面図。 本発明の一態様である光電変換装置の作製方法を説明する工程断面図。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置の作製方法を説明する工程断面図。 本発明の一態様である光電変換装置の作製方法を説明する工程断面図。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置を説明する断面図。 本発明の一態様である光電変換装置の作製方法を説明する工程断面図。 本発明の一態様である光電変換装置の作製方法を説明する工程断面図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略することがある。
（実施の形態１）
本実施の形態では、本発明の一態様における光電変換装置、およびその作製方法について説明する。
図１（Ａ）は、本発明の一態様における光電変換装置の平面図であり、図１（Ｂ）は、該平面図の線分Ａ１−Ａ２における断面図である。該光電変換装置は、結晶性シリコン基板１００、該結晶性シリコン基板の一方の面上に形成された第１のシリコン半導体層１１０、第２のシリコン半導体層１２０、透光性導電膜１５０、および第１の電極１７０、並びに、該結晶性シリコン基板の他方の面上に形成された第３のシリコン半導体層１３０、第４のシリコン半導体層１４０、および第２の電極１９０を含んで構成される。なお、第１の電極１７０はグリッド電極であり、第１の電極１７０側が受光面となる。
なお、図１（Ａ）の平面図に示す第１の電極１７０の形状は一例であり、それに限らない。例えば、縦、横の各電極の一方をバスバー電極、他方をフィンガー電極として作用させるために、縦、横の各電極の幅、本数、間隔を実施者が任意に設定することができる。また、図５に示すように、第１の電極１７０と第２のシリコン半導体層１２０が重なる領域を少なくして、受光領域を拡大する構成としてもよい。
また、図１（Ｂ）では、結晶性シリコン基板１００の表裏に凹凸加工を施した例を示している。凹凸加工された面では入射光が多重反射し、光電変換領域内には光が斜めに進行することから光路長を増大させることができる。また、裏面反射光が表面で全反射する、所謂光閉じ込め効果を起こさせることもできる。なお、第１の電極１７０の広幅化や断線を防ぐために、第１のシリコン半導体層１１０が接する結晶性シリコン基板１００の一領域は、凹凸加工をせずに平坦な領域としてもよい。
結晶性シリコン基板１００には一導電型を有する単結晶シリコン基板、または多結晶シリコン基板を用いることができる。本実施の形態においては、結晶性シリコン基板１００にはｎ型の導電型を有する単結晶シリコン基板が用いられる。
上記構造において、結晶性シリコン基板１００の一方の面上に形成される第１のシリコン半導体層１１０および開口部を有する第２のシリコン半導体層１２０には、ｐ型のシリコン半導体層を用いることができる。該ｐ型シリコン半導体層には、例えば、ホウ素、アルミニウム、またはガリウムなどのｐ型の導電型を付与する不純物、および水素を含むシリコン半導体層を用いることができる。
なお、第１のシリコン半導体層１１０には、第２のシリコン半導体層１２０よりもキャリア濃度が低いシリコン半導体層を用いることができる。このような構成を明瞭化するため、本明細書においては、第１のシリコン半導体層１１０などの相対的にキャリア濃度の低いｐ型半導体層の導電型をｐ−型と呼称するのに対し、第２のシリコン半導体層１２０などの相対的にキャリア濃度の高いｐ型半導体層の導電型をｐ＋型と呼称する。
なお、半導体層のキャリア濃度を調整するには、プラズマＣＶＤ法等による成膜時にドーパントガスの流量比率を変化させれば良い。原料ガス（例えば、モノシランなど）に対して、ドーパントガス（例えば、ジボラン、ホスフィンなど）の流量比率を高くするほどキャリア濃度を高くすることができる。または、成膜圧力、温度、電力密度などを変化させることにより、形成された半導体層中の不純物の活性化率を変化させてキャリア濃度を調整することもできる。
なお、本発明の一態様におけるｐ−型シリコン半導体層には、不純物による局在準位の少ない非晶質シリコン半導体層を用いることが好ましい。該非晶質シリコン半導体層の電気伝導度は、暗状態で１×１０−１０Ｓ／ｃｍ〜１×１０−５Ｓ／ｃｍ、好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−６Ｓ／ｃｍ、さらに好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−７Ｓ／ｃｍである。
なお、上記電気伝導度（暗伝導度）を有する非晶質シリコン半導体層は、ｐ型の導電型を付与する不純物を故意に添加することによってｐ−型に制御された非晶質シリコン半導体層である。
また、本発明の一態様におけるｐ＋型シリコン半導体層の電気伝導度は、暗状態で１×１０−５Ｓ／ｃｍより大きいことが好ましい。
ｐ−ｎ接合を用いた光電変換装置では、ｐ−ｎ接合内の電界を高め、拡散電位を高めることが電気特性を向上させる一つの手段となる。一般的にはキャリア濃度の高いｐ＋型半導体またはｎ＋型半導体を用いて接合を形成することで拡散電位を高めることができるが、ｐ＋型半導体およびｎ＋型半導体は導電型を付与する不純物を多く含み、該不純物は局在準位を増加させてしまう。また、該局在準位によって界面準位の生成が進み、接合部近傍でキャリアの再結合が誘発されてしまう。したがって、接合層のキャリア濃度を高めるだけでは、光電変換装置の電気特性の向上は見込めない。
一方、本発明の一態様における光電変換装置では、結晶性シリコン基板１００の一方の面において、ｐ−型シリコン半導体層と、ｐ＋型シリコン半導体層を積層した構成となっている。該ｐ−型シリコン半導体層は、水素を含む欠陥の少ない半導体層であり、結晶性シリコン基板表面の欠陥を終端するパッシベーション層として作用すると同時に、拡散電位を形成する接合層として寄与する。また、該ｐ＋型シリコン半導体層は、さらに拡散電位を高めるように作用する。このような緩やかな接合（ｎ−ｐ−−ｐ＋）が形成される構造により、拡散電位を高めながらも界面準位の影響によるキャリアの再結合を極力抑えることができる。
また、本発明の一態様である光電変換装置では、第２のシリコン半導体層１２０に開口部が設けられている。したがって、該開口部においては、第２のシリコン半導体層１２０を介さずに光電変換領域である結晶性シリコン基板へ光の照射をさせることができる。従来のヘテロ接合型光電変換装置では、界面欠陥を低減させるためのパッシベーション層と拡散電位を高めるための接合層の双方が光電変換領域の全面に積層されていたため、光吸収損失が顕著であった。一方で、本発明の一態様である光電変換装置では、該開口部において、接合層に相当する第２のシリコン半導体層１２０による光吸収がないため、光吸収損失を極めて少なくすることができる。この効果により、特に光電変換装置の短絡電流を向上させることができる。
また、本発明の一態様である光電変換装置は、図２（Ａ）に示す平面図、および図２（Ｂ）に示す該平面図の線分Ｂ１−Ｂ２における断面図の構成を有していてもよい。該光電変換装置は、図１（Ａ）、（Ｂ）に示す光電変換装置とは第２のシリコン半導体層１２０の開口部を少なくした点で異なり、その他の構成は同じである。なお、第２のシリコン半導体層１２０の開口形状や開口面積は図示した例に限らず、自由に設定することができる。
なお、図２（Ａ）の平面図に示す第１の電極１７０の形状は一例であり、それに限らない。例えば、縦、横の各電極の一方をバスバー電極、他方をフィンガー電極として作用させるために、縦、横の各電極の幅、本数、間隔を実施者が任意に設定することができる。また、図６に示すように、第１の電極１７０と第２のシリコン半導体層１２０が重なる領域を少なくして、受光領域を拡大する構成としてもよい。
このような構成とすることで、拡散電位をさらに高めることができ、開放電圧および曲線因子を向上させることができる。なお、図２（Ａ）、（Ｂ）に示す光電変換装置では、一部の第２のシリコン半導体層１２０で光吸収が起こるため、図１（Ａ）、（Ｂ）に示す光電変換装置よりも短絡電流は小さくなる。したがって、両者の構成の選択は、実施者が用途に応じて適宜選択すればよい。
結晶性シリコン基板１００の他方の面上に形成される第３のシリコン半導体層１３０および第４のシリコン半導体層１４０には、ｎ型のシリコン半導体層を用いることができる。該ｎ型半導体層には、例えば、リン、ヒ素、またはアンチモンなどのｎ型の導電型を付与する不純物、および水素を含むシリコン半導体層を用いることができる。
なお、第３のシリコン半導体層１３０には、第４のシリコン半導体層１４０よりもキャリア濃度が低いシリコン半導体層を用いることができる。このような構成を明瞭化するため、本明細書においては、第３のシリコン半導体層１３０などの相対的にキャリア濃度の低いｎ型半導体層の導電型をｎ−型と呼称するのに対し、第４のシリコン半導体層１４０などの相対的にキャリア濃度の高いｎ型半導体層の導電型をｎ＋型と呼称する。
なお、本発明の一態様におけるｎ−型シリコン半導体層には、不純物による局在準位の少ない非晶質シリコン半導体層を用いることが好ましい。該非晶質シリコン半導体層は、水素を含む欠陥の少ない半導体層であり、結晶性シリコン基板１００の表面欠陥を終端するパッシベーション層として作用させることができる。該非晶質シリコン半導体層の電気伝導度は、暗状態で１×１０−９Ｓ／ｃｍ〜１×１０−４Ｓ／ｃｍ、好ましくは１×１０−８Ｓ／ｃｍ〜１×１０−５Ｓ／ｃｍ、さらに好ましくは１×１０−８Ｓ／ｃｍ〜１×１０−６Ｓ／ｃｍである。
なお、上記電気伝導度（暗伝導度）を有する非晶質シリコン半導体層は、ｎ型の導電型を付与する不純物を故意に添加することによってｎ−型に制御された非晶質シリコン半導体層である。
また、本発明の一態様におけるｎ＋型シリコン半導体層の電気伝導度は、暗状態で１×１０−４Ｓ／ｃｍより大きいことが好ましい。
また、ｎ＋型シリコン半導体層である第４のシリコン半導体層１４０と結晶性シリコン基板１００との間には、第３のシリコン半導体層１３０を介してｎ−ｎ＋接合が形成される。つまり、第４のシリコン半導体層１４０は、ＢＳＦ（Ｂａｃｋ Ｓｕｒｆａｃｅ Ｆｉｅｌｄ）層として作用する。該接合により形成される電界により少数キャリアがｐ−ｎ接合側にはね返されることから、第２の電極１９０近傍でのキャリアの再結合を防止することができる。
なお、本発明の一態様における光電変換装置においては、第３のシリコン半導体層１３０がｉ型であってもよい。本実施の形態においてｉ型の半導体層とは、ｐ型もしくはｎ型を付与する不純物を故意に添加しない高抵抗半導体層、または、ｐ型もしくはｎ型を付与する不純物を故意に添加することによって導電型が調整された高抵抗半導体層であって、上述したｐ−型シリコン半導体層およびｎ−型シリコン半導体層よりも小さい値の電気伝導度（暗伝導度）を有する実質ｉ型の半導体層を意味する。
透光性導電膜１５０には、例えば、インジウム錫酸化物、珪素を含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができる。また、透光性導電膜は単層に限らず、異なる膜の積層でも良い。
また、第１の電極１７０および第２の電極１９０には、銀、アルミニウム、銅などの低抵抗金属を用いることができ、スパッタ法や真空蒸着法などで形成することができる。または、スクリーン印刷法やインクジェット法を用いて、銀ペーストや、銅ペーストなどの導電性樹脂で形成しても良い。
なお、本発明の一態様における光電変換装置は、図３（Ａ）、（Ｂ）に例示するように、表裏のどちらか一方のみに凹凸加工を施した構成であっても良い。両面が凹凸加工された光電変換装置では、光路長増大などの光学的効果が得られる一方で、結晶性シリコン基板の表面積が増大するため、表面欠陥の絶対量も増大してしまう。したがって、光学的効果と表面欠陥量のバランスを考慮し、より良好な電気特性が得られるように実施者が構造を決定すればよい。
また、本発明の一態様における光電変換装置は、図４（Ａ）、（Ｂ）に例示するように、第３のシリコン半導体層上に開口部を有する第４のシリコン半導体層１４０を形成し、該第４のシリコン半導体層上に透光性導電膜１８０を形成し、該透光性導電膜上にグリッド形状の第２の電極１９０を形成して、両面を受光面とする構造としてもよい。
次に、図１（Ａ）、（Ｂ）に示した光電変換装置の作製方法について、図７および図８を用いて説明する。
本発明の一態様に用いることのできる結晶性シリコン基板１００には、ｎ型の導電型を有する単結晶シリコン基板や多結晶シリコン基板を用いることができる。これらの結晶性シリコン基板の製造方法は、特に限定されない。本実施の形態においては、結晶性シリコン基板１００にＭＣＺ（Ｍａｇｎｅｔｉｃ Ｃｚｏｃｈｒａｌｓｋｉ）法で製造された（１００）面を表面に有する単結晶シリコン基板を用いる。
次に、結晶性シリコン基板１００の表裏に凹凸加工を行う（図７（Ａ）参照）。なお、ここでは上述したように（１００）面を表面に有する単結晶シリコン基板を用いる場合を例として凹凸加工の方法の一例を説明する。結晶性シリコン基板１００として多結晶シリコン基板を用いる場合は、ドライエッチング法などを用いて凹凸加工を行えばよい。
初期の単結晶シリコン基板がスライス加工のみである基板の場合は、単結晶シリコン基板の表面から１０〜２０μｍに残留するダメージ層をウエットエッチング工程にて取り除く。エッチング液には、比較的高濃度のアルカリ溶液、例えば、１０〜５０％の水酸化ナトリウム水溶液、または同濃度の水酸化カリウム水溶液を用いることができる。または、フッ酸と硝酸を混合した混酸や、それらに酢酸を混合した混酸を用いても良い。
次に、ダメージ層除去後の単結晶シリコン基板表面に付着している不純物を酸洗浄で取り除く。酸としては、例えば、０．５％フッ酸と１％過酸化水素水の混合液（ＦＰＭ）などを用いることができる。またはＲＣＡ洗浄などを行っても良い。なお、この酸洗浄工程は省いても良い。
凹凸は、結晶シリコンのアルカリ溶液によるエッチングにおいて、面方位に対するエッチングレートの違いを利用して形成する。エッチング液には比較的低濃度のアルカリ溶液、例えば、１〜５％の水酸化ナトリウム水溶液、または同濃度の水酸化カリウム水溶液を用いることができ、好ましくは、数％のイソプロピルアルコールを添加する。エッチング液の温度は７０〜９０℃とし、３０〜６０分間、単結晶シリコン基板をエッチング液に浸漬する。この処理により、単結晶シリコン基板表面に、微細な略四角錐状の複数の凸部、および隣接する凸部間で構成される凹部からなる凹凸を形成することができる。
次に、上述の凹凸を形成するためのエッチング工程では、シリコンの表層に不均一な酸化層が形成されるため、該酸化層を取り除く。また、該酸化層にはアルカリ溶液の成分が残存しやすいため、それを取り除く目的もある。アルカリ金属、例えばＮａイオンやＫイオンがシリコン中に侵入するとライフタイムが劣化するため、光電変換装置の電気特性が著しく低下してしまう。なお、この酸化層を除去するには、１〜５％の希フッ酸を用いれば良い。
次に、フッ酸と硝酸を混合した混酸、または、それらに酢酸を混合した混酸を用いて単結晶シリコン基板の表面をエッチングし、金属成分などの不純物を除去することが好ましい。酢酸を混合することで、硝酸の酸化力を維持し、エッチング工程を安定にする効果、およびエッチングレートを調整する効果が得られる。例えば、各酸の体積比率は、フッ酸：硝酸：酢酸＝１：（１．５〜３）：（２〜４）とすることができる。なお、本明細書では、フッ酸、硝酸および酢酸の混酸液をフッ硝酢酸と呼ぶ。また、このフッ硝酢酸を用いたエッチング工程では、凸部の頂点の断面における角度を大きくする方向に変化させることから、表面積が低減し、表面欠陥の絶対量を低減することができる。なお、このフッ硝酢酸を用いたエッチングを行う場合は、上述の希フッ酸を用いた酸化層の除去工程を省くこともできる。ここまでの工程により、結晶性シリコン基板１００である単結晶シリコン基板の表面に凹凸を形成することができる。
なお、図３（Ａ）、（Ｂ）に示すような、結晶性シリコン基板１００の片面のみに凹凸加工を行うには、上記凹凸加工工程を行う前に、結晶性シリコン基板１００の一方の面にアルカリ耐性および酸耐性の強い樹脂膜などを設け、上記凹凸加工工程後に該樹脂膜を取り除けばよい。
次いで、水洗などの適切な洗浄の後、受光面とは逆側となる結晶性シリコン基板１００の面上にプラズマＣＶＤ法を用いて第３のシリコン半導体層１３０を形成する。第３のシリコン半導体層１３０の厚さは、３ｎｍ以上５０ｎｍ以下とすることが好ましい。本実施の形態において、第３のシリコン半導体層１３０はｎ−型の非晶質シリコンであり、膜厚は５ｎｍとする。
第３のシリコン半導体層１３０の成膜条件としては、例えば、反応室にモノシラン：水素ベースのホスフィン（０．５％）＝１：（０．３〜１未満）となる流量比率で原料ガスを導入し、反応室内の圧力を１００Ｐａ以上２００Ｐａ以下、電極間隔を１０ｍｍ以上４０ｍｍ以下、カソード電極の面積を基準とする電力密度を８ｍＷ／ｃｍ２以上１２０ｍＷ／ｃｍ２以下、基板温度を１５０℃以上３００℃以下とすればよい。
次に、第３のシリコン半導体層１３０上に第４のシリコン半導体層１４０を形成する（図３（Ｂ）参照）。第４のシリコン半導体層１４０の厚さは３ｎｍ以上５０ｎｍ以下とすることが好ましい。本実施の形態において、第４のシリコン半導体層１４０はｎ＋型の非晶質シリコンであり、膜厚は１０ｎｍとする。
第４のシリコン半導体層１４０の成膜条件は、例えば、反応室にモノシラン：水素ベースのホスフィン（０．５％）＝１：（１〜１５）となる流量比率で原料ガスを導入し、反応室内の圧力を１００Ｐａ以上２００Ｐａ以下とし、電極間隔を１０ｍｍ以上４０ｍｍ以下とし、カソード電極の面積を基準とする電力密度を８ｍＷ／ｃｍ２以上１２０ｍＷ／ｃｍ２以下、基板温度を１５０℃以上３００℃以下とすればよい。
次に、受光面側となる結晶性シリコン基板１００の面上にプラズマＣＶＤ法を用いて第１のシリコン半導体層１１０を形成する（図７（Ｂ）参照）。第１のシリコン半導体層１１０の厚さは、３ｎｍ以上５０ｎｍ以下とすることが好ましく、本実施の形態において、第１のシリコン半導体層１１０はｐ−型の非晶質シリコンであり、膜厚は５ｎｍとする。
第１のシリコン半導体層１１０の成膜条件としては、例えば、反応室にモノシラン：水素ベースのジボラン（０．１％）＝１：（０．０１〜１未満）となる流量比率で原料ガスを導入し、反応室内の圧力を１００Ｐａ以上２００Ｐａ以下、電極間隔を１０ｍｍ以上４０ｍｍ以下、カソード電極の面積を基準とする電力密度を８ｍＷ／ｃｍ２以上１２０ｍＷ／ｃｍ２以下、基板温度を１５０℃以上３００℃以下とすればよい。
次に、第１のシリコン半導体層１１０上に開口部を有するマスク２００を形成する。第２のシリコン半導体層１２０は該マスクを利用して、リフトオフ法により形成する。該マスクには、フォトレジストや酸化シリコンなどの無機材料で形成することが好ましい。本実施の形態では、スパッタ法などの成膜方法を用いて酸化シリコン層を形成し、フォトリソグラフィ法、エッチング法などの公知の方法を用いて、マスク２００を形成する（図７（Ｃ）参照）。
次に、マスク２００および第１のシリコン半導体層１１０上にｐ型の導電型を有するシリコン半導体膜１２０ａを形成する（図８（Ａ）参照）。シリコン半導体膜１２０ａの厚さは３ｎｍ以上５０ｎｍ以下とすることが好ましい。本実施の形態において、シリコン半導体膜１２０ａはｐ＋型の非晶質シリコンであり、膜厚は１０ｎｍとする。
シリコン半導体膜１２０ａの成膜条件は、例えば、反応室にモノシラン：水素ベースのジボラン（０．１％）＝１：（１〜２０）となる流量比率で原料ガスを導入し、反応室内の圧力を１００Ｐａ以上２００Ｐａ以下とし、電極間隔を８ｍｍ以上４０ｍｍ以下とし、カソード電極の面積を基準とする電力密度を８ｍＷ／ｃｍ２以上５０ｍＷ／ｃｍ２以下、基板温度を１５０℃以上３００℃以下とすればよい。
次に、希フッ酸、またはフッ酸とフッ化アンモニウムの混合液であるバッファードフッ酸を用いて、マスク２００および余分なシリコン半導体膜１２０ａを同時に除去して、第２のシリコン半導体層１２０を形成する（図８（Ｂ）参照）。
なお、本実施の形態において、第１のシリコン半導体層１１０、第２のシリコン半導体層１２０、第３のシリコン半導体層１３０、および第４のシリコン半導体層１４０の成膜に用いる電源には周波数１３．５６ＭＨｚのＲＦ電源を用いるが、２７．１２ＭＨｚ、６０ＭＨｚ、または１００ＭＨｚのＲＦ電源を用いても良い。また、連続放電だけでなく、パルス放電にて成膜を行っても良い。パルス放電を行うことで、膜質の向上や気相中で発生するパーティクルを低減することができる。
また、結晶性シリコン基板１００の表裏に設ける膜の形成順序は、上記の方法に限らず、図８（Ｂ）に示した構造が形成できればよい。例えば、第３のシリコン半導体層１３０を形成し、その次に第１のシリコン半導体層１１０を形成してもよい。
次に、第２のシリコン半導体層１２０上に透光性導電膜１５０を形成する。該透光性導電膜は、前述の材料を例えばスパッタ法などを用いて成膜することができる。膜厚は１０ｎｍ以上１０００ｎｍ以下とすることが好ましい。
次に、第４のシリコン半導体層１４０上に第２の電極１９０を形成する。第２の電極１９０には、銀、アルミニウム、銅などの低抵抗金属を用いることができ、スパッタ法や真空蒸着法などで形成することができる。または、スクリーン印刷法やインクジェット法を用いて、銀ペーストや、銅ペーストなどの導電性樹脂で形成しても良い。
次に、透光性導電膜１５０上に、第２のシリコン半導体層１２０と重なるように第１の電極１７０を形成する（図８（Ｃ）参照）。第１の電極１７０はグリッド電極であり、銀ペースト、銅ペースト、ニッケルペースト、モリブデンペーストなどの導電性樹脂を用いて、スクリーン印刷法やインクジェット法で形成することが好ましい。また、第１の電極１７０は、銀ペーストと銅ペーストを積層するなど、異なる材料の積層であっても良い。
なお、図２（Ａ）、（Ｂ）に示した光電変換装置を作製するには、第１の電極１７０と第２のシリコン半導体層１２０の一部とが重なるように、それぞれの形状を異ならせて形成すればよい。
また、図４（Ａ）、（Ｂ）の構成の光電変換装置を形成するには、第３のシリコン半導体層１３０を形成した後に、図７（Ｃ）〜図８（Ｃ）に示す第２のシリコン半導体層１２０、透光性導電膜１５０、第１の電極１７０の形成方法に従って、第４のシリコン半導体層１４０、透光性導電膜１８０、第２の電極１９０を形成すればよい。
以上により、本発明の一態様である光吸収損失および抵抗損失の少ない光電変換装置を作製することができる。
本実施の形態は、他の実施の形態と自由に組み合わすことができる。
（実施の形態２）
本実施の形態では、実施の形態１で示した光電変換装置とは異なる構成の光電変換装置について説明する。なお、実施の形態１と共通する点については、本実施の形態ではその詳細な説明は省略する。
図９は、本発明の一態様における光電変換装置の断面図である。該光電変換装置は、表面が凹凸加工された結晶性シリコン基板３００、該結晶性シリコン基板の一方の面上に形成された第１のシリコン半導体層３１０、該第１のシリコン半導体層上に形成された開口部を有する第１の透光性導電膜４１０、該開口部に形成された第２のシリコン半導体層３２０、該第２のシリコン半導体層上に形成された第１の電極３７０、および該結晶性シリコン基板の一方の面上に形成された上記積層膜を覆う第２の透光性導電膜４２０を含む。また、該光電変換装置は、該結晶性シリコン基板の他方の面上に形成された第３のシリコン半導体層３３０、該第３のシリコン半導体層に形成された第４のシリコン半導体層３４０、該第４のシリコン半導体層上に形成された第２の電極３９０を含む。なお、第１の電極３７０はグリッド電極であり、第１の電極３７０側が受光面となる。
また、図１０（Ａ）に示すように、表裏のどちらか一方のみに凹凸加工を施した構成であっても良い。なお、第１の電極３７０の広幅化や断線を防ぐために、第１のシリコン半導体層３１０が接する結晶性シリコン基板３００の一領域は、凹凸加工をせずに平坦な領域としてもよい。
また、図１０（Ｂ）に示すように、第３のシリコン半導体層３３０上に開口部を有する第３の透光性導電膜４３０を形成し、該開口部に第４のシリコン半導体層３４０を形成し、該第４のシリコン半導体層上に第２の電極３９０を形成し、該結晶性シリコン基板の他方の面上に形成された上記積層膜を覆う第４の透光性導電膜４４０を形成して、両面を受光面とする構造としてもよい。
上記構造において、結晶性シリコン基板３００の一方の面上に形成される第１のシリコン半導体層３１０および第２のシリコン半導体層３２０には、ｐ型のシリコン半導体層を用いることができる。該ｐ型半導体層には、例えば、ホウ素、アルミニウム、またはガリウムなどのｐ型の導電型を付与する不純物、および水素を含むシリコン半導体層を用いることができる。
なお、第１のシリコン半導体層３１０には、第２のシリコン半導体層３２０よりもキャリア濃度が低いシリコン半導体層を用いることができる。すなわち、第１のシリコン半導体層３１０にはｐ−型、第２のシリコン半導体層３２０にはｐ＋型の導電型を有するシリコン半導体層を用いることができる。
なお、本発明の一態様におけるｐ−型シリコン半導体層には、不純物による局在準位の少ない非晶質シリコン半導体層を用いることが好ましい。該非晶質シリコン半導体層の電気伝導度は、暗状態で１×１０−１０Ｓ／ｃｍ〜１×１０−５Ｓ／ｃｍ、好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−６Ｓ／ｃｍ、さらに好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−７Ｓ／ｃｍである。
また、本発明の一態様におけるｐ＋型シリコン半導体層の電気伝導度は、暗状態で１×１０−５Ｓ／ｃｍより大きいことが好ましい。
また、結晶性シリコン基板１００の他方の面上に形成される第３のシリコン半導体層３３０および第４のシリコン半導体層３４０には、ｎ型のシリコン半導体層を用いることができる。該ｎ型シリコン半導体層には、例えば、リン、ヒ素、またはアンチモンなどのｎ型の導電型を付与する不純物、および水素を含むシリコン半導体層を用いることができる。
なお、第３のシリコン半導体層３３０には、第４のシリコン半導体層３４０よりもキャリア濃度が低いシリコン半導体層を用いることができる。すなわち、第３のシリコン半導体層３３０にはｎ−型、第４のシリコン半導体層３４０にはｎ＋型の導電型を有するシリコン半導体層を用いることができる。
なお、本発明の一態様におけるｎ−型シリコン半導体層には、不純物による局在準位の少ない非晶質シリコン半導体層を用いることが好ましい。該非晶質シリコン半導体層の電気伝導度は、暗状態で１×１０−９Ｓ／ｃｍ〜１×１０−４Ｓ／ｃｍ、好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−５Ｓ／ｃｍ、さらに好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−６Ｓ／ｃｍである。
また、本発明の一態様におけるｎ＋型シリコン半導体層の電気伝導度は、暗状態で１×１０−４Ｓ／ｃｍより大きいことが好ましい。
第１乃至第４の透光性導電膜４１０、４２０、４３０、４４０には、例えば、インジウム錫酸化物、珪素を含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができる。また、透光性導電膜は単層に限らず、異なる膜の積層でも良い。
また、第１の電極３７０および第２の電極３９０には、銀、アルミニウム、銅などの低抵抗金属を用いることができ、スパッタ法や真空蒸着法などで形成することができる。または、スクリーン印刷法やインクジェット法を用いて、銀ペーストや、銅ペーストなどの導電性樹脂で形成しても良い。
以上の構成を有する本実施の形態における光電変換装置は、実施の形態１で説明した光電変換装置と同様に緩やかな接合（ｎ−ｐ−−ｐ＋）が形成される構造であり、拡散電位を高めながらも界面準位の影響によるキャリアの再結合を極力抑えることができる。したがって、特に開放電圧、および曲線因子を向上させることができる。
また、本実施の形態における光電変換装置では、第２のシリコン半導体層３２０に開口部が形成されており、該開口部においては、第２のシリコン半導体層３２０による光吸収がないため、光吸収損失を極めて少なくすることができる。
次に、図９に示した光電変換装置の作製方法について、図１１および図１２を用いて説明する。
本発明の一態様に用いることのできる結晶性シリコン基板３００には、ｎ型の導電型を有する単結晶シリコン基板や多結晶シリコン基板を用いることができる。
次に、実施の形態１の図７（Ａ）を説明する方法に従って、結晶性シリコン基板３００の表裏に凹凸加工を行う（図１１（Ａ）参照）。
次に、受光面とは逆側となる結晶性シリコン基板３００の面上にプラズマＣＶＤ法を用いて第３のシリコン半導体層３３０を形成する。第３のシリコン半導体層３３０の厚さは、３ｎｍ以上５０ｎｍ以下とすることが好ましい。本実施の形態において、第３のシリコン半導体層３３０はｎ−型の非晶質シリコンであり、膜厚は５ｎｍとする。
第３のシリコン半導体層３３０の成膜条件としては、実施の形態１で説明した第３のシリコン半導体層１３０の成膜条件を参照することができる。
次に、第３のシリコン半導体層３３０上に第４のシリコン半導体層３４０を形成する。第４のシリコン半導体層３４０の厚さは３ｎｍ以上５０ｎｍ以下とすることが好ましい。本実施の形態において、第４のシリコン半導体層３４０はｎ＋型の非晶質シリコンであり、膜厚は１０ｎｍとする。
第４のシリコン半導体層３４０の成膜条件としては、実施の形態１で説明した第４のシリコン半導体層１４０の成膜条件を参照することができる。
次に、受光面側となる結晶性シリコン基板１００の面上にプラズマＣＶＤ法を用いて第１のシリコン半導体層３１０を形成する（図１１（Ｂ）参照）。第１のシリコン半導体層３１０の厚さは、３ｎｍ以上５０ｎｍ以下とすることが好ましく、本実施の形態において、第１のシリコン半導体層３１０はｐ−型の非晶質シリコンであり、膜厚は５ｎｍとする。
第１のシリコン半導体層３１０の成膜条件としては、実施の形態１で説明した第１のシリコン半導体層１１０の成膜条件を参照することができる。
次に、第１のシリコン半導体層３１０上に開口部を有する第１の透光性導電膜４１０を形成する（図１１（Ｃ）参照）。該透光性導電膜の開口部は、成膜後にフォトリソグラフィ法、エッチング法などの公知の方法を用いて形成するほか、メタルマスクを用いた成膜、またはリフトオフ法などを用いてもよい。なお、該透光性導電膜の成膜はスパッタ法を用いることが好ましい。
次に、第１のシリコン半導体層３１０および第１の透光性導電膜４１０上にｐ型の導電型を有するシリコン半導体膜３２０ａを形成する（図１２（Ａ）参照）。シリコン半導体膜３２０ａの厚さは３ｎｍ以上５０ｎｍ以下とすることが好ましい。本実施の形態において、シリコン半導体膜３２０ａはｐ＋型の非晶質シリコンであり、膜厚は１０ｎｍとする。
シリコン半導体膜３２０ａの成膜条件は、実施の形態１で説明したシリコン半導体膜１２０ａの成膜条件を参照することができる。
なお、結晶性シリコン基板３００の表裏に設ける膜の形成順序は、上記の方法に限らず、図１２（Ａ）に示した構造が形成できればよい。例えば、第３のシリコン半導体層３３０を形成し、その次に第１のシリコン半導体層３１０を形成してもよい。
次に、シリコン半導体膜３２０ａ上に第１の電極３７０を形成する。このとき、第１の電極３７０は、第１の透光性導電膜４１０に形成された開口部の形状に合わせて形成することが好ましい。第１の電極３７０の形成方法は、実施の形態１の第１の電極１７０の形成方法を参照することができる。
そして、第１の電極３７０をマスクにして、余分なシリコン半導体膜３２０ａを公知の方法で取り除き、第２のシリコン半導体層３２０を形成する（図１２（Ｂ）参照）。
次に、第４のシリコン半導体層３４０上に第２の電極３９０を形成する。第２の電極３９０の形成方法は、実施の形態１で説明した第２の電極１９０の形成方法を参照することができる。
次に、第１の透光性導電膜４１０上に形成された上記積層を覆うように第２の透光性導電膜４２０を形成する（図１２（Ｃ）参照）。第２の透光性導電膜４２０は、スパッタ法等で形成すればよい。
以上により、本発明の一態様である光吸収損失および抵抗損失の少ない光電変換装置を作製することができる。
本実施の形態は、他の実施の形態と自由に組み合わすことができる。
（実施の形態３）
本実施の形態では、実施の形態１および２で示した光電変換装置とは異なる構成の光電変換装置について説明する。なお、実施の形態１と共通する点については、本実施の形態ではその詳細な説明は省略する。
図１３は、本発明の一態様における光電変換装置の断面図である。該光電変換装置は、表面が凹凸加工された結晶性シリコン基板５００、該結晶性シリコン基板の一方の面上に形成された第１のシリコン半導体層５１０、該第１のシリコン半導体層上に形成された開口部を有する第２のシリコン半導体層５２０、該第２のシリコン半導体層上に形成された第１の電極５７０、および該結晶性シリコン基板の一方の面上に形成された上記積層膜を覆う透光性薄膜６１０を含む。また、該光電変換装置は、該結晶性シリコン基板の他方の面上に形成された第３のシリコン半導体層５３０、該第３のシリコン半導体層に形成された第４のシリコン半導体層５４０、該第４のシリコン半導体層上に形成された第２の電極５９０を含む。なお、第１の電極５７０はグリッド電極であり、第１の電極５７０側が受光面となる。
また、図１４（Ａ）に示すように、表裏のどちらか一方のみに凹凸加工を施した構成であっても良い。なお、第１の電極５７０の広幅化や断線を防ぐために、第１のシリコン半導体層５１０が接する結晶性シリコン基板５００の一領域は、凹凸加工をせずに平坦な領域としてもよい。
また、図１４（Ｂ）に示すように、第３のシリコン半導体層５３０上に開口部を有する第４のシリコン半導体層５４０を形成し、該第４のシリコン半導体層上に第２の電極５９０を形成し、該結晶性シリコン基板の他方の面上に形成された上記積層膜を覆う透光性薄膜６３０を形成して、両面を受光面とする構造としてもよい。
上記構造において、結晶性シリコン基板５００の一方の面上に形成される第１のシリコン半導体層５１０および第２のシリコン半導体層５２０には、ｐ型のシリコン半導体層を用いることができる。該ｐ型半導体層には、例えば、ホウ素、アルミニウム、またはガリウムなどのｐ型の導電型を付与する不純物、および水素を含むシリコン半導体層を用いることができる。
なお、第１のシリコン半導体層５１０には、第２のシリコン半導体層５２０よりもキャリア濃度が低いシリコン半導体層を用いることができる。すなわち、第１のシリコン半導体層５１０にはｐ−型、第２のシリコン半導体層５２０にはｐ＋型の導電型を有するシリコン半導体層を用いることができる。
なお、本発明の一態様におけるｐ−型シリコン半導体層には、不純物による局在準位の少ない非晶質シリコン半導体層を用いることが好ましい。該非晶質シリコン半導体層の電気伝導度は、暗状態で１×１０−１０Ｓ／ｃｍ〜１×１０−５Ｓ／ｃｍ、好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−６Ｓ／ｃｍ、さらに好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−７Ｓ／ｃｍである。
また、本発明の一態様におけるｐ＋型シリコン半導体層の電気伝導度は、暗状態で１×１０−５Ｓ／ｃｍより大きいことが好ましい。
また、結晶性シリコン基板５００の他方の面上に形成される第３のシリコン半導体層５３０および第４のシリコン半導体層５４０には、ｎ型のシリコン半導体層を用いることができる。該ｎ型シリコン半導体層には、例えば、リン、ヒ素、またはアンチモンなどのｎ型の導電型を付与する不純物、および水素を含むシリコン半導体層を用いることができる。
なお、第３のシリコン半導体層５３０には、第４のシリコン半導体層５４０よりもキャリア濃度が低いシリコン半導体層を用いることができる。すなわち、第３のシリコン半導体層５３０にはｎ−型、第４のシリコン半導体層５４０にはｎ＋型の導電型を有するシリコン半導体層を用いることができる。
なお、本発明の一態様におけるｎ−型シリコン半導体層には、不純物による局在準位の少ない非晶質シリコン半導体層を用いることが好ましい。該非晶質シリコン半導体層の電気伝導度は、暗状態で１×１０−９Ｓ／ｃｍ〜１×１０−４Ｓ／ｃｍ、好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−５Ｓ／ｃｍ、さらに好ましくは１×１０−９Ｓ／ｃｍ〜１×１０−６Ｓ／ｃｍである。
また、本発明の一態様におけるｎ＋型シリコン半導体層の電気伝導度は、暗状態で１×１０−４Ｓ／ｃｍより大きいことが好ましい。
透光性薄膜６１０には、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン（ＳｉＮｘＯｙ（ｘ＞ｙ＞０））膜、酸化窒化シリコン（ＳｉＯｘＮｙ（ｘ＞ｙ＞０））膜、酸化アルミニウム膜などの絶縁膜を用いることができる。透光性薄膜６１０を設けることで、第１のシリコン半導体層５１０の表面近傍における少数キャリアの再結合を低減させることができる。また、透光性薄膜６１０は反射防止膜としても作用する。なお、第１の電極５７０が配線などに接続される部位においては、透光性薄膜６１０は取り除かれている構成とする。
第１の電極５７０および第２の電極５９０には、銀ペーストや、銅ペーストなどの導電性樹脂を用いることができ、スクリーン印刷法やインクジェット法などで形成することができる。また、銀、アルミニウム、銅などの低抵抗金属をスパッタ法や真空蒸着法などで形成してもよい。
ここで、第１の電極５７０の幅は、好ましくは１００μｍ以下、さらに好ましくは５０μｍ以下とする。また、第１の電極５７０が形成される間隔は、５００μｍ以下、好ましくは１００μｍ以下、さらに好ましくは５０μｍ以下とする。このように第１の電極５７０の線幅を細く、間隔を短くすることで光キャリアの損失を抑えることができる。つまり、実施の形態１または２で説明した光電変換装置と異なり、透光性導電膜を不要にすることができる。なお、図１４における第２の電極５９０も同様である。
以上の構成を有する本実施の形態における光電変換装置は、実施の形態１または２で説明した光電変換装置と同様に緩やかな接合（ｎ−ｐ−−ｐ＋）が形成される構造であり、拡散電位を高めながらも界面準位の影響によるキャリアの再結合を極力抑えることができる。したがって、特に開放電圧、および曲線因子を向上させることができる。
また、本実施の形態における光電変換装置では、第２のシリコン半導体層５２０に開口部が形成されており、該開口部においては、第２のシリコン半導体層５２０による光吸収がないため、光吸収損失を極めて少なくすることができる。また、透光性導電膜が形成されていないため、該透光性導電膜による光吸収損失の影響も排除することができる。
次に、図１３に示した光電変換装置の作製方法について、図１５および図１６を用いて説明する。
本発明の一態様に用いることのできる結晶性シリコン基板５００には、ｎ型の導電型を有する単結晶シリコン基板や多結晶シリコン基板を用いることができる。
次に、実施の形態１の図７（Ａ）を説明する方法に従って、結晶性シリコン基板３００の表裏に凹凸加工を行う（図１５（Ａ）参照）。
次に、受光面とは逆側となる結晶性シリコン基板５００の面上にプラズマＣＶＤ法を用いて第３のシリコン半導体層５３０を形成する。第３のシリコン半導体層５３０の厚さは、３ｎｍ以上５０ｎｍ以下とすることが好ましい。本実施の形態において、第３のシリコン半導体層５３０はｎ−型の非晶質シリコンであり、膜厚は５ｎｍとする。
第３のシリコン半導体層５３０の成膜条件としては、実施の形態１で説明した第３のシリコン半導体層１３０の成膜条件を参照することができる。
次に、第３のシリコン半導体層５３０上に第４のシリコン半導体層５４０を形成する。第４のシリコン半導体層５４０の厚さは３ｎｍ以上５０ｎｍ以下とすることが好ましい。本実施の形態において、第４のシリコン半導体層５４０はｎ＋型の非晶質シリコンであり、膜厚は１０ｎｍとする。
第４のシリコン半導体層５４０の成膜条件としては、実施の形態１で説明した第４のシリコン半導体層１４０の成膜条件を参照することができる。
次に、受光面側となる結晶性シリコン基板１００の面上にプラズマＣＶＤ法を用いて第１のシリコン半導体層５１０を形成する（図１５（Ｂ）参照）。第１のシリコン半導体層５１０の厚さは、３ｎｍ以上５０ｎｍ以下とすることが好ましく、本実施の形態において、第１のシリコン半導体層５１０はｐ−型の非晶質シリコンであり、膜厚は５ｎｍとする。
第１のシリコン半導体層５１０の成膜条件としては、実施の形態１で説明した第１のシリコン半導体層１１０の成膜条件を参照することができる。
次に、第１のシリコン半導体層５１０上に開口部を有するマスク６００を形成する。第２のシリコン半導体層５２０は該マスクを利用して、リフトオフ法により形成する。該マスクには、フォトレジストや酸化シリコンなどの無機材料で形成することが好ましい。本実施の形態では、スパッタ法などの成膜方法を用いて酸化シリコン層を形成し、フォトリソグラフィ法、エッチング法などの方法を用いて、マスク６００を形成する（図１５（Ｃ）参照）。
次に、マスク６００および第１のシリコン半導体層５１０上にｐ型の導電型を有するシリコン半導体膜５２０ａを形成する。シリコン半導体膜５２０ａの厚さは３ｎｍ以上５０ｎｍ以下とすることが好ましい。本実施の形態において、シリコン半導体膜５２０ａはｐ＋型の非晶質シリコンであり、膜厚は１０ｎｍとする。
次に、マスク６００の開口部にシリコン半導体膜５２０ａ上に導電層５７０ａを形成する（図１６（Ａ）参照）。該導電層には、銀ペーストや、銅ペーストなどの導電性樹脂を用いることができ、スクリーン印刷法やインクジェット法などで形成することができる。また、銀、アルミニウム、銅などの低抵抗金属をスパッタ法や真空蒸着法などで形成してもよい。
次に、希フッ酸、またはフッ酸とフッ化アンモニウムの混合液であるバッファードフッ酸を用いて、マスク６００および余分なシリコン半導体膜５２０ａを同時に除去して、第２のシリコン半導体層５２０を形成する（図１６（Ｂ）参照）。
次に、第１のシリコン半導体層５１０、第２のシリコン半導体層５２０、および第１の電極５７０を覆うように透光性薄膜６１０を形成する。該透光性薄膜としては、プラズマＣＶＤ法やスパッタ法で成膜される５０ｎｍ以上１００ｎｍ以下の膜厚の酸化シリコン膜や窒化シリコン膜を用いることができる。本実施の形態では、５０ｎｍの窒化シリコン膜を透光性薄膜６１０として用いる。
次に、第４のシリコン半導体層５４０上に第２の電極５９０を形成する。第２の電極５９０の形成方法は、実施の形態１で説明した第２の電極１９０の形成方法を参照することができる。
以上により、本発明の一態様である光吸収損失および抵抗損失の少ない光電変換装置を作製することができる。
本実施の形態は、他の実施の形態と自由に組み合わすことができる。
１００ 結晶性シリコン基板
１１０ 第１のシリコン半導体層
１２０ 第２のシリコン半導体層
１２０ａ シリコン半導体膜
１３０ 第３のシリコン半導体層
１４０ 第４のシリコン半導体層
１５０ 透光性導電膜
１７０ 第１の電極
１８０ 透光性導電膜
１９０ 第２の電極
２００ マスク
３００ 結晶性シリコン基板
３１０ 第１のシリコン半導体層
３２０ 第２のシリコン半導体層
３２０ａ シリコン半導体膜
３３０ 第３のシリコン半導体層
３４０ 第４のシリコン半導体層
３７０ 第１の電極
３９０ 第２の電極
４１０ 第１の透光性導電膜
４２０ 第２の透光性導電膜
４３０ 第３の透光性導電膜
４４０ 第４の透光性導電膜
５００ 結晶性シリコン基板
５１０ 第１のシリコン半導体層
５２０ 第２のシリコン半導体層
５２０ａ シリコン半導体膜
５３０ 第３のシリコン半導体層
５４０ 第４のシリコン半導体層
５７０ 第１の電極
５７０ａ 導電層
５９０ 第２の電極
６００ マスク
６１０ 透光性薄膜
６３０ 透光性薄膜

Claims (2)

  1. 結晶性シリコン基板、第１のシリコン半導体層乃至第４のシリコン半導体層、透光性導電膜、第１の電極、及び第２の電極を有する光電変換装置であって、
    前記第２の電極上に前記第４のシリコン半導体層が設けられ、
    前記第４のシリコン半導体層上に前記第３のシリコン半導体層が設けられ、
    前記第３のシリコン半導体層上に前記結晶性シリコン基板が設けられ、
    前記結晶性シリコン基板上に前記第１のシリコン半導体層が設けられ、
    前記第１のシリコン半導体層上に前記第２のシリコン半導体層が設けられ、
    前記第２のシリコン半導体層上に前記透光性導電膜が設けられ、
    前記透光性導電膜上に前記第１の電極が設けられ、
    前記第２のシリコン半導体層は、前記第１の電極と重ならない領域に開口部を有し、
    前記第２のシリコン半導体層は、前記第１のシリコン半導体層に比較してキャリア濃度が高く、
    前記結晶性シリコン基板の導電型はｎ型であり、
    前記第１のシリコン半導体層及び前記第２のシリコン半導体層の導電型はｐ型であり、
    前記第３のシリコン半導体層の導電型はｉ型またはｎ型であり、
    前記第４のシリコン半導体層の導電型はｎ型であることを特徴とする光電変換装置。
  2. 請求項１において、
    前記第４のシリコン半導体層は、前記第３のシリコン半導体層に比較してキャリア濃度が高いことを特徴とする光電変換装置。
JP2012107481A 2011-10-05 2012-05-09 光電変換装置 Expired - Fee Related JP5927027B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012107481A JP5927027B2 (ja) 2011-10-05 2012-05-09 光電変換装置
US13/628,458 US8987738B2 (en) 2011-10-05 2012-09-27 Photoelectric conversion device
CN201210367388.XA CN103035753B (zh) 2011-10-05 2012-09-28 光电转换装置
US14/627,298 US9761749B2 (en) 2011-10-05 2015-02-20 Photoelectric conversion device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011221164 2011-10-05
JP2011221164 2011-10-05
JP2012107481A JP5927027B2 (ja) 2011-10-05 2012-05-09 光電変換装置

Publications (3)

Publication Number Publication Date
JP2013093543A JP2013093543A (ja) 2013-05-16
JP2013093543A5 JP2013093543A5 (ja) 2015-05-14
JP5927027B2 true JP5927027B2 (ja) 2016-05-25

Family

ID=48022451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012107481A Expired - Fee Related JP5927027B2 (ja) 2011-10-05 2012-05-09 光電変換装置

Country Status (3)

Country Link
US (2) US8987738B2 (ja)
JP (1) JP5927027B2 (ja)
CN (1) CN103035753B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5917082B2 (ja) 2011-10-20 2016-05-11 株式会社半導体エネルギー研究所 光電変換装置の作製方法
JPWO2013069324A1 (ja) * 2011-11-10 2015-04-02 三菱電機株式会社 太陽電池およびその製造方法、太陽電池モジュール
TWI517430B (zh) * 2013-12-31 2016-01-11 東旭能興業有限公司 太陽能電池單元及其製造方法
JP6576025B2 (ja) * 2014-09-29 2019-09-18 キヤノン株式会社 光電変換装置、及び撮像システム
CN106601860A (zh) * 2015-10-14 2017-04-26 福建金石能源有限公司 一种硅基异质结电池的制备方法
DE112020001695T5 (de) 2019-03-29 2021-12-16 Sunpower Corporation Solarzellen mit Hybridarchitekturen einschließlich abgegrenzter P- und N-Regionen mit versetzten Kontakten
CN112054094A (zh) * 2020-09-08 2020-12-08 中国科学院苏州纳米技术与纳米仿生研究所 一种太阳能电池及其制作方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0795603B2 (ja) 1990-09-20 1995-10-11 三洋電機株式会社 光起電力装置
US5213628A (en) 1990-09-20 1993-05-25 Sanyo Electric Co., Ltd. Photovoltaic device
JP3158027B2 (ja) * 1995-06-21 2001-04-23 シャープ株式会社 太陽電池及びその製造方法
JP3349308B2 (ja) 1995-10-26 2002-11-25 三洋電機株式会社 光起電力素子
JP3469729B2 (ja) 1996-10-31 2003-11-25 三洋電機株式会社 太陽電池素子
JP3772456B2 (ja) * 1997-04-23 2006-05-10 三菱電機株式会社 太陽電池及びその製造方法、半導体製造装置
JP3557148B2 (ja) 2000-02-21 2004-08-25 三洋電機株式会社 太陽電池モジュール
US20030178057A1 (en) * 2001-10-24 2003-09-25 Shuichi Fujii Solar cell, manufacturing method thereof and electrode material
JP3902534B2 (ja) * 2001-11-29 2007-04-11 三洋電機株式会社 光起電力装置及びその製造方法
JP2004235274A (ja) * 2003-01-28 2004-08-19 Kyocera Corp 多結晶シリコン基板およびその粗面化法
JP4959127B2 (ja) 2004-10-29 2012-06-20 三菱重工業株式会社 光電変換装置及び光電変換装置用基板
WO2007058118A1 (ja) * 2005-11-17 2007-05-24 Asahi Glass Company, Limited 太陽電池用透明導電性基板およびその製造方法
EP2099076A4 (en) * 2006-12-25 2013-07-03 Sharp Kk PHOTOELECTRIC CONVERTER AND METHOD OF MANUFACTURING THE SAME
US8809203B2 (en) * 2007-06-05 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device using a microwave plasma CVD apparatus
WO2009057698A1 (ja) * 2007-11-02 2009-05-07 Kaneka Corporation 薄膜光電変換装置
US7960644B2 (en) * 2007-11-09 2011-06-14 Sunpreme, Ltd. Low-cost multi-junction solar cells and methods for their production
JP5286046B2 (ja) * 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
WO2009120631A2 (en) * 2008-03-25 2009-10-01 Applied Materials, Inc. Surface cleaning and texturing process for crystalline solar cells
ES2538815T3 (es) * 2008-05-16 2015-06-24 Suncore Photovoltaics Incorporated Panel solar fotovoltaico de concentración
US20100269896A1 (en) * 2008-09-11 2010-10-28 Applied Materials, Inc. Microcrystalline silicon alloys for thin film and wafer based solar applications
WO2010032933A2 (en) * 2008-09-16 2010-03-25 Lg Electronics Inc. Solar cell and texturing method thereof
KR101539047B1 (ko) * 2008-12-24 2015-07-23 인텔렉츄얼 키스톤 테크놀로지 엘엘씨 광기전력 변환 소자 및 그의 제조방법
CN102369601B (zh) 2009-03-30 2015-04-29 三洋电机株式会社 太阳能电池
CN101924145B (zh) * 2009-06-12 2013-01-23 大同大学 光电转换装置及其制法
WO2011001842A1 (en) 2009-07-03 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US20110041910A1 (en) * 2009-08-18 2011-02-24 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
KR101139443B1 (ko) * 2009-09-04 2012-04-30 엘지전자 주식회사 이종접합 태양전지와 그 제조방법
KR20110043147A (ko) * 2009-10-21 2011-04-27 주성엔지니어링(주) 이종 접합 태양전지 및 그 제조방법
JP4940290B2 (ja) * 2009-12-15 2012-05-30 三洋電機株式会社 光電変換装置及びその製造方法
WO2012043124A1 (ja) * 2010-10-01 2012-04-05 株式会社カネカ 光電変換装置の製造方法
US8815635B2 (en) * 2010-11-05 2014-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of photoelectric conversion device
US20120211065A1 (en) 2011-02-21 2012-08-23 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US20120273036A1 (en) * 2011-04-29 2012-11-01 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
US9012769B2 (en) 2011-05-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
US9159939B2 (en) * 2011-07-21 2015-10-13 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置

Also Published As

Publication number Publication date
CN103035753B (zh) 2017-06-13
JP2013093543A (ja) 2013-05-16
US8987738B2 (en) 2015-03-24
US9761749B2 (en) 2017-09-12
US20130087789A1 (en) 2013-04-11
US20150162477A1 (en) 2015-06-11
CN103035753A (zh) 2013-04-10

Similar Documents

Publication Publication Date Title
US10483409B2 (en) Solar cell and method for manufacturing the same
JP5844797B2 (ja) 太陽電池の製造方法
JP5927027B2 (ja) 光電変換装置
US20140099747A1 (en) Semiconductor device and method for manufacturing the same
US20110056545A1 (en) Solar cell
JP6254343B2 (ja) 光電変換装置
JP2013239476A (ja) 光起電力装置およびその製造方法、光起電力モジュール
US20100218821A1 (en) Solar cell and method for manufacturing the same
US20120273036A1 (en) Photoelectric conversion device and manufacturing method thereof
JP5948148B2 (ja) 光電変換装置
US9997647B2 (en) Solar cells and manufacturing method thereof
JP2014082285A (ja) 太陽電池およびその製造方法、太陽電池モジュール
JPWO2014050304A1 (ja) 光電変換素子とその製造方法
JP6452011B2 (ja) 太陽電池
JP6254348B2 (ja) 光電変換装置
JP5745653B2 (ja) 光起電力装置およびその製造方法、光起電力モジュール
JP6706779B2 (ja) 太陽電池および太陽電池モジュール
JP2013077685A (ja) 光電変換装置
JP2017005270A (ja) 光電変換装置の作製方法
JP6706808B2 (ja) 太陽電池、太陽電池モジュールおよび太陽電池の製造方法
JP6139731B2 (ja) 光電変換装置の作製方法
JP2013125884A (ja) 光電変換装置の作製方法および光電変換装置
US8852982B2 (en) Photoelectric device and manufacturing method thereof
KR20130113002A (ko) 식각 용액 보호층을 이용한 선택적 에미터층을 형성하는 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160425

R150 Certificate of patent or registration of utility model

Ref document number: 5927027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees