[go: up one dir, main page]

KR101612133B1 - Ｍｗｔ형 태양전지 및 그 제조방법 - Google Patents

Ｍｗｔ형 태양전지 및 그 제조방법 Download PDF

Info

Publication number
KR101612133B1
KR101612133B1 KR1020100113095A KR20100113095A KR101612133B1 KR 101612133 B1 KR101612133 B1 KR 101612133B1 KR 1020100113095 A KR1020100113095 A KR 1020100113095A KR 20100113095 A KR20100113095 A KR 20100113095A KR 101612133 B1 KR101612133 B1 KR 101612133B1
Authority
KR
South Korea
Prior art keywords
electrode
layer
substrate
amorphous semiconductor
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100113095A
Other languages
English (en)
Other versions
KR20120051807A (ko
Inventor
김상균
조은철
최진호
Original Assignee
현대중공업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대중공업 주식회사 filed Critical 현대중공업 주식회사
Priority to KR1020100113095A priority Critical patent/KR101612133B1/ko
Publication of KR20120051807A publication Critical patent/KR20120051807A/ko
Application granted granted Critical
Publication of KR101612133B1 publication Critical patent/KR101612133B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • H10F77/223—Arrangements for electrodes of back-contact photovoltaic cells for metallisation wrap-through [MWT] photovoltaic cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F10/00—Individual photovoltaic cells, e.g. solar cells
    • H10F10/10—Individual photovoltaic cells, e.g. solar cells having potential barriers
    • H10F10/14—Photovoltaic cells having only PN homojunction potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F19/00—Integrated devices, or assemblies of multiple devices, comprising at least one photovoltaic cell covered by group H10F10/00, e.g. photovoltaic modules
    • H10F19/90—Structures for connecting between photovoltaic cells, e.g. interconnections or insulating spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F71/00—Manufacture or treatment of devices covered by this subclass
    • H10F71/121—The active layers comprising only Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/20—Electrodes
    • H10F77/206—Electrodes for devices having potential barriers
    • H10F77/211—Electrodes for devices having potential barriers for photovoltaic cells
    • H10F77/219—Arrangements for electrodes of back-contact photovoltaic cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/547—Monocrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Photovoltaic Devices (AREA)

Abstract

본 발명은 패시베이션 특성이 우수한 비정질 실리콘 박막을 적용하여 캐리어의 재결합률을 최소화하여 태양전지의 광전변환효율을 향상시킬 수 있는 MWT형 태양전지 및 그 제조방법에 관한 것으로서, 본 발명에 따른 MWT형 태양전지의 제조방법은 비아홀이 구비된 p형 실리콘 기판을 준비하는 단계와, 확산 공정을 실시하여 기판 전면에 에미터층을 형성하는 단계와, 상기 기판 후면 상에 진성층, 비정질 반도체층 및 투명전도산화막을 순차적으로 적층하는 단계 및 n 전극, p 전극, 비아 전극 및 그리드 라인을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

ＭＷＴ형 태양전지 및 그 제조방법{Metal Wrap Through type solar cell and method for fabricating the same}
본 발명은 MWT형 태양전지 및 그 제조방법에 관한 것으로서, 보다 상세하게는 패시베이션 특성이 우수한 비정질 실리콘 박막을 적용하여 캐리어의 재결합률을 최소화하여 태양전지의 광전변환효율을 향상시킬 수 있는 MWT형 태양전지 및 그 제조방법에 관한 것이다.
태양전지는 태양광을 직접 전기로 변환시키는 태양광 발전의 핵심소자로서, 기본적으로 p-n 접합으로 이루어진 다이오드(diode)라 할 수 있다. 태양광이 태양전지에 의해 전기로 변환되는 과정을 살펴보면, 태양전지에 태양광이 입사되면 전자-정공(쌍)이 생성되고, 생성된 전자와 정공은 확산하다가 p-n 접합부에 형성되는 전기장에 의해 전자는 n층으로, 정공은 p층으로 이동하게 되어 p-n 접합부 사이에 광기전력이 발생되며, 태양전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산할 수 있게 된다.
한편, 일반적인 태양전지의 구조를 살펴보면 전면과 후면에 각각 전면전극과 후면전극이 구비되는 구조를 갖는데, 수광면인 전면에 전면전극이 구비됨에 따라, 전면전극의 면적만큼 수광면적이 줄어들게 된다. 이와 같이 수광면적이 축소되는 문제를 해결하기 위해 후면전극형 태양전지가 제안되었다. 후면전극형 태양전지는 태양전지의 후면 상에 (+)전극과 (-)전극을 구비시켜 태양전지 전면의 수광면적을 극대화하는 것을 특징으로 한다.
이와 같은 후면전극형 태양전지는 유형에 따라 IBC(interdigitated back contact), 포인트 콘택형, EWT(emitter wrap through), MWT(metal wrap through) 등으로 구분된다. 이 중 MWT형 태양전지는 전면의 그리드 핑거(grid finger)와 버스바(bus bar) 중 그리드 핑거는 전면에 그대로 두고 버스바를 후면에 옮긴 구조이며, 전면의 그리드 핑거와 후면의 버스바는 기판을 관통하는 비아홀(via hole)에 의해 연결된다.
MWT형 태양전지의 구조를 살펴보면, 도 1에 도시한 바와 같이 기판(101) 전체면에 에미터층(102)이 구비되며, 상기 기판(101) 전면 상에는 반사방지막(103) 및 전면 그리드 전극(104)이 구비된다. 또한, 기판(101)의 후면에는 n 전극(105)과 p 전극(106)이 구비되며, 기판(101)을 관통하는 비아홀(108)을 매개로 상기 n 전극(105)과 전면 그리드 전극(104)이 전기적으로 연결된다.
이와 함께, 기판(101) 전면의 에미터층(102)과 기판(101) 후면의 p+ 영역의 전기적 단락(short) 그리고 n 전극(105)과 p 전극(106)의 단락을 방지하기 위해 기판(101)의 전면과 후면에는 각각 아이솔레이션(isolation)용 트렌치(107)가 구비된다.
한편, 상기 n 전극(105)과 p 전극(106)은 도전성 페이스트의 도포 후 1000℃ 정도의 고온에서 소성하여 형성하는데, 고온에서 소성함으로 인해 기판이 물리적으로 변형되는 문제점이 있다. 또한, p 전극(105)은 통상, 알루미늄(Al)으로 구성되고 소성에 의해 후면전계(BSF, p++)가 형성되는데, 상기 후면전계(BSF)는 기본적으로 캐리어 수집률을 향상시키는 역할을 하나, 자체적으로 결함(defect)이 많아 재결합(recombination) 요인으로 작용하여 패시베이션(passivation) 특성을 저하시키는 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 패시베이션 특성이 우수한 비정질 실리콘 박막을 적용하여 캐리어의 재결합률을 최소화하여 태양전지의 광전변환효율을 향상시킬 수 있는 MWT형 태양전지 및 그 제조방법을 제공하는데 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 MWT형 태양전지는 비아홀이 구비된 제 1 도전형의 결정질 실리콘 기판과, 상기 비아홀 내에 구비된 비아 전극과, 상기 기판 후면 상에 순차적으로 적층된 진성층 및 비정질 반도체층과, 상기 비정질 반도체층 상에 구비된 투명전도산화막과, 상기 투명전도산화막 상에 구비된 p 전극 및 상기 비아 전극과 전기적으로 연결된 n 전극을 포함하여 이루어지는 것을 특징으로 한다.
상기 기판 전면 상에 반사방지막 및 그리드 라인이 구비되며, 상기 그리드 라인은 상기 비아 전극과 연결된다.
본 발명에 따른 MWT형 태양전지의 제조방법은 비아홀이 구비된 p형 실리콘 기판을 준비하는 단계와, 확산 공정을 실시하여 기판 전면에 에미터층을 형성하는 단계와, 상기 기판 후면 상에 진성층, 비정질 반도체층 및 투명전도산화막을 순차적으로 적층하는 단계 및 n 전극, p 전극, 비아 전극 및 그리드 라인을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
또한, 상기 n 전극, p 전극, 비아 전극 및 그리드 라인을 형성하는 단계는, n 전극이 형성될 부위, p 전극이 형성될 부위 및 비아홀에 도전성 페이스트를 도포한 후 50∼300℃의 저온에서 경화하여 n 전극, p 전극 및 비아 전극을 형성하는 과정과, 그리드 라인이 형성될 부위의 반사방지막을 선택적으로 제거한 다음, 도전성 페이스트를 도포하고 50∼300℃의 저온에서 경화시켜 그리드 라인을 형성하는 과정을 포함하여 구성된다.
본 발명에 따른 MWT형 태양전지는 다음과 같은 효과가 있다.
기판 후면 상에 비정질 실리콘 박막이 구비됨에 따라, 캐리어의 재결합률을 낮출 수 있으며 이를 통해 태양전지의 광전변환효율을 향상시킬 수 있다. 또한, 저온 소성을 통해 전극을 형성함에 따라 기판이 변형되는 것을 최소화할 수 있다.
도 1은 종래 기술에 따른 MWT형 태양전지의 구성도.
도 2는 본 발명의 일 실시예에 따른 MWT형 태양전지의 구성도.
도 3은 본 발명의 일 실시예에 따른 MWT형 태양전지의 제조방법을 설명하기 위한 순서도.
도 4a 내지 도 4f는 본 발명의 일 실시예에 따른 MWT형 태양전지의 제조방법을 설명하기 위한 공정 단면도.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 MWT형 태양전지 및 그 제조방법을 상세히 설명하기로 한다.
먼저, 본 발명의 일 실시예에 따른 MWT형 태양전지를 살펴보면, 도 2에 도시한 바와 같이 제 1 도전형의 결정질 실리콘 기판(301)을 구비하며, 상기 기판(301)의 일측에는 기판(301)을 관통하는 비아홀(302)이 구비되며 상기 비아홀(via hole)(302) 내에는 비아 전극(via electrode)(311)이 구비된다. 또한, 상기 기판(301) 상에는 반사방지막(305) 및 그리드 라인(312)이 구비된다. 여기서, 상기 제 1 도전형은 p형 또는 n형이고, 후술하는 제 2 도전형은 제 1 도전형의 반대이며, 이하의 설명에서는 제 1 도전형은 p형인 것을 기준으로 한다.
상기 비아 전극(311)은 기판(301) 후면의 제 2 도전형의 전극 즉, n 전극(310)과 연결된다. 또한, 상기 기판(301) 후면 상에는 진성층(306), 비정질 반도체층(307)(a-Si:H) 및 투명전도산화막(308)이 순차적으로 적층, 구비된다. 상기 진성층(306)은 상기 비정질 반도체층(307)과 마찬가지로 비정질 실리콘 박막으로 구성되며, 상기 비정질 반도체층(307)에는 p형 불순물 이온이 도핑되어 있다. 상기 진성층(306) 및 비정질 반도체층(307)은 캐리어의 재결합률을 저하시키는 역할을 하며, 상기 투명전도산화막(308)은 상기 비정질 반도체층(307)의 낮은 전기전도도를 보완하는 역할을 한다. 한편, 상기 투명전도산화막(308) 상에는 p 전극(309)이 구비된다.
다음으로, 본 발명의 일 실시예에 따른 MWT형 태양전지의 제조방법을 살펴보기로 한다.
도 3 및 도 4a에 도시한 바와 같이 제 1 도전형의 결정질 실리콘 기판(301)을 준비하고, 기판(301)을 수직 관통하는 비아홀(302)을 일정 간격을 두고 형성한다(S301). 그런 다음, 제 1 도전형의 실리콘 기판(301)의 표면에 요철(303)이 형성되도록 텍스쳐링(texturing) 공정을 진행한다(S302). 상기 텍스쳐링 공정은 기판(301) 표면에서의 빛 반사를 줄이기 위한 것이며, 습식 식각 방법 또는 반응성 이온 식각(reactive ion etching) 등의 건식 식각 방법을 이용하여 진행할 수 있다.
텍스쳐링 공정이 완료된 상태에서, 도 4b에 도시한 바와 같이 확산공정을 실시하여 에미터층(304)(n+)을 형성한다(S303). 구체적으로, 챔버 내에 상기 실리콘 기판(301)을 구비시키고 상기 챔버 내에 제 2 도전형 불순물 이온 즉, n형 불순물 이온을 포함하는 가스(예를 들어, POCl3)를 공급하여 인(P) 이온이 기판(301) 내부로 확산(diffusion)되도록 한다. 이에 따라, 기판(301)의 둘레를 따라 일정 깊이로 에미터층(304)이 형성되고, 상기 비아홀(302) 주변의 기판(301) 내부에도 마찬가지로 에미터층(304)이 형성된다.
한편, 상기 n형 불순물 이온의 확산 공정은 상술한 바와 같은 기상의 가스를 이용하는 방법 이외에, n형 불순물 이온이 포함된 용액 예를 들어, 인산(H3PO4) 용액 내에 상기 실리콘 기판(301)을 침적시키고 후속의 열처리를 통해 인(P) 이온이 기판(301) 내부에 확산되도록 하여 에미터층(304)을 형성하는 방법을 이용할 수도 있다. 이 밖에, 도핑 페이스트, 이온 주입(ion implantation) 등을 이용하여 기판 전면에만 선택적으로 에미터층을 형성할 수 있으며, 상기 에미터층은 선택적 에미터 구조로 구성될 수도 있다. 또한, 상기 제 2 도전형 불순물 이온이 p형일 경우, 상기 에미터층(304)을 형성하는 불순물 이온은 붕소(B)일 수 있다.
상기 확산공정으로 인해, 기판(301) 전체면에 일정 깊이로 에미터층(304)이 형성된 상태에서, 도 4c에 도시한 바와 같이 기판(301) 하부의 일정 두께를 식각, 제거하여 기판(301) 후면의 에미터층(304)을 제거한다(S304). 그런 다음, 기판(301) 전면 상에 실리콘 질화막(SiNx) 등의 재질로 반사방지막(305)을 형성한다(S305).
상기 반사방지막(305)이 형성된 상태에서, 도 4d에 도시한 바와 같이 진성층(intrinsic layer)(306)과 비정질 반도체층(a-Si:H)(307)을 순차적으로 적층한다(S306). 상기 진성층(306)은 상기 비정질 반도체층(307)과 마찬가지로 비정질 실리콘 박막으로 구성되며, 상기 비정질 반도체층(307)에는 p형 불순물 이온이 도핑되어 있다. 상기 진성층(306) 및 비정질 반도체층(307)은 캐리어의 재결합률을 저하시키는 역할을 한다. 이 때, 기판이 n형일 경우, 상기 비정질 반도체층(307)에는 n형 불순물 이온이 도핑된다.
이어, 상기 비정질 반도체층(307) 상에 투명전도산화막(transparent conductive oxide)(308)을 적층한다. 상기 투명전도산화막(308)은 상기 비정질 반도체층(307)의 낮은 전기전도도를 보완하는 역할을 하며, 세부적으로 ZnO, ITO(Indium Tin Oxide), GZO(Gallium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGO(Indium Gallium Oxide), IZO(Indium Zinc Oxide), In2O3 중 어느 하나로 구성될 수 있다. 이와 함께, 기판(301)의 전면과 후면에 레이저 조사 등을 통해 각각 아이솔레이션(isolation)용 트렌치(313)를 형성한다.
이와 같은 상태에서, n 전극(310)이 형성될 부위에 은 페이스트(Ag paste)를 스크린 인쇄방식 등을 통해 도포한다. 이 때, 스크린 인쇄는 기판(301)의 후면 방향에서 진행되며 이로 인해 상기 비아홀(302) 내에도 은 페이스트가 채워진다. 이어, 기판(301) 후면의 p 전극(309)이 형성될 부위에 알루미늄 페이스트(Al paste)를 도포한 후, 50∼300℃의 저온에서 경화시켜 n 전극(310), p 전극(309) 및 비아 전극(311)을 완성한다(S307)(도 4e 참조).
상기 n 전극(310)과 p 전극(309)이 형성된 상태에서, 그리드 라인(312)이 형성될 부위의 반사방지막(305)을 선택적으로 제거한 다음, 은 페이스트를 도포하고 50∼300℃의 저온에서 경화시켜 그리드 라인(312)을 형성(S308)하면 본 발명의 일 실시예에 따른 MWT형 태양전지의 제조방법은 완료된다(도 4f 참조).
한편, 상기 n 전극(310) 및 p 전극은 도금 공정을 통해 형성할 수도 있다. 이 경우, 상기 n 전극(310)과 p 전극 각각은 제 1 도금층, 실리사이드층 및 제 2 도금층이 순차적으로 적층된 구조로 이루어지며, 도금 방법으로는 무전해 도금방법(electroless-plating) 또는 전해 도금방법(electro-plating)을 이용할 수 있다.
301 : 제 1 도전형의 결정질 실리콘 기판
302 : 비아홀 303 : 요철
304 : 에미터층 305 : 반사방지막
306 : 진성층 307 : 비정질 반도체층
308 : 투명전도산화막 309 : p 전극
310 : n 전극 311 : 비아 전극
312 : 그리드 라인 313 : 아이솔레이션용 트렌치

Claims (5)

  1. 비아홀이 구비된 p형의 결정질 실리콘 기판;
    상기 비아홀 내에 구비된 비아 전극;
    상기 기판 후면 상에 순차적으로 적층된 진성층 및 비정질 반도체층;
    상기 비정질 반도체층 상에 구비된 투명전도산화막;
    상기 투명전도산화막 상에 구비된 p 전극; 및
    상기 비아 전극과 전기적으로 연결된 n 전극을 포함하여 이루어지며,
    상기 기판 전면 상에 반사방지막 및 그리드 라인이 구비되며, 상기 그리드 라인은 상기 비아 전극과 연결되며,
    상기 기판의 후면을 제외한 기판 전체면에 일정 깊이로 n형 에미터층이 형성되며,
    상기 진성층 및 비정질 반도체층은 비정질 실리콘 박막으로 구성되며,
    상기 비정질 반도체층은 p형 불순물 이온이 도핑되어 있으며,
    상기 기판, 진성층 및 비정질 반도체층은, 기판 위치에 무관하게 반도체 도전형이 p-i-p 구조를 이루는 것을 특징으로 하는 MWT형 태양전지.
  2. 삭제
  3. 비아홀이 구비된 p형 실리콘 기판을 준비하는 단계;
    확산 공정을 실시하여 기판 전면에 에미터층을 형성하는 단계;
    상기 기판 후면에 형성된 에미터층을 제거하는 단계;
    상기 기판 후면 상에 진성층, 비정질 반도체층 및 투명전도산화막을 순차적으로 적층하는 단계; 및
    n 전극, p 전극, 비아 전극 및 그리드 라인을 형성하는 단계를 포함하여 이루어지며,
    상기 n 전극, p 전극, 비아 전극 및 그리드 라인을 형성하는 단계는,
    n 전극이 형성될 부위, p 전극이 형성될 부위 및 비아홀에 도전성 페이스트를 도포한 후 50∼300℃의 저온에서 경화하여 n 전극, p 전극 및 비아 전극을 형성하는 과정과,
    그리드 라인이 형성될 부위의 반사방지막을 선택적으로 제거한 다음, 도전성 페이스트를 도포하고 50∼300℃의 저온에서 경화시켜 그리드 라인을 형성하는 과정을 포함하여 구성되며,
    상기 진성층 및 비정질 반도체층은 비정질 실리콘 박막으로 구성되며,
    상기 비정질 반도체층은 p형 불순물 이온이 도핑되어 있으며,
    상기 기판, 진성층 및 비정질 반도체층은, 기판 위치에 무관하게 반도체 도전형이 p-i-p 구조를 이루는 것을 특징으로 하는 MWT형 태양전지의 제조방법.
  4. 삭제
  5. 제 3 항에 있어서, 상기 n 전극과 p 전극 각각은,
    제 1 도금층을 형성하는 과정과,
    상기 제 1 도금층 상에 실리사이드층을 형성하는 과정과,
    상기 실리사이드층 상에 제 2 도금층을 형성하는 과정을 통해 형성되며,
    상기 제 1 도금층 및 제 2 도금층은 무전해 도금방법(electroless-plating) 또는 전해 도금방법(electro-plating)을 통해 형성되는 것을 특징으로 하는 MWT형 태양전지의 제조방법.
KR1020100113095A 2010-11-15 2010-11-15 Ｍｗｔ형 태양전지 및 그 제조방법 Expired - Fee Related KR101612133B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100113095A KR101612133B1 (ko) 2010-11-15 2010-11-15 Ｍｗｔ형 태양전지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100113095A KR101612133B1 (ko) 2010-11-15 2010-11-15 Ｍｗｔ형 태양전지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20120051807A KR20120051807A (ko) 2012-05-23
KR101612133B1 true KR101612133B1 (ko) 2016-04-14

Family

ID=46268689

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100113095A Expired - Fee Related KR101612133B1 (ko) 2010-11-15 2010-11-15 Ｍｗｔ형 태양전지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101612133B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101315407B1 (ko) 2012-06-04 2013-10-07 한화케미칼 주식회사 에미터 랩 스루 태양 전지 및 이의 제조 방법
KR101367405B1 (ko) * 2012-08-27 2014-02-27 한화케미칼 주식회사 에미터 스루 태양 전지 및 이의 제조 방법
KR101406950B1 (ko) * 2014-03-21 2014-06-16 에스티엑스 솔라주식회사 태양전지 및 그 제조방법
KR101406955B1 (ko) * 2014-03-21 2014-06-17 에스티엑스 솔라주식회사 태양전지 및 그 제조방법
CN109473492A (zh) * 2018-12-20 2019-03-15 江苏日托光伏科技股份有限公司 适合规模化量产的mwt异质结硅太阳电池及其制备方法
CN109920858B (zh) * 2019-03-29 2021-03-30 江苏日托光伏科技股份有限公司 一种钝化接触的p型mwt电池结构及制备方法
CN118039557A (zh) * 2022-11-04 2024-05-14 长鑫存储技术有限公司 半导体互连结构及其形成方法、半导体封装结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008519438A (ja) * 2004-10-29 2008-06-05 ビーピー・コーポレーション・ノース・アメリカ・インコーポレーテッド バックコンタクト太陽電池
JP2009524916A (ja) * 2006-01-26 2009-07-02 アライズ テクノロジーズ コーポレーション 太陽電池

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008519438A (ja) * 2004-10-29 2008-06-05 ビーピー・コーポレーション・ノース・アメリカ・インコーポレーテッド バックコンタクト太陽電池
JP2009524916A (ja) * 2006-01-26 2009-07-02 アライズ テクノロジーズ コーポレーション 太陽電池

Also Published As

Publication number Publication date
KR20120051807A (ko) 2012-05-23

Similar Documents

Publication Publication Date Title
KR101000064B1 (ko) 이종접합 태양전지 및 그 제조방법
KR100984700B1 (ko) 태양 전지 및 그 제조 방법
KR101627217B1 (ko) 태양전지 및 그 제조방법
US10680122B2 (en) Solar cell and method for manufacturing the same
KR101032624B1 (ko) 태양 전지 및 그 제조 방법
US9608133B2 (en) Solar cell
KR101387718B1 (ko) 태양 전지 및 이의 제조 방법
KR20120023391A (ko) 태양전지 및 이의 제조 방법
JP3205613U (ja) ヘテロ接合太陽電池構造
KR101612133B1 (ko) Ｍｗｔ형 태양전지 및 그 제조방법
KR20110071375A (ko) 후면전계형 이종접합 태양전지 및 그 제조방법
AU2010331900A1 (en) Rear-contact heterojunction photovoltaic cell
KR101878397B1 (ko) 태양전지 및 그 제조 방법
KR101125435B1 (ko) Ｍｗｔ형 태양전지
KR100990864B1 (ko) 태양전지 및 그 제조 방법
JP2024082212A (ja) 太陽電池及びその製造方法、光起電力モジュール
KR101166361B1 (ko) 태양전지
KR20140022507A (ko) 후면전극형 이종접합 태양전지 및 그 제조방법
CN102403370A (zh) 共面式光伏电池及其制造方法
EP2584610A2 (en) Photoelectric device
KR101198430B1 (ko) 양면 수광형 국부화 에미터 태양전지 및 그 제조 방법
KR20110003787A (ko) 태양 전지 및 그 제조 방법
KR20140022508A (ko) 후면전극형 이종접합 태양전지의 제조방법
JP5645734B2 (ja) 太陽電池素子
Untila et al. Bifacial low concentrator argentum free crystalline silicon solar cells based on ARC of TCO and current collecting grid of copper wire

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101115

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20141017

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20101115

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20150930

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20160225

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20150930

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

X091 Application refused [patent]
AMND Amendment
PX0901 Re-examination

Patent event code: PX09011S01I

Patent event date: 20160225

Comment text: Decision to Refuse Application

Patent event code: PX09012R01I

Patent event date: 20151228

Comment text: Amendment to Specification, etc.

PX0701 Decision of registration after re-examination

Patent event date: 20160329

Comment text: Decision to Grant Registration

Patent event code: PX07013S01D

Patent event date: 20160322

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

Patent event date: 20160225

Comment text: Decision to Refuse Application

Patent event code: PX07011S01I

Patent event date: 20151228

Comment text: Amendment to Specification, etc.

Patent event code: PX07012R01I

X701 Decision to grant (after re-examination)
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20160406

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20160406

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20200117