[go: up one dir, main page]

KR20060053160A - 화소 회로, 발광 장치 및 화상 형성 장치 - Google Patents

화소 회로, 발광 장치 및 화상 형성 장치 Download PDF

Info

Publication number
KR20060053160A
KR20060053160A KR1020050076124A KR20050076124A KR20060053160A KR 20060053160 A KR20060053160 A KR 20060053160A KR 1020050076124 A KR1020050076124 A KR 1020050076124A KR 20050076124 A KR20050076124 A KR 20050076124A KR 20060053160 A KR20060053160 A KR 20060053160A
Authority
KR
South Korea
Prior art keywords
circuit
signal
light emitting
power supply
buffer circuit
Prior art date
Application number
KR1020050076124A
Other languages
English (en)
Other versions
KR100668274B1 (ko
Inventor
에이지 간다
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060053160A publication Critical patent/KR20060053160A/ko
Application granted granted Critical
Publication of KR100668274B1 publication Critical patent/KR100668274B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/435—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material
    • B41J2/447—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources
    • B41J2/45—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of radiation to a printing material or impression-transfer material using arrays of radiation sources using light-emitting diode [LED] or laser arrays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • General Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
  • Electroluminescent Light Sources (AREA)
  • Facsimile Heads (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 화소 회로의 오동작을 방지하는 것을 과제로 한다.
화소 회로(P)는 제어 회로(CTL), 래치 회로(70), 버퍼 회로(80), 공급 회로(90) 및 OLED 소자(100)를 구비한다. 노드 Q의 전위는 버퍼 회로(80)의 출력 신호로 부여된다. 따라서, 공급 회로(90)의 구동 트랜지스터(93)를 충분히 구동할 수 있다. 이에 의해, OLED 소자(100)의 발광 휘도를 크게 할 수 있어 화소간의 발광 휘도의 불균일을 개선할 수 있다.
화소 회로, 발광 장치, 발광 휘도, 구동 트랜지스터, 화상 형성 장치

Description

화소 회로, 발광 장치 및 화상 형성 장치{PIXEL CIRCUIT, LIGHT-EMITTING DEVICE, AND IMAGE FORMING APPARATUS}
도 1은 본 발명의 발광 장치의 구성을 나타내는 블록도.
도 2는 상기 장치의 화소 회로의 회로도.
도 3은 상기 회로의 타이밍 차트.
도 4는 상기 회로에 사용하는 래치 회로(70)의 등가 회로도.
도 5는 인버터의 회로도.
도 6은 상승 시간을 설명하기 위한 노드 Q의 파형도.
도 7은 논리용 전원선(La1, Lb1) 및 구동용 전원선(La2, Lb2)의 구체적인 구성을 나타내는 설명도.
도 8은 제 1 변형예에 따른 논리용 전원선(La1, Lb1) 및 구동용 전원선(La2, Lb2)의 구체적인 구성을 나타내는 설명도.
도 9는 제 2 변형예에 따른 화소 회로의 회로도.
도 10은 화상 형성 장치의 일례를 나타내는 종단 측면도.
도 11은 화상 형성 장치의 다른 예를 나타내는 종단 측면도.
[도면의 주요 부분에 대한 부호의 설명]
10 : 발광 장치(헤드부)
P1 내지 P89 : 화소 회로
B1 내지 B40 : 화소 블록
Ls1 내지 Ls41 : 신호선
CTL : 제어 회로
70 : 래치 회로(latch circuit)
80 : 버퍼 회로
90 : 공급 회로
93 : 구동 트랜지스터
100 : OLED 소자
D1 내지 D89 : 데이터 신호
La1, Lb1 : 논리용 전원선
La2, Lb2 : 구동용 전원선
La11, Lb11 : 제 1 논리용 전원선
La12, Lb12 : 제 2 논리용 전원선
100 : OLED 소자(발광 소자)
110Y, 110M, 110C, 110K : 감광체
본 발명은 유기 발광 다이오드 소자와 같이 전류의 양에 따른 크기의 광(光) 을 발광하는 발광 소자를 사용한 화소 회로, 발광 장치 및 화상 형성 장치에 관한 것이다.
최근, 액정 소자에 대체되는 차세대 발광 디바이스로서 유기 일렉트로루미네선스 소자나 발광 폴리머 소자 등으로 불리는 유기 발광 다이오드(Organic Light Emitting Diode, 이하 적절하게 「OLED 소자」라고 약칭함) 소자가 주목받고 있다. 이 OLED 소자를 1라인에 다수 설치한 라인 헤드를 노광 수단으로서 사용하는 화상 형성 장치가 개발되고 있다. 이러한 라인 헤드에서는 OLED 소자 이외에, 이것을 구동하기 위한 트랜지스터를 포함하는 화소 회로가 복수 배치된다. 예를 들면, 일본국 특개평11-274569호 공보(도 2, 단락 번호 0041 내지 0043)에는 1라인의 OLED 소자로 이루어지는 라인 헤드가 개시되어 있다.
여기서, 복수의 화소 회로는 일방향으로 배열되고, 공통 배선을 통하여 선택 신호가 공급되는 동시에 매트릭스 배선을 통하여 데이터 신호가 공급된다. 그리고, 선택 신호가 액티브로 되면 데이터 신호가 화소 회로에 수용된다.
그런데, 구동 트랜지스터가 온(ON)일 때의 저항 편차에 의한 OLED 소자의 휘도의 불균일을 저감하기 위해서는 OLED 소자의 저항에 대하여 구동 트랜지스터가 온일 때의 저항을 충분히 작게 할 필요가 있다. 구동 트랜지스터가 온일 때의 저항을 작게 하기 위해서는 구동 트랜지스터의 사이즈를 크게 할 필요가 있다.
그러나, 구동 트랜지스터의 게이트에 전류를 공급하는 전단(前段)의 구동 회로의 구동 능력이 낮으면 구동 트랜지스터를 충분히 구동할 수 없다. 구동 능력이 부족한 경우, 게이트 전위를 변화시키는 데에 장시간을 요하게 된다. 이 때문에, 소정 기간 내에 기입을 종료시킬 수 없어 인쇄 품질의 저하를 초래하고 있다.
본 발명은 상술한 사정을 감안하여 이루어진 것으로서, 그 목적으로 하는 점은 구동 트랜지스터를 충분히 구동하는 것이 가능한 화소 회로, 발광 장치 및 화상 형성 장치를 제공하는 것에 있다.
상술한 과제를 해결하기 위해, 본 발명에 따른 화소 회로는 구동 전류의 크기에 따른 크기의 광을 발광하는 발광 소자와, 상기 발광 소자에 상기 구동 전류를 공급하는 구동 트랜지스터와, 상기 발광 소자의 발광 휘도를 지시하는 데이터 신호를 기입 기간에 기입하여 기억하는 기억 회로와, 상기 기억 수단의 출력 신호를 상기 구동 트랜지스터에 공급하는 버퍼 회로를 구비한다.
본 발명에 의하면, 기억 회로와 구동 트랜지스터 사이에 버퍼 회로를 설치하므로, 구동 트랜지스터의 사이즈가 커도 구동 트랜지스터를 충분히 구동하는 것이 가능해진다. 또한, 발광 소자에는 유기 발광 다이오드, 무기 발광 다이오드 등의 발광 다이오드가 포함된다.
여기서, 상기 버퍼 회로를 구성하는 트랜지스터 중 출력단에 사용하는 출력 트랜지스터의 사이즈는 상기 구동 트랜지스터의 사이즈와 비교하여 작은 것이 바람직하다. 이 경우에는 버퍼 회로의 출력 트랜지스터의 사이즈가 작아지므로 회로 면적이 작아지고, 또한 버퍼 회로의 소비 전류를 삭감하는 것이 가능해진다. 여기서, 트랜지스터의 사이즈란 게이트의 폭을 W, 게이트 길이를 L이라고 했을 때, W/L 로 부여된다.
또한, 상기 출력 트랜지스터의 사이즈는 상기 버퍼 회로의 출력 신호의 상승 시간이 어느 기입 기간으로부터 다음 기입 기간까지의 시간보다도 짧도록 설정되어 있는 것이 바람직하다. 이 경우에는 구동 트랜지스터의 온·오프(on·off)를 확실하게 제어하는 것이 가능해진다. 상승 시간이란, 출력 신호의 레벨이 10%의 레벨에서 90%의 레벨로 변화될 때까지의 시간을 말한다.
또한, 상기 버퍼 회로를 인버터로 구성할 수도 있다. 이 경우, 구동 트랜지스터는 2치(2値)로 제어되게 된다.
다음에, 본 발명에 따른 발광 장치는 상술한 화소 회로를 복수 구비하고, 상기 복수의 화소 회로에 상기 데이터 신호를 공급하는 복수의 데이터선과, 상기 기입 기간을 지시하는 신호를 상기 기억 회로에 공급하는 구동 회로를 구비한다. 본 발명에 의하면, 상술한 화소 회로를 사용하므로 구동 트랜지스터의 사이즈가 커도 구동 트랜지스터가 오동작하지 않는다. 따라서, 발광 소자의 휘도의 불균일을 방지하여 발광 품질을 대폭 향상시킬 수 있다.
상술한 발광 장치에 있어서, 접속점에서 제 1 전원 배선과 제 2 전원 배선으로 분기하고, 전원 신호를 공급하는 주전원선을 구비하고, 상기 제 1 전원 배선은 상기 기억 회로의 각각에 접속되고, 상기 제 2 전원 배선은 상기 버퍼 회로의 각각에 접속되는 것이 바람직하다. 버퍼 회로는 구동 트랜지스터를 구동하기 위해 대전류를 유입할 필요가 있다. 이 때문에, 전원 신호의 전위 변동의 요인이 될 수 있다. 본 발명에 의하면, 기억 회로 및 버퍼 회로에 공급하는 전원 신호를 제 1 전원 배선 및 제 2 전원 배선을 사용하도록 했으므로, 버퍼 회로로 소비되는 전류에 의해 기억 회로의 전원 신호의 전위가 변동되는 것을 저감시킬 수 있다.
여기서, 상기 제 1 전원 배선의 폭은 상기 제 2 전원 배선의 폭보다 넓은 것이 바람직하다. 이 경우에는 기억 회로에 공급되는 전원 신호의 전위 변동을 억압할 수 있으므로, 기억 회로의 오동작을 한층 더 저감하여 신뢰성을 향상시킬 수 있다.
또한, 상기 버퍼 회로는 상기 구동 트랜지스터가 접속되는 전원선과 동일한 전원선과 접속될 수도 있다. 이 경우에도, 버퍼 회로와 기억 회로의 전원을 분리하는 것이 가능해진다. 또한, 버퍼 회로를 구동 트랜지스터가 접속해도 전원 신호의 전위 변동이 구동 트랜지스터의 임계값을 넘지 않는 것이 바람직하다.
다음에, 본 발명에 따른 화상 형성 장치는 광선의 조사에 의해 화상이 형성되는 감광체와, 상기 감광체에 광선을 조사하여 상기 화상을 형성하는 헤드부를 구비하고, 상술한 발광 장치를 상기 헤드부에 사용하는 것을 특징으로 한다. 이 화상 형성 장치는 상술한 발광 장치를 헤드부에 사용하므로, 감광체 위에 고품질의 화상을 형성하는 것이 가능해진다. 이러한 화상 형성 장치로서는 프린터, 복사기 및 복합기가 포함될 수 있다.
이하, 본 발명의 실시예에 대해서 도면을 참조하여 설명한다.
<발광 장치>
도 1은 본 발명의 실시예에 따른 발광 장치의 구성을 나타내는 블록도이다. 이 발광 장치는 화상 형성 장치로서의 프린터의 헤드부(10)와 그 주변 회로로 구성 된다. 발광 장치는 헤드부(10)의 주변 회로로서 전송 제어 회로(20), 화상 처리 회로(30) 및 전원 회로(40)를 구비한다. 전송 제어 회로(20)는 개시 펄스 신호(SP)와 클록 신호(CLK)를 생성한다. 개시 펄스 신호(SP)는 주주사 기간의 개시로 액티브로 되는 신호이다. 클록 신호(CLK)는 주주사의 기준으로 되는 시간을 부여한다. 화상 처리 회로(30)는 패럴렐 형식의 데이터 신호(D1 내지 D89)를 출력한다. 이 예의 데이터 신호(D1 내지 D89)는 OLED 소자의 점등·소등을 지시하는 2치의 신호이다. 전원 회로(40)는 논리 회로용의 제 1 고전위측 전원 신호(VHH) 및 제 1 저전위측 전원 신호(VLL) 이외에, 제 2 고전위측 전원 신호(VDDEL) 및 제 2 저전위측 전원 신호(VSSEL)를 생성한다.
헤드부(10)는 라인형의 광헤드로서, 영역 A1 내지 A3를 구비한다. 영역 A1에는 화소 블록(B1 내지 B40), 논리용 전원선(La1, Lb1) 및 구동용 전원선(La2, Lb2)이 형성된다. 영역 A2에는 89개의 데이터선(L1 내지 L89)과 이들에 교차하는 신호선(Ls1 내지 Ls40)이 형성된다. 영역 A3에는 시프트 레지스터(50)가 형성된다. 화소 블록(B1 내지 B40)은 X방향으로 배열되어 있다. 또한, 데이터선(L1 내지 L89), 논리용 전원선(La1, Lb1) 및 구동용 전원선(La2, Lb2)은 X방향과 평행하게 배열 설치되어 있다.
시프트 레지스터(50)는 복수의 단위 시프트 회로(도시 생략)를 종속 접속하여 구성되고, 개시 펄스 신호(SP)를 클록 신호(CLK)에 따라 순차적으로 시프트하여 시프트 신호(SR1, SR2, … SR41)를 생성한다. 도 2에 나타낸 바와 같이, 각 시프트 신호(SR1 내지 SR41)는 클록 신호(CLK)의 1주기의 기간만 액티브로 되는 신호이 다. 또한, 인접하는 시프트 신호의 액티브 기간은 클록 신호(CLK)의 1/2주기만 중복된다.
시프트 신호(SR1 내지 SR41)는 신호선(Ls1 내지 Ls41)을 통하여 화소 블록(B1 내지 B40)에 공급된다. 화소 블록(B1 내지 B39)의 각각은 89개의 화소 회로(P1 내지 P89)를 포함하고, 화소 블록(B40)은 73개의 화소 회로(P1 내지 P73)를 포함한다. 또한, 화소 회로(P1 내지 P89)는 동일한 구성이다. 이하의 설명에서, 개개의 화소 회로를 문제로 하지 않는 경우에는 그를 간단히 화소 회로 P라고 총칭한다.
논리용 전원선(La1)의 공급 단자(Ta1)에는 제 1 고전위측 전원 신호(VHH)가 공급되는 한편, 논리용 전원선(Lb1)의 공급 단자(Tb1)에는 제 1 저전위측 전원 신호(VLL)가 공급된다. 구동용 전원선(La2)의 공급 단자(Ta2)에는 제 2 고전위측 전원 신호(VDDEL)가 공급되는 한편, 전원선(Lb2)의 공급 단자(Tb2)에는 제 2 저전위측 전원 신호(VSSEL)가 공급된다. 각 화소 회로(P)는 논리용 전원선(La1, Lb1) 및 구동용 전원선(La2, Lb2)에 접속되어 있고, 그를 통하여 각종의 전원 신호가 공급된다. 공급 단자(Ta2 및 Tb2)에 가장 가까운 화소 블록은 B1이고, 가장 먼 화소 블록은 B40이다.
도 2에 화소 회로(P)의 상세한 구성을 나타내고, 도 3에 그 타이밍 차트를 나타낸다. 또한, 이 화소 회로(P)는 첫번째 블록(B1)에 속하고, 데이터선(L1)에 접속되어 있는 것으로 한다. 화소 회로(P)는 제어 회로(60), 래치 회로(latch circuit)(70), 버퍼 회로(80), 공급 회로(90) 및 OLED 소자(100)를 구비한다. 제 어 회로(60), 래치 회로(70) 및 버퍼 회로(80)에는 제 1 고전위측 전원 신호(VHH) 및 제 1 저전위측 전원 신호(VLL)가 공급되고, 공급 회로(90) 및 OLED 소자(100)에는 제 2 고전위측 전원 신호(VDDEL) 및 제 2 저전위측 전원 신호(VSSEL)가 공급된다.
제어 회로(60)는 시프트 레지스터(50)로부터 공급되는 시프트 신호에 의거하여 샘플링 신호를 생성하는 기능을 갖는다. 샘플링 신호는 데이터 신호를 래치 회로(70)에 기입하는 기입 기간을 지정한다. 이 예의 제어 회로(60)는 NOR 회로(61)에 의해 구성된다. NOR 회로(61)는 상기 블록(B1)에 대응하는 시프트 신호(SR1)와 다음 블록(B2)에 대응하는 시프트 신호(SR2)가 동시에 로레벨(low level)(액티브)로 되는 기간에서, 액티브(하이레벨)로 되는 샘플링 신호(SAM1)를 생성한다. 여기서, 시프트 신호(SR2)는 시프트 신호(SR1) 다음에 액티브로 되는 신호이다.
이와 같이, 제어 회로(60)를 각 화소 회로(P)에 설치한 것은 이하의 이유에 의한다. 시프트 신호(SR1 내지 SR41)는 신호선(Ls1 내지 Ls41)을 통하여 화소 블록(B1 내지 B40)에 공급된다. 이 때문에, 신호선(Ls1 내지 Ls41)에 노이즈가 중첩되는 경우가 있다. 그 주요인으로서 영역 A2에서의 중첩 노이즈가 있다. 영역 A2에서 신호선(Ls1 내지 Ls41)은 데이터 신호선(L1 내지 L89)과 교차하고 있으므로, 그 교차 부분에는 부유 용량이 부수되어 있다. 바꾸어 말하면, 신호선(Ls1 내지 Ls41)은 데이터 신호선(L1 내지 L89)과 교류적으로 커플링하고 있다. 따라서, 데이터 신호(D1 내지 D89)의 논리 레벨이 변화되면 신호선(Ls1 내지 Ls41)의 노이즈가 중첩되는 경우가 있다.
도 3에 나타내는 예에서는, 시프트 신호(SR1)에 노이즈(N1 및 N2)가 중첩되어 있고, 시프트 신호(SR2)에 노이즈(N3 및 N4)가 중첩되어 있다. 가령, NOR 회로(61)를 영역 A3에 설치하여 신호선(Ls1 내지 Ls40)을 사용해서 샘플링 신호(SAM1 내지 SAM40)를 전송했다고 하면, 샘플링 신호(SAM1 내지 SAM40)에 노이즈가 중첩되어 화소 회로(P)가 오동작하게 된다.
그러나, 본 실시예에서는 영역 A1에 NOR 회로(61)를 배치했으므로 노이즈를 마스크할 수 있다. 즉, NOR 회로(61)는 인접하는 시프트 신호(SR1 및 SR2)가 동시에 액티브로 된 경우에만 샘플링 신호(SAM1)를 액티브로 한다. 따라서, 시프트 신호(SR1)에 중첩된 노이즈(N1 및 N2)는 시프트 신호(SR2)에 의해 마스크되는 한편, 시프트 신호(SR2)에 중첩된 노이즈(N3 및 N4)는 시프트 신호(SR1)에 의해 마스크된다.
NOR 회로(61)는 시프트 신호(SR1) 및 시프트 신호(SR2)가 함께 로레벨(액티브)로 되는 시각 t2로부터 시각 t3까지의 기간에서 하이레벨로 되는 샘플링 신호(SAM1)를 생성하여 래치 회로(70)에 공급한다. 래치 회로(70)는 트랜스퍼 게이트(transfer gate)(71), 인버터(72 내지 74) 및 클록드 인버터(clocked inverter)(75)를 구비한다. 시각 t1으로부터 시각 t2까지의 기간에서는 시프트 신호(SR1)가 로레벨이므로, 클록드 인버터(75)는 하이 임피던스(high impedance) 상태로 된다. 또한, 샘플링 신호(SAM1)는 로레벨이므로 트랜스퍼 게이트(71)는 오프 상태로 된다. 이 결과, 래치 회로(70)의 등가 회로는 도 4의 (a)에 나타내는 것으로 된다.
다음에, 시각 t2로부터 시각 t3에서는 시프트 신호(SR1)는 로레벨을 유지하지만, 샘플링 신호(SAM1)는 하이레벨로 된다. 이 때, 클록드 인버터(75)는 하이 임피던스 상태를 유지하는 한편, 트랜스퍼 게이트(71)는 온 상태로 된다. 이 결과, 래치 회로(70)의 등가 회로는 도 4의 (b)에 나타내는 것으로 되고, 데이터 신호(D1)의 논리 레벨이 수용된다.
다음에, 시각 t4 이후에서 시프트 신호(SR1)가 하이레벨로 되고, 클록드 인버터(75)는 인버터로서 동작한다. 또한, 샘플링 신호(SAM1)는 로레벨이므로 트랜스퍼 게이트(71)는 오프 상태로 된다. 이 결과, 래치 회로(70)의 등가 회로는 도 4의 (c)에 나타내는 것으로 된다. 즉, 데이터 신호(D1)의 수용이 종료되고, 다음 기입이 있을 때까지 데이터 신호(D1)의 논리 레벨이 래치 회로(70)에 기억된다.
래치 회로(70)의 출력 신호는 버퍼 회로(80)로서의 인버터(82)를 통하여 공급 회로(90)에 공급된다. 공급 회로(90)는 구동 트랜지스터(93)와 제어 트랜지스터(94)를 구비한다. 노드 Q에는 구동 트랜지스터(93)의 게이트 및 제어 트랜지스터(94)의 게이트가 접속되어 있고, 인버터(82)의 출력 단자는 노드 Q에 접속된다. 구동 트랜지스터(93)는 P채널형의 TFT로 구성되고, 제어 트랜지스터는 N채널형의 TFT에 의해 구성된다. 구동 트랜지스터(93)의 드레인에는 제 2 고전위측 전원 신호(VDDEL)가 공급되고, 그 소스에는 OLED 소자(100)의 양극이 접속된다. OLED 소자(100)의 음극에는 제 2 저전위측 전원 신호(VSSEL)가 공급된다. 제어 트랜지스터(94)는 온 상태에서 OLED 소자(100)를 단락(短絡)한다.
여기서, 노드 Q의 논리 레벨이 로레벨의 경우, 구동 트랜지스터(93)는 온 상 태로 되고, 제어 트랜지스터(94)는 오프 상태로 된다. 이 때, 구동 전류가 OLED 소자(100)에 공급되어 OLED 소자(100)가 점등된다. 한편, 노드 Q의 논리 레벨이 하이레벨의 경우, 구동 트랜지스터(93)는 오프 상태로 되고, 제어 트랜지스터(94)는 온 상태로 된다. 이 때, OLED 소자(100)에는 구동 전류가 공급되지 않아 OLED 소자(100)는 소등한다.
상술한 공급 회로(90)에서, 노드 Q의 논리 레벨은 샘플 신호(SAM1)가 액티브로 되면 변화하는 것이 허용된다. 그리고, 샘플 신호(SAM1)는 블록(B1)에 속하는 다른 화소 회로(P)에서도 마찬가지로 생성된다. 따라서, 블록(B1)에 속하는 화소 회로(P1 내지 P89)는 동시에 기입 동작을 실행한다. 이것은, 다른 블록(B2 내지 B40)에 대해서도 마찬가지이다. 즉, 데이터 신호(D1 내지 D89)의 기입은 샘플링 신호(SAM1 내지 SAM40)에 따라 블록 단위로 실행된다. 도 3에 나타낸 바와 같이, 샘플링 신호(SAM1)가 액티브로 되고 난 다음에 샘플링 신호(SAM1)가 액티브로 될 때까지의 기간이 주주사 기간으로 된다.
구동 트랜지스터(93)는 온일 때의 저항 편차에 의한 OLED 소자(100)의 휘도의 불균일을 저감하기 위해 OLED 소자(100)의 저항에 대하여 구동 트랜지스터(93)가 온일 때의 저항을 충분히 작게 할 필요가 있다. 구동 트랜지스터가 온일 때의 저항을 작게 하기 위해 그 사이즈는 클 필요가 있다. 이 때문에, 구동 트랜지스터(93)의 게이트에는 충분한 게이트 전류를 공급할 필요가 있다. 또한, 구동 트랜지스터(93)의 게이트 면적도 커지므로 게이트 용량도 커진다. 가령, 구동 능력이 낮은 회로에서 노드 Q를 구동하면 게이트 용량의 영향을 받아 주주사 기간 내에 노드 Q의 전위가 구동 트랜지스터의 임계값을 넘지 않는 경우도 일어날 수 있다. 이러한 경우에는 OLED 소자(100)가 점등되어야 할 시간에 소등되고, 또는 소등되어야 할 시간에 점등되게 되어 화질 열화의 요인으로 된다. 여기서, 본 실시예에서는 인버터(82)를 통하여 래치 회로(70)에 기억한 데이터 신호(D1)를 노드 Q에 공급하고 있다. 즉, 인버터(82)는 반전 회로로서 기능하는 동시에 출력 전류를 증폭하는 버퍼 회로로서 기능한다. 이에 의해, 구동 트랜지스터(93)를 충분히 구동하는 것이 가능해진다.
도 5에 인버터(82)의 회로도를 나타낸다. 인버터(82)의 구동 능력은 트랜지스터(821, 822)의 사이즈에 의해 정해진다. 이 경우, 트랜지스터(821, 822)의 사이즈는 구동 트랜지스터(93)의 사이즈보다 작고, 또한 이하의 조건을 충족시키도록 설정된다. 즉, 노드 Q의 신호파형의 상승 시간이 주주사 기간보다도 짧도록 트랜지스터(821, 822)의 사이즈를 선정한다. 이에 의해, OLED 소자(100)를 확실하게 점등시킬 수 있다. 또한, 이 예에서는 버퍼 회로로서 인버터(82)를 사용했지만, 논리 레벨이 반대인 경우에는 인버터를 2개 직렬로 접속하여 구성할 수도 있다. 이 경우, 노드 Q의 신호파형의 상승 시간이 주주사 기간보다도 짧도록 최종단의 트랜지스터의 사이즈를 선정하면 된다. 또한, 트랜지스터의 사이즈란 게이트의 폭을 W, 게이트 길이를 L이라고 했을 때, W/L로 부여된다. 또한, 상승 시간이란, 도 6에 나타낸 바와 같이, 노드 Q의 논리 레벨이 10%의 레벨에서 90%의 레벨로 변화될 때까지의 시간을 말한다.
도 7에 논리용 전원선(La1, Lb1) 및 구동용 전원선(La2, Lb2)의 구체적인 구 성을 나타낸다. 이 도에 나타낸 바와 같이, 구동용 전원선(La2, Lb2)은 각 화소 회로(P1 내지 P89)의 공급 회로(90) 및 OLED 소자(100)에 접속되어 있고, 제 2 고전위측 전원 신호(VDDEL) 및 제 2 저전위측 전원 신호(VSSEL)를 공급한다.
한편, 논리용 전원선(La1)은 공급 단자(Ta1)에서 제 1 논리용 전원선(La11)및 제 2 논리용 전원선(La12)으로 분기되어 있고, 또한 논리용 전원선(Lb1)은 공급 단자(Tb1)에서 제 1 논리용 전원선(Lb11) 및 제 2 논리용 전원선(Lb12)으로 분기되어 있다. 그리고, 제 1 논리용 전원선(La11, Lb11)은 각 화소 회로(P1 내지 P89)의 제어 회로(CTL) 및 래치 회로(70)에 접속되어 있고, 제 2 논리용 전원선(La12, Lb12)은 각 화소 회로(P1 내지 P89)의 버퍼 회로(80)에 접속되어 있다.
이와 같이, 논리용 전원선(La1, Lb1)을 분기시켜 전원 신호(VHH, VLL)를 공급한 것은 이하의 이유에 의한다. 즉, 버퍼 회로(80)에는 래치 회로(70)의 논리 레벨이 반전하면, 그 타이밍으로 전류가 흐른다. 논리 레벨이 반전하는 타이밍은 샘플링 신호(SAM1 내지 SAM40)가 각각 액티브로 되는 타이밍에 동기하고 있다. 즉, 어느 화소 블록이 선택되면 대응하는 샘플링 신호가 액티브로 되는 타이밍에서 상기 화소 블록에 속하는 각 버퍼 회로에 전류가 흐른다. 따라서, 샘플링 신호(SAM1 내지 SAM40)가 각각 액티브로 되는 타이밍에서 대전류가 흐르게 된다. 가령, 제 1 고전위측 전원 신호(VHH) 및 제 1 저전위측 전원 신호(VLL)를 공급하는 전원선의 임피던스가 매우 낮고 이상적이라면, 버퍼 회로(80)에 대전류가 유입되었다고 해도 제 1 고전위측 전원 신호(VHH) 및 제 1 저전위측 전원 신호(VLL)의 전위에 변화는 없다.
그러나, 실제로는 전원선에 분포 저항이 존재한다. 이 때문에, 버퍼 회로(80)에 대전류가 흐르면 제 1 고전위측 전원 신호(VHH) 및 제 1 저전위측 전원 신호(VLL)의 전위가 변화된다. 특히, 본 실시예와 같이, 가로 길이의 헤드부(10)에서는 전원선의 거리가 길어져 그 분포 저항을 무시할 수 없다. 이와 같이, 제 1 고전위측 전원 신호(VHH) 및 제 1 저전위측 전원 신호(VLL)의 전위가 변화되면 래치 회로(70)의 기억 내용이 다시 기록될 가능성이 있다. 그리고, 래치 회로(70)의 기억 내용이 일단 다시 기록되면, 다음 기입 기간이 올 때까지 잘못된 논리 레벨이 래치 회로(70)에 유지되어 점등되어야 할 OLED 소자(100)가 소등되고, 소등되어야 할 OLED 소자(100)가 점등되게 된다.
여기서, 본 실시예에서는 버퍼 회로(80)와 래치 회로(70)의 전원선을 분리한 것이다. 이와 같이, 논리용 전원선(La1, Lb1)을 분기시켜 제 1 고전위측 전원 신호(VHH) 및 제 1 저전위측 전원 신호(VLL)를 공급하면 버퍼 회로(80)에서 대전류가 흐른 경우에, 제 2 논리용 전원선(La12, Lb12)의 전위가 변동해도 제 1 논리용 전원선(La11, Lb11)의 전위 변동을 억압할 수 있다. 따라서, 래치 회로(70)의 기억 내용이 제 1 고전위측 전원 신호(VHH) 및 제 1 저전위측 전원 신호(VLL)의 변동에 의해 다시 기록되는 것을 방지할 수 있다. 이에 의해, 인쇄 품질을 대폭 향상시킬 수 있다. 또한, 분기점의 위치는 헤드부(10)의 내부이든 전원 회로(40)의 내부이든, 어느 곳이든 상관없다.
그러나, 전원선의 폭은 집적 밀도를 올리는 관점으로부터는 좁은 것이 바람직하고, 제 1 고전위측 전원 신호(VHH) 및 제 1 저전위측 전원 신호(VLL)의 전위 변동을 억압하는 관점으로부터는 넓은 것이 바람직하다. 상술한 바와 같이, 논리용 전원선(La1, Lb1)을 분기하는 경우에는 제 2 논리용 전원선(La12, Lb12)의 전위 변동을 어느 정도 허용할 수 있다. 여기서, 제 1 논리용 전원선(La11, Lb11)의 폭은 제 2 논리용 전원선(La12, Lb12)의 폭과 비교하여 넓게 설정하는 것이 바람직하다. 이와 같이 설정함으로써, 전원선에 할당되는 면적을 유효하게 활용하여 래치 회로(70)의 기억 내용을 정확하게 유지하는 것이 가능해진다.
<발광 장치의 변형예>
다음에, 발광 장치의 변형예에 대해서 설명한다.
(1) 제 1 변형예
상술한 발광 장치에서 버퍼 회로(80)는 제 2 논리용 전원선(La12, Lb12)에 접속되어 있고, 이들을 통하여 제 1 고전위측 전원 신호(VHH) 및 제 1 저전위측 전원 신호(VLL)가 공급되고 있었지만, 버퍼 회로(80)에 제 2 고전위측 전원 신호(VDDEL) 및 제 2 저전위측 전원 신호(VSSEL)를 공급할 수도 있다. 단, 이 경우에는 버퍼 회로(80)를 구동용 전원선(La2, Lb2)에 접속해도 제 1 고전위측 전원 신호(VHH) 및 제 1 저전위측 전원 신호(VLL)의 전위 변동이 구동 트랜지스터(93) 및 제어 트랜지스터(94)의 임계값을 넘지 않는 것이 바람직하다.
(2) 제 2 변형예
상술한 실시예 및 제 1 변형예에서는 화소 회로(P)에 래치 회로(70)를 설치했지만, 래치 회로(70) 대신에 용량 소자를 사용하여 기억 수단을 구성할 수도 있다.
도 9는 변형예에 따른 화소 회로(P)의 구성을 나타내는 회로도이다. 이 도에 나타낸 바와 같이, 화소 회로(P)는 구동 트랜지스터(93)의 게이트와 제 2 고전위측 전원(VDDEL) 사이에 용량 소자(76)를 구비한다. 따라서, 샘플링 신호(SAM1)의 액티브 기간에 데이터 신호(D1)의 논리 레벨이 용량 소자(76)에 기입되는 한편, 비액티브 기간에 기입된 논리 레벨이 유지되게 된다. 따라서, 용량 소자(76)는 기억 수단(70’)으로서 작용한다.
이 경우에도 구동 트랜지스터(93)의 게이트를 제어하는 것은 버퍼 회로(80)로서 기능하는 인버터(82)이므로 구동 트랜지스터(93)의 온·오프를 확실하게 제어하는 것이 가능해진다.
<화상 형성 장치>
도 10은 상술한 헤드부(10)를 사용한 화상 형성 장치의 일례를 나타내는 종단 측면도이다. 이 화상 형성 장치는 동일한 구성의 4개의 유기 EL 어레이 노광 헤드(10K, 10C, 10M, 10Y)를 대응하는 동일한 구성인 4개의 감광체 드럼(화상 담지체)(110K, 110C, 110M, 110Y)의 노광 위치에 각각 배치한 것으로서, 탠덤 방식의 화상 형성 장치로서 구성되어 있다. 유기 EL 어레이 노광 헤드(10K, 10C, 10M, 10Y)는 상술한 헤드부(10)에 의해 구성되어 있다.
도 10에 나타낸 바와 같이, 이 화상 형성 장치는 구동 롤러(121)와 종동(從動) 롤러(122)가 설치되어 있고, 도시의 화살표 방향으로 순환 구동되는 중간 전사 벨트(120)를 구비하고 있다. 이 중간 전사 벨트(120)에 대하여 소정 간격으로 배치된 4개의 화상 담지체로서의 외주면에 감광층을 갖는 감광체(110K, 110C, 110M, 110Y)가 배치된다. 상기 부호 뒤에 부가된 K, C, M, Y는 각각 블랙, 시안, 마젠타, 옐로를 의미하고, 각각 블랙, 시안, 마젠타, 옐로용의 감광체인 것을 나타낸다. 다른 부재에 대해서도 마찬가지이다. 감광체(110K, 110C, 110M, 110Y)는 중간 전사 벨트(120)의 구동과 동기하여 회전 구동된다.
각 감광체(110K, 110C, 110M, 110Y)의 주위에는 각각 감광체(110K, 110C, 110M, 110Y)의 외주면을 균일하게 대전시키는 대전 수단(코로나 대전기)(111K, 111C, 111M, 111Y)과, 이 대전 수단(111K, 111C, 111M, 111Y)에 의해 균일하게 대전된 외주면을 감광체(110K, 110C, 110M, 110Y)의 회전에 동기하여 순차적으로 라인 주사하는 본 발명의 상기와 같은 유기 EL 어레이 노광 헤드(10K, 10C, 10M, 10Y)가 설치되어 있다.
또한, 이 유기 EL 어레이 노광 헤드(10K, 10C, 10M, 10Y)로 형성된 정전 잠상에 현상제인 토너를 부여하여 가시 화상(토너 화상)으로 하는 현상 장치(114K, 114C, 114M, 114Y)를 갖고 있다.
여기서, 각 유기 EL 어레이 노광 헤드(10K, 10C, 10M, 10Y)는 유기 EL 어레이 노광 헤드(10K, 10C, 10M, 10Y)의 어레이 방향이 감광체 드럼(110K, 110C, 110M, 110Y)의 모선(母線)을 따르도록 설치된다. 그리고, 각 유기 EL 어레이 노광 헤드(10K, 10C, 10M, 10Y)의 발광 에너지 피크 파장과, 감광체(110K, 110C, 110M, 110Y)의 감도 피크 파장은 대략 일치하도록 설정되어 있다.
현상 장치(114K, 114C, 114M, 114Y)는, 예를 들면, 현상제로서 비자성 일성분(非磁性 一成分) 토너를 사용하는 것으로, 그 일성분 현상제를 예를 들면 공급 롤러에서 현상 롤러로 반송하고, 현상 롤러 표면에 부착된 현상제의 막 두께를 규제 블레이드로 규제하고, 그 현상 롤러를 감광체(110K, 110C, 110M, 110Y)에 접촉 또는 가압시킴으로써, 감광체(110K, 110C, 110M, 110Y)의 전위 레벨에 따라 현상제를 부착시키는 것에 의해 토너 화상으로서 현상하는 것이다.
이러한 4색의 단색 토너 화상 형성 스테이션에 의해 형성된 블랙, 시안, 마젠타, 옐로의 각 토너 화상은 중간 전사 벨트(120) 위에 순차적으로 1차 전사되고, 중간 전사 벨트(120) 위에서 순차적으로 중첩되어 풀 컬러로 된다. 픽업 롤러(103)에 의해 급지 카세트(101)로부터 1매씩 급송된 기록 매체(102)는 2차 전사 롤러(126)에 보내진다. 중간 전사 벨트(120) 위의 토너 화상은 2차 전사 롤러(126)에서 용지 등의 기록 매체(102)에 2차 전사되고, 정착부인 정착 롤러쌍(127)을 통과함으로써 기록 매체(102) 위에 정착된다. 이 후, 기록 매체(102)는 배지 롤러쌍(128)에 의해 장치 상부에 형성된 배지 트레이 위로 배출된다.
이와 같이, 도 9의 화상 형성 장치는 기입 수단으로서 유기 EL 어레이를 사용하고 있으므로, 레이저 주사 광학계를 사용한 경우보다도 장치의 소형화를 도모할 수 있다.
다음에, 본 발명에 따른 화상 형성 장치에 관한 실시예에 대해서 설명한다.
도 11은 화상 형성 장치의 종단 측면도이다. 도 11에서, 화상 형성 장치에는 주요 구성 부재로서 로터리 구성의 현상 장치(161), 화상 담지체로서 기능하는 감광체 드럼(165), 유기 EL 어레이가 설치되어 있는 노광 헤드(167), 중간 전사 벨트(169), 용지 반송로(174), 정착기의 가열 롤러(172), 급지 트레이(178)가 설치되 어 있다. 노광 헤드(167)는 상술한 헤드부(10)에 의해 구성되어 있다.
현상 장치(161)는 현상 로터리(161a)가 축(161b)을 중심으로 하여 반 시계 회전 방향으로 회전한다. 현상 로터리(161a)의 내부는 4분할되어 있고, 각각 옐로(Y), 시안(C), 마젠타(M), 블랙(K) 4색의 화상 형성 유닛이 설치되어 있다. 현상 롤러(162a 내지 162d) 및 토너 공급 롤러(163a 내지 163)는 상기 4색의 각 화상 형성 유닛에 각각 배치되어 있다. 또한, 규제 블레이드(164a 내지 164d)에 의해 토너는 소정의 두께로 규제된다.
감광체 드럼(165)은 대전기(168)에 의해 대전되고, 구동 모터(도시 생략), 예를 들면, 스텝 모터에 의해 현상 롤러(162a)와는 역방향으로 구동된다. 중간 전사 벨트(169)는 종동 롤러(170b)와 구동 롤러(170a) 사이에 걸쳐져 있고, 구동 롤러(170a)가 상기 감광체 드럼(165)의 구동 모터에 연결되어 중간 전사 벨트에 동력을 전달하고 있다. 상기 구동 모터의 구동에 의해 중간 전사 벨트(169)의 구동 롤러(170a)는 감광체 드럼(165)과는 역방향으로 회동된다.
용지 반송로(174)에는 복수의 반송 롤러와 배지 롤러쌍(176) 등이 설치되어 있고, 용지를 반송한다. 중간 전사 벨트(169)에 담지되어 있는 한쪽 면의 화상(토너 화상)이 2차 전사 롤러(171)의 위치에서 용지의 한쪽 면에 전사된다. 2차 전사 롤러(171)는 클러치에 의해 중간 전사 벨트(169)에 접촉 또는 분리되고, 클러치 온으로 중간 전사 벨트(169)에 맞닿아 용지에 화상이 전사된다.
상기한 바와 같이 하여 화상이 전사된 용지는 다음에 정착 히터를 갖는 정착기로 정착 처리가 이루어진다. 정착기에는 가열 롤러(172), 가압 롤러(173)가 설 치되어 있다. 정착 처리 후의 용지는 배지 롤러쌍(176)에 흡입되어 화살표 F방향으로 진행한다. 이 상태로부터 배지 롤러쌍(176)이 역방향으로 회전하면 용지는 방향을 반전하여 양면 프린트용 반송로(175)를 화살표 G방향으로 진행한다. 용지는 급지 트레이(178)로부터 픽업 롤러(179)에 의해 1매씩 나오도록 되어 있다.
용지 반송로에서 반송 롤러를 구동하는 구동 모터는, 예를 들면, 저속의 브러시리스 모터(brushless motor)가 사용된다. 또한, 중간 전사 벨트(169)는 색 핀트 보정 등이 필요해지므로 스텝 모터가 사용되고 있다. 이들의 각 모터는 제어 수단(도시 생략)으로부터의 신호에 의해 제어된다.
도 11의 상태에서, 옐로(Y)의 정전 잠상이 감광체 드럼(165)에 형성되고, 현상 롤러(128a)에 고전압이 인가됨으로써, 감광체 드럼(165)에는 옐로의 화상이 형성된다. 옐로의 뒤쪽 및 앞쪽 화상이 전부 중간 전사 벨트(169)에 담지되면 현상 로터리(161a)가 90°회전한다.
중간 전사 벨트(169)는 1회전하여 감광체 드럼(165)의 위치로 되돌아간다. 다음에, 시안(C)의 2면의 화상이 감광체 드럼(165)에 형성되고, 이 화상이 중간 전사 벨트(169)에 담지되어 있는 옐로의 화상에 겹쳐 담지된다. 이하, 동일한 방법으로 하여 현상 로터리(161)의 90°회전, 중간 전사 벨트(169)로의 화상 담지 후의 1회전 처리가 반복된다.
4색의 컬러 화상 담지에는 중간 전사 벨트(169)는 4회전하고, 그 후에 더욱 회전 위치가 제어되어 2차 전사 롤러(171)의 위치에서 용지에 화상을 전사한다. 급지 트레이(178)로부터 급지된 용지를 반송로(174)로 반송하고, 2차 전사 롤러 (171)의 위치에서 용지의 한쪽 면에 상기 컬러 화상을 전사한다. 한쪽 면에 화상이 전사된 용지는 상기와 같이 배지 롤러쌍(176)으로 반전되어 반송 경로에서 대기하고 있다. 그 후, 용지는 적절한 타이밍으로 2차 전사 롤러(171)의 위치에 반송되어 다른 쪽 면에 상기 컬러 화상이 전사된다. 하우징(180)에는 배기 팬(181)이 설치되어 있다.
또한, 상술한 발광 장치를 화상 판독 장치에 적용할 수도 있다. 이 화상 판독 장치는 대상물에 광선을 조사하는 발광부와, 상기 대상물에 의해 반사된 광선을 판독하여 화상 신호를 출력하는 판독부를 구비하고, 상술한 발광 장치를 상기 발광부에 사용한 것을 특징으로 한다. 여기서, 발광부가 이동하고 판독부가 고정되어도 되고, 발광부와 판독부가 일체로 되어 이동하는 것이어도 된다. 후자의 경우에는 판독부를 TFT로 구성하고, 판독부와 발광부를 1매의 기판 위에 형성할 수도 있다. 이러한 화상 판독 장치로서는 스캐너나 바코드 리더(barcode reader)가 해당된다.
이상 설명한 바와 같이, 본 발명에 의하면 구동 트랜지스터를 충분히 구동하여 화소간의 발광 휘도의 불균일을 개선할 수 있는 화소 회로, 발광 장치 및 화상 형성 장치를 제공할 수 있다.

Claims (9)

  1. 구동 전류의 크기에 따른 크기의 광을 발광하는 발광 소자와,
    상기 발광 소자에 상기 구동 전류를 공급하는 구동 트랜지스터와,
    상기 발광 소자의 발광 휘도를 지시하는 데이터 신호를 기입 기간에 기입하여 기억하는 기억 회로와,
    상기 기억 수단의 출력 신호를 상기 구동 트랜지스터에 공급하는 버퍼 회로를 구비하는 화소 회로.
  2. 제 1 항에 있어서,
    상기 버퍼 회로를 구성하는 트랜지스터 중 출력단(段)에 사용하는 출력 트랜지스터의 사이즈는 상기 구동 트랜지스터의 사이즈와 비교하여 작은 것을 특징으로 하는 화소 회로.
  3. 제 2 항에 있어서,
    상기 출력 트랜지스터의 사이즈는 상기 버퍼 회로의 출력 신호의 상승 시간이 어느 기입 기간으로부터 다음 기입 기간까지의 시간보다도 짧도록 설정되어 있는 것을 특징으로 하는 화소 회로.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 버퍼 회로는 인버터로 구성되는 것을 특징으로 하는 화소 회로.
  5. 제 1 항에 기재된 화소 회로를 복수 구비하고,
    상기 복수의 화소 회로에 상기 데이터 신호를 공급하는 복수의 데이터선과,
    상기 기입 기간을 지시하는 신호를 상기 기억 회로에 공급하는 구동 회로를 구비하는 발광 장치.
  6. 제 5 항에 있어서,
    접속점에서 제 1 전원 배선과 제 2 전원 배선으로 분기하고, 전원 신호를 공급하는 주전원선을 구비하고,
    상기 제 1 전원 배선은 상기 기억 회로의 각각에 접속되고,
    상기 제 2 전원 배선은 상기 버퍼 회로의 각각에 접속되는 것을 특징으로 하는 발광 장치.
  7. 제 6 항에 있어서,
    상기 제 1 전원 배선의 폭은 상기 제 2 전원 배선의 폭보다 넓은 것을 특징으로 하는 발광 장치.
  8. 제 5 항에 있어서,
    상기 버퍼 회로는 상기 구동 트랜지스터가 접속되는 전원선과 동일한 전원선 과 접속되는 것을 특징으로 하는 발광 장치.
  9. 광선의 조사에 의해 화상이 형성되는 감광체와,
    상기 감광체에 광선을 조사하여 상기 화상을 형성하는 헤드부를 구비하고,
    제 5 항 내지 제 8 항 중 어느 한 항에 기재된 발광 장치를 상기 헤드부에 사용한 것을 특징으로 하는 화상 형성 장치.
KR1020050076124A 2004-09-29 2005-08-19 화소 회로, 발광 장치 및 화상 형성 장치 KR100668274B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00283644 2004-09-29
JP2004283644A JP4274097B2 (ja) 2004-09-29 2004-09-29 発光装置、及び画像形成装置

Publications (2)

Publication Number Publication Date
KR20060053160A true KR20060053160A (ko) 2006-05-19
KR100668274B1 KR100668274B1 (ko) 2007-01-12

Family

ID=36098434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050076124A KR100668274B1 (ko) 2004-09-29 2005-08-19 화소 회로, 발광 장치 및 화상 형성 장치

Country Status (5)

Country Link
US (1) US7573495B2 (ko)
JP (1) JP4274097B2 (ko)
KR (1) KR100668274B1 (ko)
CN (1) CN100449597C (ko)
TW (1) TWI287779B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220152997A (ko) * 2020-01-06 2022-11-17 컴파운드 포토닉스 유.에스. 코퍼레이션 동적 픽셀 변조

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007080911A (ja) * 2005-09-12 2007-03-29 Matsushita Electric Ind Co Ltd 有機エレクトロルミネッセント素子、露光装置および画像形成装置
US20070090385A1 (en) * 2005-10-21 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5911418B2 (ja) * 2012-12-27 2016-04-27 キヤノン株式会社 有機発光素子
CN104409041A (zh) * 2014-12-02 2015-03-11 昆山工研院新型平板显示技术中心有限公司 有源有机发光显示器及其驱动电路
CN109215611B (zh) * 2018-11-16 2021-08-20 京东方科技集团股份有限公司 栅极驱动电路及其驱动方法、goa单元电路及显示装置
TWI688841B (zh) * 2018-11-30 2020-03-21 虹光精密工業股份有限公司 利用電容特性操作之移位電路及其列印頭與列印裝置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885628A (en) * 1984-08-22 1989-12-05 Hitachi, Ltd. Semiconductor integrated circuit device
JPS633476A (ja) 1986-06-24 1988-01-08 Nec Corp 半導体装置
JPH04173350A (ja) 1990-11-08 1992-06-22 Canon Inc 記録装置
US6072477A (en) * 1996-07-10 2000-06-06 Matsushita Electric Industrial Co., Ltd. El display and driving circuit for the same
JPH11170601A (ja) 1997-12-08 1999-06-29 Konica Corp 画像形成装置
JP3732345B2 (ja) * 1998-02-10 2006-01-05 株式会社沖データ 駆動回路、ｌｅｄヘッド及びプリンタ
JPH11274569A (ja) 1998-03-24 1999-10-08 Canon Inc Ｌｅｄ装置、及びこれを用いた光源、画像形成装置、画像読み取り装置
JP4183310B2 (ja) 1998-10-08 2008-11-19 株式会社沖データ 駆動回路ならびにこれを用いたプリンタおよびｌｅｄヘッド
JP2000221474A (ja) 1999-01-29 2000-08-11 Matsushita Electric Ind Co Ltd 液晶表示装置の駆動方法
WO2001026085A1 (fr) * 1999-10-04 2001-04-12 Matsushita Electric Industrial Co., Ltd. Procede de commande d'un panneau d'affichage, dispositif de correction de la luminance d'un panneau d'affichage, et dispositif de commande d'un panneau d'affichage
TW484117B (en) 1999-11-08 2002-04-21 Semiconductor Energy Lab Electronic device
JP2001222256A (ja) 1999-11-08 2001-08-17 Semiconductor Energy Lab Co Ltd 発光装置
JP3409768B2 (ja) * 2000-02-14 2003-05-26 Ｎｅｃエレクトロニクス株式会社 表示装置の回路
JP3788916B2 (ja) * 2001-03-30 2006-06-21 株式会社日立製作所 発光型表示装置
JP2003016129A (ja) 2001-07-03 2003-01-17 Matsushita Electric Ind Co Ltd 半導体集積回路の電源配線方法
JP4024583B2 (ja) 2001-08-30 2007-12-19 シャープ株式会社 表示装置および表示方法
JP2004198683A (ja) 2002-12-18 2004-07-15 Semiconductor Energy Lab Co Ltd 表示装置
TW575762B (en) 2003-03-28 2004-02-11 Ind Tech Res Inst Liquid crystal display pixel circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220152997A (ko) * 2020-01-06 2022-11-17 컴파운드 포토닉스 유.에스. 코퍼레이션 동적 픽셀 변조

Also Published As

Publication number Publication date
US20060066529A1 (en) 2006-03-30
CN1755781A (zh) 2006-04-05
JP2006095812A (ja) 2006-04-13
US7573495B2 (en) 2009-08-11
JP4274097B2 (ja) 2009-06-03
TWI287779B (en) 2007-10-01
TW200615889A (en) 2006-05-16
KR100668274B1 (ko) 2007-01-12
CN100449597C (zh) 2009-01-07

Similar Documents

Publication Publication Date Title
US7362298B2 (en) Pixel circuit, light-emitting device and electronic device
KR20070075295A (ko) 전기 광학 장치, 그 구동 방법 및 전자 기기
US7692842B2 (en) Electro-optical device, electronic apparatus, and driving method
KR100668274B1 (ko) 화소 회로, 발광 장치 및 화상 형성 장치
JP4929794B2 (ja) 光書込みヘッド
CN101389175A (zh) 数据线驱动电路、电光装置以及电子设备
JP4385952B2 (ja) 電気光学装置、その駆動回路および電子機器
JP4192987B2 (ja) 光ヘッド、露光装置、および画像形成装置。
JP2008205066A (ja) 発光回路、発光装置、画像形成装置、表示装置および発光回路の駆動方法
JP4552579B2 (ja) 発光装置、その駆動方法、及び画像形成装置
JP2007230004A (ja) 電気光学装置及び電子機器
JP2006095703A (ja) 発光装置、その駆動方法及び画像形成装置
JP2006076226A (ja) 発光装置、その駆動方法および画像形成装置
JP4752412B2 (ja) 光ヘッド、その駆動方法および画像形成装置
JP4888671B2 (ja) ラインヘッドおよびそれを用いた画像形成装置
JP2007276332A (ja) ラインヘッド及びその駆動方法並びに画像形成装置
JP2006095787A (ja) プリンタヘッド及びこれを備えた画像形成装置、並びにプリンタヘッド用駆動回路
JP2008080608A (ja) 露光ヘッド、画像形成装置および露光方法。
JP4702077B2 (ja) 電気光学装置および電子機器
JP2005119104A (ja) ラインヘッドおよびそれを用いた画像形成装置
JP2008126465A (ja) 電気光学装置、電子機器および画像形成装置
JP2006088344A (ja) プリンタヘッド及びこれを備えた画像形成装置
JP2008155558A (ja) 位置ズレ補正回路、画像形成装置、および位置ズレ補正方法
JP2011016322A (ja) 露光装置および画像形成装置
JP2009137142A (ja) 光ヘッド、その制御方法、発光装置および電子機器

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20050819

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20061031

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070108

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070109

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20091224

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20101222

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20111216

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20121227

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20131218

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20141219

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20151217

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20161219

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20171219

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20181219

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20191219

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20201217

Start annual number: 15

End annual number: 15

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20221019