[go: up one dir, main page]

KR19980064661A - 프린트배선기판과 전자구성부품 - Google Patents

프린트배선기판과 전자구성부품 Download PDF

Info

Publication number
KR19980064661A
KR19980064661A KR1019970073891A KR19970073891A KR19980064661A KR 19980064661 A KR19980064661 A KR 19980064661A KR 1019970073891 A KR1019970073891 A KR 1019970073891A KR 19970073891 A KR19970073891 A KR 19970073891A KR 19980064661 A KR19980064661 A KR 19980064661A
Authority
KR
South Korea
Prior art keywords
via hole
wiring board
printed wiring
layer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1019970073891A
Other languages
English (en)
Other versions
KR100338908B1 (ko
Inventor
마사히데 쯔까모토
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시기가이샤 filed Critical 모리시타 요이찌
Publication of KR19980064661A publication Critical patent/KR19980064661A/ko
Application granted granted Critical
Publication of KR100338908B1 publication Critical patent/KR100338908B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3478—Applying solder preforms; Transferring prefabricated solder patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49345—Catalytic device making

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명의 프린트배선기판은, 제 1바이어홀을 가지는 기재층과; 제 2 바이어홀을 가지고 또한 상기 기재층의 한쪽표면위에 형성된 절연층을 구비하고, 제 2바이어홀의 단면적이 상기 제 1바이어홀의 단면적보다 작고, 제 1, 제 2바이어홀은 도전성재료로 충전되는 것을 특징으로 한다.

Description

프린트배선기판과 전자구성부품
본 발명은 2층이상의 프린트배선기판 및 전자구성부품에 관한 것이다.
최근, 전자장치가 소형고밀도화됨에 따라, LSI등의 반도체칩이 고밀도로 실장되고 가격이 저렴한 다층의 프린트배선기판이 산업용 장치의 분야뿐만 아니라 가정용장치의 분야에서도 강하게 요구되고 있다. 이와 같은 다층의 프린트배선기판에서는, 층위의 미세피치의 상호접속패턴이 높은 정도의 신뢰성을 가지고 층사이에 전기적으로 접속되는 것이 중요하다.
이와 같은 요구에 대해서, 드릴가공과, 동점적층판의 에칭이나 도금을 사용하는 종래의 프린트배선기판의 제조방법의 이용에 의해서 이 요구를 만족시키기가 대단히 어렵고, 따라서 새로운 구조를 가지는 프린트배선기판이 개발되고 있다.
현재 고밀도프린트배선기판의 대표예로서는 다음의 것을 포함한다.
제 1예로서는, 종래의 양면프린트배선기판 또는 다층프린트배선기판의 코어 기판으로 사용되고, 또한 바이어홀이 작은 절연층과 미세한 배선층이 그 위에 적층된 빌트업공정으로 칭하는 방법이 있다(Susumu Honda Current State and Problems of Built-up Multilayer Printed Circuit Board Technology, Magazine of Japan Institute for Interconnecting and Packaging Electronic Circuits, Vol. 11, No.7, pp. 462~468(1996)). 이 방법에 의하면, 보다 작은 바이어홀을 위한 구멍이, 감광절연재료 또는 화학에칭가능한 재료를 사용하여 감광에칭이나 화학에칭에 의해, 절연층에 형성된다. 최근 절연층에 구멍을 형성하기 위해 플라스마 또는 레이저를 사용하는 방법이 개발되었다. 레이저가 사용되는 경우, 재료가 감광성이나 화학에칭가능한 특성을 가지는 것이 불필요하고, 따라서 절연재료가 넓은 범위에서 선택되어도 된다.
제 2예로서는, 구멍이 도전성페이스트로 충전된 프리프레그(Prepreg) 위에 동박이 적층되는 적층공정이 있다(Hiroyuki Okano, Resin Multilayer Circuit Board with All Layers Having IVH structure, 1995 MIicroelectronics Symposium, P.163(1995)) 일반적으로, 이 타입의 배선기판은 빌트업 다층배선기판으로 흔히 분류된다). 프리프레그 대신에 접착성을 가지는 필름을 사용한 배선기판에 대한 연구를 행하였다(Keiich Takenouchi et al. Development of Polyimide Multilayer Circuit Board , Papers Presented at Tenth Lecture Meeting on Interconnecting and Packaging Electronic Circuits, pp. 81~82(1996).)
제 3예로서는, 다층의 박막을 사용하고 또한 제 1예로서 설명한 빌트업공정과 마찬가지인 방법이 있다. 이것은, 종래의 세라믹 다층배선기판이 코어기판으로 사용되고 그 표면에 무기 또는 유기절연층 및 도금이나 포토에칭등에 의해 패턴화된 도전성배선층을 적층한 박막 다층프린트배선기판이다. 현재에는, 박막기술을 사용하는 이 방법은 최고밀도의 프린트배선기판이 제조되는 방법이다.
그러나, 이들의 배선기판의 제조기판은 다음과 같은 결점을 가진다.
빌트업공정에 의하면, 종래의 저밀도 유리에폭시 다층배선기판이 내부층의 코어로서 사용되기 때문에 고밀도의 프린트배선기판을 얻는 것이 어렵다. 또한, 고밀도의 프린트배선기판을 얻기 위해서는, 빌트업된 절연층과 배선층의 수를 증가하여야 할 필요가 있고, 따라서 프린트배선기판의 표면을 평탄화하는 것이 기술적으로 어렵고, 따라서 비용이 상승한다.
적층 공정에 의하면, 저렴한 비용으로 프리프레그에 작은 구멍을 형성하거나 또는 고밀도를 위한 두께의 막(기재)를 형성하는 것이 어렵다.
박막공정을 사용하는 박막다층방법에 의하면, 비용이 고가로 된다.
본 발명의 목적은, 종래의 다층배선기판의 제조방법의 상기문제점을 고려하여, 고밀도프린트배선기판이 저렴한 가격으로 용이하게 제조되고 또한 최대작업크기를 가지는 코어기판이 사용되어도 되는 프린트배선기판의 제조방법을 제공하는데 있다.
상기한 목적을 달성하기 위하여, 본 발명에 의한 프린트배선기판은, 제 1바이어홀을 가지는 기재층과 제 2바이어홀을 가지고 또한 상기 기재층의 적어도 한쪽면위에 형성된 절연층을 구비하고, 상기 제 2바이어홀의 단면적은 상기 제 1바이어홀의 단면적보다 작고, 또한, 상기 제 1, 제 2바이어홀은 도전성재료로 충전되어 있는 것을 특징으로 한다. 이들의 특징에 의해, 대작업크기를 가지는 프린트배선기판에 미세한 배선과 미세한 바이어홀의 접속이 가능하고, 따라서 저렴한 프린트배선기판과 전자구성부품을 얻는다.
제 1측면의 따른 본 발명의 프린트배선기판은, 제 1바이어홀을 가지는 기재층과, 제 2바이어홀을 가지고 또한 상기 기재층의 적어도 한 쪽면에 형성된 절연층을 구비한 프린트배선기판에 있어서, 상기 제 2바이어홀의 단면적은 상기 제 1바이어홀의 단면적보다 작고, 상기 제 1, 제 2바이어홀은, 도전성재료로 충전되어 있는 것을 특징으로 한다.
제 2측면에 따른 본 발명의 프린트배선기판은, 상기 제 1측면에 따른 프린트배선기판에 있어서, 상기 도전성재료는 도전성페이스트인 것을 특징으로 한다.
제 3측면에 따른 본 발명의 프린트배선기판은, 상기 제 2측면에 따른 프린트배선기판에 있어서, 상기 제 1바이어홀에 충전된 상기 도전성재료와 상기 제 2바이어홀에 충전된 상기 도전성재료는 동일한 것을 특징으로 한다.
본 발명의 제 4측면에 따른 프린트배선기판은, 본 발명의 제 2측면에 따른 프린트배선기판에 있어서, 상기 제 1바이어홀에 충전된 상기 도전성재료와 상기 제 2바이어홀에 충전된 상기 도전성재료는 상이한 것을 특징으로 한다.
본 발명의 제 5측면에 따른 프린트배선기판은, 본 발명의 제 1측면에 따른 프린트배선기판에 있어서, 상기 절연층은 상기 기재층의 양쪽표면위에 형성되는 것을 특징으로 한다.
본 발명의 제 6측면에 따른 프린트배선기판은, 본 발명의 제 1측면에 따른 프린트배선기판에 있어서, 배선부는 상기절연층의 외측에 형성되는 것을 특징으로 한다.
본 발명의 제 7측면에 따른 프린트배선기판은, 본 발명의 제 1측면에 따른 프린트배선기판에 있어서, 배선부는 상기절연층의 내측에 형성되는 것을 특징으로 한다.
본 발명의 제 8측면에 따른 프린트배선기판은, 본 발명의 제 7측면에 다른 프린트배선기판에 있어서, 상기절연층은 복수의 층으로 이루어지는 것을 특징으로 한다.
본 발명의 제 9측면에 따른 다층 프린트배선기판은, 본 발명의 제 1측면 내지 상기 제 8측면중 어느 한 측면에 따른 복수의 프린트배선기판이 적층되는 것을 특징으로 한다.
본 발명의 제 10측면에 따른 회로구성부품실장유닛은, 상기 제 1측면 내지 상기 제 8측면중에서 어느 한측면에 따른 프린트배선기판의 최외층위의 상기 배선부에 접속되거나 또는 상기 제 9측면에 따른 다층 프린트배선기판의 최외층위의 배선부에 접속된 회로구성품이 실장되는 것을 특징으로 한다.
본 발명의 11측면에 따른 회로구성부품실장유닛은, 상기 제 10측면에 따른 회로구성부품실장유닛에 있어서, 상기 회로구성부품은 베어집적회로(bareintegrated circuit)을 포함하는 것을 특징으로 한다.
본 발명의 제 12측면에 따른 전자구성부품패키지는, 제 1바이어홀을 가지고 또한 기재층의 한 쪽 표면에 부착된 동박패드를 가지는 기재층과; 제 2 바이어홀을 가지고 또한 상기 기재층의 다른 쪽 표면위에 형성된 절연층과; 상기 제 2바이어홀의 위치에 대응하도록 전극을 가지는 전자구성부품을 구비한 전자구성부품패키지에 있어서, 상기 제 2바이어홀의 단면적은 상기 제 1바이어홀의 단면적보다 작고, 또한 상기 제 1, 제 2바이어홀은 도전성재료로 충전되어 있는 것을 특징으로 한다.
본 발명의 제 13측면에 따른 전자구성부품패키지는, 제 12측면에 다른 전자 구성부품에 있어서, 상기 도전성재료는 동페이스트인 것을 특징으로 한다.
본 발명의 제 14측면에 따른 전자구성부품패키지는, 상기 제 12측면 또는 상기 제 13측면에 따른 전자구성부품패키지에 있어서, 상기 도전성페이스트는 연마제를 포함하는 것을 특징으로 한다.
본 발명의 제 15측면에 따른 전자구성부품패키지는, 상기 제 12측면 내지 상기 제 14측면중 어느 한 쪽면에 따른 전자수성부품패키지에 있어서, 상기 동박패드는 존재하지 않고, 또한 제 1, 제 2 바이어홀에 충전된 상기 도전성재료는 납땜가능한 것을 특징으로 한다.
본 발명의 제 16측면에 따른 전자구성부품패키지는, 상기 제 12측면 내지 제 15측면중 어는 한 측면에 따른 전자구성부품패키지에 있어서, 상기 절연층과 상기 도전성재료는 가요성을 가지는 것을 특징으로 한다.
본 발명의 제 17측면에 따른 전자구성부품패키지는, 상기 제 12측면 내지 제 16측면중 어는 한 측면에 따른 전자구성부품패키지에 있어서, 상기 전자구성부품의 상기 전극은 알루미늄전극인 것을 특징으로 한다.
본 발명의 제 18측면에 따른 프린트배선기판의 제조방법은, 제 2바이어홀을 가지는 절연층위에 배선층을 형성하는 제 1단계와; 상기 도전성재료가 충전되고 또한 상기 제 2바이어홀의 단면적보다 넓은 단면적을 가지는 제 1바이어홀을 가지는 기재층위에 상기 배선층과 상기 절연층을 전사하는 제 2단계로 이루어진 것을 특징으로 한다.
본 발명의 제 19측면에 따른 프린트배선기판의 제조방법은, 제 18측면에 따른 프린트배선기판의 제조방법에 있어서, 상기 제 2바이어홀은 도전성페이스트로 충전되어 있는 것을 특징으로 한다.
본 발명의 제 20측면에 따른 프린트배선기판의 제조방법은, 기재층위에 절연층을 적층하는 단계와, 상기 절연층위에 배선층을 형성하는 단계로 이루어지고, 제 1바이어홀을 가지는 상기 기재층은 도전성재료가 충전되고, 또한, 상기 절연층은 상기 제 1바이어홀의 단면적보다 작은 단면적을 가지는 제 2바이어홀을 가지는 것을 특징으로 한다.
본 발명의 제 21측면에 따른 전자구성부품패키지의 제조방법은, 전자구성부품의 표면에 소정의 전극을 가지는 전자구성부품의 표면에 절연층을 형성하는 단계와; 상기 전극의 위치에 대응하도록 상기 절연수지층에 관통구멍을 형성하는 단계와; 상기 관통구멍에 도전성페이스트를 매입하는 단계와; 상기 도전페이스트가 충전된 상기 절연수지층을 가열, 가압하고, 이에 의해 상기 절연수지층에 상기 전자구성부품을 붙이는 단계로 이루어진 것을 특징으로 한다.
본 발명의 제 22측면에 따른 본 발명의 전자구성부품패키지의 제조방법은, 제 21측면에 따른 제조방법에 있어서, 상기 도전성페이스트는 동페이스프인 것을 특징으로 한다.
본 발명의 제 23측면에 따른 본 발명의 전자구성부품패키지의 제조방법은, 상기 제 21측면 또는 상기 제 22측면에 따른 제조방법에 있어서, 상기 도전성페이스트는 연마제를 포함하는 것을 특징으로 한다.
도 1은 본 발명의 실시예에 의한 양면프린트배선기판의 단면도
도 2는 본 발명의 실시예에서 배선층이 절연층의 내측에 형성된 양면프린트 배선기판의 단면도
도 3은 본 발명의 실시예에서 기재의 한쪽표면에만 절연층이 형성된 실시예를 도시한 도면
도 4는 본 발명의 실시예에 의한 다층프린트배선기판(4층의 배선기판)의 단면도
도 5는 본 발명의 실시예의 프린트배선기판을 사용하여 전사공정에 의해 제조된 회로구성부품의 실장유닛
도 6은 본 발명의 다층프린트배선기판의 다른 실시예를 도시한 도면
도 7은 본 발명의 실시예에 의한 전사매체의 일예를 도시한 도면
도 8은 본 발명의 실시예에 의한 전사공정의 일예를 도시한 도면
도 9는 본 발명의 실시예에 의한 전사매체의 일예를 도시한 도면
도 10은 도 9의 전사매체를 사용함으로써 제조된 양면프린트배선기판의 단면도
도 11은 본 발명의 실시예를 위해 사용된 가요성프린트배선기판
도 12는 가용성프린트배선기판을 사용한 본 발명의 실시예에 의한 양면프린트배선기판의 단면도
도 13은 본 발명의 실시예에 의한 빌트업공정(built up process)의 일예를 도시한 도면
도 14는 본 발명의 실시예에 사용된 절연층을 가진 동박을 도시한 도면
도 15는 도 14의 동박을 사용한 공정을 도시한 도면
도 16은 본 발명의 실시예에 의한 다층프린트배선기판의 제조방법의 일예를 도시한 도면
도 17은 본 발명의 실시예에 의한 전사매체를 도시한 도면
도 18은 도 17에 도시한 두 개의 전사매체를 준비함으로써 제조된 양면배선 기판을 도시한 도면
도 19는 본 발명의 일실시예에 의한 반도체칩등의 소형크기의 패키지의 일예를 도시한 도면
도 20은 도 19의 패키지의 사시도
도 21은 본 발명의 실시예에 의한 반도체칩등의 소형크기의 패키지의 다른 예를 도시한 도면
*도면의 주요부분에 대한 부호의 설명*
101, 301, 401, 502, 701, 1201, 1704:기재층
102, 403, 503, 510, 511:바이어홀
103, 303, 404, 504, 801, 1202, 1707:제 1바이어홀
104, 202, 304, 406, 506, 1001, 1204, 1303, 1602, 1703:절연층
105, 305, 405, 505, 1203, 1708:제 2 바이어홀
106, 306:바이어패드
107, 307,1002, 1205, 1603:배선
201, 401,1501:양면기판
203, 602, 1003, 1302, 1605, 1606:구멍
407:베어칩408:범프
409:언더필410:다층프린트배선기판
501:유리에폭시양면프린트배선기판
601, 1601:지지판603:전사매체
702, 1705:도전성페이스트
1301:동박1701:반도체칩
1702:전극1706:동박패드
본 발명의 실시예에 대하여 도면을 참조하면서 이하 설명한다.
[제 1실시예]
도 1은 본 발명의 제 1실시예에 의한 양면프린트배선기판의 단면도이다. 제 1 바이어홀(103)을 가진 기재층(101)이 형성되어 있고, 또한 제 1바이어홀의 단면적보다 작은 단면적을 가진 제 2바이어홀(105)을 가진 절연층이 기재층(101)의 각 표면위에 형성되어 있다. 바이어홀(105)의 상부에는 바이어패드(106)가 형성되어 있다. (107)은 배선을 나타내고, 이 배선과 바이어패드는 배선층을 구성한다. 상,하부배선층(107)은, 제 1, 제 2바이어홀(103),(105)에 의해 전기적으로 접속되고 또한 전체로서 양면프린트배선기판을 구성한다.
배선기판은 이와 같은 구조를 가지므로, 제 2바이어홀(105)의 단면적은 작아도 된다. 더욱이, 배선(107)은 절연층(104)위에 형성되어 있지만, 제 2바이어홀(105)은 소형의 크기로 되어 있으므로, 그 바이어패드(106)는 작게하여도 되고, 따라서 제 1바이어홀(103) 큰 단면적을 가지는 경우에도, 미세한(고밀도의) 배선기판은, 제 1바이어홀(103)의 단면적에 관계없이, 얻어진다. 따라서, 프린트배선간격(108)을 좁게 하여도, 제 1, 제 2바이어홀(103), (105)과 단락이 발생하지 않는다. 또한, 제 1바이어홀(103)의 단면적이 상기한 바와 같이 크게 되어도, 배선기판의 제조가 용이하다.
기재층(101)이 전기적으로 절연성이 있고 또한 기판으로서 필요한 기계적강도를 가지는 것이 바람직하다. 유리파이버를 보강재로서 가지는 경화된 에폭시수지로 이루어진 유리에폭시기판 또는 아라미드파이버(aramid fiber)를 보강재로서 가지는 경화된 에폭수지로 이루어진 아라미드에폭시기판이 사용되어도 된다. 배선기판으로서 개발된 공지의 수지를 사용하여도 된다.
제 1바이어홀(103)과 제 2바이어홀(105)로 이루어진 바이어홀(102)은 도전성재료로 충전된다. 도전성재료로서, 동분이나 은분에 수지를 혼합한 경화된 도전성페이스, 또는 금, 은, 동, 납등이나 또는 이들의 합금을 사용하여도 된다.
제 1바이어홀(103)에 충전된 도전성재료와 제 2바이어홀(105)에 충전된 도전성재료는 동일하여도 되고 또한 상이하여도 된다. 서로 상이한 직경을 가지는 바이어구멍을 충전하기 위해서는 상이한 재료가 바람직하다.
배선층(107)은 도 1의 절연층(104)의 외측에 형성되지만, 도 2에 표시한 바와 같이, 절연층(104)과, 절연층(202)으로 이루어진 전체절연층의 내측에 배선층(107)이 위치하도록 절연층(202)은 도 1의 양면기판(201)의 외측에 형성되어도 된다. 도 1에 표시된 구조는, 다층 프린트배선기판이 제조되는 경우에, 효과적이다. 표면에 형성된 구멍(203)은 상, 하층을 접속하기 위한 바이어홀로서 기능한다. 홀(203)의 단면적은 임의로 결정되어도 된다. 절연층이 표면층으로 사용되는 경우, 절연층(20)은 솔더레지스트층으로 된다. 도 1, 도 2의 구조의 프린트배선기판을 제조하는 방법에 대하여는 나중에 설명한다.
도 3은 기재층(301)의 한 쪽표면에만 절연층(304)이 형성된 실시예를 도시한다. (303)은 제 1바이어홀을 나타낸다. (305)는 단면적이 작은 제 2바이어홀을 나타낸다. 바이어패드(306)와 배선은 배선층을 구성한다. 단면적이 큰 제 1바이어홀(303)과 배선(307)이 단락되는 것을 절연층(304)에 의해 방지하기 때문에, 미세한 배선이 가능합니다.
상기한 예에서의 절연층등을 형성함으로써 미세한 배선이 가능할 뿐만 아니라 배선(307)의 접착강도를 보장하는 데 효과적이다.
도 4는 본 발명에 의한 다층프린트배선기판(4층배선기판)의 단면도를 도시한다. 양면프린트배선기판(401)에 대하여 도 2를 참조하면서 설명한 것과 동일하다. 양면프린트배선기판(401)은, 바이어홀(403)을 가지는 기재(402)를 통하여 기계적으로 또한 전기적으로 접속된다. 바이어홀(403)은, 기재(402)에 형성된 제 1바이어홀(404)과, 절연층(406)에 형성되고 또한 제 1바이어홀(404)보다 작은 단면적을 가지는 바이어홀(405)로 이루어진다. 기재의 재료는, 바이어홀의 재료로서, 도 1을 참조하면서 설명한 것과 동일한 재료가 사용되어도 된다.
상, 하부 양면프린트배선기판(401)으로서, 본 발명에 의한 구조의 양면프린트배선기판을 사용하는 것이 반드시 필요한 것은 아니다. 일예로서, 도 6은 본 실시예에 의한 배선기판이 두 개의 종래의 양면프린트배선기판에 적용되는 4층 프린트배선기판의 단면도를 도시한다. (501)은 종래의 바이어홀 유리에폭시 양면프린트기판을 도시한다. 양면위의 배선(512)은 바이어홀(511)에 의해 전기적으로 접속된다. 바이어홀의 내부(510)는 전형적으로 비어 있지만, 본 실시예에서는 바이어홀(511)이 수지로 충전되어 있다. 두 개의 종래의 양면프린트배선기판(501)은 바이어홀(503)을 가지는 기재(502)를 통하여 전기적으로 기계적으로 접속된다. 바이어홀(503)은, 기재(502)에 형성된 제 1바이어홀(504)과, 절연층(506)에 형성되고 제 1바이어홀(504)의 단면적보다 작은 단면적을 가지는 바이어홀(505)로 구성된다. 기재의 재료는 바이어홀의 재료로서, 도 1을 참조하면서 설명한 것과 동일한 재료를 사용하여도 된다.
도 4와 도 6을 참조하면서 4층의 프린트배선기판에 대하여 설명하였지만, 본 발명은 이에 제한되지 않는 것으로 이해되어야 한다. 보다 많은 층이 마찬가지의 구조로 적층되어도 된다.
본 발명의 상기한 실시예에 의한 프린트배선기판의 제조방법에 대해서 설명한다.
우선, 전사기술을 사용한 제조방법에 대하여 이하 설명한다. 이 방법은 도 7에 표시된 바와 같은 전사매체를 사용한다. 박리가능하게 표면이 처리된 지지판(601)의 표면위에, 바이어패드(106)를 포함한 배선(107)등의 배선층이 형성된다. 도금, 증착 및 사진처리를 사용하는 배선형성처리를 통하여 배선층의 형성을 행한다. 배선층위에, 제 2바이어홀로서 기능하도록 되어 있는 구멍(602)을 가지는 절연층(104)을 형성한다. 이와 같이 형성된 전사매체(603)를 준비한다. 특히, 도금에 의해 형성된 동패턴이 스테인레스강으로 제조된 지지판위에 형성된다.
이와 같은 두 개의 전사매체는, 제 1 바이어홀로서 기능하도록 되어 있고, 또한 도전성페이스트(702)로 충전된 구멍을 가지는 미경화 기재(701)는 도 8에 표시한 바와 같이 전사매체사이에 샌드위치된다. 다음에, 진공에서 적층을 가압가열하여(도 8A), 도전성페이스트와 기재를 경화하여 일체화한다. 다음에, 지지판은 박리된다(도 8B). 미경화된 기재(701)로서, 예를 들면, 아라미드에폭시프리프레그(aramid epoxy prepreg)가 사용되고, 이 아라미드에폭시프리프레그는 아라미드부직포에 에폭시수지를 함침한 것이다. 도전성페이스트로서, 동페이스트가 사용되어 된다. 구멍은 레이저에 의해서 형성되어도 되고 또는 드릴에 의해 기계적으로 형성되어도 된다. 구멍의 크기에 대해서는, 미경화된 기재는 두께가 대략 150㎛이고, 대략 100㎛ 내지 300㎛의 구멍이 용이하게 형성된다. 내부에 다수의 캐비티를 가지는 아라미드에폭시프리프레그는, 가압, 가열할 때에, 압축되고, 따라서 기재는 도 8B에 표시한 바와 같이 두께가 감소된다. 이 때에, 동페이스트와 제 1바이어홀은 제 2바이어홀을 구성한다. 실제로, 동페이스트가 도 8의 부분(703)에서 압착된다. 도전성페이스트(702)는 프리프레그의 표면으로부터 돌출하도록 하는 것이 가능하다.
경화된 도전성페이스트로 이루어진 콘형상의 돌기가 하부측의 제 2바이어홀위에 형성되고, 또한 돌기된 도체는, 연화된 수지로 이루어진 기재를 관통하는 상부측 제 2 바이어홀과 접속된다.
아라미드 에폭시 프리프레그는 상기한 실시예에서는 미경화된 기재로서 사용되지만, 본 발명은 이에 제한되는 것은 아니다. 예를 들면, 접착제로 도포된 절연층으로 이루어진 시트를 사용하여도 되고, 또한 시트형상의 미경화접착제를 사용하여도 된다. 도전성페이스트는 동페이스트에 제한되는 것은 아니다. 예를 들면, 금, 은 또는 탄소등의 도전성페이스트를 사용하여도 된다.
더욱이, 제 1바이어홀의 도전성페이스트만이 충전되는 것은 필요하지 않다. 예를 들면, 금속성의 볼이 구멍에 매입되어, 제 2바이어홀에 충전된 도전성페이스트에 의해 전기접속을 행하도록 하여도 된다.
도 7의 배선(107)과 바이어패드(106)는 필연적으로 미세한 경우, 이들은 부가공정에 의해 형성되어도 된다. 즉, 패턴화된 고금레지스트층이 도금전에 지지판(601)의 표면위에 형성되고, 도금막이 도전성지지판의 노출부분위에 퇴적된다. 이 방법에 의하면, 미세하고 막두께가 두꺼운 패턴을 얻는다. 배선과 바이어패드는 도전성페이스트를 프린트함으로써 형성되어도 된다. 이것은 매우 용이한 방법이다. 전사시에 가압가열이 행하지는 경우의 도전성은, 가열에 의해서만 경화를 행하는 경우에 비해서 높다.
도 9에 표시한 바와 같이 전사매체를 사용함으로써, 제 1바이어홀과 제 2바이어홀사이의 전기접속이 보장된다. (801)은, 제 2바이어홀에 충전된 도전성페이스트를 나타낸다. 도전성페이스트(801)는 프린팅에 의해 형성되어도 된다. 도금과 패터닝기술을 사용하여 형성하여도 됨은 물론이다. 도 9에 도시한 바 같이 전사매체를 사용하는 경우에, 도전성페이스트가 작은 제 2바이어홀으로 유입되는 곤란성이, 도 7의 전사매체에 비해서 한층 더 제거된다. 도 10은 도 9의 전사매체를 사용하여 양면프린트인쇄기판의 단면도이다. 제 1 바이어홀의 도전성재료와 제 2바이어홀의 도전성재료는 이 프린트인쇄기판에서 상이하지만, 이들 재료는 동일하여도 됨은 물론이다. 도 10에서, 양면 프린트인쇄기판위의 상,하패턴은 위치가 서로 다르게 이동된다. 이것은, 상, 하패턴의 위치정렬이 본 실시예에서 제대로 되지 않음을 나타낸다. 즉, 본 실시예서는 대형의 제 1바이어홀이 형성되므로, 패턴의 위치가 서로 다소 이동되어도 접속의 조건은 양호하다. 패턴의 위치가 서로 다소 이동되므로, 대형의 작업크기를 가지는 배선기판을 형성하는 것이 가능하고, 또한 프린트배선기판을 최종의 장소로 분할함으로써 제품을 얻는 것이 가능하다(바이어홀은 대형의 작업크기를 가지는 프린트배선기판의 위치가 서로 이동하는 경향이 있으므로, 본 실시예에서와 같이 바이어홀의 위치가 서로 다소 이동하는 경우에도 접속을 보장하는 회로기판이 충분히 큰 작업크기로 형성될 수 있다). 따라서, 본 발명은, 패턴과 바이어홀이 미세하여도 작업크기가 큰 배선기판이 제조될 수 있는 이점이 있다.
다음에, 본 발명에 의한 또 다른 제조방법으로서 가용성프린트배선기판의 제조방법에 대하여 설명한다. 도 11은 절연층(1001)과 배선(1002)으로 이루어진 가요성 배선기판은 표시한다. 절연층(1001)은 막으로 이루어지고, 폴리이미드막은 이 절연층을 위해 상당히 자주 사용된다. 배선(1002)은 포토에칭에 의해 패턴화된 동박으로 이루어진다. 홀(1003)은 제 2바이어홀로서 기능하는 것이다. 이 구멍은 엑사이머레이저를 사용함으로써 용이하게 형성된다. 이 구조의 프린트배선기판은 구멍의 크기를 제외하고 TAB테이프로서 잘 알려저 있다. 도 12는 가요성프린트배선기판을 사용하여 본 실시예에 의한 양면프린트배선기판의 단면도를 표시한다.
다음에, 도 13은 본 발명에 의한 제조방법으로서 빌트업공정(bulit-up process)을 표시하고, 여기서 층은 기재위에 연속적으로 적층된다. 이 공정에서, 이미 경화된 제 1바이어홀(1202)을 가지고 또한 이미 경화된 기재(1201)가 사용된다. 제 2바이어홀(1203)을 가지는 절연층(1204)은 기재(1201)의 상, 하표면위의 각각에 형성되고, 또한 배선은 도금 또는 별도의 도전막형성방법에 의해 형성된다. 이 구조에서, 제 2바이어홀이 충전된 도전성재료는 제 1바이어홀에 충전된 도전성재료와 상이하다.
도 14와 도 15에 도시된 공정은 가용성프린트배선방법과 유사하지만, 제조공정의 순서가 상이하다. 도 14에 도시한 바와 같이, 제 2바이어홀로 기능하도록 되어있는 구멍을 각각 가지는 상, 하부 절연층(1303)은 동박(1301)위에 형성되고, 또한 제 1바이어홀서 기능하도록 되어 있는 구멍이 미경화된 도전성페이스트로 충전된 미경화기재는 그 사이에 기재되어 있다. 적층이 가압, 가열되고, 이에 의해 기재와 도전성페이스트를 경화하여 일체화된다(도 15A). 다음에, 표면위의 동박은 에칭에 의해 패턴화되어 양면프린트배선기판을 얻는다(도 15B).
도 16은 다층의 프린트배선기판의 제조방법을 표시한다. 도 2를 참조하면서 설명한 바와 같은 2개의 양면프린트배선기판(1501)을 준비하고, 또한 제 1바이어홀로서 기능하도록 되어 있는 구멍이 도전성페이스트로 충전되는 미경화기재(1502)는 그 사이에 샌드위치된다. 적층은 진공에서 가압, 가열되어(도 16A), 도전성페이스트와 기재는 경화하여 일체화된다(도 16B). 따라서, 4층 프린트배선기판이 제조된다. 다수의 층으로 이루어진 프린트배선기판을 제조하는 것은 용이하고, 배선기판은 양면으로 된다. 양면배선기판의 1개이상의 층을 각 표면위에 적층함으로써, 6층 배선기판이 실현되고, 또한 2개의 4층 배선기판을 적층함으로써, 8층배선기판이 실현된다.
도 17에 도시된 전사매체는 별도의 모드에 따른 양면프린트배선기판을 제조하는데 효과적인 전사매체이다. 지지판(1601)의 표면에 몰드해제처리를 적용하여 절연층(1602)이 표면위에 형성된다. 다음에, 필요한 구멍(1606)이 형성되고 또한 도전막으로 이루어진 배선(1603)이 적층된다. 다음에, 제 2바이어홀로서 기능하도록 되어 있는 구멍(1605)이 형성된다. 전사매체는 이와 같이 형성된다. 이와 같은 2개의 전사매체를 준비하고 또한 도 7을 참조하면서 설명한 것과 마찬가지 방식으로 양면프린트배선기판을 제조함으로써, 도 18에 도시한 바와 같은 것이 실현된다.
도 5는 본 발명에 의한 프인트배선기판을 사용하여 전사처리에 의해 제조된 회로구성품실장유닛을 도시한다. (407)은 베어칩(bear chip)이고, (408)은 범프이고, (409)는 언더필(under fill)이고, (410)은 도 4의 다층의 배선기판이다. 배선기판의 표면이 평탄하기 때문에 밀도가 높고 크기가 작지만 회로구성품실장유닛은 저렴하고, 또한 솔더브리지(solder bridge)가 없고 수율이 양호하다. 특히, 본 발명에 따른 프린트배선기판위에 베어 LSI가 플립칩본딩되는 회로구성부품실장유닛은, 크기가 작고 속도가 높고 가격이 저렴하다.
도 19는 본 발명의 다른 실시예에 의한 반도체칩등의 전자구성부품의 패키지의 단면도이다. 기재층의 한 표면위에 동박패드(1706)를 가지고 또한 제 1바이어홀(1707)을 가지는 기재층(1704)과; 제 2바이어홀(1708)을 가지고 기재층(1704)의 다른 표면위에 형성된 절연층(1703)과; 제 2바이어홀(1708)의 위치에 대응하도록 전극(1702)을 가지는 반도체칩(1701)을, 상부로부터 하부까지 적층한다. 제 2바이어홀(1708)의 단면적은 제 1바이어홀(1707)의 단면적보다 작다. 제 1, 제 2바이어홀은 도전성재료(1705)로 충전된다. 입, 출력패드(전극)(1702)는, 반도체칩인 경우에, 전형적으로 알루미늄전극이다. 기재층(1704)은 절연성수지로 구성된다. 절연막 겸보호막(insulating-cum-protective film)(1703)은, 반도체칩위의 절연막겸 보호막이고 또한 전형적으로 질화실리콘으로 구성된다. 최근에는 폴리이미드로 도포된 질화실리콘막이 자주 사용되었다.
기재층용 절연수지로서는 다수의 수지가 지금 알려져 있다. 이 분야에서는 에폭시수지가 널리 사용된다. 홀을 형성하기 위해 몇몇의 수지가 감광성으로 제공된다. 홀을 형성하기 위해 레이저가 지금 사용될 수 있기 때문에 수지의 선택범위가 확장되었다. 전자구성부품으로 사용되는 수지로서는, 흡습성이 낮은 것이 바람직하다. 열팽창계수는 실리콘의 열팽창계수에 가꺼운 것이 바람직하지만, 이와 같은 열팽창계수를 가지는 단일의 재료가 없으므로, 충전제가 흔히 혼합된다.
알루미늄전극과 도전재료사이의 양호한 전기접속을 위해서는 알루미늄전극의 표면위의 산화막을 제거하는 것이 필요하다. 도전성페이스트가 알루미늄전극과 접속하기 전에, 알루미늄표면위의 산화막은 역스퍼터링이나 환원처리에 의해 제거된다.
도 19의 패키지는, 반도체집과 동일한 크기를 가지고, 또한 소형의 크기이고 용이하게 제조될 수 있기 때문에, 비용이 저렴하다.
도 21은 패키지의 다른 예를 표시한다. 도전성페이스트(1705)가 땜납형으로 된 경우에는, 페키지는 도 21의 조건하에서 프린트배선기판위에 장착가능한 패키지로 취급되어도 된다. 도 20은 바닥면쪽으로부터 본 도 19의 배선기판의 사시도이다.
땜납가능한 도전성페이스트(1705)로서는, 동분말, 수지 및 경화제로 이루어진 도전성페이스트가 바람직하다. 동분말의 함유량은 85중량%이상인 것이 바람직하다. 경화후에 어떠한 처리도 행하지 않고 땜납가능한 도전성페이스트가 시판되고 있다. 정상의 동분페이스트를 사용한 경우에도 경화후에 표면위의 수지를 기계적으로 또는 화학적으로 제거함으로써 납땜이 가능하다. 이를 위한 간단한 방법으로서는, 표면을 기계적으로 그라인딩함으로써 납땜이 가능하다.
본 발명은 납땜에 제한되는 것은 아니다. 최근에는, 납의 오염 방지하기 위하여 땜납을 사용하지 않고 전자구성부품을 도전성페이스트로 배선기판에 접착하려고 하는 시도가 흔히 있었다. 이 패키지는 이 경향에 따른다.
도 19 또는 도 21의 구조의 패키지를 제조하는 단순방법은, 전자구성부품의 전극의 위치에 대응하는 위치에서 관통구멍을 절연수지시트에 형성하고, 도전성페이스트를 이 구멍에 매입하고, 가압, 가열하여 도전성페이스트가 경화되고, 따라서 전자구성부품을 접착하는 방법을 포함한다.
이때에, 아라미드부직포를 보강재로 한 프리프레그를 절연성수지시트로 사용함으로써, 압축성 때문에 가열, 가압시에 조전성페이스트는 압축되고, 따라서 페이스트가 경화된후에 도전성이 증가된다. 단일의 수지가 절연성수지시트로 사용되어도 됨은 물론이다. 가열, 가압시에 수지는 흐르므로, 가압절연성수지의 것과 마찬기지의 효과가 얻어진다. 가압공정은 중요하다. 더욱이, 알루미늄전극위의 산화막은 가압공정에 의해 파괴될 수 있으므로, 미리 행하는 산화막제거공정을 생략하여도 된다. 이 효과를 긍적으로 사용하기 위해서는, 도전성페이스트에 연마입자를 혼합하는 것이 또한 바람직하다.
이 구조의 패키지는 칩으로 처리되지 않고 웨이퍼로 처리되는 것으로 이해되어야 한다. 웨에이퍼가 칩으로 분할되기 전에 선처리가 행해지고, 나중에 웨이퍼를 분할한다. 그 결과, 패키지의 비용이 크게 절감된다. 본 발명의 구조를 제조하는 방법은 상기한 제조방법에 한정되지 않는 것은 명백하다. 이용가능한 다수의 다른 제조방법이 있다. 일예로서, 반도체웨이퍼가 절연수지로 도포되고, 절연성 수지는 가열에 의해 경화되고, 알루미늄전극이 노출되도록 엑사이머레이저로 절연수지에 관통구멍을 형성하고, 구멍은 도전성페이스트로 충전되고, 도전성페이스트는 가열, 가압되고, 표면을 그라인딩화하는 방법이 있다.
상기한 실시예로부터 명백한 바와 같이, 본 발명은, 제 1바이어홀을 가지는 기재층과 제 2바이어홀을 가지고 또한 기재층의 적어도 한 쪽 표면위에 형성된 절연층으로 이루어지고, 또한 제 2바이어홀의 단면적이 제 1바이어홀의 단면적보다 작기 때문에 제 1바이어홀은 크지만, 작업사이즈가 커도 되고 또한 미세상호접속패턴이 형성되기 때문에 비용이 저렴하게 되는 프린트배선기판을 제공한다. 또한, 처리가 웨이퍼로 행해도 되기 때문에 저렴한 패키지를 얻는다.

Claims (25)

  1. 제 1바이어홀을 가지는 기재층과; 제 2바이어홀을 가지고 또한 상기 기재층의 적어도 한쪽 표면위에 형성된 절연층을 구비한 배선기판에 있어서, 상기 제 2바이어홀의 단면적은 상기 제 1바이어홀의 단면적보다 작고, 상기 제 1, 제 2바이어홀은 도전성재료로 충전되어 있는 것을 특징으로 하는 프린트배선기판.
  2. 제 1항에 있어서, 상기 도전성재료는 도전성페이스트인 것을 특징으로 하는 프린트배선기판.
  3. 제 2항에 있어서, 상기 제 1바이어홀에 충전된 상기 도전성재료와 상기 제 2바이어홀에 충전된 상기 도전성재료는 동일한 것을 특징으로 특징으로 하는 프린트배선기판.
  4. 제 2항에 있어서, 상기 제 1바이어홀에 충전된 상기 도전성재료와 상기 제 2바이어홀에 충전된 상기 도전성재료는 상이한 것을 특징으로 하는 프린트배선기판.
  5. 제 1항에 있어서, 상기 절연층은 상기 기재층의 양쪽표면위에 형성되는 것을 특징으로 하는 프린트배선기판.
  6. 제 1항에 있어서, 배선부는 상기절연층의 외측에 형성되는 것을 특징으로 하는 프린트배선기판.
  7. 제 1항에 있어서, 배선부는 상기절연층의 내측에 형성되는 것을 특징으로 하는 프린트배선기판.
  8. 제 7항에 있어서, 상기절연층은 복수의 층으로 이루어지는 것을 특징으로 하는 프린트배선기판.
  9. 제 1항 내지 제 8항중 어느 한 항에 기재된 복수의 상기 프린트배선기판이 적층된 것을 특징으로 하는 다층프린트배선기판.
  10. 제 1항 내지 제 8항중 어느 한 항에 기재된 프린트배선기판의 최외층위의 배선부에 접속되거나 또는 상기 제 9항에 기재된 다층프린트배선기판의 최외층위의 배선부에 접속된 회로구성품이 실장되는 것을 특징으로 하는 회로구성부품실장유닛.
  11. 제 10항에 있어서, 상기 회로구성부품은 베어집적회로(bare integrated circuit)을 포함하는 것을 특징으로 하는 회로구성부품실장유닛.
  12. 제 1바이어홀을 가지고 또한 기재의 한 쪽 표면에 부착된 동박패드를 가지는 기재층과; 제 2 바이어홀을 가지고 상기 기재층의 다른 쪽 표면위에 형성된 절연층과; 상기 제 2바이어홀의 위치에 대응하도록 전극을 가지는 전자구성부품을 구비한 전자구성부품패키지에 있어서, 상기 제 2바이어홀의 단면적은 상기 제 1바이어홀의 단면적보다 작고, 또한 제1, 제 2바이홀은 도전성재료로 충전되어 있는 것을 특징으로 하는 전자구성부품패키지.
  13. 제 12항에 있어서, 상기 도전성재료는 동페이스트인 것을 특징으로 하는 전자구성부품패키지.
  14. 제 12항 또는 제 13항에 있어서, 상기 도전성재료는 연마제를 포함하는 것을 특징으로 하는 전자구성부품패키지.
  15. 제 12항 또는 제 13항에 있어서, 상기 동박패드는 존재하지 않고, 또한 제 1, 제 2 바이어홀에 충전된 도전성재료는 땜납가능한 것을 특징으로 하는 전자구성부품패키지.
  16. 제 12항 쪼는 제 13항에 있어서, 상기 절연층과 상기 도전성재료는 가요성을 가지는 것을 특징으로 전자구성부품패키지.
  17. 제 12항 또는 제 13항에 있어서, 상기 전자구성부품의 전극은 알루미늄전극인 것을 특징으로 하는 전자구성부품패키지.
  18. 제 2바이어홀을 가지는 절연층위에 배선층을 형성하는 제 1단계와;
    상기 제 2바이어홀의 단면적보다 크고 또한 도전성재료로 충전된 제 1바이어홀을 가지는 기재층에 상기 절연층과 상기 배선층을 전사하는 제 2단계
    로 이루어진 프린트배선기판의 제조방법.
  19. 제 18항에 있어서, 상기 제 1단계에서, 상기 제 2바이어홀에 도전성페이스트가 충전되는 것을 특징으로 하는 프린트배선기판의 제조방법.
  20. 기재층위에 절연층을 적층하는 단계와, 상기 절연층위에 배선층을 형성하는 단계로 이루어지고, 상기 기재층은 도전성재료로 충전된 제 1바이어홀을 가지고, 상기 절연층은 상기 제 1바이어홀의 단면적보다 작은 단면적을 가지는 제 2바이어홀을 가지는 것을 특징으로 하는 프린트배선기판의 제조방법.
  21. 전자구성부품의 표면에 소정의 전극을 가지는 전자구성부품의 표면에 절연층을 형성하는 단계와;
    상기 전극의 위치에 대응하도록 상기 절연수지층에 관통구멍을 형성하는 단계와;
    상기 관통구멍에 도전성페이스트를 매입하는 단계와;
    상기 도전페이스트가 충전된 상기 절연수지층을 가열, 가압하여 상기 절연수지층에 상기 전자구성부품을 붙이는 단계
    로 이루어진 것을 특징으로 하는 전자구성부품패키지의 제조방법.
  22. 제 21항에 있어서, 상기 도전성페이스트는 동페이스트인 것을 특징으로 하는 전자구성부품패키지의 제조방법.
  23. 제 21항 또는 제 22항에 있어서, 상기 도전성페이스트는 연마제를 포함한 것을 특징으로 하는 전자구성부품패키지의 제조방법.
  24. 제 21항 또는 제 22항에 있어서, 상기 절연수지층은 압축성을 가지는 것을 특징으로 하는 전자구성부품패키지의 제조방법.
  25. 제 24항에 있어서, 상기 절연수지층은 아라미드부직포를 보강재로서 가지는 프리프레그(prepreg)인 것을 특징으로 하는 전자구성부품패키지의 제조방법.
KR1019970073891A 1996-12-26 1997-12-26 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법 Expired - Lifetime KR100338908B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP34728296 1996-12-26
JP96-347282 1996-12-26
JP1996-347282 1996-12-26
JP1997-113174 1997-04-30
JP11317497 1997-04-30
JP97-113174 1997-04-30

Publications (2)

Publication Number Publication Date
KR19980064661A true KR19980064661A (ko) 1998-10-07
KR100338908B1 KR100338908B1 (ko) 2002-11-30

Family

ID=26452190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970073891A Expired - Lifetime KR100338908B1 (ko) 1996-12-26 1997-12-26 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법

Country Status (6)

Country Link
US (2) US6192581B1 (ko)
EP (2) EP1250033B1 (ko)
JP (1) JP3429734B2 (ko)
KR (1) KR100338908B1 (ko)
CN (1) CN1116790C (ko)
DE (2) DE69730629T2 (ko)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100985A (ja) * 1998-09-17 2000-04-07 Nitto Denko Corp 半導体素子実装用基板およびその製造方法と用途
WO2000076281A1 (fr) 1999-06-02 2000-12-14 Ibiden Co., Ltd. Carte a circuit imprime multicouche et procede de fabrication d'une telle carte
DE19929179A1 (de) * 1999-06-25 2001-01-11 Siemens Ag Flexible Leiterplatte mit beidseitigem Zugriff
JP3238380B2 (ja) * 1999-07-02 2001-12-10 日本メクトロン株式会社 回路基板の微細スル−ホ−ル導通部の形成法
WO2001005204A1 (fr) * 1999-07-12 2001-01-18 Ibiden Co., Ltd. Procede de fabrication d'une carte de circuits imprimes
JP2001124961A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 光部品実装用基板及びその製造方法
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
KR20030007755A (ko) 2000-05-31 2003-01-23 허니웰 인터내셔날 인코포레이티드 채움 장치
US6454154B1 (en) 2000-05-31 2002-09-24 Honeywell Advanced Circuits, Inc. Filling device
US6800232B2 (en) 2000-05-31 2004-10-05 Ttm Advanced Circuits, Inc. PCB support plate method for PCB via fill
JP2004501513A (ja) * 2000-05-31 2004-01-15 ハネウエル・インターナシヨナル・インコーポレーテツド 充填方法
US6855385B2 (en) * 2000-05-31 2005-02-15 Ttm Advanced Circuits, Inc. PCB support plate for PCB via fill
US6506332B2 (en) 2000-05-31 2003-01-14 Honeywell International Inc. Filling method
US6484397B1 (en) * 2000-07-11 2002-11-26 Corning Incorporated Method of assembling a catalytic converter for use in an internal combustion engine
US6507118B1 (en) * 2000-07-14 2003-01-14 3M Innovative Properties Company Multi-metal layer circuit
US6734369B1 (en) * 2000-08-31 2004-05-11 International Business Machines Corporation Surface laminar circuit board having pad disposed within a through hole
JP3778003B2 (ja) * 2001-05-21 2006-05-24 日本電気株式会社 多層配線基板設計方法
US6704165B2 (en) 2001-06-08 2004-03-09 Seagate Technology Llc Attachment of a head-gimbal assembly to a printed circuit board actuator arm using Z-axis conductive adhesive film
JP4025177B2 (ja) * 2001-11-26 2007-12-19 三井金属鉱業株式会社 絶縁層付銅箔の製造方法
JP2003198113A (ja) * 2001-12-28 2003-07-11 Toshiba Corp プリント配線板、プリント配線板を有する回路モジュールおよび回路モジュールを搭載した電子機器
KR20040103744A (ko) * 2002-04-16 2004-12-09 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 개선된 범프 대응부를 구비하는 데이터 캐리어를 위한 모듈
JP4210171B2 (ja) * 2003-02-25 2009-01-14 京セラ株式会社 フリップチップ型ｉｃの製造方法
US7377032B2 (en) * 2003-11-21 2008-05-27 Mitsui Mining & Smelting Co., Ltd. Process for producing a printed wiring board for mounting electronic components
CN100468706C (zh) * 2003-12-04 2009-03-11 松下电器产业株式会社 电路基板及其制造方法、半导体封装及部件内置模块
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
TWI280084B (en) * 2005-02-04 2007-04-21 Phoenix Prec Technology Corp Thin circuit board
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
US8084863B2 (en) * 2005-03-23 2011-12-27 Endicott Interconnect Technologies, Inc. Circuitized substrate with continuous thermoplastic support film dielectric layers
KR100733253B1 (ko) * 2005-11-18 2007-06-27 삼성전기주식회사 고밀도 인쇄회로기판 및 그 제조방법
JP4945167B2 (ja) * 2006-05-12 2012-06-06 スタンレー電気株式会社 半導体発光素子の製造方法及び該製造方法により製造された半導体発光素子の実装方法
US7750650B2 (en) * 2006-10-26 2010-07-06 Verigy (Singapore) Pte. Ltd. Solid high aspect ratio via hole used for burn-in boards, wafer sort probe cards, and package test load boards with electronic circuitry
KR101241690B1 (ko) * 2006-11-17 2013-03-08 엘지이노텍 주식회사 인쇄 회로기판의 제조방법 및 인쇄 회로기판의 제조 방법에의해 제조된 인쇄 회로기판
US9003648B2 (en) 2007-01-02 2015-04-14 Ormet Circuits, Inc. Methods to produce high density, multilayer printed wiring boards from parallel-fabricated circuits and filled vias
TW200847882A (en) * 2007-05-25 2008-12-01 Princo Corp A surface finish structure of multi-layer substrate and manufacturing method thereof.
US9098646B2 (en) * 2007-08-10 2015-08-04 Kyocera Corporation Printed circuit board design system and method
KR101022903B1 (ko) * 2008-11-26 2011-03-16 삼성전기주식회사 매립패턴을 갖는 인쇄회로기판 및 그 제조방법
TWI384925B (zh) * 2009-03-17 2013-02-01 Advanced Semiconductor Eng 內埋式線路基板之結構及其製造方法
US9583453B2 (en) 2012-05-30 2017-02-28 Ormet Circuits, Inc. Semiconductor packaging containing sintering die-attach material
US12053934B2 (en) 2012-06-18 2024-08-06 Ormet Circuits, Inc. Conductive film adhesive
US9005330B2 (en) 2012-08-09 2015-04-14 Ormet Circuits, Inc. Electrically conductive compositions comprising non-eutectic solder alloys
US9466578B2 (en) 2013-12-20 2016-10-11 Qualcomm Incorporated Substrate comprising improved via pad placement in bump area
US9603247B2 (en) * 2014-08-11 2017-03-21 Intel Corporation Electronic package with narrow-factor via including finish layer
US9357640B2 (en) * 2014-09-22 2016-05-31 Oce'-Technologies B.V. Method of manufacturing a multi-layer printed circuit board
US10204889B2 (en) 2016-11-28 2019-02-12 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and method of forming thereof
TWI711133B (zh) * 2019-07-26 2020-11-21 大陸商上海兆芯集成電路有限公司 電子結構及其製造方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2864156A (en) * 1953-04-17 1958-12-16 Donald K Cardy Method of forming a printed circuit
GB1032679A (en) * 1961-05-26 1966-06-15 Richard Laurence Olson Improvements in spring devices incorporating multi-closed cell deformable spring masses
GB2072707B (en) * 1980-03-31 1984-01-25 Hitachi Chemical Co Ltd Electroconductive paste and process for producing electroconductive metallized ceramics using the same
JPS6047495A (ja) * 1983-08-25 1985-03-14 株式会社日立製作所 セラミツク配線基板
US4640010A (en) * 1985-04-29 1987-02-03 Advanced Micro Devices, Inc. Method of making a package utilizing a self-aligning photoexposure process
JPS62277754A (ja) * 1986-05-27 1987-12-02 Hitachi Chem Co Ltd 半導体装置の製造方法
JPS6457789A (en) * 1987-08-28 1989-03-06 Mitsubishi Electric Corp Electronic component mounting structure
JPH01124296A (ja) * 1987-11-09 1989-05-17 Hitachi Chem Co Ltd 配線板の製造法
JPH01207938A (ja) * 1988-02-15 1989-08-21 Nec Corp 半導体装置
JPH088417B2 (ja) * 1988-11-17 1996-01-29 イビデン株式会社 多層プリント配線板
JP2633366B2 (ja) 1989-11-24 1997-07-23 株式会社日立製作所 計算機モジュール用リードレスチップキャリア
JPH0493096A (ja) 1990-08-08 1992-03-25 Shinko Electric Ind Co Ltd 多層セラミック基板
US5086558A (en) 1990-09-13 1992-02-11 International Business Machines Corporation Direct attachment of semiconductor chips to a substrate with a substrate with a thermoplastic interposer
US5156997A (en) * 1991-02-11 1992-10-20 Microelectronics And Computer Technology Corporation Method of making semiconductor bonding bumps using metal cluster ion deposition
JPH04283993A (ja) * 1991-03-12 1992-10-08 Fujitsu Ltd 薄膜多層基板の製造方法
DE69218319T2 (de) * 1991-07-26 1997-07-10 Nec Corp., Tokio/Tokyo Mehrschichtige Leiterplatte aus Polyimid und Verfahren zur Herstellung
JP2524278B2 (ja) 1992-01-31 1996-08-14 タツタ電線株式会社 プリント配線基板
JP2748768B2 (ja) * 1992-03-19 1998-05-13 株式会社日立製作所 薄膜多層配線基板およびその製造方法
JP3179564B2 (ja) * 1992-04-22 2001-06-25 日本シイエムケイ株式会社 多層プリント配線板およびその製造方法
US5473120A (en) * 1992-04-27 1995-12-05 Tokuyama Corporation Multilayer board and fabrication method thereof
JP2601128B2 (ja) * 1992-05-06 1997-04-16 松下電器産業株式会社 回路形成用基板の製造方法および回路形成用基板
JPH0621619A (ja) 1992-07-03 1994-01-28 Matsushita Electric Ind Co Ltd プリント配線板およびその形成方法
US5727310A (en) * 1993-01-08 1998-03-17 Sheldahl, Inc. Method of manufacturing a multilayer electronic circuit
EP0658300B1 (de) * 1993-07-07 2000-09-27 Dyconex Patente Ag Strukturierte leiterplatten und folienleiterplatten und verfahren zu deren herstellung
US5527998A (en) * 1993-10-22 1996-06-18 Sheldahl, Inc. Flexible multilayer printed circuit boards and methods of manufacture
EP0651602B1 (en) * 1993-10-29 1999-04-07 Matsushita Electric Industrial Co., Ltd. Conductive paste compound for via hole filling, printed circuit board which uses the conductive paste, and method of manufacturing the same
US5456004A (en) * 1994-01-04 1995-10-10 Dell Usa, L.P. Anisotropic interconnect methodology for cost effective manufacture of high density printed circuit boards
US5543585A (en) 1994-02-02 1996-08-06 International Business Machines Corporation Direct chip attachment (DCA) with electrically conductive adhesives
JPH0832239A (ja) 1994-07-11 1996-02-02 Oki Electric Ind Co Ltd 多層配線基板の製造方法
JP2581017B2 (ja) 1994-09-30 1997-02-12 日本電気株式会社 半導体装置及びその製造方法
JPH08139450A (ja) * 1994-11-07 1996-05-31 Toshiba Corp 印刷配線板の製造方法
JP3102287B2 (ja) * 1994-12-19 2000-10-23 住友金属工業株式会社 セラミックス多層基板
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
US5848466A (en) * 1996-11-19 1998-12-15 Motorola, Inc. Method for forming a microelectronic assembly
JPH1188079A (ja) 1997-09-11 1999-03-30 Hitachi Ltd 分布型増幅器

Also Published As

Publication number Publication date
EP1250033B1 (en) 2004-09-08
US6281448B1 (en) 2001-08-28
EP0851724B1 (en) 2003-10-22
DE69725689D1 (de) 2003-11-27
EP0851724A2 (en) 1998-07-01
KR100338908B1 (ko) 2002-11-30
DE69730629T2 (de) 2005-02-03
EP1250033A2 (en) 2002-10-16
DE69725689T2 (de) 2004-04-29
DE69730629D1 (de) 2004-10-14
JP2001028483A (ja) 2001-01-30
CN1189760A (zh) 1998-08-05
CN1116790C (zh) 2003-07-30
EP0851724A3 (en) 2000-09-27
JP3429734B2 (ja) 2003-07-22
US6192581B1 (en) 2001-02-27
EP1250033A3 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
KR100338908B1 (ko) 인쇄회로기판및그의제조방법과전자구성부품패키지및그의제조방법
KR100782407B1 (ko) 회로기판 제조방법
US6329610B1 (en) Hybrid wiring board, semiconductor apparatus, flexible substrate, and fabrication method of hybrid wiring board
US6828670B2 (en) Module component
US7849591B2 (en) Method of manufacturing a printed wiring board
US7371970B2 (en) Rigid-flex circuit board system
US6195882B1 (en) Method for producing printed wiring boards
JP4279893B2 (ja) 回路部品内蔵モジュールの製造方法
WO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
US20080128911A1 (en) Semiconductor package and method for manufacturing the same
US20100224395A1 (en) Multilayer wiring board and its manufacturing method
KR100751470B1 (ko) 다층 기판 및 그 제조 방법
JP3441368B2 (ja) 多層配線基板およびその製造方法
US20030137815A1 (en) Printed wiring board and method of manufacturing the same
CN116709645A (zh) 制造部件承载件的方法及部件承载件
US6913814B2 (en) Lamination process and structure of high layout density substrate
KR101067214B1 (ko) 인쇄회로기판 및 그 제조방법
JP3107535B2 (ja) 配線基板、回路部品実装体、および配線基板の製造方法
JP4632514B2 (ja) 配線基板およびその製造方法
JP3247888B2 (ja) 電子部品パッケージ及び、電子部品のパッケージの製造方法
JP3429743B2 (ja) 配線基板
JP3922350B2 (ja) 多層プリント配線板および多層プリント配線板の製造方法
EP1259102B1 (en) Multi-layer printed circuit bare board enabling higher density wiring and a method of manufacturing the same
JP2004207266A (ja) 接続基板の製造方法、および多層配線板の製造方法
JP2004214273A (ja) 片面積層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19971226

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19971226

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000421

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20010430

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20020228

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20020520

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20020521

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20050511

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20060511

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20070511

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20080508

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20090508

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20100512

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20110421

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20120507

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20130430

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20140507

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20150417

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20150417

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20160418

Start annual number: 15

End annual number: 15

EXPY Expiration of term
PC1801 Expiration of term

Termination date: 20180626

Termination category: Expiration of duration