[go: up one dir, main page]

CN100468706C - 电路基板及其制造方法、半导体封装及部件内置模块 - Google Patents

电路基板及其制造方法、半导体封装及部件内置模块 Download PDF

Info

Publication number
CN100468706C
CN100468706C CNB2004100983095A CN200410098309A CN100468706C CN 100468706 C CN100468706 C CN 100468706C CN B2004100983095 A CNB2004100983095 A CN B2004100983095A CN 200410098309 A CN200410098309 A CN 200410098309A CN 100468706 C CN100468706 C CN 100468706C
Authority
CN
China
Prior art keywords
mentioned
pad
circuit substrate
conductive part
electric insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100983095A
Other languages
English (en)
Other versions
CN1624906A (zh
Inventor
冲本力也
上田洋二
留河悟
西山东作
越智正三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003406468A external-priority patent/JP2005167094A/ja
Priority claimed from JP2004089581A external-priority patent/JP4283143B2/ja
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1624906A publication Critical patent/CN1624906A/zh
Application granted granted Critical
Publication of CN100468706C publication Critical patent/CN100468706C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0191—Using tape or non-metallic foil in a process, e.g. during filling of a hole with conductive paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种电路基板，包括：含有1层以上的电绝缘基体材料(101)的电绝缘层；在设置于电绝缘基体材料(101)中的通孔内形成的导电部，而且，在配置于最外层的电绝缘基体材料的表面中的至少一个表面上仅配置安装用焊盘(102)。此外，本发明提供的电路基板的制造方法，包括如下步骤：在电绝缘基体材料(101)中形成通孔；在通孔内填充导电膏；在电绝缘基体材料(101)的表面上层叠金属箔或起模片；在其上下部安装施压用夹具后，利用热压进行加热、加压处理，在通孔内形成由导电膏构成的导电部，在配置于最外层的电绝缘基体材料(101)的表面中的至少一个表面上仅形成安装用焊盘(102)。由此，提供一种能够用狭窄间距形成安装用焊盘的电路基板。

Description

电路基板及其制造方法、半导体封装及部件内置模块
技术领域
本发明涉及一种能够利用狭窄间距来形成安装用焊盘的电路基板及其制造方法，以及使用此电路基板制作的半导体封装、部件内置模块及电子设备用基板。
背景技术
近年来，随着电子设备的小型化、高性能化，对能够高密度地安装大规模集成电路(LSI)等部件的电路基板的需求越来越强烈。对于这种电路基板而言，重要的是利用狭窄间距形成焊盘且在多层电路图形间的电连接具有高可靠性。
以前，通过电镀处理在基板中设置的过孔的内壁来进行电路基板的层间连接，对于上述要求，在日本特开平06-268345号公报等中提出了在电路基板的通孔内填充导电膏的层间连接方法(以下称“内通孔连接法”)。由于此方法能够在焊盘的正下方设置通孔，所以能够实现基板尺寸的小型化和高密度的安装。
图12A～12I是说明内通孔连接法的一个例子的截面图。此方法，首先，在具有被压缩性的电绝缘基体材料1101的内外两个表面上，叠置保护薄膜1102(图12A)，在规定位置处通过激光加工等方法来形成通孔1103(图12B)。接下来，通过印刷法等方法将导电膏1104填充到通孔1103内后(图12C)，将保护膜1102剥离。由此，与保护膜1102的厚度相当的导电膏1104以突起形状残留(图12D)。进一步地，在电绝缘基体材料1101的内外两个表面上配置金属箔1105(图12D)，通过进行热压，将金属箔1105与电绝缘基体材料1101相粘接(图12E)。通过此热压，将电绝缘基体材料1101及导电膏1104在电绝缘基体材料1101的厚度方向进行压缩。由此，高密度地接触导电膏1104内包含的金属填料，在形成导电部1104a的同时，就能够实现与金属箔1105和导电部1104a的电连接。接下来，经过构图金属箔1105，形成规定的电路图形，以获得两面电路基板1108(图12F)。上述电路图形包含信号用布线1106、焊盘1107。
并且，在两面电路基板1108的内外两个表面上配置利用与图12A～12D相同的工序形成的填充了导电膏1104的电绝缘基体材料1101和金属箔1105(图12G)，并进行热压。由此，将金属箔1105和电绝缘基体材料1101和两面电路基板1108相粘接(图12H)。进一步地，通过构图表层的金属箔1105形成规定电路图形，就能够获得电路基板1109(图12I)。
但是，对上述的内通孔连接法而言，从确保电连接及电绝缘可靠性、确保通孔区域间的一致性、对信号用布线的影响等观点出发，就限制了将焊盘的间距缩小到规定阈值(例如通孔间距)以下。
发明内容
为了解决上述问题而实施本发明，本发明提供一种能够利用狭窄间距来形成安装用焊盘的电路基板及其制造方法，以及使用此电路基板制作的半导体封装、部件内置模块及电子设备用基板。
本发明的电路基板，包括：含有1层以上的电绝缘基体材料的电绝缘层；在设置于上述电绝缘基体材料中的通孔内形成的导电部；而且，在配置于最外层的上述电绝缘基体材料的表面中的至少一个表面上，配置安装用焊盘；从上述导电部的轴方向看上述安装用焊盘的情况下，上述安装用焊盘配置在上述导电部的外缘的内侧。其中，所谓“配置于最外层的上述电绝缘基体材料的表面”是，在电绝缘层包含1层电绝缘基体材料的情况下，指的是其电绝缘基体材料的内外表面，在电绝缘层包含多层电绝缘基体材料的情况下，指的是配置于最外层的各电绝缘基体材料的外表面。
本发明的电路基板制造方法，包括如下步骤：在电绝缘基体材料中形成通孔；在上述通孔内填充导电膏；在上述电绝缘基体材料的表面层叠金属箔或起模片，在其上下部安装施压用夹具后，利用热压进行加热、加压处理，在上述通孔内形成由上述导电膏构成的导电部；在配置于最外层的上述电绝缘基体材料的表面中的至少一个表面上，仅形成安装用焊盘。
本发明的半导体封装，包含上述本发明的电路基板和安装在上述电路基板上的部件。
本发明的部件内置模块，包含上述本发明的电路基板、安装在上述电路基板上的部件和内置上述部件的电绝缘基体材料。
本发明的电子设备用基板，包含本发明的半导体封装。
附图说明
图1A、1B是本发明的第一实施方式的电路基板的最表层的平面图，图1A表示部件安装侧，图1B表示二次安装侧。
图2A～2C是表示本发明第一实施方式的电路基板制造方法的截面图。
图3A、3B是表示本发明第二实施方式的电路基板制造方法的截面图。
图4A～4C是表示本发明第三实施方式的电路基板制造方法的截面图。
图5是表示本发明第四实施方式的半导体封装的截面图。
图6A是表示本发明第五实施方式的半导体封装的截面图，图6B是表示图6A所示的半导体封装的变形例的截面图。
图7是表示本发明第六实施方式的部件内置模块的截面图。
图8是本发明第七实施方式的电子设备用基板的截面图。
图9A是本发明第八实施方式的电路基板的截面图，图9B是表示在第八实施方式的电路基板内部配置的内层布线图形及层间连接用焊盘的平面图。
图10是本发明第八实施方式的电路基板的传输损失的示意图。
图11A～11K是表示本发明实施例的电子设备用基板制造方法的截面图。
图12A～12I是表示现有的电路基板的制造方法的截面图。
具体实施方式
本发明的电路基板，包括含有一层以上的电绝缘基体材料的电绝缘层和在上述电绝缘基体材料中设置的通孔内形成的导电部。作为电绝缘基体材料，适合采用具有被压缩性的多孔基体材料、在芯材的两侧形成粘接剂层的三层结构物质、纤维和树脂的复合基体材料等。例如，可适合采用使热固化性环氧树脂浸渍到芳香族聚酰胺纤维内而进一步多孔化的多孔复合基体材料等。再有，例如，电绝缘性基体材料的厚度为50～150μm，优选为80～100μ
m。可以利用激光加工和冲孔加工等方法来形成通孔。此外，对于导电部，如后所述地，优选将导电膏填充到通孔内后经过压缩来形成。
并且，本发明的电路基板，仅在配置于最外层的电绝缘基体材料的表面中的至少一个表面上配置安装用焊盘。即，在配置于最外层的电绝缘基体材料表面中的至少一个上，不存在安装用焊盘以外的导电部件(例如信号用布线)，因此，不影响信号用布线等，也能够利用狭窄的间距来形成安装用焊盘。此外，本发明的电路基板，优选在配置于最外层的电绝缘基体材料的两个表面上仅配置安装用焊盘。由此，就能够更容易地实现安装用焊盘的狭窄间距化。
此外，在本发明的电路基板上设置的安装用焊盘的表面也可以被研磨。在安装部件阶段之前的工序中，虽然安装用焊盘的表面由经化学处理或热处理而形成的氧化表层膜、或者因各种处理剂而产生的残留盐类等覆盖，但可以通过研磨上述表面将它们去除。由此，能够提高部件安装时的部件和电路基板的粘接强度。此外，还优选在本发明的电路基板上设置的安装用焊盘的表面被实施电镀处理。由此，能够进一步提高部件安装时的部件和电路基板的粘接强度。
此外，在本发明的电路基板中使用的电绝缘层包含两层以上的电绝缘基体材料的情况下，本发明的电路基板还包含在多个上述电绝缘基体材料之间配置的布线图形、和与上述导电部电连接的层间连接用焊盘，在从上述导电部的轴方向观看上述层间连接用焊盘时，本发明的电路基板是将上述层间连接用焊盘配置在上述导电部的外边缘的内侧的电路基板。由此，由于能够将层间连接用焊盘的间距变狭窄，所以能够容易地实现布线的高密度化。此外，在上述结构中，利用比上述导电部的直径细的布线来形成上述布线图形，并且，与上述层间连接用焊盘连接的上述布线图形的一部分，与上述导电部接触而配置。由此，能够更容易地实现布线的高密度化。此外，在上述结构中，在从上述导电部的轴方向观看上述布线图形时，优选上述布线图形的、配置在上述导电部上面的部分的面积，是上述导电部径向截面积的10％以上。由此，能够更进一层容易实现布线的高密度化。此外，在上述结构中，在从上述导电部的轴方向观看上述布线图形和上述层间连接用焊盘时，优选上述布线图形的、配置在上述导电部上面的部分的面积和上述层间连接用焊盘的面积总和，是上述导电部径向截面积的10％以上、小于100％。由此，也能够更进一层地容易实现布线的高密度化。
再有，在上述布线图形的、配置在上述导电部上面的部分的面积和上述层间连接用焊盘的面积的总和，小于上述导电部的径向截面积的10％的情况下，上述导电部和上述布线图形或上述层间连接用焊盘的电连接就存在不稳定的可能性。此外，当上述总和接近上述截面积的100％时，就会担心上述导电部和上述层间连接用焊盘的一致性下降。因此，优选上述总和为上述截面积的30～50％。
本发明的电路基板的制造方法包括如下步骤：在电绝缘基体材料中形成通孔；在上述通孔内填充导电膏；在上述电绝缘基体材料的表面上层叠金属箔或起模片；在其上下部安装施压用夹具后，利用热压进行加热、加压处理，在上述通孔内形成由导电膏构成的导电部；在配置于最外层的电绝缘基体材料的表面中的至少一个表面上仅形成安装用焊盘。在上述通孔内填充的导电膏，优选包含选自银、铜及镍的至少一种以上的金属。通过使用上述金属，由于提高了导电膏的的导电性，所以能够实现可靠性高的层间连接。此外，上述导电膏也可以使用包含将选自银、铜及镍的至少一种以上的金属作为其组成成分的合金。并且，本发明中所使用的导电膏也可包含用银涂敷的铜粉末。
此外，作为安装用焊盘的形成方法，可采用如下方法：在利用热压进行加热、加压处理时，事先在配置于最外层的电绝缘基体材料的表面中的至少一个表面上层叠金属箔，在热压后，通过全面蚀刻上述金属箔而使导电部露出，将此表面作为安装用焊盘。由此，能够利用与通孔的间距相等的间距来形成安装用焊盘，能够容易地制造利用狭窄间距形成的安装用焊盘的本发明的电路基板。
此外，作为与上述方法不同的安装用焊盘的形成方法，也可采用如下方法：在利用热压进行加热、加压处理时，事先在配置于最外层的电绝缘基体材料的表面中的至少一个表面上层叠金属箔，在热压后，将金属箔图形蚀刻成与通孔相等或直径比通孔小的圆形形状。利用此方法，也能够容易地制造利用狭窄间距形成的安装用焊盘的本发明的电路基板。
此外，作为与上述方法不同的安装用焊盘的形成方法，也可采用如下方法：在利用热压进行加热、加压处理时，事先在配置于最外层的电绝缘基体材料的表面中的至少一个表面上层叠起模片，在热压后，通过将上述起模片剥离而使导电部露出，将此表面作为安装用焊盘。利用此方法，也能够容易地制造利用狭窄间距形成的安装用焊盘的本发明的电路基板。再有，并没有特别限定起模片，起模片可适合采用由氟树脂构成的、厚度约100μm的薄片材料等。此外，由于起模片容易剥离，所以就能够进一步简化安装用焊盘的形成工序。
本发明的半导体封装，包含上述本发明的电路基板和安装在上述电路基板上的部件。由此，能够提供一种高密度安装的半导体封装。此外，为确保电连接的可靠性，本发明的半导体封装的部件的安装，优选利用选自倒装片式粘合方式、各向异性导电薄膜(Anisotropic Conductive Film，以下简称为“ACF”)粘合方式、非导电薄膜(Non Conductive Film以下简称“NCF”)粘合方式、各向异性导电膏(Anisotropic Conductive Paste，以下简称为“ACP”)粘合方式、非导电膏(Non Conductive Paste以下简称“NCP”)粘合方式、导线键合方式、超声波粘合方式、Au-Au粘合方式及钎焊粘合方式的至少一种方式进行。
此外，本发明的半导体封装中的部件，优选包含通过导线键合方式安装的多个部件。通过此结构，能够高密度地安装多个部件。此外，本发明的半导体封装中的部件还优选包含通过导线键合方式安装的部件和通过倒装片式粘合方式安装的部件。根据此种结构，能够有效地使用基板内的部件的安装空间，能够提供更高密度安装部件的半导体封装。
本发明的部件内置模块，包含上述的本发明的电路基板、安装在上述电路基板上的部件和内置上述部件的电绝缘基体材料。由此，能够提供高密度安装部件的部件内置模块。此外，本发明的电子设备用基板，包含上述本发明的半导体封装。由此能够提供高密度安装部件的电子设备用基板。下面，参照附图说明本发明的实施方式。
第一实施方式
首先，参照合适的附图来说明本发明的第一实施方式。参照的图1A和1B是第一实施方式的电路基板的最表层的平面图，图1A表示部件安装侧，图1B表示二次安装侧。此外，在图1A、1B中，101表示电绝缘基体材料，102表示安装用焊盘。
如图1A、1B所示，对于第一实施方式的电路基板100，在部件安装侧和二次安装侧，在电绝缘基体材料101的表面上都仅配置安装用焊盘102。由此，与部件的高密度化及多孔化相对应，能够容易进行安装用焊盘102的狭窄间距化。再有，构成电路基板100的电绝缘基体材料101不仅可以是只有一片，也可使用多片。此外，在本实施方式中，在部件安装侧及二次安装侧都没有信号用布线，虽然说明了仅配置安装用焊盘的例子，但本发明并不限定于此，例如，也可以是在部件安装侧和二次安装侧中的任意一侧设置信号用布线的电路基板。此外，在本实施方式中，将图1A当作部件安装侧、图1B当作二次安装侧来加以说明，但也可将图1A当作二次安装侧、图1B当作部件安装侧来加以使用。
接下来，参照图2A～2C来说明第一实施方式的电路基板100的制造方法。图2A～2C是说明第一实施方式的电路基板100的制造方法的示意图，并且是形成有安装用焊盘102的电绝缘基体材料101的截面图。此外，图2A～2C中，101表示电绝缘基体材料，102表示安装用焊盘，103表示金属箔，104表示通孔，105表示导电部。再有，到形成导电部的阶段为止，由于与用于说明背景技术的方法(参照图12A～12I)相同，所以省略该部分的说明。
第一实施方式的电路基板100的制造方法是，通过全面蚀刻利用热压而粘贴在电绝缘基体材料101上的金属箔103(图2A)，由此如图2B所示地使在通孔104内形成的导电部105露出，将其表面作为安装用焊盘102。由此，可得到利用与通孔104的间距相等的间距来形成安装用焊盘102的电路基板100。
再有，在上述制造方法中，作为使通孔104内形成的导电部105露出的方法，虽然使用了全面蚀刻金属箔103的方法，但也可使用通过机械方式剥离金属箔103而使导电部105露出的方法。此时，如图2C所示，利用激光形成通孔104的情况下，因向电绝缘基体材料101照射激光的照射侧和射出侧的孔径不同而将通孔104加工为锥体形状，为此，以预先使开口孔径小的射出侧在表面露出的方式配置电绝缘基体材料101即可。由此，在剥离金属箔103时，能够抑制可从金属箔103侧取导电部105的现象。此外，也可以使用通过研磨等机械方式去除金属箔103以露出导电部105的方法。
第二实施方式
接下来，参照合适的附图来说明本发明的第二实施方式。参照的图3A、3B是表示第二实施方式的电路基板的制造方法的截面图，分别相当于第一实施方式中说明的图2A、2B。此外，在图3A、3B中，301表示电绝缘基体材料，302表示安装用焊盘、303表示金属箔，304表示通孔，305表示导电部。
如图3A、3B所示，通过采用作为公知技术的光刻法来构图蚀刻(图3B)经过热压而粘贴在电绝缘基体材料301上的金属箔303(图3A)，形成直径与通孔304的直径相等或比其小的安装用焊盘302，从而能得到第二实施方式的电路基板300。由此，在电路基板300中，利用与通孔304的间距相等的间距形成安装用焊盘302。再有，安装用焊盘302的面积若为导电部305的表面面积的10％以上就没有问题，但如果小于10％时，就可能会存在导电部305和安装用焊盘302的连接不稳定。此外，当安装用基板302的面积接近导电部305的表面面积的100％时，就会担心导电部305和安装用焊盘302的一致性下降。因此，优选安装用焊盘302的面积是导电部305的表面面积的30～80％。
第三实施方式
接下来，参照合适的附图来说明本发明的第三实施方式。参照的图4A～4C是表示第三实施方式的电路基板的制造方法的截面图，分别相当于第一实施方式中说明的图2A～2C。此外，图4A～4C中，401表示电绝缘基体材料，402表示安装用焊盘，403表示起模片，404表示通孔，405表示导电部。
根据第三实施方式的电路基板400的制造方法，首先，在形成有安装用焊盘402的电绝缘基体材料401上，层叠起模片403以替代金属箔(图4A)。并且，在进行热压后，通过剥离起模片403使导电部405露出(图4B)，将其表面作为安装用焊盘402。由此，在电路基板400中，利用与通孔404的间距相等的间距来形成安装用焊盘402。由于此方法仅仅通过剥离起模片403就可以容易地使导电部405的表面露出，所以能够将安装用焊盘402的形成工序简化。此外，如图4C所示，在利用激光形成通孔404的情况下，因向电绝缘基体材料401照射激光的照射侧和激光射出侧的孔径不同而将通孔404加工为锥体形状，为此，以事先将开口孔径较小的射出侧在表面上露出的方式来配置电绝缘基体材料401。由此，在剥离起模片403时，就能够抑制可从金属箔403侧取得导电部405的现象。
第四实施方式
接下来，参照合适的附图来说明本发明的第四实施方式。参照的图5是本发明的第四实施方式的半导体封装的截面图。再有，第四实施方式的半导体封装是在上述第一～第三实施方式中的任一个实施方式涉及的电路基板(电绝缘基体材料是1层)上安装有LSI。
如图5所示，第四实施方式的半导体封装500包含电路基板501和LSI 502；在LSI 502中设置有电极焊盘503。再有，在电极焊盘503设置有凸起504。并且，凸起504和在电路基板501设置的安装用焊盘506通过填充在凸起504的台阶部504a中的导电粘接剂505进行连接，并且，在LSI 502和电路基板501之间，填充有环氧类密封树脂507。此外，在电路基板501的表面501a仅设置了安装用焊盘506，没有设置信号用布线，所以半导体封装500能够高密度地安装LSI 502。
接下来，参照图5来说明半导体封装500的制造方法。首先，在设置有LSI 502的电极焊盘503上，通过熔融Au线形成具有台阶部504a的凸起504后，将导电粘接剂505转印到凸起504的台阶部504a。并且，使LSI 502倒装，与形成在电路基板501上的安装用焊盘506接合后，使导电粘接剂505固化。接下来，在LSI 502和电路基板501之间填充液状的环氧类密封树脂507，并使此环氧类密封树脂507固化，从而得到半导体封装500。
再有，在本实施方式中，使用LSI作为已安装的部件，但本发明并没有限定于此，例如也可以安装电阻、电容等。此外，在本实施方式中，作为LSI的安装方式，采用了倒装片式粘合方式，但本发明并没有限定于此，例如也可采用ACF粘合方式、NCF粘合方式、ACP粘合方式、NCP粘合方式，引线连接方式、超声波粘合方式、Au-Au粘合方式、钎焊粘合方式等。
第五实施方式
接下来，参照合适的附图来说明本发明的第五实施方式。参照的图6A是本发明的第五实施方式的半导体封装的截面图。再有，第五实施方式的半导体封装是在上述第一～第三实施方式中的任一个实施方式涉及的电路基板(电绝缘基体材料是一层)上安装有LSI。
如图6A所示，第五实施方式的半导体封装600包含电路基板601和利用倒装法设置在电路基板601上的LSI 602a、602b；在LSI 602a、602b上分别设置电极焊盘603a、603b。并且，电极焊盘603a、603b通过由Au线构成的焊接导线607连接到分别在电路基板601上形成的安装用焊盘606a、606b上。此外，利用环氧类密封树脂608将LIS 602a、602b铸模。这样的半导体封装600通过导线键合方式分别安装两个LSI 602a、602b，并且，在电路基板601的表面601a上仅设置了安装用焊盘606a、606b，没有设置信号用布线，所以能够高密度地安装LSI 602a、602b。
接下来，参照图6B来说明第五实施方式的半导体封装600的变形例。再有，与图6A相同的结构赋予相同的符号，并省略其说明。
如图6B所示，半导体封装650包含：电路基板601；与第四实施方式的半导体封装500(参照图5)相同地，通过电极焊盘603a、凸起604及导电粘接剂605设置在电路基板601上的LSI 602a；与半导体封装600(参照图6)相同地设置的LSI 602b。如此，半导体封装650中，通过倒装片式粘合方式安装LSI 602a，通过导线键合方式安装LSI 602b，再者，在电路基板601的表面601a上仅设置了安装用焊盘606a、606b，没有设置信号用布线，所以能够高密度地安装LSI 602a、602b。再有，在本实施方式中，作为LSI的安装方式，采用了倒装片式粘合方式和导线键合方式，但本发明并没有限定于此，例如也可采用ACF粘合方式、NCF粘合方式、ACP粘合方式、NCP粘合方式、超声波粘合方式、Au-Au粘合方式、钎焊粘合方式等。
第六实施方式
接下来，参照合适的附图来说明本发明的第六实施方式。参照的图7是本发明的第六实施方式的部件内置模块的截面图。再有，第六实施方式的部件内置模块包含上述第四实施方式(参照图5)的半导体封装。
如图7所示，第六实施方式的部件内置模块700包含：电绝缘基体材料703；在预先形成于此电绝缘基体材料703上的空腔(キヤビテイ)内的半导体封装701；在电绝缘基体材料703上层叠的电路基板704。在半导体封装701中设置的层间连接用焊盘701a和在电绝缘基体材料703的表面设置的层间连接用焊盘703a，通过在通孔705内形成的导电部706相互电连接。如此，与现有技术相比较，在高密度安装部件上，利用内置上述第四实施方式的半导体封装701，就使部件内置模块700小型化。再有，作为电绝缘基体材料703，能够适当地使用无机物质填料和含有环氧类树脂、酚醛类树脂、氰酸盐MOCN类树脂等热固化树脂的复合薄片，作为这种复合薄片可列举出，例如含有70～95重量％的无机物质填料和5～30重量％的未固化状态的热固化树脂组成物的复合薄片等。
第七实施方式
接下来，参照合适的附图来说明本发明的第七实施方式。参照的图8是本发明的第七实施方式的电子设备用基板的截面图。再有，第七实施方式的电子设备用基板二次安装有上述第四实施方式(参照图5)的半导体封装。
如图8所示，第七实施方式的电子设备用基板800包含：母板802；在设置于母板802上的二次安装用焊盘802a上通过膏状焊料803二次安装的半导体封装801。如此，由于电子设备用基板800包含上述第四实施方式的半导体封装801，因此在高密度地安装部件之外，与现有技术相比较实现了小型化。并且，在制造电子设备用基板800时，例如，首先在母板802上面配置金属掩膜，并将膏状焊料803印刷到焊盘802a上。接下来，通过印刷的膏状焊料803将半导体封装801装载到母板802上之后，也可通过加热膏状焊料803使其熔融，将母板802和半导体封装801钎焊结合。
第八实施方式
接下来，参照合适的附图来说明本发明的第八实施方式。参照的图9A是本发明的第八实施方式的电路基板的截面图，图9B是表示在第八实施方式的电路基板的内部配置的内层布线图形及层间连接用焊盘的平面图。
如图9A所示，第八实施方式的电路基板900包含：由三层电绝缘基体材料910a、910b、910c构成的电绝缘层910；在设置于电绝缘基体材料910a、910b、910c中的通孔911内形成的导电部912。在电绝缘基体材料910c的表面9101c仅配置由导电部912的表面构成的安装用焊盘913。另一方面，在电绝缘基体材料910a的表面9101a配置有安装用焊盘913及表层布线图形914。
此外，电路基板900还包含在电绝缘基体材料910a、910b之间、及电绝缘基体材料910b、910c之间配置的内层布线图形915，和与导电部912电连接的层间连接用焊盘916。并且，表示内层布线图形915及层间连接用焊盘916的平面图，即从导电部912的轴方向观看到的内层布线图形915及层间连接用焊盘916的平面图如图9B所示，层间连接用焊盘916配置在导电部912的外边缘912a的内侧。此外，内层布线图形915由比导电部912的直径细的布线形成，与层间连接用焊盘916连接的内层布线图形915的一部分915a同导电部912相接触地配置。由此，在电路基板900中，由于能够将层间连接用焊盘916的间距变狭窄，所以就能够容易地实现布线的高密度化。此外，在制造电路基板900时的热压工序中，由于层间连接用焊盘916嵌入导电部912内(以下，称为楔效果)，所以提高了层间电连接的可靠性。再有，在本实施方式中，层间连接用焊盘916的外形为圆形，但本发明并没有限定于此，也可是三角形、四边形等多边形，还可以是星形等形状。当层间连接用焊盘916的外形为多边形或星形时，由于提高了上述楔效果，所以进一步提高了层间电连接的可靠性。
此外，在电路基板900中，与层间连接用焊盘916连接的内层布线图形915的一部分915a的面积，最好是导电部912的径向截面积的10％以上。此外，内层布线图形915的一部分915a的面积与层间连接用焊盘916的面积的总和，最好在导电部912的径向截面积的10％以上且小于100％。内层布线图形915和层间连接用焊盘916按上述数值范围形成的情况下，电路基板900能够更进一步容易地实现布线的高密度化。再有，在制造电路基板900时，在实施了与背景技术说明的电路基板1109的制造方法(参照图12)相同的工序后，全面蚀刻粘贴在电绝缘基体材料910c的表面9101c侧的铜箔(未图示)，并且也可将粘贴在电绝缘基体材料910c的表面9101c侧的铜箔(未图示)构图蚀刻而只残留表层布线图形914。
接下来，制作上述的电路基板900中的层间连接用焊盘916的焊盘直径成为600μm、400μm、300μm及100μm的电路基板。根据「第18回エレクトロニクス実装学術講演大会」(第18届电子安装学术演讲大会程序)的18C-02(P1)中所述的共振法进行测量。其结果用图10表示。再有，测量中使用的电路基板中任一导电部912的直径为200μm、内层布线图形915的布线宽度为80μm。即，层间连接用焊盘916的焊盘直径为600μm、400μm及300μm的情况下，层间连接用焊盘916的焊盘直径比导电部912的直径大。
如图10所示，可知随着层间连接用焊盘916的焊盘直径变小，传输损失被抑制。其原因可以考虑为，层间连接用焊盘916的焊盘直径变小时，层间连接用焊盘916和表层布线图形915之间的电容减小，因此它们之间的传输损失被抑制。
以上，说明了本发明的实施方式，但本发明并没有限定于上述实施方式。例如，在上述第一～第三实施方式中，例示了半导体封装用的电路基板，但无庸置疑，即使是母板用电路基板也能够得到相同的效果。
实施例
下面，参照适合的附图来说明本发明的实施例。参照的图11A～11K是表示作为本发明实施例的电子设备用基板的制造方法的截面图。再有，本发明并没有限定于本实施例。
首先，如图11A所示，准备了将环氧树脂浸渍到由聚酰胺纤维(直径12μm且长3mm)构成的无纺布(单位质量为72g/cm2)中的100μm厚度的电绝缘基体材料1001，通过叠置加工(130℃、2MPa)，将19μm厚的聚对苯二甲酸乙二醇酯(PET)薄膜1002粘贴到电绝缘基体材料1001的内外两个表面上。此时，需要注意的是，当电绝缘基体材料1001和PET薄膜1002的粘接强度过弱时，在后述的通孔形成工序中就会剥离，或者粘接强度过强时，就不能剥离PET薄膜1002。
接下来，如图11B所示，在粘贴有PET薄膜1002的电绝缘基体材料1001的规定部分，利用二氧化碳气体激光器，形成通孔1003(直径约为200μm)。进一步，如图11C所示，在通孔1003内填充导电膏1004。在填充导电膏1004时，在印刷机的工作台上配置电绝缘基体材料1001，并直接从PET薄膜1002的上面开始印刷导电膏1004。此时，PET薄膜1002防止在电绝缘基体材料1001的主表面上残留导电膏1004的同时，起到确保与PET薄膜1002的厚度相当的导电膏1004的量的作用。此外，就导电膏1004的构成材料而言，导电性填料可使用用银涂敷的球状铜粉末(平均粒直径2μm)，构成树脂可使用在电绝缘基体材料1001中使用的热固化树脂即环氧树脂，固化剂可使用氨类固化剂。各自的含量分别设为85重量％的导电垫性填料、12.5重量％的构成树脂和2.5重量％的固化剂。
并且，如图11D所示，剥离两侧的PET薄膜1002，在电绝缘基体材料1001的内外两个表面配置金属箔1005。作为金属箔1005，使用对两个表面上进行了粗化处理的12μm厚的铜箔。然后，如图11E所示，利用热压(200℃、5MPa的真空下进行1小时)，热压粘接电绝缘基体材料1001和金属箔1005。此热压粘接时，通过将导电膏1004在电绝缘基体材料1001的厚度方向上压缩，包含在导电膏1004内的金属填料之间高密度地接触，在形成导电部1004a的同时，金属箔1005和导电部1004a电连接。
接下来，如图11F所示，利用光刻法来形成电路图形。首先，在金属箔1005上通过叠置加工粘贴7μm厚的干膜抗蚀剂(ニチゴ—モ—トン公司制的NIT-215，未图示)。然后，在干膜抗蚀剂上配置描绘有规定电路图形的薄膜掩膜(未图示)，曝光后，进行显影、蚀刻、剥离处理，通过形成规定的电路图形来获得两面电路基板1008。电路图形由信号用布线1006、焊盘1007等构成。在此，焊盘1007的直径比导电部1004a的直径小，与导电部1004a连接的信号用布线1006的宽度比导电部1004a的直径细。再有，在本实施方式中，所形成的导电部1004a的直径为200μm、焊盘1007的直径为130μm、信号用布线1006的宽度为100μm。
并且，如图11G所示，在两面电路基板1008的内外两个表面上，利用图11A～11D所示的工序配置填充了导电膏1004的电绝缘基体材料1001和金属箔1005，利用热压(200℃、5MPa的真空下进行1小时)对它们进行热压粘接。再有，金属箔1005使用单面经粗化处理后的18μm厚的铜箔，配置成其光泽面位于内侧。
并且，如图11H所示，通过全面蚀刻金属箔1005使导电部1004a露出，将其表面作为部件安装用焊盘1007，来获得电路基板1009。由此，就能够以与导电部1004a的间距、即通孔1003的间距相等的间距(150μm)形成焊盘1007。并且，研磨焊盘1007的表面后，进行无电解Ni-Au的电镀处理(Ni厚度为5μm，Au厚度为0.05μm)。再有，研磨焊盘1007的表面时，采用利用研磨机的平板研磨方式，由此可抑制研磨塌边，能够研磨成平面。
并且，如图11I所示，在设置于LSI 1010上的电极焊盘1011上，另外通过熔融Au线来形成具有台阶部1012a的凸起1012，并将环氧类导电粘接剂1013转印到凸起1012的台阶部1012a。再有，凸起形状是，台座直径为60μm，整个高度为40μm，凸起高度为18μm，凸起直径为25μm。
然后，如图11J所示，将LSI 1010倒装，在电路基板1009上装载LSI 1010，在使导电粘接剂1013固化后，在LSI 1010和电路基板1009之间填充环氧类密封树脂1014。如此，通过使用将最表层的焊盘1007形成为狭窄间距的电路基板1009，就得到了高密度地安装了部件(LSI 1010)的半导体封装1015。再有，在普通的半导体封装中使用的LSI，以具有0.8mm的管脚间距的封装为主流，但在本实施例中，LSI 1010也可以使用具有0.30mm的管脚间距的(288管脚)的CSP(芯片尺寸封装)，来制作半导体封装1015。
接下来，如图11K所示，在母板1016上二次安装半导体封装1015，制造电子设备用基板1020。二次安装是通过钎焊进行，其方法是：首先，将设置有开口部的金属掩膜(未图示)重叠在母板1016上，向金属掩膜上的一端供给将焊料粒子溶解在溶剂中的膏状焊料1017，并通过平板印刷将膏状焊料1017填充到上述开口部，该开口部设置在与形成于母板1016上的二次安装用焊盘1018相对应的位置。接下来，为了不使膏状焊料1017散开，将金属掩膜从母板1016上去除，在膏状焊料1017上配置半导体封装1015。然后，利用回流工序熔融已印刷的膏状焊料1017，由此使包含在膏状焊料1017中的溶剂气化，使膏状焊料1017固化，从而使半导体封装1015粘附在母板1016上。
对如此制作的电子设备用基板1020进行冷热循环试验，评价层间的电连接的可靠性。冷热循环试验是，将电子设备用基板1020在—65℃下放置30分钟后、在150℃下放置30分钟的操作为一个周期，反复进行1000个周期。其结果，在冷热循环试验后，在电子设备用基板1020和部件安装连接部、二次安装连接部中，均未发现电连接的电阻值有大的变化。

Claims (21)

1、一种电路基板，包括：含有1层以上的电绝缘基体材料的电绝缘层；在设置于上述电绝缘基体材料中的通孔内形成的导电部；其特征在于，
在配置于最外层的上述电绝缘基体材料的表面中的至少一个表面上，配置安装用焊盘；
从上述导电部的轴方向看上述安装用焊盘的情况下，上述安装用焊盘配置在上述导电部的外缘的内侧。
2、根据权利要求1所述的电路基板，其特征在于，
在配置于最外层的上述电绝缘基体材料的两个表面上，仅配置安装用焊盘。
3、根据权利要求1所述的电路基板，其特征在于，
上述安装用焊盘的表面被研磨。
4、根据权利要求1所述的电路基板，其特征在于，
上述安装用焊盘的表面被实施电镀处理。
5、一种电路基板，包括：含有2层以上的电绝缘基体材料的电绝缘层；在设置于上述电绝缘基体材料中的通孔内形成的导电部；，其特征在于，
上述电路基板还包括在多个上述电绝缘基体材料之间配置的布线图形和与上述导电部电连接的层间连接用焊盘；
在从上述导电部的轴方向看上述层间连接用焊盘时，上述层间连接用焊盘配置在上述导电部的外缘的内侧。
6、根据权利要求5所述的电路基板，其特征在于，
上述布线图形由比上述导电部的直径更细的布线形成；
同上述层间连接用焊盘连接的上述布线图形的一部分，与上述导电部相接触地配置。
7、根据权利要求6所述的电路基板，其特征在于，
在从上述导电部的轴方向看上述布线图形时，上述布线图形的、在上述导电部上面配置的部分的面积，是上述导电部的径向的截面积的10％以上。
8、根据权利要求6所述的电路基板，其特征在于，
在从上述导电部的轴方向看上述布线图形和上述层间连接用焊盘时，上述布线图形的、在上述导电部上面配置的部分的面积和上述层间连接用焊盘的面积的总和，是上述导电部的径向的截面积的10％以上且未达到100％。
9、一种电路基板制造方法，其特征在于，包括如下步骤：
在电绝缘基体材料中形成通孔；
在上述通孔内填充导电膏；
在上述电绝缘基体材料的表面层叠金属箔或起模片，在其上下部安装施压用夹具后，利用热压进行加热、加压处理，在上述通孔内形成由上述导电膏构成的导电部；
在配置于最外层的上述电绝缘基体材料的表面中的至少一个表面上，仅形成安装用焊盘。
10、根据权利要求9所述的电路基板的制造方法，其特征在于，
在利用上述热压进行加热、加压处理时，在配置于最外层的上述电绝缘基体材料的表面中的至少一个表面上层叠金属箔；
通过全面蚀刻上述金属箔使上述导电部露出，从而形成上述安装用焊盘。
11、根据权利要求9所述的电路基板的制造方法，其特征在于，
在利用上述热压进行加热、加压处理时，在配置于最外层的上述电绝缘基体材料的表面中的至少一个表面上层叠金属箔；
将上述金属箔构图蚀刻成直径与上述通孔相等的或小于上述通孔直径的圆形形状，从而形成上述安装用焊盘。
12、根据权利要求9所述的电路基板的制造方法，其特征在于，
在利用上述热压进行加热、加压处理时，在配置于最外层的上述电绝缘基体材料的表面中的至少一个表面上层叠起模片；
通过剥离上述起模片使上述导电部露出，从而形成上述安装用焊盘。
13、根据权利要求9所述的电路基板的制造方法，其特征在于，上述导电膏包含从银、铜及镍中选择的至少一种以上的金属。
14、根据权利要求9所述的电路基板的制造方法，其特征在于，
上述导电膏包含将从银、铜及镍中选择的至少一种以上的金属作为其组成成分的合金。
15、根据权利要求9所述的电路基板的制造方法，其特征在于，
上述导电膏包含用银涂敷的铜粉末。
16、一种半导体封装，包含权利要求1所述的电路基板和安装在上述电路基板上的部件。
17、根据权利要求16所述的半导体封装，其特征在于，
利用从倒装片式粘合方式、各向异性导电薄膜粘合方式、非导电薄膜粘合方式、各向异性导电膏粘合方式、非导电膏粘合方式、导线键合方式、超声波粘合方式、Au-Au粘合方式及钎焊粘合方式中选择的至少一种方式，安装上述部件。
18、根据权利要求16所述的半导体封装，其特征在于，
上述部件包含利用导线键合方式安装的多个部件。
19、根据权利要求16所述的半导体封装，其特征在于，
上述部件包含利用导线键合方式安装的部件和利用倒装片式粘合方式安装的部件。
20、一种部件内置模块，其特征在于，
包含权利要求1所述的电路基板、安装在上述电路基板上的部件和内置上述部件的电绝缘基体材料。
21、一种电子设备用基板，其特征在于，
包含权利要求16所述的半导体封装。
CNB2004100983095A 2003-12-04 2004-12-03 电路基板及其制造方法、半导体封装及部件内置模块 Expired - Fee Related CN100468706C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003406468A JP2005167094A (ja) 2003-12-04 2003-12-04 回路基板及びその製造方法
JP406468/2003 2003-12-04
JP2004089581A JP4283143B2 (ja) 2004-03-25 2004-03-25 回路基板とその製造方法、半導体パッケージ、部品内蔵モジュール及び電子機器用基板
JP089581/2004 2004-03-25

Publications (2)

Publication Number Publication Date
CN1624906A CN1624906A (zh) 2005-06-08
CN100468706C true CN100468706C (zh) 2009-03-11

Family

ID=34635654

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100983095A Expired - Fee Related CN100468706C (zh) 2003-12-04 2004-12-03 电路基板及其制造方法、半导体封装及部件内置模块

Country Status (2)

Country Link
US (2) US20050124197A1 (zh)
CN (1) CN100468706C (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7488895B2 (en) * 2003-09-29 2009-02-10 Panasonic Corporation Method for manufacturing component built-in module, and component built-in module
JPWO2007069427A1 (ja) * 2005-12-15 2009-05-21 パナソニック株式会社 電子部品内蔵モジュールとその製造方法
CN101841975B (zh) * 2010-05-12 2012-07-04 珠海市荣盈电子科技有限公司 热压法制作高导热性电路板的方法及高导热性电路板
CN101976716A (zh) * 2010-10-21 2011-02-16 光颉科技股份有限公司 基板通孔的导电方法
JP7215327B2 (ja) * 2019-05-24 2023-01-31 株式会社村田製作所 積層型コイル部品
US20220319971A1 (en) * 2019-07-10 2022-10-06 Rockley Photonics Limited Through mold via frame
CN112954902B (zh) * 2021-02-26 2022-09-16 胜华电子（惠阳）有限公司 一种线路板铜浆塞孔方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1541719A (fr) * 1967-07-17 1968-10-11 Csf éléments magnétiques intégrés à structure feuilletée
US5699613A (en) * 1995-09-25 1997-12-23 International Business Machines Corporation Fine dimension stacked vias for a multiple layer circuit board structure
JP3241605B2 (ja) * 1996-09-06 2001-12-25 松下電器産業株式会社 配線基板の製造方法並びに配線基板
DE69725689T2 (de) * 1996-12-26 2004-04-29 Matsushita Electric Industrial Co., Ltd., Kadoma Gedruckte Leiterplatte und elektronische Bauteile
SG86345A1 (en) * 1998-05-14 2002-02-19 Matsushita Electric Ind Co Ltd Circuit board and method of manufacturing the same
SE516743C2 (sv) * 1999-06-29 2002-02-26 Ericsson Telefon Ab L M Microbandledarkrets för förlustreducering
US7059049B2 (en) * 1999-07-02 2006-06-13 International Business Machines Corporation Electronic package with optimized lamination process
JP4444435B2 (ja) * 2000-03-06 2010-03-31 ソニーケミカル＆インフォメーションデバイス株式会社 プリント配線基板及びプリント配線基板の製造方法
JP2001332859A (ja) * 2000-05-22 2001-11-30 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法ならびに電子装置
TWI242398B (en) * 2000-06-14 2005-10-21 Matsushita Electric Ind Co Ltd Printed circuit board and method of manufacturing the same
JP3903701B2 (ja) * 2000-08-17 2007-04-11 松下電器産業株式会社 多層回路基板とその製造方法
JP2003017862A (ja) * 2001-07-02 2003-01-17 Nitto Denko Corp 多層配線基板の製造方法
US6630631B1 (en) * 2002-03-27 2003-10-07 Intel Corporation Apparatus and method for interconnection between a component and a printed circuit board
JP2004079773A (ja) * 2002-08-19 2004-03-11 Taiyo Yuden Co Ltd 多層プリント配線板及びその製造方法
US6828512B2 (en) * 2002-10-08 2004-12-07 Intel Corporation Apparatus and methods for interconnecting components to via-in-pad interconnects
US7377032B2 (en) * 2003-11-21 2008-05-27 Mitsui Mining & Smelting Co., Ltd. Process for producing a printed wiring board for mounting electronic components
US7154047B2 (en) * 2004-02-27 2006-12-26 Texas Instruments Incorporated Via structure of packages for high frequency semiconductor devices
US7612247B2 (en) * 2004-09-29 2009-11-03 Oyaski Michael F Wound alternative treatment system
US7570493B2 (en) * 2006-11-16 2009-08-04 Sony Ericsson Mobile Communications Printed circuit board with embedded circuit component

Also Published As

Publication number Publication date
CN1624906A (zh) 2005-06-08
US20050124197A1 (en) 2005-06-09
US20080185178A1 (en) 2008-08-07

Similar Documents

Publication Publication Date Title
JP3813402B2 (ja) 半導体装置の製造方法
US20150003020A1 (en) Electronic component-embedded printed circuit board having cooling member
US11152293B2 (en) Wiring board having two insulating films and hole penetrating therethrough
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP2014239186A (ja) 配線基板及び配線基板の製造方法
JP2002170921A (ja) 半導体装置およびその製造方法
JP2001044641A (ja) 半導体素子内蔵配線基板およびその製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
US8464423B2 (en) Method of manufacturing a printed circuit board having metal bumps
WO2007069427A1 (ja) 電子部品内蔵モジュールとその製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP4337358B2 (ja) 積層用中間配線部材、配線板及びそれらの製造方法
JP5877673B2 (ja) 配線基板及びその製造方法、半導体パッケージ
US20080185178A1 (en) Circuit board and method for manufacturing the same, semiconductor package, component built-in module and board for electronic equipment
JP6671256B2 (ja) 配線基板及びその製造方法
JP2019016683A (ja) 配線基板及びその製造方法、半導体パッケージ
JP2018195600A (ja) 配線基板、配線基板の製造方法
JP4161605B2 (ja) プリント配線板とその製造方法
JP4283143B2 (ja) 回路基板とその製造方法、半導体パッケージ、部品内蔵モジュール及び電子機器用基板
JP2004319656A (ja) ウエハーレベルｃｓｐの製造方法
TWI420989B (zh) 印刷電路板及其製造方法
JP2005005435A (ja) 実装基板及びその製造方法
JP2004063808A (ja) 半導体装置のパッケージ構造とその製造方法
JP2025057775A (ja) 配線基板及びその製造方法、半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090311

Termination date: 20111203