JP2004063808A - 半導体装置のパッケージ構造とその製造方法 - Google Patents
半導体装置のパッケージ構造とその製造方法 Download PDFInfo
- Publication number
- JP2004063808A JP2004063808A JP2002220470A JP2002220470A JP2004063808A JP 2004063808 A JP2004063808 A JP 2004063808A JP 2002220470 A JP2002220470 A JP 2002220470A JP 2002220470 A JP2002220470 A JP 2002220470A JP 2004063808 A JP2004063808 A JP 2004063808A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- protective layer
- electrode pad
- semiconductor chip
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 104
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000011229 interlayer Substances 0.000 claims abstract description 47
- 239000011241 protective layer Substances 0.000 claims description 53
- 238000000034 method Methods 0.000 claims description 13
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 8
- 230000015572 biosynthetic process Effects 0.000 description 10
- 238000005755 formation reaction Methods 0.000 description 10
- 239000010408 film Substances 0.000 description 8
- 239000010931 gold Substances 0.000 description 6
- 238000001459 lithography Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】配線の断線を低減するとともにパッケージを簡単に製造することのできる半導体装置のパッケージ構造とその製造方法を提供すること。
【解決手段】半導体素子及び電極パッド２を有する半導体チップ１と、一方の面に電気回路を構成する配線５を有してその所定の位置から他方の面に貫通する複数の層間接続体４を有する保護層３からなる半導体装置のパッケージ構造。保護層３は、半導体チップ１に積層されて電極パッド２を覆うとともに、層間接続体４は、その先端が電極パッド２と接続され、且つ配線５は、保護層３の電極パッド２を覆う面とは反対側の面に配設されてなることを特徴とする半導体装置のパッケージ構造。
【選択図】 図１
【解決手段】半導体素子及び電極パッド２を有する半導体チップ１と、一方の面に電気回路を構成する配線５を有してその所定の位置から他方の面に貫通する複数の層間接続体４を有する保護層３からなる半導体装置のパッケージ構造。保護層３は、半導体チップ１に積層されて電極パッド２を覆うとともに、層間接続体４は、その先端が電極パッド２と接続され、且つ配線５は、保護層３の電極パッド２を覆う面とは反対側の面に配設されてなることを特徴とする半導体装置のパッケージ構造。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置のパッケージ構造及びその製造方法に関し、特にウエハレベルＣＳＰと称される半導体装置のパッケージ構造及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置のパッケージプロセスとして複数の半導体装置をウエハレベルで一括してパッケージするウエハレベルチップサイズパッケージ（ＷＬＣＳＰ）技術が提案されている。このようなウエハレベルで形成可能なパッケージとして、例えば、特許第３１３７３２２号（特開平１０−０７９３６２）に提案されているものを図４に示す。
【０００３】
図４において、シリコンからなる半導体基板の表面に半導体素子（図示せず）とそれに電気的に接続された電極パッド１０２が形成されて半導体チップ１０１を構成している。その電極パッド１０２には、半導体チップ１０１上に形成された絶縁層１０３を介して、例えば、アルミニウム（Ａｌ）からなる配線１０４が形成されており、その一方の端部には、電極パッド１０２に接続され、他方の端部には、例えば、ポリイミド等の弾性を有する樹脂に、例えば、Ａｌのようなある程度の弾性を有すると共に電気的抵抗の小さい金属を被覆した略円筒状の層間接続体１０５が形成されている。また、この層間接続体１０５は、半導体チップ１０１上に複数個配設されており、互いの層間接続体１０５の間は、絶縁性を有する保護層１０６が設けられている。そして、層間接続体１０５の上面（図４の上方向）に、例えば、半田ボールからなるバンプ１０７を形成して外部（例えば、回路基板）との接続端子を設けている。
【０００４】
そして、このものは以下のように製造される。
【０００５】
まず、半導体素子を有する半導体チップ１０１の表面に形成した保護膜（図示せず）上に絶縁層１０３を形成し、リソグラフィにより電極パッド１０２上の絶縁層１０３を除去する。次いで、メッキ法により複数の配線１０４及び層間接続体１０５を形成する。次いで、互いの層間接続体１０５の間を、例えば、リソグラフィを用いて保護層１０６を形成する。そして、層間接続体１０５の上面にバンプ１０７を形成し、最後にチップ毎に切断してパッケージが完成される。
【０００６】
このパッケージによれば、バンプ１０７を新たな電極パッドとして半導体チップ１０１上の電極パッド１０２から配線１０４を介して保護層１０６上に再配置することにより、従来のチップレベルＣＳＰと比較してパッケージの大きさを小型化することができる。また、従来のパッケージ方法のように半導体チップ１０１を半導体基板から切り出して個々にパッケージする必要がなく、半導体基板単位でバンプ１０７まで形成した後に個々に切り出しを行えば半導体装置を完成することができるので、その製造工程を簡略化することができるのである。
【０００７】
【発明が解決しようとする課題】
ところで、上述したパッケージによると、配線１０４は半導体チップ１０１の素子形成面側に形成されている。この素子形成面側には、半導体素子を形成するために必要な所定の形状を持った素子間の配線（図示せず）や層間絶縁膜（図示せず）、さらには、保護膜（図示せず）等が形成されており、その結果、膜の厚みが部分的に変化してその表面には少なからず段差が発生している。この段差は、膜を積層するにしたがって大きくなっていき、徐々に段差部分での被覆性（ステップカバレッジ）を悪化させ、この状態で配線１０４を形成すれば、最悪の場合に段差部分での配線１０４の断線や、多層化した際に配線層間のショートを発生させる可能性がある。
【０００８】
また、その製造方法において、配線１０４と層間接続体１０５及び保護層１０６を形成するためにはリソグラフィ工程とエッチング工程が繰り返し必要となる。このリソグラフィ工程は、対象となる材料を対象物の全面に形成してから、例えば、感光性樹脂を塗布し、パターンを転写後に不必要な感光性樹脂を除去するという工程であり、また、エッチング工程は、感光性樹脂を取り除いたことにより、対象となる材料の露出した部位を除去するという工程である。このように、成膜する対象材料が異なれば、実質的に、材料の数と略同等のリソグラフィ工程とエッチング工程を繰り返す必要がある。また、配線１０４と層間接続体１０５及び保護層１０６の形成工程が時系列的であり、一度に異なる成膜を行うことが比較的困難で時間的な制約を生じる可能性がある。
【０００９】
本発明は、上記の点に鑑みてなしたものであり、その目的とするところは、配線の断線を低減するとともにパッケージを簡単に製造することのできる半導体装置のパッケージ構造とその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、請求項１に係る発明の半導体装置のパッケージ構造は、半導体素子及びそれに電気的に接続された電極パッドを有する半導体チップと、一方の面に電気回路を構成する配線を有してその配線の所定の位置から他方の面に貫通する複数の層間接続体を有する保護層からなる半導体装置のパッケージ構造であって、前記保護層は、半導体チップに積層されて電極パッドを覆うとともに、前記層間接続体は、その先端が前記電極パッドと接続され、且つ前記配線は、保護層の電極パッドを覆う面とは反対側の面に配置されてなることを特徴としている。
【００１１】
このようにすると、配線を比較的なめらかな保護層上に形成できるので、半導体チップ上に配線を形成した場合に生じるような凹凸による配線の段差を低減することができ、段差での配線のストレスを抑制して断線を減少できるようになり、信頼性の高い半導体装置を提供することができる。
【００１２】
請求項２に係る発明の半導体装置のパッケージ構造は、請求項２記載の構成において、前記保護層を複数積層することにより前記配線を多層化したものとしている。
【００１３】
このようにすると、比較的電極パッドの多い半導体チップにおいても配線を微細にすることなくパッケージを形成できるので、より信頼性の高い半導体装置を提供することができる。
【００１４】
請求項３に係る発明の半導体装置のパッケージの製造方法は、半導体素子及びそれに電気的に接続された電極パッドを有する半導体チップと、一方の面に電気回路を構成する配線を有してその配線の所定の位置から他方の面に貫通する複数の層間接続体を有する保護層とからなる半導体装置のパッケージ方法であって、前記半導体チップの少なくとも電極パッドが形成された表面に前記保護層を形成する第１工程と、前記層間接続体と前記配線を有するとともにこの配線を剥離可能に設けたシートを、層間接続体の先端が半導体チップの所定の電極パッドと相対するように保護層上に載置して押圧し、配線を保護層上に接着するとともに層間接続体の先端と電極パッドとを接続する第２工程と、前記シートを剥離して配線を保護層上に転写する第３工程と、を有したことを特徴としている。
【００１５】
このようにすると、半導体チップの形成工程とは別にシート上に所定の配線及び層間接続体を予め形成しておくことができるので、配線と層間接続体の形成工程を半導体チップの形成工程とは独立して製造が可能となり、層形成に係る時間的な制約を受けることが比較的少なくなる。また、シートを半導体チップ上の所定の位置に載置して押圧することにより、電極パッドと層間接続体の接続及び配線による電気回路形成が比較的容易に行えるので、リソグラフィ工程とエッチング工程の回数を低減することができ、比較的簡単にパッケージを製造することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づき説明する。
【００１７】
図１は、本実施形態に係る半導体装置のパッケージ構造を示すものであり、（ａ）はその平面図、（ｂ）はＡ−Ａ線に沿って切断したときの断面図である。
【００１８】
この実施形態の半導体装置のパッケージ構造は、半導体素子（図示せず）と電極パッド２が形成された半導体チップ１と、保護層３と、層間接続体４と、配線５とを主要構成要素としている。
【００１９】
半導体チップ１は、例えば、シリコンからなる半導体基板にて形成されている。この半導体チップ１の表面には、例えば、トランジスタ等からなる半導体素子とそれと電気的に接続された電極パッド２とが形成されている。
【００２０】
また、半導体チップ１の電極パッド２が形成された面上には保護層３が設けられている。このものは、後述する配線５を設けるための基体となるとともに半導体チップ１と配線５とを電気的に絶縁するためのものであり、例えば、エポキシ樹脂を半硬化の状態にしたプリプレグから形成されている。また、この保護層３は、熱硬化性を有するフィルムであり、半導体チップ１に積層した状態では弾性を有している。さらに、熱硬化後は収縮する性質を有するため、その厚みは、後述する層間接続体４が硬化後の保護層３を少なくとも貫通できるような厚さに設定されている。この実施形態ではその厚みを１００μｍ程度としている。
【００２１】
配線５は、電極パッド２を保護層３上に再配置するための電路となるものであり、例えば、Ｃｕから形成され、その表面はニッケル（Ｎｉ）−金（Ａｕ）にてメッキが施されている。また、このものは、保護層３の上面（図１（ａ）の上方向）に設けられており、保護層３の上面に埋設された状態で固着されている。さらに、配線５の一方の端部には、例えば、回路基板（図示せず）との接続のための半田バンプ６が形成されており、他方の端部には、配線５と電極パッド２とを電気的に接続する層間接続体４が形成されている。
【００２２】
この層間接続体４は、例えば、Ａｕからなるスタッドバンプにて形成されており、ボール部４１とリード部４２とからなる二段突起形状を有し、保護層３の厚み方向（図１（ａ）の上下方向）を貫通するように設けられている。また、このものは、配線５とＡｕ−Ａｕ接合しており、電極パッド２とは保護層３の熱硬化後の収縮を利用して圧接された状態となっている。また、この実施形態では、層間接続体４の高さを１００μｍ程度としている。
【００２３】
次に、その製造方法について説明する。
【００２４】
この実施形態に係る半導体装置のパッケージの製造方法は、基本的に半導体チップ１の製造工程と配線５の製造工程の２工程に大別される。ただし、半導体チップ１の製造工程は、一般的な製造工程と略同等であるので説明を省略する。
【００２５】
次に、配線５の製造方法は、まず、ステンレスの薄膜からなるシート７に所定のパターンを有するマスクを形成する。そして、マスク側にＣｕメッキを施してＣｕの薄膜を形成後、マスクを除去して、所定の回路を構成する配線５を形成する。このとき、配線５はシート７に対して化学的な接合をしておらず、剥離可能な状態に維持されている（図２（ａ））。
【００２６】
次いで、配線５の表面にＮｉとＡｕのメッキを施し、その一端にＡｕのスタッドバンプからなる層間接続体４のボール部４１を超音波接合により接合する（図２（ｂ））。
【００２７】
続いて、半導体チップ１の少なくとも電極パッド２を形成した表面に保護層３を形成し（第１工程）、シート７を層間接続体４のリード部４２が半導体チップ１の所定の電極パッド２と相対するように保護層３上に載置する（図２（ｃ））。
【００２８】
そして、この状態で半導体チップ１及びシート７を２００℃程度に加熱し、層間接続体４一個辺り１００ｇ程度の圧力が掛かるようにシートを３乃至１０秒程度押圧してリード部４２の先端と電極パッド２とを接続する（第２工程）（図２（ｄ））。
【００２９】
最後に、シート７を剥離して配線５を保護層３上に転写する（第３工程）（図２（ｅ））。
【００３０】
上述した製造方法を半導体基板の単位で実施して、半導体チップ１毎に切断すれば半導体装置のパッケージが完成する。また、図３に示すように、この製造工程を繰り返すことにより配線５を多層化することも可能になる。
【００３１】
以上説明した実施形態の半導体装置のパッケージの製造方法によると、半導体チップ１の電極パッド２が形成された表面に保護層３を形成し、層間接続体４を有する配線５を剥離可能に設けたシート７を保護層３上に載置して押圧し、シート７を剥離して配線５を保護層３上に転写することにより、電極パッド２と層間接続体４の接続及び配線による電気回路形成が比較的容易に行えるので、リソグラフィ工程とエッチング工程の回数を低減することができ、簡単にパッケージを製造することができる。また、半導体チップ１の形成工程とは別にシート７上に所定の配線５及び層間接続体４を予め形成しておくことができるので、配線５と層間接続体４の形成工程を半導体チップの形成工程とは独立して製造が可能となり、配線５形成に係る時間的な制約を受けることが比較的少なくなる。
【００３２】
また、このようにして製造された半導体装置のパッケージ構造は、保護層３が半導体チップ１に積層して電極パッド２を覆うとともに、層間接続体４の先端が電極パッド２と接続され、且つ配線５が保護層３の電極パッド２を覆う面とは反対側の面に配置されることにより、配線５を比較的凹凸の激しい半導体チップ１上より比較的なめらかな保護層３上に形成できるので、凹凸による配線の段差を低減することができ、段差での配線５のストレスを緩和して断線を抑制できるようになり、結果的に信頼性の高い半導体装置を提供することができる。
【００３３】
なお、保護層３は、その材料をエポキシ樹脂に限定するものではなく、例えば、ポリイミド樹脂でも効果を同じくするものである。また、保護層３に導電性を有する微小粒子を混入させたフィルムやペーストを用いてもよい。このようにすることにより、電極パッド２と層間接続体４との接触面で微小粒子を挟み込み、両者の電気的な接触の信頼性をさらに向上させることができる。
【００３４】
【発明の効果】
請求項１に係る発明の半導体装置のパッケージ構造は、保護層が半導体チップに積層されて電極パッドを覆うとともに、層間接続体の先端が電極パッドと接続され、且つ配線は、保護層の電極パッドを覆う面とは反対側の面に配置されることにより、配線を凹凸の激しい半導体チップ上より比較的なめらかな保護層上に形成できるので、凹凸による配線の段差を低減でき、結果、段差部分での配線のストレスを緩和して断線を抑制することができるようになり、信頼性の高い半導体装置を提供することができる。
【００３５】
請求項２に係る発明の半導体装置のパッケージ構造は、請求項２記載の効果に加えて、保護層を複数積層することにより配線を多層化したことにより、比較的電極パッドの多い半導体チップにおいても配線を微細にすることなくパッケージを形成できるので、より信頼性の高い半導体装置を提供することができる。
【００３６】
請求項３に係る発明の半導体装置のパッケージの製造方法は、半導体チップの少なくとも電極パッドが形成された表面に保護層を形成する第１工程と、層間接続体と前記配線を有するとともにこの配線を剥離可能に設けたシートを、層間接続体の先端が半導体チップの所定の電極パッドと相対するように保護層上に載置して押圧し、配線を保護層上に接着するとともに層間接続体の先端と電極パッドとを接続する第２工程と、シートを剥離して配線を保護層上に転写する第３工程とを備えたことにより、半導体チップの形成工程とは別にシート上に所定の配線及び層間接続体を予め形成しておくことができるので、配線と層間接続体の形成工程を半導体チップの形成工程とは独立して製造が可能となり、層形成に係る時間的な制約を受けることが比較的少なくなる。また、シートを半導体チップ上の所定の位置に載置して押圧することにより、電極パッドと層間接続体の接続及び配線による電気回路形成が比較的容易に行えるので、リソグラフィ工程とエッチング工程の回数を低減することができ、簡単にパッケージを製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置のパッケージ構造を示すものであり、（ａ）はその平面図、（ｂ）はＡ−Ａ線に沿って切断したときの断面図である。
【図２】本発明の第１の実施形態に係る半導体装置のパッケージ方法を示す工程断面図である。
【図３】本発明の第２の実施形態に係る半導体装置のパッケージ構造を示す断面図である。
【図４】従来の半導体装置のパッケージ構造を示す断面図である。
【符号の説明】
１ 半導体チップ
２ 電極パッド
３ 保護層
４ 層間接続体
５ 配線
【発明の属する技術分野】
本発明は、半導体装置のパッケージ構造及びその製造方法に関し、特にウエハレベルＣＳＰと称される半導体装置のパッケージ構造及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年、半導体装置のパッケージプロセスとして複数の半導体装置をウエハレベルで一括してパッケージするウエハレベルチップサイズパッケージ（ＷＬＣＳＰ）技術が提案されている。このようなウエハレベルで形成可能なパッケージとして、例えば、特許第３１３７３２２号（特開平１０−０７９３６２）に提案されているものを図４に示す。
【０００３】
図４において、シリコンからなる半導体基板の表面に半導体素子（図示せず）とそれに電気的に接続された電極パッド１０２が形成されて半導体チップ１０１を構成している。その電極パッド１０２には、半導体チップ１０１上に形成された絶縁層１０３を介して、例えば、アルミニウム（Ａｌ）からなる配線１０４が形成されており、その一方の端部には、電極パッド１０２に接続され、他方の端部には、例えば、ポリイミド等の弾性を有する樹脂に、例えば、Ａｌのようなある程度の弾性を有すると共に電気的抵抗の小さい金属を被覆した略円筒状の層間接続体１０５が形成されている。また、この層間接続体１０５は、半導体チップ１０１上に複数個配設されており、互いの層間接続体１０５の間は、絶縁性を有する保護層１０６が設けられている。そして、層間接続体１０５の上面（図４の上方向）に、例えば、半田ボールからなるバンプ１０７を形成して外部（例えば、回路基板）との接続端子を設けている。
【０００４】
そして、このものは以下のように製造される。
【０００５】
まず、半導体素子を有する半導体チップ１０１の表面に形成した保護膜（図示せず）上に絶縁層１０３を形成し、リソグラフィにより電極パッド１０２上の絶縁層１０３を除去する。次いで、メッキ法により複数の配線１０４及び層間接続体１０５を形成する。次いで、互いの層間接続体１０５の間を、例えば、リソグラフィを用いて保護層１０６を形成する。そして、層間接続体１０５の上面にバンプ１０７を形成し、最後にチップ毎に切断してパッケージが完成される。
【０００６】
このパッケージによれば、バンプ１０７を新たな電極パッドとして半導体チップ１０１上の電極パッド１０２から配線１０４を介して保護層１０６上に再配置することにより、従来のチップレベルＣＳＰと比較してパッケージの大きさを小型化することができる。また、従来のパッケージ方法のように半導体チップ１０１を半導体基板から切り出して個々にパッケージする必要がなく、半導体基板単位でバンプ１０７まで形成した後に個々に切り出しを行えば半導体装置を完成することができるので、その製造工程を簡略化することができるのである。
【０００７】
【発明が解決しようとする課題】
ところで、上述したパッケージによると、配線１０４は半導体チップ１０１の素子形成面側に形成されている。この素子形成面側には、半導体素子を形成するために必要な所定の形状を持った素子間の配線（図示せず）や層間絶縁膜（図示せず）、さらには、保護膜（図示せず）等が形成されており、その結果、膜の厚みが部分的に変化してその表面には少なからず段差が発生している。この段差は、膜を積層するにしたがって大きくなっていき、徐々に段差部分での被覆性（ステップカバレッジ）を悪化させ、この状態で配線１０４を形成すれば、最悪の場合に段差部分での配線１０４の断線や、多層化した際に配線層間のショートを発生させる可能性がある。
【０００８】
また、その製造方法において、配線１０４と層間接続体１０５及び保護層１０６を形成するためにはリソグラフィ工程とエッチング工程が繰り返し必要となる。このリソグラフィ工程は、対象となる材料を対象物の全面に形成してから、例えば、感光性樹脂を塗布し、パターンを転写後に不必要な感光性樹脂を除去するという工程であり、また、エッチング工程は、感光性樹脂を取り除いたことにより、対象となる材料の露出した部位を除去するという工程である。このように、成膜する対象材料が異なれば、実質的に、材料の数と略同等のリソグラフィ工程とエッチング工程を繰り返す必要がある。また、配線１０４と層間接続体１０５及び保護層１０６の形成工程が時系列的であり、一度に異なる成膜を行うことが比較的困難で時間的な制約を生じる可能性がある。
【０００９】
本発明は、上記の点に鑑みてなしたものであり、その目的とするところは、配線の断線を低減するとともにパッケージを簡単に製造することのできる半導体装置のパッケージ構造とその製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、請求項１に係る発明の半導体装置のパッケージ構造は、半導体素子及びそれに電気的に接続された電極パッドを有する半導体チップと、一方の面に電気回路を構成する配線を有してその配線の所定の位置から他方の面に貫通する複数の層間接続体を有する保護層からなる半導体装置のパッケージ構造であって、前記保護層は、半導体チップに積層されて電極パッドを覆うとともに、前記層間接続体は、その先端が前記電極パッドと接続され、且つ前記配線は、保護層の電極パッドを覆う面とは反対側の面に配置されてなることを特徴としている。
【００１１】
このようにすると、配線を比較的なめらかな保護層上に形成できるので、半導体チップ上に配線を形成した場合に生じるような凹凸による配線の段差を低減することができ、段差での配線のストレスを抑制して断線を減少できるようになり、信頼性の高い半導体装置を提供することができる。
【００１２】
請求項２に係る発明の半導体装置のパッケージ構造は、請求項２記載の構成において、前記保護層を複数積層することにより前記配線を多層化したものとしている。
【００１３】
このようにすると、比較的電極パッドの多い半導体チップにおいても配線を微細にすることなくパッケージを形成できるので、より信頼性の高い半導体装置を提供することができる。
【００１４】
請求項３に係る発明の半導体装置のパッケージの製造方法は、半導体素子及びそれに電気的に接続された電極パッドを有する半導体チップと、一方の面に電気回路を構成する配線を有してその配線の所定の位置から他方の面に貫通する複数の層間接続体を有する保護層とからなる半導体装置のパッケージ方法であって、前記半導体チップの少なくとも電極パッドが形成された表面に前記保護層を形成する第１工程と、前記層間接続体と前記配線を有するとともにこの配線を剥離可能に設けたシートを、層間接続体の先端が半導体チップの所定の電極パッドと相対するように保護層上に載置して押圧し、配線を保護層上に接着するとともに層間接続体の先端と電極パッドとを接続する第２工程と、前記シートを剥離して配線を保護層上に転写する第３工程と、を有したことを特徴としている。
【００１５】
このようにすると、半導体チップの形成工程とは別にシート上に所定の配線及び層間接続体を予め形成しておくことができるので、配線と層間接続体の形成工程を半導体チップの形成工程とは独立して製造が可能となり、層形成に係る時間的な制約を受けることが比較的少なくなる。また、シートを半導体チップ上の所定の位置に載置して押圧することにより、電極パッドと層間接続体の接続及び配線による電気回路形成が比較的容易に行えるので、リソグラフィ工程とエッチング工程の回数を低減することができ、比較的簡単にパッケージを製造することができる。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づき説明する。
【００１７】
図１は、本実施形態に係る半導体装置のパッケージ構造を示すものであり、（ａ）はその平面図、（ｂ）はＡ−Ａ線に沿って切断したときの断面図である。
【００１８】
この実施形態の半導体装置のパッケージ構造は、半導体素子（図示せず）と電極パッド２が形成された半導体チップ１と、保護層３と、層間接続体４と、配線５とを主要構成要素としている。
【００１９】
半導体チップ１は、例えば、シリコンからなる半導体基板にて形成されている。この半導体チップ１の表面には、例えば、トランジスタ等からなる半導体素子とそれと電気的に接続された電極パッド２とが形成されている。
【００２０】
また、半導体チップ１の電極パッド２が形成された面上には保護層３が設けられている。このものは、後述する配線５を設けるための基体となるとともに半導体チップ１と配線５とを電気的に絶縁するためのものであり、例えば、エポキシ樹脂を半硬化の状態にしたプリプレグから形成されている。また、この保護層３は、熱硬化性を有するフィルムであり、半導体チップ１に積層した状態では弾性を有している。さらに、熱硬化後は収縮する性質を有するため、その厚みは、後述する層間接続体４が硬化後の保護層３を少なくとも貫通できるような厚さに設定されている。この実施形態ではその厚みを１００μｍ程度としている。
【００２１】
配線５は、電極パッド２を保護層３上に再配置するための電路となるものであり、例えば、Ｃｕから形成され、その表面はニッケル（Ｎｉ）−金（Ａｕ）にてメッキが施されている。また、このものは、保護層３の上面（図１（ａ）の上方向）に設けられており、保護層３の上面に埋設された状態で固着されている。さらに、配線５の一方の端部には、例えば、回路基板（図示せず）との接続のための半田バンプ６が形成されており、他方の端部には、配線５と電極パッド２とを電気的に接続する層間接続体４が形成されている。
【００２２】
この層間接続体４は、例えば、Ａｕからなるスタッドバンプにて形成されており、ボール部４１とリード部４２とからなる二段突起形状を有し、保護層３の厚み方向（図１（ａ）の上下方向）を貫通するように設けられている。また、このものは、配線５とＡｕ−Ａｕ接合しており、電極パッド２とは保護層３の熱硬化後の収縮を利用して圧接された状態となっている。また、この実施形態では、層間接続体４の高さを１００μｍ程度としている。
【００２３】
次に、その製造方法について説明する。
【００２４】
この実施形態に係る半導体装置のパッケージの製造方法は、基本的に半導体チップ１の製造工程と配線５の製造工程の２工程に大別される。ただし、半導体チップ１の製造工程は、一般的な製造工程と略同等であるので説明を省略する。
【００２５】
次に、配線５の製造方法は、まず、ステンレスの薄膜からなるシート７に所定のパターンを有するマスクを形成する。そして、マスク側にＣｕメッキを施してＣｕの薄膜を形成後、マスクを除去して、所定の回路を構成する配線５を形成する。このとき、配線５はシート７に対して化学的な接合をしておらず、剥離可能な状態に維持されている（図２（ａ））。
【００２６】
次いで、配線５の表面にＮｉとＡｕのメッキを施し、その一端にＡｕのスタッドバンプからなる層間接続体４のボール部４１を超音波接合により接合する（図２（ｂ））。
【００２７】
続いて、半導体チップ１の少なくとも電極パッド２を形成した表面に保護層３を形成し（第１工程）、シート７を層間接続体４のリード部４２が半導体チップ１の所定の電極パッド２と相対するように保護層３上に載置する（図２（ｃ））。
【００２８】
そして、この状態で半導体チップ１及びシート７を２００℃程度に加熱し、層間接続体４一個辺り１００ｇ程度の圧力が掛かるようにシートを３乃至１０秒程度押圧してリード部４２の先端と電極パッド２とを接続する（第２工程）（図２（ｄ））。
【００２９】
最後に、シート７を剥離して配線５を保護層３上に転写する（第３工程）（図２（ｅ））。
【００３０】
上述した製造方法を半導体基板の単位で実施して、半導体チップ１毎に切断すれば半導体装置のパッケージが完成する。また、図３に示すように、この製造工程を繰り返すことにより配線５を多層化することも可能になる。
【００３１】
以上説明した実施形態の半導体装置のパッケージの製造方法によると、半導体チップ１の電極パッド２が形成された表面に保護層３を形成し、層間接続体４を有する配線５を剥離可能に設けたシート７を保護層３上に載置して押圧し、シート７を剥離して配線５を保護層３上に転写することにより、電極パッド２と層間接続体４の接続及び配線による電気回路形成が比較的容易に行えるので、リソグラフィ工程とエッチング工程の回数を低減することができ、簡単にパッケージを製造することができる。また、半導体チップ１の形成工程とは別にシート７上に所定の配線５及び層間接続体４を予め形成しておくことができるので、配線５と層間接続体４の形成工程を半導体チップの形成工程とは独立して製造が可能となり、配線５形成に係る時間的な制約を受けることが比較的少なくなる。
【００３２】
また、このようにして製造された半導体装置のパッケージ構造は、保護層３が半導体チップ１に積層して電極パッド２を覆うとともに、層間接続体４の先端が電極パッド２と接続され、且つ配線５が保護層３の電極パッド２を覆う面とは反対側の面に配置されることにより、配線５を比較的凹凸の激しい半導体チップ１上より比較的なめらかな保護層３上に形成できるので、凹凸による配線の段差を低減することができ、段差での配線５のストレスを緩和して断線を抑制できるようになり、結果的に信頼性の高い半導体装置を提供することができる。
【００３３】
なお、保護層３は、その材料をエポキシ樹脂に限定するものではなく、例えば、ポリイミド樹脂でも効果を同じくするものである。また、保護層３に導電性を有する微小粒子を混入させたフィルムやペーストを用いてもよい。このようにすることにより、電極パッド２と層間接続体４との接触面で微小粒子を挟み込み、両者の電気的な接触の信頼性をさらに向上させることができる。
【００３４】
【発明の効果】
請求項１に係る発明の半導体装置のパッケージ構造は、保護層が半導体チップに積層されて電極パッドを覆うとともに、層間接続体の先端が電極パッドと接続され、且つ配線は、保護層の電極パッドを覆う面とは反対側の面に配置されることにより、配線を凹凸の激しい半導体チップ上より比較的なめらかな保護層上に形成できるので、凹凸による配線の段差を低減でき、結果、段差部分での配線のストレスを緩和して断線を抑制することができるようになり、信頼性の高い半導体装置を提供することができる。
【００３５】
請求項２に係る発明の半導体装置のパッケージ構造は、請求項２記載の効果に加えて、保護層を複数積層することにより配線を多層化したことにより、比較的電極パッドの多い半導体チップにおいても配線を微細にすることなくパッケージを形成できるので、より信頼性の高い半導体装置を提供することができる。
【００３６】
請求項３に係る発明の半導体装置のパッケージの製造方法は、半導体チップの少なくとも電極パッドが形成された表面に保護層を形成する第１工程と、層間接続体と前記配線を有するとともにこの配線を剥離可能に設けたシートを、層間接続体の先端が半導体チップの所定の電極パッドと相対するように保護層上に載置して押圧し、配線を保護層上に接着するとともに層間接続体の先端と電極パッドとを接続する第２工程と、シートを剥離して配線を保護層上に転写する第３工程とを備えたことにより、半導体チップの形成工程とは別にシート上に所定の配線及び層間接続体を予め形成しておくことができるので、配線と層間接続体の形成工程を半導体チップの形成工程とは独立して製造が可能となり、層形成に係る時間的な制約を受けることが比較的少なくなる。また、シートを半導体チップ上の所定の位置に載置して押圧することにより、電極パッドと層間接続体の接続及び配線による電気回路形成が比較的容易に行えるので、リソグラフィ工程とエッチング工程の回数を低減することができ、簡単にパッケージを製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体装置のパッケージ構造を示すものであり、（ａ）はその平面図、（ｂ）はＡ−Ａ線に沿って切断したときの断面図である。
【図２】本発明の第１の実施形態に係る半導体装置のパッケージ方法を示す工程断面図である。
【図３】本発明の第２の実施形態に係る半導体装置のパッケージ構造を示す断面図である。
【図４】従来の半導体装置のパッケージ構造を示す断面図である。
【符号の説明】
１ 半導体チップ
２ 電極パッド
３ 保護層
４ 層間接続体
５ 配線
Claims (3)
- 半導体素子及びそれに電気的に接続された電極パッドを有する半導体チップと、一方の面に電気回路を構成する配線を有してその配線の所定の位置から他方の面に貫通する複数の層間接続体を有する保護層からなる半導体装置のパッケージ構造であって、
前記保護層は、半導体チップに積層されて電極パッドを覆うとともに、前記層間接続体は、その先端が前記電極パッドと接続され、且つ前記配線は、保護層の電極パッドを覆う面とは反対側の面に配設されてなることを特徴とする半導体装置のパッケージ構造。 - 前記保護層を複数積層することにより前記配線を多層化した請求項１記載の半導体装置のパッケージ構造。
- 半導体素子及びそれに電気的に接続された電極パッドを有する半導体チップと、一方の面に電気回路を構成する配線を有し、その配線の所定の位置から他方の面に貫通する複数の層間接続体を有する保護層とからなる半導体装置のパッケージの製造方法であって、
前記半導体チップの少なくとも電極パッドが形成された表面に前記保護層を形成する第１工程と、
前記層間接続体と前記配線を有するとともにこの配線を剥離可能に設けたシートを、層間接続体の先端が半導体チップの所定の電極パッドと相対するように保護層上に載置して押圧し、配線を保護層上に接着するとともに層間接続体の先端と電極パッドとを接続する第２工程と、
前記シートを剥離して配線を保護層上に転写する第３工程と、を有することを特徴とする半導体装置のパッケージ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002220470A JP2004063808A (ja) | 2002-07-29 | 2002-07-29 | 半導体装置のパッケージ構造とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002220470A JP2004063808A (ja) | 2002-07-29 | 2002-07-29 | 半導体装置のパッケージ構造とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004063808A true JP2004063808A (ja) | 2004-02-26 |
Family
ID=31941048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002220470A Pending JP2004063808A (ja) | 2002-07-29 | 2002-07-29 | 半導体装置のパッケージ構造とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004063808A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009041044A1 (ja) * | 2007-09-26 | 2009-04-02 | Sanyo Electric Co., Ltd. | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
| JP2010177296A (ja) * | 2009-01-27 | 2010-08-12 | Panasonic Electric Works Co Ltd | 半導体装置及び半導体装置実装基板 |
| JP2013026625A (ja) * | 2011-07-18 | 2013-02-04 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
-
2002
- 2002-07-29 JP JP2002220470A patent/JP2004063808A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009041044A1 (ja) * | 2007-09-26 | 2009-04-02 | Sanyo Electric Co., Ltd. | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
| JP2009081310A (ja) * | 2007-09-26 | 2009-04-16 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
| US8362611B2 (en) | 2007-09-26 | 2013-01-29 | Sanyo Electric Co., Ltd. | Semiconductor module, method for manufacturing semiconductor module, and portable device |
| JP2010177296A (ja) * | 2009-01-27 | 2010-08-12 | Panasonic Electric Works Co Ltd | 半導体装置及び半導体装置実装基板 |
| JP2013026625A (ja) * | 2011-07-18 | 2013-02-04 | Samsung Electronics Co Ltd | 半導体パッケージ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3813402B2 (ja) | 半導体装置の製造方法 | |
| KR100621438B1 (ko) | 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법 | |
| TWI248654B (en) | Semiconductor package and method for manufacturing the same | |
| JP4361826B2 (ja) | 半導体装置 | |
| TWI374535B (en) | Electronic parts packaging structure and method of manufacturing the same | |
| TWI355696B (ja) | ||
| JP2005327984A (ja) | 電子部品及び電子部品実装構造の製造方法 | |
| KR20010070217A (ko) | 반도체 장치 및 그 제조 방법 | |
| TW200303609A (en) | Semiconductor device and manufacturing method thereof | |
| JP2004247706A (ja) | 電子部品実装構造及びその製造方法 | |
| JP5942823B2 (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
| JP2005175019A (ja) | 半導体装置及び積層型半導体装置 | |
| TW200421960A (en) | Semiconductor device, and the manufacturing method of the same | |
| JP5406572B2 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
| JP2002170921A (ja) | 半導体装置およびその製造方法 | |
| TW200913216A (en) | Semiconductor device and manufacturing method thereof | |
| EP1906446A2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2004119728A (ja) | 回路装置の製造方法 | |
| JP2004119726A (ja) | 回路装置の製造方法 | |
| JP4950743B2 (ja) | 積層配線基板及びその製造方法 | |
| JP3757172B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004119727A (ja) | 回路装置の製造方法 | |
| JP5734624B2 (ja) | 半導体パッケージの製造方法 | |
| US7964493B2 (en) | Method of manufacturing semiconductor device | |
| JP2004119729A (ja) | 回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050216 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Effective date: 20060927 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20080401 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080729 |