[go: up one dir, main page]

KR102074124B1 - 반도체 집적 회로 장치 - Google Patents

반도체 집적 회로 장치 Download PDF

Info

Publication number
KR102074124B1
KR102074124B1 KR1020130115441A KR20130115441A KR102074124B1 KR 102074124 B1 KR102074124 B1 KR 102074124B1 KR 1020130115441 A KR1020130115441 A KR 1020130115441A KR 20130115441 A KR20130115441 A KR 20130115441A KR 102074124 B1 KR102074124 B1 KR 102074124B1
Authority
KR
South Korea
Prior art keywords
region
type
terminal
source
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020130115441A
Other languages
English (en)
Other versions
KR20140041374A (ko
Inventor
히로후미 하라다
마사유키 하시타니
Original Assignee
에이블릭 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이블릭 가부시키가이샤 filed Critical 에이블릭 가부시키가이샤
Publication of KR20140041374A publication Critical patent/KR20140041374A/ko
Application granted granted Critical
Publication of KR102074124B1 publication Critical patent/KR102074124B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/84—Combinations of enhancement-mode IGFETs and depletion-mode IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

과제
출력 전압 안정성이 우수한 정전압 회로를 제공한다.
해결 수단
인핸스형 NMOS 와 디프레션형 NMOS 를 직렬로 접속하여 구성하는 정전압 회로에 있어서, 디프레션형 NMOS 의 백 바이어스 효과를 높이기 위해, 디프레션형 NMOS 를 탑재하는 P 형 웰 영역만 불순물 농도를 짙게 한다.

Description

반도체 집적 회로 장치{SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE}
본 발명은, 높은 출력 전압 정밀도가 요구되는 아날로그 반도체 집적 회로 장치에 관한 것이다.
반도체 집적 회로에 있어서, 전원 전압에 상관없이 일정한 전압을 출력하는 정전압 회로는, 도 2(1) 및 도 2(2) 에 나타내는 바와 같이 인핸스형과 디프레션형의 2 개의 N 채널 전계 효과형 MOS 트랜지스터 (이하, NMOS 라고 한다) 를 직렬 접속하여 구성하는 방식이 간편하고 저비용으로 실현할 수 있기 때문에 널리 채용되고 있다.
도 2(1) 에 있어서, 인핸스형의 NMOS (101) 는, 소스 단자 및 P 형 웰 영역 (이하 Pwell 이라고 한다) 에 접속하는 보디 단자를 정전압 회로에 있어서의 최저 전위인 접지 단자에 접속하고, 게이트 단자 및 드레인 단자는 디프레션형 NMOS (102) 의 소스 단자에 접속하고 있다.
또, 디프레션형 NMOS (102) 의 드레인 단자는, 정전압 회로의 최고 전위가 되는 전원 전압 단자에 접속하고, 게이트 단자는 NMOS (102) 의 소스 단자에 접속하고 있다.
이와 같은 접속을 실시하면, 먼저 NMOS (101) 에 대해서는 게이트 단자와 드레인 단자의 전위가 공통되기 때문에 포화 동작이 되고, NMOS (102) 에 대해서도 어느 크기 이상의 전압이 드레인 단자에 인가되면 포화 동작이 되기 때문에, 각각의 NMOS 의 전류가 일치하는 점에서, 하기에 나타내는 바와 같이, 각각의 포화 전류가 균형을 이루고 있는 상태를 나타내는 간단한 관계식이 얻어진다.
Kne(Vg1-Vtne)2=Knd(Vg2-Vtnd)2 … (a) 식
여기서, Kne, Vg1, Vtne 는 각각 NMOS (101) 의 상호 컨덕턴스, 게이트 전위, 임계값 전압이고, Knd, Vg2, Vtnd 는 각각 NMOS (102) 의 상호 컨덕턴스, 게이트 전위, 임계값 전압이다.
이 관계로부터 정전압 회로의 출력값 (Vout) 은 하기와 같이 된다.
Vout=(Knd/Kne)1/2ㆍ｜Vtnd｜＋Vtne … (b) 식
이상과 같이 Vout 은 각각의 NMOS 의 소자 특성으로 조정하는 것이 가능하지만, 도 2 에서는 NMOS (102) 의 보디 단자는 소스 단자보다 전위가 낮게 되어 있기 때문에, 상기 Vtnd, Knd 는 Vout 만큼의 전압의 백 바이어스 효과가 가해진 상태에서의 임계값 전압, 상호 컨덕턴스이다. 이 백 바이어스 효과에 의한 특성 변화를 피하고자 하는 경우에는, 보디 단자를 소스 단자에 접속하게 된다. 그 경우에는 NMOS (101, 102) 를 탑재하는 각각의 Pwell 영역의 전위가 바뀌도록 반도체 기판으로서 N 형 기판 상을 선택하고, 각각 PN 접합 분리된 Pwell 영역을 형성하고, 각각의 Pwell 영역 상에 NMOS (101 와 102) 를 형성해야 한다. 이와 같은 예를 제외하면, 도 2 의 회로 구성은 반도체 기판의 극성에 관계없이 범용성이 높은 것이라고 할 수 있다.
다음으로, 도 4 에 기초하여 상기 종래의 반도체 집적 회로 장치의 제조 방법의 개략을 설명한다. 설명하는 부분의 명칭은 도 2 와 동일하게 한다.
먼저, P 형 혹은 N 형의 반도체 기판을 준비하고, 원하는 NMOS 형성 예정 영역에 붕소 (B) 혹은 BF2 의 P 형 불순물을 이온 주입법으로 주입 후, 열 확산을 실시하여 Pwell 영역을 형성한다 (a). 이 Pwell 영역의 불순물 농도는 1×1016 ㎝-3 내지 1×1017 ㎝-3 사이의 값이며 수 ㎛ 의 깊이가 되도록 불순물 주입량 및 열 확산의 조건을 선택한다.
다음으로, 소자끼리를 전기적으로 분리시키기 위해 LOCOS 법 등을 이용하여 소자 분리 영역을 형성한다 (b).
다음으로, 인핸스형 NMOS 의 임계값 전압을 원하는 값이 되도록 조정하기 위해, 붕소 (B) 혹은 BF2 의 P 형 불순물을 인핸스형 NMOS 형성 예정 영역에 이온 주입법으로 주입한다 (c).
다음으로, 디프레션형 NMOS 의 임계값 전압을 원하는 값이 되도록 조정하기 위해 인 (P) 혹은 비소 (As) 의 N 형 불순물을 디프레션형 NMOS 형성 예정 영역에 이온 주입법으로 주입한다 (d).
다음으로, 열 산화법에 의해 인핸스형 NMOS 및 디프레션형 NMOS 의 게이트 산화막을 형성한다 (e).
다음으로, 인핸스형 NMOS 및 디프레션형 NMOS 의 게이트 전극을 형성하기 위해, PolySi 막의 퇴적 및 1×1019 ㎝-3 이상이 되도록 고농도의 불순물 주입을 이온 주입법 혹은 열 확산법으로 실시하여 패터닝을 실시한다 (f).
다음으로, 인핸스형 NMOS 및 디프레션형 NMOS 의 소스/드레인 영역, 및 채널 아래의 Pwell 영역 (보디 영역이라고 한다) 의 전위를 부여하기 위한 영역을 형성하기 위해, 불순물 주입을 이온 주입법으로 실시한다. 이 때, 소스/드레인 형성을 위한 N 형 고농도 불순물은 1×1019 ㎝-3 이상이 되는 농도로 하고, 게이트 전극단(端)으로부터 소정의 거리만큼 이간시켜 배치한다. 한편, 이 소스/드레인의 N 형 고농도 불순물 영역에서부터 게이트 전극단까지는 5×1016 ㎝-3 내지 5×1017 ㎝-3 이 되는 N 형 저농도 불순물 영역을 형성한다. 이 N 형 저농도 불순물 영역은 고전압을 인가했을 경우의 전계 완화의 역할을 한다 (g).
다음으로, 전체에 산화막으로 이루어지는 절연막을 퇴적시키고, 소정 위치에 콘택트 홀을 형성한 후에, 각각의 NMOS 소자의 게이트ㆍ소스ㆍ드레인ㆍ보디의 전위를 부여하기 위해 금속 배선의 형성을 금속막의 스퍼터링 및 패터닝에 의해 실시한다 (h).
또, 종래 기술의 다른 정전압 회로예에 대하여 도 3(1), 도 3(2) 를 기초로 설명한다. 도 3(1) 및 도 3(2) 에서는, 도 2(1) 및 도 2(2) 와 동일한 NMOS 소자를 사용하고, 배선 방법만을 바꾼 것이다. 즉, 디프레션형 NMOS (102) 의 게이트 단자를 정전압 회로에 있어서의 최저 전위인 접지 단자에 접속하는 변경을 실시하고 있다. 이것은, 디프레션형 NMOS (102) 의 게이트 전압을 Vout 만큼 마이너스측으로 시프트시키기 때문에, 출력 전압과 소비 전류를 크게 저하시킬 수 있다. 상기와 같은 정전압 회로의 방식에 대해서는, 예를 들어 특허문헌 1 에 개시되어 있다.
일본 공개특허공보 2008-293409호
상기와 같은 저전압 회로를 포함하는 반도체 집적 회로 장치를 수지 패키지 중에 봉지하기 위한 종래의 실장을 실시하면 이하와 같은 과제가 있었다.
예를 들어, 인핸스형 NMOS 나 디프레션형 NMOS 의 임계값 전압이나 상호 컨덕턴스가 양산에 있어서 불균일한 경우, 정전압 회로의 출력 전압이 불균일해져 버린다. 또, 온도 등의 환경 변동에 의해서도 그 출력 전압이 변동되어 버린다. 그 때문에, 정전압 회로의 출력 전압의 변동을 작게 할 수 있는 NMOS 소자 구조 혹은 반도체 집적 회로 방식을 실현하는 방법이 요망되고 있었다.
이와 같은 과제를 해결하기 위해, P 형 웰 영역 상에 형성하고, 게이트 산화막과, 게이트 전극과, N 형 저농도 영역 및 N 형 고농도 영역으로 이루어지는 소스 및 드레인 영역을 갖고, 임계값 전압이 정 (正) 의 값을 갖는 인핸스형의 제 1 N 채널형 MOS 트랜지스터와, P 형 웰 영역 상에 형성하고, 게이트 산화막과, 게이트 전극과, N 형 저농도 영역 및 N 형 고농도 영역으로 이루어지는 소스 및 드레인 영역과 N 형의 채널 불순물 영역을 갖고, 임계값 전압이 부 (負) 의 값을 갖는 디프레션형의 제 2 N 채널형 MOS 트랜지스터로 이루어지고, 제 1 NMOS 의, 게이트 전극에 접속하는 게이트 단자 및 드레인 영역에 접속하는 드레인 단자를 제 2 NMOS 의 소스 영역에 접속하는 소스 단자 및 게이트 단자에 접속하고, 제 1 NMOS 의 소스 단자 및 P 형 웰 영역에 접속하는 보디 단자를 회로 상의 최저 전위인 접지 전위로 하고, 제 2 NMOS 의 드레인 단자를 회로 상의 최대 전위인 전원 전압으로 하고, 보디 단자를 접지 전위로 하고, 제 2 NMOS 를 탑재하는 P 형 웰 영역의 불순물 농도가 제 1 NMOS 를 탑재하는 P 형 웰 영역의 불순물 농도보다 짙은 반도체 집적 회로 장치로 하였다.
또는 P 형 웰 영역 상에 형성하고, 게이트 산화막과, 게이트 전극과, N 형 저농도 영역 및 N 형 고농도 영역으로 이루어지는 소스 및 드레인 영역을 갖고, 임계값 전압이 정의 값을 갖는 인핸스형의 제 1 N 채널형 MOS 트랜지스터와, P 형 웰 영역 상에 형성하고, 게이트 산화막과, 게이트 전극과, N 형 저농도 영역 및 N 형 고농도 영역으로 이루어지는 소스 및 드레인 영역과 N 형의 채널 불순물 영역을 갖고, 임계값 전압이 부의 값을 갖는 디프레션형의 제 2 N 채널형 MOS 트랜지스터로 이루어지고, 제 1 NMOS 의, 게이트 전극에 접속하는 게이트 단자 및 드레인 영역에 접속하는 드레인 단자를 제 2 NMOS 의 소스 영역에 접속하는 소스 단자에 접속하고, 제 1 NMOS 의 소스 단자 및 P 형 웰 영역에 접속하는 보디 단자를 회로 상의 최저 전위인 접지 전위로 하고, 제 2 NMOS 의 드레인 단자를 회로 상의 최대 전위인 전원 전압으로 하고, 게이트 단자 및 보디 단자를 접지 전위로 하고, 제 2 NMOS 를 탑재하는 P 형 웰 영역의 불순물 농도가 제 1 NMOS 를 탑재하는 P 형 웰 영역의 불순물 농도보다 짙은 반도체 집적 회로 장치로 하였다.
또한 제 1 NMOS 를 탑재하는 P 형 웰 영역의 농도가 1×1017 ㎝-3 보다 옅고, 제 2 NMOS 를 탑재하는 P 형 웰 영역의 농도가 1×1017 ㎝-3 보다 짙은 반도체 집적 회로 장치로 하였다.
또는 제 1 및 제 2 NMOS 의 P 형 웰 영역의 농도는 동일하면서, 제 2 NMOS 의 N 형의 채널 불순물 영역 아래에, 부분적으로 P 형 웰 영역보다 짙은 P 형 불순물층을 갖는 반도체 집적 회로 장치로 하였다.
또한, 제 1 NMOS 를 탑재하는 P 형 웰 영역의 농도가 1×1017 ㎝-3 보다 옅고, 제 2 NMOS 의 N 형의 채널 불순물 영역 아래의, 부분적으로 P 형 웰 영역보다 짙은 P 형 불순물층의 농도가 1×1017 ㎝-3 보다 짙은 반도체 집적 회로 장치로 하였다.
또는 제 2 NMOS 의 소스/드레인 영역이 게이트 전극에 근접한 N 형 저농도 영역과, N 형 저농도 영역에 접하여 콘택트 홀 아래에 형성하는 N 형 고농도 영역으로 이루어지고, 소스 영역 내의 N 형 저농도 영역에 있어서의 게이트 전극단에서부터 N 형 고농도 영역까지의 길이가, 드레인 영역 내의 N 형 저농도 영역에 있어서의 게이트 전극단에서부터 N 형 고농도 영역까지의 길이보다 긴 반도체 집적 회로 장치로 하였다.
본 발명에 의하면, 정전압 회로의 출력 전압의 변동을 억제할 수 있어, 고정밀도의 아날로그 반도체 집적 회로 장치를 제공하는 것이 가능해진다.
도 1 은 본 발명의 제 1 실시예의 반도체 집적 회로 장치를 포함하는 모식 단면도이다.
도 2(1) 은 종래의 반도체 집적 회로 장치를 포함하는 모식 단면도이고, 도 2(2) 는 종래의 반도체 집적 회로 장치의 회로 결선도이다.
도 3(1) 은 종래의 다른 반도체 집적 회로 장치를 포함하는 모식 단면도이고, 도 3(2) 는 종래의 다른 반도체 집적 회로 장치의 회로 결선도이다.
도 4 는 종래의 반도체 집적 회로 장치를 제조하기 위한 공정 플로우도이다.
도 5 는 본 발명의 제 1 실시예의 반도체 집적 회로 장치를 제조하기 위한 공정 플로우도이다.
도 6 은 디프레션형 NMOS 트랜지스터의 게이트 전압-드레인 전류 관계도이다.
도 7 은 본 발명의 제 1 실시예의 다른 반도체 집적 회로 장치를 포함하는 모식 단면도이다.
도 8 은 본 발명의 제 2 실시예의 반도체 집적 회로 장치를 포함하는 모식 단면도이다.
도 9 는 본 발명의 제 2 실시예의 다른 반도체 집적 회로 장치를 포함하는 모식 단면도이다.
도 10 은 본 발명의 제 2 실시예의 반도체 집적 회로 장치를 제조하기 위한 공정 플로우도이다.
도 11 은 본 발명의 제 3 실시예의 반도체 집적 회로 장치를 포함하는 모식 단면도이다.
도 12 는 본 발명의 제 3 실시예의 다른 반도체 집적 회로 장치를 포함하는 모식 단면도이다.
이하에 본 발명의 실시형태를 도면에 기초하여 설명한다. 도 1 은, 본 발명의 제 1 실시예인 반도체 집적 회로 장치의 단면도로, 정전압 회로에 있어서 디프레션형 NMOS 에 가해지는 백 바이어스를 유효하게 활용한 예이다.
도 1 은 종래예인 도 2 에 본 발명의 특징을 부가한 정전압 회로의 단면도로 되어 있다. 그 차이는, 인핸스형 NMOS (101) 와 디프레션형 NMOS (102) 를 탑재하는 Pwell 영역을 따로따로 형성하고, 각각의 Pwell 영역의 불순물 농도를 바꾸고 있는 것이다. 즉, 인핸스형 NMOS (101) 를 탑재하는 Pwell 영역 (5) 의 농도는 1×1015 ㎝-3 이상 1×1017 ㎝-3 미만의 일반적인 농도로 하고, 디프레션형 NMOS (102) 를 탑재하는 Pwell 영역 (6) 의 농도는 특별히 이 부분만 1×1017 ㎝-3 이상의 농도로 한다.
이와 같이 함으로써, 원래 디프레션형 NMOS 에 대해 보디 단자에 인가되고 있는 백 바이어스 효과를 강화시키는 효과를 발휘하게 하고 있다.
NMOS 에 있어서 보디 단자에 부의 백 바이어스를 인가했을 경우, 채널에 있어서의 불순물 프로파일에 따라 다르기도 하지만, 임계값 전압이 높아지는 방향으로, 또한 상호 컨덕턴스 (도 6 의 전압-전류 특성에 있어서의 기울기에 상당) 가 낮아지는 방향으로 시프트한다.
이 효과는 Pwell 농도가 짙을수록 현저하다. 그 이유는 백 바이어스를 인가했을 때에 발생하는 게이트 아래의 공핍층 내 전하와 균형을 이루기 위해 필요로 하는 게이트 전압만큼 임계값 전압이 상승하는데, Pwell 농도를 증가시킴으로써 공핍층 전하 밀도가 상승하기 때문에, 임계값 전압의 상승이 보다 커지기 때문이다. 또, 그 때 채널을 흐르는 평면 방향의 전류에 대해 수직 방향으로 전계가 강해지기 때문에, 캐리어의 이동도가 저하되어 상호 컨덕턴스는 감소한다.
이와 같은 효과를 도 1 의 반도체 집적 회로 장치에 대해서 생각하면, 예를 들어 (b) 식에 있어서 Vtne 가 어떠한 원인으로 변화했을 경우, 종래예에서는 그 변화분에 상당하는 출력 전압의 변화가 발생한다. 단, 백 바이어스 효과에 의해 하기와 같은 Vout 값의 변화를 억제하는 피드백이 크게 작용하여 변동폭이 억제되지만, 본 예에서는 디프레션형 NMOS 를 탑재하고 있는 Pwell 농도를 짙게 하고 있기 때문에 보다 현저하게 하기 효과가 발휘된다. 이것은 Kne, Vtnd, Knd 의 변화에 대해서도 동일한 효과가 작용한다.
Vtne 증가 (감소)
→Vout 값 증가 (감소)
→백 바이어스 효과에 의한 Vtnd 증가 (감소)/Knd 감소 (증가)
→Vout 값 감소 (증가)
또, 이들의 소자 특성이 온도 등의 외부 요인으로 변화했을 경우에도 동일한 효과가 있어, 출력 전압의 변동에 대해 매우 안정적인 정전압 회로로 할 수 있다.
다음으로, 도 5 에 기초하여 본 실시예의 반도체 집적 회로 장치의 제조 방법의 개략을 설명한다. 설명하는 부분의 번호는 도 1 과 동일하게 한다.
먼저, P 형 혹은 N 형의 반도체 기판 (1) 을 준비하고, 원하는 NMOS 형성 예정 영역에 붕소 (B) 혹은 BF2 의 P 형 불순물을 이온 주입법으로 주입 후, 열 확산을 실시하여 상이한 농도를 갖는 Pwell 영역 (5, 6) 을 형성한다 (단계 a, b). Pwell 영역 (5) 의 불순물 농도는 1×1016 ㎝-3 이상 1×1017 ㎝-3 미만의 값, Pwell 영역 (6) 의 불순물 농도는 1×1017 ㎝-3 이상의 값이며 모두 수 ㎛ 의 깊이가 되도록 불순물 주입량 및 열 확산의 조건을 선택한다.
다음으로, 소자끼리를 전기적으로 분리시키기 위해 LOCOS 법 등을 이용하여 소자 분리 영역을 형성한다 (단계 c).
다음으로, 인핸스형 NMOS 의 임계값 전압을 원하는 값이 되도록 조정하기 위해 붕소 (B) 혹은 BF2 의 P 형 불순물을 인핸스형 NMOS 형성 예정 영역에 이온 주입법으로 주입한다 (단계 d).
다음으로, 디프레션형 NMOS 의 임계값 전압을 원하는 값이 되도록 조정하기 위해, 인 (P) 혹은 비소 (As) 의 N 형 불순물을 디프레션형 NMOS 형성 예정 영역에 이온 주입법으로 주입하여 N 형 채널 불순물 영역 (10) 을 형성한다 (단계 e).
다음으로, 열 산화법에 의해 인핸스형 NMOS 및 디프레션형 NMOS 의 게이트 산화막 (9) 을 형성한다 (단계 f).
다음으로, 인핸스형 NMOS 및 디프레션형 NMOS 의 게이트 전극 (8) 을 형성하기 위해, PolySi 막의 퇴적 및 1×1019 ㎝-3 이상이 되도록 고농도의 불순물 주입을 이온 주입법 혹은 열 확산법으로 실시하여 패터닝을 실시한다 (단계 g).
다음으로, 인핸스형 NMOS 및 디프레션형 NMOS 의 소스/드레인 영역 (7), 및 채널 아래의 Pwell 영역 (보디 영역이라고 한다) 의 전위를 부여하기 위한 영역을 형성하기 위해, 불순물 주입을 이온 주입법으로 실시한다. 이 때, 소스/드레인 형성을 위한 고농도 N 형 불순물은, 게이트 전극단으로부터 소정의 거리만큼 이간시켜 1×1019 ㎝-3 이상이 되는 농도로 형성한다. 한편, 이 고농도 소스 불순물 영역에서부터 게이트 전극단까지는 5×1016 ㎝-3 내지 5×1017 ㎝-3 이 되는 N 형 저농도 불순물 영역을 형성한다. 이 N 형 저농도 불순물 영역은 고전압을 인가했을 경우의 전계 완화의 역할을 한다 (단계 h).
다음으로, 전체에 산화막으로 이루어지는 절연막을 퇴적시키고, 소정 위치에 콘택트 홀을 형성한 후에, 각각의 NMOS 소자의 게이트ㆍ소스ㆍ드레인ㆍ보디의 전위를 부여하기 위해 금속 배선 (2 ∼ 4) 의 형성을 금속막의 스퍼터링 및 패터닝에 의해 실시한다 (단계 i).
도 7 은, 도 1 에 있어서의 디프레션형 NMOS (102) 의 게이트 단자를 VSS 단자 (104) 에 접속한 것으로, 도 3 의 종래예의 반도체 집적 회로 장치에 대응하고 있다. 도 7 에서는, 디프레션형 NMOS 의 게이트 전위가 출력 전압의 증감에 연동하기 때문에, 출력 전압 변동을 억제하는 피드백이 가해진다. 그에 더하여, 도 1 의 설명에서 서술한 백 바이어스 효과에 의한 피드백이 작용하여, 보다 안정성이 높은 출력 전위를 실현할 수 있다.
도 8 은 도 1 에서 서술한 바와 같은 백 바이어스 효과를 실현하기 위한 제 2 실시예이다. 도 8 에서는, 종래예와 같이 인핸스형 NMOS (101) 및 디프레션형 NMOS (102) 의 Pwell 영역 (5) 을 공통화하면서, 디프레션형 NMOS (102) 의 N 형 채널 불순물 영역 (10) 바로 아래에 Pwell 영역보다 불순물 농도가 짙은 P 형 채널 불순물 영역 (11) 을 국소적으로 형성하고 있다. 이와 같은 구성으로 함으로써, 도 1 과 마찬가지로 디프레션형 NMOS (102) 에 대해 충분한 백 바이어스 효과를 얻을 수 있어, 정전압 회로의 출력 전압 안정성을 향상시킬 수 있다.
도 9 는, 도 8 에 있어서의 디프레션형 NMOS (102) 의 게이트 단자를 VSS 단자 (104) 에 접속한 것으로, 디프레션형 NMOS 의 게이트 전위에 의한 피드백에 더하여, 본 발명의 백 바이어스 효과에 의한 피드백이 작용하여, 보다 안정성이 높은 출력 전위를 실현할 수 있다.
도 10 에 제 2 실시예의 반도체 제조 공정의 개략을 나타낸다. 본 실시예에서는 종래예의 도 4 에 대해 임계값 전압 조정용의 디프레션형 NMOS (102) 의 N 형 불순물 주입 공정 후에 디프레션형 NMOS 용 붕소 (B) 혹은 BF2 등의 P 형 불순물의 주입 공정 (e) 을 추가하고 있다. 이 때, 이 P 형 불순물 영역의 형성은 이온 주입법을 이용하고, 그 에너지는 앞의 N 형 채널 불순물 영역 바로 아래에 농도 최대값이 형성되는 주입 깊이가 되는 값을 선택한다.
이 공정은, 앞의 N 형 불순물 주입시와 동일한 마스크 공정으로 연속해서 실시함으로써, 마스크 공정의 증가를 억제할 수 있다. 따라서, 제 1 실시예와 같이 디프레션형 NMOS 전용의 Pwell 영역 형성용 마스크를 준비할 필요가 없어, 제 1 실시예에 비해 제조 공정을 단축시킴에 따른 저비용화를 실현할 수 있다는 이점이 있다.
도 11 은 도 1 에서 서술한 바와 같은 백 바이어스 효과를 다른 수법에 의해 얻기 위한 제 3 실시예이다. 도면에서는 디프레션형 NMOS (102) 의 N 형 저농도 소스/드레인 영역 (7) 중 소스측을 드레인측과 비교하여 길게 신장시키고 있다.
일반적으로, 이 저농도 소스/드레인 영역은 특성 열화가 일어나지 않는 범위에서 짧게 하는 편이 바람직하다. 이유는 점유 면적을 축소하여 저비용화에 이바지한다는 점을 들 수 있다. 그러나, 본 발명에서는 백 바이어스 효과를 높인다는 관점에서 디프레션형 NMOS (102) 의 소스측의 N 형 저농도 영역만 길이를 수 ㎛ 내지 수 10 ㎛ 의 레벨로 신장시키고, 다른 N 형 저농도 영역은 통상적으로 수 ㎛ 이하의 레벨로 가능한 한 짧게 한다. 이 N 형 저농도 영역은 수 ㏀/□ 내지 수 10 ㏀/□ 의 표면 저항률을 갖기 때문에, 디프레션형 NMOS 를 동작시키면 이 N 형 저농도 영역에도 트랜지스터의 구동 전류가 흘러, 수 100 ㎷ 내지 수 V 의 전압 강하가 생긴다. 이 전압 강하에 의해 디프레션형 NMOS 의 채널 영역에 있어서의 소스 단자와 보디 단자에 전압 강하만큼의 전압 차이가 발생하여, 이것이 디프레션형 NMOS 에 있어서의 백 바이어스가 된다.
이 실시예에 있어서는, 소요 면적이 증가하기는 하지만 특수한 반도체 제조 공정의 증가는 없기 때문에, 여러 가지 반도체 프로세스에 적용할 수 있는 범용성이 높은 방법이라고 할 수 있다.
도 12 는, 도 11 에 있어서의 디프레션형 NMOS (102) 의 게이트 단자를 VSS 단자 (104) 에 접속한 것으로, 디프레션형 NMOS 의 게이트 전위에 의한 피드백에 더하여, 본 발명의 백 바이어스 효과에 의한 피드백이 작용하여, 보다 안정성이 높은 출력 전위를 실현할 수 있다.
지금까지 서술한 제 1 내지 제 3 실시예는 각각 개별로만 이루어진다는 것이 아니라, 적절히 조합함으로써 효과를 강화할 수 있다는 것은 말할 필요도 없다. 도시는 하지 않지만, 예를 들어 디프레션형 NMOS 의 Pwell 의 농도를 높인 다음 추가로 N 형 채널 불순물 영역 아래에 짙은 P 형 채널 불순물 영역을 형성하는 것은 동시에 성립할 수 있다. 또한, Pwell 영역의 고농도화와 P 형 채널 불순물 영역을 가지면서, 소스측의 N 형 저농도 영역의 신장을 동시에 실시함으로써, 백 바이어스 효과를 높여, 보다 정전압 회로의 출력 전압 안정성을 향상시키는 것이 가능하다.
1 : 반도체 기판
2 : 드레인 단자
3 : 소스 단자
4 : 보디 단자
5 : 제 1 P 형 웰 영역
6 : 제 2 P 형 웰 영역
7 : N 형 저농도 소스/드레인 영역
8 : 게이트 전극
9 : 게이트 산화막
10 : N 형 채널 불순물 영역
11 : P 형 채널 불순물 영역
101 : 인핸스형 NMOS 트랜지스터
102 : 디프레션형 NMOS 트랜지스터
103 : VDD 단자
104 : VSS 단자
105 : VOUT 단자

Claims (7)

  1. 삭제
  2. 삭제
  3. 제 1 P 형 웰 영역 상에 형성된, 제 1 게이트 산화막과, 제 1 게이트 전극과, 상기 제 1 게이트 전극에 접속된 제 1 게이트 단자와, N 형 저농도 영역 및 N 형 고농도 영역으로 이루어지는 제 1 소스 영역 및 제 1 드레인 영역과, 상기 제 1 드레인 영역에 접속된 제 1 드레인 단자와, 상기 제 1 소스 영역에 접속된 제 1 소스 단자와, 상기 제 1 P 형 웰 영역에 접속된 제 1 보디 단자를 갖고, 임계값 전압이 정의 값을 갖는 인핸스형의 제 1 N 채널형 MOS 트랜지스터와,
    제 2 P 형 웰 영역 상에 형성된, 제 2 게이트 산화막과, 제 2 게이트 전극과, 상기 제 2 게이트 전극에 접속된 제 2 게이트 단자와, N 형 저농도 영역 및 N 형 고농도 영역으로 이루어지는 제 2 소스 영역 및 제 2 드레인 영역과, 상기 제 2 드레인 영역에 접속된 제 2 드레인 단자와, 상기 제 2 소스 영역에 접속된 제 2 소스 단자와, 상기 제 2 P 형 웰 영역에 접속된 제 2 보디 단자와, N 형의 채널 불순물 영역을 갖고, 임계값 전압이 부의 값을 갖는 디프레션형의 제 2 N 채널형 MOS 트랜지스터로 이루어지고,
    상기 제 1 게이트 단자 및 상기 제 1 드레인 단자는, 상기 제 2 소스 단자 및 상기 제 2 게이트 단자에 접속되고,
    상기 제 1 소스 단자 및 상기 제 1 보디 단자는 회로 상의 최저 전위인 접지 전위에 접속되고,
    상기 제 2 드레인 단자는 회로 상의 최대 전위인 전원 전압에 접속되고, 상기 제 2 보디 단자는 상기 접지 전위에 접속되고,
    상기 제 1 P 형 웰 영역의 불순물 농도와 상기 제 2 P 형 웰 영역의 불순물 농도는 동일하고, 상기 N 형의 채널 불순물 영역 아래에, 부분적으로 상기 제 1 및 제 2 P 형 웰 영역의 불순물 농도보다 짙은 P 형 불순물층을 갖는 것을 특징으로 하는 반도체 집적 회로 장치.
  4. 제 1 P 형 웰 영역 상에 형성된, 제 1 게이트 산화막과, 제 1 게이트 전극과, 상기 제 1 게이트 전극에 접속된 제 1 게이트 단자와, N 형 저농도 영역 및 N 형 고농도 영역으로 이루어지는 제 1 소스 영역 및 제 1 드레인 영역과, 상기 제 1 드레인 영역에 접속된 제 1 드레인 단자와, 상기 제 1 소스 영역에 접속된 제 1 소스 단자와, 상기 제 1 P 형 웰 영역에 접속된 제 1 보디 단자를 갖고, 임계값 전압이 정의 값을 갖는 인핸스형의 제 1 N 채널형 MOS 트랜지스터와,
    제 2 P 형 웰 영역 상에 형성된, 제 2 게이트 산화막과, 제 2 게이트 전극과, 상기 제 2 게이트 전극에 접속된 제 2 게이트 단자와, N 형 저농도 영역 및 N 형 고농도 영역으로 이루어지는 제 2 소스 영역 및 제 2 드레인 영역과, 상기 제 2 드레인 영역에 접속된 제 2 드레인 단자와, 상기 제 2 소스 영역에 접속된 제 2 소스 단자와, 상기 제 2 P 형 웰 영역에 접속된 제 2 보디 단자와, N 형의 채널 불순물 영역을 갖고, 임계값 전압이 부의 값을 갖는 디프레션형의 제 2 N 채널형 MOS 트랜지스터로 이루어지고,
    상기 제 1 게이트 단자 및 상기 제 1 드레인 단자는, 상기 제 2 소스 단자에 접속되고,
    상기 제 1 소스 단자 및 상기 제 2 보디 단자는 회로 상의 최저 전위인 접지 전위에 접속되고,
    상기 제 2 드레인 단자는 회로 상의 최대 전위인 전원 전압에 접속되고, 상기 제 2 게이트 단자 및 상기 제 2 보디 단자는 상기 접지 전위에 접속되고,
    상기 제 1 P 형 웰 영역의 불순물 농도와 상기 제 2 P 형 웰 영역의 불순물 농도는 동일하고, 상기 N 형의 채널 불순물 영역 아래에, 부분적으로 상기 제 1 및 제 2 P 형 웰 영역의 불순물 농도보다 짙은 P 형 불순물층을 갖는 것을 특징으로 하는 반도체 집적 회로 장치.
  5. 제 1 P 형 웰 영역 상에 형성된, 제 1 게이트 산화막과, 제 1 게이트 전극과, 상기 제 1 게이트 전극에 접속된 제 1 게이트 단자와, N 형 저농도 영역 및 N 형 고농도 영역으로 이루어지는 제 1 소스 영역 및 제 1 드레인 영역과, 상기 제 1 드레인 영역에 접속된 제 1 드레인 단자와, 상기 제 1 소스 영역에 접속된 제 1 소스 단자와, 상기 제 1 P 형 웰 영역에 접속된 제 1 보디 단자를 갖고, 임계값 전압이 정의 값을 갖는 인핸스형의 제 1 N 채널형 MOS 트랜지스터와,
    제 2 P 형 웰 영역 상에 형성된, 제 2 게이트 산화막과, 제 2 게이트 전극과, 상기 제 2 게이트 전극에 접속된 제 2 게이트 단자와, N 형 저농도 영역 및 N 형 고농도 영역으로 이루어지는 제 2 소스 영역 및 제 2 드레인 영역과, 상기 제 2 드레인 영역에 접속된 제 2 드레인 단자와, 상기 제 2 소스 영역에 접속된 제 2 소스 단자와, 상기 제 2 P 형 웰 영역에 접속된 제 2 보디 단자와, N 형의 채널 불순물 영역을 갖고, 임계값 전압이 부의 값을 갖는 디프레션형의 제 2 N 채널형 MOS 트랜지스터로 이루어지고,
    상기 제 1 게이트 단자 및 상기 제 1 드레인 단자는, 상기 제 2 소스 단자 및 상기 제 2 게이트 단자에 접속되고, 상기 제 1 소스 단자 및 상기 제 1 보디 단자는 회로 상의 최저 전위인 접지 전위에 접속되고,
    상기 제 2 드레인 단자는 회로 상의 최대 전위인 전원 전압에 접속되고, 상기 제 2 보디 단자는 상기 접지 전위에 접속되고,
    상기 제 2 P 형 웰 영역의 불순물 농도가 상기 제 1 P 형 웰 영역의 불순물 농도보다 짙고, 상기 N 형의 채널 불순물 영역 바로 아래에만, 국소적으로 상기 제 2 P 형 웰 영역의 불순물 농도보다 짙은 P 형 불순물층을 갖는 것을 특징으로 하는 반도체 집적 회로 장치.
  6. 제 1 P 형 웰 영역 상에 형성된, 제 1 게이트 산화막과, 제 1 게이트 전극과, 상기 제 1 게이트 전극에 접속된 제 1 게이트 단자와, N 형 저농도 영역 및 N 형 고농도 영역으로 이루어지는 제 1 소스 영역 및 제 1 드레인 영역과, 상기 제 1 드레인 영역에 접속된 제 1 드레인 단자와, 상기 제 1 소스 영역에 접속된 제 1 소스 단자와, 상기 제 1 P 형 웰 영역에 접속된 제 1 보디 단자를 갖고, 임계값 전압이 정의 값을 갖는 인핸스형의 제 1 N 채널형 MOS 트랜지스터와,
    제 2 P 형 웰 영역 상에 형성된, 제 2 게이트 산화막과, 제 2 게이트 전극과, 상기 제 2 게이트 전극에 접속된 제 2 게이트 단자와, N 형 저농도 영역 및 N 형 고농도 영역으로 이루어지는 제 2 소스 영역 및 제 2 드레인 영역과, 상기 제 2 드레인 영역에 접속된 제 2 드레인 단자와, 상기 제 2 소스 영역에 접속된 제 2 소스 단자와, 상기 제 2 P 형 웰 영역에 접속된 제 2 보디 단자와, N 형의 채널 불순물 영역을 갖고, 임계값 전압이 부의 값을 갖는 디프레션형의 제 2 N 채널형 MOS 트랜지스터로 이루어지고,
    상기 제 1 게이트 단자 및 상기 제 1 드레인 단자는, 상기 제 2 소스 단자에 접속되고, 상기 제 1 소스 단자 및 상기 제 2 보디 단자는 회로 상의 최저 전위인 접지 전위에 접속되고,
    상기 제 2 드레인 단자는 회로 상의 최대 전위인 전원 전압에 접속되고, 상기 제 2 게이트 단자 및 상기 제 2 보디 단자는 상기 접지 전위에 접속되고,
    상기 제 2 P 형 웰 영역의 불순물 농도가 상기 제 1 P 형 웰 영역의 불순물 농도보다 짙고, 상기 N 형의 채널 불순물 영역 바로 아래에만, 국소적으로 상기 제 2 P 형 웰 영역의 불순물 농도보다 짙은 P 형 불순물층을 갖는 것을 특징으로 하는 반도체 집적 회로 장치.
  7. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 2 소스 영역 및 제 2 드레인 영역이 상기 제 2 게이트 전극에 근접한 N 형 저농도 영역과, 상기 N 형 저농도 영역에 접하여 배치된 N 형 고농도 영역으로 이루어지고, 상기 제 2 소스 영역 내의 상기 N 형 저농도 영역에 있어서의 상기 제 2 게이트 전극단에서부터 상기 N 형 고농도 영역까지의 길이가, 상기 제 2 드레인 영역 내의 상기 N 형 저농도 영역에 있어서의 상기 제 2 게이트 전극단에서부터 상기 N 형 고농도 영역까지의 길이보다 긴 것을 특징으로 하는 반도체 집적 회로 장치.
KR1020130115441A 2012-09-27 2013-09-27 반도체 집적 회로 장치 Expired - Fee Related KR102074124B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-215034 2012-09-27
JP2012215034A JP6095927B2 (ja) 2012-09-27 2012-09-27 半導体集積回路装置

Publications (2)

Publication Number Publication Date
KR20140041374A KR20140041374A (ko) 2014-04-04
KR102074124B1 true KR102074124B1 (ko) 2020-02-06

Family

ID=50338030

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130115441A Expired - Fee Related KR102074124B1 (ko) 2012-09-27 2013-09-27 반도체 집적 회로 장치

Country Status (5)

Country Link
US (2) US20140084378A1 (ko)
JP (1) JP6095927B2 (ko)
KR (1) KR102074124B1 (ko)
CN (1) CN103699164B (ko)
TW (1) TWI612639B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5842720B2 (ja) * 2012-04-19 2016-01-13 株式会社ソシオネクスト 出力回路
US9153483B2 (en) * 2013-10-30 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of semiconductor integrated circuit fabrication
JP7009033B2 (ja) * 2018-02-06 2022-01-25 エイブリック株式会社 基準電圧発生装置
US20220137658A1 (en) * 2020-10-30 2022-05-05 Ablic Inc. Semiconductor device with reference voltage circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100968A (ja) * 1998-09-17 2000-04-07 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003152099A (ja) * 2001-11-19 2003-05-23 Fuji Electric Co Ltd 半導体集積回路装置
JP2010170533A (ja) * 2008-12-22 2010-08-05 Seiko Instruments Inc 基準電圧回路及び半導体装置
JP2011040665A (ja) * 2009-08-18 2011-02-24 Sharp Corp 半導体装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683973A (en) * 1979-12-12 1981-07-08 Fujitsu Ltd Manufacture of mos type transistor
JPS57145372A (en) * 1981-03-05 1982-09-08 Toshiba Corp Manufacture of semiconductor device
JPS58166758A (ja) * 1982-03-29 1983-10-01 Nec Corp 半導体装置の製造方法
JPH0738447B2 (ja) * 1989-02-02 1995-04-26 松下電器産業株式会社 Ｍｏｓ型半導体装置
JPH1012881A (ja) * 1996-06-20 1998-01-16 Ricoh Co Ltd 半導体装置およびその製造方法およびｍｉｓデバイスおよびその製造方法
JP3517343B2 (ja) * 1998-01-05 2004-04-12 セイコーインスツルメンツ株式会社 自己補正型定電流回路
JP2000332237A (ja) * 1999-05-17 2000-11-30 Mitsubishi Electric Corp 半導体装置の製造方法
JP4671459B2 (ja) * 1999-10-20 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2002170886A (ja) * 2000-09-19 2002-06-14 Seiko Instruments Inc 基準電圧用半導体装置とその製造方法
JP2002140124A (ja) * 2000-10-30 2002-05-17 Seiko Epson Corp 基準電圧回路
US7208383B1 (en) * 2002-10-30 2007-04-24 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor component
US7041540B1 (en) * 2005-02-01 2006-05-09 Chunghwa Picture Tubes, Ltd. Thin film transistor and method for fabricating the same
JP4859754B2 (ja) 2007-05-28 2012-01-25 株式会社リコー 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路
JP5078502B2 (ja) * 2007-08-16 2012-11-21 セイコーインスツル株式会社 基準電圧回路
JP5511166B2 (ja) * 2008-09-10 2014-06-04 セイコーインスツル株式会社 半導体装置
US20110079861A1 (en) * 2009-09-30 2011-04-07 Lucian Shifren Advanced Transistors with Threshold Voltage Set Dopant Structures
US8324661B2 (en) * 2009-12-23 2012-12-04 Intel Corporation Quantum well transistors with remote counter doping
JP2011210901A (ja) * 2010-03-29 2011-10-20 Seiko Instruments Inc デプレッション型ｍｏｓトランジスタ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000100968A (ja) * 1998-09-17 2000-04-07 Hitachi Ltd 半導体集積回路装置の製造方法
JP2003152099A (ja) * 2001-11-19 2003-05-23 Fuji Electric Co Ltd 半導体集積回路装置
JP2010170533A (ja) * 2008-12-22 2010-08-05 Seiko Instruments Inc 基準電圧回路及び半導体装置
JP2011040665A (ja) * 2009-08-18 2011-02-24 Sharp Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP6095927B2 (ja) 2017-03-15
TWI612639B (zh) 2018-01-21
CN103699164B (zh) 2018-04-06
US20140084378A1 (en) 2014-03-27
JP2014072235A (ja) 2014-04-21
KR20140041374A (ko) 2014-04-04
CN103699164A (zh) 2014-04-02
US10014294B2 (en) 2018-07-03
TW201428939A (zh) 2014-07-16
US20160372465A1 (en) 2016-12-22

Similar Documents

Publication Publication Date Title
KR102380616B1 (ko) 기준 전압 발생 장치
KR102030982B1 (ko) 기준 전압 발생 장치
KR101609880B1 (ko) 반도체 장치
US9484435B2 (en) MOS transistor with varying channel width
KR102074124B1 (ko) 반도체 집적 회로 장치
US6376870B1 (en) Low voltage transistors with increased breakdown voltage to substrate
US20060017084A1 (en) Integrated semiconductor metal-insulator-semiconductor capacitor
KR20130014952A (ko) 폴리 실리콘 저항, 이를 포함하는 기준 전압 회로, 및 폴리 실리콘 저항 제조 방법
US9236466B1 (en) Analog circuits having improved insulated gate transistors, and methods therefor
JP2011210901A (ja) デプレッション型ｍｏｓトランジスタ
US20150028385A1 (en) Lateral bipolar transistor and its manufacturing method
JP2011108773A (ja) 半導体装置
US6852585B2 (en) Semiconductor circuit arrangement and a method for producing same
JP2013161258A (ja) 電源回路
JP3544897B2 (ja) 半導体集積回路装置
US20240011856A1 (en) Pressure detection device and manufacturing method
JP2004079775A (ja) 半導体装置及びその製造方法
JPWO2007004258A1 (ja) 半導体装置、およびその製造方法
JP2003303834A (ja) 半導体装置
JP2012178638A (ja) カレントミラー回路およびそれを用いた半導体装置
JP2014143234A (ja) 半導体装置およびその製造方法
KR20090016061A (ko) 능동저항의 레이아웃구조

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20130927

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20160218

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20180615

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20130927

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190617

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20191120

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200131

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200131

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20231111