[go: up one dir, main page]

JP5511166B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5511166B2
JP5511166B2 JP2008231976A JP2008231976A JP5511166B2 JP 5511166 B2 JP5511166 B2 JP 5511166B2 JP 2008231976 A JP2008231976 A JP 2008231976A JP 2008231976 A JP2008231976 A JP 2008231976A JP 5511166 B2 JP5511166 B2 JP 5511166B2
Authority
JP
Japan
Prior art keywords
type mos
depletion
well
enhance
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008231976A
Other languages
English (en)
Other versions
JP2010067754A (ja
Inventor
英生 吉野
博文 原田
潤 小山内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2008231976A priority Critical patent/JP5511166B2/ja
Priority to TW098128859A priority patent/TWI518880B/zh
Priority to US12/584,638 priority patent/US9041156B2/en
Priority to KR1020090084883A priority patent/KR101609880B1/ko
Priority to CN200910176351.7A priority patent/CN101673743B/zh
Publication of JP2010067754A publication Critical patent/JP2010067754A/ja
Application granted granted Critical
Publication of JP5511166B2 publication Critical patent/JP5511166B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/84—Combinations of enhancement-mode IGFETs and depletion-mode IGFETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0163—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including enhancement-mode IGFETs and depletion-mode IGFETs
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/637—Lateral IGFETs having no inversion channels, e.g. buried channel lateral IGFETs, normally-on lateral IGFETs or depletion-mode lateral IGFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明はDepletion型MOS TrとEnhance型MOS Trを用いた半導体装置に関する。
近年、ICの小チップ化技術の進歩が進むとともに技術の平準化も進んでいる。こうした中で優位性を持つためには、すぐれた特性をもつ、付加価値のある製品を作り出すことが一つの方法である。
ここで述べる特性には様々な種類があるが、例えば温度特性や感度などが考えられる。ICの温度特性を例に挙げてみると、ICの温度特性を向上させるには、主にIC内に存在する基準電圧が温度によって変動しない事が必要となってくる。
基準電圧発生回路はICのプロセスやレイアウトによってさまざまな回路が考案されているが、簡便で一般的によく用いられる回路の一つとして、Depletion型のMOS TrとEnhance型MOS Trを組み合わせた基準電圧回路が挙げられる。
このDepletion型MOS TrとEnhance型MOS Trを用いた基準電圧回路において、回路的な工夫を施すことにより温度特性を改善させようとするアイデアは、文献に多数挙げられている。（例えば、特許文献１および特許文献２を参照）
また、感度という観点からみても、ボルテージレギュレータなどの場合、出力電圧が入力電圧によって変化してはならず、その場合、基準電圧やその他のアナログ回路特性が入力電圧によって変動しないことが求められる。
この場合も回路的な工夫を施すことによって、基準電圧の変動を抑えるなどの工夫がされているのが一般的である。
特開平０５−２８９７６０号公報 特開平１１−１３４０５１号公報
しかし、上記に示したような方法では、回路自体に工夫を凝らすことによって回路構造が複雑になり、ICの面積が大きくなってしまう。現在ではICの低コスト化が進み、ICの縮小化も重要な課題となっており、付加価値をつけるための回路によって面積が増大してしまっては、あまり効果的ではない。
また、現存している製品を他の工場へ移管して作製する場合などにおいては、特性が異なった場合に回路設計やレイアウトをやり直すのは非常に負荷がかかってしまうことになる。
そこで本発明では、回路的な工夫を施すのではなく、デバイス的な工夫を施すことにより、ICの面積を増大させることなくICの温度特性やアナログ特性を向上させることを目的とする。
上記課題を解決するために、本発明は次の手段を用いた。
（１）Enhance型MOS TrとDepletion型MOS Trを用いて構成される半導体装置において、Enhance型MOS TrとDepletion型MOS Tr のウェルの濃度を分けることを特徴とする半導体装置とした。
（２）Enhance型MOS TrおよびDepletion型MOS Trで構成される基準電圧発生回路を有する半導体装置において、Enhance型MOS TrとDepletion型MOS Tr のウェルの濃度を分けることを特徴とする半導体装置とした。
（３）Enhance型MOS TrとDepletion型MOS Trを用いて構成される半導体装置において、Depletion型MOS Trのウェルを部分的に濃度変化させることを特徴とする（１）および（２）記載の半導体装置とした。
（４）Enhance型MOS TrとDepletion型MOS Trを用いて構成される半導体装置において、Enhance型MOS Trのウェルを部分的に濃度変化させることを特徴とする（１）および（２）記載の半導体装置とした。
（５）Enhance型MOS TrとDepletion型MOS Trを用いて構成される半導体装置において、Depletion型MOS TrとEnhance型MOS Trのウェルをそれぞれ部分的に濃度変化させることを特徴とする（１）および（２）記載の半導体装置とした。
（６）Enhance型MOS TrとDepletion型MOS Trを用いて構成される半導体装置において、複数のDepletion型MOS Trを有し、そのそれぞれのDepletion型MOS Trのウェルもしくはウェルの一部の濃度を作りわけ、たとえばトリミングによって最適なDepletion型MOS Trを選択することを特徴とする（１）および（２）記載の半導体装置とした。
（７）Enhance型MOS TrとDepletion型MOS Trを用いて構成される半導体装置において、複数のEnhance型MOS Trを有し、そのそれぞれのEnhance型MOS Trのウェルもしくはウェルの一部の濃度を作りわけ、たとえばトリミングによって最適なEnhance型MOS Trを選択することを特徴とする（１）および（２）記載の半導体装置とした。
（８）Enhance型MOS TrとDepletion型MOS Trを用いて構成される半導体装置において、複数のDepletion型MOS TrとEnhance型MOS Trを有し、そのそれぞれのDepletion型MOS TrとEnhance型MOS Trのウェルもしくはウェルの一部の濃度を作りわけ、たとえばトリミングによって最適なDepletion型MOS TrとEnhance型MOS Trを選択することを特徴とする（１）および（２）記載の半導体装置とした。
以上説明した本発明によれば、ICの面積を増大させることなくICの温度特性やアナログ特性を向上させることが可能となる。
また、現存している製品を他の工場へ移管して作製する場合などにおいて、温度特性やアナログ特性が異なった場合に、回路設計やレイアウトをやり直すことなく、ICの温度特性やアナログ特性を合わせこむことが可能となる。
本発明で提案する半導体装置は、Depletion型MOS TrとEnhance型MOS Trを用いた半導体装置に関するもので、Depletion型MOS TrやEnhance型MOS Trのウェルの濃度を変化させることによって要部回路の特性を改善し、半導体装置の特性を向上しようとするものである。
以下にその原理と実施例を示す。
図１は本発明におけるDepletion型MOS TrとEnhance型MOS Trの断面構造を示す。図１において１０１は半導体シリコン基板であり、シリコン基板中には、Depletion型MOS Tr用の低濃度の第二導電型不純物領域であるウェル領域１０３と、Depletion型MOS Tr用のウェル１０３とは異なる濃度で、Enhance型MOS Tr用の低濃度の第二導電型不純物領域であるウェル領域１０４が形成されており、それぞれのウェル領域中にDepletion型 MOS TrとEnhance型MOS Trが形成されている。
これらのMOS Trはフィールド絶縁膜１０５によって周りと電気的に絶縁されており、ゲート絶縁膜１０７を介してゲート電極１０８が形成されている。Depletion型MOS Trのゲート電極下部には低濃度の第一導電型の不純物領域のチャネル領域１０６があり、高濃度の第一導電型ソース領域１０９と高濃度の第一導電型のドレイン領域１１０に接している。
点線内の領域１１１はDepletion型MOS Trの閾値電圧よりも少し高いゲートバイアス印加時のゲートからの第二の空乏層であり、１１２は第一導電型のチャネル領域１０６およびソース領域１０９およびドレイン領域１１０と、第二導電型のウェル領域１０３との接合によって形成される第一の空乏層である。
次に、Depletion型MOS TrとEnhance型MOS Trを用いた要部回路として基準電圧発生回路を例に挙げて本発明の原理を説明する。ここでは、基準電圧発生回路は最も簡便なED型として説明する。
図２は一般的なED型基準電圧発生回路２００の回路図を示す。ED型の基準電圧発生回路の動作原理は以下のようになる。
まず、ゲート電極をソース電極と結線させたDepletion型MOS Trによって、入力電圧によらない定電流を発生させる。次にその定電流を飽和結線させたEnhance型Trに流すことで図２の黒丸●で示された電位が上昇し、最終的に黒丸●の電位が入力電圧によらない一定電圧となる。
ここで、理論的な基準電圧の式を導いてみる。
まず、Depletion型MOS Trのゲート電圧をVGD、閾値電圧をVTD、K値をKDとすると、Depletion型MOS Trで発生する定電流IDは次の数式１で表される。
Figure 0005511166
今、Depletion型MOS Trのゲート電極はソース電極と結線されており、VGD=0Vであるのでこれを代入して数式２となる。
Figure 0005511166
次に、Enhance型MOS Trのゲート電圧をVGE、閾値電圧をVTE、K値をKEとすると、Enhance型MOS Trに流れる電流IEは次の数式３で与えられる。
Figure 0005511166
ここで、Depletion型MOS TrとEnhance型MOS Trには同じ電流が流れるので、数式２と数式３が等しくなり、数式４の等式が成立する。
Figure 0005511166
これを変形すると次の数式５となる。
Figure 0005511166
ここで、Enhance型MOS Trは飽和結線されており、ゲート電圧とドレイン電圧は等しく基準電圧となるので、基準電圧をVrefとすると、次の数式６で与えられる。
Figure 0005511166
よって、基準電圧は、Enhance型MOS Trの閾値電圧VTEと、Depletion型MOS Trの閾値電圧VTDと、Enhance型MOS TrのK値とDepletion型MOS TrのK値の比(KD/KE)1/2で構成されることになる。
ここで、基準電圧の温度特性について考えてみる。
上記に示した結果から、基準電圧の温度特性も同様に、VTE、VTD、(KD/KE)1/2の温度特性で決まることになる。
Enhance型MOS Trにおける閾値電圧VTEとは、ゲート絶縁膜下部のチャネル領域にキャリアを誘起し、チャネル領域が反転して電流が流れはじめるときのゲート電圧である。半導体において温度を変化させた場合、熱エネルギーの変化に伴って少数キャリアの数が変化し、実効的な濃度が変化することになる。この温度に対する濃度変化は、濃度の濃さによって影響が異なってくる。よって、ウェルの濃度を変化させると、チャネル領域の温度に対する実効的な濃度変化量が変わり、チャネルを反転させるまでの電圧変化量が変化することになる。すなわち、VTEの温度特性が変化することになる。
また、Depletion型MOS Trにおける閾値電圧VTDとは、第一導電型のチャネル領域と第二導電型のウェル領域によって形成されるPN接合による第一の空乏層と、ゲート電圧による基板表面側からの第二の空乏層によって、第一導電型のチャネル領域の一部を第一の空乏層と第二の空乏層によって潰し、電気的な導通をカットさせたときのゲート電圧である。
よってDepletion型MOS Trの閾値電圧VTDの温度変化は、第一導電型のチャネル領域と第二導電型のウェル領域によるPN接合によって形成される第一の空乏層の温度変化が影響を与えていることとなる。PN接合において、空乏層の温度特性を変化させるには、P型不純物濃度と、N型不純物濃度の濃度差を変化させてやればよい。ウェルの濃度を変化させると、第一導電型のチャネル領域と第二導電型のウェル領域によるPN接合によって形成される第一の空乏層の温度特性が変わり、チャネル領域の一部を第一の空乏層と第二の空乏層によって潰すための電圧の変化量が変化することになる。すなわち、VTDの温度特性が変化することになる。
よって、本発明で示すように、Depletion型MOS Tr、Enhance型MOS Trともに、ウェルの濃度を変化させることによって、基準電圧回路の温度特性、あるいは要部回路の温度特性が変化し、更には半導体装置の温度特性が変化することになる。
さらに、基準電圧やその他アナログ回路特性の入力電圧依存性について考えてみる。
入力電圧を高くし、ソース−ドレイン間やゲート−ドレイン間などの電界が強くなると、インパクトイオンの発生やチャネル長変調の効果が顕著になり、良好なアナログ特性が得られなくなってくる。これらもウェルの濃度を変化させ、電界集中を緩和させることにより改善可能となる。上記に示したように、ウェルの濃度を変化させるという方法を用いると、素子面積を増大させずに半導体装置の特性を向上させることができる。また、半導体装置を作製するにあたり、現有の半導体装置を他の製造工場で作製する場合などにおいては、大幅なレイアウト変更や素子面積の変更などを行わずに、半導体装置の特性を所望の特性に合わせこむことが可能なる。
以下は本発明の一実施例を、N型MOS Trを例として図面を用いて説明する。
図３の（a）はP型あるいはN型のシリコン基板１０１に、フォトレジスト１０２を用いて、イオン注入法によってDepletion型MOS TrのP型ウェル領域１０３に不純物をイオン注入した図である。
図３（b）はフォトレジスト１０２を用いて、Depletion型MOS Trのウェル領域１０３を覆い、イオン注入法によってEnhance型MOS TrのP型ウェル領域１０４に不純物をイオン注入した図である。
図３(c)は熱拡散により、Depletion型MOS TrのP型ウェル領域１０３とEnhance型MOS TrのP型ウェル領域１０４が拡散により拡張した図である。
図３（d）はＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法を用いて膜厚約１００〜５００nm程度のフィールド絶縁膜１０５を形成した図である。
図３（e）はイオン注入法によりN型不純物、例えばヒ素を１×１０12ｃｍ-2程度ドープし、低濃度N型チャネル領域１０６を形成した図である。
図３（f）は膜厚約１０〜１００nm程度のシリコン酸化膜をゲート絶縁膜１０７として形成した図である。
図３（g）はゲート電極となる多結晶シリコン層１０８を膜厚約２００〜３００nm堆積させてエッチングを施した図である。
図３（h）は形成したゲート電極１０８及びフィールド絶縁膜１０５をマスクとして高濃度Ｎ型不純物、例えばヒ素をイオン打ち込みし、ソース領域１０９及びドレイン領域１１０を形成した図である。ソース、ドレイン領域の濃度は一般的に５×１０19ｃｍ-3から１×１０21ｃｍ-3程度である。その後層間絶縁膜（図示せず）を堆積させ、ソース領域１０９及びドレイン領域１１０とゲート電極１０８との電気的接続をとる。
図４に示すのは本発明の実施例２である。
図４(a)はP型およびN型のシリコン基板１０１に、イオン注入法によってDepletion型MOS TrあるいはEnhance型MOS TrのP型ウェル領域となる領域１１３に不純物をイオン注入した図である。
図４(b)はフォトレジスト１０２を用いて、Depletion型MOS Trのウェル領域１０３を覆い、イオン注入法によってEnhance型MOS TrのP型ウェル領域１０４に不純物をイオン注入した図である。
図４(c)は熱拡散により、Depletion型MOS TrのP型ウェル領域１０３とEnhance型MOS TrのP型ウェル領域１０４が変化した図である。
後の工程は先に示した実施例１と同様である。
図５に示すのは本発明の実施例３である。Depletion型MOS Trの第二導電型のウェル１１４とは別濃度で、Depletion型MOS Trの第二導電型の一部のウェル１１５を作製した場合の図である。この場合、Depletion型MOS Trの第二導電型のウェル１１４と、Enhance型MOS Trの第二導電型のウェル１０４は同濃度であってもよい。
図６に示すのは本発明の実施例４である。温度特性を精密に合わせこみたい場合、半導体装置の要部回路となるEnhance型MOS TrやDepletion型MOS Trを、ウェル濃度を変えて複数用意し、たとえばトリミングによって最適なEnhance型MOS Tr 、Depletion型MOS Trを選択することで、所望の特性をもつ半導体装置が作製可能となる。
本発明の要部であるDepletion型MOS TrとEnhance型MOS Trの断面図である。 Depletion型MOS TrとEnhance型MOS Trを用いた、最も簡便なED型の基準電圧発生回路図である。 本発明の実施例１として、Enhance型MOS TrとDepletion型MOS Trの製造方法を示した断面図である。 本発明の実施例２として、Enhance型MOS TrとDepletion型MOS Trの製造方法を示した断面図である。 本発明の実施例３として、Depletion型MOS Trのウェルの一部の濃度を変化させた場合の断面図である。 本発明の実施例４として、Enhance型MOS TrとDepletion型MOS Trを、ウェル濃度を変化させて複数作製した場合の平面図である。
符号の説明
１０１ シリコン基板
１０２ フォトレジスト
１０３ Depletion型MOS Trの第二導電型ウェル領域
１０４ Enhance型MOS Trの第二導電型ウェル領域
１０５ フィールド絶縁膜
１０６ Depletion型MOS Trにおける第一導電型低濃度チャネル領域
１０７ ゲート絶縁膜
１０８ 多結晶シリコン
１０９ 第一導電型高濃度ソース領域
１１０ 第一導電型高濃度ドレイン領域
１１１ ゲート電圧による基板表面側からの空乏層
１１２ 第一導電型低濃度チャネル領域と第二導電型ウェル領域によるPN接合によって形成される空乏層
１１３ Depletion型MOS TrとEnhance型MOS Trの第二導電型ウェル領域
１１４ Depletion型MOS Trの第二導電型のウェル領域
１１５ Depletion型MOS Trの第二導電型の一部のウェル領域
１１６ Enhance型MOS Trの１０４、１１８とは濃度の異なる第二導電型ウェル領域
１１７ Depletion型MOS Trの１０３、１１９とは濃度の異なる第二導電型ウェル領域
１１８ Enhance型MOS Trの１０４、１１６とは濃度の異なる第二導電型ウェル領域
１１９ Depletion型MOS Trの１０３、１１７とは濃度の異なる第二導電型ウェル領域

Claims (2)

  1. 第１の不純物濃度を有する第１のウェルに形成されたEnhance型MOS Trと、ソース領域が前記第１のウェルとは異なる第２の不純物濃度を有する第２のウェル内に配置され、ドレイン領域が、前記第２のウェルと隣接し前記第２のウェルと不純物濃度の異なる第３のウェル内に配置されたDepletion型MOS Trと、からなる基準電圧発生回路を有する半導体装置。
  2. 前記第３のウェルの不純物濃度が前記第１のウェルの不純物濃度と同一であることを特徴とする請求項１記載の半導体装置。
JP2008231976A 2008-09-10 2008-09-10 半導体装置 Expired - Fee Related JP5511166B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008231976A JP5511166B2 (ja) 2008-09-10 2008-09-10 半導体装置
TW098128859A TWI518880B (zh) 2008-09-10 2009-08-27 半導體裝置及用於半導體裝置的參考電壓產生電路
US12/584,638 US9041156B2 (en) 2008-09-10 2009-09-09 Semiconductor reference voltage generating device
KR1020090084883A KR101609880B1 (ko) 2008-09-10 2009-09-09 반도체 장치
CN200910176351.7A CN101673743B (zh) 2008-09-10 2009-09-10 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008231976A JP5511166B2 (ja) 2008-09-10 2008-09-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2010067754A JP2010067754A (ja) 2010-03-25
JP5511166B2 true JP5511166B2 (ja) 2014-06-04

Family

ID=41798478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008231976A Expired - Fee Related JP5511166B2 (ja) 2008-09-10 2008-09-10 半導体装置

Country Status (5)

Country Link
US (1) US9041156B2 (ja)
JP (1) JP5511166B2 (ja)
KR (1) KR101609880B1 (ja)
CN (1) CN101673743B (ja)
TW (1) TWI518880B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5959220B2 (ja) * 2012-02-13 2016-08-02 エスアイアイ・セミコンダクタ株式会社 基準電圧発生装置
JP6095927B2 (ja) * 2012-09-27 2017-03-15 エスアイアイ・セミコンダクタ株式会社 半導体集積回路装置
JP6013851B2 (ja) * 2012-09-27 2016-10-25 エスアイアイ・セミコンダクタ株式会社 基準電圧発生装置
CN104181971B (zh) * 2013-05-24 2015-11-25 比亚迪股份有限公司 一种基准电压源
KR20150008316A (ko) * 2013-07-12 2015-01-22 삼성디스플레이 주식회사 반도체 장치, 이의 제조 방법 및 시스템.
TWI751335B (zh) * 2017-06-01 2022-01-01 日商艾普凌科有限公司 參考電壓電路以及半導體裝置
CN109980010B (zh) * 2017-12-28 2020-10-13 无锡华润上华科技有限公司 一种半导体器件的制造方法和集成半导体器件
CN109980009B (zh) 2017-12-28 2020-11-03 无锡华润上华科技有限公司 一种半导体器件的制造方法和集成半导体器件
JP7009033B2 (ja) * 2018-02-06 2022-01-25 エイブリック株式会社 基準電圧発生装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4100437A (en) * 1976-07-29 1978-07-11 Intel Corporation MOS reference voltage circuit
JPS56108258A (en) * 1980-02-01 1981-08-27 Seiko Instr & Electronics Ltd Semiconductor device
US5254880A (en) * 1988-05-25 1993-10-19 Hitachi, Ltd. Large scale integrated circuit having low internal operating voltage
JPH03290895A (ja) * 1990-04-06 1991-12-20 Sony Corp 半導体集積回路装置
JPH05289760A (ja) * 1992-04-06 1993-11-05 Mitsubishi Electric Corp 基準電圧発生回路
JP2806324B2 (ja) * 1995-08-25 1998-09-30 日本電気株式会社 内部降圧回路
JP2001177065A (ja) * 1999-12-17 2001-06-29 Hitachi Ltd 半導体集積回路装置および内部電圧の切り換え方法
JP2002124835A (ja) * 2000-10-13 2002-04-26 Seiko Epson Corp 演算増幅回路、定電圧回路および基準電圧回路
JP2002140124A (ja) * 2000-10-30 2002-05-17 Seiko Epson Corp 基準電圧回路
JP2003152099A (ja) * 2001-11-19 2003-05-23 Fuji Electric Co Ltd 半導体集積回路装置
KR100452323B1 (ko) * 2002-07-02 2004-10-12 삼성전자주식회사 반도체 메모리 장치의 기준전압 선택회로 및 그 방법
US7349190B1 (en) * 2003-12-22 2008-03-25 Cypress Semiconductor Corp. Resistor-less accurate low voltage detect circuit and method for detecting a low voltage condition
US7313019B2 (en) * 2004-12-21 2007-12-25 Intel Corporation Step voltage generation
US7532515B2 (en) * 2007-05-14 2009-05-12 Intel Corporation Voltage reference generator using big flash cell

Also Published As

Publication number Publication date
JP2010067754A (ja) 2010-03-25
KR20100030597A (ko) 2010-03-18
KR101609880B1 (ko) 2016-04-06
TW201025568A (en) 2010-07-01
CN101673743B (zh) 2015-01-14
US20100059832A1 (en) 2010-03-11
TWI518880B (zh) 2016-01-21
US9041156B2 (en) 2015-05-26
CN101673743A (zh) 2010-03-17

Similar Documents

Publication Publication Date Title
JP5511166B2 (ja) 半導体装置
TWI438898B (zh) 自我對準之互補雙擴散金氧半導體
JP4568325B2 (ja) 半導体装置及びその製造方法
JP4772843B2 (ja) 半導体装置及びその製造方法
KR101245935B1 (ko) 반도체 소자 및 그 제조방법
JP5762687B2 (ja) 所望のドーパント濃度を実現するためのイオン注入法
JP2004241613A (ja) 半導体装置
JP2013191760A (ja) 半導体装置
TWI521702B (zh) Often open the lack of type MOS transistor
JP6295444B2 (ja) 半導体装置
JP2011181709A (ja) 半導体装置およびその製造方法
JP2011108773A (ja) 半導体装置
JP2014207324A (ja) 半導体装置及びその製造方法
CN106409908A (zh) 半导体装置
JP2013115056A (ja) 半導体装置および半導体装置の製造方法
JP6837384B2 (ja) 半導体装置およびその製造方法
JP6346777B2 (ja) 半導体装置の製造方法
JP4886384B2 (ja) Ｎａｎｄゲート回路及びダイナミック回路
JP5784269B2 (ja) 半導体装置及びその製造方法
WO2007034547A1 (ja) トレンチゲートパワーｍｏｓｆｅｔ及びその製造方法
JP2010182955A (ja) 基準電圧発生回路装置
JP2010199424A (ja) 半導体装置および半導体装置の製造方法
JP2009099679A (ja) Ｍｏｓトランジスタ及びこれを用いた半導体集積回路装置
CN108807379B (zh) 具有可调整临界电压的高压耗尽型mos元件及其制造方法
JP2010182956A (ja) 基準電圧発生回路装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140325

R150 Certificate of patent or registration of utility model

Ref document number: 5511166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees