[go: up one dir, main page]

JP5762687B2 - 所望のドーパント濃度を実現するためのイオン注入法 - Google Patents

所望のドーパント濃度を実現するためのイオン注入法 Download PDF

Info

Publication number
JP5762687B2
JP5762687B2 JP2010038787A JP2010038787A JP5762687B2 JP 5762687 B2 JP5762687 B2 JP 5762687B2 JP 2010038787 A JP2010038787 A JP 2010038787A JP 2010038787 A JP2010038787 A JP 2010038787A JP 5762687 B2 JP5762687 B2 JP 5762687B2
Authority
JP
Japan
Prior art keywords
gate
region
source
drain
mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010038787A
Other languages
English (en)
Other versions
JP2010157759A (ja
Inventor
ポール　アーサー　レイマン
アーサー レイマン ポール
チャードリイ サミア
チャードリイ サミア
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agere Systems LLC
Original Assignee
Agere Systems LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agere Systems LLC filed Critical Agere Systems LLC
Publication of JP2010157759A publication Critical patent/JP2010157759A/ja
Application granted granted Critical
Publication of JP5762687B2 publication Critical patent/JP5762687B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • High Energy & Nuclear Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の分野
本発明は電流を流すよう設計された伝導形が変化する接合を組込んだ半導体デバイス及びそのようなデバイスの作製方法に関する。より具体的には、本発明は一義的に決められる閾値電圧を有する金属−酸化物−電界効果トランジスタ（ＭＯＳＦＥＴ）及びそのようなデバイスを組込んだ集積回路の作製方法に関する。
本発明の背景
当業者には周知のように、ほとんどの金属−酸化物−半導体電界効果トランジスタ（ＭＯＳＦＥＴ）は、横方向に形成され、電流はソース領域及びドレイン領域間のチャネル中を、基板面又は基板表面に平行に流れる。
エンハンスメントモードのｎチャネルＭＯＳＦＥＴの場合、基板はドープされたｐ形で、ソース及びドレイン領域はｎ＋ドーピングに拡散又は注入される。薄い酸化物層がソース及びドレイン領域間で、シリコン表面領域から導電性ゲートを分離する。２つのｎ形領域間に導電性ｎ形チャネルが形成されない限り、ドレインからソースに電流は流れない。典型的な場合、ソースに接続された基板に対し、ゲートに正の電圧が印加された時、実効的に正の電荷がゲート金属上に堆積し、それに応答して、負電荷が下のシリコン中に誘起される。これらの負電荷は可動電子で、シリコン表面の薄い反転表面領域中に形成される。これらの誘起された可動電子はＭＯＳＦＥＴのチャネルを形成し、ドレインからソースへ電流が流れるようにする。ゲート電圧の効果は誘起されたチャネルのコンダクタンスを変えることである。コンダクタンスを下るとソース、チャネル及びドレイン間で電子が越える障壁が下る。もし、閾値電圧（ＶＴ）を越えるゲート電圧を印加することによって、障壁が十分下ると、十分な電子がソースからドレインへ流れる。閾値電圧はチャネルを誘起、すなわちＭＯＳＦＥＴを伝導状態に追いやるための反転領域を形成するのに必要な最小のゲート電圧である。ｎチャネルデバイスの場合、正のゲート電圧は導電性チャネルが誘起される前の正の閾値電圧より、大きくなければならない。同様にｐ形チャネルデバイス（ｎ形基板上に作られ、ｐ形ソース及びドレイン注入又は拡散を有する）は、チャネル中に（可動正孔を含む）必要な正の電荷を誘起する閾値より、より負のゲート電圧を必要とする。
閾値電圧はＭＯＳＦＥＴのいくつかの物理的及び電気的パラメータの関数で、その中には酸化物容量、酸化物厚、ゲート材料（典型的な場合、金属又はポリシリコン）とシリコン基板間の仕事関数差、チャネルドーピング及びゲート酸化物中の不純物イオン蓄積電荷が含まれる。以下で述べるように、従来技術に従うと、典型的な場合、基板ドーピング濃度は単一の集積回路上に異なる閾値電圧を有するＭＯＳＦＥＴを形成するために、変えられる。
集積回路チップ上に作製された複数のプレーナｎチャネルＭＯＳＦＥＴ能動デバイスが、図１に断面で示されている。基板（９）はｐ＋領域（５０）及びｐ層（５２）を含み、後者は典型的な場合、ｐ＋領域からエピタキシャル技術により、成長させる。ＭＯＳＦＥＴ（２，４，６）が基板（９）中に作製されている。ＭＯＳＦＥＴ（２）はＬＯＣＯＳ（シリコン基板の局所酸化）領域（１０）により、ＭＯＳＦＥＴ（４）から分離されている。同様に、ＭＯＳＦＥＴ（６）はＬＯＣＯＳ領域（１２）により、ＭＯＳＦＥＴ（４）から分離されている。あるいは、ＭＯＳＦＥＴ（２，４，６）は浅いトレンチ分離（ＳＩＴ）により、電気的に分離してもよい。この場合、非等方性エッチングが２つの能動デバイス間の領域中に、トレンチを形成する。これは絶縁性材料で満される。
ＭＯＳＦＥＴ（２）はゲート（１４）及びｎ形井戸（２０）中に拡散させたソース領域（１６）及びドレイン領域（１８）を含む。ＭＯＳＦＥＴ（４）はゲート（２８）及びｐ形井戸（３４）中に拡散させたソース領域（３０）及びドレイン領域（３２）を含む。最後に、ＭＯＳＦＥＴ（６）はゲート（３８）及びｎ形井戸（４４）中に拡散させたソース領域（４０）及びドレイン領域（４２）を含む。ゲート（１４，２８，３８）はゲート酸化物層とも呼ばれる二酸化シリコン層（４６）により、基板（９）から分離されている。
図１は集積回路の一部を簡略化して示すことを意図しているから、各種のコンタクト、相互接続、ビア及び金属層は示されておらず、形状の寸法比率は実際と異なる。特にディジタル用途では、チップの隣接した領域上にｎチャネル及びｐチャネルＭＯＳＦＥＴの組合せを作製することが、特に有利である。この相補ＭＯＳＦＥＴ（ＣＭＯＳ）形態が、図２中に基本的なインバータ回路の形で示されており、ＰＭＯＳＦＥＴ（６０）及びＮＭＯＳＦＥＴ（６２）を含む。ＭＯＳＦＥＴ（６０）及び（６２）のドレインは相互に接続され、出力端子（Ｖｏｕｔ）を形成する。入力端子（Ｖｉｎ）はＭＯＳＦＥＴゲートの共通の接続により、形成されている。動作電圧はＶＤで示されている。図２の概略図において、ＰＭＯＳＦＥＴ（６０）は図１のＭＯＳＦＥＴ（２）の構造で実施でき、ＮＭＯＳＦＥＴ（６２）は図１のＭＯＳＦＥＴ（４）の構造で実施できる。
現在の集積回路作製では、単一のチップ上に多くの機能及びサブシステムを組合せる。たとえば、異なる型の論理回路、論理類、及びメモリ要素を組合せる。たとえば、最適の動作及び最小のパワー消費のために、集積回路上の個々のデバイスは、異なる動作電圧、すなわちＶＤ及びＶＳ値で動作してよい。従って、能動デバイスは選択された動作電圧に適合させるのに必要な物理的特徴を有するように作製しなければならない。しかし、これらの特性を有する物理的デバイスを生成する上で、作製プロセス工程の数を最小かつ簡単化することも望ましい。
たとえば、図１のＭＯＳＦＥＴ（２，４，６）のそれぞれは、異なる動作電圧、すなわちＶＤ／ＶＳ又は異なる閾値電圧ＶＴで動作するよう設計してよい。一般に、デバイスのパワー消費、従ってチップ全体のパワー消費を最小にするのに必要な特性を生じる最小値にデバイス動作電圧を実現するのが望ましい。しかし、反対の効果があることが知られている。デバイス動作電圧が低下するにつれ、デバイスの動作速度も低下する。従って、これら両方のパラメータの最適値を得るために、個々のデバイスを必要な速度特性と一致する動作電圧で動作させる必要がある。
チップ上に複数の動作電圧ができると、能動要素及びチップの回路によって生じる複数の出力電圧もできる可能性がある。従って、前の出力電圧に応答する入力回路又はデバイスは、その出力電圧に適合しなければならず、能動デバイスは適切な入力電圧でターンオンするよう設計しなければならない。ＭＯＳＦＥＴ及び接合電界効果デバイス（ＪＦＥＴ）の場合、このターンオン電圧が閾値電圧で、その値は上述のデバイスのある種の物理的パラメータにより実現される。
異なる閾値電圧を有する複数のＭＯＳＦＥＴを形成する従来技術のプロセスが、図３ないし６に示されている。このプロセスの終結において、各タブ又は井戸は異なるゲート濃度を有し、従って各タブ中に形成されるＭＯＳＦＥＴは、異なる閾値電圧をもつ。図３に示されるように、ｐ＋基板（１００）はエピタキシャル成長させたｐ層（１０２）を支持し、その中に複数（この例では３個）のｎ形タブが形成されている。当業者はここに示されている概念は、ｐ又はｎ形基板中にｐ形タブ又は井戸を形成する場合にも適用できることを認識する。タブを形成するためには、エピタキシャル層（１０２）のある領域は、タブ領域を規定するマスク間の空間を作って、マスク（１０４，１０６，１０８，１１０）によりマスクされる。矢印はｎ形井戸を作るために、リン又はヒ素を注入することを示す。典型的な場合、注入エネルギーは１０ないし１００ｋｅＶで、ドーズ量は１ｃｍ２当り１Ｅ１２ないし５Ｅ１４である。
図４に示されるように、この注入工程により、３つのｎ形井戸（１２０，１２２，１２４）が形成され、それぞれ同じドーピング濃度を有する。もし３個の井戸の全ての他の物理的及び電気的パラメータが等価なら、プロセスのこの時点で、閾値電圧は等価である。図４は更に、マスク（１２６）及び（１２８）により井戸（１２２）及び（１２４）（及び基板（１００）の他の領域）をマスクしたまま、井戸（１２０）に第２の注入を適用することを示している。従って、井戸（１２０）中に形成されるＭＯＳＦＥＴの場合、最終のドーピング濃度及び閾値電圧は、井戸（１２０）中への図４の注入パラメータにより決る。
図５に続くと、井戸（１２０）及び（１２４）はそれぞれマスク（１３０）及び（１３２）によりマスクされる。その中に形成されるＭＯＳＦＥＴの最終のドーピング濃度及び閾値電圧を実現するため、井戸（１２２）に対し追加された工程を施す。最後に、図６に示されるように、マスク（１３４）で井戸（１２０）及び（１２２）がマスクされ、必要なら基板（１００）の残りがマスク（１３６）によりマスクされる。井戸（１２４）中のドーピング濃度、従ってその中に形成されるＭＯＳＦＥＴの閾値電圧を実現するため、追加された注入を行う。このプロセスは集積回路上の任意の数のＭＯＳＦＥＴに対して容易に拡張できるが、集積回路に必要な閾値電圧の数に基く数の一義的なマスクとマスク工程が必要であることに注意する必要がある。集積回路の作製において、マスクの数を減すことは常に望ましい。なぜなら、それらを設計し、作製すること及び作製プロセス工程は、高価だからである。
当業者には周知のように、この時点でＭＯＳＦＥＴの作製は、従来通り進む。各ＭＯＳＦＥＴに対し、ゲート酸化物を成長させるか堆積させ、ゲートの形成が続く。ゲートは低濃度ドープドレイン及びソース領域を形成するため、第１の低ドーズ注入のマスクとして働く。次に、たとえば化学気相堆積により、二酸化シリコンの比較的厚い層を堆積させ、そのある部分を非等方的にエッチングし、ゲートに隣接した２つの側壁スペーサのみを残す。スペーサはソース及びドレイン領域を形成するため、高ドーズドーパント注入に対するマスクとして働く。ドライブイン拡散工程の後、ソース及びドレイン領域と隣接した低濃度ドープ領域が形成させる。
本発明の簡単な要約
半導体デバイスに対し、複数の閾値電圧の形成を更に進めるため、異なる閾値電圧値をもつＭＯＳＦＥＴデバイスを、形成する方法を供する。
本発明の一実施例に従うと、集積回路半導体デバイスは複数のドープされたタブ又は井戸を含み、後にその中にソース、ドレイン及びチャネル領域が形成される。各井戸中のドーパント濃度は、その井戸中に形成されるＭＯＳＦＥＴデバイスに必要な閾値電圧を生じるように実現される。タブ中に異なるドーピングレベルを生成するために、フォトレジスト、ポリシリコン、二酸化シリコン、シリコン窒化物又は注入イオンの浸透を阻止又は妨げる任意の材料のパターン形成されたラインを通して、傾斜注入を行う。パターン形成層中の各ラインは、パターン層を貫きラインに隣接した領域中の基板に入る注入イオンの数を制御するため、異なる幅をもつ。同じイオン注入エネルギー（典型的な場合、ｋｅＶで測定される）に対し、厚いラインより層中の薄いラインを、より多くのイオンが透過する。従って、隣接したより薄いパターンラインを通した注入により形成されたタブは、より高いドーピング濃度を有し、その中に形成されたＭＯＳＦＥＴは、より高い閾値電圧をもつ。
本発明に従う方法は、異なる閾値電圧を有するＭＯＳＦＥＴを形成する費用と複雑さを減少させる。ある範囲の閾値電圧をもつ複数のＭＯＳＦＥＴが、マスク工程をつけ加えることなく同時に形成できる。
従来技術のＭＯＳＦＥＴデバイスの断面図である。 従来技術のＣＭＯＳ集積回路の部分的な概略図である。 一連のプロセス工程中の異なる閾値電圧をもつＭＯＳＦＥＴを形成する従来技術のプロセスを断面で示す図である。 一連のプロセス工程中の異なる閾値電圧をもつＭＯＳＦＥＴを形成する従来技術のプロセスを断面で示す図である。 一連のプロセス工程中の異なる閾値電圧をもつＭＯＳＦＥＴを形成する従来技術のプロセスを断面で示す図である。 一連のプロセス工程中の異なる閾値電圧をもつＭＯＳＦＥＴを形成する従来技術のプロセスを断面で示す図である。 従来技術の集積回路の概略を示す図である。 従来技術の集積回路の概略を示す図である。 本発明の指針に従い、異なる閾値電圧を有するＭＯＳＦＥＴを形成するプロセスを断面で示す図である。 本発明の指針に従い、異なる閾値電圧を有するＭＯＳＦＥＴを形成するプロセスを断面で示す図である。 本発明の指針に従い、異なる閾値電圧を有するＭＯＳＦＥＴを形成するプロセスを断面で示す図である。 ＡおよびＢは、本発明の指針に従い、異なる閾値電圧を有するＭＯＳＦＥＴを形成するプロセスを断面で示す図である。 ＡおよびＢは、本発明の指針に従い、異なる閾値電圧を有するＭＯＳＦＥＴを形成するプロセスを断面で示す図である。 本発明の指針に従い、異なる閾値電圧を有するＭＯＳＦＥＴを形成するプロセスを断面で示す図である。 ＡおよびＢは、本発明の指針に従い、異なる閾値電圧を有するＭＯＳＦＥＴを形成するプロセスを断面で示す図である。 ＡおよびＢは、本発明の指針に従い、異なる閾値電圧を有するＭＯＳＦＥＴを形成するプロセスを断面で示す図である。 Ａ、ＢおよびＣは、本発明の指針に従い、異なる閾値電圧を有するＭＯＳＦＥＴを形成するプロセスを断面で示す図である。
本発明の詳細な記述
図７は２対のＣＭＯＳデバイスを示す従来技術のＣＭＯＳ集積回路（１６８）の部分的な概略図である。ＰＭＯＳＦＥＴ（１７０）及びNMＯＳＦＥＴ（１７２）は第１のＣＭＯＳ対を形成し、ＰＭＯＳＦＥＴ（１７４）及びNMＯＳＦＥＴ（１７６）は第２のＣＭＯＳ対を形成する。Ｖｉｎ１はＰＭＯＳＦＥＴ（１７０）及びNMＯＳＦＥＴ（１７２）に対するゲート駆動信号で、それは共通のドレイン接続において、出力信号（Ｖｏｕｔ１）を生じる。Ｖｉｎ２はＣＭＯＳ対ＰＭＯＳＦＥＴ（１７４）及びNMＯＳＦＥＴ（１７６）に対するゲート信号で、それは出力信号Ｖｏｕｔ２を生じる。更に、ＰＭＯＳＦＥＴ（１７０）はドレイン電圧Ｖｄｄに応答し、ＰＭＯＳＦＥＴ（１７４）はドレイン電圧Ｖｄｄ２に応答することに注意する必要がある。ドレイン電圧Ｖｄｄ１及びＶｄｄ２は図７中ではオフチップ電圧源から生じるように示されているが、それらはオフチップ又はオンチップで発生させてよい。一実施例において、Ｖｄｄ１及びＶｄｄ２は等しくないから、Ｖｏｕｔ１はＶｏｕｔ２に等しくない。典型的な回路形態において、両方の出力信号Ｖｏｕｔ１及びＶｏｕｔ２は、直列につないだ回路チェイン中の次の能動要素を駆動する。たとえば、Ｖｏｕｔ１は入力信号Ｖｉｎ２として働き、Ｖｏｕｔ２は集積回路（１６８）中の別の要素に供給するか、チップ外に送ることができる。Ｖｉｎ１は集積回路（１６８）中の別の回路により生成しても、オフチップ源から生成してもよい。いずれにしても、異なる動作電圧（Ｖｄｄ１及びＶｄｄ２）及び入力／出力電圧（Ｖｉｎ１，Ｖｉｎ２，Ｖｏｕｔ１，Ｖｏｕｔ２）の使用には、異なる閾値電圧を有するＭＯＳＦＥＴの作製が必要なことは明らかである。その結果、たとえばＰＭＯＳＦＥＴ（１７０）及びNMＯＳＦＥＴ（１７２）を含むＣＭＯＳ対は、第１の閾値電圧を有するように作製し、ＰＭＯＳＦＥＴ（１７４）及びNMＯＳＦＥＴ（１７６）を含むＣＭＯＳ対は、第２の閾値電圧を有するように作製してよい。
図８はNMＯＳデバイス（１８２）及びNMＯＳＦＥＴ（１８４）を含む別の集積回路（１７８）の例を示す。図７と同様、入力信号Ｖｇ１及びＶｇ２は同じ電圧範囲になくてよく、従ってNMＯＳＦＥＴデバイス（１８２）及び（１８４）は、異なる閾値電圧入力信号にそれぞれ適合するように、作製しなければならない。この場合、NMＯＳＦＥＴ（１８２）及びＮＭＯＳＦＥＴ（１８４）の両方のドレイン端子は、単一の供給電圧Ｖｄｄ１に接続されていることに、注意する必要がある。各トランジスタを同じ供給電圧から動作させるという事実は、ゲート入力信号に適合するのに必要な決められた閾値電圧ということではない。ＭＯＳＦＥＴの閾値電圧は集積回路の多くの設計及び動作特性に基いて選択されるから、現在の集積回路ではいくつかの異なる閾値電圧のＭＯＳＦＥＴが必要である可能性がある。
図７を参照すると、ＰＭＯＳＦＥＴ（１７０）及びＮＭＯＳＦＥＴ（１７２）は第１の閾値電圧を有するように作製でき、ＰＭＯＳＦＥＴ（１７４）及びＮＭＯＳＦＥＴ（１７６）は第２の閾値電圧を有するように作製できることがわかる。本発明を図８の回路に適用することからわかるように、本発明はＣＭＯＳ用途にのみ適用が限定されるのではなく、そのようなＭＯＳＦＥＴが相互接続され、論理回路、信号処理回路、基本的なＣＭＯＳビルディングブロック回路又はメモリデバイスを形成しても、個々のＭＯＳＦＥＴに応用できる。
図９に示されるように、複数のＭＯＳＦＥＴを形成し、それぞれに独立の閾値電圧を決る第１の工程は、井戸又はタブを注入することから始る。図９において、基板（２００）（ｐ＋ドープ）がエピタキシャル成長ｐ層（２０２）の下にある。マスク要素（２０４，２０６，２０８，２１０）がエピタキシャル層（２０２）上に配置され、マスク要素（２０４，２０６，２０８，２１０）間の空いた空間のエピタキシャル層（２０２）中に、リン又はヒ素ドーパントが注入される。結果が図１０に示されており、３つのｎ形井戸（２２０，２２２，２２４）が示されている。当業者は本発明の指針に従って、より多く又はより少い井戸が形成できることを認識する。更に、別の実施例において、注入工程でホウ素イオンを用いて、同じ技術により、ｐチャネルＭＯＳＦＥＴデバイスを生成するためのｐ形井戸が形成できる。一実施例において、各井戸（２２０，２２２，２２４）はシリコンの局所酸化（ＬＯＣＯＳ）領域（２２５）及び（２２６）により、隣接した井戸から分離されている。別の実施例において、浅いトレンチ分離が使用できる。
フォトレジスト、シリコン窒化物、二酸化シリコン又はマスク要素を通して注入すべきイオンを一部通す他の材料の層を、エピタキシャル層（２０２）上に形成する。複数の異なる幅のラインをもつマスク要素が生成され、マスクはラインがたとえばｎ形井戸（２２０，２２２，２２４）のような注入すべきｎ形井戸のそれぞれに近接して配置されるように、層をパターン形成するために用いられる。図１１の実施例において、３つのそのようなパターン形成されたライン（２３０，２３２，２３４）が示されている。ラインは異なる幅をもち、それによりラインを通す傾斜注入の使用によって、隣接した井戸中のドーピング濃度が制御される。１°ないし８９°の角度が可能であるが、約７°ないし６０°の間の角度が典型的である。
矢印の頭（２３６，２３８，２４０）はそれぞれ井戸（２２０，２２２，２２４）中へのドーパントイオンの傾斜注入を表わす。ある程度のイオンはライン（２３０，２３２，２３４）により吸収され、吸収の割合は個々のライン幅とライン材料（各候補材料は特定のイオンに対し、固有の透過係数をもつ）の関数である。従って、井戸（２２２）はライン（２３２）がライン（２３４）より広いため、井戸（２２４）より低い注入ドーピングを受ける。その結果、井戸（２２２）中に形成すべきＭＯＳＦＥＴの閾値電圧は、井戸（２２４）中に形成すべきＭＯＳＦＥＴの閾値電圧より低い。注入すべきドーパント濃度を制御することにより、必要なＭＯＳＦＥＴ閾値電圧を達成するようライン幅及び材料が選択される。井戸中にＭＯＳＦＥＴチャネル領域が形成されるから、幅が変化するラインを形成するために、単一のマスクを用い、集積回路を通して、異なる閾値電圧を有するＭＯＳＦＥＴが作製できる。
ラインに最も近い井戸の領域は、ラインから遠い領域より高い注入ドーズを受けることに注意すべきである。後者の場合、注入イオンはマスク層中でより長い距離移動するからである。図１２Ａの例を参照すると、半導体基板（２６２）上に配置されたマスクライン（２６０）と複数の注入線（２６４）が示されている。マスクラインはすべての注入線（２６４）が貫通できるよう十分高いことに注意する必要がある。図１２Ｂは半導体基板（２６２）中のドーピングプロフィルを示す。注入プロフィルは実線で示され、拡散後のプロフィルは破線で示されている。この時点でドーピングプロフィルに横方向の変化が生じ、デバイス閾値電圧は半導体基板（２６２）中の合成又は平均ドーピング密度により決る。
図１３Ａの実施例において、マスクライン（２７０）が半導体基板（２７２）上に配置されているが、この場合マスクライン（２７０）はすべての注入線（２７４）が貫通するには十分高くない。従って、注入線（２７４）のある程度はマスクライン（２７０）を貫通し、他はマスク（２７０）上を通過する。得られたドーパントプロフィルが図１３Ｂに示されている。図で注入プロフィルは実線で、拡散後のプロフィルは破線で示されている。この実施例において、デバイス閾値電圧は半導体基板（２７２）中の平均又は合成ドーピング濃度により決る。
本発明の別の実施例において、井戸全体で比較的一様なドーパント分布が生じるように、第２の注入が行われる。図１４に示されるように、ライン（２９０，２９２，２９４）を含む図１１のラインパターンの鏡像が各井戸（２２０，２２２，２２４）の相対する側に形成され、図示されるように、相対する側から、第２の傾斜注入が行われる。井戸の両側から注入されたから、井戸全体のドーピング濃度は、比較的一様である。
集積回路を通してライン幅を形成するために、典型的場合単一のマスク（あるいはもしより均一なドーピング濃度が必要なら２つのマスク）を用いるから、本発明に従うプロセスは、異なる閾値電圧を有するＭＯＳＦＥＴを形成するために、複数のマスクを必要とする従来のプロセスより、かなり費用がかからない。本発明の一実施例において、ライン（２３０，２３２，２３４）はフォトレジスト材料で形成される。他の実施例において、ラインはポリシリコン、シリコン窒化物又は二酸化シリコンで形成され、それらすべてが従来の集積回路作製で用いられてきた共通の手段である。各ラインの幅を決るため、用いるライン材料について、考察しなければならない。各材料が注入すべきイオンに対し、異なる透過特性をもつからである。
この点から、作製プロセスは従来のＭＯＳＦＥＴ作製工程に従って進める。各ＭＯＳＦＥＴに対し、ゲート酸化物を成長又は堆積させ、次にゲートを形成する。ドレイン及びソース延長部とも呼ばれる低濃度ドープドレイン及びソース領域を形成するための第１の低ドーズ注入用のマスクとして、ゲートは働く。次に、たとえば化学気相堆積により、二酸化シリコンの比較的厚い層を堆積させ、非等方的にエッチングし、ゲートに隣接した２つの側壁スペーサのみを残す。スペーサはソース及びドレイン領域を形成するための高ドーズドーパント注入用のマスクとして働く。ドライブイン拡散後、ソース及びドレイン領域と隣接した低濃度ドープ領域が示される。
ＭＯＳＦＥＴの寸法が縮小し続けるにつれ、ある種の不利な動作特性が生じ、その中にはドレイン誘起障壁の低下が含まれる。この現象はソース及びドレイン領域間の意図しない静電的相互作用がある時起り、典型的な場合、デバイス領域の寸法が不適切になった時、すなわちソース及びドレイン領域が厚すぎるか、チャネルドーピングが低すぎる時起る。ドレイン誘起障壁の低下の結果、ソース及びドレイン間のパンチスルー漏れ又は降伏が生じ、ゲートの損失がチャネル電流を支配する。ドレイン誘起障壁の低下を避けるために、チャネル長が減少するとともに、ソース及びドレイン接合は十分浅く作らなければならない。また、ドレインがソース接合を制御するのを防止するために、チャネルドーピングは十分高くしなければならないが、チャネル領域全体のドーピング濃度を増すことは、閾値電圧を好ましくないほど高くする。従って、チャネルドーピングはソース及びドレイン領域近くのチャネル中に、局在したドーパント注入をすることにより高くする。局所注入はハロ又はポケットドーピングとして知られる。ソース及びドレイン領域近くのドーピングを高くすると、ソース及びドレイン空乏幅が減少し、これら２つの領域間の相互作用が防止される。ハロプロセスは傾斜注入形状を用い、典型的な場合、ゲート形成後に行われる。この注入により、ゲート下に不均一な横方向プロフィルが生じるが、ソース及びドレイン領域中の横方向プロフィルは比較的一様に保たれる。
図１５は半導体基板（３００）中へのそのようなハロ注入を示す。半導体基板（３００）の領域（３０４）上のゲートマスク（３０２）（すなわち、ゲートはマスクとして働く）に隣接した注入により、領域（３０４）内のドーピング濃度が制限される。図１５Ｂ中の線（３１０）は基板（３００）内のドーパント濃度プロフィルの例を示す。ハロ注入後のドーパント濃度は線（３１０）により示されている。図示されるように、領域（３０４）の外のドーピングプロフィルは比較的一様で、ゲートマスク（３０２）の下では不均一になる。ＭＯＳＦＥＴデバイスにあてはめると、領域（３０４）はチャネルを表わし、均一なドーピング濃度の領域は、ソース又はドレイン領域を表わす。
本発明の指針は以下のように、ハロ注入とともに使用できる。図１６Ａに示されるように、２つのマスクライン（３５０）及び（３５２）が基板（３５４）上にあり、ＭＯＳＦＥＴのタブ又は井戸領域（３５５）が含まれる。破線はソース／ドレイン領域（３５６）及び（３５８）のおおよその位置を示し、それらはプロセスの後の段階で、タブ領域（３５５）中に形成される。イオン注入線（３６０）及び（３６２）はそれぞれマスクライン（３５０）及び（３５２）を貫通し、タブ（３５５）をドープし、図１６Ｂ中に示されたドーピングプロフィルを生じる。この図はソース／ドレイン領域（３５６）及び（３５８）を貫く平面に沿ったドーピングプロフィルを示す。
次に、図１７Ａに示されるように、ゲートマスク（３７０）と注入イオン線（３７２）及び（３７４）を用いて、ハロ注入が行われる。図１７Ｂを参照すると、最初のドーピング濃度が線（３７６）により示されており、それは図１６Ａに示されたプロセスから生じたものである。ハロ濃度は線（３７８）により示され、全濃度は線（３８０）により示されている。ソース／ドレイン領域（３５６）及び（３５８）中の正味のドーパント濃度は、ソース／ドレイン領域（３５６／３５８）下のタブ領域（３５５）中の濃度より、約２桁高い。後者の濃度が図１７Ｃに示されている。それは線（３７４）により図１７Ｂに示される濃度と同じ形をもつことに、注意する必要がある。図１７Ｂ中のドーパントプロフィルは２方向（すなわち紙面の平面）のドーパント濃度を表わす。
図１７Ｂのドーパントプロフィルは、約１μｍ以下のゲート幅をもつＭＯＳＦＥＴ中の狭幅効果を減すために、有利である。特に、１つの負の狭幅効果は、チャネル幅が減少するのに伴う閾値電圧の増加である。図１７Ｂのドーパントプロフィルはゲートから離れた領域中で濃度が高く、この閾値電圧の増加が減少する。
本発明に従うシミュレーションの結果は、０．６５ミクロンのポリシリコン幅を用いると、１Ｅ１７／ｃｍ３の注入表面ドーピング濃度が生成することを示し、シミュレーションするＭＯＳＦＥＴにある種の物理的特性を仮定すると、得られる閾値電圧は０．００２５ボルトである。ライン幅を０．２０ミクロンに変えると、表面ドーピング濃度は７Ｅ１７／ｃｍ３で、シミュレーションした閾値電圧は０．４００ボルトである。
タブがチャネル領域を含み、制御されたドーパント濃度をもつＭＯＳＦＥＴを形成するのに有用なプロセスを述べてきた。本発明の具体的な適用例を示してきたが、ここで述べた原理は、様々な方法及びIII−Ｖ族化合物及び他の半導体材料で形成された構造を含む各種の回路構造で実施する基礎となる。実施例はタブを基本とするＭＯＳＦＥＴに関するものであったが、本発明の指針は、デバイス特性がドーピング濃度に依存する任意のデバイス又はデバイス領域に、適用できる。たとえば、シリコン−オン−絶縁体及びバイポーラ接合トランジスタ領域のドーパント濃度は、上述の材料層を通した傾斜注入により、制御できる。たとえば、異なる利得値を有するバイポーラ接合トランジスタは、本発明の指針を用いて、ベースドーピング濃度を制御することにより、集積回路中に、形成できる。また、本発明の視野の中で、様々な変形が可能である。本発明は特許請求の範囲によってのみ、限定される。
２，４，６ ＭＯＳＦＥＴ
９ 基板
１０，１２ ＬＯＣＯＳ領域
１４ ゲート
１６ ソース領域
１８ ドレイン領域
２０ 井戸
２８ ゲート
３０ ソース領域
３２ ドレイン領域
３４ 井戸
３８ ゲート
４０ ソース領域
４２ ドレイン領域
４４ 井戸
４６ 二酸化シリコン層
５０ ｐ＋領域
５２ ｐ層
６０，６２ ＭＯＳＦＥＴ
１００ 基板
１０２ ｐ層、エピタキシャル層
１０４，１０６，１０８，１１０ マスク
１２０，１２２，１２４ 井戸
１２６，１２８，１３０，１３２，１３４，１３６ マスク
１６８ 集積回路
１７０ ＰＭＯＳＦＥＴ
１７２ ＮＭＯＳＦＥＴ
１７４ ＰＭＯＳＦＥＴ
１７６ ＮＭＯＳＦＥＴ
１７８ 集積回路
１８２ ＮＭＯＳデバイス、ＮＭＯＳＦＥＴデバイス、ＮＭＯＳＦＥＴ
１８４ ＮＭＯＳＦＥＴ、ＮＭＯＳＦＥＴデバイス
２００ 基板
２０２ ｐ層、エピタキシャル層
２０４，２０６，２０８，２１０ マスク要素
２２０，２２２，２２４ 井戸
２２５，２２６ 局所酸化領域
２３０，２３２，２３４ ライン
２３６，２３８，２４０ 矢印の頭
２６０ マスクライン
２６２ 半導体基板
２６４ 注入線
２７０ マスクライン
２７４ 注入線
２９０，２９２，２９４ ライン
３００ 半導体基板
３０２ ゲートマスク
３０４ 領域
３１０ 線
３５０，３５２ マスクライン
３５４ 基板
３５５ タブ領域、タブ
３５６ ソース領域
３５８ ドレイン領域
３６０，３６２ 注入線
３７０ ゲートマスク
３７２，３７４ 注入イオン線
３７６，３７８，３８０ 線

Claims (1)

  1. 複数の電界効果トランジスタを含み、第１のトランジスタは第１の伝導形のタブ領域中に形成され、第２のトランジスタとは異なる閾値電圧を特徴とし、
    第１のトランジスタは、ゲート構造、及び前記タブ領域中に形成された第２の伝導形の正味の導電率をもつ第１及び第２のソース／ドレイン領域、並びに第１の伝導形のハロ注入による領域を含み、
    各ソース／ドレイン領域はゲート領域の相対する側のデバイスの横方向表面領域に沿って形成され、各ソース／ドレイン領域はゲート領域に隣接する第１の部分と、前記第１の部分と隣接し、ゲート領域から離れるように延びる第２の部分とを含み、
    タブドーパント濃度は、各ソース／ドレイン領域の各前記第２の部分から、ゲート構造に向って、各前記第１の部分及びゲート下まで横方向に延び、前記第２の部分におけるタブドーパント濃度は、ゲート下におけるタブドーパント濃度より相対的に高く、
    前記ハロ注入による領域のドーパント濃度は、ソース／ドレイン領域で均一で、ゲート下では不均一であり、
    ソース／ドレイン領域における全ドーパント濃度は、ゲート下の全ドーパント濃度より高い、半導体デバイス。
JP2010038787A 2001-09-28 2010-02-24 所望のドーパント濃度を実現するためのイオン注入法 Expired - Fee Related JP5762687B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/968,388 US20030064550A1 (en) 2001-09-28 2001-09-28 Method of ion implantation for achieving desired dopant concentration
US09/968388 2001-09-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002280434A Division JP4631097B2 (ja) 2001-09-28 2002-09-26 所望のドーパント濃度を実現するためのイオン注入法

Publications (2)

Publication Number Publication Date
JP2010157759A JP2010157759A (ja) 2010-07-15
JP5762687B2 true JP5762687B2 (ja) 2015-08-12

Family

ID=25514203

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2002280434A Expired - Fee Related JP4631097B2 (ja) 2001-09-28 2002-09-26 所望のドーパント濃度を実現するためのイオン注入法
JP2010038787A Expired - Fee Related JP5762687B2 (ja) 2001-09-28 2010-02-24 所望のドーパント濃度を実現するためのイオン注入法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2002280434A Expired - Fee Related JP4631097B2 (ja) 2001-09-28 2002-09-26 所望のドーパント濃度を実現するためのイオン注入法

Country Status (5)

Country Link
US (2) US20030064550A1 (ja)
JP (2) JP4631097B2 (ja)
KR (1) KR100918182B1 (ja)
GB (1) GB2383189B (ja)
TW (1) TW564487B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921690B2 (en) * 2001-12-20 2005-07-26 Intersil Americas Inc. Method of fabricating enhanced EPROM structures with accentuated hot electron generation regions
KR100598035B1 (ko) * 2004-02-24 2006-07-07 삼성전자주식회사 전하 전송 이미지 소자의 제조 방법
JP4168995B2 (ja) 2004-09-30 2008-10-22 セイコーエプソン株式会社 半導体装置及びその製造方法
US20060240651A1 (en) * 2005-04-26 2006-10-26 Varian Semiconductor Equipment Associates, Inc. Methods and apparatus for adjusting ion implant parameters for improved process control
KR100675891B1 (ko) 2005-05-04 2007-02-02 주식회사 하이닉스반도체 불균일 이온주입장치 및 불균일 이온주입방법
JP4959990B2 (ja) * 2006-03-01 2012-06-27 株式会社東芝 半導体装置
JP4812480B2 (ja) * 2006-03-22 2011-11-09 富士通セミコンダクター株式会社 半導体装置の製造方法
US7824973B2 (en) * 2008-10-02 2010-11-02 Infineon Technologies Ag Method of forming a semiconductor device and semiconductor device thereof
JP2016051812A (ja) * 2014-08-29 2016-04-11 キヤノン株式会社 接合型電界効果トランジスタの製造方法、半導体装置の製造方法、撮像装置の製造方法、接合型電界効果トランジスタ及び撮像装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4042843A (en) 1975-06-05 1977-08-16 Electronic Arrays, Inc. Voltage level adaption in MOSFET chips
US4315781A (en) 1980-04-23 1982-02-16 Hughes Aircraft Company Method of controlling MOSFET threshold voltage with self-aligned channel stop
JPH045861A (ja) * 1990-04-23 1992-01-09 Mitsubishi Electric Corp 半導体装置
US5223445A (en) * 1990-05-30 1993-06-29 Matsushita Electric Industrial Co., Ltd. Large angle ion implantation method
KR940004446B1 (ko) * 1990-11-05 1994-05-25 미쓰비시뎅끼 가부시끼가이샤 반도체장치의 제조방법
JPH05183159A (ja) 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置及びその製造方法
US5372957A (en) 1993-07-22 1994-12-13 Taiwan Semiconductor Manufacturing Company Multiple tilted angle ion implantation MOSFET method
US5444007A (en) * 1994-08-03 1995-08-22 Kabushiki Kaisha Toshiba Formation of trenches having different profiles
JPH08162424A (ja) * 1994-12-07 1996-06-21 Kawasaki Steel Corp 半導体装置の製造方法
US5668018A (en) * 1995-06-07 1997-09-16 International Business Machines Corporation Method for defining a region on a wall of a semiconductor structure
EP0789401A3 (en) 1995-08-25 1998-09-16 Matsushita Electric Industrial Co., Ltd. LD MOSFET or MOSFET with an integrated circuit containing thereof and manufacturing method
JPH09246396A (ja) * 1996-03-07 1997-09-19 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3222380B2 (ja) 1996-04-25 2001-10-29 シャープ株式会社 電界効果トランジスタ、および、ｃｍｏｓトランジスタ
US6163053A (en) 1996-11-06 2000-12-19 Ricoh Company, Ltd. Semiconductor device having opposite-polarity region under channel
US6020244A (en) 1996-12-30 2000-02-01 Intel Corporation Channel dopant implantation with automatic compensation for variations in critical dimension
US5827763A (en) 1997-01-30 1998-10-27 Advanced Micro Devices, Inc. Method of forming a multiple transistor channel doping using a dual resist fabrication sequence
JPH10335658A (ja) * 1997-06-04 1998-12-18 Nec Corp Ｍｏｓｆｅｔ
US6153454A (en) 1997-07-09 2000-11-28 Advanced Micro Devices, Inc. Convex device with selectively doped channel
JPH11121394A (ja) * 1997-10-16 1999-04-30 Toshiba Corp 半導体装置の製造方法
US6187619B1 (en) 1998-02-17 2001-02-13 Shye-Lin Wu Method to fabricate short-channel MOSFETs with an improvement in ESD resistance
JP4326606B2 (ja) 1998-03-26 2009-09-09 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2000040749A (ja) * 1998-07-24 2000-02-08 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2000150885A (ja) * 1998-09-07 2000-05-30 Seiko Epson Corp Ｍｏｓトランジスタの閾値電圧設定方法および半導体装置
US20020036328A1 (en) 1998-11-16 2002-03-28 William R. Richards, Jr. Offset drain fermi-threshold field effect transistors
US6297098B1 (en) 1999-11-01 2001-10-02 Taiwan Semiconductor Manufacturing Company Tilt-angle ion implant to improve junction breakdown in flash memory application
JP2001257343A (ja) * 2000-03-10 2001-09-21 Hitachi Ltd 半導体集積回路装置
JP2002026313A (ja) 2000-07-06 2002-01-25 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2002198529A (ja) 2000-10-18 2002-07-12 Hitachi Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US7049199B2 (en) 2006-05-23
JP4631097B2 (ja) 2011-02-16
GB2383189A (en) 2003-06-18
US20030064550A1 (en) 2003-04-03
GB0220202D0 (en) 2002-10-09
KR100918182B1 (ko) 2009-09-22
JP2003178995A (ja) 2003-06-27
GB2383189B (en) 2005-10-12
KR20030027843A (ko) 2003-04-07
TW564487B (en) 2003-12-01
JP2010157759A (ja) 2010-07-15
US20040014303A1 (en) 2004-01-22

Similar Documents

Publication Publication Date Title
JP5762687B2 (ja) 所望のドーパント濃度を実現するためのイオン注入法
KR950000141B1 (ko) 반도체 장치 및 그 제조방법
US6031268A (en) Complementary semiconductor device and method for producing the same
KR100391959B1 (ko) 반도체 장치 및 제조 방법
US5623154A (en) Semiconductor device having triple diffusion
KR0138234B1 (ko) 고전압 모오스 트랜지스터의 구조
KR100331844B1 (ko) 씨모스소자
KR100840659B1 (ko) 디이모스 소자의 제조 방법
JP3744438B2 (ja) 半導体装置
JPH09135029A (ja) Ｍｉｓ型半導体装置及びその製造方法
JP2000216108A (ja) 半導体装置の製造方法
JP3778810B2 (ja) 半導体装置の製造方法
JP2004165648A (ja) 半導体装置およびその製造方法
JPH1012870A (ja) 半導体装置及びその製造方法
KR100685879B1 (ko) 반도체 소자 및 그 제조방법
KR102197036B1 (ko) 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법
JP2507981B2 (ja) 相補形ｍｉｓトランジスタの製造方法
KR100327438B1 (ko) 저전압 트랜지스터의 제조방법
KR100587606B1 (ko) 반도체 장치의 제조 방법
KR101201499B1 (ko) 반도체 소자 및 그 제조방법
KR20000038963A (ko) 반도체장치의 제조방법
JP2002289850A (ja) 半導体装置及びその製造方法
KR101097982B1 (ko) 반도체 소자 및 그 제조방법
GB2411292A (en) Transistors with different threshold voltages and tub dopant profile
JPH10229133A (ja) 半導体集積回路の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120816

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120926

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121116

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121214

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130215

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130802

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140108

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140114

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140502

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20140807

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140812

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150610

R150 Certificate of patent or registration of utility model

Ref document number: 5762687

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees