[go: up one dir, main page]

KR101779701B1 - 제조 장치 및 제조 방법 - Google Patents

제조 장치 및 제조 방법 Download PDF

Info

Publication number
KR101779701B1
KR101779701B1 KR1020160024826A KR20160024826A KR101779701B1 KR 101779701 B1 KR101779701 B1 KR 101779701B1 KR 1020160024826 A KR1020160024826 A KR 1020160024826A KR 20160024826 A KR20160024826 A KR 20160024826A KR 101779701 B1 KR101779701 B1 KR 101779701B1
Authority
KR
South Korea
Prior art keywords
cutting
cut
substrate
qfn
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020160024826A
Other languages
English (en)
Other versions
KR20160108170A (ko
Inventor
준 오카모토
Original Assignee
토와 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 토와 가부시기가이샤 filed Critical 토와 가부시기가이샤
Publication of KR20160108170A publication Critical patent/KR20160108170A/ko
Application granted granted Critical
Publication of KR101779701B1 publication Critical patent/KR101779701B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67236—Apparatus for manufacturing or treating in a plurality of work-stations the substrates being processed being not semiconductor wafers, e.g. leadframes or chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67715—Changing the direction of the conveying path
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67727—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations using a general scheme of a conveying path within a factory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799—Apparatus for disconnecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Dicing (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

QFN 기판에 격자형상으로 설정된 복수의 절단선에 따라, QFN 기판을 3단계로 나누어서 절단한다. 우선, QFN 기판의 긴변방향에 따르는 절단선에서, 리드 프레임의 타이 바의 두께에 거의 상당하는 부분을 절삭하여 절삭홈을 형성한다. 다음에, QFN 기판의 짧은변방향에 따르는 절단선에서, 리드 프레임과 밀봉수지를 일괄하여 절단한다. 다음에, QFN 기판의 긴변방향에 따르는 절삭홈에서, 남아 있는 밀봉수지의 두께에 상당하는 부분을 절단한다. 절삭홈에서 밀봉수지의 부분만을 절단함에 의해, 최종적으로 QFN 기판을 QFN 제품으로 개편화할 때의 가공 부하를 작게 할 수 있다. 따라서 QFN 제품이 절단용 치구의 소정 위치로부터 어긋나거나 비산하거나 하는 것을 방지할 수 있다.

Description

제조 장치 및 제조 방법{MANUFACTURING APPARATUS AND MANUFACTURING METHOD}
본 발명은, 피절단물을 절단하여 개편화(個片化)된 복수의 제품을 제조하는 제조 장치 및 제조 방법에 관한 것이다.
프린트 기판이나 리드 프레임 등으로 이루어지는 기판을 격자형상의 복수의 영역으로 가상적으로 구획하여, 각각의 영역에 칩형상의 소자(예를 들면, 반도체 칩)를 장착한 후, 기판 전체를 수지 밀봉한 것을 밀봉완료 기판이라고 한다. 회전날 등을 사용한 절단 기구에 의해 밀봉완료 기판을 절단하여, 각각의 영역 단위로 개편화한 것이 제품이 된다.
종래로부터, 제조 장치를 사용하여 밀봉완료 기판의 소정 영역을 회전날 등의 절단 기구에 의해 절단하고 있다. 우선, 절단용 테이블에 부착된 절단용 치구(治具)의 위에 밀봉완료 기판을 재치하여 흡착한다. 다음에, 밀봉완료 기판을 얼라인먼트(위치맞춤)한다. 얼라인먼트함에 의해, 복수의 영역을 구획하는 가상적인 절단선의 위치를 설정한다. 다음에, 밀봉완료 기판을 흡착한 절단용 테이블과 절단 기구를 상대적으로 이동시킨다. 절삭수(切削水)를 밀봉완료 기판의 절단 개소에 분사함과 함께, 절단 기구에 의해 밀봉완료 기판에 설정된 절단선에 따라 밀봉완료 기판을 절단한다. 밀봉완료 기판을 절단함에 의해 개편화된 제품이 제조된다.
반도체의 미세화의 진전에 수반하여, 제조되는 제품이 점차로 작아지는 경향에 있다. 1변(一邊)이 2㎜ 이하의 사이즈를 갖는 제품도 증가하고 있다. 제품이 작아지면, 절단용 치구의 흡착구멍의 지름도 작아지고, 제품을 흡착하는 흡착력이 작아진다. 제품을 흡착하는 흡착력이 작아지면, 예를 들면, 회전날에 의한 가공 부하나 절삭수 등의 외력에 의해, 개편화된 제품이 절단용 치구의 소정 위치로부터 어긋나거나 비산하거나 하는 현상이 발생한다. 이들의 현상이 발생하면, 제품의 이빠짐이나 갈라짐 등이 발생하고, 제품의 품질을 현저하게 저하시킨다. 더하여, 제품의 수율을 크게 악화시킨다. 따라서 제품이 작은 경우에는, 절단용 테이블의 이동 속도를 통상의 속도보다 느리게 하는(예를 들면, 통상의 속도의 1/10 정도로 한다) 등, 가공 부하를 작게 하도록 하여 절단하고 있다.
근래, 휴대 전화나 퍼스널 컴퓨터 등의 전자 기기는 소형화, 다기능화가 진전되고, 고밀도로 실장할 수 있는 실장 기술이 강하게 요구되고 있다. 고밀도 실장 기술의 하나로서, 구리(Cu)나 42알로이(Fe-Ni) 등의 금속으로 이루어지는 리드 프레임을 사용하여 제조되는 QFN(Quad Flat Non-leaded Package)이라고 불리는 제품(반도체 장치)이 주목되고 있다. 리드 프레임의 소정 영역(다이 패드)에 탑재된 복수의 반도체 칩을 일괄하여 수지 밀봉하고, 절단선에 따라 절단함에 의해 QFN이 제조된다. 이하, QFN을 제조하기 위해 리드 프레임에 탑재된 복수의 반도체 칩을 일괄하여 수지 밀봉한 밀봉완료 기판을 QFN 기판, QFN 기판을 개편화함에 의해 제조되는 제품을 QFN 제품이라고 한다.
QFN 기판의 절단부는, 리드 프레임에 포함되는 가늘고 긴 부분(타이 바)과 수지 밀봉된 밀봉수지와의 다층 구조체로 되어 있다. 회전날에 의해 금속과 밀봉수지를 일괄하여 절단할 때에는, 다른 재질로 이루어지는 금속과 밀봉수지를 포함하는 다층 구조체를 일괄하여 절단하기 때문에 가공 부하가 커진다. 특히, 리드 프레임의 재료로서 연성(延性) 재료(탄성 한계를 초과한 응력에 의해서도 물체가 파괴되지 않고 당겨늘려지는 성질을 갖는 재료)인 구리가 사용되는 경우에는, 회전날의 막힘이 발생하기 쉽다. 더하여, 가공 부하가 더욱 커진다. 가공 부하가 커지면, 개편화된 제품이 절단용 치구의 소정 위치로부터 어긋나거나 비산하거나 하기 쉬워진다. QFN 기판을 개편화하는 경우에는, 통상의 밀봉완료 기판을 개편화하는 경우보다도 더욱 절단용 테이블의 이동 속도를 느리게 하여 절단하지 않으면 안된다. 따라서 QFN 제품을 제조할 때의 생산성이 저하된다는 문제가 있다.
QFN 등의 반도체 장치를 제조하는데 즈음하여, 반도체 장치의 생산성의 향상을 도모할 수 있는 반도체 장치 유닛으로서, 「(생략), 리드 프레임에 마련된 복수의 반도체 소자 탑재부에 각각 반도체 소자가 탑재되고, (생략), 각 반도체 소자가 밀봉수지에 의해 밀봉되어 이루어지는고, (생략) 상기 밀봉수지에 의해 구성되는 각 반도체 장치의 외주에 따라 절단함에 의해 복수의 반도체 장치를 얻는 것이 가능한 반도체 장치 유닛에 있어서, (생략) 복수의 반도체 장치를 얻을 때에 절단하는 절단 개소에 따라, 상기 밀봉수지의 상면에 오목부가 형성되어 있는」 반도체 장치 유닛이 제안되어 있다(예를 들면, 일본국 특개2002-343817호 공보의 단락〔0012〕, 도 1, 도 2 참조).
이 종래 기술에 의하면, 밀봉수지의 상면에 오목부를 형성하기 위해, 금형 부재의 내면에 볼록부를 형성한다(일본국 특개2002-343817호 공보의 단락〔0034〕, 도 5 참조). 따라서 밀봉수지를 형성하기 위한 금형 부재(성형형(成形型))의 제조 비용이 증대한다는 문제가 있다. 더하여, 일본국 특개2002-343817호 공보에 개시된 반도체 장치 유닛(QFN 유닛)(10)은, 절단할 때에 점착 시트를 사용하여 절단함에 의해 제조된다(예를 들면, 일본국 특개2002-343817호 공보의 단락〔0030〕, 도 4 참조). 따라서 절단(개편화)함에 의해 제품을 제조할 때의 러닝 코스트가 증대한다는 문제가 있다.
일본국 특개2002-343817호 공보
본 발명은, 제품을 제조할 때의 생산성의 저하와, 성형형의 제조 비용의 증대와, 제품을 제조할 때의 러닝 코스트의 증대의 적어도 어느 하나를 억제하여, 피절단물을 개편화하여 제품을 제조할 수 있는 제조 장치 및 제조 방법을 제공하는 것을 목적으로 한다.
상기한 과제를 해결하기 위해, 본 발명에 관한 제조 장치는, 제1의 방향에 따른 복수의 제1의 절단선과 제1의 방향에 교차하는 제2의 방향에 따른 복수의 제2의 절단선과, 제1의 절단선 및 제2의 절단선에 의해 각각 둘러싸이는 복수의 영역을 갖는 피절단물을 절단함에 의해, 복수의 영역의 각각에 대응하는 복수의 제품을 제조할 때에 사용되는 제조 장치로서, 피절단물이 재치되는 테이블과, 피절단물을 절단하는 회전날(回轉刃)과, 테이블과 회전날을 상대적인 이동 속도에 의해 상대적으로 이동시키는 이동 기구와, 적어도 회전날의 회전과 이동 기구에 의한 이동을 제어하는 제어부를 구비하고, 제어부는, 제조 장치가 다음의 동작을 행하도록 제조 장치를 제어한다.
(1) 복수의 제1의 절단선에서, 회전날이 피절단물을 제1의 이동 속도에 의해 절단하는 제1의 동작.
(2) 복수의 제2의 절단선에서, 회전날이 피절단물의 전 두께 중 일부분의 두께를 제2의 이동 속도에 의해 절삭함에 의해, 절삭홈(切削溝)을 형성하는 제2의 동작.
(3) 절삭홈에서, 회전날이 피절단물의 전 두께 중 나머지 두께를 제3의 이동 속도에 의해 절단하는 제3의 동작.
본 발명에 관한 제조 장치는, 상술한 제조 장치에 있어서, 피절단물은, 기판과, 기판에서의 복수의 영역에서 각각 마련된 기능 소자를 포함한다.
본 발명에 관한 제조 장치는, 상술한 제조 장치에 있어서, 피절단물은, 기판과, 기판에서의 복수의 영역에서 각각 마련된 기능 소자와, 기능 소자를 보호하는 밀봉수지를 포함한다.
본 발명에 관한 제조 장치는, 상술한 제조 장치에 있어서, 기판은 리드 프레임이고, 회전날의 두께가 리드 프레임에 포함되는 타이 바의 폭보다도 크다.
본 발명에 관한 제조 장치는, 상술한 제조 장치에 있어서, 복수의 제품은 QFN이다.
본 발명에 관한 제조 장치는, 상술한 제조 장치에 있어서, 제3의 이동 속도가 제2의 이동 속도에 비교하여 같거나 또는 느리다.
상기한 과제를 해결하기 위해, 본 발명에 관한 제조 방법은, 제1의 방향에 따른 복수의 제1의 절단선과, 제1의 방향에 교차하는 제2의 방향에 따른 복수의 제2의 절단선과, 제1의 절단선 및 제2의 절단선에 의해 각각 둘러싸이는 복수의 영역을 갖는 피절단물을 절단함에 의해, 복수의 영역의 각각에 대응하는 복수의 제품을 제조하는 제조 방법으로서, 피절단물이 재치되는 테이블과, 피절단물을 절단하는 회전날과, 테이블과 회전날을 상대적인 이동 속도에 의해 상대적으로 이동시키는 이동 기구를 갖는 제조 장치를 준비하는 공정과, 복수의 제1의 절단선에서, 회전날이 피절단물을 제1의 이동 속도에 의해 절단하는 제1의 공정과, 복수의 제2의 절단선에서, 회전날이 피절단물의 전 두께 중 일부분의 두께를 제2의 이동 속도에 의해 절삭함에 의해, 절삭홈을 형성하는 제2의 공정과, 절삭홈에서, 회전날이 피절단물의 전 두께 중 나머지 두께를 제3의 이동 속도에 의해 절단하는 제3의 공정을 구비한다.
본 발명에 관한 제조 방법은, 상술한 제조 방법에 있어서, 피절단물은, 기판과, 기판에서의 복수의 영역에서 각각 마련된 기능 소자를 포함한다.
본 발명에 관한 제조 방법은, 상술한 제조 방법에 있어서, 피절단물은, 기판과, 기판에서의 복수의 영역에서 각각 마련된 기능 소자와, 기능 소자를 보호하는 밀봉수지를 포함한다.
본 발명에 관한 제조 방법은, 상술한 제조 방법에 있어서, 기판은 리드 프레임이고, 회전날의 두께가 리드 프레임에 포함되는 타이 바의 폭보다도 크다.
본 발명에 관한 제조 방법은, 상술한 제조 방법에 있어서, 복수의 제품은 QFN이다.
본 발명에 관한 제조 방법은, 상술한 제조 방법에 있어서, 제3의 이동 속도가 제2의 이동 속도에 비교하여 같거나 또는 느리다.
본 발명에 의하면, 제어부는, 복수의 제1의 절단선에 있어서 회전날이 피절단물을 절단하는 제1의 동작과, 복수의 제2의 절단선에 있어서 회전날이 피절단물의 전 두께 중 일부분의 두께를 절삭함에 의해 절삭홈을 형성하는 제2의 동작과, 절삭홈에 있어서 회전날이 피절단물의 전 두께 중 나머지 두께를 절단하는 제3의 동작을 제어한다. 이에 의해, 다층 구조체로 이루어지는 피절단물을 개편화하여 제품을 제조할 때의 가공 부하를 작게 할 수 있다. 따라서 제품이 테이블의 소정 위치로부터 어긋나거나 비산하거나 하는 것을 방지할 수 있다. 따라서, 첫번째로, 제품을 제조할 때의 생산성의 저하를 억제할 수 있다. 두번째로, 성형형의 내면에 볼록부를 형성할 필요가 없기 때문에, 성형형의 제조 비용의 증대를 억제할 수 있다. 세번째로, 점착 시트를 사용할 필요가 없기 때문에, 제품을 제조할 때의 러닝 코스트의 증대를 억제할 수 있다.
본 발명의 상기 및 다른 목적, 특징, 국면 및 이점은, 첨부한 도면과 관련하여 이해되는 본 발명에 관한 다음의 상세한 설명으로부터 분명해질 것이다.
도 1A는 본 발명의 하나의 실시의 형태에 관한 제조 장치에 의해 절단되는 QFN 기판의 평면도, 도 1B는 A-A선 단면도.
도 2A는 도 1A, 도 1B에 도시된 QFN 기판을 절단하기 전의 상태를 도시하는 평면도, 도 2B는 QFN 기판을 개편화한 후의 상태를 도시하는 평면도.
도 3A는 도 1A, 도 1B에 도시된 QFN 기판이 개편화된 QFN 제품의 하면도, 도 3B는 사시도.
도 4A는 본 발명의 하나의 실시의 형태에 관한 제조 장치에서 사용되는 절단용 치구의 평면도, 도 4B는 B-B선 단면도.
도 5A는 본 발명의 하나의 실시의 형태에 관한 제조 장치를 사용하여 QFN 기판의 긴변방향에 따라 QFN 기판의 전 두께의 일부분을 절삭하고 있는 상태를 도시하는 평면도, 도 5B는 C-C선 단면도.
도 6A는 본 발명의 하나의 실시의 형태에 관한 제조 장치를 사용하여 QFN 기판의 짧은변방향에 따라 QFN 기판의 전 두께에 상당하는 부분을 절단하고 있는 상태를 도시하는 평면도, 도 6B는 D-D선 단면도.
도 7A는 본 발명의 하나의 실시의 형태에 관한 제조 장치를 사용하여 QFN 기판의 긴변방향에 따라 QFN 기판의 전 두께 중 나머지 부분을 절단하고 있는 상태를 도시하는 평면도, 도 7B는 E-E선 단면도.
도 8은 본 발명의 하나의 실시의 형태에 관한 제조 장치의 개요를 도시하는 평면도.
도 7A, 도 7B에 도시되는 바와 같이, QFN 기판(1)에 격자형상으로 설정된 복수의 절단선에 따라, QFN 기판(1)을 3단계로 나누어서 절단한다. 우선, QFN 기판(1)의 긴변방향에 따르는 절단선(9)에서, 리드 프레임(2)의 타이 바(6)의 두께에 거의 상당하는 부분을 절삭하여 절삭홈(23)을 형성한다(하프 커트한다). 다음에, QFN 기판(1)의 짧은변방향에 따르는 절단선(10)에서, QFN 기판의 두께의 전부(전 두께)에 상당하는 부분을, 환언하면 리드 프레임(2)과 밀봉수지(8)를, 일괄하여 절단한다(풀 커트한다). 다음에, QFN 기판(1)의 긴변방향에 따르는 절삭홈(23)에서, 남아 있는 밀봉수지(8)의 두께에 상당하는 부분을 절단한다. 절삭홈(23)에서 밀봉수지(8)의 부분만을 절단함에 의해, 최종적으로 QFN 기판(1)을 QFN 제품(13)으로 개편화할 때의 가공 부하를 작게 할 수 있다. 따라서 QFN 제품(13)이 절단용 치구(15)의 소정 위치로부터 어긋나거나 비산하거나 하는 것을 방지할 수 있다.
[실시례 1]
본 발명에 관한 제조 장치의 실시례 1에 관해, 도 1A∼도 7B를 참조하여 설명한다. 본 출원 서류에서의 어느 도면에 관해서도, 알기 쉽게 하기 위해, 적절히 생략하고 또는 과장하여 모식적으로 그려져 있다. 동일한 구성 요소에 관해서는, 동일한 부호를 붙이고 설명을 적절히 생략한다.
도 1A, 도 1B에 도시되는 바와 같이, QFN 기판(1)은 리드 프레임(2)을 갖는다. 리드 프레임(2)에는, 반도체 칩(기능 소자)(3)이 각각 탑재되는 반도체 칩 탑재 부(다이 패드)(4)가 격자형상으로 배열되어 있다. 리드 프레임(2)은, 구리(Cu)나 42알로이(Fe-Ni) 등의 금속으로 이루어지고, 표면에 납 프리의 솔더 도금 처리가(도시 생략) 되어 있다. 각 다이 패드(4)의 주위에는 다수의 리드(5)가 배치된다. 도 1A, 도 1B에서는, 반도체 칩(3)의 전극(도시 생략)에 접속되는 리드(5)가, 다이 패드(4)의 주위의 각 변에 각각 4개 배치되어 있다. 각 다이 패드(4)의 주위에 배치된 다수의 리드(5)는, 리드 프레임(2)에서 격자형상으로 배열된 금속 틀인 타이 바(6)에 각각 연결되어 있다.
도 1A에서는, 긴변방향(도면에서는 상하 방향)에 따라 4개, 짧은변방향(도면에서는 좌우 방향)에 따라 3개, 합계 12개의 다이 패드(4)를 배열한 리드 프레임(2)을 나타내었다. 예를 들면, 1변이 2㎜ 이하의 작은 QFN 제품이라면, 1장의 QFN 기판(1)에 4,000∼6,000개 정도의 반도체 칩(3)이 탑재된다.
도 1B에 도시되는 바와 같이, 각 다이 패드(4)에는 각각 반도체 칩(3)이 탑재된다. 각 반도체 칩(3)에 마련된 전극은(도시 생략), 금선 또는 구리선으로 이루어지는 본딩 와이어(7)를 가용하여, 다이 패드(4)의 주위에 배치된 리드(5)에 전기적으로 접속된다. 리드 프레임(2)의 다이 패드(4)에 탑재된 모든 반도체 칩(3) 및 본딩 와이어(7)는, 밀봉수지(8)에 의해 일괄하여 수지 밀봉된다. QFN 기판(1)은, 리드 프레임(2)과 밀봉수지(8)를 갖는 다층 구조체이다. QFN 기판(1)은 최종적으로 절단되고 개편화되는 피절단물이다.
도 1A에 도시되는 바와 같이, QFN 기판(1)에서, 긴변방향에 따라 배열된 타이 바(6)의 중심선상에 긴변방향에 따르는 복수의 절단선(9)이 설정된다. 마찬가지로, 짧은변방향에 따라 배열된 타이 바(6)의 중심선상에 짧은변방향에 따르는 복수의 절단선(10)이 설정된다. 복수의 절단선(9)과 복수의 절단선(10)은, QFN 기판(1)에서 가상적으로 설정된 격자형상의 절단선이다.
도 1B에 도시되는 바와 같이, 절단선(9) 및 절단선(10)에서의 QFN 기판(1)의 절단부의 구조는, 금속으로 이루어지는 타이 바(6)의 위에 밀봉수지(8)가 형성된 다층 구조체(2층 구조체)이다. 따라서 타이 바(6)와 밀봉수지(8)가 적층된 다층 구조체를 절단함에 의해, QFN 기판(1)이 개편화된다. 절단선(9)과 절단선(10)에 의해 둘러싸여진 복수의 영역(11)이, 각각 개편화된 QFN 제품에 대응한다.
도 2A에 도시되는 바와 같이, QFN 기판(1)의 복수의 절단선(9) 및 복수의 절단선(10)에 따라, 예를 들면, 회전날(12)을 갖는 절단 기구(도시 생략)를 사용하여 QFN 기판(1)이 절단된다. 이 경우에는, 타이 바(6)의 폭보다도 두꺼운 회전날(12)을 사용하여 QFN 기판(1)이 절단된다. 회전날(12)의 두께가 타이 바(6)의 폭보다도 크기 때문에, 회전날(12)에 의해 타이 바(6)가 전(全) 폭에 걸쳐서 절단된다. 따라서 절단이 완료된 후에는, 타이 바(6)는 완전히 제거된다. 도 2A에서는, 예를 들면, 리드 프레임(2)의 타이 바(6)의 폭이 0.2㎜로 형성되고, 두께가 0.3㎜의 회전날(12)을 사용하여 QFN 기판(1)이 절단된다.
도 2B에 도시되는 바와 같이, QFN 기판(1)을 절단하여 개편화함에 의해, QFN 제품(13)이 제조된다. 타이 바(6)가 완전히 제거됨에 의해, 타이 바(6)에 연결되어 있던 각각의 리드(5)는 타이 바(6)로부터 절리된다. 따라서 개편화된 QFN 제품(13)의 각 리드(5)는, 타이 바(6)로부터 각각 분리되고 전기적으로 독립한 단자가 된다. 전기적으로 독립한 단자인 리드(5)는, 본딩 와이어(7)를 통하여 반도체 칩(3)의 전극(도시 생략)에 접속되어 있다. QFN 제품(13)은, 평면시(平面視)한 경우에 제품의 외부에 전기적 접속용의 리드를 갖지 않는 논 리드형의 제품이다. 제품의 외부에 리드를 갖지 않기 때문에, 제품의 실장 면적을 작게 할 수 있다. 또한, 도 2A, 도 2B에서는, QFN 기판(1) 및 QFN 제품(13)의 내부의 상태를 나타내기 위해, 밀봉수지(8)의 도시를 생략하고 있다.
도 3A, 도 3B는, 개편화된 QFN 제품(13)을 하면에서 본 상태를 각각 도시하고 있다. QFN 제품(13)의 하면의 4변에는 전기적으로 독립한 단자인 리드(5)가 각각 배열되어 있다. 도 3A, 도 3B에서는, 각 변에 각각 4개의 리드(5)가 배열되어 있다. 개편화된 QFN 제품(13)에서, 다이 패드(4)의 하면(4a) 및 각 리드(5)의 하면(5a)(도 1A, 도 1B 참조)은 도금 처리가 된 당초의 상태를 그대로 유지하고 있다. 그렇지만, 회전날(12)에 의해 절단된 각 리드(5)의 측면(5b)은, 절단됨에 의해 도금 처리가 되지 않은 원래의 금속이 노출한 상태가 된다. 따라서 도금 처리가 되어 있는 리드(5)의 하면(5a)이, QFN 제품(13)의 전극으로서 사용된다. QFN 제품(13)의 각 리드(5)의 하면(5a)이, 예를 들면, 프린트 기판(PCB: Printed Circuit Board) 등에 솔더에 의해 접속되어 QFN 제품(13)이 사용된다.
도 4A, 도 4B에 도시되는 바와 같이, 절단용 테이블(14)은, 제조 장치에서 QFN 기판(1)을 절단하여 개편화하기 위한 테이블이다. 절단용 테이블(14)에는, 제품에 대응하는 절단용 치구(15)가 부착된다. 절단용 치구(15)는, 금속 플레이트(16)와 금속 플레이트(16)의 위에 고정된 수지 시트(17)를 구비한다. 수지 시트(17)에는, 기계적인 충격을 완화하기 위해 적당한 유연성이 요구된다. 수지 시트(17)는, 예를 들면, 실리콘계 수지나 불소계 수지 등에 의해 형성되는 것이 바람직하다. 제조 장치의 운용 비용을 저감하기 위해, 절단용 테이블(14)은 복수의 제품에 대해 공통화되고, 절단용 치구(15)만이 제품의 크기나 수에 대응하여 교환되다.
절단용 치구(15)의 수지 시트(17)에는, QFN 기판(1)에서의 복수의 영역(11)을 각각 흡착하여 지지하는 복수의 대지형상(臺地狀)의 돌기부(18)가 마련된다. 도 4A에서는, 긴변방향으로 6개, 짧은변방향으로 3개, 합계 18개의 돌기부(18)를 나타내고 있다. 절단용 치구(15)에는, 복수의 돌기부(18)의 표면부터 수지 시트(17)와 금속 플레이트(16)를 관통하는 복수의 흡착구멍(19)이 각각 마련된다. 복수의 흡착구멍(19)은, 절단용 테이블(14)에 마련되는 공간(20)에 각각 연결된다. 절단용 테이블(14)의 공간(20)은 외부에 마련되는 흡인기구(도시 생략)에 접속된다. QFN 기판(1)에서의 복수의 영역(11)은, 각각 대응하는 흡착구멍(19)에 의해 절단용 치구(15)에 흡착된다.
도 4A에 도시되는 바와 같이, 예를 들면, 도 1A, 도 1B에 도시한 QFN 기판(1)의 긴변방향에 따르는 절단선(9)에 대응하도록, 긴변방향에 따르는 복수의 절단홈(21)이 마련된다. 마찬가지로, 짧은변방향에 따르는 절단선(10)에 대응하도록, 짧은변방향에 따르는 복수의 절단홈(22)이 마련된다. 복수의 절단홈(21)은 수지 시트(17)(절단용 치구(15))의 긴변방향에 따라, 복수의 절단홈(22)은 수지 시트(17)(절단용 치구(15))의 짧은변방향에 따라, 각각 형성된다. 복수의 절단홈(21) 및 복수의 절단홈(22)의 깊이(돌기부(18)의 상면부터 각 홈의 내저면(內底面)까지의 거리)는, 0.5㎜∼1.0㎜ 정도로 설정된다.
도 5A∼도 7B를 참조하여, QFN 기판(1)을 절단하여 개편화하는 공정을 설명한다. 우선, 도 5A, 도 5B에 도시되는 바와 같이, QFN 기판(1)에서의 리드 프레임(2)측의 면을 위로 하여, QFN 기판(1)을 절단용 테이블(14)에 재치한다. 이 상태에서, 제조 장치의 절단용 테이블(14)은, 짧은변방향이 X방향에 따라, 긴변방향이 Y방향에 따라 배치된다.
QFN 기판(1)을 절단용 테이블(14)에 재치한 상태에서, QFN 기판(1)의 각 영역(11)은, 절단용 테이블(14)의 위에 고정된 절단용 치구(15)의 돌기부(18)의 위에 각각 재치된다. 따라서 QFN 기판(1)의 긴변방향에 따르는 복수의 절단선(9)은, 절단용 치구(15)의 긴변방향에 따라 형성된 복수의 절단홈(21)의 위에 배치된다. 마찬가지로, QFN 기판(1)의 짧은변방향에 따르는 복수의 절단선(10)은, 절단용 치구(15)의 짧은변방향에 따라 형성된 복수의 절단홈(22)(도 4A 참조)의 위에 배치된다. 절단용 테이블(14)의 소정 위치에 QFN 기판(1)을 재치한 상태에서, 절단용 치구(15)에 마련된 각 흡착구멍(19)에 의해 QFN 기판(1)의 각 영역(11)을 각각 흡착한다. 절단용 치구(15)가 각 영역(11)을 각각 흡착함에 의해, QFN 기판(1)을 절단용 테이블(14)에 고정한다.
다음에, 절단용 테이블(14)과 절단 기구(도시 생략)를 상대적으로 이동시킨다. 「상대적으로 이동시킨다」라는 문구에는 다음의 3개의 양태가 포함된다. 그들의 양태는, 절단용 테이블(14)을 고정하고 절단 기구를 이동시키는 양태, 절단 기구를 고정하고 절단용 테이블(14)을 이동시키는 양태, 및, 절단용 테이블(14)과 절단 기구의 쌍방을 이동시키는 양태이다. 실시례 1에서는, 절단 기구를 고정하고, 절단용 테이블(14)을 이동시키는 양태를 나타낸다. 구체적으로는, 절단 기구에 부착된 회전날(12)을 사용하여 QFN 기판(1)을 절단하는 양태를 나타낸다.
도 5A, 도 5B에 도시되는 바와 같이, 제조 장치에서, 절단용 테이블(14)은, 도의 Y방향으로 이동 가능하고, 또한, θ방향으로 회동 가능하다. 절단 기구는(도시 생략), X방향 및 Z방향으로 이동 가능하고, 회전날(12)은, 절단 기구와 함께 X방향 및 Z방향으로 이동한다. 본 실시례에서는, 타이 바(6)의 폭보다도 두꺼운 회전날(12)을 사용한다(도 2A, 도 2B 참조).
다음에, 도 5B에 도시되는 바와 같이, QFN 기판(1)의 외측에서, 절단 기구에 장착된 회전날(12)을 하강시킨다. 회전날(12)의 하단이, QFN 기판(1)이 갖는 리드 프레임(2)의 하면, 구체적으로는 QFN 기판(1)의 긴변방향에 따라 배치된 타이 바(6)(도 1A, 도 1B 참조)의 하면보다도 깊어지는 위치까지, 회전날(12)을 하강시킨다. 회전날(12)의 하단이, 리드 프레임(2)의 하면보다도 0.1㎜∼0.2㎜ 정도 깊어지도록, 회전날(12)을 하강시키는 것이 바람직하다. 회전날(12)을, QFN 기판(1)의 긴변방향에 따르는 절단선(9)의 위치에 맞추어서, 예를 들면, 30,000∼40,000rpm 정도로 고속 회전시킨다. 다음에, 이동 기구(도시 생략)를 사용하여 절단용 테이블(14)을 +Y방향을 향하여 이동시킨다. 예를 들면, 면적이 큰 통상의 제품을 절단할 때의 조건과 같은 이동 속도(예를 들면, 200㎜/초)로 이동시킨다. 고속 회전하고 있는 회전날(12)에 의해, QFN 기판(1)의 긴변방향에 따르는 절단선(9)에 따라, 리드 프레임(2)이 형성되어 있는 부분(리드 프레임(2)의 두께에 거의 상당하는 부분)을 절삭한다. 환언하면, 절단선(9)에 따라, 실질적으로 리드 프레임(2)만을 절단한다.
회전날(12)의 하단이, 리드 프레임(2)의 하면보다도 깊어지는 위치까지 하강하고 있기 때문에, 리드 프레임(2)의 타이 바(6)(도 1A, 도 1B 참조)가 형성되어 있는 부분(리드 프레임(2)의 두께에 거의 상당하는 부분)이, 타이 바(6)의 전 폭에 걸쳐서 절삭된다. QFN 기판(1)의 긴변방향에 따르는 절단선(9)에 따라, 밀봉수지(8)의 일부가 절삭되고, 밀봉수지(8)의 대부분이 절삭되지 않고 남는다. 이 상태에서, 절삭홈(23)(도 5A에 도시되는 굵은 파선의 부분)이, QFN 기판(1)의 긴변방향에 따라 형성된다. QFN 기판(1)의 긴변방향으로 설정된 모든 절단선(9)에 따라, 리드 프레임(2)이 형성되어 있는 부분(리드 프레임(2)의 두께에 거의 상당하는 부분)을 절삭한다. 도 5A에서는, 도면의 좌측의 절단선(9)부터 순차적으로 절삭한다.
밀봉수지(8)를 절단할 때의 가공 부하와 비교하여, 연성 재료로 이루어지는 리드 프레임(2)을 절단할 때의 가공 부하는, 회전날(12)이 막히기 쉽기 때문에 커진다. 따라서 QFN 기판(1)에서, 가공 부하가 큰 리드 프레임(2)의 타이 바(6)(도 1A, 도 1B 참조)가 형성되어 있는 부분(리드 프레임(2)의 두께에 거의 상당하는 부분)을, 우선 절삭한다.
다음에, 도 6A에 도시되는 바와 같이, 회전기구(도시 생략)를 사용하여 절단용 테이블(14)을 90도 회전시킨다. 이 상태에서, QFN 기판(1)의 짧은변방향에 따르는 절단선(10)이, Y방향에 따라 배치된다. QFN 기판(1)의 긴변방향에는, 긴변방향의 절단선(9)에 따라 절삭홈(23)(도면에 도시되는 굵은 파선의 부분)이 형성되어 있다.
다음에, 도 6B에 도시되는 바와 같이, QFN 기판(1)의 외측에서, 회전날(12)의 하단이, QFN 기판(1)이 갖는 밀봉수지(8)의 하면보다도 깊어지는 위치까지, 회전날(12)을 하강시킨다. 회전날(12)의 하단이, 밀봉수지(8)의 하면보다도 0.1㎜∼0.2㎜ 정도 깊어지도록, 회전날(12)을 하강시키는 것이 바람직하다. 다음에, 회전날(12)을 QFN 기판(1)의 짧은변방향에 따르는 절단선(10)의 위치에 맞추어서 고속 회전시킨다. 다음에, 이동 기구(도시 생략)를 사용하여 절단용 테이블(14)을 +Y방향을 향하여, 통상의 이동 속도인 200㎜/초로 이동시킨다. 고속 회전하고 있는 회전날(12)에 의해, QFN 기판(1)의 짧은변방향으로 설정된 절단선(10)에 따라, 리드 프레임(2) 및 밀봉수지(8)가 형성되어 있는 부분(QFN 기판(1)의 전 두께에 상당하는 부분)을 일괄하여 절단한다.
회전날(12)의 하단이, 밀봉수지(8)의 하면보다도 깊어지는 위치까지 하강하고 있기 때문에, 리드 프레임(2)의 타이 바(6)(도 1A, 도 1B 참조) 및 밀봉수지(8)가 형성되어 있는 부분이, 타이 바(6)의 전폭에 걸쳐서 절단된다. 이 상태에서, 슬릿형상의 절단흔적(切斷跡)(24)(도 6A에 도시되는 굵은 실선의 부분)이, QFN 기판(1)의 짧은변방향에 따라 형성된다. QFN 기판(1)의 짧은변방향에 따라 QFN 기판(1)의 전 두께에 상당하는 부분이 절단됨에 의해, 중간체(25)(도면에사 망점을 그어서 나타나는 부분)가 형성된다. 중간체(25)에는, 짧은변방향으로 배열된 3개의 영역(11)이 연결되어 있다. 중간체(25)는, 2개의 절단선(10)에 대응하는 절단흔적(24)에 의해 분리된다. QFN 기판(1)의 짧은변방향으로 설정된 모든 절단선(10)에 따라, 리드 프레임(2) 및 밀봉수지(8)가 형성되어 있는 부분을 일괄하여 절단한다. 도 6A에서는, 도면의 좌측의 절단선(10)부터 순차적으로 절단한다. 이 과정에서, QFN 기판(1)의 양단(兩端)(도 6A에서는 좌단 및 우단)에서의 불필요부는, 절리되어 제거된다.
QFN 기판(1)의 짧은변방향에 따라, 리드 프레임(2)과 밀봉수지(8)가 적층된 다층 구조체인 QFN 기판(1)을 일괄하여 절단한다. 리드 프레임은 연성 재료이기 때문에 절단할 때에 회전날(12)이 막히기 쉽고, 가공 부하가 커진다. 따라서, 리드 프레임(2) 또는 밀봉수지(8)를 단독으로 절단하는 경우에 비하여, 리드 프레임(2)과 밀봉수지(8)를 일괄하여 절단하기 때문에 가공 부하는 더욱 커진다. 그렇지만, 이 상태에서는, 짧은변방향으로 배열된 3개의 영역(11)이 갖는 각각의 흡착구멍(19)(도 4A, 도 4B 참조)에 의해, 중간체(25)는 절단용 치구(15)에 안정되게 흡착되어 있다. 따라서 절단용 테이블(14)을 통상의 이동 속도로 이동시켜서 QFN 기판(1)을 짧은변방향에 따라 절단하는 경우에도, 중간체(25)가 절단용 치구(15)의 소정 위치로부터 어긋나거나 비산하거나 하는 일이 없다. 실제의 QFN 기판(1)에서는, 짧은변방향으로 40개∼60개 정도의 영역(11)이 배열되어 있기 때문에, 중간체(25)는 절단용 치구(15)에 안정되게 흡착된다.
다음에, 도 7A에 도시되는 바와 같이, 회전기구(도시 생략)를 사용하여 절단용 테이블(14)을 90도 회전시킨다. 이 상태에서, QFN 기판(1)의 긴변방향에 따라 형성된 절삭홈(23)이, Y방향에 따라 배치된다. QFN 기판(1)의 짧은변방향에 따라 형성된 절단흔적(24)이, X방향에 따라 배치된다. QFN 기판(1)의 짧은변방향에 따라 QFN 기판(1)의 전 두께에 상당하는 부분이 절단된 각각의 절단흔적(24)에 의해, 6개의 중간체(25)가 각각 서로 분리되어 있다.
다음에, 도 7B에 도시되는 바와 같이, 중간체(25)의 집합체의 외측에서, 회전날(12)의 하단이, QFN 기판(1)이 갖는 밀봉수지(8)의 하면보다도 깊어지는 위치까지, 회전날(12)을 하강시킨다. 회전날(12)의 하단이, 밀봉수지(8)의 하면보다도 0.1㎜∼0.2㎜ 정도 깊어지도록, 회전날(12)을 하강시키는 것이 바람직하다. 다음에, 회전날(12)을 QFN 기판(1)의 긴변방향에 따라 형성된 절삭홈(23)(도 7A에 도시되는 굵은 파선의 부분)의 위치에 맞추어서 고속 회전시킨다. 다음에, 절단용 테이블(14)을 +Y방향을 향하여, 통상의 이동 속도인 200㎜/초로 이동시킨다. 고속 회전하고 있는 회전날(12)에 의해, QFN 기판(1)의 긴변방향에 따라 형성된 절삭홈(23)에 따라, 밀봉수지(8)가 형성되어 있는 나머지 부분(밀봉수지(8)의 두께에 거의 상당하는 부분)을 절단한다.
회전날(12)의 하단이, 밀봉수지(8)의 하면보다도 깊어지는 위치까지 하강하고 있기 때문에, 절삭홈(23)에 따라, 밀봉수지(8)가 형성되어 있는 나머지 부분이 전부 절단된다. 이 상태에서, QFN 기판(1)의 전 두께에 상당하는 부분이 절단된 절단흔적(26)(도 7A에 도시되는 굵은 실선의 부분)이, QFN 기판(1)의 긴변방향에 따라 형성된다. QFN 기판(1)의 긴변방향에 따라 형성된 모든 절삭홈(23)에 따라, 밀봉수지(8)가 형성되어 있는 나머지 부분을 절단한다. 도 7A에서는, 도면의 좌측의 절삭홈(23)부터 순차적으로 절단한다. 이 과정에서, QFN 기판(1)의 양단(도 7A에서는 좌단 및 우단)에서의 불필요부는, 절리되어 제거된다.
QFN 기판(1)의 긴변방향에 따라 형성된 절삭홈(23)에 따라, 밀봉수지(8)의 나머지 부분을 절단함에 의해, QFN 기판(1)이 긴변방향에 따라 완전히 절단된다. 이에 의해, 도 7A에 도시되는 바와 같이, 짧은변방향에 따라 형성된 절단흔적(24)과 긴변방향에 따라 형성된 절단흔적(26)에 의해 개편화된 QFN 제품(13)이 각각 제조된다.
도 7B에 도시되는 바와 같이, 제조된 QFN 제품(13)은, 각각 대응하는 흡착구멍(19)에 의해 절단용 치구(15)에 흡착된다. 최후에 중간체(25)를 절단하여 개편화할 때의 가공 부하가 큰 경우에는, QFN 제품(13)이 절단용 치구(15)의 소정 위치로부터 어긋나거나 비산하거나 하는 일이 있다. 본 실시례에서는, QFN 기판(1)의 긴변방향에 따라 형성된 절삭홈(23)에 따라, 밀봉수지(8)가 형성되어 있는 나머지 부분을 최후에 절단하여 QFN 제품(13)으로 개편화한다. 따라서 QFN 제품(13)으로 개편화할 때에는, 실질적으로 밀봉수지(8)의 두께에 상당하는 부분만을 절단하기 때문에 가공 부하를 작게 할 수 있다. 최종적으로 개편화할 때의 가공 부하를 작게 할 수 있기 때문에, 절단용 테이블(14)을 통상의 이동 속도로 이동시켜서 QFN 기판(1)을 QFN 제품(13)으로 개편화하는 경우에도, QFN 제품(13)이 절단용 치구(15)의 소정 위치로부터 어긋나거나 비산하거나 하는 것을 방지할 수 있다.
본 실시례에서는, QFN 기판(1)을 QFN 제품(13)으로 개편화하는 경우에 있어서, QFN 기판(1)에 설정된 복수의 절단선에 따라, QFN 기판(1)을 3단계로 나누어서 절단한다. 우선, QFN 기판(1)의 긴변방향에 따라 설정된 절단선(9)에 따라, 리드 프레임(2)이 형성되어 있는 부분을 절삭한다. 이 공정에서는, 절단용 테이블(14)을 통상의 이동 속도인 200㎜/초로 이동시켜서, 리드 프레임(2)의 두께에 상당하는 부분만을 절삭한다. 이에 의해, QFN 기판(1)의 긴변방향에 따라, QFN 기판(1)의 전 두께 중 일부분의 두께에 상당하는 부분이 절삭된다. 다음에, QFN 기판(1)의 짧은변방향에 따라, 리드 프레임(2)과 밀봉수지(8)가 적층된 다층 구조체를 일괄하여 절단한다. 이 공정에서는, 절단용 테이블(14)을 통상의 이동 속도인 200㎜/초로 이동시켜서, QFN 기판(1)의 짧은변방향에 따라 QFN 기판(1)의 전 두께에 상당하는 부분을 절단한다. 다음에, QFN 기판(1)의 긴변방향에 따라 형성된 절삭홈(23)에 따라, 밀봉수지(8)가 형성되어 있는 나머지 부분을 절단한다. 이 공정에서는, 절단용 테이블(14)을 통상의 이동 속도인 200㎜/초로 이동시켜서, QFN 기판(1)을 긴변방향에 따라 완전히 절단한다. QFN 기판(1)을 3단계로 나누어서 절단함에 의해, QFN 기판(1)을 QFN 제품(13)으로 개편화한다.
본 실시례에 의하면, 최후에 QFN 기판(1)의 긴변방향에 따라 형성된 절삭홈(23)에 따라, 밀봉수지(8)가 형성되어 있는 나머지 부분만을 절단한다. 이에 의해, QFN 기판(1)을 QFN 제품(13)으로 개편화한다. 최후에 밀봉수지(8)가 형성되어 있는 나머지 부분만을 절단하기 때문에, QFN 제품(13)으로 개편화할 때의 가공 부하를 작게 할 수 있다. 따라서 면적이 큰 통상의 제품을 절단할 때의 조건과 같은 이동 속도로 절단용 테이블(14)을 이동시켜서 QFN 제품(13)으로 개편화하는 경우에도, QFN 제품(13)이 절단용 치구(15)의 소정 위치로부터 어긋나거나 비산하거나 하는 것을 방지할 수 있다. 1변이 2㎜ 이하의 작은 사이즈를 갖는 QFN 제품을 제조하는 경우에도, 절단용 치구(15)의 소정 위치로부터 어긋나거나 비산하거나 하는 것을 방지할 수 있다. 따라서 QFN 제품의 품질이나 수율을 향상시킬 수 있다.
본 실시례에 의하면, 면적이 큰 통상의 제품을 개편화하는 경우와 마찬가지로, 절단용 테이블(14)을 통상의 이동 속도와 같은 이동 속도인 200㎜/초로 이동시켜서 QFN 기판(1)을 절단하여 개편화할 수 있다. 통상의 이동 속도와 같은 이동 속도로 절단용 테이블(14)을 이동시켜서 QFN 기판(1)을 절단하는 경우에도, QFN 제품(13)이 절단용 치구(15)의 소정 위치로부터 어긋나거나 비산하거나 하는 것을 방지할 수 있다. 이에 의해, 종래의 방법인, 최후에 절단하여 개편화할 때의 절단용 테이블(14)의 이동 속도를 1/10 정도로 느리게 하여 개편화하는 방법을 채용할 필요가 없어진다. 따라서 종래의 2단계로 절단하는 경우에 비하여, 본 실시례와 같이 3단계로 나누어 QFN 기판(1)을 절단함에 의해, 실질적인 절단용 테이블(14)의 이동 속도를 향상시킬 수 있다. 따라서 제조 장치의 생산성을 향상시킬 수 있고, 제조 장치의 운용 비용을 저감할 수 있다.
「통상의 이동 속도와 같은 이동 속도」라는 문구는, 실질적으로 같은 이동 속도인 것을 의미한다. 통상의 제조 장치의 이동 속도에 비교하여 어느 제조 장치의 이동 속도에 다소의 지속(遲速)이 있었다고 하더라도, 그 제조 장치가 통상의 제조 장치에 비교하여 같은 정도의 UPH(Unit Per Hour)를 실현할 수 있다면, 「통상의 이동 속도와 같은 이동 속도」라고 생각할 수 있다.
특히, 근래에 있어서의 QFN 기판(1)의 대형화와 QFN 제품(13)의 소형화와의 진전에 수반하여, 1장의 QFN 기판(1)을 절단하여 다수의 QFN 제품(13)을 제조하는 경우에 있어서의 회전날(12)의 주행 거리가 장대하게 되어 있다. 본 발명에 의하면, 1장의 QFN 기판(1)을 절단할 때에 회전날(12)의 주행 거리가 장대한 경우에 있어서, 최후에 절단하여 개편화할 때의 절단용 테이블(14)의 이동 속도를 통상의 이동 속도의 1/10 정도로 할 필요가 없다. 이에 기인하여, 제조 장치의 생산성을 향상시킬 수 있다는 점에서, 종래의 기술에 비교하여 본 발명은 현저한 효과를 이룬다.
더하여, 리드 프레임(2)의 타이 바(6)에서, 리드 프레임(2)의 두께에 상당하는 부분만을 회전날(12)이 절삭한다. 이 경우에는, QFN 기판(1)의 전 두께를 일괄하여 회전날(12)이 절단하는 경우에 비교하여, QFN 기판(1)과 회전날(12)이 각각 받는 가공 부하가 저감된다. 이에 의해, 제품의 상연(上椽) 부근에서의 리드(5)의 측면(5b)이 회전날(12)의 회전 방향으로 끌려서 변형한다는 부적합함(특히, 리드 프레임(2)의 재질이 구리인 경우에 발생하기 쉽다)이 방지된다.
또한, 본 실시례에 의하면, 통상의 제품을 개편화하는 경우와 마찬가지로, 절단용 테이블(14)의 이동 속도를 통상과 같은 이동 속도인 200㎜/초로 하여, 다음의 공정을 행하여 QFN 기판(1)을 개편화하였다. 그것은, QFN 기판(1)의 전 두께 중 일부분의 두께에 상당하는 부분을 절삭하는 공정, QFN 기판(1)의 전 두께에 상당하는 부분을 절단하는 공정, 및, 전 두께 중 나머지 두께에 상당하는 부분을 절삭하는 공정이다. 이것으로 한하지 않고, QFN 기판(1)의 전 두께에 상당하는 부분을 절단하는 경우에는, 통상의 이동 속도보다도 느린 이동 속도로 절단용 테이블(14)을 이동시켜서 QFN 기판(1)을 절단하여도 좋다. 피절단물이 더욱 큰 난(難)절삭성을 갖는 경우에는, 예를 들면, 이동 속도를 통상의 이동 속도의 2/5∼1/2 정도로 하여도 좋다.
[실시례 2]
본 발명에 관한 제조 장치의 실시례 2에 관해, 도 8을 참조하여 설명한다. 도 8에 도시되는 바와 같이, 제조 장치(27)는, 피절단물(다층 구조체)을 복수의 제품으로 개편화하는 장치이다. 제조 장치(27)는, 기판 공급 모듈(A)과 기판 절단 모듈(B)과 검사 모듈(C)을, 각각 구성 요소로서 구비한다. 각 구성 요소(각 모듈(A∼C))는, 각각 다른 구성 요소에 대해 착탈 가능하면서 교환 가능하다.
기판 공급 모듈(A)에는 기판 공급 기구(28)가 마련된다. 피절단물에 상당하는 QFN 기판(1)이, 기판 공급 기구(28)로부터 반출되고, 이송 기구에 의해(도시 생략) 기판 절단 모듈(B)에 이송된다. 기판 공급 모듈(A)에는, 제조 장치(27)의 동작이나 절단 조건 등을 설정하여 제어하는 제어부(CTL)가 마련된다.
도 8에 도시되는 제조 장치(27)는, 싱글 컷 테이블 방식의 제조 장치이다. 따라서 기판 절단 모듈(B)에는, 1개의 절단용 테이블(14)이 마련된다. 절단용 테이블(14)은, 이동 기구(29)에 의해 도면의 Y방향으로 이동 가능하고, 또한, 회전기구(30)에 의해 θ방향으로 회동 가능하다. 절단용 테이블(14)에는 절단용 치구(15)(도 4A, 도 4B 참조)가 장착되고, 절단용 치구(15)의 위에는 QFN 기판(1)이 재치되어 흡착된다.
기판 절단 모듈(B)에는, 절단 기구로서 스핀들(31)이 마련된다. 제조 장치(27)는, 1개의 스핀들(31)이 마련되는 싱글 스핀들 구성의 제조 장치이다. 스핀들(31)은, 독립하여 X방향과 Z방향으로 이동 가능하다. 스핀들(31)에는 회전날(12)이 부착된다. 스핀들(31)에는, 고속 회전하는 회전날(12)에 의해 발생한 마찰열을 억제하기 위해 절삭수를 분사하는 절삭 수용 노즐이(도시 생략) 마련된다. 절단용 테이블(14)과 스핀들(31)을 상대적으로 이동시킴에 의해 QFN 기판(1)을 절단한다. 회전날(12)은, Y방향과 Z방향을 포함하는 면 내에서 회전함에 의해 QFN 기판(1)을 절단한다.
기판 절단 모듈(B)에서, 우선, QFN 기판(1)의 긴변방향에 따르는 절단선에 따라 QFN 기판(1)의 전 두께 중 일부분의 두께가 절삭된다. 다음에, 회전기구(30)에 의해 QFN 기판(1)을 90도 회전시켜, QFN 기판(1)의 짧은변방향에 따르는 절단선에 따라 QFN 기판(1)의 전 두께에 상당하는 부분이 절단된다. 다음에, 회전기구(30)에 의해 QFN 기판(1)을 90도 회전시켜, QFN 기판(1)의 긴변방향에 따르는 절삭홈에 따라 QFN 기판(1)의 전 두께 중 나머지 두께에 상당하는 부분이 절단된다. 3단계로 나누어서 QFN 기판(1)을 절단함에 의해, QFN 제품(13)이 제조된다(도 5A∼도 7B 참조).
검사 모듈(C)에는 검사용 테이블(32)이 마련된다. 검사용 테이블(32)에는, QFN 기판(1)을 절단하여 개편화된 복수의 QFN 제품(13)으로 이루어지는 집합체, 즉, 절단완료의 QFN 기판(33)이 재치된다. 복수의 QFN 제품(13)은, 검사용의 카메라에 의해(도시 생략) 검사되고, 양품과 불량품으로 선별된다. 양품은 트레이(34)에 수용된다.
또한, 본 실시례에서는, 제조 장치(27)의 동작, QFN 기판(1)의 반송, QFN 기판(1)의 절단, QFN 제품(13)의 검사 등, 모든 동작이나 제어를 행하는 제어부(CTL)를 기판 공급 모듈(A) 내에 마련하였다. 이것으로 한하지 않고, 제어부(CTL)를 다른 모듈 내에 마련하여도 좋다.
본 실시례에서는, 싱글 컷 테이블 방식이고, 싱글 스핀들 구성의 제조 장치(27)를 설명하였다. 이것으로 한하지 않고, 싱글 컷 테이블 방식으로, 트윈 스핀들 구성의 제조 장치나, 트윈 커트 테이블 방식으로, 트윈 스핀들 구성의 제조 장치 등에서도, 본 발명을 적용할 수 있다.
각 실시례에서는, 우선, QFN 기판(1)의 긴변방향에 따르는 절단선에 따라 QFN 기판(1)의 전 두께 중 일부분의 두께를 절삭하고, 다음에, 짧은변방향에 따르는 절단선에 따라 QFN 기판(1)의 전 두께에 상당하는 부분을 절단하고, 최후에, 긴변방향에 따르는 절삭홈에 따라 QFN 기판(1)의 전 두께 중 나머지 두께의 부분을 절단하였다. 이것으로 한하지 않고, 변형례로서, 우선, QFN 기판(1)의 짧은변방향에 따르는 절단선에 따라 QFN 기판(1)의 전 두께 중 일부분의 두께를 절삭하고, 다음에, 긴변방향에 따르는 절단선에 따라 QFN 기판(1)의 전 두께에 상당하는 부분을 절단하고, 최후에, 짧은변방향에 따르는 절삭홈에 따라 QFN 기판(1)의 전 두께 중 나머지 두께의 부분을 절단하여도 좋다.
각 실시례에서는, 피절단물로서, 긴변방향과 짧은변방향을 갖는 사각형의 형상을 갖는 QFN 기판(1)을 절단하는 경우를 나타내었다. 이것으로 한하지 않고, 정방형의 형상을 갖는 QFN 기판을 절단하는 경우에도 본 발명을 적용할 수 있다.
각 실시례에서는, 피절단물로서, 리드 프레임(2)상에 밀봉수지(8)를 형성한 QFN 기판(1)을 절단하는 경우를 나타내었다. 이것으로 한하지 않고, 피절단물에서의 기판으로서, 유리 에폭시 적층판, 프린트 배선판, 세라믹스 기판, 금속 베이스 기판, 필름 베이스 기판 등을 사용하고, 그 위에 밀봉수지를 형성한 밀봉완료 기판에 대해서도 본 발명을 적용할 수 있다.
기능 소자로서는, IC(Integrated Circuit), 트랜지스터, 다이오드 등의 반도체 소자 외에, 센서, 필터, 액추에이터, 발진자 등이 포함된다. 1개의 영역에 복수개의 기능 소자가 탑재되어도 좋다.
각 실시례에서는, 절단용 테이블(14)에 부착된 절단용 치구(15)(도 4A, 도 4B 참조)를 사용하여 피절단물을 고정하는 구성에 본 발명을 적용하였다. 이것으로 한하지 않고, 점착 테이프를 사용하여 피절단물을 고정하는 구성에 본 발명을 적용하여도 좋다.
또한, 실리콘 반도체나 화합물 반도체의 웨이퍼가 웨이퍼 상태인 채로 일괄 수지 밀봉된 웨이퍼 레벨 패키지와 같은 실질적으로 원형의 형상을 갖는 피절단물을 절단하는 경우에도, 여기까지 설명한 내용을 적용할 수 있다. 본 발명에서의 피절단물은, 2종류 이상의 재료에 의해 구성된 다층 구조체라면 좋다.
본 발명에 관한 제조 장치는, QFN 기판(1) 등의 다층 구조체를 절단함에 의해 QFN 제품(13) 등의 제품을 제조할 때에, 다음과 같이 동작한다. 그 동작은, 최종적으로 QFN 제품(13) 등을 제조하는 공정(최종 공정)에서, 그 최종 공정보다도 전에 형성된 절삭홈(23)에서의 회전날(12)이 QFN 기판(1)을 절단하는 동작이다. 이에 의거하여, 제조 장치가 다음의 순서로 동작하도록 제어되어도 좋다. 첫번째로, 짧은변방향에 따르는 복수의 절단선(10)에 따라, QFN 기판(1)의 전 두께에 상당하는 부분을 절단한다.
두번째로, 긴변방향에 따르는 복수의 절단선(9)에 따라 QFN 기판(1)의 전 두께 중 일부분의 두께를 절삭함에 의해, 절삭홈(23)을 형성한다. 세번째로, 긴변방향에 따르는 복수의 절단선(9)에 따라 형성된 절삭홈(23)에서, QFN 기판(1)에서의 전 두께 중 나머지 부분을 절단한다.
본 발명에 의하면, 최종 공정보다도 전의 공정에서 형성된 절삭홈(23)에서, 회전날(12)이 QFN 기판(1) 등의 다층 구조체를 절단하고, 최종적으로 QFN 제품(13) 등을 제조한다. 이것을 충족시키면, QFN 기판(1)을 테이블 절단용 테이블(14)에 재치할 때에, 리드 프레임(2)의 측의 면을 아래로 하여 재치하여도 좋다.
본 발명의 요점은, 피절단물을 절단함에 의해 개편화된 복수개의 제품을 제조할 때에, 다음의 구성을 채용하는 것이다. 그 구성은, 최종적으로 복수개의 제품을 제조하는 공정(최종 공정)에서, 그 최종 공정보다도 전의 공정에서 형성된 절삭홈에서 절단날이 피절단물을 절단하는 것이다. 환언하면, 본 발명의 요점은, 피절단물을 절단함에 의해 개편화된 복수개의 제품을 제조할 때에, 최종 공정에 피절단물의 전 두께 중 나머지 일부분의 두께를 절단하는 것이다.
이 본 발명의 요점을 충족시키면, 피절단물은, 다층 구조체라도 잘(자주), 실질적인 단층 구조체라도 좋다. 실질적인 단층 구조체의 예로서, 주면(主面)에 전자 회로, 액추에이터 등으로서 기능하는 기능 소자가 형성된, Si, SiC, SiN, GaN, 다이아몬드, 사파이어 등의 재료로 이루어지는 기판(웨이퍼)을 들 수 있다. 기타, 단층 구조체의 예로서, 유리, 세라믹스계 재료를 들 수 있다. 이들의 재료는 경(硬) 취성(脆性) 재료이므로, 재료가 절단될 때에 치핑(이빠짐), 크랙(잔금) 등의 부적합함이 발생하기 쉽다.
본 발명에 의하면, 실질적인 단층 구조체를 절단하여 최종적으로 제품을 완성시키는 경우에 있어서, 가공 부하를 저감할 수 있다. 이에 의해, 첫번째로, 절단용 치구에서의 소정의 위치로부터 제품이 어긋나거나 비산하거나 하는 것을 방지할 수 있다. 따라서 제품을 제조할 때에 양품률을 향상할 수 있다. 두번째로, 제품에서의 치핑, 크랙 등의 부적합함의 발생을 방지할 수 있다. 따라서 제품을 제조할 때에 제품의 품질을 향상할 수 있다.
피절단물이 다층 구조체인 경우, 및, 실질적인 단층 구조체인 경우의 어느 것에서도, 본 발명에 관한 제조 장치는 다음 3개의 동작을 행한다.
(1) 제1의 방향에 따른 복수의 절단선에서, 회전날이 피절단물의 전 두께에 상당하는 부분을 절단한다.
(2) 제1의 방향에 교차하는 제2의 방향에 따른 복수의 절단선에서, 회전날이 피절단물의 전 두께 중 일부분의 두께를 절삭함에 의해, 절삭홈을 형성한다.
(3) 제2의 방향에 따라 형성된 절삭홈에서, 회전날이 피절단물의 전 두께 중 나머지 두께의 부분을 절단한다.
상술한 (1)∼(3)의 동작이 행하여지는 순서는, 동작(1), 동작(2), 동작(3)의 순서라도 좋고, 동작(2), 동작(1), 동작(3)의 순서라도 좋다.
상술한 동작(2)에서는, 회전날이 피절단물의 전 두께 중 상측에서의 일부분의 두께를 절삭한다. 상술한 동작(3)에서는, 회전날이 피절단물의 전 두께 중 하측에서 나머지 두께(전 두께로부터, 동작(2)에서 절삭한 일부분의 두께를 공제한 나머지 두께)를 절단한다. 따라서 동작(2) 및 동작(3)의 어느 경우에도, 회전날이 피절단물의 전 두께를 일괄하여 절단하는 경우에 비교하여, 회전날과 피절단물이 받는 가공 부하가 저감된다. 이에 의해, 동작(2)에서는, 제품의 상연 부근에서의 치핑, 크랙 등의 부적합함의 발생을 방지할 수 있다. 동작(3)에서는, 절단용 치구에서의 소정의 위치로부터 제품이 어긋나거나 비산하거나 하는 것을 방지할 수 있다.
피절단물이 한층 큰 경도(硬度)를 갖는 경우 또는 피절단물이 더욱 큰 취성을 갖는 경우에는, 환언하면, 피절단물이 한층 큰 난절삭성을 갖는 경우에는, 본 발명에 관한 제조 장치는 다음 4개의 동작을 행한다.
(1) 제1의 방향에 따른 복수의 절단선에서, 회전날이 피절단물의 전 두께 중 일부분의 두께를 절삭함에 의해, 절삭홈을 형성한다.
(2) 제1의 방향에 따라 형성된 절삭홈에서, 회전날이 피절단물의 전 두께 중 나머지 두께를 절단한다.
(3) 제1의 방향에 교차하는 제2의 방향에 따른 복수의 절단선에서, 회전날이 피절단물의 전 두께 중 일부분의 두께를 절삭함에 의해, 절삭홈을 형성한다.
(4) 제2의 방향에 따라 형성된 절삭홈에서, 회전날이 피절단물의 전 두께 중 나머지 두께를 절단한다.
상술한 4개의 동작은, 피절단물이 다층 구조체인 경우, 및, 실질적인 단층 구조체인 경우의 어느 것에서도 적용된다. 상술한 (1)∼(4)의 동작이 행하여지는 순서는 다음 2개의 순서를 모두 충족시키면 좋다. 첫번째로, 동작(1)의 후에 동작(2)이 행하여지는 것이다. 두번째로, 동작(3)의 후에 동작(4)이 행하여지는 것이다. 회전기구(30)에 의한 절단용 테이블(14)의 회전 회수(도 5A∼도 8 참조)를 최소로 한다는 견지로부터, 동작의 순서가, 동작(1), 동작(2), 동작(3), 동작(4)의 순서, 또는, 동작(3), 동작(4), 동작(1), 동작(2)의 순서인 것이 바람직하다. 상술한 4개의 동작을 적절하게 행함에 의해, 제품의 상연 부근에서의 치핑, 크랙 등의 발생과, 절단용 치구에서의 소정의 위치로부터의 제품의 어긋남, 비산 등의 발생을, 방지할 수 있다.
정리하면, 피절단물이 큰 난절삭성을 갖는 경우에 있어서, 본 발명에 관한 제조 장치는 다음의 동작을 행한다. 제1의 방향에 따른 복수의 절단선에서, 회전날이 피절단물을 N단계의 절삭에 의해 절단한다(N은, N≥1이 되는 정수). 제2의 방향에 따른 복수의 절단선에서, 회전날이 피절단물을 M단계의 절삭에 의해 절단한다(M은, M≥2가 되는 정수). 피절단물의 난절삭성이 절삭하는 방향에 의해 다른 경우에는, 큰 난절삭성을 갖는 방향에 따라 절단한 단계수를, 작은 난절삭성을 갖는 방향에 따라 절단하는 단계수보다도 크게 할 수 있다.
본 발명의 실시의 형태에 관해 설명하였지만, 금회 개시된 실시의 형태는 모든 점에서 예시이고 제한적인 것이 아니라고 생각되어야 할 것이다. 본 발명의 범위는 청구의 범위에 의해 나타나고, 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함되는 것이 의도된다.
1 : QFN 기판(피절단물)
2 : 리드 프레임(기판)
3 : 반도체 칩(기능 소자)
4 : 다이 패드
4a : 다이 패드의 하면
5 : 리드
5a : 리드의 하면
5b : 리드의 측면
6 : 타이 바
7 : 본딩 와이어
8 : 밀봉수지
9 : 절단선(제1의 절단선, 제2의 절단선)
10 : 절단선(제2의 절단선, 제1의 절단선)
11 : 영역
12 : 회전날
13 : QFN 제품(제품)
14 : 절단용 테이블(테이블)
15 : 절단용 치구
16 : 금속 플레이트
17 : 수지 시트
18 : 돌기부
19 : 흡착구멍
20 : 공간
21, 22 : 절단홈
23 : 절삭홈
24, 26 : 절단흔적
25 : 중간체
27 : 제조 장치
28 : 기판 공급 기구
29 : 이동 기구
30 : 회전기구
31 : 스핀들
32 : 검사용 테이블
33 : 절단완료의 QFN 기판
34 : 트레이
A : 기판 공급 모듈
B : 기판 절단 모듈
C : 검사 모듈
CTL : 제어부

Claims (14)

  1. 제조 장치로서,
    제1의 방향에 따른 복수의 제1의 절단선과, 상기 제1의 방향에 교차하는 제2의 방향에 따른 복수의 제2의 절단선과, 상기 제1의 절단선 및 상기 제2의 절단선에 의해 각각 둘러싸이는 복수의 영역을 갖는 피절단물을 절단함에 의해, 상기 복수의 영역의 각각에 대응하는 복수의 제품을 제조할 때에 사용되는 제조 장치로서,
    상기 피절단물이 재치되는 테이블과,
    상기 피절단물을 절단하는 회전날과,
    상기 테이블과 상기 회전날을 상대적인 이동 속도에 의해 상대적으로 이동시키는 이동 기구와,
    적어도 상기 회전날의 회전과 상기 이동 기구에 의한 이동을 제어하는 제어부를 구비하고,
    상기 제어부는, 상기 제조 장치가 다음의 동작을 행하도록 상기 제조 장치를 제어하고,
    (1) 상기 복수의 제1의 절단선에서, 상기 회전날이 상기 피절단물을 제1의 이동 속도에 의해 절단하는 제1의 동작;
    (2) 상기 복수의 제2의 절단선에서, 상기 회전날이 상기 피절단물의 전 두께 중 일부분의 두께를 제2의 이동 속도에 의해 절삭함에 의해, 절삭홈을 형성하는 제2의 동작;
    (3) 상기 절삭홈에서, 상기 회전날이 상기 피절단물의 전 두께 중 나머지 두께를 제3의 이동 속도에 의해 절단하는 제3의 동작;
    상기 제1 내지 제3의 동작은, 상기 제2의 동작, 상기 제1의 동작 및 상기 제3의 동작의 순서로 행하여지고, 상기 제1 내지 제3의 동작에 의해 상기 피절단물이 개편화되고,
    상기 절삭홈에서의 나머지 두께에 위치하는 부분은 밀봉수지로 이루어지고,
    상기 제2의 이동 속도와 상기 제3의 이동 속도는 같은 방향의 속도인 것을 특징으로 하는 제조 장치.
  2. 제1항에 있어서,
    상기 피절단물은, 기판과, 상기 기판에서의 상기 복수의 영역에서 각각 마련된 기능 소자를 포함하는 것을 특징으로 하는 제조 장치.
  3. 제1항에 있어서,
    상기 피절단물은, 기판과, 상기 기판에서의 상기 복수의 영역에서 각각 마련된 기능 소자와, 상기 기능 소자를 보호하는 밀봉수지를 포함하는 것을 특징으로 하는 제조 장치.
  4. 제3항에 있어서,
    상기 기판은 리드 프레임이고,
    상기 회전날의 두께가 상기 리드 프레임에 포함되는 타이 바의 폭보다도 큰 것을 특징으로 하는 제조 장치.
  5. 제4항에 있어서,
    상기 복수의 제품은 QFN인 것을 특징으로 하는 제조 장치.
  6. 제1항에 있어서,
    상기 제3의 이동 속도가 상기 제2의 이동 속도에 비교하여 같은 또는 느린 것을 특징으로 하는 제조 장치.
  7. 제1의 방향에 따른 복수의 제1의 절단선과, 상기 제1의 방향에 교차하는 제2의 방향에 따른 복수의 제2의 절단선과, 상기 제1의 절단선 및 상기 제2의 절단선에 의해 각각 둘러싸이는 복수의 영역을 갖는 피절단물을 절단함에 의해, 상기 복수의 영역의 각각에 대응하는 복수의 제품을 제조하는 제조 방법으로서,
    상기 피절단물이 재치되는 테이블과, 상기 피절단물을 절단하는 회전날과, 상기 테이블과 상기 회전날을 상대적인 이동 속도에 의해 상대적으로 이동시키는 이동 기구를 갖는 제조 장치를 준비하는 공정과,
    상기 복수의 제1의 절단선에서, 상기 회전날이 상기 피절단물을 제1의 이동 속도에 의해 절단하는 제1의 공정과,
    상기 복수의 제2의 절단선에서, 상기 회전날이 상기 피절단물의 전 두께 중 일부분의 두께를 제2의 이동 속도에 의해 절삭함에 의해, 절삭홈을 형성하는 제2의 공정과,
    상기 절삭홈에서, 상기 회전날이 상기 피절단물의 전 두께 중 나머지 두께를 제3의 이동 속도에 의해 절단하는 제3의 공정을 구비하고,
    상기 제1 내지 제3의 공정은, 상기 제2의 공정, 상기 제1의 공정 및 상기 제3의 공정의 순서로 행하여지고, 상기 제1 내지 제3의 공정에 의해 상기 피절단물이 개편화되고,
    상기 절삭홈에서의 나머지 두께에 위치하는 부분은 밀봉수지로 이루어지고,
    상기 제2의 이동 속도와 상기 제3의 이동 속도는 같은 방향의 속도인 것을 특징으로 하는 제조 방법.
  8. 제7항에 있어서,
    상기 피절단물은, 기판과, 상기 기판에서의 상기 복수의 영역에서 각각 마련된 기능 소자를 포함하는 것을 특징으로 하는 제조 방법.
  9. 제7항에 있어서,
    상기 피절단물은, 기판과, 상기 기판에서의 상기 복수의 영역에서 각각 마련된 기능 소자와, 상기 기능 소자를 보호하는 밀봉수지를 포함하는 것을 특징으로 하는 제조 방법.
  10. 제9항에 있어서,
    상기 기판은 리드 프레임이고,
    상기 회전날의 두께가 상기 리드 프레임에 포함되는 타이 바의 폭보다도 큰 것을 특징으로 하는 제조 방법.
  11. 제10항에 있어서,
    상기 복수의 제품은 QFN인 것을 특징으로 하는 제조 방법.
  12. 제7항에 있어서,
    상기 제3의 이동 속도가 상기 제2의 이동 속도에 비교하여 같은 또는 느린 것을 특징으로 하는 제조 방법.
  13. 제1항에 있어서,
    상기 피절단물은 기판을 포함하고,
    상기 제2의 동작에서는, 상기 피절단물의 절단 전에 있어서의 긴변방향에 따라 상기 피절단물 중 적어도 상기 기판을 절단하고,
    상기 제1의 동작에서는, 상기 피절단물의 절단 전에 있어서의 짧은변방향에 따라 상기 피절단물의 전 두께를 절단하고,
    상기 제3의 동작에서는, 상기 피절단물의 절단 전에 있어서의 긴변방향에 따라 상기 피절단물의 나머지 두께를 절단하는 것을 특징으로 하는 제조 장치.
  14. 제7항에 있어서,
    상기 피절단물은 기판을 포함하고,
    상기 제2의 공정에서는, 상기 피절단물의 절단 전에 있어서의 긴변방향에 따라 상기 피절단물 중 적어도 상기 기판을 절단하고,
    상기 제1의 공정에서는, 상기 피절단물의 절단 전에 있어서의 짧은변방향에 따라 상기 피절단물의 전 두께를 절단하고,
    상기 제3의 공정에서는, 상기 피절단물의 절단 전에 있어서의 긴변방향에 따라 상기 피절단물의 나머지 두께를 절단하는 것을 특징으로 하는 제조 방법.
KR1020160024826A 2015-03-04 2016-03-02 제조 장치 및 제조 방법 Active KR101779701B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015042803A JP6525643B2 (ja) 2015-03-04 2015-03-04 製造装置及び製造方法
JPJP-P-2015-042803 2015-03-04

Publications (2)

Publication Number Publication Date
KR20160108170A KR20160108170A (ko) 2016-09-19
KR101779701B1 true KR101779701B1 (ko) 2017-10-10

Family

ID=56847225

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160024826A Active KR101779701B1 (ko) 2015-03-04 2016-03-02 제조 장치 및 제조 방법

Country Status (5)

Country Link
JP (1) JP6525643B2 (ko)
KR (1) KR101779701B1 (ko)
CN (1) CN105938808B (ko)
MY (1) MY173537A (ko)
TW (1) TWI618193B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6800745B2 (ja) * 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
JP7043346B2 (ja) * 2018-05-18 2022-03-29 株式会社ディスコ 切削装置
JP2020088262A (ja) * 2018-11-29 2020-06-04 株式会社ディスコ パッケージ基板の分割方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3521325B2 (ja) 1999-07-30 2004-04-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
JP2011211159A (ja) * 2010-03-10 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法
JP2014108491A (ja) * 2012-12-03 2014-06-12 Towa Corp 電子部品製造用の切断装置及び切断方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2592489B2 (ja) * 1988-03-18 1997-03-19 富士通株式会社 ウエハダイシング方法
JPH0574932A (ja) * 1991-09-17 1993-03-26 Fujitsu Ltd 半導体ウエハのダイシング方法
JP3229035B2 (ja) * 1992-09-25 2001-11-12 ローム株式会社 シリコンウエハーの切断方法
JP2002343817A (ja) 2001-05-11 2002-11-29 Tomoegawa Paper Co Ltd 半導体装置ユニット
JP2003031526A (ja) * 2001-07-16 2003-01-31 Mitsumi Electric Co Ltd モジュールの製造方法及びモジュール
JP2006222359A (ja) * 2005-02-14 2006-08-24 Hitachi Cable Ltd 発光ダイオードアレイの製造方法
US7694688B2 (en) * 2007-01-05 2010-04-13 Applied Materials, Inc. Wet clean system design
JP2009170501A (ja) * 2008-01-11 2009-07-30 Disco Abrasive Syst Ltd 切削装置
JP2011035142A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 回路装置の製造方法
US8801307B2 (en) * 2009-09-25 2014-08-12 Nikon Corporation Substrate cartridge, substrate processing apparatus, substrate processing system, control apparatus, and method of manufacturing display element
JP2011159679A (ja) * 2010-01-29 2011-08-18 Furukawa Electric Co Ltd:The チップの製造方法
US9349679B2 (en) * 2010-08-31 2016-05-24 Utac Thai Limited Singulation method for semiconductor package with plating on side of connectors
JP5899614B2 (ja) * 2010-11-26 2016-04-06 大日本印刷株式会社 リードフレームおよびリードフレームの製造方法
JP2013069814A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp 半導体装置の製造方法
JP6111168B2 (ja) * 2013-08-23 2017-04-05 株式会社ディスコ パッケージ基板の分割方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3521325B2 (ja) 1999-07-30 2004-04-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
JP2011211159A (ja) * 2010-03-10 2011-10-20 Renesas Electronics Corp 半導体装置の製造方法
JP2014108491A (ja) * 2012-12-03 2014-06-12 Towa Corp 電子部品製造用の切断装置及び切断方法

Also Published As

Publication number Publication date
JP2016162973A (ja) 2016-09-05
CN105938808B (zh) 2018-10-26
JP6525643B2 (ja) 2019-06-05
TWI618193B (zh) 2018-03-11
TW201701409A (zh) 2017-01-01
MY173537A (en) 2020-02-03
KR20160108170A (ko) 2016-09-19
CN105938808A (zh) 2016-09-14

Similar Documents

Publication Publication Date Title
KR101803183B1 (ko) 반도체 장치 및 그 제조 방법
US20070275543A1 (en) Manufacturing method of a semiconductor device
US8293575B2 (en) Manufacturing method of semiconductor device
KR20180077028A (ko) 반도체 패키지의 제조 방법
TWI426569B (zh) 包含具有釋放主動區的晶粒之積體電路封裝件系統
KR101779701B1 (ko) 제조 장치 및 제조 방법
CN110970296A (zh) 半导体封装的制造方法
JP2005039088A (ja) 切削方法、切削装置及び半導体装置の製造方法
KR20150135412A (ko) 반도체 장치
JP6193665B2 (ja) 半導体装置の製造方法
JP4970388B2 (ja) 半導体装置及び半導体装置の製造方法
KR101673649B1 (ko) 반도체 디바이스 및 그 제조 방법
US20080305576A1 (en) Method of reducing warpage in semiconductor molded panel
JP2011211159A (ja) 半導体装置の製造方法
JP2005150350A (ja) 半導体装置の製造方法
JP2006344898A (ja) 半導体装置及びその製造方法
JP5286303B2 (ja) 半導体装置の製造方法
US11081438B2 (en) Method of manufacturing semiconductor device
JP2017183511A (ja) 半導体装置の製造方法
JP2008153491A (ja) 半導体装置の製造方法
JP2006245459A (ja) 半導体装置の製造方法
JP2008071873A (ja) 半導体装置の製造方法
JP4643464B2 (ja) パッケージ基板の分割方法および分割装置
JP2007335445A (ja) 半導体装置の製造方法
KR20070042336A (ko) 단일 블레이드를 이용한 이중 소잉 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20160302

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20170105

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20170714

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20170912

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20170912

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20220902

Start annual number: 6

End annual number: 6