[go: up one dir, main page]

JP4970388B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4970388B2
JP4970388B2 JP2008226236A JP2008226236A JP4970388B2 JP 4970388 B2 JP4970388 B2 JP 4970388B2 JP 2008226236 A JP2008226236 A JP 2008226236A JP 2008226236 A JP2008226236 A JP 2008226236A JP 4970388 B2 JP4970388 B2 JP 4970388B2
Authority
JP
Japan
Prior art keywords
sealing material
hole
conductive member
semiconductor chip
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008226236A
Other languages
English (en)
Other versions
JP2010062316A (ja
Inventor
啓 東條
智之 木谷
知洋 井口
隆博 相澤
秀夫 西内
昌子 大石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008226236A priority Critical patent/JP4970388B2/ja
Priority to US12/546,916 priority patent/US8193643B2/en
Publication of JP2010062316A publication Critical patent/JP2010062316A/ja
Application granted granted Critical
Publication of JP4970388B2 publication Critical patent/JP4970388B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Description

本発明は、半導体チップを組み込んだ半導体装置及び半導体装置の製造方法に関する。
従来半導体装置は、以下の特許文献１に示される表面実装部品のように半導体チップと外部電極との間の電気的接続をボンディングワイヤを使用して行っていた。例えば、ワイヤボンディングを使用した半導体装置を簡易に示す図３９を用いて説明すると、半導体装置１０００は、その表面と裏面の両面にそれぞれ表面側電極１００１ａと裏面側電極１００１ｂとを有する半導体チップ１００１を備えている。この半導体チップ１００１は、その裏面側電極１００１ｂと図示しない導電性部材を介して外部電極１００２が接続されるとともに、半導体チップ１００１の表面側電極１００１ａは外部電極１００３との間をボンディングワイヤ１００４によって接続されている。この半導体装置１０００は、封止樹脂１００５によって気密に封止されている。半導体装置１０００は、基板１００６に設けられた配線パッド１００７と外部電極１００２及び１００３とが図示しない導電性部材を介して接続されることで電気的に接続されている。
また、その他の小型電子部品の形態としては、例えば、図４０に示すような形態も挙げることができる。この半導体装置１０１０は、積層コンデンサ１０１１とその両端に接続された一対の外部電極１０１２，１０１２から構成されている。積層コンデンサ１０１１内には図示しない半導体チップが納められている。この外部電極１０１２，１０１２は積層コンデンサ１０１１と接続されている面を除く５つの面がそれぞれ電極となっている。そして基板１０１３上に設けられた配線パッド１０１４上に外部電極１０１２，１０１２が載置され、図４０に示すように配線パッド１０１４から外部電極１０１２，１０１２にかけてはんだ１０１５が盛られ、これにより基板１０１３と半導体装置１０１０とは電気的に接続される。
特開２００６−２７８５２０号公報
しかしながら、上述した特許文献１に開示された構成をもつボンディングワイヤを使用した半導体装置の場合、次のような問題点がある。
すなわち、携帯電話等、電子機器の普及に伴って、例えば、電子部品の電気特性の向上等が求められているが、このボンディングワイヤを使用した半導体装置では、ボンディングワイヤの部分で電気抵抗値が増加してしまうため電気特性の向上を図ることは難しい。また、図３９にも示されているように、半導体チップ１００１の表面側電極１００１ａから外部電極１００３への接続は１対１であり、個々に接続を行うことになるため製造工程の削減及び製造時間の短縮を図ることができず、結果として生産性の向上を図れない。
また、図４０に示すような積層コンデンサ内に半導体チップを封止した構造の場合、ボンディングワイヤを使用しない分ボンディングワイヤを使用した半導体装置１０００に比べて電気特性の向上は図れるものの、半導体チップの封止時に内部の素子が壊れてしまうといった問題が生じうる。すなわち、図４０に示す積層コンデンサ１０１１は、硬い絶縁物質層を積層して素子（導体）を挟み込み熱圧着を行って製造するが、半導体チップを実装する場合は、熱圧着時に半導体チップにかかる負荷によって半導体チップに損傷を与える場合があり、製造の歩留まりが悪くなってしまう。
また、半導体チップとその半導体チップを挟む部材との間で信頼性試験や落下による衝撃によって接着界面の剥離が生ずる可能性もある。このことも製造の歩留まりを悪くする一因となり得る。
さらに、図３９または図４０のいずれに示される半導体装置においても極性の表示が必要となるが、個々の半導体装置ごとにそれぞれ極性の表示を行わなければならないとすると生産性の向上を図ることができない。
また、いずれの半導体装置もその製造工程に個片化された半導体チップや素子をマウンタ装置を使用して電極や樹脂基板上に載置する工程が設けられている。この工程は半導体チップや素子を吸着、ピックアップ、移動、載置、吸着オフ、次の半導体チップ等の吸着という流れを辿るため、載置工程に時間がかかる。同時に、半導体チップや素子の載置位置の精度はマウンタ装置の装置精度に依存することになるため、載置位置を精度良くするのにも限界がある。
本発明は上記課題を解決するためになされたものであり、本発明の目的は、ボンディングワイヤを使用しない構造を備えることで電気特性を向上させつつ高い信頼性を確保し、製造時間の短縮を進めて生産性の向上を図ることの可能な半導体装置及び半導体装置の製造方法を提供することである。
本発明の実施の形態に係る第１の特徴は、半導体装置において、第１の表面に半導体素子の第１の電極が配設され、第１の表面と対向する第２の表面に半導体素子の第２の電極が配設された半導体チップと、半導体チップを封止するとともに、第１の電極及び第２の電極の領域が露出するように第１の孔及び第２の孔が設けられた封止材と、第１の孔を介して半導体チップの第１の表面に接続された第１の導電性部材と、第２の孔を介して半導体チップの第２の表面に接続された第２の導電性部材と、第１の導電性部材及び第２の導電性部材の封止材と接しない５面を覆うめっき膜と、を備え、第１の孔は、第１の導電性部材側の孔径の方が第１の表面側の孔径よりも広く形成されることによって、第１の孔の側面が第１の表面と成す角度が９０度未満に設定され、第２の孔は、第２の導電性部材側の孔径の方が第２の表面側の孔径よりも広く形成されることによって、第２の孔の側面が第２の表面と成す角度が９０度未満に設定されている。
本発明の実施の形態に係る第２の特徴は、半導体装置の製造方法において、ウェハの一方の面に第１の封止材を熱圧着して硬化させる工程と、ウェハの他方の面からウェハの一方の面に向けて第１の封止材との接着面までウェハをダイサーで切断する工程と、他方の面に第２の封止材を載置し熱圧着により硬化させる工程と、半導体チップの第１の表面及び第２の表面に配設された第１の電極及び第２の電極が露出するように第１の封止材に第１の孔を、第２の封止材に第２の孔を設ける工程と、第１の孔及び第２の孔に充填するとともに、第１の封止材及び第２の封止材の全面にめっき処理を行い第１の導電性部材及び第２の導電性部材を形成する第１のめっき処理工程と、隣接する半導体チップ間を切断し個片化する工程と、第１の導電性部材及び第２の導電性部材上にめっき処理を行い、めっき膜を形成する第２のめっき処理工程とを備える。
本発明によれば、ボンディングワイヤを使用しない構造を備えることで電気特性を向上させつつ高い信頼性を確保し、製造時間の短縮を進めて生産性の向上を図ることの可能な半導体装置及び半導体装置の製造方法を提供することができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置１の全体は、図１に示すような略直方体の形状をしている。半導体装置１には一対の外部電極としての役割を果たす導電性部材２，２が設けられている。半導体装置１にはこれら一対の導電性部材２，２に挟まれるように封止材３によって封止されている領域が設けられている。この封止材３は、半導体装置１の内部に設けられている半導体チップ５（図１では図示せず）を封止している。一対の導電性部材２，２にはそれぞれめっき処理が施され、導電性部材２が封止材３と接する面以外の５面がめっき膜４に覆われ、５面電極の外部電極を形成している（図１ではめっき膜４を表わしていない）。封止材３の色は任意に変更可能であり、半導体チップ５を封止するにあたって色の異なる状封止材３を用いることで、半導体装置１の極性を表示させることも可能となる。なお、この半導体装置１は、上述した図４０に示すような態様で用いられる。
図２は、図１に示す半導体装置１をＡ−Ａ線で切断した状態を示す断面図である。半導体チップ５は、略直方体形状をしており、その短手方向が半導体装置１の長手方向と平行となるように配置されている。半導体チップ５は、第１の表面５ａに半導体素子の第１の電極５ａ１が配設され、第１の表面５ａと対向する第２の表面５ｂに半導体素子の第２の電極５ｂ１が配設されている。なお、ここでは説明の便宜上、「第１の表面５ａ」、「第２の表面５ｂ」を特定し、それぞれに配設される電極を「第１の電極５ａ１」、「第２の電極５ｂ１」と表わしているが、いずれを「第１」、「第２」と表わしても構わない。
この半導体チップ５の第１の表面５ａには第１の導電性部材２ａが接続され、第２の表面５ｂには第２の導電性部材２ｂが接続される。これら第１の導電性部材２ａ及び第２の導電性部材２ｂのそれぞれがめっき処理によって形成され、さらにめっきで設けた（外装）めっき膜４ａ，４ｂに覆われ、上述したように５面電極を形成する。
すなわち、図２に示されているように半導体チップ５は半導体装置１の長手方向略中央に位置し、第１の電極５ａ１，第２の電極５ｂ１に接続されている第１の導電性部材２ａ，第２の導電性部材２ｂによって挟まれている。また、一対の導電性部材２にはさらに半導体チップ５を封止する封止材３も挟むように構成されている。
第１の電極５ａ１，第２の電極５ｂ１と第１の導電性部材２ａ，第２の導電性部材２ｂとの接続部は、図２の断面図に示されているようにめっき膜４から半導体チップ５の電極に向けてテーパがかかった形状とされている。但し、この接続部の形状はどのような形状であっても構わない。
また、半導体チップ５の電極が設けられている第１の表面５ａ及び第２の表面５ｂの表面積の大きさは、第１の導電性部材２ａと第２の導電性部材２ｂの表面積よりも小さい。半導体チップ５の大きさをこのような寸法にすることで、半導体チップ５を半導体装置１の内部中央に配置させることができ、半導体チップ５の周囲を封止材３によって覆い封止することができる。
次に、本発明の第１の実施の形態にかかる半導体装置１の製造方法について、ワークの断面図である図３ないし図８を用いて説明する。
まず、第１の封止材３ａを用意する。この封止材３は、一旦特定の温度（例えば、１３０℃）まで加熱すると溶融し封止材全体が流動化するが、さらに加熱し、例えば１７５℃に達すると硬化するという特徴を有している。封止材が流動化したときに加圧することで、任意の形状に成形することも可能であり機械加工性に優れる。また、封止材の材料物性を変更することなく色のみを変更することも可能である。
なお、本発明の第１の実施の形態においては、封止材をシート状に形成したシート状封止材３が用いられるが、その他、液状樹脂やタブレット樹脂等の封止材を用いても良い。また、第１の封止材３ａと同様、後述する第２の封止材３ｂもシート状封止材等が好適に用いられる。さらに、この封止材３の厚さは、半導体チップ５を挟んで接続される導電性部材２の厚みに従って種々のものが選択され得る。このシート状封止材３の厚さは半導体装置１の外形寸法に影響を与える。
図３に示すように、この第１の封止材３ａに半導体素子を形成したウェハＷの一方の面を、例えば、ラミネータを使用して貼付する。このウェハＷは個片化して半導体チップとする前の状態である。
次に、第１の封止材３ａに貼付された状態のウェハＷをブレードでダイシングして個々の半導体チップ５として個片化する。ダイシングは、第１の封止材３ａが貼付されていないウェハＷの他方の面から一方の面に向けて行われる。図４に示されているように、ダイシングはウェハＷ部分のみに対して行われ、ウェハＷの一方の面に貼付されている第１の封止材３ａは切断されない。従って、ウェハＷ上に形成された半導体素子が個々に切断され半導体チップ５となるが、個々に切断された半導体チップ５は一方の面に貼付されている第１の封止材３ａによって固定されているため、ばらばらになってしまうことはない。
すなわち、従来は封止材上に位置合わせを行った上でマウンタを使用して個々の半導体チップを個別にマウントしていたが、図３及び図４を利用して上述したような工程を採用することで、マウント装置を利用して半導体チップを個別にマウントしたのと同じ状態を作出することができるのでマウンタ装置を使用する必要がない。そのため、半導体装置の製造工程において封止材上に半導体チップを載置するために必要とされる製造時間を短縮することが可能となり、タクトタイムの低減による生産性向上を図ることができる。
併せて、従来の個々の半導体チップを封止材上に載置する際の精度は、使用するマウンタ装置の装置精度に依存することになるが、上述した工程を採用すればウェハを切断するだけで封止材上に半導体チップが載置された状態を現出させることができる。従って、位置精度はウェハ上に半導体素子を形成する際のマスク精度に依存することになり、位置精度の大幅な向上が見込める。
次に、図４の状態にされた半導体チップ５の他方の面に上述した、例えばシート状の第２の封止材３ｂを載置する。この状態で第１の封止材３ａ及び第２の封止材３ｂを挟み込むように、例えば熱プレス機を使用して加熱、加圧すると、封止材が溶融して隣接する半導体チップ５，５の間にも封止材が入り込み、硬化することによって図５に示すような状態となる。なお、第１の封止材３ａと第２の封止材３ｂとが溶融、硬化することによって半導体チップ５の周囲を被覆した状態をにある封止材を「封止材３」と表わす。
図５に示す状態では、半導体チップ５の第１の表面５ａ及び第２の表面５ｂ上にそれぞれ設けられている第１の電極５ａ１、第２の電極５ｂ１は封止材３によって覆われ、樹脂封止された状態となっている。
図６は、図５に示す半導体チップ５が封止材３に封止された状態から、半導体チップ５の表面に設けられた電極と導電性部材を接続するための孔を封止材３に設けた状態を示している。なお、図３ないし図５では半導体チップ５を封止する第１の封止材３ａをウェハＷの下側になるように、第２の封止材３ｂがウェハＷの上側となるように表わしているが、図６以下の図面では説明の都合上封止されたウェハＷを反転させて示している。すなわち、図６ないし図８では、半導体チップ５の下側に示される封止材３は第２の封止材３ｂであり、半導体チップ５の上側に示される封止材３は第１の封止材３ａである。
封止材３へは、例えばレーザやドリルを使用して第１の表面５ａには第１の孔３ａ１が、第２の表面５ｂには第２の孔３ｂ１が形成される。この第１の孔３ａ１は、半導体チップ５の第１の表面５ａに設けられている第１の電極５ａ１まで到達するように設けられる。また第２の孔３ｂ１は、半導体チップ５の第２の表面５ｂに設けられている第２の電極５ｂ１まで到達するように設けられる。
なお、本発明の第１の実施の形態においては第１の孔３ａ１、第２の孔３ｂ１のいずれも第１の電極５ａ１、第２の電極５ｂ１に向けてテーパがかかった形状に設けられているが、これら孔の形状に関しては第１の電極５ａ１及び第２の電極５ｂ１と導電性部材との間で導通が確保できるのであれば、半導体装置１の特性との関係でどのような形状に形成されても良い。
第１の封止材３ａ及び第２の封止材３ｂとに導通路としての第１の孔３ａ１、第２の孔３ｂ１が設けられた後に、封止材３の上から全面にめっき処理を施して第１の導電性部材２ａ、第２の導電性部材２ｂが形成される（図７参照）。第１の導電性部材２ａ、第２の導電性部材２ｂ（以下、適宜「導電性部材２」と表わす。）は、例えば無電解めっきによって形成される銅（Ｃｕ）の金属薄膜上に電気めっきを用いて銅（Ｃｕ）を形成し、孔を形成する（ビアフィリングめっきを行う）。さらに外部電極となる銅（Ｃｕ）膜が上下面に任意の厚さで形成される。導電性部材２としての役割を果たすことができるのであれば、半導体装置１の機械的、電気的特性に配慮して銅（Ｃｕ）の他、ニッケル（Ｎｉ）等どのような金属を用いても良い。
そして、図８の破線に示すように隣接する半導体チップ５，５の間（以下、適宜このような「ストリート部」という）を半導体チップ５，５の間隔より細いブレードでダイシングする。切断されて個々の半導体装置となった後に、例えばバレルめっき、或いは、はんだめっき液に浸すことによって第１の導電性部材２ａ及び第２の導電性部材２ｂの部分に（外装）めっき膜４が形成され、図１に示すような個々の半導体装置１が形成される。なお、このめっき処理は、第１の導電性部材２ａ、第２の導電性部材２ｂの表面に単層でも良く、また、銀めっき、はんだめっき等を複数積層しても良い。特にはんだめっき、或いは、ニッケル（Ｎｉ）錫（Ｓｎ）めっきを最も外側に使用することにより、半導体装置１を基板と接続する際に用いられるはんだとの濡れ性が良くなるとともに、その表面保護も可能である。
以上のような工程を採用することによって、ボンディングワイヤを使用しない構造を備えることで電気特性を向上させつつ高い信頼性を確保し、製造時間の短縮を進めて生産性の向上を図ることの可能な半導体装置及び半導体装置の製造方法を提供することができる。
さらには、封止材に半導体チップを載置する際、マウンタ装置を使用しての個々の半導体チップを封止材上にマウントするマウント工程がないことから、特に製造タクトの低減、位置精度の向上を図ることができ、結果として半導体装置の低価格化にも寄与することができる。
なお、本発明の実施の形態における半導体装置は５面電極を採用することにより、上述した効果の他に、半導体装置を基板に実装した場合にはんだの接合状態を視認することができる、外部電極と基板との間のはんだが十分なフィレットを形成することができるため衝撃等の外力による破損が少なくなる等、５面電極を採用することによる実装時における優位な効果も併せて備えている点は改めて言うまでもない。
（第２の実施の形態）
次に本発明における第２の実施の形態について説明する。なお、第２の実施の形態において、上述の第１の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
第２の実施の形態における半導体装置１０は、その外観形状、及び製造方法が第１の実施の形態における半導体装置１と相違する。図９に示す半導体装置１０の断面図に明らかなように、半導体装置１０においては、半導体チップ５及び半導体チップ５を封止する封止材３が半導体装置１０の４面に渡り凸条帯Ｃを形成している。
すなわち、５面電極は半導体チップ５の第１の表面５ａに対向する１面と、この１面と垂直となり、この１面を構成する４辺にを共有する４つの面を持つ第１の導電性部材２ａにめっき膜４を形成することによって構成されている。第２の表面５ｂと対向する１面を含めてなる５面電極も同様に構成される。第１の実施の形態における半導体装置１では図１にも明らかなように、この４面は第１の表面５ａ対向する１面と第２の表面５ｂ対向する１面との間において面一に形成されている。
一方、第２の実施の形態における半導体装置１０では、半導体装置１において面一に形成されていた４面の中央部を取り囲むように凸条帯Ｃが設けられている。図９に示す半導体装置１０では、第１の導電性部材２ａ及び第２の導電性部材２ｂが封止材３と接する付近において半導体装置１０から外側に膨らむように段差部Ｄが設けられ、この段差部Ｄが半導体装置１０の４面を取り囲むことにより凸条帯Ｃが形成される。めっき膜４は、この凸条帯Ｃを形成する封止材３と接する第１の導電性部材２ａ及び第２の導電性部材２ｂにおける段差部Ｄにまで及んでいる。但し、封止材３と面一になる第１の導電性部材２ａ及び第２の導電性部材２ｂの部分については、めっき膜４は形成されない。
半導体装置１０を構成する機器等は、上述した第１の実施の形態における半導体装置１と同様である。すなわち、第１の表面５ａに半導体素子の第１の電極５ａ１が配設され、第１の表面５ａと対向する第２の表面５ｂに半導体素子の第２の電極５ｂ１が配設された半導体チップ５と、半導体チップ５を加熱により溶融、硬化することで封止するとともに、第１の電極５ａ１及び第２の電極５ｂ１の領域が露出するように第１の孔３ａ１及び第２の孔３ｂ１が設けられた封止材３と、第１の孔３ａ１を介して半導体チップ５の第１の表面５ａに接続された第１の導電性部材２ａと、第２の孔３ｂ１を介して半導体チップ５の第２の表面５ｂに接続された第２の導電性部材２ｂと、第１の導電性部材２ａ及び第２の導電性部材２ｂと接しない５面を覆うめっき膜と、を備える。
半導体装置１０に段差部Ｄが形成されることによって凸条帯Ｃが現われるのは、図１０ないし図１５に示す半導体装置１０の製造方法を採用することによる。なお、図１０に示すワークは、上記第１の実施の形態において図３ないし図６を挙げて説明した方法によって製造される。
すなわち、まず、第１の封止材３ａに半導体素子を形成したウェハＷの一方の面を、例えば、ラミネータを使用して貼付する。このウェハＷは個片化して半導体チップとする前の状態である（図３参照）。
次に、第１の封止材３ａに貼付された状態のウェハＷをブレードでダイシングして個々の半導体チップ５として個片化する。ダイシングは、第１の封止材３ａが貼付されていないウェハＷの他方の面から一方の面に向けて行われる（図４参照）。ダイシングはウェハＷ部分のみに対して行われ、ウェハＷの一方の面に貼付されている第１の封止材３ａは切断されない。
次に、図４の状態にされた半導体チップ５の他方の面に上述した、例えばシート状の第２の封止材３ｂを載置する。この状態で第１の封止材３ａ及び第２の封止材３ｂを挟み込むように、例えば熱プレス機を使用して加熱、加圧すると、封止材が溶融して隣接する半導体チップ５，５の間にも封止材が入り込み、硬化する（図５参照）。これにより、半導体チップ５の第１の表面５ａ及び第２の表面５ｂ上にそれぞれ設けられている第１の電極５ａ１、第２の電極５ｂ１は封止材３によって覆われ、樹脂封止される。
このように半導体チップ５が封止材３に封止された状態から、半導体チップ５の表面に設けられた電極と導電性部材を接続するための孔を封止材３に設けることで、図１０に示すような状態となる。封止材３へは、例えばレーザやドリルを使用して第１の表面５ａには第１の孔３ａ１が、第２の表面５ｂには第２の孔３ｂ１が形成されるのは上述した通りである。第１の孔３ａ１或いは第２の孔３ｂ１の形状については、第１の実施の形態における半導体装置１の説明において述べたように、どのような形状であっても良い。
その後、図１１に示すように第１の電極５ａ１、第２の電極５ｂ１及び封止材３を覆うように第１のめっき処理が行われる。ここでのめっき処理によって、第１の孔３ａ１及び第２の孔３ｂ１、封止材３には同じ厚みだけめっき膜２ａ１，２ｂ１が形成される。ここでのめっき処理には、例えば、無電解めっきが使用され、銅（Ｃｕ）めっき膜が形成される。
そして、さらに第１のめっき処理により形成されためっき膜２ａ１，２ｂ１上であって、隣接する半導体チップ５の間にレジストＲを形成する（図１２参照）。隣接する半導体チップ５の間とはいわゆるストリート部であり、レジストＲはこのストリート部を覆うようにワーク上に格子状に設けられる。この格子状に設けられるレジストＲによって４辺を囲まれた部分が導電性部材２となる部分である。またこのレジストＲの高さによってめっきにより形成される導電性部材２の厚さが決定される。さらに、後述するようにダイサーを用いての切断時にはレジストＲによって形成された窪みの部分が切断部分となる。
図１３に示すように、レジストＲを形成した後、さらに第２のめっき処理を行い、めっき膜２ａ１，２ｂ１上に銅（Ｃｕ）膜を形成する。この第２のめっき処理においては、例えば、電気めっき法が採用される。この方法により、予め予定される厚みまで銅（Ｃｕ）を厚積みする。この第２のめっき処理によって、第１の導電性部材２ａ及び第２の導電性部材２ｂが形成される。
なお、この第２のめっき処理においては、いわゆるビアフィリングめっきの技術を採用する。まず第１の孔３ａ１及び第２の孔３ｂ１をビアフィリングめっきにより埋めてから各半導体装置１０の第１の導電性部材２ａ及び第２の導電性部材２ｂが同じ高さとなるようにめっき処理が行われる。
その後、図１４に示すように、レジストＲを除去する。レジストＲの部分にはめっき処理が行われないため、レジストＲを除去すると、ワークには、半導体装置１０の第１の導電性部材２ａ及び第２の導電性部材２ｂがそれぞれ形成された状態となる。換言すれば、隣接する半導体装置１０の導電性部材２の間（ストリート部）にはめっき処理されずに形成された窪みが出現する。形成された第１の導電性部材２ａ及び第２の導電性部材２ｂ上にさらに第３のめっき処理を行い、（外装）めっき膜４を形成する。
さらに、図１５の破線に示す位置（隣接する半導体装置１０の間に形成されるストリート部）でダイサーを使用して個々の半導体装置１０に切断する。切断に用いるダイサーのブレードは、（外装）めっき膜４が形成されたストリート部の幅よりも狭い幅のブレードである。ストリート部の幅よりも大きなフレードを使用すると半導体装置１０の個片化に際して、半導体チップ５を封止する封止材３の厚みが薄くなってしまい、半導体チップの保護、遮光性に好ましくないからである。
また、このようなブレードを用いて切断することによって、切断面は面一となるが、ブレードが当たらない（切断されない）第１の導電性部材２ａ及び第２の導電性部材２ｂの部分とは段差部Ｄが生ずることになる。この段差部Ｄは半導体装置１０の４面を取り巻く凸条帯Ｃとして現われる（図９の断面図参照）。
また、第３の（外装）めっき処理工程を経てから切断されるため、図９の断面図にも示されているように、封止材３と面一となる第１の導電性部材２ａ及び第２の導電性部材２ｂの部分にはめっき処理がなされない。従って、封止材３とその境界を接する第１の導電性部材２ａ、第２の導電性部材２ｂは、第１のめっき処理によって形成されためっき膜４ａの厚み分露出した状態となる。
以上のような工程を採用することによって、ボンディングワイヤを使用しない構造を備えることで電気特性を向上させつつ高い信頼性を確保し、製造時間の短縮を進めて生産性の向上を図ることの可能な半導体装置及び半導体装置の製造方法を提供することができる。併せて本発明の実施の形態における半導体装置は５面電極を採用することにより、上述した効果の他に、半導体装置を基板に実装した場合にはんだの接合状態を視認することができる、外部電極と基板との間のはんだが十分なフィレットを形成することができるため衝撃等の外力による破損が少なくなる等、５面電極を採用することによる実装時における優位な効果も備えている。
（第３の実施の形態）
次に本発明における第３の実施の形態について説明する。なお、第３の実施の形態において、上述の第１または第２の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
第３の実施の形態における半導体装置２０は、第２の実施の形態における半導体装置１０とその構成を略同じにするが、封止材と面一となる導電性部材の部分にもめっき処理がなされる点で相違する。
すなわち、図９に示されているように、第２の実施の形態における半導体装置１０には第１の導電性部材２ａ及び第２の導電性部材２ｂと封止材３との間に形成される段差部Ｄによって凸条帯Ｃが形成される。この封止材３と接する導電性部材２の部分であって、切断によって封止材３と面一となる部分にはめっき膜が形成されない。これは上述したように、レジストＲを除去した後に現出するストリート部における窪みも含めて第３のめっき処理を行って（外装）めっき膜４を形成した後に、この窪み部分を切断するからである。
一方、図１６に示されているように、第３の実施の形態における半導体装置２０においても第１の導電性部材２ａ及び第２の導電性部材２ｂと封止材３との間に形成される段差部Ｄによって凸条帯Ｃが形成される。従って、上述した第２の実施の形態における半導体装置１０とは第１のめっき処理、第２のめっき処理を経てレジストＲを除去する工程まで同じである。すなわち、第１の封止材３ａ上にウェハを熱圧着し、ダイサーによってウェハを所定の大きさの半導体チップに分割し、さらにウェハ上面から第２の封止材３ｂを熱圧着により封止し硬化させる工程と、半導体チップ５の第１の表面５ａに配設されている第１の電極５ａ１を露出させる第１の孔３ａ１と、半導体チップ５の第２の表面５ｂに配設されている第２の電極５ｂ１が露出するように第２の封止材３ｂに第２の孔３ｂ１を形成する工程と、第１の電極５ａ１、第２の電極５ｂ１及び第１の封止材３ａ、第２の封止材３ｂを覆うようにめっき処理を行う第１のめっき処理工程と、第１のめっき処理がされためっき膜上であって、隣接する半導体チップ５の間にレジストＲを形成する工程と、第１の孔３ａ１及び第２の孔３ｂ１を埋め、かつ、第１の導電性部材２ａ及び第２の導電性部材２ｂを形成する第２のめっき処理工程と、レジストＲを除去する工程を備えている。
但し、封止材３と接する導電性部材２の部分であって、切断によって封止材３と面一となる部分にも（外装）めっき膜４が形成される。すなわち、レジストＲが形成、除去された、隣接する半導体チップ５の間をダイサーによって切断する工程を経た後、凸条帯Ｃを形成する第１の封止材３ａ及び第２の封止材３ｂと接する第１の導電性部材２ａ及び第２の導電性部材２ｂにおける段差部Ｄ及び第１の封止材３ａ及び第２の封止材３ｂと面一に形成されている第１の導電性部材２ａ及び第２の導電性部材２ｂの段差部Ｄ１を覆う（外装）めっき膜４を形成する第３のめっき処理工程とを経る。
上述した示すように（図１７参照）、レジストＲを除去した後にすぐに第３のめっき処理工程を行うのではなく、まずダイサーを用いて現出したストリート部における窪み部分を切断して半導体装置２０に個片化する。その後にバレルめっきを利用して第３のめっき処理を行って導電性部材２にめっき膜を形成する。そのため、封止材３と接する導電性部材２（凸条帯Ｃを構成する導電性部材２）の部分にも（外装）めっき膜４が形成される。
このような製造工程を経ることによって、図１６の断面図に示すような凸条帯Ｃを構成する導電性部材２には（外装）めっき膜４が形成される。そのため、凸条帯Ｃを構成する封止材３と導電性部材２との間には（外装）めっき膜４の厚み分だけ段差部Ｄ１が生ずることになる。
図１８は、第３の実施の形態における半導体装置２０を基板等に実装した状態を示す説明図である。
図１８は、基板２１上に設けられたパターン２２の上に半導体装置２０の５面電極（（外装）めっき膜４が被覆された導電性部材２）が載置され、両者ははんだ２３によって電気的及び物理的に接続されている状態を示す断面図である。
半導体装置が例えば直方体である場合、すなわち、導電性部材２と封止材３とが面一となっている場合は、基板に実装した際に基板との間に空間が得られず、上述したように電極がパターン２２に直接接続されることになる。この状態ではんだ２３を電極及びパターン２２に付与すると、はんだ２３の量によってはパターン２２とこのパターン２２に垂直に位置する電極に多くのはんだ２３が供給され、電極とパターン２２との間にははんだ２３が入り込まない、或いは入り込むはんだ２３のはんだ量が少なくなる事態も想定され得る。このような状態では、例えば、基板２１を曲げた際に基板２１と半導体装置のうち基板２１に対向する面が接触したり電極とパターン２２の接合面積の減少により接続部分が壊れ易く、基板実装強度が低下するおそれがある。
そこで、第３の実施の形態における半導体装置２０には、上述したように凸条帯Ｃを構成する封止材３と導電性部材２との間には（外装）めっき膜４の厚み分だけ段差部Ｄ１が形成されている。図１８に示すように基板２１に半導体装置２０を実装すると、この段差部Ｄ１の部分が実際にパターン２２に接する。すなわち、段差部Ｄ１の存在によって段差部Ｄの部分は直接パターン２２に接触せず、パターン２２との間に空間が設けられる。この状態ではんだ２３を付与すると、パターン２２と段差部Ｄとの間にはんだ２３が入り込み、半導体装置２０と基板２１とが強固に接続されることになる。そのため、基板実装強度の低下を回避することが可能となる。
このように、図１６に示す半導体装置２０のように、導電性部材２の露出部分全域に半だ膜４が形成されることによって、半導体装置を基板に実装した際の実装強度を低下させることを回避することができる。さらに、ボンディングワイヤを使用しない構造を備えることで電気特性を向上させつつ高い信頼性を確保し、製造時間の短縮を進めて生産性の向上を図ることの可能な半導体装置及び半導体装置の製造方法を提供することができる。
なお、本発明の実施の形態における半導体装置は５面電極を採用することにより、上述した効果の他に、半導体装置を基板に実装した場合にはんだの接合状態を視認することができる、外部電極と基板との間のはんだが十分なフィレットを形成することができるため衝撃等の外力による破損が少なくなる等、５面電極を採用することによる実装時における優位な効果も併せて備える。
（第４の実施の形態）
次に本発明における第４の実施の形態について説明する。なお、第４の実施の形態において、上述の第１ないし第３の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
半導体装置と基板との接続において、実装強度の低下を回避する方法としては上述した第３の実施の形態において半導体装置２０を挙げて説明をした。この実装強度低下に関しては、第４の実施の形態における半導体装置３１を用いても効果的に対処することが可能となる。
第４の実施の形態における半導体装置３１は、上述した５面電極を持つ半導体装置であり構成要素は同一である。但し、電極となる５面のうち半導体チップ５の第１の表面５ａ、第２の表面５ｂと対向する面であり封止材３と接しない面３２ａ，３２ｂに窪み３３ａ，３３ｂが形成されている点が上述した各実施の形態における半導体装置と相違する。半導体装置３１の全体を示す斜視図では、図１９に示すように面３２ａ，３２ｂに窪み３３ａ，３３ｂが設けられている様子が示されている。
図２０は、図１９に示す半導体装置３１をＢ−Ｂ線で切断して示す断面図である。半導体装置３１の断面図にも示されているように、第１の導電性部材２ａと第２の導電性部材２ｂに窪み３３ａ，３３ｂが形成されている。半導体装置３１は、次の方法によって形成されるが、途中までは上述した第２の実施の形態における半導体装置１０の製造方法と同様である。
すなわち、第１の封止材３ａ上にウェハを熱圧着し、ダイサーによってウェハを所定の大きさの半導体チップに分割し、さらにウェハ上面から第２の封止材３ｂを熱圧着により封止し硬化させる工程と、半導体チップ５の第１の表面５ａに配設されている第１の電極５ａ１を露出させる第１の孔３ａ１と、半導体チップ５の第２の表面５ｂに配設されている第２の電極５ｂ１が露出するように第２の封止材３ｂに第２の孔３ｂ１を形成する工程と、第１の電極５ａ１、第２の電極５ｂ１及び第１の封止材３ａ、第２の封止材３ｂを覆うようにめっき処理を行う第１のめっき処理工程と、第１のめっき処理がされためっき上であって、隣接する半導体チップ５の間にレジストＲを形成する工程と、第２のめっき処理を行って第１の孔３ａ１及び第２の孔３ｂ１を埋め、第１の導電性部材２ａ及び第２の導電性部材２ｂを形成する工程を採用し、この工程までは同様である。
但し、この第２のめっき処理工程では、ビアフィリングめっきではなくコンフォーマルめっきを採用する。このコンフォーマルめっきを採用すると、ビアフィリングめっきとは異なり、孔が埋まらず他のめっき領域と同様の厚みをもってめっき膜が形成される。そのため、半導体チップ５の第１の表面５ａ、或いは第２の表面５ｂと対向する面である３２ａ，３２ｂには第１の孔３ａ１や第２の孔３ｂ１に合わせた窪み３３ａ，３３ｂが形成される。
さらにその後、レジストＲを除去する工程と、第３のめっき処理を行い、第１の導電性部材２ａ及び第２の導電性部材２ｂを覆うめっき膜４を形成する工程と、レジストＲが形成、除去された、隣接する半導体チップ５の間をダイサーによって切断する工程を経て図２１に示すような半導体装置３１が製造される。
この半導体装置３１を基板に実装する場合、上述した図１８に示されるように実装される。半導体装置３１と基板、パターンと電気的に接続するにははんだが用いられるが、窪み３３ａ，３３ｂが形成されていることから、はんだが楔のようにこの窪み３３ａ，３３ｂに入り込み、半導体装置３１と基板とが機械的に強固に接続される。
すなわち、ボンディングワイヤを使用しない構造を備えることで電気特性を向上させつつ高い信頼性を確保し、製造時間の短縮を進めて生産性の向上を図ることの可能な半導体装置及び半導体装置の製造方法を提供することができる。特に基板に設けられたプレートと垂直の位置関係となる面に窪みを設けることによって、半導体装置を基板に実装する際に用いられるはんだがこの窪みに入り込むため、半導体装置を基板に機械的に固定することができ基板実装強度が低下することを効果的に防止することが可能となる。
なお、第３の実施の形態においては、図１９に示す半導体装置３１に形成された窪み３３ａ，３３ｂのようにＺ軸方向にテーパがかかったすり鉢状の窪みを形成しているが、この窪みをどのように設けるかは実装強度との関係で任意に定めることができる。
例えば、図２１に示す半導体装置３１ａのように、Ｙ軸方向に一文字状に窪み３３ｃ，３３ｄを設けたり、或いは、図２２に示す半導体装置３１ｂのようにＹ軸方向だけではなく、Ｘ軸方向にも窪みを設け、十字形に窪み３３ｅ，３３ｆを形成したり、さらには、Ｚ軸方向に単数或いは複数の窪みを形成するようにしても良い。特に十字形に窪みを形成した場合等には、基板に実装する際に窪みの位置による半導体装置の向きを考慮せずどのような向きに基板に実装しても良くなる。従って、半導体装置の基板実装の効率が向上し、ひいては製造時間の短縮を図ることが可能となる。
また、窪みの深さについても半導体チップの電極との電気的な接続が阻害されることがなければどのような深さに形成しても良い。
さらに、第４の実施の形態における半導体装置では、窪みを形成するに当たってめっき処理の工程を利用したが、例えば、ダイサーを利用して第１の導電性部材２ａ、及び第２の導電性部材２ｂの部分に窪みを形成しても構わない。
また、第４の実施の形態における半導体装置については、上述した第２の実施の形態、或いは第３の実施の形態における半導体装置における構造（凸条帯Ｃを採用する構造）も採用することが可能である。
（第５の実施の形態）
次に本発明における第５の実施の形態について説明する。なお、第５の実施の形態において、上述の第１ないし第４の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
第５の実施の形態では、製造される半導体装置の構造は例えば、第１の実施の形態における半導体装置１と同じであり、半導体装置の製造工程においてマウンタ装置を使用しない製造方法の提供を行うものである点は同様であるが、第１の実施の形態において説明した半導体装置の製造方法の一部を変更した点にその特徴がある。
すなわち、上述した半導体装置の製造方法にはウェハＷの一方の面に封止材を貼付し、その後ウェハＷを切断して半導体チップを個片化する工程が含まれる。この貼付工程では接着のためにウェハＷと封止材からなるワークが加熱されるが、両者の線膨張係数が大きく異なるため、冷却時にウェハＷ側が凸となるような反りが生ずる場合が考えられる。
ワークに反りが発生すると、半導体装置製造のための装置間搬送時に支障を来すだけではなく、個片化する工程においてこのワークを切断場所まで吸着して搬送することが困難となってしまう。さらに、反り量が大きくなるにつれてウェハＷが割れたり、肉眼では確認できない、例えばマイクロクラックが生じたりと、半導体装置製造において大きな障害となる。そのためこのようなワークの反りは可能な限り抑える必要がある。
そこで、図２３ないし図２８に示す半導体装置の製造方法を説明するワークの断面図を用いて以下その製造方法を説明する。
図２３は、ウェハＷに第１の封止材３ａの一方の面を、例えばラミネータを用いて仮固定した状態を示している。ここではまだ仮固定であり、第１の封止材３ａを硬化させてはいない。この状態で第１の封止材３ａを硬化させてしまうと、ワークに反りが発生してしまうからである。
このワークを用意するのに併せて、支持基材４１に両面粘着シート４２の一方の面を貼付する（図２４参照）。この支持基材４１は、例えばガラスウェハである。但し、後述するように、第５の実施形態においてはウェハと封止材からなるワークの反りを支持基材に貼付させることによって防止する点にポイントがあることから、強度の低い支持基材を採用することはできない。そのため、ワークの反りを抑えることのできる厚さが必要とされる。また、後述するように、紫外線照射によって両面粘着シートを剥離する場合には、照射された紫外線を透過させることのできる支持基材を使用する必要があるため、第５の実施の形態においては支持基材としてガラスウェハを採用している。従って、両面粘着シート４２の特性に合わせて任意に支持基材４１を選択することができる。
一方、両面粘着シート４２は、例えば、紫外線を照射すると被貼付対象から容易に剥離可能なシートである。後述する封止材３の硬化を行うための加熱温度に耐えうるシートであれば、どのようなシートを採用することも可能である。上述したように一定量以上の紫外線を照射することで剥離可能となるシートの他、所定以上の温度付加によって剥離可能となるシート、レーザ光を照射することで剥離可能となるシート、特有の溶剤に浸漬させることにより剥離可能となるシート等を挙げることができる。
なお、上記では両面粘着シート４２を例に挙げて説明を行ったが、最初からシート状である必要はなく、反りを抑えることができるのであれば、例えば、塗った後で固化することで再剥離可能な溶剤を塗布する工程を採用しても構わない。
次いで、図２３に示したワークの第１の封止材３ａの他方の面を図２４に示した支持基材４１に貼付された両面粘着シート４２に貼付する（図２５参照）。この貼付に当たっては、例えばラミネータが用いられる。その上で、支持基材４１、両面粘着シート４２、第１の封止材３ａ及びウェハＷが一体となったワークを加熱、加圧し、第１の封止材３ａを硬化させる。硬化後、降温してワークを取り出してもワークの反りが抑制される。これは、両面粘着シート４２によって支持基材４１と第１の封止材３ａ（ウェハＷ）とを貼り合わせて反りの発生を抑えているためである。
そして、ウェハＷを切断する。図２６に示されているように、ウェハＷの他方の面（第１の封止材３ａが貼付されていない面）からウェハＷの一方の面に向けて第１の封止材３ａとの接着面までウェハＷのみをダイサーで切断する。さらに、切断されたウェハＷの他方の面に第２の封止材３ｂを載置し熱圧着により封止、硬化する（図２７参照）。この時の加熱、加圧によって第２の封止材３ｂが溶融することから、切断されて個片化された半導体チップと半導体チップとの間（ストリート部）にも封止材３が充填される。この状態で降温させることによって、第２の封止材３ｂも硬化する。第２の封止材３ｂが硬化することによって、半導体チップ５が封止材３によって封止される。
封止された半導体チップ５から両面粘着シート４２及び支持基材４１を剥離する。ここでは、両面粘着シート４２として紫外線を照射することによりその粘着力が弱まる性質をもっているシートを使用していることから、支持基材４１側から紫外線を照射させる。この照射によって、図２８に示すように封止された半導体チップ５、両面粘着シート４２及び支持基材４１の３つに分離される。
この後の製造工程は、上述した、例えば第１の実施の形態における半導体装置１の製造方法と同様である。すなわち、半導体チップ５の第１の表面５ａ及び第２の表面５ｂに配設された第１の電極５ａ１及び第２の電極５ｂ１が露出するように第１の封止材３ａに第１の孔３ａ１を、第２の封止材３ｂに第２の孔３ｂ１を設ける工程と、第１の孔３ａ１及び第２の孔３ｂ１に充填するとともに、第１の封止材３ａ及び第２の封止材３ｂを覆うようにめっき処理を行って第１の孔３ａ１及び第２の孔３ｂ１を埋め、第１の導電性部材２ａ及び第２の導電性部材２ｂを形成する第１のめっき処理工程と、隣接する半導体チップ５間を切断し個片化する工程と、第１の導電性部材２ａ及び第２の導電性部材２ｂ上にめっき処理を行い、（外装）めっき膜４を形成する第２のめっき処理工程とを経て、半導体装置１が製造される。
以上、説明した方法によれば封止材に貼付されたウェハが反ることによって招来される不都合を回避することが可能となる。そしてこのような不都合を回避することによって、ボンディングワイヤを使用しない構造を備えることで電気特性を向上させつつ高い信頼性を確保し、製造時間の短縮を進めて生産性の向上を図ることの可能な半導体装置及び半導体装置の製造方法を提供することができる。
そして、第５の実施の形態は、上述した第１の実施の形態ないし第４の実施の形態に共通するワークが反ってしまうという課題を解決するものであることから、図２８以降の製造工程は上述した第１の実施の形態ないし第４の実施の形態で説明したプロセス及び構造を適用することが可能である。
なお、本発明の実施の形態における半導体装置は５面電極を採用することにより、上述した効果の他に、半導体装置を基板に実装した場合にはんだの接合状態を視認することができる、外部電極と基板との間のはんだが十分なフィレットを形成することができるため衝撃等の外力による破損が少なくなる等、５面電極を採用することによる実装時における優位な効果も併せて備える。
（第６の実施の形態）
次に本発明における第６の実施の形態について説明する。なお、第６の実施の形態において、上述の第１ないし第５の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
第６の実施の形態では、製造される半導体装置の構造は例えば、第１の実施の形態における半導体装置１と同じであり、半導体装置の製造工程においてマウンタ装置を使用しない製造方法の提供を行うものである点は同様であるが、第１の実施の形態において説明した半導体装置の製造方法の一部を変更した点にその特徴がある。すなわち、上述した半導体装置の製造方法にはウェハＷの一方の面に封止材を貼付し、その後ウェハＷを切断して半導体チップを個片化する工程が含まれる（図３及び図４参照）。この切断工程では、完成した半導体装置において半導体チップの側面に半導体チップの保護に必要とされる封止材を残す必要があることから、通常のウエハ個片化に用いられるブレードよりも幅広のブレード（例えば、０．１５ｍｍのブレード）を用いてダイシング（切断）を行っている。
但し、通常より幅広のブレードで切断しているため、ブレードが切断時にウェハに与える、或いはウェハから与えられる影響として、切削体積の増加によるブレード及びウェハへの負荷が増大する。従って、荷重増加によるブレードの劣化速度の増加、ブレード及びウェハへの必要以上の負荷がかかってしまい、結果としてチッピングの増大を招来することになる。また、幅広のブレードを使用すると、チッピングの防止するため切断対象であるウェハＷの送り速度を通常のブレードを使用しての切断時よりも遅くせざるを得ず、製造タクトの大幅な減少を望むことは難しい。
第６の実施の形態では、このような半導体チップの個片化の際におこる可能性のあるチッピングの防止を図るべく、図３及び図４を利用して説明した半導体装置の製造方法におけるウェハＷの一方の面に封止材を貼付し、その後ウェハＷを切断して半導体チップを個片化する工程の代替であり、次のような製造方法を採用する。以下、図２９ないし図３３を使用して製造方法を説明する。
まず、ダイシングシート５１上にウェハＷを仮固定し、ウェハＷを切断し半導体チップ５を個片化する。ここでウェハＷを切断するブレード５２は、通常量産現場で使用される、例えば、０．０３ｍｍないし０．０５ｍｍ幅程度のブレードである。このようなブレード５２を使用することによって、ウェハＷを切断する際のウェハＷの送り速度は、例えば６０ｍｍ／ｓｅｃであり、幅広のブレードを使用する際よりもより高速に切断することが可能である。
図２９に示すように、半導体チップ５を切り出すために、隣接する半導体チップ５，５の間であるストリート部Ｓにブレード５２が入る状態になる（図２９では説明のためにブレード５２を２つ表わしている）。すなわち、例えば、半導体チップ５の大きさが０．２ｍｍ、ストリート部Ｓの幅が０．１５ｍｍであり、ブレード５２の幅が０．０３ｍｍである場合、半導体チップ５を０．２ｍｍの幅を確保して切断するには、ストリート部Ｓにブレード５２が入るように切断していく。そのため、ストリート部Ｓには０．０３ｍｍのブレード５２が２度入り、ストリート部Ｓには０．０９ｍｍ幅のウェハＷが残ることになる。
次に、基材５３ａ上に粘着層５３ｂが設けられた粘着フィルム５３を、粘着層５３ｂのみを切断し半導体チップ５を搭載する半導体チップ搭載部Ｅと隣接する半導体チップ搭載部Ｅの間のストリート部Ｓとに型取りする。この際、切断されるのは粘着層５３ｂのみであり、基材５３ａは切断されない。ここで使用される粘着フィルム５３は、一般的にＤＡＦ（ダイアタッチフィルム：Die Attach Film）と呼ばれるフィルム状の接合剤である。通常は、はんだの代用として半導体チップを基材（フレームや基板）にダイマウントする際に用いられる材料である。なお、いろいろな種類のＤＡＦが市場に供給されていることから、いずれのＤＡＦを採用するかは自由に決定することができる。
図３０は、この粘着フィルム５３の一部を拡大して示す説明図である。この図では粘着フィルム５３を斜め上方から見ているので、見えている部分は粘着層５３ｂであり、その下層にある基材５３ａは見えない。
以上のような状態に切断した粘着フィルム５３からストリート部Ｓの領域のみ粘着層５３ｂを剥離する。このような状態を示すのが図３１であり、半導体チップ搭載部Ｅの領域には粘着層５３ｂが残るが、ストリート部Ｓの領域には粘着層５３ｂが剥離されたことによってその下層に位置する基材５３ａが露出することになる。
この状態にある粘着フィルム５３を反転し、第１の封止材３ａに貼付する。このとき図示してはいないが、粘着層５３ｂ（半導体チップ搭載部Ｅ）が第１の封止材３ａ及び基材５３ａに挟まれて存在する。
そして、次に基材５３ａを剥離する。この状態を示したのが図３２であり、半導体チップ搭載部Ｅには粘着層５３ｂが残り、ストリート部Ｓには第１の封止材３ａが見えている。ここに図２９を用いつつ説明したウェハＷを、半導体チップ５が直接半導体チップ搭載部Ｅに搭載できるよう反転して熱圧着して接合する。この場合に半導体チップが半導体チップ搭載部Ｅに位置ずれせずに搭載するために、正確な位置あわせを行わなければならないのは言うまでもない。また、この熱圧着は、ＤＡＦの特性として接着するに必要な熱を付加する必要がある。そのため、ダイシングシート５１には耐熱性が必要とされる。
この後ウェハＷと仮固定されているダイシングシート５１を剥離する。反転したウェハＷにおいて半導体チップ５は半導体チップ搭載部Ｅに接合されている。一方、隣接する半導体チップ５，５間のストリート部ＳのウェハＷについては、上述したように粘着層５３ｂが既に剥離されてしまっているので（図３１参照）、ダイシングシート５１の剥離に従って（ダイシングシート５１に貼付された状態で）同時に第１の封止材３ａからは取り除かれてしまうことになる。結果として、第１の封止材３ａ上には半導体チップ５のみが残る（図３３参照）。このような工程を経ることによって、第１の封止材３ａに個片化した半導体チップ５を整列させることができる。
半導体チップを個片化した後の工程は、上述した第１の実施の形態ないし第４の実施の形態における半導体装置の製造方法と同様である。すなわち、半導体チップ５上に第２の封止材３ｂを載置し熱圧着により封止（硬化）する工程と、半導体チップ５の第１の表面５ａ及び第２の表面５ｂに配設された第１の電極５ａ１及び第２の電極５ｂ１が露出するように第１の封止材３ａに第１の孔３ａ１を、第２の封止材３ｂに第２の孔３ｂ１を設ける工程と、第１の孔３ａ１及び第２の孔３ｂ１に充填するとともに、第１の封止材３ａ及び第２の封止材３ｂを覆うようにめっき処理を行い第１の導電性部材２ａ及び第２の導電性部材２ｂを形成する第１のめっき処理工程と、隣接する半導体チップ５間を切断し個片化する工程と、第１の導電性部材２ａ及び第２の導電性部材２ｂ上にめっき処理を行い、（外装）めっき膜４を形成する第２のめっき処理工程とを経て、半導体装置が製造される。そして、第６の実施の形態は、上述した第１の実施の形態ないし第４の実施の形態に共通するワークが反ってしまうという課題を解決するものであることから、図３３以降の製造工程は上述した第１の実施の形態ないし第４の実施の形態で説明したプロセス及び構造を適用することが可能である。
以上説明した方法を採用することによって、ウェハを切断して半導体チップを個片化する工程において問題となり得るチッピングを低減することができるとともに、併せて製造タクトの低減を実現することができる。従って、ボンディングワイヤを使用しない構造を備えることで電気特性を向上させつつ高い信頼性を確保し、製造時間の短縮を進めて生産性の向上を図ることの可能な半導体装置及び半導体装置の製造方法を提供することができる。
なお、本発明の実施の形態における半導体装置は５面電極を採用することにより、上述した効果の他に、半導体装置を基板に実装した場合にはんだの接合状態を視認することができる、外部電極と基板との間のはんだが十分なフィレットを形成することができるため衝撃等の外力による破損が少なくなる等、５面電極を採用することによる実装時における優位な効果も併せて備える。
（第７の実施の形態）
次に本発明における第７の実施の形態について説明する。なお、第７の実施の形態において、上述の第１ないし第６の実施の形態において説明した構成要素と同一の構成要素には同一の符号を付し、同一の構成要素の説明は重複するので省略する。
第７の実施の形態においても、製造される半導体装置の構造は例えば、第１の実施の形態における半導体装置１と同じであり、半導体装置の製造工程においてマウンタ装置を使用しない製造方法の提供を行うものである点は同様であるが、第１の実施の形態において説明した半導体装置の製造方法の一部を変更した点にその特徴がある。この点は上述した第６の実施の形態と同様であり、半導体チップの個片化の際におこる可能性のあるチッピングの防止を図るべく、図３及び図４を利用して説明した半導体装置の製造方法におけるウェハＷの一方の面に封止材を貼付し、その後ウェハＷを切断して半導体チップを個片化する工程の代替を示すものである。
第６の実施の形態における半導体装置の製造方法と相違する点は、ＤＡＦの替わりにＤＤＦ（ダイシング−ダイボンディングフィルム：Dicing-Die bonding Film）を使用する点にある。このＤＤＦも市場に様々供給されていることから、任意のＤＤＦを選択、使用することができる。
第７の実施の形態における半導体装置の製造方法について説明すると、以下の通りである。なお、説明に当たっては、図３４ないし図３８を使用する。
まず、基材６１ａ及び粘着層６１ｂからなる粘着フィルム６１にウェハＷを貼付する（図３４）。この粘着フィルム６１が上述したＤＤＦであり、ダイシングテープとＤＡＦの機能を併せ持つ一体型のフィルム状接合剤である。粘着フィルム６１では、基材６１ａがダイシングテープに該当する。
このＤＤＦに貼付したウェハＷを切断し半導体チップ５を個片化する。ここでウェハＷを切断するブレード５２は、上述したように例えば、０．０３ｍｍないし０．０５ｍｍ幅程度のブレードである（図３４では説明のためにブレード５２を２つ表わしている）。このようなブレード５２を使用することによって、ウェハＷの送り速度を速くすることができ、幅広のブレードを使用する際よりもより高速に切断することが可能である。この場合、図３４に示すように、半導体チップ５を切り出すために、隣接する半導体チップ５，５の間であるストリート部Ｓにブレード５２が入る状態になる。
次に、図３５に示すように基材６１ａを挟んでウェハＷの反対面にマスクＭを合わせ、照射装置Ｌから光を照射する。マスクＭは、例えば、メタルマスクやガラスマスクが好適に使用される。マスクＭには、開口部が形成されている。開口部は、個片化された半導体チップ５の部分に光が照射されるように、半導体チップ５が粘着層６１ｂによって接着されている部分が格子状となるように形成されている。このマスクＭは、その開口部が基材６１ａを挟んで半導体チップ５の位置と重なるように位置あわせが行なわれた後、基材６１ａに搭載される。この状態で、マスクＭ側から照射装置Ｌから光を照射する。第７の実施の形態においては、紫外線を照射する。照射装置Ｌからどのような光を照射するかは、ＤＤＦの特性による。
すなわち、第７の実施の形態において使用されるＤＤＦは、紫外線が照射されると粘着層６１ｂの粘着力が低下する特性を備えている。そのため、マスクＭを介して粘着力を低下させたい領域に紫外線を照射する。
その上で、ウェハＷ（個片化された半導体チップ５）の上から粘着シート６２を貼付する。この粘着シート６２を介して半導体チップ５を持ち上げる（基材６１ａから剥離する）ために用いられるものである。紫外線を照射された粘着層６１ｂはその粘着力が低下しているため、紫外線を浴びた半導体チップ５は粘着層６１ｂとともに剥離し易くなっている。そこで、粘着シート６２を用いて半導体チップ５を持ち上げ、基材６１ａと分離する。或いは、半導体チップ５部分のみ真空吸着できるような吸着ステージを用いることも可能である。
一方、基材６１ａにはストリート部Ｓが残る。ストリート部Ｓの領域に当たる部分には上述したマスクＭの開口部が形成されていない。そのため、照射装置Ｌから光を照射してもストリート部Ｓの領域における粘着層６１ｂはその粘着力が低下しない。従って、粘着シート６２を介して半導体チップ５を剥離させる際に、ストリート部Ｓは基材６１ａ側に残る。この工程を経ることによって、ウェハＷから半導体チップ５とストリート部Ｓとが分離される。従って、粘着シート６２よりも基材６１ａの方が強いという粘着力についての属性を備えていることが粘着シート６２に求められる。
分離された半導体チップ５は、図３７に示すように粘着層６１ｂが貼り付いたまま第１の封止材３ａに載置し熱圧着して接合する。半導体チップ５はこの粘着層６１ｂを介して第１の封止材３ａに接続される。その後、半導体チップ５に貼付していた粘着シート６３を剥離する（図３８）。粘着シート６３を剥離すると、図３８に示したように、結果として第１の封止材３ａ上に半導体チップ５が搭載される。このような工程を経ることによって、第１の封止材３ａに個片化した半導体チップ５を整列させることができる。
ここで、第１の封止材３ａとの粘着力が粘着シート６２よりも大きいことが条件である。従って、そのような条件を持つ粘着シートを採用することが困難である場合は、ＵＶ剥離タイプの粘着シートを用い、ＵＶ照射後に剥離する工程を採用することも可能である。なお、上述した半導体チップ５の部分のみ吸着可能なステージを用いれば粘着シート６２の剥離は容易となる。
半導体チップを個片化した後の工程は、上述した各実施の形態における半導体装置の製造方法と同様である。すなわち、半導体チップ５上に第２の封止材３ｂを載置し熱圧着により封止（硬化）する工程と、半導体チップ５の第１の表面５ａ及び第２の表面５ｂに配設された第１の電極５ａ１及び第２の電極５ｂ１が露出するように第１の封止材３ａに第１の孔３ａ１を、第２の封止材３ｂに第２の孔３ｂ１を設ける工程と、第１の孔３ａ１及び第２の孔３ｂ１に充填するとともに、第１の封止材３ａ及び第２の封止材３ｂを覆うようにめっき処理を行い第１の導電性部材２ａ及び第２の導電性部材２ｂを形成する第１のめっき処理工程と、隣接する半導体チップ５間を切断し個片化する工程と、第１の導電性部材２ａ及び第２の導電性部材２ｂ上にめっき処理を行い、（外装）めっき膜４を形成する第２のめっき処理工程とを経て、半導体装置が製造される。
そして、第７の実施の形態は、上述した第１の実施の形態ないし第４の実施の形態に共通するワークが反ってしまうという課題を解決するものであることから、図３８以降の製造工程は上述した第１の実施の形態ないし第４の実施の形態で説明したプロセス及び構造を適用することが可能である。
以上説明した方法を採用することによって、ウェハを切断して半導体チップを個片化する工程において問題となり得るチッピングを低減することができるとともに、併せて製造タクトの低減を実現することができる。従って、ボンディングワイヤを使用しない構造を備えることで電気特性を向上させつつ高い信頼性を確保し、製造時間の短縮を進めて生産性の向上を図ることの可能な半導体装置及び半導体装置の製造方法を提供することができる。
なお、本発明の実施の形態における半導体装置は５面電極を採用することにより、上述した効果の他に、半導体装置を基板に実装した場合にはんだの接合状態を視認することができる、外部電極と基板との間のはんだが十分なフィレットを形成することができるため衝撃等の外力による破損が少なくなる等、５面電極を採用することによる実装時における優位な効果も併せて備える。
また、上述した各実施の形態における封止材の色は任意に変更可能である。半導体チップを封止するにあたって色の異なるシート状封止材を用いることで、半導体装置の極性を表示させることも可能となることや、樹脂基板やシート状封止材の厚み、またはそれぞれに設けられる貫通孔の間隔や径の大きさ等を調整することにより、半導体装置の寸法を容易に所望の大きさに変更できる。
なお、この発明は、上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施の形態に開示されている複数の構成要素を適宜組み合わせることにより種々の発明を形成できる。例えば、実施の形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施の形態に亘る構成要素を適宜組み合わせてもよい。
本発明の第１の実施の形態に係る半導体装置の全体を示す全体図である。 図１に示す半導体装置をＡ−Ａ線で切断して示した断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第１の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第２の実施の形態に係る半導体装置を切断して示す断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第２の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第３の実施の形態に係る半導体装置を切断して示す断面図である。 本発明の第３の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第３の実施の形態に係る半導体装置を基板に実装した状態を示す説明図である。 本発明の第４の実施の形態に係る半導体装置の全体を示す斜視図である。 図１９に示す半導体装置をＢ−Ｂ線で切断して示した断面図である。 本発明の第４の実施の形態に係る別の半導体装置の全体を示す斜視図である。 本発明の第４の実施の形態に係る別の半導体装置の全体を示す斜視図である。 本発明の第５の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第５の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第５の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第５の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第５の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第５の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第６の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第６の実施の形態に係る半導体装置の製造方法を説明するワークの斜視図である。 本発明の第６の実施の形態に係る半導体装置の製造方法を説明するワークの斜視図である。 本発明の第６の実施の形態に係る半導体装置の製造方法を説明するワークの斜視図である。 本発明の第６の実施の形態に係る半導体装置の製造方法を説明するワークの斜視図である。 本発明の第７の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第７の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第７の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第７の実施の形態に係る半導体装置の製造方法を説明するワークの断面図である。 本発明の第７の実施の形態に係る半導体装置の製造方法を説明するワークの斜視図である。 従来の半導体装置を説明する断面図である。 従来の半導体装置を説明する断面図である。
符号の説明
１…半導体装置、２…導電性部材、２ａ…第１の導電性部材、２ｂ…第２の導電性部材、３…封止材、３ａ…第１の封止材、３ｂ…第２の封止材、３ａ１…第１の孔、３ｂ１…第２の孔、４…めっき膜、５…半導体チップ、５ａ…第１の表面、５ｂ…第２の表面、５ａ１…第１の電極、５ｂ１…第２の電極、１０…半導体装置、２０…半導体装置、２１…基板、２２…プレート、２３…はんだ、３１…半導体装置、３２…面、３３…窪み、３４…めっき膜、４１…支持基材、４２…両面粘着シート、５１…ダイシングシート、５２…ブレード、５３…粘着フィルム、５３ａ…基材、５３ｂ…粘着層、６１…粘着フィルム、６１ａ…基材、６１ｂ…粘着層、６２…粘着シート、Ｃ…凸条帯、Ｄ…段差部、Ｄ１…段差部、Ｅ…半導体チップ搭載部、Ｌ…照射装置、Ｍ…マスク、Ｓ…ストリート部、Ｒ…レジスト、Ｗ…ウェハ。

Claims (12)

  1. 第１の表面に半導体素子の第１の電極が配設され、前記第１の表面と対向する第２の表面に前記半導体素子の第２の電極が配設された半導体チップと、
    前記半導体チップを封止するとともに、前記第１の電極及び前記第２の電極の領域が露出するように第１の孔及び第２の孔が設けられた封止材と、
    前記第１の孔を介して前記半導体チップの第１の表面に接続された第１の導電性部材と、
    前記第２の孔を介して前記半導体チップの第２の表面に接続された第２の導電性部材と、
    前記第１の導電性部材及び前記第２の導電性部材の前記封止材と接しない５面を覆うめっき膜と、
    を備え、
    前記第１の孔は、第１の導電性部材側の孔径の方が第１の表面側の孔径よりも広く形成されることによって、前記第１の孔の側面が前記第１の表面と成す角度が９０度未満に設定され、前記第２の孔は、第２の導電性部材側の孔径の方が第２の表面側の孔径よりも広く形成されることによって、前記第２の孔の側面が前記第２の表面と成す角度が９０度未満に設定されていることを特徴とする半導体装置。
  2. ウェハの一方の面に第１の封止材を熱圧着して硬化させる工程と、
    前記ウェハの他方の面から前記ウェハの一方の面に向けて前記第１の封止材との接着面まで前記ウェハをダイサーで切断する工程と、
    前記他方の面に第２の封止材を載置し熱圧着により硬化させる工程と、
    前記半導体チップの第１の表面及び第２の表面に配設された第１の電極及び第２の電極が露出するように前記第１の封止材に第１の孔を、前記第２の封止材に第２の孔を設ける工程と、
    前記第１の孔及び前記第２の孔に充填するとともに、前記第１の封止材及び前記第２の封止材の全面にめっき処理を行い第１の導電性部材及び第２の導電性部材を形成する第１のめっき処理工程と、
    隣接する前記半導体チップ間を切断し個片化する工程と、
    前記第１の導電性部材及び前記第２の導電性部材上にめっき処理を行い、めっき膜を形成する第２のめっき処理工程と、
    を備えることを特徴とする半導体装置の製造方法。
  3. 前記第１のめっき処理工程は、前記封止材に形成された前記第１の孔及び前記第２の孔を充填するためにビアフィリングめっきを行うことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 第１の表面に半導体素子の第１の電極が配設され、前記第１の表面と対向する第２の表面に前記半導体素子の第２の電極が配設された半導体チップと、
    前記半導体チップを封止するとともに、前記第１の電極及び前記第２の電極の領域が露出するように第１の孔及び第２の孔が設けられた封止材と、
    前記第１の孔を介して前記半導体チップの第１の表面に接続された第１の導電性部材と、
    前記第２の孔を介して前記半導体チップの第２の表面に接続された第２の導電性部材と、
    前記第１の導電性部材及び前記第２の導電性部材と接しない５面を覆うめっき膜と、を備え、
    前記第１の導電性部材及び前記第２の導電性部材に挟み込まれる前記封止材は凸条帯となるように形成され、前記凸条帯を形成する封止材と接する前記第１の導電性部材及び前記第２の導電性部材における段差部にまでめっきされていることを特徴とする半導体装置。
  5. ウェハの一方の面に第１の封止材を熱圧着して硬化させる工程と、
    前記ウェハの他方の面から前記ウェハの一方の面に向けて前記第１の封止材との接着面まで前記ウェハをダイサーで切断する工程と、
    前記他方の面に第２の封止材を載置し熱圧着により硬化させる工程と、
    前記半導体チップの第１の表面及び第２の表面に配設された第１の電極及び第２の電極が露出するように前記第１の封止材に第１の孔を、前記第２の封止材に第２の孔を設ける工程と、
    前記第１の電極、前記第２の電極及び前記第１の封止材、前記第２の封止材を覆うようにめっき処理を行う第１のめっき処理工程と、
    前記第１のめっき処理がされためっき膜上であって、隣接する前記半導体チップの間にレジストを形成する工程と、
    第２のめっき処理を行い前記第１の孔及び前記第２の孔に充填するとともに、第１の導電性部材及び第２の導電性部材を形成する工程と、
    前記レジストを除去する工程と、
    第３のめっき処理を行い、前記第１の導電性部材及び前記第２の導電性部材を覆うめっき膜を形成する工程と、
    前記レジストが形成、除去された、隣接する前記半導体チップの間をダイサーによって切断する工程と、
    を備えることを特徴とする半導体装置の製造方法。
  6. 第１の表面に半導体素子の第１の電極が配設され、前記第１の表面と対向する第２の表面に前記半導体素子の第２の電極が配設された半導体チップと、
    前記半導体チップを封止するとともに、前記第１の電極及び前記第２の電極の領域が露出するように第１の孔及び第２の孔が設けられた封止材と、
    前記第１の孔を介して前記半導体チップの第１の表面に接続された第１の導電性部材と、
    前記第２の孔を介して前記半導体チップの第２の表面に接続された第２の導電性部材と、
    前記第１の導電性部材及び前記第２の導電性部材と接しない５面を覆うめっき膜と、を備え、
    前記第１の導電性部材及び前記第２の導電性部材に挟み込まれる前記封止材は凸条帯となるように形成され、前記凸条帯を形成する封止材と接する前記第１の導電性部材及び前記第２の導電性部材における段差部及び前記封止材と面一に形成されている前記第１の導電性部材及び前記第２の導電性部材の部分にまでめっき処理が施されていることを特徴とする半導体装置。
  7. ウェハの一方の面に第１の封止材を熱圧着して硬化させる工程と、
    前記ウェハの他方の面から前記ウェハの一方の面に向けて前記第１の封止材との接着面まで前記ウェハをダイサーで切断する工程と、
    前記他方の面に第２の封止材を載置し熱圧着により硬化させる工程と、
    前記半導体チップの第１の表面及び第２の表面に配設された第１の電極及び第２の電極が露出するように前記第１の封止材に第１の孔を、前記第２の封止材に第２の孔を設ける工程と、
    前記第１の電極、前記第２の電極及び前記第１の封止材、前記第２の封止材を覆うようにめっき処理を行う第１のめっき処理工程と、
    前記第１のめっき処理がされためっき膜上であって、隣接する前記半導体チップの間にレジストを形成する工程と、
    前記第１の孔及び前記第２の孔に充填するとともに、第１の導電性部材及び第２の導電性部材を形成する第２のめっき処理工程と、
    前記レジストを除去する工程と、
    前記レジストが形成、除去された、隣接する前記半導体チップの間をダイサーによって切断する工程と、
    凸条帯を形成する前記第１の封止材及び前記第２の封止材と接する前記第１の導電性部材及び前記第２の導電性部材における段差部及び前記第１の封止材及び前記第２の封止材と面一に形成されている前記第１の導電性部材及び前記第２の導電性部材の部分を覆うめっき膜を形成する第３のめっき処理工程と、
    を備えることを特徴とする半導体装置の製造方法。
  8. 前記第２のめっき処理工程は、封止材に形成された前記第１の孔及び前記第２の孔を充填するためにビアフィリングめっきを行うことを特徴とする請求項５または請求項７に記載の半導体装置の製造方法。
  9. 前記第２のめっき処理工程は、コンフォーマルめっきを行うことを特徴とする請求項５または請求項７に記載の半導体装置の製造方法。
  10. ウェハの一方の面を第１の封止材と熱圧着により仮固定する工程と、
    支持基材に着脱自在な両面粘着シートの一方の面を貼付する工程と、
    前記両面粘着シートの他方の面に前記第１の封止材を熱圧着して前記第１の封止材を硬化させる工程と、
    前記ウェハの他方の面から前記ウェハの一方の面に向けて前記第１の封止材との接着面まで前記ウェハをダイサーで切断する工程と、
    前記ウェハの他方の面に第２の封止材を載置し熱圧着すにより硬化させる工程と、
    前記第１の封止材及び前記第２の封止材によって封止された前記ウェハと、前記両面粘着シートと前記支持基材とを分離する工程と、
    前記半導体チップの第１の表面及び第２の表面に配設された第１の電極及び第２の電極が露出するように前記第１の封止材に第１の孔を、前記第２の封止材に第２の孔を設ける工程と、
    前記第１の孔及び前記第２の孔に充填するとともに、前記第１の封止材及び前記第２の封止材を覆うようにめっき処理を行い第１の導電性部材及び第２の導電性部材を形成する第１のめっき処理工程と、
    隣接する前記半導体チップ間を切断し個片化する工程と、
    前記第１の導電性部材及び第２の導電性部材上にめっき処理を行い、めっき膜を形成する第２のめっき処理工程と、
    を備えることを特徴とする半導体装置の製造方法。
  11. ダイシングシートに貼付されたウェハの前記ウェハ部分をブレードで切断して半導体チップを切り出す工程と、
    基材上に粘着層が設けられた粘着フィルムを、前記粘着層のみを切断し前記半導体チップを搭載する半導体チップ搭載部と隣接する前記半導体チップ搭載部の間のストリート部とに型取りする工程と、
    前記ストリート部における前記粘着層を除去する工程と、
    前記粘着フィルムを反転させ前記粘着層を第１の封止材に貼付する工程と、
    前記第１の封止材に貼付された前記粘着フィルムから前記基材を除去する工程と、
    前記ウェハを反転させ、前記第１の封止材に貼付された前記粘着フィルムの前記半導体チップ搭載部上に前記半導体チップを貼付させる工程と、
    前記ウェハから前記ダイシングシートを除去する工程と、
    前記半導体チップ上に第２の封止材を載置し熱圧着により硬化させる工程と、
    前記半導体チップの第１の表面及び第２の表面に配設された第１の電極及び第２の電極が露出するように前記第１の封止材に第１の孔を、前記第２の封止材に第２の孔を設ける工程と、
    前記第１の孔及び前記第２の孔に充填するとともに、前記第１の封止材及び前記第２の封止材を覆うようにめっき処理を行い第１の導電性部材及び第２の導電性部材を形成する第１のめっき処理工程と、
    隣接する前記半導体チップ間を切断し個片化する工程と、
    前記第１の導電性部材及び第２の導電性部材上にめっき処理を行い、めっき膜を形成する第２のめっき処理工程と、
    を備えることを特徴とする半導体装置の製造方法。
  12. 基材上に粘着層が設けられた粘着フィルムに貼付されたウェハの前記ウェハ部分をブレードで切断して半導体チップを切り出す工程と、
    前記基材を挟んで前記粘着層と対向する面に前記半導体チップの領域が開口するように形成されたマスクを前記開口部を前記基材を介して前記半導体チップと重なるように搭載し、前記マスク側から前記基材に向けて照射装置を用いて光を照射する工程と、
    前記ウェハを挟み前記粘着フィルムに対向する面に粘着シートを貼付する工程と、
    前記粘着シート及び接着されている前記ウェハと前記粘着フィルムに貼付されている前記ウェハとを剥離し、前記半導体チップと隣接する前記半導体チップ間のストリート部とに分離する工程と、
    前記粘着シートに接着されている前記半導体チップを第１の封止材に貼付する工程と、
    前記半導体チップから前記粘着シートを剥離する工程と、
    前記半導体チップ上に第２の封止材を載置し熱圧着により硬化させる工程と、
    前記半導体チップの第１の表面及び第２の表面に配設された第１の電極及び第２の電極が露出するように前記第１の封止材に第１の孔を、前記第２の封止材に第２の孔を設ける工程と、
    前記第１の孔及び前記第２の孔に充填するとともに、前記第１の封止材及び前記第２の封止材を覆うようにめっき処理を行い第１の導電性部材及び第２の導電性部材を形成する第１のめっき処理工程と、
    隣接する前記半導体チップ間を切断し個片化する工程と、
    前記第１の導電性部材及び第２の導電性部材上にめっき処理を行い、めっき膜を形成する第２のめっき処理工程と、
    を備えることを特徴とする半導体装置の製造方法。
JP2008226236A 2008-09-03 2008-09-03 半導体装置及び半導体装置の製造方法 Expired - Fee Related JP4970388B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008226236A JP4970388B2 (ja) 2008-09-03 2008-09-03 半導体装置及び半導体装置の製造方法
US12/546,916 US8193643B2 (en) 2008-09-03 2009-08-25 Semiconductor device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008226236A JP4970388B2 (ja) 2008-09-03 2008-09-03 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010062316A JP2010062316A (ja) 2010-03-18
JP4970388B2 true JP4970388B2 (ja) 2012-07-04

Family

ID=41724113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008226236A Expired - Fee Related JP4970388B2 (ja) 2008-09-03 2008-09-03 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8193643B2 (ja)
JP (1) JP4970388B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8493071B1 (en) * 2009-10-09 2013-07-23 Xilinx, Inc. Shorted test structure
US8993358B2 (en) * 2011-12-28 2015-03-31 Ledengin, Inc. Deposition of phosphor on die top by stencil printing
JP5803276B2 (ja) * 2011-05-26 2015-11-04 富士通株式会社 半導体装置の製造方法
US8802454B1 (en) 2011-12-20 2014-08-12 Xilinx, Inc. Methods of manufacturing a semiconductor structure
US9281260B2 (en) * 2012-03-08 2016-03-08 Infineon Technologies Ag Semiconductor packages and methods of forming the same
EP3823016A1 (en) * 2019-11-12 2021-05-19 Infineon Technologies AG Semiconductor package with a semiconductor die

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2558840B2 (ja) * 1988-09-22 1996-11-27 関西日本電気株式会社 モールドダイオードおよびその製造方法
KR940003560B1 (ko) * 1991-05-11 1994-04-23 금성일렉트론 주식회사 적층형 반도체 패키지 및 그 제조방법.
JP3235586B2 (ja) * 1999-02-25 2001-12-04 日本電気株式会社 半導体装置及び半導体装置の製造方法
JP2004165314A (ja) 2002-11-12 2004-06-10 Toshiba Corp 半導体装置およびその製造方法
JP2004186643A (ja) * 2002-12-06 2004-07-02 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP4123018B2 (ja) * 2003-03-12 2008-07-23 松下電器産業株式会社 半導体装置の製造方法
JP4082265B2 (ja) * 2003-04-08 2008-04-30 松下電器産業株式会社 半導体装置の製造方法
JP4594777B2 (ja) * 2005-03-28 2010-12-08 株式会社東芝 積層型電子部品の製造方法
US7524775B2 (en) * 2006-07-13 2009-04-28 Infineon Technologies Ag Method for producing a dielectric layer for an electronic component
JP2008252058A (ja) * 2007-03-08 2008-10-16 Toshiba Corp 半導体装置及びその製造方法
US8067782B2 (en) * 2008-04-08 2011-11-29 Advanced Optoelectric Technology, Inc. LED package and light source device using same
JP5075890B2 (ja) * 2008-09-03 2012-11-21 株式会社東芝 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2010062316A (ja) 2010-03-18
US20100052185A1 (en) 2010-03-04
US8193643B2 (en) 2012-06-05

Similar Documents

Publication Publication Date Title
TWI645465B (zh) 半導體裝置及其製造方法
JP3575001B2 (ja) 半導体パッケージ及びその製造方法
JP5141076B2 (ja) 半導体装置
US9041211B2 (en) Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip
JP4651359B2 (ja) 半導体装置およびその製造方法
JP3208401B2 (ja) 回路パターンテープ及びこれを用いた半導体パッケージ
US20130069219A1 (en) Semiconductor package and method for manufacturing the semiconductor package
JP6964477B2 (ja) 半導体素子用基板及びその製造方法、半導体装置及びその製造方法
JP4970388B2 (ja) 半導体装置及び半導体装置の製造方法
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP2013197209A (ja) 半導体装置及びその製造方法
WO2014054451A1 (ja) 半導体装置及びその製造方法
JP2958692B2 (ja) ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法
US20180090429A1 (en) Semiconductor device
JP2011003626A (ja) 実装基板およびそれを用いた薄型発光装置の製造方法
JP2008252058A (ja) 半導体装置及びその製造方法
JP4321758B2 (ja) 半導体装置
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
JP2006351950A (ja) 半導体装置及び半導体装置の製造方法
JP4705614B2 (ja) 樹脂封止型半導体装置
JP4018853B2 (ja) ターミナルランドフレーム
WO2023058487A1 (ja) 電子装置
JP4549318B2 (ja) 半導体装置および半導体装置の製造方法
JP4021115B2 (ja) 樹脂封止型半導体装置とその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120313

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4970388

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150413

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees