[go: up one dir, main page]

KR101134706B1 - 리드 프레임 및 이의 제조 방법 - Google Patents

리드 프레임 및 이의 제조 방법 Download PDF

Info

Publication number
KR101134706B1
KR101134706B1 KR1020100096152A KR20100096152A KR101134706B1 KR 101134706 B1 KR101134706 B1 KR 101134706B1 KR 1020100096152 A KR1020100096152 A KR 1020100096152A KR 20100096152 A KR20100096152 A KR 20100096152A KR 101134706 B1 KR101134706 B1 KR 101134706B1
Authority
KR
South Korea
Prior art keywords
lead
lead frame
frame substrate
forming
carrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020100096152A
Other languages
English (en)
Other versions
KR20120034529A (ko
Inventor
박충식
이형의
천현아
엄새란
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020100096152A priority Critical patent/KR101134706B1/ko
Publication of KR20120034529A publication Critical patent/KR20120034529A/ko
Application granted granted Critical
Publication of KR101134706B1 publication Critical patent/KR101134706B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48228—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad being disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명의 실시 예에 따른 리드 프레임의 제조 방법은 리드 프레임 기판을 준비하는 단계와, 상기 리드 프레임 기판의 제 1 면에 복수의 이너 리드를 형성하고, 상기 제 1 면과 반대되는 제 2 면에 복수의 아우터 리드를 형성하는 단계와, 상기 이너 리드 및 아우터 리드가 형성된 리드 프레임 기판 아래에 캐리어를 형성하는 단계와, 상기 캐리어가 형성된 리드 프레임 기판에 회로를 형성하는 단계와, 상기 형성된 캐리어를 제거하는 단계를 포함한다. 따라서, 캐리어를 이용하여 회로 패턴 형성 공정을 진행함으로써, 상기 회로 패턴 형성 공정 시 발생하는 기판의 휨 현상을 방지하고, 상기 기판의 두께를 최소화하여 미세회로 패턴을 구현할 수 있다.
또한, 회로 패턴 형성 시 접착된 캐리어를 제거하기 위한 추가 공정이 요구되지 않기 때문에 공정 수를 감소시킬 수 있고, 롤투롤(Roll-To-Roll)로 제조 전 공정이 가능해짐으로써 원가 경쟁력을 가질 수 있다.

Description

리드 프레임 및 이의 제조 방법{LEADFRAME AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 리드 프레임 및 이의 제조 방법에 관한 것이다.
일반적으로, 도 1에 도시한 바와 같이, 소자 칩 패키지(10)는 리드 프레임에 마련되는 다이 패드부(11)에 소자 칩이 실장되어 봉지재로 팩킹 처리되며, 이 소자 칩은 와이어를 통해 리드 프레임과 전기적으로 연결된다.
이와 같이, 리드 프레임은 소자 칩 패키지(10)의 내부와 외부 회로를 연결해줌과 동시에 소자 칩을 실장한다. 이를 위해, 리드 프레임은 소자 칩이 실장되는 다이 패드부(11)와, 와이어에 의해 소자 칩과 전기적으로 연결되는 리드부(12)의 이너 리드와, 외부 회로와 전기적으로 연결되는 리드부(12)의 아우터 리드로 구성된다.
도 1에 도시된 바와 같이 리드 프레임의 리드부(12)는 소정의 두께를 가지는 리드(lead) 구조로 형성함으로써 소형화, 슬림화 및 미세 패턴의 구현이 어려운 문제점이 발생되며, 소자 칩과 리드부(12)의 이너 리드를 전기적으로 연결해주는 와이어의 길이가 길어짐으로써 비용이 증가하는 문제점이 발생된다.
실시 예는 미세 패턴의 구현이 가능한 리드 프레임 및 그의 제조 방법을 제공한다.
실시 예는 캐리어에 기판을 접착시킨 후 회로 패턴 형성 공정을 진행하여 상기 기판의 두께를 최소화할 수 있는 리드 프레임 및 그의 제조 방법을 제공한다.
본 발명의 실시 예에 따른 리드 프레임은 제 1 면에 실장되는 소자 칩을 외부 회로와 전기적으로 연결하는 복수의 리드부와, 상기 리드부의 제 1 면에 형성되며, 상기 실장되는 소자 칩과 리드부 사이를 절연하는 절연층과, 상기 리드부의 제 1 면에 형성되며, 상기 소자 칩의 실장 영역 이외의 영역에 형성되는 이너 리드와, 상기 리드부의 제 2 면에 형성되며, 상기 소자 칩의 실장 영역에 형성되는 아우터 리드를 포함한다.
또한, 본 발명의 실시 예에 따른 리드 프레임의 제조 방법은 리드 프레임 기판을 준비하는 단계와, 상기 리드 프레임 기판의 제 1 면에 복수의 이너 리드를 형성하고, 상기 제 1 면과 반대되는 제 2 면에 복수의 아우터 리드를 형성하는 단계와, 상기 이너 리드 및 아우터 리드가 형성된 리드 프레임 기판 아래에 캐리어를 형성하는 단계와, 상기 캐리어가 형성된 리드 프레임 기판에 회로를 형성하는 단계와, 상기 형성된 캐리어를 제거하는 단계를 포함한다.
본 발명에 따른 실시 예에 의하면, 캐리어를 이용하여 회로 패턴 형성 공정을 진행함으로써, 상기 회로 패턴 형성 공정 시 발생하는 기판의 휨 현상을 방지하고, 상기 기판의 두께를 최소화하여 미세회로 패턴을 구현할 수 있다.
또한, 회로 패턴 형성 시 접착된 캐리어를 제거하기 위한 추가 공정이 요구되지 않기 때문에 공정 수를 감소시킬 수 있고, 롤투롤(Roll-To-Roll)로 제조 전 공정이 가능해짐으로써 원가 경쟁력을 가질 수 있다.
도 1은 종래 소자 칩 패키지를 나타낸 사시도이다.
도 2는 본 발명의 일 실시 예에 따른 리드 프레임의 상면을 나타낸 평면도이고, 도 3는 도 2에 도시된 리드 프레임의 후면을 나타낸 평면도이다.
도 4은 도 2 및 도 3에 도시된 리드 프레임을 이용한 소자 칩 패키지의 제1 실시예를 Ⅰ-Ⅰ' 선을 기준으로 도시한 단면도이다.
도 5 내지 도 15는 도 4에 도시한 리드 프레임 및 소자 칩 패키지의 제조 방법을 나타낸 단면도이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하에서는 도 2 내지 도 15를 참고하여, 본 발명에 따른 리드 프레임을 설명한다.
도 2는 본 발명에 따른 리드 프레임의 상면을 나타낸 평면도이고, 도 3은 도 2에 도시된 리드 프레임의 후면을 나타낸 평면도이고, 도 4은 도 2 및 도 3에 도시된 리드 프레임을 이용한 칩 패키지를 Ⅰ-Ⅰ' 선을 기준으로 도시한 단면도이다.
도 2a 내지 도 3을 참조하면, 리드 프레임 기판(200)은 소자 칩(112)을 실장하고, 소자 칩(112)을 외부 회로(도시하지 않음)와 전기적으로 연결하는 복수의 리드부(110)를 포함한다.
상기 리드부(110)의 제 1면(이하 "상면")에는 이너 리드(104)가 형성되고, 리드부(110)의 제 2면(이하 "하면")에는 아우터 리드(105)가 형성되어 있다.
소자 칩(112)은 와이어를 통해 리드부(110)의 이너 리드(104)와 접속되고, 리드부(110)의 아우터 리드(105)를 통해 외부 회로(도시하지 않음)와 접속될 수 있다.
이와 함께 소자 칩(112)에 그라운드 전압 등을 공급해주는 별도의 리드(도시하지 않음)를 더 구비할 수 있다. 이러한 별도의 리드는 생략 가능하다.
본 실시 예에 따른 리드 프레임(200)을 좀더 상세하게 설명하면 다음과 같다.
소자 칩(112)은 리드 프레임(200)의 상면에 위치하고, 리드 프레임(200)의 리드부(110)와 상기 소자 칩(112) 사이에는 제 1 절연층(106)이 형성되어 있다. 상기 제 1 절연층(106)는 상기 소자 칩과 리드부(110) 사이를 절연하며, 상기 소자 칩(112)을 지지하는 패드 역할을 수행한다. 상기 소자 칩(112)이 실장되기 위해, 상기 제 1 절연층(106)과 리드부(110)에는 관통 홀(111)이 형성된다. 상기 관통 홀(111)은 본딩 페이스트에 의해 매립되며, 상기 본딩 페이스트는 상기소 칩(112)과 제 1 절연층(106) 사이에 접착력을 부여한다.
본 실시 예에서는 리드 프레임 기판을 식각한 관통 홀(111)을 개방하며, 상기 관통 홀(111)을 제외한 영역을 리드부(110)로 이용한다.
상기 리드부(110)는 구리(Cu), 철(Fe), 이들의 합금과 같이 전도성이 있는 금속 재질로 형성될 수 있다.
상기 리드부(110)의 수평 길이는 상기 리드부(110) 상면에 실장될 소자 칩(112)의 크기에 의해 결정될 수 있다. 즉, 상기 소자 칩(112)의 크기에 비례하여 상기 리드부(110)의 수평 길이가 조절될 수 있다.
평면으로 볼 때, 이너 리드(104)는 아우터 리드(105)보다 소자 칩(112)으로부터 이격되어 아우터 리드(105)의 바깥쪽으로 형성되어 있다. 즉, 소자 칩(112) 하부에 아우터 리드(105)가 형성됨으로써 별도의 패드부를 포함하지 않고, 상기 아우터 리드(105)에 의해 소자 칩(112)이 지지되는 구조를 가진다.
이때, 아우터 리드(105)의 폭은 이너 리드(104)의 폭보다 크게 형성할 수 있다. 리드부(110)와 전기적으로 연결되는 이너 리드(104) 및 아우터 리드(105)는 도 2 및 도 3에 도시된 바와 같이 적어도 하나의 열로 배열되어 고집적화가 가능하다.
이너 리드(104)와 아우터 리드(105)는 전기적 특성, 와이어 또는 외부 회로와의 접속 특성 등을 고려하여 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 주석(Sn), 구리(Cu), 크롬(Cr), 이들의 합금 중 적어도 하나를 포함할 수 있다.
관통 홀(111)은 리드부(110)와 리드부(110) 사이를 이격하고, 이격된 사이가 절연성의 본딩 페이스트에 의해 매립됨으로써 이웃한 리드부(110)를 절연한다.
즉, 리드 프레임(200)의 상면에는 상기 리드부(110)와 리드부(110) 사이를 전기적으로 절연하는 복수의 관통 홀(111)이 형성되어 있다. 그리고, 상기 관통 홀(111)은 본딩 페이스트에 의해 매립되며, 상기 관통홀(111)에 형성된 본딩 페이스는 상기 리드부(110)의 상면에 전체적으로 도포되어 상부의 소자 칩(112)과 리드 프레임(200)을 접착한다.
도 4을 참조하면, 이러한 리드 프레임(200)을 포함한 소자 칩 패키지는, 리드 프레임(200)의 제 1 절연층(106) 위에 실장되는 소자 칩(112), 이 소자 칩(112)과 이너 리드(104)를 연결하는 와이어, 그리고 리드 프레임(200)과 소자 칩(112)을 일괄적으로 밀봉하는 봉지재(113)를 포함할 수 있다. 봉지재(113)는 몰드 수지, 이엠씨(Epoxy Mold Compound;EMC) 등이 사용될 수 있다.
본 발명의 실시 예에 따른 리드 프레임(200)은 캐리어가 적층된 상태에서 형성되며, 상기 도 4와 같은 리드 프레임(200)의 제조가 완료되면, 상기 적층된 캐리어를 제거한다. 상기 캐리어(109)는 구리(Cu)로 형성될 수 있다.
상기 캐리어(109)는 상기 리드 프레임(200)에 강성을 제공하여, 상기 리드 프레임 공정 시 휨 현상이 발생하지 않도록 하며, 이에 따라 상기 리드 프레임(200)의 두께를 감소시키기 위해 형성된다.
또한, 상기 캐리어(109)는 접착 페이스트(108)에 의해 상기 리드 프레임(200) 하면에 접착된다. 이때, 상기 접착 페이스트 (108)는 상기 리드 프레임(200)의 일부 영역에만 도포되며, 이에 따라 상기 리드 프레임 제조 공정에서 상기 캐리어(109)를 제거하는 공정 없이, 상기 캐리어(109)를 효과적으로 제거할 수 있도록 한다.
이하에서는 도 5 내지 도 15을 참고하여, 도 4의 소자 칩 패키지의 제조 방법을 설명한다.
도 5 내지 도 15는 도 4에 도시한 리드 프레임 및 소자 칩 패키지의 제조 방법을 나타낸 단면도들이다.
먼저, 도 5와 같이, 금속 재질의 리드 프레임 기판(101)을 마련한다.
리드 프레임 기판(101)은 구리(Cu), 철(Fe), 이들의 합금 등의 전도성이 있는 금속 재질로 형성될 수 있다.
리드 프레임 기판(101)의 두께는 0.5~10 mil(1/2000 inch)의 범위로 형성될 수 있으며, 바람직하게는 미세 회로 패턴 구현을 위해 1~3 mil의 범위로 형성될 수 있다. 그러나, 상기 리드 프레임 기판(101)의 두께를 한정하는 것은 아니다.
다음으로, 도 6과 같이, 리드 프레임 기판(101)의 상면 및 하면에 포토 레지스트(102)를 도포한 후 도 7과 같이 패터닝하고, 노광 및 현상하여 제 1 포토 레지스트 패턴(103)을 형성한다.
다음으로, 도 8과 같이, 제1 포토 레지스트 패턴(103)을 마스크로 노출되어 있는 리드 프레임 절연 기판(101)을 씨드층으로 도금하여 이너 리드(104), 아우터 리드(105) 및 별도의 리드(도시하지 않음)를 형성하고, 제1 포토 레지스트 패턴(103)을 제거한다.
이때, 리드(104, 105)는 니켈(Ni), 팔라듐(Pd), 금(Au), 은(Ag), 주석(Sn), 구리(Cu), 크롬(Cr), 이들의 합금 등을 전해 도금하여 형성할 수 있다.
따라서, 이너 리드(104)보다 중심쪽에 위치하는 아우터 리드(105)가 형성된다.
다음으로, 도 9와 같이 프레임 절연 기판(101)의 상면에 형성되어 있는 이너 리드(104)를 매립하여 제 1 절연층(106)을 형성하고, 상기 프레임 절연 기판(101)의 하면에 형성되어 있는 아우터 리드(105)를 매립하여 제 2 절연층(107)을 형성한다.
다음으로, 도10과 같이 상기와 같이 형성된 제 1 절연층(106) 및 제 2 절연층(107)을 식각하여, 상기 형성된 이너 리드(104)와 아우터 리드(105)가 노출되도록 한다.
또한, 상기 제 1 절연층(106)의 영역 중 리드부(회로)(110)가 형성될 영역에 대응되는 부분을 식각한다. 이때, 상기 제 1 절연층(106)의 식각 범위는 상기 리드부(110)의 형성범위에 대응되게 설정될 수 있다.
또한, 상기 제 1 절연층(106)의 영역 중 추후 복수 리드 프레임의 분리가 용이하도록, 상기 분리될 구간(다이싱 구간)을 식각할 수도 있다.
다음으로, 도 11과 같이 상기 형성된 제 2 절연층(107) 하면에 접착 페이스트(108)를 형성하고, 상기 형성된 접착 페이스트(108)에 캐리어(109)를 접착한다.
상기 캐리어(109)는 구리(cu)를 포함하는 합금으로 형성될 수 있다.
상기 캐리어(109)는 상기 리드 프레임 기판(101)에 강성을 제공한다.
즉, 미세 회로 패턴을 형성하기 위해서는 상기 리드 프레임 기판(101)의 두께를 감소해야 하는데, 상기 리드 프레임 기판(101)의 두께를 감소하는 경우, 리드부(110) 형성 공정 시 리드 프레임 기판(101)의 휨 현상에 의해, 정상적인 회로 패턴을 형성할 수 없다.
이에 따라, 본 발명에서는 상기 리드 프레임 기판(101)의 두께를 최소로 하고, 상기 리드 프레임 기판(101)에 부착되는 캐리어(109)로 인해 상기 리드 프레임 기판(101)에 강성이 제공되도록 한다.
이에 따라, 상기 캐리어(109)에 의해 리드부(110) 형성 공정시 발생하는 휨 현상을 방지하여, 보다 효율적으로 리드 프레임(200)의 제조 공정이 이루어지도록 한다.
한편, 상기 캐리어(109)는 접착 페이스트(108)에 의해 상기 제 2 절연층(107) 하면에 접착되는데, 상기 접착 페이스트(108)는 상기 제 2 절연층(107)의 일부 영역에만 도포한다.
도 11에 도시된 바와 같이, 상기 리드 프레임 기판(101)은 리드부(100)와 칩 소자(112)가 형성되는 활성 영역(A)과 상기 활성 영역을 제외한 더미 영역(B)을 포함한다.
상기 더미 영역(B)은 서로 다른 리드 프레임 사이에 형성되는 영역으로, 복수 개의 리드 프레임을 각각 분리할 때 다이싱되는 부분이라 할 수 있다.
다시 말해서, 상기 리드 프레임 기판(101)은 하나의 리드 프레임만을 형성하기 위한 기판이 아니라, 복수 개의 리드 프레임을 동시에 형성할 수 있는 리드 프레임 기판이다.
상기와 같은 리드 프레임 기판(1010을 이용하여 복수 개의 리드 프레임이 형성되면, 다이싱 공정을 통해 상기 형성된 각각의 리드 프레임 사이를 절단/분리한다. 이때, 상기 리드 프레임과 리드 프레임 사이에 다이싱이 수행되는 영역을 더미 영역(B)이라 할 수 있고, 상기 더미 영역(B)을 제외한 나머지 영역, 다시 말해서 상기 리드 프레임을 형성하는 영역을 활성 영역(A)이라 할 수 있다.
이에 따라, 본 발명에 따른 실시 예에서는 상기 더미 영역(B)에 대응되는 영역에만 상기 접착 페이스트(108)를 형성하고, 상기 형성된 접착 페이스트(108)에 캐리어(109)를 부착한다.
다음으로, 도 12와 같이 노출되어 있는 제 1 절연층(106)을 마스크로 하여 상기 리드 프레임 기판(101)을 에칭(etching)하여 리드 프레임 기판(101)에 복수의 관통 홀(111)을 형성한다.
이와 같이 복수의 관통 홀(111)이 형성되어, 각각의 리드부(110)와 리드부(110)를 정의하며, 상기 복수의 관통 홀(111)은 단락되는 패턴 사이를 나타낸다.
다음으로, 도 13과 같이, 상기 관통 홀(111)을 매립하도록 본딩 페이스트를 도포한다. 이때, 본딩 페이스트는 상기 리드 프레임 기판(101) 위에 형성된 제 1 절연층(106) 위까지 도포되어 실장될 소자 칩(112)의 하면 전체와 부착되도록 한다.
이후, 도 14와 같이 상기 관통 홀(111)에 도포되어 있는 본딩 페이스트에 의해 제 1 절연층(106) 위에 소자 칩(112)을 실장하고, 소자 칩(112)과 이너 리드(104)를 와이어(126)를 이용하여 전기적으로 연결한다.
그리고, 리드부(110) 상에 실장된 소자 칩(112)과 와이어를 일괄적으로 봉지재(113)를 이용하여 팩킹함으로써 소자 칩 패키지를 형성한다. 봉지재(113)는 몰드 수지, 이엠씨(Epoxy Mold Compound;EMC) 등을 포함하는 물질로 구성될 수 있다.
다음으로, 도 15와 같이 상기 제 2 절연층(107) 아래에 부착한 캐리어(109)를 제거한다.
이때, 상기 캐리어(109)는 다이싱 공정에 의해 제거될 수 있다. 상기 다이싱 공정은 복수의 리드 프레임이 형성된 기판을 유닛별로 분리하기 위한 공정으로써, 리드 프레임과 리드 프레임 사이에서 수행된다.
이때, 상기 리드 프레임과 리드 프레임 사이는 상기 설명한 더미 영역이라 할 수 있다.
다시 말해서, 상기 도 14와 같이 형성된 기판에서 더미 영역(B)을 절단하여 실질적으로 하나의 완전한 리드 프레임이 형성되도록 활성 영역(A)을 분리한다.
이때, 상기 캐리어(109)를 부착하기 위해 형성된 접착 페이스트(108)는 상기 다이싱되는 영역인 더미 영역(B)에만 형성되어있기 때문에, 상기 더미 영역(b)을 분리하는 것만으로 상기 캐리어(109)를 제거할 수 있다.
이와 같은 공정은 포토 레지스트의 라미네이팅 공정, 본딩 페이스트의 도포공정 등이 롤투롤(ROLL-TO-ROLLL) 공정에 의해 진행될 수 있다.
이상에서 설명한 본 발명의 상세한 설명에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술된 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
200 : 리드 프레임
104: 이너 리드
105: 아우터 리드
106: 제 1 절연층
107: 제 2 절연층
110: 리드부
111: 관통 홀
112: 소자 칩
113: 봉지재

Claims (13)

  1. 활성 영역과 더미 영역을 포함하며, 소자 칩을 외부 회로와 전기적으로 연결하는 리드부;
    상기 리드부의 제 1 면에 형성되며, 상기 실장되는 소자 칩과 리드부 사이를절연하는 절연층;
    상기 리드부의 제 1 면에 형성되며, 상기 소자 칩의 실장 영역 이외의 영역에 형성되는 이너 리드; 및
    상기 리드부의 제 2 면에 형성되며, 상기 소자 칩의 실장 영역에 형성되는 아우터 리드를 포함하며,
    상기 절연층, 이너 리드 및 아우터 리드는 상기 리드부의 활성 영역에 각각 형성되는 리드 프레임.
  2. 제 1항에 있어서,
    상기 리드부 및 절연층에는 상기 소자 칩의 하면을 노출하는 관통 홀이 형성되어 있으며, 상기 관통 홀은 본딩 페이스트로 매립되는 리드 프레임.
  3. 삭제
  4. 삭제
  5. 리드 프레임 기판을 준비하는 단계;
    상기 리드 프레임 기판의 제 1 면에 복수의 이너 리드를 형성하고, 상기 제 1 면과 반대되는 제 2 면에 복수의 아우터 리드를 형성하는 단계;
    상기 이너 리드 및 아우터 리드가 형성된 리드 프레임 기판 아래에 캐리어를 형성하는 단계;
    상기 캐리어가 형성된 리드 프레임 기판에 회로를 형성하는 단계; 및
    상기 리드 프레임 기판 아래에 형성된 캐리어를 제거하는 단계가 포함되며,
    상기 리드 프레임 기판은 상기 회로가 형성되는 활성 영역과, 상기 활성 영역을 제외한 더미 영역으로 구분되며,
    상기 캐리어는 상기 리드 프레임 기판의 더미 영역에 형성된 접착 페이스트에 의해 상기 리드 프레임 기판 아래에 부착되는 리드 프레임의 제조 방법.
  6. 제 5항에 있어서,
    상기 복수의 아우터 리드는 상기 형성된 복수의 이너 리드 사이에 형성되는 리드 프레임의 제조 방법.
  7. 삭제
  8. 삭제
  9. 제 5항에 있어서,
    상기 회로를 형성하는 단계는
    상기 리드 프레임 기판의 제 1 면에 절연층을 형성하는 단계와,
    상기 형성될 회로의 형상에 대응되게 상기 형성된 절연층을 식각하는 단계와,
    상기 식각된 절연층을 마스크로 상기 리드 프레임 기판을 식각하여 상기 회로를 형성하는 단계를 포함하는 리드 프레임의 제조 방법.
  10. 제 9항에 있어서,
    상기 식각 단계에 의해 상기 절연층 및 리드 프레임 기판에 형성된 관통 홀을 매립하며 본딩 페이스트를 도포하는 단계가 더 포함되는 리드 프레임의 제조 방법.
  11. 제 10항에 있어서,
    상기 본딩 페이스트를 도포하는 단계는
    상기 관통 홀이 매립되도록 상기 형성된 관통 홀 내에 본딩 페이스트를 도포하는 단계와,
    상기 본딩 페이스트 위에 소자 칩을 부착하는 단계와,
    상기 소자 칩과 상기 이너 리드를 와이어 본딩하는 단계를 포함하는 리드 프레임의 제조 방법.
  12. 제 11항에 있어서,
    상기 본딩 페이스트를 도포하는 단계는
    상기 소자 칩을 봉지하는 단계를 더 포함하는 리드 프레임의 제조 방법.
  13. 제 5항에 있어서,
    상기 캐리어를 제거하는 단계는
    상기 접착 페이스트가 도포된 더미 영역을 다이싱하여 상기 리드 프레임 기판을 활성 영역과 더미 영역으로 분리하는 단계인 것을 특징으로 하는 리드 프레임의 제조 방법.
KR1020100096152A 2010-10-01 2010-10-01 리드 프레임 및 이의 제조 방법 Active KR101134706B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100096152A KR101134706B1 (ko) 2010-10-01 2010-10-01 리드 프레임 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100096152A KR101134706B1 (ko) 2010-10-01 2010-10-01 리드 프레임 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20120034529A KR20120034529A (ko) 2012-04-12
KR101134706B1 true KR101134706B1 (ko) 2012-04-13

Family

ID=46143450

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100096152A Active KR101134706B1 (ko) 2010-10-01 2010-10-01 리드 프레임 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101134706B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102438799B1 (ko) 2022-05-31 2022-09-01 주식회사 오케이테크놀러지 롤투롤 방식 반도체 서스 패널 제조장치 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130120762A (ko) 2012-04-26 2013-11-05 에스티에스반도체통신 주식회사 반도체 패키지 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106503A (ja) * 1993-10-08 1995-04-21 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
JPH08316271A (ja) * 1995-05-12 1996-11-29 Nitto Denko Corp フィルムキャリアおよびこれを用いた半導体装置
KR20050084598A (ko) * 2002-09-25 2005-08-26 어드밴스드 인터커넥트 테크놀로지스 리미티드 테이핑된 리드 프레임 및 반도체 패키징에서 상기 리드프레임을 제조하고 사용하는 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106503A (ja) * 1993-10-08 1995-04-21 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
JPH08316271A (ja) * 1995-05-12 1996-11-29 Nitto Denko Corp フィルムキャリアおよびこれを用いた半導体装置
KR20050084598A (ko) * 2002-09-25 2005-08-26 어드밴스드 인터커넥트 테크놀로지스 리미티드 테이핑된 리드 프레임 및 반도체 패키징에서 상기 리드프레임을 제조하고 사용하는 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102438799B1 (ko) 2022-05-31 2022-09-01 주식회사 오케이테크놀러지 롤투롤 방식 반도체 서스 패널 제조장치 및 방법

Also Published As

Publication number Publication date
KR20120034529A (ko) 2012-04-12

Similar Documents

Publication Publication Date Title
US9842792B2 (en) Method of producing a semiconductor package
JP4400898B2 (ja) チップサイズパッケージ及びその製造方法
US6720207B2 (en) Leadframe, resin-molded semiconductor device including the leadframe, method of making the leadframe and method for manufacturing the device
US8241967B2 (en) Semiconductor package with a support structure and fabrication method thereof
US20090127682A1 (en) Chip package structure and method of fabricating the same
US8115288B2 (en) Lead frame for semiconductor device
US20110298126A1 (en) Carrier-free semiconductor package and fabrication method
US20080160678A1 (en) Method for fabricating semiconductor package
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
TWI459514B (zh) A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same
JP2005286057A (ja) 回路装置およびその製造方法
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
KR20120018756A (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
CN111199924A (zh) 半导体封装结构及其制作方法
WO2017203928A1 (ja) リードフレームの製造方法、電子装置の製造方法、および電子装置
US7635642B2 (en) Integrated circuit package and method for producing it
KR101168413B1 (ko) 리드 프레임 및 그 제조 방법
JP7145414B2 (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
KR101297662B1 (ko) 리드프레임의 제조방법
KR20100104112A (ko) 반도체 패키지용 회로기판, 그의 제조 방법 및 이를 적용한반도체 패키지
KR101163905B1 (ko) 리드 프레임 및 이의 제조 방법
JP4097486B2 (ja) 回路装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101001

PA0201 Request for examination
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20111107

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120228

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20120402

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20120402

End annual number: 3

Start annual number: 1

PG1501 Laying open of application
PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20150305

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20150305

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20160428

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20170403

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20170403

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180403

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20190329

Start annual number: 8

End annual number: 8