JP6525643B2 - 製造装置及び製造方法 - Google Patents
製造装置及び製造方法 Download PDFInfo
- Publication number
- JP6525643B2 JP6525643B2 JP2015042803A JP2015042803A JP6525643B2 JP 6525643 B2 JP6525643 B2 JP 6525643B2 JP 2015042803 A JP2015042803 A JP 2015042803A JP 2015042803 A JP2015042803 A JP 2015042803A JP 6525643 B2 JP6525643 B2 JP 6525643B2
- Authority
- JP
- Japan
- Prior art keywords
- cutting
- substrate
- cut
- rotary blade
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Dicing (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Structure Of Printed Boards (AREA)
Description
(1)複数の第1の切断線において、回転刃が被切断物を第1の移動速度によって切断する第1の動作。
(2)複数の第2の切断線において、回転刃が被切断物の全厚さのうち一部分の厚さを第2の移動速度によって切削することによって、切削溝を形成する第2の動作。
(3)切削溝において、回転刃が被切断物の全厚さのうち残る厚さを第3の移動速度によって切断する第3の動作。
(1)第1の方向に沿う複数の切断線において、回転刃が被切断物の全厚さに相当する部分を切断する。
(2)第1の方向に交わる第2の方向に沿う複数の切断線において、回転刃が被切断物の全厚さのうち一部分の厚さを切削することによって、切削溝を形成する。
(3)第2の方向に沿って形成された切削溝において、回転刃が被切断物の全厚さのうち残りの厚さの部分を切断する。
(1)第1の方向に沿う複数の切断線において、回転刃が被切断物の全厚さのうち一部分の厚さを切削することによって、切削溝を形成する。
(2)第1の方向に沿って形成された切削溝において、回転刃が被切断物の全厚さのうち残る厚さを切断する。
(3)第1の方向に交わる第2の方向に沿う複数の切断線において、回転刃が被切断物の全厚さのうち一部分の厚さを切削することによって、切削溝を形成する。
(4)第2の方向に沿って形成された切削溝において、回転刃が被切断物の全厚さのうち残る厚さを切断する。
2 リードフレーム(基板)
3 半導体チップ(機能素子)
4 ダイパッド
4a ダイパッドの下面
5 リード
5a リードの下面
5b リードの側面
6 タイバー
7 ボンディングワイヤ
8 封止樹脂
9 切断線(第1の切断線、第2の切断線)
10 切断線(第2の切断線、第1の切断線)
11 領域
12 回転刃
13 QFN製品(製品)
14 切断用テーブル(テーブル)
15 切断用治具
16 金属プレート
17 樹脂シート
18 突起部
19 吸着孔
20 空間
21、22 切断溝
23 切削溝
24、26 切断跡
25 中間体
27 製造装置
28 基板供給機構
29 移動機構
30 回転機構
31 スピンドル
32 検査用テーブル
33 切断済のQFN基板
34 トレイ
A 基板供給モジュール
B 基板切断モジュール
C 検査モジュール
CTL 制御部
Claims (10)
- 第1の方向に沿う複数の第1の切断線と、前記第1の方向に交わる第2の方向に沿う複数の第2の切断線と、前記複数の第1の切断線及び前記複数の第2の切断線によってそれぞれ囲まれる複数の領域とを有し、基板上の機能素子が封止樹脂により封止された被切断物を切断することによって、前記複数の領域のそれぞれに対応する複数の製品を製造する際に使用される製造装置であって、
前記被切断物が載置されるテーブルと、
前記被切断物を切断する回転刃と、
前記テーブルと前記回転刃とを相対的な移動速度によって相対的に移動させる移動機構と、
少なくとも前記回転刃の回転と前記移動機構による移動とを制御する制御部とを備え、 前記制御部は、前記製造装置が次の第1から第3の動作を第2の動作、第1の動作、第3の動作の順で行うように前記製造装置を制御し、第1から第3の動作によって前記被切断物を個片化することを特徴とする製造装置。
(1)前記複数の第1の切断線において、前記回転刃が前記被切断物を第1の移動速度によって切断する第1の動作。
(2)前記複数の第2の切断線において、前記回転刃が前記被切断物の全厚さのうち前記基板を含む一部分の厚さを第2の移動速度によって切削することによって、切削溝を形成する第2の動作。
(3)前記切削溝において、前記回転刃が前記被切断物の全厚さのうち前記封止樹脂からなる残りの厚さを第3の移動速度によって前記第2の動作と同方向に切断する第3の動作。 - 請求項1に記載された製造装置において、
前記被切断物は、前記基板と、前記基板における前記複数の領域においてそれぞれ設けられた前記機能素子とを少なくとも有することを特徴とする製造装置。 - 請求項2に記載された製造装置において、
前記基板はリードフレームであり、
前記回転刃の厚さが前記リードフレームに含まれるタイバーの幅よりも大きいことを特徴とする製造装置。 - 請求項3に記載された製造装置において、
前記複数の製品はQFNであることを特徴とする製造装置。 - 請求項1に記載された製造装置において、
前記第3の移動速度が前記第2の移動速度に比較して同じこと又は遅いことを特徴とする製造装置。 - 第1の方向に沿う複数の第1の切断線と、前記第1の方向に交わる第2の方向に沿う複数の第2の切断線と、前記複数の第1の切断線及び前記複数の第2の切断線によってそれぞれ囲まれる複数の領域とを有し、基板上の機能素子が封止樹脂により封止された被切断物を切断することによって、前記複数の領域のそれぞれに対応する複数の製品を製造する製造方法であって、
前記被切断物が載置されるテーブルと、前記被切断物を切断する回転刃と、前記テーブルと前記回転刃とを相対的な移動速度によって相対的に移動させる移動機構とを有する製造装置を準備する工程と、
前記複数の第1の切断線において、前記回転刃が前記被切断物を第1の移動速度によって切断する第1の工程と、
前記複数の第2の切断線において、前記回転刃が前記被切断物の全厚さのうち前記基板を含む一部分の厚さを第2の移動速度によって切削することによって、切削溝を形成する第2の工程と、
前記切削溝において、前記回転刃が前記被切断物の全厚さのうち前記封止樹脂からなる残りの厚さを第3の移動速度によって前記第2の工程と同方向に切断する第3の工程とを含み、
前記第1の工程から第3の工程は、第2の工程、第1の工程、第3の工程の順で行われ、前記第1から前記第3の工程によって前記被切断物が個片化することを特徴とする製造方法。 - 請求項6に記載された製造方法において、
前記被切断物は、前記基板と、前記基板における前記複数の領域においてそれぞれ設けられた前記機能素子とを少なくとも有することを特徴とする製造方法。 - 請求項7に記載された製造方法において、
前記基板はリードフレームであり、
前記回転刃の厚さが前記リードフレームに含まれるタイバーの幅よりも大きいことを特徴とする製造方法。 - 請求項8に記載された製造方法において、
前記複数の製品はQFNであることを特徴とする製造方法。 - 請求項6に記載された製造方法において、
前記第3の移動速度が前記第2の移動速度に比較して同じこと又は遅いことを特徴とする製造方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015042803A JP6525643B2 (ja) | 2015-03-04 | 2015-03-04 | 製造装置及び製造方法 |
TW105104553A TWI618193B (zh) | 2015-03-04 | 2016-02-17 | 製造裝置及製造方法 |
MYPI2016700554A MY173537A (en) | 2015-03-04 | 2016-02-17 | Manufacturing apparatus and manufacturing method |
KR1020160024826A KR101779701B1 (ko) | 2015-03-04 | 2016-03-02 | 제조 장치 및 제조 방법 |
CN201610124832.3A CN105938808B (zh) | 2015-03-04 | 2016-03-04 | 制造装置以及制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015042803A JP6525643B2 (ja) | 2015-03-04 | 2015-03-04 | 製造装置及び製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016162973A JP2016162973A (ja) | 2016-09-05 |
JP6525643B2 true JP6525643B2 (ja) | 2019-06-05 |
Family
ID=56847225
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015042803A Active JP6525643B2 (ja) | 2015-03-04 | 2015-03-04 | 製造装置及び製造方法 |
Country Status (5)
Country | Link |
---|---|
JP (1) | JP6525643B2 (ja) |
KR (1) | KR101779701B1 (ja) |
CN (1) | CN105938808B (ja) |
MY (1) | MY173537A (ja) |
TW (1) | TWI618193B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6800745B2 (ja) * | 2016-12-28 | 2020-12-16 | 株式会社ディスコ | 半導体パッケージの製造方法 |
JP7043346B2 (ja) * | 2018-05-18 | 2022-03-29 | 株式会社ディスコ | 切削装置 |
JP2020088262A (ja) * | 2018-11-29 | 2020-06-04 | 株式会社ディスコ | パッケージ基板の分割方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2592489B2 (ja) * | 1988-03-18 | 1997-03-19 | 富士通株式会社 | ウエハダイシング方法 |
JPH0574932A (ja) * | 1991-09-17 | 1993-03-26 | Fujitsu Ltd | 半導体ウエハのダイシング方法 |
JP3229035B2 (ja) * | 1992-09-25 | 2001-11-12 | ローム株式会社 | シリコンウエハーの切断方法 |
JP3521325B2 (ja) | 1999-07-30 | 2004-04-19 | シャープ株式会社 | 樹脂封止型半導体装置の製造方法 |
JP2002343817A (ja) | 2001-05-11 | 2002-11-29 | Tomoegawa Paper Co Ltd | 半導体装置ユニット |
JP2003031526A (ja) * | 2001-07-16 | 2003-01-31 | Mitsumi Electric Co Ltd | モジュールの製造方法及びモジュール |
JP2006222359A (ja) * | 2005-02-14 | 2006-08-24 | Hitachi Cable Ltd | 発光ダイオードアレイの製造方法 |
US7694688B2 (en) * | 2007-01-05 | 2010-04-13 | Applied Materials, Inc. | Wet clean system design |
JP2009170501A (ja) * | 2008-01-11 | 2009-07-30 | Disco Abrasive Syst Ltd | 切削装置 |
JP2011035142A (ja) * | 2009-07-31 | 2011-02-17 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
US8801307B2 (en) * | 2009-09-25 | 2014-08-12 | Nikon Corporation | Substrate cartridge, substrate processing apparatus, substrate processing system, control apparatus, and method of manufacturing display element |
JP2011159679A (ja) * | 2010-01-29 | 2011-08-18 | Furukawa Electric Co Ltd:The | チップの製造方法 |
JP2011211159A (ja) * | 2010-03-10 | 2011-10-20 | Renesas Electronics Corp | 半導体装置の製造方法 |
US9349679B2 (en) * | 2010-08-31 | 2016-05-24 | Utac Thai Limited | Singulation method for semiconductor package with plating on side of connectors |
JP5899614B2 (ja) * | 2010-11-26 | 2016-04-06 | 大日本印刷株式会社 | リードフレームおよびリードフレームの製造方法 |
JP2013069814A (ja) * | 2011-09-21 | 2013-04-18 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP5897454B2 (ja) * | 2012-12-03 | 2016-03-30 | Towa株式会社 | 電子部品製造用の切断装置及び切断方法 |
JP6111168B2 (ja) * | 2013-08-23 | 2017-04-05 | 株式会社ディスコ | パッケージ基板の分割方法 |
-
2015
- 2015-03-04 JP JP2015042803A patent/JP6525643B2/ja active Active
-
2016
- 2016-02-17 MY MYPI2016700554A patent/MY173537A/en unknown
- 2016-02-17 TW TW105104553A patent/TWI618193B/zh active
- 2016-03-02 KR KR1020160024826A patent/KR101779701B1/ko active Active
- 2016-03-04 CN CN201610124832.3A patent/CN105938808B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105938808A (zh) | 2016-09-14 |
JP2016162973A (ja) | 2016-09-05 |
MY173537A (en) | 2020-02-03 |
TWI618193B (zh) | 2018-03-11 |
KR101779701B1 (ko) | 2017-10-10 |
KR20160108170A (ko) | 2016-09-19 |
TW201701409A (zh) | 2017-01-01 |
CN105938808B (zh) | 2018-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101803183B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP5543058B2 (ja) | 半導体装置の製造方法 | |
US20040043537A1 (en) | Method of manufacturing a semiconductor device having a flexible wiring substrate | |
US20070275543A1 (en) | Manufacturing method of a semiconductor device | |
JP3686287B2 (ja) | 半導体装置の製造方法 | |
JP6525643B2 (ja) | 製造装置及び製造方法 | |
JP6193665B2 (ja) | 半導体装置の製造方法 | |
US20110241187A1 (en) | Lead frame with recessed die bond area | |
KR101673649B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP3660854B2 (ja) | 半導体装置の製造方法 | |
JP2010062316A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2011211159A (ja) | 半導体装置の製造方法 | |
CN106847780B (zh) | 框架具有多个臂的半导体器件及相关方法 | |
JP4497304B2 (ja) | 半導体装置及びその製造方法 | |
JP5286303B2 (ja) | 半導体装置の製造方法 | |
JP2009152329A (ja) | 電子部品装置 | |
JP2017183511A (ja) | 半導体装置の製造方法 | |
JP4994148B2 (ja) | 半導体装置の製造方法 | |
JP2006245459A (ja) | 半導体装置の製造方法 | |
JP4643464B2 (ja) | パッケージ基板の分割方法および分割装置 | |
JP2002151531A (ja) | 半導体装置の製造方法 | |
JP2005277434A (ja) | 半導体装置 | |
JP5311505B2 (ja) | 半導体装置 | |
KR101905244B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP2001077263A (ja) | 樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180130 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181019 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190409 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6525643 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |