KR101408445B1

KR101408445B1 - 배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치

Info

Publication number: KR101408445B1
Application number: KR1020127002086A
Authority: KR
Inventors: 히로시 고또오; 다께아끼 마에다
Original assignee: 가부시키가이샤 고베 세이코쇼
Priority date: 2009-07-27
Filing date: 2010-07-27
Publication date: 2014-06-17
Anticipated expiration: 2030-07-27
Also published as: CN102473730B; TW201126720A; WO2011013682A1; JP5620179B2; US20120119207A1; TWI445179B; KR20120034115A; CN102473730A; JP2011049544A

Abstract

유기 EL 디스플레이나 액정 디스플레이 등의 표시 장치에 있어서, 반도체층과, 예를 들어 소스 전극이나 드레인 전극을 구성하는 Al계막을 안정적으로 직접 접속시키는 것이 가능한 동시에, 웨트 프로세스에서 사용하는 전해질액 중에서, 상기 반도체층과 Al계막 사이에서 갈바니 부식이 발생하기 어렵고, Al계막의 박리를 억제할 수 있는 배선 구조를 제공한다. 기판 상에, 기판측으로부터 순서대로, 박막 트랜지스터의 반도체층과, 상기 반도체층과 직접 접속하는 Al 합금막을 구비한 배선 구조이며, 상기 반도체층은 산화물 반도체로 이루어지고, 상기 Al 합금막은 Ni 및 Co 중 적어도 1개를 포함하는 배선 구조이다.

Description

배선 구조 및 그 제조 방법 및 배선 구조를 구비한 표시 장치 {WIRING STRUCTURE, METHOD FOR MANUFACTURING WIRING STRUCTURE, AND DISPLAY DEVICE PROVIDED WITH WIRING STRUCTURE}

본 발명은 기판측으로부터 순서대로, 박막 트랜지스터의 반도체층과, 상기 반도체층과 직접 접속하는 Al 합금막을 구비한 배선 구조이며, 당해 반도체층이 산화물 반도체로 이루어지는 산화물 반도체층으로 구성되어 있는 배선 구조 및 그 제조 방법 및 당해 배선 구조를 구비한 표시 장치에 관한 것이다. 본 발명의 배선 구조는, 예를 들어 액정 디스플레이(액정 표시 장치)나 유기 EL 디스플레이 등의 플랫 패널 디스플레이에 대표적으로 사용된다. 이하에서는, 액정 표시 장치를 대표적으로 예로 들어 설명하지만, 이에 한정되는 취지는 아니다.

최근, 유기 EL 디스플레이나 액정 디스플레이의 반도체층(채널층)에 산화물 반도체를 사용한 디스플레이가 개발되고 있다. 예를 들어, 특허 문헌 1에는 반도체 디바이스에 있어서의 투명 반도체층으로서, 산화아연(ZnO); 산화카드뮴(CdO); 산화아연(ZnO)에 IIB 원소, IIA 원소 혹은 VIB 원소를 첨가한 화합물 또는 혼합물; 중 어느 하나를 사용하고, 3d 천이 금속 원소; 또는 희토류 원소; 또는 투명 반도체의 투명성을 잃지 않고 고저항으로 하는 불순물을 도프한 것이 사용되고 있다.

산화물 반도체는, 종래, 반도체층의 재료로서 사용되어 온 아몰퍼스 실리콘과 비교하여, 높은 캐리어 이동도를 갖고 있다. 또한 산화물 반도체는 스퍼터링법으로 성막할 수 있으므로, 상기 아몰퍼스 실리콘으로 이루어지는 층의 형성과 비교하여 기판 온도의 저온화를 도모할 수 있다. 그 결과, 내열성이 낮은 수지 기판 등을 사용할 수 있으므로, 플렉시블 디스플레이의 실현이 가능하다.

이와 같은 산화물 반도체를 반도체 디바이스에 사용한 예로서, 예를 들어 특허 문헌 1에는 산화아연(ZnO), 산화카드뮴(CdO), 산화아연(ZnO)에, IIB 원소, IIA 원소, 혹은 VIB 원소를 첨가한 화합물, 또는 혼합물 중 어느 하나를 사용하고, 3d 천이 금속 원소; 또는 희토류 원소; 또는 투명 반도체의 투명성을 잃지 않고 고저항으로 하는 불순물을 도프한 것이 사용되고 있다. 산화물 반도체 중에서도, In, Ga, Zn, Sn으로 이루어지는 군으로부터 선택되는 적어도 1종 이상의 원소를 포함하는 산화물(IGOZO, ZTO, IZO, ITO, ZnO, AZTO, GZTO)은 매우 높은 캐리어 이동도를 가지므로, 바람직하게 사용되고 있다.

일본 특허 출원 공개 제2002-76356호 공보

그런데, TFT 기판에 있어서의 게이트 배선이나 소스-드레인 배선 등의 배선 재료에는 전기 저항이 작고, 미세 가공이 용이한 것 등의 이유에 의해, 순Al 또는Al-Nd 등의 Al 합금(이하, 이들을 정리하여 Al계라고 하는 경우가 있음)이 범용되고 있다.

그러나, 예를 들어 보톰 게이트형의 TFT의 반도체층에 산화물 반도체를 사용하고, 또한 소스 전극이나 드레인 전극에 Al계막을 사용하는 적층 구조의 경우, 산화물 반도체층과, 소스 전극이나 드레인 전극을 구성하는 Al계막을 직접 접속하면, 산화물 반도체층과 Al계막의 계면에, 고저항의 산화알루미늄이 형성되어 접속 저항(콘택트 저항, 접촉 전기 저항)이 상승하고, 화면의 표시 품위가 저하되는 등의 문제가 있다.

또한, 상기 적층 구조의 형성 방법으로서, 기판 상에, 목적으로 하는 패턴과 역의 패턴을 리프트 오프 레지스트로 형성한 후, Al계막을 형성하고, 불필요한 부분을 유기 용제나 박리액에 의해 리프트 오프 레지스트와 함께 제거하여, 목적으로 하는 패턴을 얻는 「리프트 오프법」을 사용하는 것이 생각된다. 그러나 이 방법에서는, 리프트 오프된 Al계 금속편의 재부착을 억제하면서, 균일하고 또한 고수율로 대면적의 패턴을 형성하는 것이 극히 어렵다. 따라서, 상기 적층 구조의 형성 방법으로서, 포토리소그래피와 습식 에칭 프로세스를 적용하는 것이 생각된다. 그러나 포토리소그래피에 의한 패터닝 시에, 현상액이 소스 전극이나 드레인 전극을 구성하는 Al계막과 산화물 반도체층 사이에 침투하여, 갈바니 부식에 의해 상기 Al계막이 박리될 가능성이 높은 것 등의 문제가 있다.

본 발명은 이와 같은 사정에 착안하여 이루어진 것이며, 그 목적은 유기 EL 디스플레이나 액정 디스플레이 등의 표시 장치에 있어서, 산화물 반도체층과, 예를 들어 소스 전극이나 드레인 전극을 구성하는 Al계막을 안정적으로 직접 접속시키는 것이 가능한 동시에, 웨트 프로세스(예를 들어, 상기 포토리소그래피)에서 사용하는 전해질액(예를 들어, 현상액) 중에서, 산화물 반도체층과 Al계막 사이에서 갈바니 부식이 발생하기 어렵고, Al계막의 박리를 억제할 수 있는 배선 구조 및 그 제조 방법 및 당해 배선 구조를 구비한 상기 표시 장치를 제공하는 데 있다.

본 발명은 이하의 형태를 포함한다.

(1) 기판 상에, 기판측으로부터 순서대로, 박막 트랜지스터의 반도체층과, 상기 반도체층과 직접 접속하는 Al 합금막을 구비한 배선 구조이며,

상기 반도체층은 산화물 반도체로 이루어지고,

상기 Al 합금막은, Ni 및 Co 중 적어도 하나를 포함하는 배선 구조.

(2) 상기 Al 합금막은 화소 전극을 구성하는 투명 도전막과 직접 접속하는 (1)에 기재된 배선 구조.

(3) 상기 Al 합금막은 Ni 및 Co 중 적어도 1개를 0.1 내지 2원자％ 포함하는 (1) 또는 (2)에 기재된 배선 구조.

(4) 상기 Al 합금막은 Cu 및 Ge 중 적어도 1개를 더 포함하는 (1) 내지 (3) 중 어느 하나에 기재된 배선 구조.

(5) 상기 Al 합금막은 Cu 및 Ge 중 적어도 1개를 0.05 내지 2원자％ 포함하는 (4)에 기재된 배선 구조.

(6) 상기 산화물 반도체는 In, Ga, Zn, Ti 및 Sn으로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 포함하는 산화물로 이루어지는 (1) 내지 (5) 중 어느 하나에 기재된 배선 구조.

(7) 상기 Al 합금막은 Nd, Y, Fe, Ti, V, Zr, Nb, Mo, Hf, Ta, Mg, Cr, Mn, Ru, Rh, Pd, Ir, Pt, La, Gd, Tb, Dy, Sr, Sm, Ge 및 Bi로 이루어지는 군으로부터 선택되는 적어도 1종을 더 함유하는 (1) 내지 (6) 중 어느 하나에 기재된 배선 구조.

(8) 상기 Al 합금막은 Nd, La 및 Gd으로 이루어지는 군으로부터 선택되는 적어도 1종을 함유하는 (7)에 기재된 배선 구조.

(9) 박막 트랜지스터의 소스 전극 및 드레인 전극 중 적어도 하나가, 상기 Al 합금막으로 이루어지는 (1) 내지 (8) 중 어느 하나에 기재된 배선 구조.

(10) (1) 내지 (9) 중 어느 하나에 기재된 배선 구조를 구비한 표시 장치.

(11) (1) 내지 (9) 중 어느 하나에 기재된 배선 구조의 제조 방법이며,

상기 반도체층을 성막하는 공정 및 상기 Al 합금막을 성막하는 공정을 포함하고,

상기 Al 합금막의 성막 시의 기판 온도를 200℃도 이상으로 하고 ; 및/또는,

상기 Al 합금막의 성막 후에 200℃ 이상의 온도에서 열처리함으로써, 상기 반도체층과 이것에 직접 접속하는 상기 Al 합금막의 계면에, Ni 및 Co 중 적어도 하나의 일부를 석출 및/또는 농화(濃化)시키는 배선 구조의 제조 방법.

본 발명에 따르면, 유기 EL 디스플레이나 액정 디스플레이 등의 표시 장치에 있어서, 고이동도를 나타내고, 또한 아몰퍼스 Si나 poly-Si보다도 저온에서 성막이 가능한 산화물 반도체층과, 예를 들어 소스 전극이나 드레인 전극을 구성하는 Al계막을 직접 접속하는 것이 가능하고, 또한 표시 장치의 제조 공정에 있어서의 웨트 프로세스에 있어서, 상기 직접 접속한 부분에서 갈바니 부식이 발생하기 어렵기 때문에, 신뢰성이 높은 배선 구조(예를 들어, TFT 기판) 및 이를 포함하는 표시 장치를 간편한 프로세스로 제조할 수 있다.

도 1은 본 발명의 제1 실시 형태에 관한 배선 구조(TFT 기판)의 구성을 도시하는 개략 단면 설명도이다.
도 2는 본 발명의 제2 실시 형태에 관한 배선 구조(TFT 기판)의 구성을 도시하는 개략 단면 설명도이다.
도 3의 (a) 내지 (f)는 도 1에 도시한 배선 구조의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.
도 4의 (a) 내지 (g)는 도 2에 도시한 배선 구조의 제조 공정의 일례를, 순서에 따라서 도시하는 설명도이다.

본 발명자들은 상기 과제를 해결하기 위해 예의 연구를 거듭한 결과, 기판측으로부터 순서대로, 박막 트랜지스터의 반도체층과, 상기 반도체층과 직접 접속하는 Al 합금막을 구비한 배선 구조이며, 상기 반도체층이 산화물 반도체로 이루어지는 것으로 하고, 또한 상기 Al 합금막을, Ni 및/또는 Co를 포함하는 것으로 하면, 반도체층과, 예를 들어 소스 전극이나 드레인 전극을 구성하는 상기 Al 합금막을 안정적으로 직접 접속시키는 것이 가능하고, 또한 웨트 프로세스에서 사용하는 현상액 등의 전해질액 중에서, 상기 반도체층과 Al 합금막 사이에서 갈바니 부식이 발생하기 어려워, 막 박리를 억제할 수 있는 것을 발견하였다.

이하, 도면을 참조하면서, 본 발명에 관한 배선 구조 및 그 제조 방법의 바람직한 실시 형태를 설명하지만, 본 발명은 이에 한정되지 않는다.

도 1은 본 발명에 관한 배선 구조의 바람직한 실시 형태(제1 실시 형태)를 설명하는 개략 단면 설명도이다. 도 1에 도시하는 TFT 기판(9)은 보톰 게이트형이고, 기판(1)측으로부터 순서대로, 게이트 전극(2), 게이트 절연막(3), 반도체층(4), 소스 전극(5)ㆍ드레인 전극(6), 보호층(7)을 순차 적층한 구조를 갖고 있다.

또한 도 2는 본 발명에 관한 배선 구조의 다른 바람직한 실시 형태(제2 실시 형태)를 설명하는 개략 단면 설명도이다. 도 2에 도시하는 TFT 기판(9')도, 보톰 게이트형이고, 기판(1)측으로부터 순서대로, 게이트 전극(2), 게이트 절연막(3), 반도체층(4), 채널 보호층(8), 소스 전극(5)ㆍ드레인 전극(6), 보호층(7)을 순차 적층한 구조를 갖고 있다.

본 발명에 사용되는 반도체층(4)으로서는, 액정 표시 장치 등에 사용되는 산화물 반도체이면 특별히 한정되지 않고, 예를 들어 In, Ga, Zn, Ti 및 Sn으로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 포함하는 산화물로 이루어지는 것이 사용된다. 구체적으로는 상기 산화물로서, In 산화물, In-Sn 산화물, In-Zn 산화물, In-Sn-Zn 산화물, In-Ga 산화물, Zn-Sn 산화물, Zn-Ga 산화물, In-Ga-Zn 산화물, Zn 산화물, Ti 산화물 등의 투명 산화물이나 Zn-Sn 산화물에 Al이나 Ga를 도핑한 AZTO, GZTO를 들 수 있다.

상기 반도체층과 직접 접속하는 Al 합금막[제1 실시 형태, 제2 실시 형태에 있어서의 소스 전극(5) 및/또는 드레인 전극(6)]은 Ni 및/또는 Co를 포함하는 것으로 한다. 이와 같이 Ni 및/또는 Co를 함유시킴으로써, 소스 전극(5) 및/또는 드레인 전극(6)을 구성하는 Al 합금막과 반도체층(4)의 접촉 전기 저항을 저감시킬 수 있다. 또한 상술한 갈바니 부식을 억제할 수 있어, 막 박리를 억제할 수 있다.

이와 같은 효과를 충분히 발휘시키기 위해서는, Ni 및/또는 Co의 함유량(Ni, Co를 단독으로 포함할 때에는 단독의 함유량이고, 양쪽을 포함하는 경우에는 합계량임)을 대략 0.1원자％ 이상으로 하는 것이 바람직하다. 보다 바람직하게는 0.2원자％ 이상, 더욱 바람직하게는 0.5원자％ 이상이다. 한편, 상기 원소의 함유량이 지나치게 많으면, Al 합금막의 전기 저항률이 상승할 우려가 있으므로, 그 상한을 2원자％로 하는 것이 바람직하고, 보다 바람직하게는 1원자％이다.

본 발명에 사용되는 상기 Al 합금막으로서, Ni 및/또는 Co를 상기량 포함하고, 잔량부 Al 및 불가피 불순물의 것을 예로 들 수 있다.

상기 Al 합금막에는 Cu 및/또는 Ge을 0.05 내지 2원자％ 더 함유시킬 수 있다. 이들은 콘택트 저항의 한층 저감화에 기여하는 원소로, 단독으로 첨가해도 좋고, 양쪽을 병용해도 좋다. 이와 같은 효과를 충분히 발휘시키기 위해서는, 상기 원소의 함유량(Cu, Ge을 단독으로 포함할 때에는 단독의 함유량이고, 양쪽을 포함하는 경우에는 합계량임)을 대략 0.05원자％ 이상으로 하는 것이 바람직하다. 보다 바람직하게는 0.1원자％ 이상, 더욱 바람직하게는 0.2원자％ 이상이다. 한편, 상기 원소의 함유량이 지나치게 많으면, Al 합금막의 전기 저항률이 상승할 우려가 있으므로, 그 상한을 2원자％로 하는 것이 바람직하고, 보다 바람직하게는 1원자％이다.

상기 Al 합금막에는 그 밖의 합금 성분으로서, 내열성 향상 원소(Nd, Y, Fe, Ti, V, Zr, Nb, Mo, Hf, Ta, Mg, Cr, Mn, Ru, Rh, Pd, Ir, Pt, La, Gd, Tb, Dy, Sr, Sm, Ge, Bi 중 적어도 1종)를 합계 0.05 내지 1원자％, 바람직하게는 0.1 내지 0.5원자％, 더욱 바람직하게는 0.2 내지 0.35원자％ 첨가하는 것이 허용된다.

상기 내열성 향상 원소로서, Nd, La 및 Gd으로 이루어지는 군으로부터 선택되는 적어도 1종이 보다 바람직하다.

상기 Al 합금막에 있어서의 각 합금 원소의 함유량은, 예를 들어 ICP 발광 분석(유도 결합 플라즈마 발광 분석)법에 의해 구할 수 있다.

상기 제1 실시 형태, 제2 실시 형태에서는 소스 전극 및/또는 드레인 전극에 본 발명의 Al 합금막을 채용하고, 그 밖의 배선부[예를 들어, 게이트 전극(2)]의 성분 조성에 대해서는 특별히 한정되지 않지만, 게이트 전극, 주사선(도시하지 않음), 신호선에 있어서의 드레인 배선부(도시하지 않음)도 상기 Al 합금막으로 구성되어 있어도 좋고, 이 경우, TFT 기판에 있어서의 Al 합금 배선의 전부를 동일한 성분 조성으로 할 수 있다.

또한, 본 발명의 배선 구조는 상기 제1 실시 형태, 제2 실시 형태와 같은 보톰 게이트형뿐만 아니라, 톱 게이트형의 TFT 기판에 있어서도 채용할 수 있다.

기판(1)은 액정 표시 장치 등에 사용되는 것이면 특별히 한정되지 않는다. 대표적으로는, 글래스 기판 등으로 대표되는 투명 기판을 들 수 있다. 글래스 기판의 재료는 표시 장치에 사용되는 것이면 특별히 한정되지 않고, 예를 들어 무알칼리 글래스, 고변형점 글래스, 소다라임 글래스 등을 들 수 있다. 혹은 금속 호일 등의 기판, 이미드 수지 등의 내열성의 수지 기판을 들 수 있다.

게이트 절연막(3), 보호층(7), 채널 보호층(8)으로서는, 유전체(예를 들어, SiN이나 SiON, SiO₂)로 이루어지는 것을 들 수 있다. 바람직하게는 SiO₂ 또는 SiON이다. 이것도, 산화물 반도체는, 환원 분위기 하에서는 그 우수한 특성이 열화되기 때문에, 산화성 분위기 하에서 성막을 행할 수 있는 SiO₂ 또는 SiON의 사용이 추천 장려되기 때문이다.

화소 전극을 구성하는 투명 도전막(도 1, 도 2에 도시하지 않음)으로서는, 액정 표시 장치 등에 통상 사용되는 산화물 도전막을 들 수 있고, 대표적으로는, 아몰퍼스 ITO나 poly-ITO, IZO, ZnO가 예시된다.

또한, 화소 전극을 구성하는 투명 도전막은 상기 Al 합금막과 직접 접속하고 있는 것이 바람직하다.

본 발명은 산화물 반도체층(4)과 이것에 직접 접속하는 상기 Al 합금막[예를 들어, 소스 전극(5) 및/또는 드레인 전극(6)]의 계면에,

ㆍ Ni 및/또는 Co를 포함하는 석출물이 석출되어 있고; 및/또는,

ㆍ Ni 및/또는 Co를 포함하는 농화층이 형성되어 있는 것을 바람직한 형태로 한다.

이와 같은 석출물이나 농화층이, 전기 저항이 낮은 영역으로서 부분적 또는 전면적으로 형성됨으로써, 반도체층(4)과 소스 전극(5) 및/또는 드레인 전극(6)을 구성하는 Al 합금막의 접촉 전기 저항이 대폭으로 저감되는 것이라고 생각된다.

상기 Ni 및/또는 Co의 석출 및/또는 농화는,

상기 Al 합금막의 성막 시의 기판 온도(이하 「성막 온도」라고 함)를 200℃ 이상으로 하고; 및/또는 상기 Al 합금막의 성막 후에 200℃ 이상의 온도에서 열처리함으로써 실현할 수 있다.

바람직하게는, 상기 Al 합금막의 성막 온도를 200℃ 이상으로 하는 것이고, 보다 바람직하게는 상기 Al 합금막의 성막 온도를 200℃ 이상으로 하고, 또한 상기 Al 합금막의 성막 후에 200℃ 이상의 온도에서 열처리하는 것이 좋다.

어떤 경우도, 바람직하게는 250℃ 이상이다. 또한, 상기 기판 온도나 가열 온도를 보다 높여도, Ni 및/또는 Co의 석출ㆍ농화에 의한 콘택트 저항률의 저감 효과는 포화된다. 기재(基材)의 내열 온도 등의 관점으로부터는, 상기 기판 온도나 가열 온도를 300℃ 이하로 하는 것이 바람직하다. 200℃ 이상에서의 가열 시간은 5분간 이상이고 60분간 이하로 하는 것이 바람직하다.

상기 Al 합금막의 성막 후에 행하는 가열(열처리)은 상기 석출ㆍ농화를 목적으로 행하는 것이라도 좋고, 상기 Al 합금막 형성 후의 열이력(예를 들어, 보호층을 성막하는 공정)이, 상기 온도ㆍ시간을 만족시키는 것이라도 좋다.

본 발명의 배선 구조를 제조하는 데 있어서는, 본 발명의 규정을 만족시키고, 또한 Al 합금막의 성막 조건 및/또는 열처리ㆍ열이력 조건을 상술한 추천 장려되는 조건으로 하는 것 이외는, 특별히 한정되지 않고, 표시 장치의 일반적인 공정을 채용하면 된다.

이하, 도 3의 (a) 내지 (f)를 참조하면서, 상기 도 1에 도시하는 TFT 기판의 제조 방법의 일례를 설명한다. 도 3의 (a) 내지 (f)에는 상기 도 1과 동일한 참조 번호를 부여하고 있다. 또한, 이하에서는 제조 방법의 일례로서 설명하는 것이고, 본 발명은 이에 한정되지 않는다(하기 도 4에 대해서도 동일함).

우선, 글래스 기판(1) 상에 스퍼터링법을 사용하여, 막 두께 200㎚ 정도의 Al 합금막[예를 들어, Al-2at％(원자％) Ni-0.35at％ La 합금막]을 적층한다. 이 Al 합금막을 패터닝함으로써, 게이트 전극(2)을 형성한다[도 3의 (a)를 참조]. 이때, 후기하는 도 3의 (b)에 있어서, 게이트 절연막(3)의 커버리지가 양호해지도록, 게이트 전극(2)을 구성하는 Al 합금막의 주연을 약 30°∼40°의 테이퍼 형상으로 에칭해 두는 것이 좋다.

다음에, 게이트 절연막(3)으로서 SiN막을 CVD법으로 막 두께 300㎚ 정도 성막한다. 또한, 반도체층(4)으로서 a-IGZO로 이루어지는 산화물 반도체층(막 두께 30㎚ 정도)을, Ar과 O₂의 혼합 가스 분위기(산소 함유량 1vol％)에서, 기판 온도:실온의 조건으로, 조성이, 예를 들어 In:Ga:Zn(원자비)＝1:1:1인 타깃을 사용하고, 반응성 스퍼터링을 행하여 성막한다[도 3의 (b)를 참조].

계속해서, 포토리소그래피를 행하고, 옥살산을 사용하여 a-IGZO막을 에칭하고, 반도체층(산화물 반도체층)(4)을 형성한다[도 3의 (c)를 참조].

계속해서 Ar 플라즈마 처리를 행한다. 이 Ar 플라즈마 처리는 반도체층(4)과, 후기하는 소스 전극(5)ㆍ드레인 전극(6)을 구성하는 Al 합금막의 오믹 콘택트를 얻고, 반도체층(4)과 상기 Al 합금막의 콘택트성을 개선할 수 있다. 상세하게는, 상기 Al 합금막을 성막하기 전에, 반도체층(4)과 상기 Al 합금막의 접촉 계면 부분에 Ar 플라즈마를 미리 조사함으로써, 플라즈마에 노출된 부분에 산소 결손이 발생하고, 도전성이 향상되어 상기 Al 합금막과의 콘택트성을 개선할 수 있는 것이라고 생각된다.

상기 Ar 플라즈마 처리를 행한 후에, Al 합금막(예를 들어, Al-2at％ Ni-0.35at％ La 합금막)을, 스퍼터링법으로 성막 온도 200℃ 이상으로 하여 막 두께 200㎚ 정도 형성한다. 또는 상기 Ar 플라즈마 처리를 행한 후에, 상기 Al 합금막을, 스퍼터링법으로, 예를 들어 성막 온도 150℃에서 막 두께 200㎚ 정도 형성하고, 그 후, 예를 들어 250℃에서 30분간의 열처리를 행한다[도 3의 (d)를 참조].

상기 Al 합금막에 대해 포토리소그래피 및 에칭을 실시함으로써, 소스 전극(5), 드레인 전극(6)을 형성한다[도 3의 (e)를 참조].

그리고, SiO₂로 이루어지는 보호층(7)을 CVD법으로 형성하여 도 1의 TFT 기판(9)을 얻을 수 있다[도 3의 (f)를 참조].

다음에, 도 4의 (a) 내지 (g)를 참조하면서 상기 도 2에 도시하는 TFT 기판의 제조 방법의 일례를 설명한다. 도 4의 (a) 내지 (g)에는 상기 도 2와 동일한 참조 번호를 부여하고 있다.

우선, 글래스 기판(1) 상에 스퍼터링법을 사용하여, 막 두께 200㎚ 정도의 Al 합금막(예를 들어, Al-2at％ Ni-0.35at％ La 합금막)을 적층한다. 이 Al 합금막을 패터닝함으로써, 게이트 전극(2)을 형성한다[도 4의 (a)를 참조]. 이때, 후기하는 도 4의 (b)에 있어서, 게이트 절연막(3)의 커버리지가 양호해지도록, 게이트 전극(2)을 구성하는 Al 합금막의 주연을 약 30° 내지 40°의 테이퍼 형상으로 에칭해 두는 것이 좋다.

다음에, 게이트 절연막(3)으로서 SiN막을 CVD법으로 막 두께 300㎚ 정도 성막한다. 또한, 반도체층(4)으로서, a-IGZO로 이루어지는 산화물 반도체층(막 두께 30㎚ 정도)을, Ar과 O₂의 혼합 가스 분위기(산소 함유량 1vol％)에서, 기판 온도:실온의 조건으로, 조성이, 예를 들어 In:Ga:Zn(원자비)＝1:1:1인 타깃을 사용하고, 반응성 스퍼터링을 행하여 성막한다[도 4의 (b)를 참조].

계속해서, 포토리소그래피를 행하고, 옥살산을 사용하여 a-IGZO막을 에칭하고, 반도체층(산화물 반도체층)(4)을 형성한다[도 4의 (c)를 참조].

다음에, SiO₂막을 CVD법으로 막 두께 100㎚ 정도 형성하고, 게이트 전극을 마스크로 하고, 글래스 기판 이면(게이트 전극 등이 형성되어 있지 않은 면)으로부터 노광하여 포토리소그래피를 행하고, 드라이 에칭에 의해 채널 보호층(8)을 형성한다[도 4의 (d)를 참조].

상기 제1 실시 형태의 경우와 마찬가지로 Ar 플라즈마 처리를 행한 후에, Al 합금막(예를 들어, Al-2at％ Ni-0.35at％ La 합금막)을, 스퍼터링법으로 성막 온도 200℃ 이상으로 하여 막 두께 200㎚ 정도 형성한다. 또는 상기 제1 실시 형태의 경우와 마찬가지로 Ar 플라즈마 처리를 행한 후에, 상기 Al 합금막을, 스퍼터링법으로, 예를 들어 성막 온도 150℃에서 막 두께 200㎚ 정도 형성한 후, 예를 들어 250℃에서 30분간의 열처리를 행한다[도 4의 (e)를 참조].

상기 Al 합금막에 대해 포토리소그래피와 에칭을 실시함으로써, 소스 전극(5), 드레인 전극(6)을 형성한다[도 4의 (f)를 참조].

그리고, SiO₂로 이루어지는 보호층(7)을 CVD법으로 형성하여 도 2의 TFT 기판(9')을 얻을 수 있다[도 4의 (g)를 참조].

이와 같이 하여 얻어지는 TFT 기판을 사용하여, 예를 들어, 일반적으로 행해지고 있는 방법에 의해, 표시 장치를 완성시킬 수 있다.

(실시예)

이하, 실시예를 들어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이하의 실시예에 의해 제한을 받는 것은 아니고, 상기ㆍ하기의 취지에 적합할 수 있는 범위에서 적당히 변경을 가하여 실시하는 것도 물론 가능하고, 그들은 모두 본 발명의 기술적 범위에 포함된다.

(1) 금속막의 종류와 콘택트 저항에 대해

순Al막, 또는 Al-2at％ Ni-0.35at％ La 합금막과 산화물 반도체층 사이의 콘택트 저항을, 하기와 같이 하여 제작한 TLM 소자를 사용하여, TLM법으로 조사하였다.

상세하게는, 우선, 글래스 기판(코닝사제 Eagle 2000)의 표면에, a-IGZO로 이루어지는 산화물 반도체층(막 두께 30㎚)을, Ar과 O₂의 혼합 가스 분위기(산소 함유량 1vol％)에서, 기판 온도:실온의 조건으로, 조성이 In:Ga:Zn(원자비)＝1:1:1인 타깃을 사용하고, 스퍼터링을 행하여 성막하였다.

계속해서 SiO₂를 CVD법에 의해 200㎚ 성막하고, 포토리소그래피에 의해 소스 전극ㆍ드레인 전극과의 콘택트 부분의 패터닝을 행하고, RIE 에칭 장치에서 Ar/CHF₃ 플라즈마에 의해 콘택트 홀 에칭을 행하였다.

다음에, 애싱을 행하여 레지스트 표면의 반응층을 제거한 후, 계속해서 박리액[도쿄 오카 고교(주)제의 TOK106]에 의해 레지스트를 완전히 박리하였다.

그 위에 소스 전극ㆍ드레인 전극으로서, 순Al막, 또는 Al-2at％ Ni-0.35at％ La 합금막을 막 두께 200㎚ 형성하였다. 이때의 성막 조건은 모두 분위기 가스＝아르곤, 압력＝2mTorr, 기판 온도＝실온 또는 200℃로 하였다. 또한, 일부의 시료에 대해서는, 성막 후 또한 250℃에서 30분간의 열처리를 실시하였다.

계속해서, 포토리소그래피에 의해 TLM 소자의 패턴을 형성하여, 레지스트를 마스크로 하여 상기 순Al막, 또는 Al-2at％ Ni-0.35at％ La 합금막을 에칭하고, 레지스트를 박리함으로써, 복수의 전극으로 이루어지는 것이며, 인접하는 전극 사이의 거리가 다양한 TLM 소자를 얻었다. 상기 TLM 소자의 패턴은, 갭이 10㎛, 20㎛, 30㎛, 40㎛, 50㎛ 피치, 150㎛ 폭×300㎛ 길이의 패턴으로 하였다.

이와 같이 하여 얻어진 TLM 소자를 사용하여, 복수의 전극 사이에 있어서의 전류 전압 특성을 측정하여, 각 전극 사이의 저항값을 구하였다. 이와 같이 하여 얻어진 각 전극 사이의 저항값과 전극 사이의 관계로부터, 콘택트 저항률을 구하였다(TLM법).

상기 측정을, 각 금속막에 대해 3개의 TLM 소자를 제작하고, 상기 콘택트 저항률을 측정하여 평균값을 구하였다. 그 결과를 표 1에 나타낸다.

표 1로부터 다음과 같이 고찰할 수 있다. 즉, 순Al막의 경우에는 성막 후에 열처리를 실시함으로써(표 1의 No.2, 6), 열처리를 실시하지 않는 경우(표 1의 No.1, 5)보다도 콘택트 저항률이 대폭으로 증가하여, 고저항률을 나타내고 있는 것을 알 수 있다.

이에 대해, Al-2at％ Ni-0.35at％ La 합금막의 경우에는, 기판 온도 200℃에서 성막하고, 또한 열처리를 실시한 경우(표 1의 No.8), 콘택트 저항률이 평균 2.6×10^-5Ωㆍ㎠로 충분히 작고, 또한 편차도 억제되어 있는 것을 알 수 있다.

(2) 다음에, Al 합금막의 종류 및 열처리 조건과, 갈바니 부식 내성 및 콘택트 저항의 관계를 조사하기 위해, 하기의 시험을 행하였다.

(2-1) 박리 시험(갈바니 부식 내성의 평가)

갈바니 부식 내성의 평가는 다음과 같이 하여 행하였다. 즉, 상기 (1)과 마찬가지로 하여 성막한 산화물 반도체(a-IGZO)층 상에, 순Al막 또는 표 1에 나타내는 다양한 Al 합금막(모두 막 두께 200㎚)을, 성막 시의 기판 온도와 성막 후의 열처리 온도를 표 2와 같이 하는 것 이외는 상기 (1)과 마찬가지로 하여 형성하였다. 그 후, 레지스트를 도포하여 자외선에서 노광하고, TMAH 2.38％를 함유하는 현상액으로 현상한 후에, 레지스트를 아세톤으로 제거하고, 광학 현미경 관찰로 기판 전체면에 분포하는 한 변이 100㎛인 패턴부의 박리의 유무를 관찰하였다.

상세하게는, 현미경 사진의 화상 처리에 의해, 화상상에서 한 변이 5㎛로 메쉬를 자르고, 메쉬의 일부라도 박리되어 있는 부분은 「박리」로 카운트하고, 전체 메쉬수에 있어서의 박리 부분의 메쉬수의 비율을 「박리율」로 하여 수치화하였다.

그리고, 상기 박리율에 대해 하기와 같이 판단하여 갈바니 부식 내성을 평가하였다. 그 결과를 표 2에 나타낸다.

A…박리율이 0％

B…박리율이 0％ 초과이고 20％ 이하

C…박리율이 20％ 초과

(2-2) 콘택트 저항률의 측정

상기 (1)과 마찬가지로 하여 TLM 소자를 작성하고, TLM법에 의해 콘택트 저항률을 측정하였다. 상기 콘택트 저항률에 대해 하기 평가 기준에 기초하여 판단하고, 산화물 반도체층과 Al 합금막의 콘택트 저항을 평가하였다. 산화물 반도체층으로서는 상기 (1)에서 사용한 IGZO[In:Ga:Zn(원자비)＝1:1:1] 이외에도 IGZO[In:Ga:Zn(원자비)＝2:2:1], ZTO[Zn:Sn(원자비)＝2:1]를 사용하여 콘택트 저항률을 측정하였다.

또한, IGZO(2:2:1)와 ZTO(2:1)의 성막 조건은, 분위기 가스＝Ar 가스, 압력＝5mTorr, 기판 온도＝25℃(실온), 막 두께＝100㎚로 하였다.

결과를 표 3에 나타낸다.

(콘택트 저항률 평가 기준)

A…콘택트 저항률이 1×10^-2Ω㎠ 미만

B…콘택트 저항률이 1×10^-2Ω㎠ 이상 1×10⁰Ω㎠ 이하

C…콘택트 저항률이 1×10⁰Ω㎠ 초과

표 2, 표 3으로부터 다음과 같이 고찰할 수 있다. 즉, 포토리소그래피의 공정에서의 Al 합금막의 박리를 억제하는 동시에, 저콘택트 저항을 실현하기 위해서는, Ni 및/또는 Co를 포함하는 Al 합금막으로 하고, 또한 이 Al 합금막의 성막 시의 기판 온도를 200℃ 이상으로 하는 것이 바람직한 것을 알 수 있다. 또한, 성막 온도가 200℃를 하회하는 경우, 성막 후에 200℃ 이상의 온도에서 열처리를 실시하면, 콘택트 저항률이 약간 높아지는 경향이 보였다. 이에 대해, 상기와 같이 기판 온도:200℃ 이상에서 성막하면, 성막 후에 200℃ 이상의 온도에서 열처리를 실시한 경우라도 저콘택트 저항을 나타냈다.

특히 Al-2at％ Ni-0.35at％ La 합금막(표 2의 No.16 내지 27)에 대해 고찰하면 이하와 같다. 즉, 성막 온도가 200℃를 하회하는 경우에는, 그 후에 열처리를 실시하지 않거나(No.16, 20, 22), 열처리 온도가 200℃를 하회하면(No.17), 갈바니 부식 내성이 약간 떨어지는 경향이 보였다.

또한, 성막 온도가 200℃를 하회하고, 또한 열처리를 실시한 경우(No.17 내지 19, 21, 23)에는 콘택트 저항률이 1×10^-2Ωㆍ㎠ 이상으로 높아지는 경향이 보였다.

이에 대해, 성막 시의 기판 온도를 200℃ 이상으로 하고, 그 후에 열처리를 실시하지 않은 경우(No.24)에는, 포토리소그래피에서의 박리가 발생하지 않았다. 또한 콘택트 저항도 6×10^-5Ωㆍ㎠로 낮은 값을 나타냈다.

또한, 성막 시의 기판 온도를 200℃ 이상으로 하고, 그 후 열처리를 더 실시한 경우에도, 저콘택트 저항을 실현할 수 있는 것을 알 수 있다(No.25 내지 27). 특히 성막 시의 기판 온도를 200℃ 이상으로 하고, 또한 200℃ 이상의 온도에서 열처리를 실시함으로써(No.26, 27), 콘택트 저항률은 충분히 저감시켜, 2×10^-5Ωㆍ㎠였다. 이와 같이, 기판 온도 200℃ 이상에서 성막함으로써, 포토리소그래피에서의 박리를 방지하고, 또한 저콘택트 저항을 실현할 수 있다. 또한, 보다 낮은 콘택트 저항률을 달성하기 위해서는, 기판 온도 200℃ 이상에서 성막 후, 또한 200℃ 이상의 온도에서 열처리를 실시하는 것이 바람직한 것을 알 수 있다.

또한, 상술한 리프트 오프법에 따르면, 순Al막과 a-IGZO층의 콘택트 저항은 열처리하지 않아도 3×10^-5Ωㆍ㎠로 낮아졌지만, 포토리소그래피를 행하면, 박리가 발생하는 경우가 있었다. 또한 250℃ 이상의 온도에서 열처리를 실시하면, 박리가 발생하는 동시에, 콘택트 저항률도 1×10⁰Ωㆍ㎠ 이상으로 높아졌다.

또한 Al-0.1at％ Ni-0.5at％ Ge-0.27at％ Nd 합금(표 2의 No.37 내지 41)에 대해 고찰하면 이하와 같다. 즉, 성막 온도가 200℃를 하회하는 경우에는, 그 후에 열처리를 실시하지 않으면(No.37), 갈바니 부식 내성이 약간 떨어지는 경향이 보였다.

또한, 성막 온도가 200℃를 하회하고, 또한 열처리를 실시한 경우(No.38)에는, 콘택트 저항률이 약간 높아지는 경향이 보였다.

이에 대해, 성막 시의 기판 온도를 200℃ 이상으로 하고, 그 후에 열처리를 실시하지 않은 경우(No.39)에는, 포토리소그래피에서의 박리가 발생하지 않았다. 또한 콘택트 저항도 낮은 값을 나타냈다.

또한, 성막 시의 기판 온도를 200℃ 이상으로 하고, 그 후 열처리를 더 실시한 경우에도, 저콘택트 저항을 실현할 수 있는 것을 알 수 있다(No.40, 41). 특히 성막 시의 기판 온도를 200℃ 이상으로 하고, 또한 200℃ 이상의 온도에서 열처리를 실시함으로써, 콘택트 저항률은 충분히 낮은 값을 나타냈다. 이와 같이, 기판 온도 200℃ 이상에서 성막함으로써, 포토리소그래피에서의 박리를 방지하고, 또한 저콘택트 저항을 실현할 수 있다. 또한, 보다 낮은 콘택트 저항률을 달성하기 위해서는, 기판 온도 200℃ 이상에서 성막 후, 또한 200℃ 이상의 온도에서 열처리를 실시하는 것이 바람직한 것을 알 수 있다.

본 출원을 상세하고 또한 특정한 실시 형태를 참조하여 설명하였지만, 본 발명의 정신과 범위를 일탈하는 일 없이 다양한 변경이나 수정을 가할 수 있는 것은 당업자에게 있어서 명백하다.

본 출원은 2009년 7월 27일 출원의 일본 특허 출원(일본 특허 출원 제2009-174416)에 기초하는 것으로, 그 내용은 여기에 참조로서 도입된다.

1 : 기판
2 : 게이트 전극
3 : 게이트 절연막
4 : 반도체층
5 : 소스 전극
6 : 드레인 전극
7 : 보호층
8 : 채널 보호층
9, 9' : TFT 기판

Claims

기판 상에, 기판측으로부터 순서대로, 박막 트랜지스터의 반도체층과, 상기 반도체층과 직접 접속하는 Al 합금막을 구비한 배선 구조이며,
상기 반도체층은 산화물 반도체로 이루어지고,
상기 Al 합금막은 Ni 및 Co 중 적어도 하나를 포함하고, Cu 및 La을 포함하거나 Ge 및 Nd를 포함하거나 Ge 및 La를 포함하는, 배선 구조.
제1항에 있어서, 상기 Al 합금막은 화소 전극을 구성하는 투명 도전막과 직접 접속하는, 배선 구조.
제1항에 있어서, 상기 Al 합금막은 Ni 및 Co 중 적어도 1개를 0.1 내지 2원자％ 포함하는, 배선 구조.
삭제
제1항에 있어서, 상기 Al 합금막은 Cu 또는 Ge을 0.05 내지 2원자％ 포함하는, 배선 구조.
제1항에 있어서, 상기 산화물 반도체는 In, Ga, Zn, Ti 및 Sn으로 이루어지는 군으로부터 선택되는 적어도 1종의 원소를 포함하는 산화물로 이루어지는, 배선 구조.
제1항에 있어서, 상기 Al 합금막은 Nd, Y, Fe, Ti, V, Zr, Nb, Mo, Hf, Ta, Mg, Cr, Mn, Ru, Rh, Pd, Ir, Pt, La, Gd, Tb, Dy, Sr, Sm 및 Bi로 이루어지는 군으로부터 선택되는 적어도 1종을 더 함유하는, 배선 구조.
제7항에 있어서, 상기 Al 합금막은 Nd, La 및 Gd으로 이루어지는 군으로부터 선택되는 적어도 1종을 함유하는, 배선 구조.
제1항에 있어서, 박막 트랜지스터의 소스 전극 및 드레인 전극 중 적어도 하나가, 상기 Al 합금막으로 이루어지는, 배선 구조.
제1항에 기재된 배선 구조를 구비한, 표시 장치.
제1항에 기재된 배선 구조의 제조 방법이며,
상기 반도체층을 성막하는 공정 및 상기 Al 합금막을 성막하는 공정을 포함하고,
상기 Al 합금막의 성막 시의 기판 온도를 200℃ 이상으로 하거나, 상기 Al 합금막의 성막 후에 200℃ 이상의 온도에서 열처리하거나, 상기 Al 합금막의 성막 시의 기판 온도를 200℃ 이상으로 한 후 상기 Al 합금막의 성막 후에 200℃ 이상의 온도에서 열처리함으로써, 상기 반도체층과 이것에 직접 접속하는 상기 Al 합금막의 계면에, Ni 및 Co 중 적어도 하나의 일부를 석출시키거나, 농화(濃化)시키거나, 석출 및 농화를 모두 시키는 배선 구조의 제조 방법.