JP2011091365A - 配線構造およびその製造方法、並びに配線構造を備えた表示装置 - Google Patents

Abstract

【課題】薄膜トランジスタの酸化物半導体層の下にソース−ドレイン電極などの金属電極を構成する膜が形成された新規な配線構造であっって、特に、酸化物半導体層との低い電気抵抗を、再現性良く確実に実現可能な配線構造を提供する。
【解決手段】基板の上に、基板側から順に、絶縁膜と、Ｃｕ膜と、薄膜トランジスタの半導体層と、を備えた配線構造であって、前記半導体層は酸化物半導体からなる。
【選択図】なし

Description

本発明は、基板側から順に、絶縁膜と、Ｃｕ膜と、薄膜トランジスタの半導体層と、を備えた配線構造であって、当該半導体層が酸化物半導体からなる酸化物半導体層で構成されている配線構造、およびその製造方法；並びに当該配線構造を備えた表示装置に関するものである。本発明の配線構造は、例えば液晶ディスプレイ（液晶表示装置）や有機ＥＬディスプレイ等のフラットパネルディスプレイに代表的に用いられる。以下では、液晶表示装置を代表的に取り上げ、説明するがこれに限定する趣旨ではない。

小型の携帯電話から、３０インチを超す大型のテレビに至るまで様々な分野に用いられる液晶表示装置は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下「ＴＦＴ」と呼ぶ。）をスイッチング素子とし、画素電極を構成する透明導電膜（酸化物導電膜）と、ゲート配線およびソース−ドレイン配線等の配線部と、アモルファスシリコン（ａ−Ｓｉ）や多結晶シリコン（ｐ−Ｓｉ）などのＳｉ半導体層を備えたＴＦＴ基板と、ＴＦＴ基板に対して所定の間隔をおいて対向して配置され共通電極を備えた対向基板と、ＴＦＴ基板と対向基板との間に充填された液晶層と、から構成されている。

液晶表示装置などに代表される表示装置では、ゲート配線やソース−ドレイン配線などの配線材料として、電気抵抗が比較的小さく微細加工が容易な純ＡｌまたはＡｌ−ＮｄなどのＡｌ系合金が多く用いられている。しかし、表示装置の大型化および高画質化が進むにつれて、配線抵抗が大きいことに起因する信号遅延および電力損失といった問題が顕在化している。そのため、配線材料として、Ａｌよりも低抵抗である銅（Ｃｕ）が注目されている。Ａｌ薄膜の電気抵抗率は３．０×１０^-6Ω・ｃｍであるのに対し、Ｃｕ薄膜の電気抵抗率は２．０×１０^-6Ω・ｃｍと低い。

しかし、Ｃｕは、ガラス基板やその上に成膜される絶縁膜（ゲート絶縁膜など）との密着性が低く、剥離するという問題がある。また、Ｃｕは、ガラス基板などとの密着性が低いために、配線形状に加工するためのウェットエッチングやドライエッチングが困難であるという問題がある。そこで、Ｃｕとガラス基板との密着性を向上させるため、例えば特許文献１〜３には、Ｃｕ配線とガラス基板との間に、モリブデン（Ｍｏ）やクロム（Ｃｒ）などの高融点金属層を介在させて密着性の向上を図る技術が開示されている。

ところで、現在、液晶用ＴＦＴの半導体層には、上述したようにａ−Ｓｉが多く用いられている。しかし、次世代ディスプレイには、大型・高解像度・高速駆動が求められており、従来のａ−Ｓｉではキャリア移動度が低いため、この要求スペックを満たすことができない。そこで近年、酸化物半導体が注目されている。酸化物半導体は、ａ−Ｓｉと比較して、高いキャリア移動度を有している。更に酸化物半導体は、スパッタリング法によって低温で大面積に形成できるため、耐熱性の低い樹脂基板なども使用でき、その結果、フレキシブルディスプレイの実現が可能である。

このような酸化物半導体を半導体デバイスに用いた例として、例えば特許文献１には、酸化亜鉛（ＺｎＯ）、酸化カドミウム（ＣｄＯ）；酸化亜鉛（ＺｎＯ）に、ＩＩＢ元素、ＩＩＡ元素、もしくはＶＩＢ元素を加えた化合物、または混合物のうちのいずれかを用い、３ｄ遷移金属元素、または希土類元素、または透明半導体の透明性を失わせずに高抵抗にする不純物をドープしたものが用いられている。酸化物半導体のなかでも、Ｉｎ、Ｇａ、Ｚｎ、Ｓｎよりなる群から選択される少なくとも１種の元素を含む酸化物（ＩＧＺＯ、ＺＴＯ、ＩＺＯ、ＩＴＯ、ＺｎＯ、ＡＺＴＯ、ＧＺＴＯ）は、非常に高いキャリア移動度を有するため、好ましく用いられている。

一方、酸化物半導体層を備えたＴＦＴ基板の配線構造に着目すると、現在、ＴＦＴの構造として、図２に示す配線構造（以下、説明の便宜上、従来構造と呼ぶ場合がある。）が汎用されている。図２では、基板側から順に、ゲート電極、ゲート絶縁膜、酸化物半導体膜、ソース−ドレイン電極が構成され、ＩＧＺＯの上層にソース−ドレイン電極などの金属電極が形成されている。特許文献４に記載の半導体デバイスも、この従来構造を備えている。図２には、ゲート電極が下側にある「ボトムゲート型」の例を示しているが、ゲート電極が上側にある「トップゲート型」も包含される。また、酸化物半導体を用いる場合は、ゲート絶縁膜として、窒化シリコン膜ではなく酸化シリコンや酸窒化シリコンが多く用いられる。酸化物半導体は、還元雰囲気下ではその優れた特性が失われるため、酸化性雰囲気下で成膜可能な酸化シリコン（酸窒化シリコン）の使用が推奨されるからである。

しかし、ＩＧＺＯなどの酸化物半導体を用いた従来構造のＴＦＴ基板は、以下の問題を抱えている。第１に、ＩＧＺＯの上層に形成されたソース−ドレイン電極などの金属電極（Ｃｕ系配線材料）を、酸系のエッチング液などを用いてウェットエッチングして配線パターンを形成する際、ＩＧＺＯとＣｕ系配線材料とのエッチング選択比がない（換言すると、上層のＣｕ系配線材料のみ選択的にエッチングし、下層のＩＧＺＯまではエッチングしないというエッチング選択性が小さい）ため、エッチングにより下のＩＧＺＯまでダメージを受けてしまうという問題がある。この対策として、例えば、ＩＧＺＯのチャネル層上に保護層としてエッチストッパ層を設ける方法が提案されているが、工程が複雑となり、生産コストの上昇をもたらす。第２に、上記の従来構造では、約２５０℃以上の熱履歴を受けるとソースドレイン電極と酸化物半導体との間のコンタクト抵抗が上昇するという問題がある。

そこで最近、図２の従来構造とは酸化物半導体膜とソース−ドレイン電極の順番が逆転した、図１に示す配線構造（図２の従来構造と区別するため、説明の便宜上、本発明構造と呼ぶ場合がある。）が提案されている（例えば、非特許文献１）。これは、基板側から順に、ゲート電極、ゲート絶縁膜、ソース−ドレイン電極、酸化物半導体膜が形成された構造を有している。図１に示すように、酸化物半導体と画素電極を構成する透明導電膜（図中、ＩＴＯ）は、ソース−ドレインを構成する配線材料と略同一平面上にある。図１には、ゲート電極が下側にある「ボトムゲート型」の例を示しているが、前述した図２に示す従来構造と同様、ゲート電極が上側にある「トップゲート型」も包含される。

図１に示す本発明構造を採用すれば、前述した図２の従来構造が抱える問題点を解消できると考えられる。しかし、上記の非特許文献１には、ソース−ドレイン配線の配線材料としてＡｌを用い、その上・下にＴｉを介在させた配線構造が開示されており、Ａｌよりも電気抵抗率が低いＣｕを配線材料として用いた本発明構造は、これまで開示されていない。

特開平８−８４９８号公報 特開平８−１３８４６１号公報 特開２００２−７６３５６号公報 特開平７−６６４２３号公報

Ｔａｋｅｓｈｉ Ｏｓａｄａら、「Ｄｅｖｅｌｏｐｍｅｎｔ ｏｆ Ｄｒｉｖｅｒ−Ｉｎｔｅｇｒａｔｅｄ Ｐａｎｅｌ ｕｓｉｎｇ Ａｍｏｒｐｈｏｕｓ Ｉｎ−Ｇａ−Ｚｎ−Ｏｘｉｄｅ ＴＦＴ」、ＴＨＥ ＰＲＯＣＥＥＤＩＮＧ ＯＦ ＡＭ−ＦＰＤ ’０９、ｐ．３３−３６、Ｊｕｌｙ １−３，２００９

本発明は上記事情に鑑みてなされたものであり、その目的は、薄膜トランジスタの酸化物半導体層の下にソース−ドレイン電極などの金属電極を構成する膜が形成された新規な配線構造であっって、特に、酸化物半導体層との低い電気抵抗を、再現性良く確実に実現可能な配線構造、およびその製造方法、並びに当該配線構造を備えた表示装置を提供することにある。

上記課題を解決し得た本発明の配線構造は、基板の上に、基板側から順に、絶縁膜と、Ｃｕ膜と、薄膜トランジスタの半導体層と、を備えた配線構造であって、前記半導体層は酸化物半導体からなるところに要旨を有している。

好ましい実施形態において、前記Ｃｕ膜は、前記半導体層と直接接続する同一平面で、画素電極を構成する透明導電膜と直接接続するものである。

好ましい実施形態において、前記酸化物半導体は、Ｉｎ、Ｇａ、Ｚｎ、Ｔｉ、およびＳｎよりなる群から選択される少なくとも１種の元素を含む酸化物からなるものである。

好ましい実施形態において、前記絶縁膜は、酸化シリコンおよび／または酸窒化シリコンから構成されている。

好ましい実施形態において、前記透明導電膜は、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種の元素を含む酸化物からなるものである。

本発明には、上記の配線構造を備えた表示装置も包含される。

また、上記課題を解決し得た上記配線構造の製造方法は、Ｃｕ膜を成膜し、成膜後に３００℃超４５０℃以下の温度で５分間以上加熱するところに要旨を有するものである。

本発明の配線構造は上記のように構成されているため、Ｃｕ膜と、その上に形成された酸化物半導体層との低いコンタクト抵抗を、再現性良く確実に確保することができる。

図１は、本発明の代表的な配線構造を示す概略断面説明図である。 図２は、従来の配線構造を示す概略断面説明図である。 図３は、実施例において、ＩＧＺＯ、ＺＴＯとのコンタクト抵抗率の測定に用いた電極パターンを示す図である。 図４は、表１のＮｏ．４（熱処理温度３５０℃）について、熱処理後のＴＥＭ写真（倍率１５０万倍）である。 図５は、実施例において、ＩＴＯ、又はＩＺＯとのコンタクト抵抗率の測定に用いた電極パターンを示す図である。

本発明の配線構造は、基板側から順に、酸化シリコンや酸窒化シリコンなどから主に構成されている絶縁膜と、Ｃｕ膜と、薄膜トランジスタの酸化物半導体層と、を備えている。本発明では、前述した非特許文献１（ソース−ドレイン電極用にＡｌ材料を使用）と異なり、電気抵抗率の低いＣｕをソース−ドレイン電極用材料として用いているため、膜自体の電気抵抗も低く、酸化物半導体層や画素電極を構成する透明導電膜とのコンタクト抵抗も低く抑えられる。特に本発明では、Ｃｕ膜成膜後の加熱温度を所定範囲に制御しているため、酸化物半導体層との低いコンタクト抵抗を、再現性良く確実に確保することができるようになった。

本明細書において「Ｃｕ膜」とは、純Ｃｕで構成された膜を意味し、純Ｃｕとは、Ｃｕの含有量がおおむね、９９％以上のものを意味する。上記要件を満足する限り、純Ｃｕは、例えば、Ｆｅおよび／またはＣｏを合計（単独の場合は単独の量）で、０．０２〜１．０原子％の範囲で含有しても良い。

上記のＣｕ膜は、好ましくは酸化物半導体層と直接接続されている。

上記のＣｕ膜は、好ましくは画素電極を構成する透明導電膜（代表的にはＩＴＯやＩＺＯなど）と直接接続されている（図１を参照）。

以下、前述した図１を参照しながら、本発明の配線構造およびその製造方法の好ましい実施形態を説明するが、本発明はこれに限定されない。なお、図１では、ボトムゲート型の例を示しているが、これに限定されず、トップゲート型も含まれる。また、図１では、酸化物半導体層の代表例としてＩＧＺＯを用いているが、これに限定されず、液晶表示装置などの表示装置に用いられる酸化物半導体をすべて用いることができる。

図１に示すＴＦＴ基板は、基板側から順に、ゲート電極、ゲート絶縁膜（図ではＳｉＯ₂）、ソース電極・ドレイン電極、チャネル層（酸化物半導体層、図ではＩＧＺＯ）、保護層（図ではＳｉＯ₂）を順次積層した配線構造（ボトムゲート型）を有している。ゲート電極や、ソース電極・ドレイン電極を構成する配線膜は、Ｃｕで構成されている。ここで、図１の保護層は酸窒化シリコンであっても良く、同様に、ゲート絶縁膜は酸窒化シリコンであっても良い。前述したように、酸化物半導体は、還元雰囲気下ではその優れた特性が失われるため、酸化性雰囲気下で成膜可能な酸化シリコン（酸窒化シリコン）の使用が推奨されるからである。あるいは、保護層またはゲート絶縁膜のいずれか一方は窒化シリコンであっても良い。

図１において、ソース電極・ドレイン電極を構成するＣｕ膜は、ＭｏやＣｒなどの高融点金属を介して、基板および／または絶縁膜と接触しているため、これらとの密着性が向上する。一方、上記のＣｕ膜は、酸化物半導体層と直接接続されている。本発明によれば、Ａｌに比べて電気抵抗率が低く、酸化物半導体層および／または画素電極を構成する透明導電膜とのコンタクト抵抗も低く抑えられるという、Ｃｕ本来の特性が発揮される。更に本発明では、Ｃｕ成膜後の加熱処理を、おおむね、３００℃超４５０℃以下の範囲内に制御しているため、Ｃｕ膜と酸化物半導体層との低いコンタクト抵抗を、再現性良く確実に確保することができる。後記する実施例で実証したように、３００℃以下の温度で加熱処理を行なうと、酸化物半導体層とのコンタクト抵抗にバラツキが生じることが判明した。

本発明に用いられる酸化物半導体層としては、液晶表示装置などに用いられる酸化物半導体であれば特に限定されず、例えば、Ｉｎ、Ｇａ、Ｚｎ、Ｔｉ、およびＳｎよりなる群から選択される少なくとも１種以上の元素を含む酸化物からなるものが用いられる。具体的には上記酸化物として、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｓｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｚｎ−Ｓｎ酸化物、Ｚｎ−Ｇａ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｚｎ酸化物、Ｔｉ酸化物等の透明酸化物やＺｎ−Ｓｎ酸化物にＡｌやＧａをドーピングしたＡＺＴＯ、ＧＺＴＯが挙げられる。

また、画素電極を構成する透明導電膜としては、液晶表示装置などに通常用いられる酸化物導電膜が挙げられ、例えば、Ｉｎ、Ｇａ、Ｚｎ、およびＳｎよりなる群から選択される少なくとも１種の元素を含む酸化物からなる導電膜が挙げられる。代表的には、アモルファスＩＴＯやｐｏｌｙ−ＩＴＯ、ＩＺＯ、ＺｎＯなどが例示される。

また、ゲート絶縁膜などの絶縁膜や、酸化物半導体の上に形成される保護膜（以下、絶縁膜で代表させる場合がある。）は特に限定されず、通常用いられるもの、例えば、窒化シリコン、酸化シリコン、酸窒化シリコンなどが挙げられる。ただし、酸化物半導体の特性を有効に発揮させるという観点からすれば、酸性雰囲気下で成膜が可能な酸化シリコンや酸窒化シリコンの使用が好ましい。詳細には、上記絶縁膜は、酸化シリコンのみから構成されている必要は必ずしもなく、酸化物半導体の特性を有効に発揮させる程度の酸素を少なくとも含む絶縁性の膜であれば、本発明に用いることができる。例えば、酸化シリコンの表面のみが窒化されたものや、Ｓｉの表面のみが酸化されたものなどを用いても良い。絶縁膜が酸素を含んでいる場合、当該絶縁膜の厚さは、おおむね、０．１７ｎｍ以上３ｎｍ以下であることが好ましい。また、酸素含絶縁膜中の酸素原子数（［Ｏ］）とＳｉ原子数（［Ｓｉ］）との比（［Ｏ］／［Ｓｉ］）の最大値は、おおむね、０．３以上２．０以下の範囲内であることが好ましい。

基板は、液晶表示装置などに用いられるものであれば特に限定されない。代表的には、ガラス基板などに代表される透明基板が挙げられる。ガラス基板の材料は表示装置に用いられるものであれば特に限定されず、例えば、無アルカリガラス、高歪点ガラス、ソーダライムガラスなどが挙げられる。あるいは、フレキシブル樹脂フィルム、金属ホイルなどを用いることもできる。

上記配線構造を備えた表示装置を製造するにあたっては、本発明の規定を満たし、かつＣｕ膜の熱処理・熱履歴条件を上述した推奨される条件とすること以外は、特に限定されず、表示装置の一般的な工程を採用すればよい。

以下、実施例を挙げて本発明をより具体的に説明するが、本発明は以下の実施例によって制限されず、上記・下記の趣旨に適合し得る範囲で適切に改変して実施することも可能であり、それらはいずれも本発明の技術的範囲に包含される。

（実施例１）
本実施例では、以下の方法によって作製した試料を用い、酸化物半導体（ＩＧＺＯ、ＺＴＯ）、および透明導電膜（ＩＴＯまたはＩＺＯ）とのコンタクト抵抗を測定した。特に本実施例では、Ｃｕ膜と酸化物半導体とのコンタクト抵抗は、Ｃｕ成膜後の加熱温度によって変動し、測定値にバラツキが生じること；よって、上記コンタクト抵抗を、再現性良く確実に低く抑えるためには、上記加熱温度を所定範囲に制御することが有効であることを実証する。また透明導電膜のコンタクト抵抗は、Ｃｕ成膜後の加熱温度によって酸化物半導体のように大きく変動しないことも実証する。

（試料の作製）
まず、ガラス基板（コーニング社製の Ｅａｇｌｅ２０００、サイズは直径５０．８ｍｍ×厚さ０．７ｍｍ）を用意し、プラズマＣＶＤによってシリコン酸化膜（膜厚は３００ｎｍ）を成膜した。シリコン酸化膜の成膜には、シランガスとＮ₂Ｏを用いた。

次に、Ｍｏをスパッタリングターゲットに用い、上記の絶縁膜上にＭｏ膜（膜厚２０ｎｍ）を、ＤＣマグネトロンスパッタリング法で成膜した。詳細には、スパッタリング装置として島津製作所製の商品名「ＨＳＭ−５５２」を使用し、ＤＣマグネトロンスパッタリング法［背圧：０．２７×１０-３Ｐａ以下、雰囲気ガス：Ａｒ、Ａｒガス圧：２ｍＴｏｒｒ、Ａｒガス流量：３０ｓｃｃｍ、スパッタパワー：ＤＣ２６０Ｗ、極間距離：５０．４ｍｍ、基板温度：２５℃（室温）］によってＭｏを成膜し、その上に純Ｃｕ膜を成膜して試料を得た。なお、純Ｃｕ膜の形成には、純Ｃｕをスパッタリングターゲットに用いた。

（ＩＧＺＯとのコンタクト抵抗の測定）
上記のようにして得られた試料に対し、フォトリソグラフィ、エッチングを順次施して図３に示す電極パターンを形成した後、ＣＶＤ装置内の真空中で、表１に記載の種々の熱処理を施した。加熱時間は、いずれも５分間とした。

次に、ＩＧＺＯ膜（酸化物半導体）をスパッタリング法にて下記の条件で成膜し、フォトリソグラフィとパターンニングを行って８０μｍ角のコンタクト部分が１００個直列につながったコンタクトチェーンパターン（図３を参照）を形成した。図３において、ＣｕおよびＩＧＺＯの線幅は８０μｍである。なお、本実施例では表に示すように２種類のＩＧＺＯ膜を用いており、具体的にはＩＧＺＯ膜用のスパッタリングターゲットとしては原子比で、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１のターゲット、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１のターゲットを用いた。
（酸化物半導体の成膜条件）
・雰囲気ガス＝アルゴン
・圧力＝５ｍＴｏｒｒ
・基板温度＝２５℃（室温）
・膜厚＝１００ｎｍ

上記コンタクトチェーンパターンの両端に配置されたパッドにプローブ針を接触させ、ＨＰ４１５６Ａ半導体パラメータアナライザを用いて電圧−０．１Ｖ〜＋０．１Ｖを印加し、２端子測定にてＩ−Ｖ特性を測定することによってコンタクトチェーン抵抗を求めた。

そして、コンタクト１個あたりのコンタクト抵抗値を算出し、単位面積あたりに換算してＩＧＺＯとのコンタクト抵抗率を求めた。測定は５回行い、その平均値を算出した。ＩＧＺＯとのコンタクト抵抗の良否は下記基準で評価し、○を合格とした。
（判定基準）
○・・・コンタクト抵抗率が１０^-2Ωｃｍ²未満
△・・・コンタクト抵抗率が１０^-2Ωｃｍ²以上１０⁰Ωｃｍ²以下
×・・・コンタクト抵抗率が１０⁰Ωｃｍ²超

（ＺＴＯとのコンタクト抵抗の測定）
上記のようにして得られた試料に対し、フォトリソグラフィ、エッチングを順次施して図３に示す電極パターンを形成した後、ＣＶＤ装置内の真空中で、表１に記載の種々の熱処理を施した。加熱時間は、いずれも５分間とした。

次に、ＺＴＯ膜（酸化物半導体）をスパッタリング法にて下記の条件で成膜し、フォトリソグラフィとパターンニングを行って８０μｍ角のコンタクト部分が１００個直列につながったコンタクトチェーンパターン（図３を参照）を形成した。図３において、ＣｕおよびＺＴＯの線幅は８０μｍである。ＺＴＯのスパッタリングターゲットに用いた組成はＺｎ：Ｓｎ＝２：１のものを用いた。
（酸化物半導体の成膜条件）
・雰囲気ガス＝アルゴン
・圧力＝５ｍＴｏｒｒ
・基板温度＝２５℃（室温）
・膜厚＝１００ｎｍ

上記コンタクトチェーンパターンの両端に配置されたパッドにプローブ針を接触させ、ＨＰ４１５６Ａ半導体パラメータアナライザを用いて電圧−０．１Ｖ〜＋０．１Ｖを印加し、２端子測定にてＩ−Ｖ特性を測定することによってコンタクトチェーン抵抗を求めた。

そして、コンタクト１個あたりのコンタクト抵抗値を算出し、単位面積あたりに換算してＺＴＯとのコンタクト抵抗率を求めた。測定は５回行い、その平均値を算出した。ＺＴＯとのコンタクト抵抗の良否は下記基準で評価し、○を合格とした。
（判定基準）
○・・・コンタクト抵抗率が１０^-2Ωｃｍ²未満
△・・・コンタクト抵抗率が１０^-2Ωｃｍ²以上１０⁰Ωｃｍ²以下
×・・・コンタクト抵抗率が１０⁰Ωｃｍ²超

（ＩＴＯとのコンタクト抵抗）
上記のようにして成膜した純Ｃｕ膜に対し、フォトリソグラフィ、エッチングを順次施して図５に示す電極パターンを形成した。次いで、ＣＶＤ装置にて膜厚：３００ｎｍの窒化シリコン（ＳｉＮｘ）膜を形成した。このときの成膜温度は、表１に示すように２００〜４００℃で行った。また、成膜時間はいずれも、１５分である。続いて、フォトリソグラフィとＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）装置でのエッチングを行って、窒化シリコン膜にコンタクトホールを形成した。

次いで、ＩＴＯ膜（透明導電膜）をスパッタリング法にて下記の条件で成膜し、フォトリソグラフィとパターンニングを行って１０μｍ角のコンタクト部分が５０個直列につながったコンタクトチェーンパターン（図５を参照）を形成した。図５において、Ｃｕ合金およびＩＴＯの線幅は８０μｍである。
（ＩＴＯ膜の成膜条件）
・雰囲気ガス＝アルゴン
・圧力＝０．８ｍＴｏｒｒ
・基板温度＝２５℃（室温）
・膜厚＝２００ｎｍ

上記コンタクトチェーンの全抵抗（コンタクト抵抗、接続抵抗）を、ＨＥＷＬＥＴＴ ＰＡＣＫＡＲＤ ４１５６Ａ及びＡｇｉｌｅｎｔ Ｔｅｃｈｎｏｌｏｇｉｅｓ ４１５６ＣのＰｒｅｃｉｓｉｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｐａｒａｍｅｔｅｒ Ａｎａｌｙｚｅｒを用いて、該コンタクトチェーンパターンの両端のパッド部にプローブを接触させ、２端子測定にてＩ−Ｖ特性を測定することによって求めた。そして、コンタクト１個に換算したコンタクト抵抗値を求め、下記基準で、ＩＴＯとのダイレクト接触抵抗（ＩＴＯとのコンタクト抵抗）の良否を判定した。本実施例では、○または△を合格とした。
（判定基準）
○・・・コンタクト抵抗率が１０^-2Ωｃｍ²未満
△・・・コンタクト抵抗率が１０^-2Ωｃｍ²以上１０⁰Ωｃｍ²以下
×・・・コンタクト抵抗率が１０⁰Ωｃｍ²超

（ＩＺＯとのコンタクト抵抗）
上記ＩＴＯと同様にして、成膜した純Ｃｕ膜に対し、フォトグラフィ、エッチングを順次施して図５に示す電極パターンを形成すると共に、窒化シリコン（ＳｉＮｘ）膜を形成した。続いて、窒化シリコン膜にコンタクトホールを形成し、ＩＺＯ（透明導電膜）をスパッタリング法にて下記の条件で成膜し、フォトリソグラフィとパターンニングを行って１０μｍ角のコンタクト部分が５０個直列につながったコンタクトチェーンパターン（図５を参照）を形成した。図５において、Ｃｕ合金およびＩＺＯの線幅は８０μｍである。
（ＩＺＯ膜の成膜条件）
・雰囲気ガス＝アルゴン
・圧力＝０．８ｍＴｏｒｒ
・基板温度＝２５℃（室温）
・膜厚＝２００ｎｍ

上記コンタクトチェーンの全抵抗（コンタクト抵抗、接続抵抗）を、上記ＩＴＯ膜と同様にして求めた。そして、コンタクト１個に換算したコンタクト抵抗値を求め、下記基準で、ＩＺＯとのダイレクト接触抵抗（ＩＺＯとのコンタクト抵抗）の良否を判定した。本実施例では、○または△を合格とした。
（判定基準）
○・・・コンタクト抵抗率が１０^-2Ωｃｍ²未満
△・・・コンタクト抵抗率が１０^-2Ωｃｍ²以上１０⁰Ωｃｍ²以下
×・・・コンタクト抵抗率が１０⁰Ωｃｍ²超

これらの結果を表１に示す。

表１より、Ｃｕ成膜後の加熱温度を、３００℃を超える温度に制御すれば、測定回数を増やしてもＩＧＺＯ、ＺＴＯとの低いコンタクト抵抗を、確実に達成できるのに対し、加熱温度を、３００℃以下にすると、コンタクト抵抗の測定値にバラツキが見られ、再現性に乏しいことが分かった。なお、表１には示していないが、通常のフラットパネルディスプレイのプロセス工程で用いられる上限の４５０℃まで高めても、ＩＧＺＯ、ＺＴＯとの低いコンタクト抵抗を維持することができた。

上記の結果より、Ｃｕ膜とＩＧＺＯ、ＺＴＯとの低いコンタクト抵抗を、再現性良く確実に確保するためには、Ｃｕ成膜後の加熱温度を、おおむね、３００℃超とし、４５０℃以下に制御することが有効であることが分かった。

一方、ＩＴＯやＩＺＯなどの酸化物はＣｕ成膜後の加熱温度にかかわらず、低いコンタクト抵抗を維持することができた。

参考のため、図４（ＩＧＺＯ（Ｉｎ：Ｇａ：Ｚｎ（原子比）＝１：１：１））に、表１のＮｏ．４（熱処理温度３５０℃）について、熱処理後のＴＥＭ写真（倍率１５０万倍）を示す。ＥＤＸ分析により、ＣｕがＩＧＺＯ側に２０ｎｍ程度拡散していることが確認できた。

Claims (7)

1. 基板の上に、基板側から順に、絶縁膜と、Ｃｕ膜と、薄膜トランジスタの半導体層と、を備えた配線構造であって、
   前記半導体層は酸化物半導体からなることを特徴とする配線構造。
2. 前記Ｃｕ膜は、前記半導体層と直接接続する同一平面で、画素電極を構成する透明導電膜と直接接続するものである請求項１に記載の配線構造。
3. 前記酸化物半導体は、Ｉｎ、Ｇａ、Ｚｎ、Ｔｉ、およびＳｎよりなる群から選択される少なくとも１種の元素を含む酸化物からなるものである請求項１または２に記載の配線構造。
4. 前記絶縁膜は、酸化シリコンおよび／または酸窒化シリコンから構成されている請求項１〜３のいずれかに記載の配線構造。
5. 前記透明導電膜は、Ｉｎ、Ｇａ、Ｓｎ、およびＺｎよりなる群から選択される少なくとも１種の元素を含む酸化物からなるものである請求項２〜４のいずれかに記載の配線構造。
6. 請求項１〜５のいずれかに記載の配線構造を備えた表示装置。
7. 請求項１〜５のいずれかに記載の配線構造を製造する方法であって、
   前記Ｃｕ膜を成膜し、成膜後に３００℃超４５０℃以下の温度で５分間以上加熱することを特徴とする配線構造の製造方法。