KR101375845B1

KR101375845B1 - 액정표시소자 및 그 제조방법

Info

Publication number: KR101375845B1
Application number: KR1020090087224A
Authority: KR
Inventors: 조석호; 천재이; 민지숙
Original assignee: 엘지디스플레이 주식회사
Priority date: 2009-09-15
Filing date: 2009-09-15
Publication date: 2014-03-19
Also published as: US20110063534A1; KR20110029520A; US8730417B2; TW201124786A; EP2299313A2; CN102023444A; EP2299313A3; EP2299313B1; CN102023444B; TWI437337B

Abstract

본 발명은 홀수번째 데이터라인과 짝수번째 데이터라인에 접속되는 박막트랜지스터 사이의 문턱전압 전이를 방지하기 위한 것으로, 복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소를 구비하는 액정패널; 상기 액정패널의 외부에 배치되어 게이트라인을 통해 테스트신호를 인가하는 적어도 하나의 게이트쇼팅바; 상기 액정패널의 외부에 배치되어 홀수번째 데이터라인과 짝수번째 데이터라인에 각각 테스트신호를 인가하는 제1데이터쇼팅바 및 제2데이터쇼팅바; 상기 홀수번째 데이터라인과 연결되며, 제1데이터쇼팅바와는 일정 거리 이격된 홀수번째 데이터링크라인; 상기 짝수번째 데이터라인과 연결되며, 제2데이터쇼팅바와는 일정 거리 이격된 짝수번째 데이터링크라인; 및 컨택홀을 통해 상기 홀수번째 데이터링크라인과 제1데이터쇼팅바를 전기적으로 연결하고 짝수번째 데이터링크라인과 제2데이터쇼팅바를 각각 연결하는 연결라인으로 구성되며, 상기 홀수번째 데이터링크라인과 짝수번째 데이터링크라인의 길이가 동일한 것을 특징으로 한다.

액정패널, 데이터쇼팅바, 등전위, 박막트랜지스터, 데이터링크라인

Description

액정표시소자 및 그 제조방법{LIQUID CRYSTAL DISPLAY DEVICE AND METHOD OF FABRICATING THEREOF}

본 발명은 액정표시소자 및 그 제조방법에 관한 것으로, 특히 홀수번째 데이터라인에 발생하는 전하전류와 짝수번째 데이터라인에 발생하는 전하전류를 동일하게 유지하여 전하전류의 차이에 의한 박막트랜지스터의 불량을 방지할 수 있는 액정표시소자 및 그 제조방법에 관한 것이다.

액정표시소자(Liquid Crystal Display device)는 투과형 평판표시장치로서, 핸드폰(mobile phone), PDA, 노트북컴퓨터와 같은 각종 전자기기에 널리 적용되고 있다. 이러한 액정표시소자는 경박단소화가 가능하고 고화질을 구현할 수 있다는 점에서 다른 평판표시장치에 비해 현재 많은 실용화가 이루어지고 있는 실정이다. 더욱이, 디지털TV나 고화질TV, 벽걸이용 TV에 대한 요구가 증가함에 따라 TV에 적용할 수 있는 대면적 액정표시소자에 대한 연구가 더욱 활발히 이루어지고 있다.

일반적으로 액정표시소자는 액정분자를 동작시키는 방법에 따라 몇 가지 방식으로 나누어질 수 있지만, 현재에는 반응속도가 빠르고 잔상이 적다는 점에서 주로 액티브매트릭스(active matrix) 박막트랜지스터(Thin Film Transistor) 액정표 시소자가 주로 사용되고 있다.

도 1에 상기 박막트랜지스터 액정표시소자의 액정패널(1) 구조가 도시되어 있다. 도면에 도시된 바와 같이, 액정패널(1)에는 종횡으로 배열되어 복수의 화소를 정의하는 복수의 게이트라인(3)과 데이터라인(5)이 형성되어 있다. 각 화소 내에는 스위칭소자인 박막트랜지스터(Thin Film Transistor;7)가 배치되어 상기 게이트라인(3)을 통해 주사신호가 입력되는 경우 스위칭되어 데이터라인(5)을 통해 입력되는 신호를 화소(9)에 인가한다.

상기 액정패널(1)의 외부에는 게이트구동부(11) 및 데이터구동부(15)가 배치되어 있다. 게이트구동부(11)에는 복수의 게이트구동회로(12)가 배치되어 도면표시하지 않은 패드를 통해 게이트라인(3)에 주사신호를 입력하며, 이 주사신호는 박막트랜지스터(7)의 게이트전극에 인가되어 상기 박막트랜지스터(7)의 반도체층을 활성화시킨다. 또한, 데이터구동부(15)에는 복수의 데이터구동회로(16)가 구비되어 패드(도면표시하지 않음)를 통해 데이터라인으로 화상신호를 입력하며, 이 인가된 신호가 반도체층이 활성화되었을 때(즉, 반도체층에 채널이 형성되었을 때) 박막트랜지스터(7)의 소스/드레인전극을 통해 화소(9)에 인가된다.

상기 화소(9)는 게이트라인(3) 및 데이터라인(5)의 교차점에 형성되며, 각각의 화소(9)에는 하나의 박막트랜지스터(7)가 형성되어 있다. 따라서, 각각의 열에 형성된 화소는 하나의 데이터라인(5)에 접속되어 해당 데이터라인(5)을 통해 인가되는 신호가 입력된다.

종래 액정표시소자에서는 상기한 바와 같이 한열의 화소에 하나의 데이터라 인이 접속되어 있으므로, N개의 데이터라인에 배열되고 데이터구동회로(16)에 n개의 데이터라인에 접속되는 경우 총 N/n개의 데이터구동회로(16)가 필요하게 된다. 그런데, 데이터구동회로(16)는 고가의 집적회로이기 때문에, 상기와 같이 한열의 화소에 하나의 데이터라인에 연결되어 신호가 인가되는 경우 많은 수의 데이터구동회로(16)가 필요하게 되므로 액정표시소자의 제조비용이 증가하는 문제가 있었다.

더욱이, 근래 다결정 박막트랜지스터 기술이 발전함에 따라 액정패널상에 데이터구동부를 화소와 일체화하는 SOP(system on panel)구조에서는 데이터구동회로를 액정패널내에 형성해야만 하기 때문에, 많은 수의 데이터구동회로는 제조비용을 증가시킬 뿐만 아니라 액정패널의 면적증가의 원인이 되었다.

이러한 문제를 해결하기 위해 제안된 것이 2개의 화소가 하나의 데이터라인을 공유하는 데이터라인 공유구조의 액정표시소자이다. 이러한 구조의 액정표시소자에서는 각각의 데이터라인에 2개의 화소가 연결되므로, 하나의 열의 데이터라인에는 2개 열의 화소가 접속된다.

그러나, 상기와 같은 구조의 액정표시소자는 다음과 같은 문제가 발생한다. 즉, 액정표시소자를 제작할 때, 홀수번째 데이터라인에 연결된 화소의 박막트랜지스터와 짝수번째 데이터라인에 연결된 화소의 박막트랜지스터 사이에 문턱전압이 전이가 발생하는 경우, 홀수번째 데이터라인에 연결된 화소들의 휘도와 짝수번째 데이터라인에 연결된 화소들의 휘도에 차이가 발생하게 되어 화질이 저하된다.

이러한 문제는 하나의 데이터라인이 2개의 화소에 의해 공유되지 않고 하나의 화소에만 연결되는 경우에도 발생하지만, 이러한 구조에서는 일렬의 화소만이 해당 데이터라인에 연결되므로, 휘도 차이를 사람의 눈으로 인식하기 힘든 반면에, 2개의 화소가 하나의 데이터라인을 공유하는 경우에는 2열의 화소에 휘도차이가 발생하므로 사람의 눈이 이를 쉽게 인식하게 되는 것이다.

본 발명은 상기한 점을 감안하여 제안된 것으로, 제1데이터쇼팅바 및 제2데이터쇼팅바를 각각 홀수번째 데이터링크라인 및 짝수번째 데이터링크라인으로부터 단선하여 홀수번째 데이터라인과 짝수번째 데이터라인에 발생하는 전하전류를 동일하게 유지함으로써 각각의 데이터라인에 접속된 박막트랜지스터 사이에 문턱전압의 전이가 발생하는 것을 방지할 수 있는 액정표시소자 및 그 제조방법을 제공하는 것을 목적으로 한다.

삭제

본 발명은 상기한 목적을 달성하기 위해, 본 발명의 액정표시소자는 복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소를 구비하는 액정패널; 상기 액정패널의 외부에 배치되어 게이트라인을 통해 테스트신호를 인가하는 적어도 하나의 게이트쇼팅바; 상기 상기 액정패널의 외부에 배치되어 홀수번째 데이터라인과 짝수번째 데이터라인에 각각 테스트신호를 인가하는 제1데이터쇼팅바 및 제2데이터쇼팅바; 상기 홀수번째 데이터라인과 연결되며, 제1데이터쇼팅바와는 일정 거리 이격된 홀수번째 데이터링크라인; 상기 짝수번째 데이터라인과 연결되며, 제2데이터쇼팅바와는 일정 거리 이격된 짝수번째 데이터링크라인; 상기 홀수번째 데이터링크라인 및 짝수번째 데이터링크라인 하부에 형성된 액티브층; 및 컨택홀을 통해 상기 홀수번째 데이터링크라인과 제1데이터쇼팅바를 전기적으로 연결하고 짝수번째 데이터링크라인과 제2데이터쇼팅바를 각각 연결하는 투명전극으로 구성되며, 상기 홀수번째 데이터링크라인과 짝수번째 데이터링크라인의 길이가 동일하고 홀수번째 데이터링크라인 하부의 액티브층의 면적과 짝수번째 데이터링크라인 하부의 액티브층의 면적이 동일하여 홀수번째 데이터링크라인 하부의 액티브층의 전하량과 짝수번째 데이터링크라인 하부의 액티브층의 전하량이 동일한 것을 특징으로 한다.
상기 액정패널은 각각의 화소에 주사신호를 인가하는 복수의 게이트라인; 상기 게이트라인과 교차하며, 2개의 인접하는 화소에 의해 공유되어 해당 화소에 화상신호를 인가하는 복수의 데이터라인; 각각의 화소에 형성된 박막트랜지스터; 각각의 화소에 형성된 화소전극; 및 상기 데이터라인에 의해 공유되지 않는 화소 사이의 경계영역에 형성된 금속층으로 구성되며, 상기 박막트랜지스터는 제1기판에 형성된 게이트전극; 상기 게이트전극 위에 형성된 게이트절연층; 상기 게이트절연층 위에 형성된 반도체층; 상기 반도체층 위에 형성된 소스전극 및 드레인전극; 및 상기 제1기판 전체에 걸쳐 형성된 보호층으로 이루어진다.

이때, 상기 제1데이터쇼팅바는 소스전극과 동일한 물질로 이루어지고 제2데이터쇼팅바는 게이트전극과 동일한 물질로 이루어지며, 상기 연결라인은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 이루어진다.

또한, 상기 홀수번째 데이터링크라인 및 짝수번째 데이터링크라인 사이에는 제2등전위회로가 배치되며, 상기 데이터라인의 단부에는 제2등전위회로와 상기 제2등전위회로를 통해 데이터라인과 접속되는 금속라인이 배치된다.

그리고, 본 발명에 따른 액정표시소자 제조방법은 기판상에 복수의 화소를 정의하는 게이트라인 및 데이터라인과 박막트랜지스터를 포함하는 액정패널, 상기 액정패널의 외부에 배치되어 게이트라인을 통해 테스트신호를 인가하는 적어도 하나의 게이트쇼팅바, 상기 상기 액정패널의 외부에 배치되어 홀수번째 데이터라인과 짝수번째 데이터라인에 각각 테스트신호를 인가하는 제1데이터쇼팅바 및 제2데이터쇼팅바, 상기 홀수번째 데이터라인과 연결되며, 제1데이터쇼팅바와는 일정 거리 이격된 홀수번째 데이터링크라인, 상기 짝수번째 데이터라인과 연결되며, 제2데이터쇼팅바와는 일정 거리 이격된 짝수번째 데이터링크라인, 상기 홀수번째 데이터링크라인 및 짝수번째 데이터링크라인 하부에 배치된 액티브층을 형성하는 단계; 컨택홀을 통해 상기 홀수번째 데이터링크라인과 제1데이터쇼팅바를 전기적으로 연결하고 짝수번째 데이터링크라인과 제2데이터쇼팅바를 각각 연결하는 투명전극을 형성하는 단계; 제1 및 제2게이트쇼팅바와 제1 및 제2데이터쇼팅바를 통해 게이트라인 및 데이터라인에 테스트신호를 입력하여 테스트하는 단계; 절단수단을 이용하여 제1 및 제2게이트쇼팅바와 제1 및 제2데이터쇼팅바, 홀수번째 및 짝수번째 데이터링크라인을 절단하여 제거하는 단계로 구성되며, 상기 홀수번째 데이터링크라인과 짝수번째 데이터링크라인의 길이가 동일하고 홀수번째 데이터링크라인 하부의 액티브층의 면적과 짝수번째 데이터링크라인 하부의 액티브층의 면적이 동일하여 홀수번째 데이터링크라인 하부의 액티브층의 전하량과 짝수번째 데이터링크라인 하부의 액티브층의 전하량이 동일한 것을 특징으로 한다.

본 발명에서는 제1데이터쇼팅바 및 제2데이터쇼팅바를 각각 홀수번째 데이터링크라인 및 짝수번째 데이터링크라인으로부터 단선하여 홀수번째 데이터라인과 짝수번째 데이터라인에 발생하는 전하전류를 동일하게 유지함으로써 각각의 데이터라인에 접속된 박막트랜지스터 사이에 문턱전압의 전이가 발생하는 것을 방지할 수 있게 된다.

또한, 본 발명에서는 홀수번째 데이터링크라인 및 짝수번째 데이터링크라인에 제1등전위회로를 배치하고 데이터라인의 단부에 제2등전위회로 및 금속라인을 형성함으로써 데이터라인이 항상 동일한 등전위를 유지할 수 있게 된다.

이하, 첨부한 도면을 참조하여 본 발명에 대해 상세히 설명한다.

본 발명에서는 2개의 화소가 하나의 데이터라인을 공유하는 구조의 액정표시 소자에서 홀수번째 데이터라인에 연결되는 화소의 박막트랜지스터와 짝수번째 데이터라인에 연결되는 화소의 박막트랜지스터 사이의 문턱전압 차이에 의한 화질불량을 방지한다.

상기와 같이, 홀수번째 데이터라인과 짝수번째 데이터라인에 각각 연결되는 박막트랜지스터 사이에 문턱전압의 차이가 발생하는 것은 다음과 같은 이유 때문이다.
통상적으로 액정표시소자의 제조시 4-마스크 공정에서는 액티브층(active layer)이 소스전극 및 드레인전극, 데이터라인 하부에 배치된다.

삭제

한편, 액정표시소자의 데이터라인에는 표시영역 외부에 형성된 쇼팅바(shorting bar)가 연결된다. 이 쇼팅바는 데이터라인을 통해 화소내에 테스트신호를 인가하기 위한 것으로, 액정표시소자의 최종 제품의 생산시 절단되어 제거되는 부분이다. 그런데, 통상적으로 홀수번째 데이터라인과 짝수번째 데이터라인은 각각 다른 데이터쇼팅바에 연결되는데, 상기 데이터쇼팅바의 면적이 다를 경우, 데이터쇼팅바의 하부에 배치되는 액티브층의 면적 역시 달라지게 된다.

한편, 상기 액티브층은 그 상부의 금속층을 블로킹으로 하여 플라즈마에 의해 건식식각된다. 이때, 금속층은 습식식각되어 그 단부가 언더식각되는데 반해 액티브층은 언더식각되지 않기 때문에, 액티브층이 금속층의 단부로부터 일정 거리 연장되는 테일(tail)이 발생하게 된다. 이러한 액티브층의 테일에는 공정중에 전하가 싸이게 되어, 전하전류가 흐르는 원인이 되는데, 상기와 같이 홀수번째 데이터 라인에 접속되는 데이터쇼팅바의 면적과 짝수번째 데이터라인에 접속되는 데이터쇼팅바의 면적이 다르기 때문에, 홀수번째 데이터라인과 접속되는 액티브층의 면적 및 테일의 면적이 짝수번째 데이터라인과 접속되는 액티브층의 면적 및 테일의 면적과 다르게 되어, 상기 홀수번째 데이터라인을 따라 발생하는 전하전류와 짝수번째 데이터라인을 따라 발생하는 전하전류의 크기가 다르게 되며, 그 결과 홀수번째 데이터라인에 연결되는 박막트랜지스트와 짝수번째 데이터라인에 연결되는 박막트랜지스터의 문턱전압에 차이가 발생하게 되는 것이다.

더욱이, 홀수번쩨 데이터라인과 짝수번째 데이터라인이 각각 다른 데이터쇼팅바에 연결되므로, 상기 홀수번쩨 데이터라인과 짝수번째 데이터라인의 길이가 다르게 되는데, 이러한 홀수번쩨 데이터라인과 짝수번째 데이터라인의 길이 차이는 그 하부의 액티브층의 길이 차이를 야기하므로 상기 홀수번째 데이터라인과 짝수번째 데이터라인를 따라 흐르는 전하전류의 크기 역시 다르게 되어 홀수번쩨 데이터라인과 짝수번째 데이터라인에 각각 연결되는 박막트랜지스터의 문턱전압에 차이가 발생하게 되는 것이다.

본 발명에서는 상기와 같은 원인을 인식하여 홀수번쩨 데이터라인과 짝수번째 데이터라인에 각각 연결되는 박막트랜지스터의 문턱전압에 전이가 발생하지 않은 액정표시소자를 제공한다.

도 2는 본 발명에 따른 액정표시소자의 구조를 개념적으로 나타내는 간략도이다.

도 2에 도시된 바와 같이, 액정패널(101)에는 종횡으로 배열되어 복수의 화 소를 정의하는 복수의 게이트라인(103)과 데이터라인(1055)이 형성되어 있다. 각 화소 내에는 스위칭소자인 박막트랜지스터(107)가 배치되어 상기 게이트라인(1033)을 통해 주사신호가 입력되는 경우 스위칭되어 데이터라인(5)을 통해 입력되는 신호를 화소(109)에 인가한다.

상기 액정패널(101)의 외곽영역에는 데이터쇼팅바(182,184)와 게이트쇼팅바(186,188)가 배치되어 각각 데이터라인(105) 및 게이트라인(103)과 접속된다. 상기 데이터쇼팅바(182,184)와 게이트쇼팅바(186,188)는 데이터라인(105)와 게이트라인(103)의 종단에 형성된 데이터패드(도면표시하지 않음) 및 게이트패드(도면표시하지 않음)를 통해 테스트신호의 입력시키는 별도의 배선으로서, 이 테스트신호의 입력에 따라 화소내에 형성된 박막트랜지스터(107)를 검사할 수 있게 된다.

도면에는 도시하지 않았지만, 게이트쇼팅바(186,188)는 게이트 테스트신호 발생부에 연결되어 상기 게이트 테스트신호 발생부로부터 출력되는 게이트용 테스트신호를 게이트라인(103)에 공급하며, 데이터쇼팅바(182,184)는 데이터 테스트신호 발생부에 연결되어 상기 데이터 테스트신호 발생부로부터 출력되는 데이터용 테스트신호를 데이터라인에 공급한다.

상기 데이터쇼팅바(182,184)와 게이트쇼팅바(186,188)는 각각 2개씩 형성되어, 각각 홀수번째 라인 및 짝수번째 라인과 연결된다. 즉, 홀수번째 데이터라인은 제1데이터쇼팅바(182)와 접속되어 있고 짝수번째 데이터라인은 제2데이터쇼팅바(184)와 접속된다. 또한, 홀수번째 게이트라인은 제1게이트쇼팅바(186)와 접속되어 있고 짝수번째 게이트라인은 제2게이트쇼팅바(188)와 접속된다.

도면에는 도시하지 않았지만, 액정패널(101)의 외부에는 게이트구동부 및 데이터구동부가 배치되어, 게이트라인(103)을 통해 박막트랜지스터(107)에 주사신호가 입력됨과 동시에 데이터라인(105)을 통해 화상신호가 박막트랜지스터(107)를 통해 화소전극에 입력된다.

도 3a는 은 본 발명에 따른 액정표시소자의 화소구조를 구체적으로 나타내는 평면도이고 도 3b는 도 3a의 I-I'선 단면도이다. 통상적으로 액정표시소자에는 복수의 화소가 형성되지만, 도면에서는 설명의 편의를 위하여 하나의 화소만을 도시하였다.

도 3a에 도시된 바와 같이, 본 발명에 따른 액정패널에서는 서로 교차하는 하나의 게이트라인과 데이터라인에 의해 화소가 정의되는데, 특히 게이트라인(103a,103b)과 데이터라인(105) 사이에는 2개의 화소가 배치되어 있다. 또한, 각각의 화소열에는 2개의 제1게이트라인(103a) 및 제2게이트라인(103b)이 배치되어 있다. 상기 화소에는 각각 하나의 박막트랜지스터(107a,107b)가 형성되어 있다. 이때, 데이터라인(105)을 사이에 두고 서로 인접하는 화소에 형성된 박막트랜지스터(107a,107b)는 하나의 데이터라인(105)을 공유하며, 제1게이트라인(103a)과 제2게이트라인(103b)에 연결되어 화소에 서로 다른 화상신호를 인가한다.

박막트랜지스터(107a,107b)는 각각 게이트라인(103a,103b)에 접속된 게이트전극(1138a,113b)과, 상기 게이트전극(113a,113b) 위에 형성되어 게이트라인(103a,103b)을 통해 게이트전극(113a,113b)에 주사신호가 인가되는 되는 경우 전류가 흐르는 채널(channel)을 형성하는 반도체층(114a,114b)과, 상기 반도체 층(114a,114b) 위에 형성되어 데이터라인(105)을 통해 입력되는 신호를 화소에 인가하는 소스전극(117a,117b) 및 드레인전극(118a,118b)으로 구성된다.

화소내에는 화소전극(109)이 형성된다. 이때, 데이터라인(105)에 인접하는 화소(즉, 하나의 데이터라인에 의해 공유되는 화소)에서는 상기 데이터라인(105)을 사이에 두고 화소전극(109)이 배치되지만, 데이터라인(105) 없이 인접하는 화소에는 상기 화소전극(109)이 서로 대향하게 된다.

한편, 데이터라인(109)에 의해 공유되지 않는 화소 사이, 즉 데이터라인(105)이 배치되지 않은 화소 사이에는 금속층(132)이 배치된다. 상기 금속층(132)은 금속층 연결패턴(132a)에 의해 인접하는 화소들의 금속층(132)과 전기적으로 배치된다.

이러한 구조의 액정패널의 구체적인 구조를 도 3b를 참조하여 다시 한번 설명하면 다음과 같다.

도 3b에 도시된 바와 같이, 유리와 같은 투명한 제1기판(150) 위에는 게이트전극(113a)이 형성되어 있으며, 상기 게이트전극(113a)이 형성된 제1기판(150) 위에는 게이트절연층(152)이 형성되어 있다. 상기 게이트절연층(152) 위에는 반도체층(114a)이 형성되어 있고, 그 위에 소스전극(117a) 및 드레인전극(118a)이 형성되어 있다. 상기 소스전극(117a) 및 드레인전극(118a)이 형성된 제1기판(150) 위에는 보호층(154)이 적층되어 있으며, 그 위에 ITO(Indium Tin Oxide)나 IZO(Indium Zinc Oxide)와 같은 투명한 도전물질로 이루어진 화소전극(109)이 형성되어 있다. 이때, 상기 보호층(154)에는 컨택홀(contact hole)이 형성되어 화소전극(109)이 드 레인전극(118a)과 전기적으로 접속된다.

유리와 같은 투명한 절연물질로 이루어진 제2기판(160)에는 화상비표시영역, 예를 들면 박막트랜지스터 영역이나 화소와 화소 사이 등으로 광이 누설되는 것을 방지하기 위한 블랙매트릭스(162)와 실제 컬러를 구현하기 위한 컬러필터층(164)이 형성되어 있다. 또한, 상기 컬러필터층(164) 위에는 화소전극(109)과의 사이에 전계를 형성하는 공통전극(166)이 형성된다.

상기와 같이, 구성된 제1기판(150) 및 제2기판(160) 사이에 액정층(170)이 형성되어 액정표시소자가 완성된다. 이때, 도면에는 제1기판(150) 및 제2기판(160)에 형성되어 액정층(170)의 액정분자를 배향하는 배향막이 생략되었다.

도 4는 액정표시소자의 외곽영역 상단부에 형성되는 쇼팅바의 연결구조를 나타내는 도면으로서, 데이터쇼팅바의 연결구조를 나타내는 도면이다.

도 4에 도시된 바와 같이, 제1데이터쇼팅바(182)에는 홀수번째 데이터링크라인(191a)이 연결되어 있고 제2데이터쇼팅바(184)에는 짝수번째 데이터링크라인(191b)이 연결된다. 도면에는 도시하지 않았지만, 상기 홀수번째 데이터링크라인(191a)에는 각각 홀수번째 데이터패드가 연결되며, 상기 데이터패드에는 홀수번째 데이터라인이 연결된다. 또한, 짝수번째 데이터링크라인(191b)에는 각각 짝수번째 데이터패드가 연결되며, 상기 데이터패드에는 짝수번째 데이터라인이 연결된다. 이때, 도면에 도시된 바와 같이, 제2데이터쇼팅바(184)에는 연결라인(193)이 형성되어 상기 짝수번째 데이터링크라인(191b)이 상기 연결라인(193)을 통해 짝수번째 데이터링크라인(191b)에 연결될 수 있다.

상기 제1데이터쇼팅바(182)는 박막트랜지스터의 소스전극(117a,117b)과 동일한 금속으로 형성되고 제2데이터쇼팅바(184)는 박막트랜지스터의 게이트전극(113a,113b)과 동일한 금속으로 이루어진다.

도 4에 도시된 바와 같이, 홀수번째 데이터링크라인(191a) 및 짝수번째 데이터링크라인(191b)은 각각 제1데이터쇼팅바(182) 및 제2데이터쇼팅바(184)로부터 단선되어 있으며, ITO나 IZO와 같은 제1 및 제2투명전극(194a,194b)에 의해 전기적으로 연결된다. 상기 제1 및 제2투명전극(194a,194b)은 액정패널의 화소전극(109)을 형성할 때 동시에 형성되며, 제1투명전극(194a)은 제1데이터쇼팅바(182)에 형성된 컨택홀(198a)과 홀수번째 데이터링크라인(191a)에 형성된 컨택홀(199a)을 통해 제1데이터쇼팅바(182) 및 홀수번째 데이터링크라인(191a)에 전기적으로 접속되어 상기 제1데이터쇼팅바(182)와 홀수번째 데이터링크라인(191a)를 전기적으로 연결하며, 제2투명전극(194b)은 제2데이터쇼팅바(184)에 형성된 컨택홀(198b)과 짝수번째 데이터링크라인(191b)에 형성된 컨택홀(199b)을 통해 제2데이터쇼팅바(184) 및 짝수번째 데이터링크라인(191b)에 전기적으로 접속되어 상기 제2데이터쇼팅바(184)와 짝수번째 데이터링크라인(191b)을 전기적으로 연결한다.

이와 같이, 제1 및 제2데이터쇼팅바(182)와 데이터링크라인(191a,191b)을 단선하고 투명전극(194a,194b)에 의해 이들을 간접적으로 연결하는 것은 다음과 같은 이유 때문이다.

상기 제1데이터쇼팅바(182,184)와 데이터링크라인(191a,191b)이 단선되지 않고 서로 연결되어 있다고 가정할 경우, 제1데이터쇼팅바(182)와 제2데이터쇼팅 바(184)의 위치가 다르기 때문에, 상기 제1데이터쇼팅바(182)와 제2데이터쇼팅바(184)에 각각 연결되는 홀수번째 데이터링크라인(191a)의 길이와 짝수번째 데이터링크라인(191b)의 길이가 달라지게 된다.

이전에 언급한 바와 같이, 홀수번째 데이터라인에 연결되는 박막트랜지스트와 짝수번째 데이터라인에 연결되는 박막트랜지스터의 문턱전압에 차이가 발생하는 이유는 데이터라인 및 데이터링크라인(191a,191b)의 하부에 형성되는 액티브층, 즉 반도체층의 크기가 다르기 때문이다. 따라서, 데이터쇼팅바(182,184)와 데이터링크라인(191a,191b)이 단선되지 않고 서로 연결되어 있다고 가정할 경우, 홀수번째 데이터링크라인(191a)의 길이와 짝수번째 데이터링크라인(191b)의 길이가 달라지며 그 결과 그 하부의 액티브층의 크기가 달라지게 되므로, 액티브층의 전하량이 달라지게 되어 홀수번째 데이터라인에 연결되는 박막트랜지스트와 짝수번째 데이터라인에 연결되는 박막트랜지스터의 문턱전압에 차이가 발생하게 된다.

따라서, 본 발명에서는 상기한 바와 같이, 제1 및 제2데이터쇼팅바(182,184)와 데이터링크라인(191a,191b)을 단선하여 홀수번째 데이터링크라인(191a)의 길이를 짝수번째 데이터링크라인(191b)의 길이와 동일하게 하여 액티브층에 형성되는 전하량을 동일하게 함으로써 박막트랜지스터의 문턱전압에 차이가 발생하지 않게 된다.

또한, 제1 및 제2데이터쇼팅바(182,184)와 데이터링크라인(191a,191b)을 단선하여 상기 제1데이터쇼팅바(182)와 제2데이터쇼팅바(184)의 전하가 홀수번째 데이터링크라인(191a) 및 제2데이터링크라인(191b)으로 유입되는 것을 차단함으로써 제1데이터쇼팅바(182)와 제2데이터쇼팅바(184)의 면적의 차이에 따라 데이터라인에 다른 전하전류가 흐르는 것을 방지할 수 있게 된다.

통상적으로 액티브층의 전하의 발생은 주로 플라즈마에 의한 액티브층의 식각 등의 공정에서 많이 발생하므로, 추후에 형성되는 투명전극(194a,194b)에 의해 제1 및 제2데이터쇼팅바(182,184)와 데이터링크라인(191a,191b)이 연결되어도 상기 투명전극(194a,194b)에 의해 전하전류가 데이터라인으로 유입되지 않는다. 동시에 상기 투명전극(194a,194b)에 의해 액정패널의 완성후, 테스트신호를 데이터라인에 입력시켜 테스트를 진행할 수 있게 되는 것이다.

한편, 인접하는 데이터링크라인(191a,191b) 사이에는 제1등전위회로(196)가 배치된다. 상기 제1등전위회로(196)는 공정중에 인접하는 데이터라인의 전위를 항상 일정하게 하기 위한 것으로, 박막트랜지스터 등으로 이루어진다.

상기와 같은 데이터쇼팅바 및 그 연결구조는 액정패널을 완성하고 테스트가 종료된 후, 절단선(190)을 따라 레이저나 절단휠에 의해 제거된다.

도 5는 액정표시소자의 외곽영역 하단부의 구조를 나타내는 도면이다.

도 5에 도시된 바와 같이, 데이터라인(105)의 단부는 제2등전위회로(212)를 통해 금속라인(210)에 연결된다. 상기 제2등전위회로(212)는 박막트랜지스터와 같은 부품으로 이루어진 것으로, 데이터라인(105)을 동일한 전위로 형성하기 위한 것이다. 이때, 각각의 데이터라인(105)에 접속된 제2등전위회로(212)는 모두 금속라인(210)으로 연결되며, 상기 금속라인(210)은 박막트랜지스터의 소스전극(117a,117b)으로 이루어지므로, 전체 데이터라인(105)이 전체적으로 동일한 전위 를 유지할 수 있게 된다. 이때, 상기 금속라인(210)은 접지될 수도 있다.

상기 제2등전위회로(212)와 금속라인(210)은 실질적으로 액정표시소자 외곽부 상단부에 형성되는 제1등전위회로(196)와 동일한 역할을 한다. 이와 같이, 제1등전위회로(196)와 제2등전위회로(212)를 이중으로 배치함으로써 하나의 등전위회로에 문제가 발생하는 경우에도 데이터라인은 항상 일정한 전위를 유지할 수 있게 된다.

상술한 바와 같이, 본 발명에서는 홀수번째 데이터링크라인(191a)과 짝수번째 데이터링크라인(191b)을 제1데이터쇼팅바(182) 및 제2데이터쇼팅바(184)와 단선함으로써 제1데이터쇼팅바(182) 및 제2데이터쇼팅바(184)에 기인하는 전하전류가 데이터라인으로 흘러 들어오는 것을 방지할 수 있게 된다. 또한, 홀수번째 데이터링크라인(191a)과 짝수번째 데이터링크라인(191b)을 제1데이터쇼팅바(182) 및 제2데이터쇼팅바(184)와 단선함으로써 홀수번째 데이터링크라인(191a)과 짝수번째 데이터링크라인(191b)의 길이를 동일하게 할 수 있게 되므로, 홀수번째 데이터링크라인(191a)과 짝수번째 데이터링크라인(191b)에서 기인하는 전하전류의 크기를 동일하게 할 수 있게 되어 홀수번째 데이터라인과 짝수번째 데이터라인에 연결되는 박막트랜지스터의 문턱전압 전이를 방지할 수 있게 된다.

이러한 구조의 액정표시소자에서는 원장의 유리기판상에 박막트랜지스터 제조공정 등의 공정을 통해 도 3에 도시된 액정패널의 화소구조와 도 4 및 도 5에 도시된 액정패널 외곽의 게이트쇼팅바(186,188)와 데이터쇼팅바(182,184)를 형성하고 투명전극에 의해 데이터쇼팅바(182,184)와 데이터링크라인(191a,191b)을 연결한 후, 데이터쇼팅바(182,184) 및 게이트쇼팅바(186,188)를 통해 테스트신호를 인가하여 액정패널을 테스트하고 이어서 레이저나 절단휠과 같은 절단장치로 인해 원장의 유리기판을 절단하여 액정패널을 원장으로부터 분리할 때 절단선을 함께 절단하여 상기 쇼팅바 연결구조를 액정패널로부터 제거함으로써 액정표시소자를 완성할 수 있게 된다.

한편, 상기한 상세한 설명에서는 본 발명을 특정한 구조로 한정하여 설명하고 있지만, 본 발명이 이러한 구조에 한정되는 것은 아니다. 상기한 상세한 설명에 구체적으로 기재된 구조는 본 발명을 설명하기 위한 것이지 본 발명을 한정하는 것은 아니며, 본 발명은 이러한 구조에 한정되는 것이 아니라 다양한 구조에 적용될 수 있는 것이다.

예를 들면, 상기한 상세한 설명에서는 액정패널로서 2개의 화소가 하나의 데이터라인을 공유하는 구조가 개시되어 있지만, 하나의 화소만이 데이터라인에 접속되는 구조도 적용 가능하다. 다만, 본 발명에서 2개의 화소가 하나의 데이터라인을 공유하는 구조를 예시한 것은 본 발명이 이러한 구조에선 뚜렷한 효과를 얻을 수 있기 때문이다. 그러나, 본 발명이 하나의 화소만이 데이터라인에 접속되는 구조의 액정표시소자에서도 효과를 얻을 수 있는 것은 자명하다.

또한, 제1등전위회로나 제2등전위회로 등도 특정한 구조의 회로에만 한정되는 것이 아니라 현재 알려진 모든 구조의 등전위회로에 적용될 수 있을 것이다.

다시 말해서, 본 발명의 다른 예나 변형예는 본 발명의 기본적인 개념을 이용한 액정표시소자는 본 발명이 속하는 기술분야에 종사하는 사람이라면 누구나 용 이하게 창안할 수 있을 것이다.

도 1은 종래 액정표시소자의 구조를 간략하게 나타내는 간략도.

도 2는 본 발명에 따른 액정표시소자의 구조를 간략하게 나타내는 간략도.

도 3a는 본 발명에 따른 액정표시소자의 액정패널의 구조를 나타내는 평면도.

도 3b는 도 3a의 I-I'선 단면도.

도 4는 본 발명에 다른 액정표시소자의 데이터쇼팅바 연결구조를 나타내는 도면.

도 5는 본 발명에 따른 액정표시소자의 데이터라인 하단부의 구조를 나타내는 도면.

Claims

복수의 게이트라인 및 데이터라인에 의해 정의되는 복수의 화소를 구비하는 액정패널;

상기 액정패널의 외부에 배치되어 게이트라인을 통해 테스트신호를 인가하는 적어도 하나의 게이트쇼팅바;

상기 액정패널의 외부에 배치되어 홀수번째 데이터라인과 짝수번째 데이터라인에 각각 테스트신호를 인가하는 제1데이터쇼팅바 및 제2데이터쇼팅바;

상기 홀수번째 데이터라인과 연결되며, 제1데이터쇼팅바와는 일정 거리 이격된 홀수번째 데이터링크라인;

상기 짝수번째 데이터라인과 연결되며, 제2데이터쇼팅바와는 일정 거리 이격된 짝수번째 데이터링크라인;

상기 홀수번째 데이터링크라인 및 짝수번째 데이터링크라인 하부에 형성된 액티브층; 및

컨택홀을 통해 상기 홀수번째 데이터링크라인과 제1데이터쇼팅바를 전기적으로 연결하고 짝수번째 데이터링크라인과 제2데이터쇼팅바를 각각 연결하는 투명전극으로 구성되며,

상기 홀수번째 데이터링크라인과 짝수번째 데이터링크라인의 길이가 동일하고 홀수번째 데이터링크라인 하부의 액티브층의 면적과 짝수번째 데이터링크라인 하부의 액티브층의 면적이 동일하여 홀수번째 데이터링크라인 하부의 액티브층의 전하량과 짝수번째 데이터링크라인 하부의 액티브층의 전하량이 동일한 것을 특징으로 하는 액정표시소자.
제1항에 있어서, 상기 액정패널은,

각각의 화소에 주사신호를 인가하는 복수의 게이트라인;

상기 게이트라인과 교차하며, 2개의 인접하는 화소에 의해 공유되어 해당 화소에 화상신호를 인가하는 복수의 데이터라인;

각각의 화소에 형성된 박막트랜지스터;

각각의 화소에 형성된 화소전극; 및

상기 데이터라인에 의해 공유되지 않는 화소 사이의 경계영역에 형성된 금속층으로 구성된 액정표시소자.
제2항에 있어서, 상기 박막트랜지스터는,

제1기판에 형성된 게이트전극;

상기 게이트전극 위에 형성된 게이트절연층;

상기 게이트절연층 위에 형성된 반도체층;

상기 반도체층 위에 형성된 소스전극 및 드레인전극; 및

상기 제1기판 전체에 걸쳐 형성된 보호층으로 이루어진 것을 특징으로 하는 액정표시소자.
제3항에 있어서, 상기 제1데이터쇼팅바는 소스전극과 동일한 물질로 이루어지고 제2데이터쇼팅바는 게이트전극과 동일한 물질로 이루어지는 것을 특징으로 하는 액정표시소자.
제1항에 있어서, 상기 투명전극은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 이루어진 것을 특징으로 하는 액정표시소자.
제1항에 있어서, 상기 홀수번째 데이터링크라인 및 짝수번째 데이터링크라인 사이에 배치되어 상기 홀수번째 데이터링크라인 및 짝수번째 데이터링크라인의 전위를 동일하게 유지하는 제1등전위회로를 추가로 포함하는 것을 특징으로 하는 액정표시소자.
제1항에 있어서,

상기 데이터라인의 단부에 접속된 제2등전위회로; 및

데이터라인 하부에 배치되어 상기 제2등전위회로를 통해 데이터라인과 접속되는 금속라인을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
제7항에 있어서, 상기 금속라인을 박막트랜지스터의 소스전극과 동일한 물질로 이루어진 것을 특징으로 하는 액정표시소자.
제1항에 있어서,

상기 홀수번째 데이터링크라인 및 짝수번째 데이터링크라인 사이에 배치되어 상기 홀수번째 데이터링크라인 및 짝수번째 데이터링크라인의 전위를 동일하게 유지하는 제1등전위회로;

상기 데이터라인의 단부에 접속된 제2등전위회로; 및

데이터라인 하부에 배치되어 상기 제2등전위회로를 통해 데이터라인과 접속되는 금속라인을 추가로 포함하는 것을 특징으로 하는 액정표시소자.
기판상에 복수의 화소를 정의하는 게이트라인 및 데이터라인과 박막트랜지스터를 포함하는 액정패널, 상기 액정패널의 외부에 배치되어 게이트라인을 통해 테스트신호를 인가하는 적어도 하나의 게이트쇼팅바, 상기 상기 액정패널의 외부에 배치되어 홀수번째 데이터라인과 짝수번째 데이터라인에 각각 테스트신호를 인가하는 제1데이터쇼팅바 및 제2데이터쇼팅바, 상기 홀수번째 데이터라인과 연결되며, 제1데이터쇼팅바와는 일정 거리 이격된 홀수번째 데이터링크라인, 상기 짝수번째 데이터라인과 연결되며, 제2데이터쇼팅바와는 일정 거리 이격된 짝수번째 데이터링크라인, 상기 홀수번째 데이터링크라인 및 짝수번째 데이터링크라인 하부에 배치된 액티브층을 형성하는 단계;

컨택홀을 통해 상기 홀수번째 데이터링크라인과 제1데이터쇼팅바를 전기적으로 연결하고 짝수번째 데이터링크라인과 제2데이터쇼팅바를 각각 연결하는 투명전극을 형성하는 단계;

제1 및 제2게이트쇼팅바와 제1 및 제2데이터쇼팅바를 통해 게이트라인 및 데이터라인에 테스트신호를 입력하여 테스트하는 단계;

절단수단을 이용하여 제1 및 제2게이트쇼팅바와 제1 및 제2데이터쇼팅바, 홀수번째 및 짝수번째 데이터링크라인을 절단하여 제거하는 단계로 구성되며,

상기 홀수번째 데이터링크라인과 짝수번째 데이터링크라인의 길이가 동일하고 홀수번째 데이터링크라인 하부의 액티브층의 면적과 짝수번째 데이터링크라인 하부의 액티브층의 면적이 동일하여 홀수번째 데이터링크라인 하부의 액티브층의 전하량과 짝수번째 데이터링크라인 하부의 액티브층의 전하량이 동일한 것을 특징으로 하는 액정표시소자 제조방법.
제10항에 있어서,

상기 홀수번째 데이터링크라인 및 짝수번째 데이터링크라인 사이에 배치되어 상기 홀수번째 데이터링크라인 및 짝수번째 데이터링크라인의 전위를 동일하게 유지하는 제1등전위회로를 형성하는 단계; 및

상기 데이터라인의 단부에 접속된 제2등전위회로와 데이터라인 하부에 배치되어 상기 제2등전위회로를 통해 데이터라인과 접속되는 금속라인을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시소자 제조방법.