[go: up one dir, main page]

CN102709237B - 薄膜场效应晶体管阵列基板及其制造方法、电子器件 - Google Patents

薄膜场效应晶体管阵列基板及其制造方法、电子器件 Download PDF

Info

Publication number
CN102709237B
CN102709237B CN201210055454.XA CN201210055454A CN102709237B CN 102709237 B CN102709237 B CN 102709237B CN 201210055454 A CN201210055454 A CN 201210055454A CN 102709237 B CN102709237 B CN 102709237B
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
composition
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210055454.XA
Other languages
English (en)
Other versions
CN102709237A (zh
Inventor
宁策
张学辉
杨静
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201210055454.XA priority Critical patent/CN102709237B/zh
Publication of CN102709237A publication Critical patent/CN102709237A/zh
Priority to US13/822,920 priority patent/US8952387B2/en
Priority to JP2014560220A priority patent/JP6043815B2/ja
Priority to PCT/CN2012/085482 priority patent/WO2013131384A1/zh
Priority to KR1020137010103A priority patent/KR101447397B1/ko
Priority to EP12829203.4A priority patent/EP2660861B1/en
Application granted granted Critical
Publication of CN102709237B publication Critical patent/CN102709237B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0221—Manufacture or treatment of multiple TFTs comprising manufacture, treatment or patterning of TFT semiconductor bodies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种薄膜场效应晶体管阵列基板及其制造方法、电子器件，属于液晶显示领域。该制造方法包括：第一次构图工艺，在透明基板上形成由第一透明导电层组成的像素电极的图形和由第一金属层组成的相分离的漏电极、源电极和数据线的图形；第二次构图工艺，在经过所述第一次构图工艺的透明基板上形成栅绝缘层的图形和由透明氧化物层组成的有源层的图形；第三次构图工艺，在经过所述第二次构图工艺的透明基板上形成由第二透明导电层组成的公共电极的图形和由第二金属层组成的栅电极、栅线的图形。本发明的技术方案采用三次构图工艺制作出透明氧化物TFT阵列基板，简化了透明氧化物TFT阵列基板的制造工艺，缩短了制造时间，从而降低生产成本。

Description

薄膜场效应晶体管阵列基板及其制造方法、电子器件
技术领域
本发明涉及液晶显示领域，特别是指一种薄膜场效应晶体管阵列基板及其制造方法、电子器件。
背景技术
现有技术中，绝大多数的平板显示器件都是有源矩阵液晶显示器件(AMLCD)，由于a-Si易于在低温下大面积制备，技术成熟，因而成为目前最广泛使用的技术。
TFT(Thin Film Transistor，薄膜场效应晶体管)-LCD(Liquid CrystalDisplay，液晶显示器)是有源矩阵类型液晶显示器中的一种。根据驱动液晶的电场方向，TFT-LCD分为垂直电场型、水平电场型和多维电场型，而垂直电场型包括扭转向列(简称TN)TFT_LCD，水平电场型包括共平面场效应(简称IPS)TFT_LCD，多维电场型包括高级超维场转换(ADvanced SuperDimension Switch，简称ADS)TFT_LCD。其中，ADS型TFT_LCD通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
另外，透明氧化物TFT以其诸多优势受到研究人员的青睐，最近几年发展迅速。它迁移率高，均一性好，透明，制作工艺简单，可以更好地满足大尺寸液晶显示器需求。此外，制作透明氧化物TFT与现有的LCD生产线匹配性好，容易转型，因此高性能的透明氧化物TFT备受人们的关注，已成为最近的研究热点。
但现有透明氧化物TFT阵列基板的制作工艺比较复杂，至少需要四次构图工艺才能完成，导致制造成本较高。
发明内容
本发明要解决的技术问题是提供一种薄膜场效应晶体管阵列基板及其制造方法、电子器件，采用三次构图工艺即可制作出透明氧化物TFT阵列基板，简化了透明氧化物TFT阵列基板的制造工艺，缩短了制造时间，从而降低生产成本。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种薄膜场效应晶体管阵列基板的制造方法，包括：
第一次构图工艺，在透明基板上形成由第一透明导电层组成的像素电极的图形和由第一金属层组成的相分离的漏电极、源电极和数据线的图形；
第二次构图工艺，在经过所述第一次构图工艺的透明基板上形成栅绝缘层的图形和由透明氧化物层组成的有源层的图形；
第三次构图工艺，在经过所述第二次构图工艺的透明基板上形成由第二透明导电层组成的公共电极的图形和由第二金属层组成的栅电极、栅线的图形。
进一步地，所述第一次构图工艺包括：
在透明基板上依次沉积第一透明导电层和第一金属层；
在所述第一金属层上涂布光刻胶；
利用双色调掩模板对所述光刻胶进行曝光和显影工艺之后进行刻蚀，形成由第一金属层组成的相分离的漏电极、源电极和数据线的图形，对所述光刻胶进行灰化工艺之后再进行刻蚀，形成由第一透明导电层组成的像素电极的图形。
进一步地，所述在透明基板上依次沉积第一透明导电层和第一金属层包括：
利用磁控溅射在透明基板上沉积厚度为40-70nm的第一透明导电层和厚度为200-400nm的第一金属层。
进一步地，
所述第一透明导电层为采用IZO或ITO；
所述第一金属层为采用Cr、W、Ti、Ta、Mo、Al和Cu中的至少一种。
进一步地，所述第二次构图工艺包括：
在经过所述第一次构图工艺的透明基板上依次沉积透明氧化物层和栅绝缘层；
在所述栅绝缘层上涂布光刻胶；
利用双色调掩模板对所述光刻胶进行曝光和显影工艺之后进行刻蚀，形成栅绝缘层的图形，对所述光刻胶进行灰化工艺之后再进行刻蚀，形成有源层的图形。
进一步地，所述在经过所述第一次构图工艺的透明基板上依次沉积透明氧化物层和栅绝缘层包括：
利用磁控溅射在经过所述第一次构图工艺的透明基板上沉积厚度为20-50nm的透明氧化物层；
利用等离子体增强化学气相沉积法或磁控溅射在所述透明氧化物层上沉积厚度为300-400nm的栅绝缘层。
进一步地，
所述透明氧化物层为采用IGZO、ZnO或IZO；
在利用磁控溅射沉积所述栅绝缘层时，所述栅绝缘层为采用Al2O3，AlN；
在利用等离子体增强化学气相沉积法沉积所述栅绝缘层时，所述栅绝缘层为采用SiO2或SiNx。
进一步地，所述第三次构图工艺包括：
在经过所述第二次构图工艺的透明基板上依次沉积第二透明导电层和第二金属层；
在所述第二金属层上涂布光刻胶；
利用双色调掩模板对所述光刻胶进行曝光和显影工艺之后进行刻蚀，形成由第二金属层组成的栅电极、栅线的图形，对所述光刻胶进行灰化工艺之后再进行刻蚀，形成由第二透明导电层组成的公共电极的图形。
进一步地，所述在经过所述第二次构图工艺的透明基板上依次沉积第二透明导电层和第二金属层包括：
利用磁控溅射在经过所述第二次构图工艺的透明基板上沉积厚度为40-70nm的第二透明导电层和厚度为200-400nm的第二金属层。
进一步地，
所述第二透明导电层为采用IZO或ITO；
所述第二金属层为采用Cr、W、Ti、Ta、Mo、Al和Cu中的至少一种。
本发明实施例还提供了一种薄膜场效应晶体管阵列基板，包括：
一透明基板；
位于所述透明基板上由第一透明导电层组成的像素电极；
位于所述像素电极上由第一金属层组成的源电极、漏电极和数据线；
位于上述透明基板上由透明氧化物组成的有源层；
位于所述有源层上的栅绝缘层；
位于所述栅绝缘层上由第二透明导电层组成的公共电极；
位于所述公共电极上由第二金属层组成的栅电极、栅线。
本发明实施例还提供了一种电子器件，包括上述的薄膜场效应晶体管阵列基板。
本发明的实施例具有以下有益效果：
上述方案中，仅需三次构图工艺即可制作出透明氧化物TFT阵列基板，简化了透明氧化物TFT阵列基板的制造工艺，由于构图工艺次数降低，故可以减少制造时间，进而降低制造成本；并且本发明制造出的阵列基板采用透明氧化物薄膜场效应晶体管，显著的提高了TFT阵列基板的特性，同时具备高开口率、高迁移率、宽视角等优点。
附图说明
图1为本发明实施例的薄膜场效应晶体管阵列基板的制造方法的流程示意图；
图2为本发明实施例的薄膜场效应晶体管阵列基板的结构示意图；
图3为本发明实施例第一次构图工艺中沉积第一透明导电层和第一金属层之后的截面示意图；
图4为本发明实施例第一次构图工艺中通过灰色调或半色调掩模板曝光显影之后的截面示意图；
图5为本发明实施例第一次构图工艺中第二次刻蚀之后的截面示意图；
图6为本发明实施例第二次构图工艺中第二次刻蚀之后的截面示意图；
图7为本发明实施例第三次构图工艺中沉积第二透明导电层和第二金属层之后的截面示意图；
图8为本发明实施例第三次构图工艺中通过灰色调或半色调掩模板曝光显影之后的截面示意图；
图9为本发明实施例第三次构图工艺中第二次刻蚀之后形成的透明氧化物TFT阵列基板的截面示意图。
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中透明氧化物TFT阵列基板的制作工艺比较复杂，制造成本高的问题，提供一种薄膜场效应晶体管阵列基板及其制造方法、电子器件，采用三次构图工艺即可制作出透明氧化物TFT阵列基板，简化了透明氧化物TFT阵列基板的制造工艺，缩短了制造时间，从而降低生产成本。
图1为本发明实施例的薄膜场效应晶体管阵列基板的制造方法的流程示意图，如图1所示，本实施例包括：
步骤101：第一次构图工艺，在透明基板上形成由第一透明导电层组成的像素电极的图形和由第一金属层组成的相分离的漏电极、源电极和数据线的图形；
步骤102：第二次构图工艺，在经过第一次构图工艺的透明基板上形成栅绝缘层的图形和由透明氧化物层组成的有源层的图形；
步骤103：第三次构图工艺，在经过第二次构图工艺的透明基板上形成由第二透明导电层组成的公共电极的图形和由第二金属层组成的栅电极、栅线的图形。
本发明实施例的薄膜场效应晶体管阵列基板的制造方法，仅需三次构图工艺即可制作出透明氧化物TFT阵列基板，简化了透明氧化物TFT阵列基板的制造工艺，由于构图工艺次数降低，故可以减少制造时间，进而降低制造成本；并且本发明制造出的阵列基板采用透明氧化物薄膜场效应晶体管，显著的提高了TFT阵列基板的特性，同时具备高开口率、高迁移率、宽视角等优点。
图2为本发明实施例的薄膜场效应晶体管阵列基板的结构示意图，如图2所示，本实施例包括：
一透明基板21；
位于透明基板21上由第一透明导电层组成的像素电极22；
位于像素电极22上由第一金属层组成的源电极、漏电极和数据线23；
位于上述透明基板上由透明氧化物组成的有源层24；
位于有源层24上的栅绝缘层25；
位于栅绝缘层25上由第二透明导电层组成的公共电极26；
位于公共电极26上由第二金属层组成的栅电极、栅线27。
本发明实施例的薄膜场效应晶体管阵列基板，为利用三次构图工艺制作出，简化了透明氧化物TFT阵列基板的制造工艺，由于构图工艺次数降低，故可以减少制造时间，进而降低制造成本；并且本发明制造出的阵列基板采用透明氧化物薄膜场效应晶体管，显著的提高了TFT阵列基板的特性，同时具备高开口率、高迁移率、宽视角等优点。
本发明还提供一种电子器件，包括上述的薄膜场效应晶体管阵列基板。所述的电子器件可以为液晶面板、电子纸显示屏、液晶电视、电子阅读器等。
下面结合附图对本发明的薄膜场效应晶体管阵列基板的制造方法进行进一步介绍，本实施例包括以下步骤：
步骤101：第一次构图工艺，在透明基板上形成由第一透明导电层组成的像素电极的图形和由第一金属层组成的相分离的漏电极、源电极和数据线的图形；
首先利用磁控溅射在透明基板1上沉积厚度为40-70nm的第一透明导电层2，优选地，第一透明导电层2的厚度为40nm；再利用磁控溅射在第一透明导电层2上沉积厚度为200-400nm的第一金属层3，形成如图3所示的结构。其中第一透明导电层2可以采用IZO或ITO，第一金属层3可以采用Cr、W、Ti、Ta、Mo、Al和Cu中的至少一种。
在第一金属层3上涂覆一层光刻胶4，并用半色调掩模板对光刻胶进行曝光，显影得到如图4所示的结构，其中，WP为无光刻胶区域，HP为部分保留光刻胶区域，NP为完全保留光刻胶区域。之后进行第一次刻蚀，形成漏电极、源电极和数据线5，对光刻胶进行灰化工艺之后再进行第二次刻蚀，形成像素电极6，得到如图5所示的结构。
本领域的技术人员可以理解，实现步骤101的第一次构图工艺并不限于上述方案。比如，利用半色调掩模板曝光显影的方法，还可以是采用灰色调掩摸板；
步骤102：第二次构图工艺，在经过第一次构图工艺的透明基板上形成栅绝缘层的图形和由透明氧化物层组成的有源层的图形；
在完成步骤101的透明基板上，利用磁控溅射沉积厚度为20-50nm的透明氧化物层，其中，透明氧化物层可以采用IGZO、ZnO或IZO；再利用磁控溅射沉积厚度为300-400nm的栅绝缘层，优选地，栅绝缘层的厚度为400nm；其中，栅绝缘层可以为Al2O3或AlN。或者可以采用PECVD(等离子体增强化学气相沉积法)沉积栅绝缘层，此时，栅绝缘层可以采用SiO2或SiNx。之后在栅绝缘层上涂布光刻胶，利用半色调掩模板对光刻胶进行曝光和显影工艺之后进行第一次干法刻蚀，将数据线接口上方的栅绝缘层去除，形成栅绝缘层的图形8，对光刻胶进行灰化工艺之后再进行第二次湿法刻蚀，将数据线露出，形成有源层的图形7，得到如图6所示的结构。
本领域的技术人员可以理解，实现步骤102的第二次构图工艺并不限于上述方案。比如，利用半色调掩模板曝光显影的方法，还可以是采用灰色调掩摸板；刻蚀栅绝缘层也可以采用湿法刻蚀的方案；
步骤103：第三次构图工艺，在经过第二次构图工艺的透明基板上形成由第二透明导电层组成的公共电极的图形和由第二金属层组成的栅电极、栅线的图形。
在完成步骤102的透明基板上利用磁控溅射沉积厚度为40-70nm的第二透明导电层9和厚度为200nm-400nm的第二金属层10，形成如图7所示的结构。优选地，第二透明导电层9的厚度为40nm；其中第二透明导电层9可以采用IZO或ITO，第二金属层10可以采用Cr、W、Ti、Ta、Mo、Al和Cu中的至少一种。
在第二金属层10上涂布光刻胶11，并用半色调掩模板对光刻胶进行曝光，显影得到如图8所示的结构。其中，WP为无光刻胶区域，HP为部分保留光刻胶区域，NP为完全保留光刻胶区域。之后进行第一次刻蚀，形成由第二金属层组成的栅电极、栅线12；对光刻胶进行灰化工艺之后再进行第二次刻蚀，形成公共电极13，得到如图9所示的结构。
本领域的技术人员可以理解，实现步骤103的第三次构图工艺并不限于上述方案。比如，利用半色调掩模板曝光显影的方法，还可以是采用灰色调掩摸板。
本发明实施例仅需三次构图工艺即可制作出透明氧化物TFT阵列基板，简化了透明氧化物TFT阵列基板的制造工艺，由于构图工艺次数降低，减少了曝光工艺和保护层的沉积，故可以减少制造时间，进而降低制造成本；并且本发明制造出的阵列基板采用透明氧化物薄膜场效应晶体管，显著的提高了TFT阵列基板的特性，同时具备高开口率、高迁移率、宽视角等优点。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种薄膜场效应晶体管阵列基板的制造方法，其特征在于，包括：
第一次构图工艺，在透明基板上形成由第一透明导电层组成的像素电极的图形和由第一金属层组成的相分离的漏电极、源电极和数据线的图形；
第二次构图工艺，在经过所述第一次构图工艺的透明基板上形成栅绝缘层的图形和由透明氧化物层组成的有源层的图形；
第三次构图工艺，在经过所述第二次构图工艺的透明基板上形成由第二透明导电层组成的公共电极的图形和由第二金属层组成的栅电极、栅线的图形。
2.根据权利要求1所述的薄膜场效应晶体管阵列基板的制造方法，其特征在于，所述第一次构图工艺包括：
在透明基板上依次沉积第一透明导电层和第一金属层；
在所述第一金属层上涂布光刻胶；
利用双色调掩模板对所述光刻胶进行曝光和显影工艺之后进行刻蚀，形成由第一金属层组成的相分离的漏电极、源电极和数据线的图形，对所述光刻胶进行灰化工艺之后再进行刻蚀，形成由第一透明导电层组成的像素电极的图形。
3.根据权利要求2所述的薄膜场效应晶体管阵列基板的制造方法，其特征在于，所述在透明基板上依次沉积第一透明导电层和第一金属层包括：
利用磁控溅射在透明基板上沉积厚度为40-70nm的第一透明导电层和厚度为200-400nm的第一金属层。
4.根据权利要求3所述的薄膜场效应晶体管阵列基板的制造方法，其特征在于，
所述第一透明导电层为采用IZO或ITO；
所述第一金属层为采用Cr、W、Ti、Ta、Mo、Al和Cu中的至少一种。
5.根据权利要求1所述的薄膜场效应晶体管阵列基板的制造方法，其特征在于，所述第二次构图工艺包括：
在经过所述第一次构图工艺的透明基板上依次沉积透明氧化物层和栅绝缘层；
在所述栅绝缘层上涂布光刻胶；
利用双色调掩模板对所述光刻胶进行曝光和显影工艺之后进行刻蚀，形成栅绝缘层的图形，对所述光刻胶进行灰化工艺之后再进行刻蚀，形成有源层的图形。
6.根据权利要求5所述的薄膜场效应晶体管阵列基板的制造方法，其特征在于，所述在经过所述第一次构图工艺的透明基板上依次沉积透明氧化物层和栅绝缘层包括：
利用磁控溅射在经过所述第一次构图工艺的透明基板上沉积厚度为20-50nm的透明氧化物层；
利用等离子体增强化学气相沉积法或磁控溅射在所述透明氧化物层上沉积厚度为300-400nm的栅绝缘层。
7.根据权利要求6所述的薄膜场效应晶体管阵列基板的制造方法，其特征在于，
所述透明氧化物层为采用IGZO、ZnO或IZO；
在利用磁控溅射沉积所述栅绝缘层时，所述栅绝缘层为采用Al2O3，AlN；
在利用等离子体增强化学气相沉积法沉积所述栅绝缘层时，所述栅绝缘层为采用SiO2或SiNx。
8.根据权利要求1所述的薄膜场效应晶体管阵列基板的制造方法，其特征在于，所述第三次构图工艺包括：
在经过所述第二次构图工艺的透明基板上依次沉积第二透明导电层和第二金属层；
在所述第二金属层上涂布光刻胶；
利用双色调掩模板对所述光刻胶进行曝光和显影工艺之后进行刻蚀，形成由第二金属层组成的栅电极、栅线的图形，对所述光刻胶进行灰化工艺之后再进行刻蚀，形成由第二透明导电层组成的公共电极的图形。
9.根据权利要求8所述的薄膜场效应晶体管阵列基板的制造方法，其特征在于，所述在经过所述第二次构图工艺的透明基板上依次沉积第二透明导电层和第二金属层包括：
利用磁控溅射在经过所述第二次构图工艺的透明基板上沉积厚度为40-70nm的第二透明导电层和厚度为200-400nm的第二金属层。
10.根据权利要求9所述的薄膜场效应晶体管阵列基板的制造方法，其特征在于，
所述第二透明导电层为采用IZO或ITO；
所述第二金属层为采用Cr、W、Ti、Ta、Mo、Al和Cu中的至少一种。
11.一种采用权利要求1-10任一项所述的制造方法制造的薄膜场效应晶体管阵列基板，其特征在于，包括：
一透明基板；
位于所述透明基板上由第一透明导电层组成的像素电极；
位于所述像素电极上由第一金属层组成的源电极、漏电极和数据线；
位于上述透明基板上由透明氧化物组成的有源层；
位于所述有源层上的栅绝缘层；
位于所述栅绝缘层上由第二透明导电层组成的公共电极；
由第二金属层组成的栅电极、栅线，所述栅线、栅电极与所述栅绝缘层之间残留有第二透明导电层材料。
12.一种电子器件，包括如权利要求11所述的薄膜场效应晶体管阵列基板。
CN201210055454.XA 2012-03-05 2012-03-05 薄膜场效应晶体管阵列基板及其制造方法、电子器件 Active CN102709237B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN201210055454.XA CN102709237B (zh) 2012-03-05 2012-03-05 薄膜场效应晶体管阵列基板及其制造方法、电子器件
US13/822,920 US8952387B2 (en) 2012-03-05 2012-11-28 Thin film transistor array substrate and method for manufacturing the same
JP2014560220A JP6043815B2 (ja) 2012-03-05 2012-11-28 薄膜トランジスタのアレイ基板及びその製造方法、並びに電子デバイス
PCT/CN2012/085482 WO2013131384A1 (zh) 2012-03-05 2012-11-28 薄膜晶体管阵列基板及其制造方法和电子器件
KR1020137010103A KR101447397B1 (ko) 2012-03-05 2012-11-28 박막 트랜지스터 어레이 기판, 그 제조 방법, 및 전자 장치
EP12829203.4A EP2660861B1 (en) 2012-03-05 2012-11-28 Thin-film transistor array substrate, manufacturing method therefor, and electronic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210055454.XA CN102709237B (zh) 2012-03-05 2012-03-05 薄膜场效应晶体管阵列基板及其制造方法、电子器件

Publications (2)

Publication Number Publication Date
CN102709237A CN102709237A (zh) 2012-10-03
CN102709237B true CN102709237B (zh) 2014-06-25

Family

ID=46901899

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210055454.XA Active CN102709237B (zh) 2012-03-05 2012-03-05 薄膜场效应晶体管阵列基板及其制造方法、电子器件

Country Status (6)

Country Link
US (1) US8952387B2 (zh)
EP (1) EP2660861B1 (zh)
JP (1) JP6043815B2 (zh)
KR (1) KR101447397B1 (zh)
CN (1) CN102709237B (zh)
WO (1) WO2013131384A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709237B (zh) 2012-03-05 2014-06-25 京东方科技集团股份有限公司 薄膜场效应晶体管阵列基板及其制造方法、电子器件
CN103018977B (zh) * 2012-12-14 2016-08-17 京东方科技集团股份有限公司 一种阵列基板及其制造方法
CN103178021B (zh) * 2013-02-28 2015-02-11 京东方科技集团股份有限公司 一种氧化物薄膜晶体管阵列基板及制作方法、显示面板
CN103700628B (zh) 2013-12-26 2016-05-04 京东方科技集团股份有限公司 阵列基板制作方法、阵列基板及显示装置
CN104916649A (zh) * 2015-06-16 2015-09-16 深圳市华星光电技术有限公司 阵列基板及其制造方法
CN105047610B (zh) * 2015-09-07 2018-10-12 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN105140181A (zh) 2015-09-21 2015-12-09 京东方科技集团股份有限公司 Tft阵列基板的制造方法、tft阵列基板及显示装置
CN105870201B (zh) * 2016-06-08 2019-01-22 深圳市华星光电技术有限公司 Tft器件结构及其制作方法
CN109256397B (zh) * 2018-09-20 2021-09-21 合肥鑫晟光电科技有限公司 显示基板及其制备方法、显示装置
CN109507817A (zh) * 2018-12-25 2019-03-22 惠科股份有限公司 显示装置、阵列基板及其工艺方法
CN112928027A (zh) * 2021-02-10 2021-06-08 昆山龙腾光电股份有限公司 薄膜晶体管及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894807A (zh) * 2009-05-22 2010-11-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102148196A (zh) * 2010-04-26 2011-08-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001201766A (ja) * 2000-01-18 2001-07-27 Hitachi Ltd 液晶表示装置の製造方法
KR100709704B1 (ko) * 2000-05-12 2007-04-19 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
US20020050966A1 (en) * 2000-07-31 2002-05-02 Yasufumi Asao Process for producing liquid crystal device and driving method of the device
TW200528831A (en) * 2004-01-06 2005-09-01 Samsung Electronics Co Ltd Substrate for a display apparatus
KR101125254B1 (ko) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 프린지 필드 스위칭 타입의 박막 트랜지스터 기판 및 그제조 방법과, 그를 이용한 액정 패널 및 그 제조 방법
JP2006309028A (ja) * 2005-04-28 2006-11-09 Sanyo Epson Imaging Devices Corp 表示装置および表示装置の製造方法
KR20070014579A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR100766318B1 (ko) * 2005-11-29 2007-10-11 엘지.필립스 엘시디 주식회사 유기 반도체 물질을 이용한 박막트랜지스터와 이를 구비한액정표시장치용 어레이 기판 및 그 제조방법
US20070215945A1 (en) * 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
US7952099B2 (en) * 2006-04-21 2011-05-31 Beijing Boe Optoelectronics Technology Co., Ltd. Thin film transistor liquid crystal display array substrate
CN100544004C (zh) * 2006-04-21 2009-09-23 北京京东方光电科技有限公司 一种tft lcd阵列基板及其制造方法
CN100483232C (zh) 2006-05-23 2009-04-29 北京京东方光电科技有限公司 一种tft lcd阵列基板结构及其制造方法
KR101198218B1 (ko) * 2006-06-19 2012-11-07 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조 방법
KR101183361B1 (ko) * 2006-06-29 2012-09-14 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR101330214B1 (ko) * 2006-07-18 2013-11-18 삼성디스플레이 주식회사 터치 스크린 표시 장치 및 그 구동 방법
CN102324462B (zh) * 2006-10-12 2015-07-01 凯博瑞奥斯技术公司 基于纳米线的透明导体及其应用
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
TWI414864B (zh) * 2007-02-05 2013-11-11 Hydis Tech Co Ltd 邊緣電場切換模式之液晶顯示器
JPWO2008136505A1 (ja) * 2007-05-08 2010-07-29 出光興産株式会社 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR20090075554A (ko) * 2008-01-04 2009-07-08 삼성전자주식회사 액정 표시 장치와 그 제조 방법
US20100019239A1 (en) * 2008-07-23 2010-01-28 Electronics And Telecommunications Research Institute Method of fabricating zto thin film, thin film transistor employing the same, and method of fabricating thin film transistor
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8461582B2 (en) * 2009-03-05 2013-06-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN101846857B (zh) * 2009-03-27 2012-02-29 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
CN105097946B (zh) * 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
KR101375845B1 (ko) * 2009-09-15 2014-03-19 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
KR101794649B1 (ko) * 2010-12-28 2017-11-08 엘지디스플레이 주식회사 에프 에프 에스 방식 액정표시장치용 어레이 기판 및 그 제조방법
KR20120124527A (ko) * 2011-05-04 2012-11-14 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN102709237B (zh) 2012-03-05 2014-06-25 京东方科技集团股份有限公司 薄膜场效应晶体管阵列基板及其制造方法、电子器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101894807A (zh) * 2009-05-22 2010-11-24 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102148196A (zh) * 2010-04-26 2011-08-10 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法

Also Published As

Publication number Publication date
KR20130124492A (ko) 2013-11-14
EP2660861B1 (en) 2019-09-04
JP2015515125A (ja) 2015-05-21
CN102709237A (zh) 2012-10-03
US8952387B2 (en) 2015-02-10
KR101447397B1 (ko) 2014-10-06
JP6043815B2 (ja) 2016-12-14
EP2660861A4 (en) 2015-07-22
WO2013131384A1 (zh) 2013-09-12
EP2660861A1 (en) 2013-11-06
US20140183519A1 (en) 2014-07-03

Similar Documents

Publication Publication Date Title
CN102709237B (zh) 薄膜场效应晶体管阵列基板及其制造方法、电子器件
CN103151359B (zh) 一种显示装置、阵列基板及其制作方法
CN102629585B (zh) 一种显示装置、薄膜晶体管、阵列基板及其制造方法
CN102881688B (zh) 一种阵列基板、显示面板及阵列基板的制造方法
CN103928406B (zh) 阵列基板的制备方法、阵列基板、显示装置
US20160293628A1 (en) Thin film transistor array substrate, its manufacturing method and display device
CN102709234B (zh) 薄膜晶体管阵列基板及其制造方法和电子器件
CN102651342B (zh) 阵列基板及其制造方法
CN102543864B (zh) 一种薄膜晶体管阵列基板及其制作方法
CN103278986B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
CN103439840A (zh) 一种阵列基板、显示装置及阵列基板的制造方法
WO2014166181A1 (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置
JP2018523140A (ja) アレイ基板の製造方法、アレイ基板および表示装置
CN103489828B (zh) 薄膜晶体管阵列基板的制造方法
US10403761B2 (en) Array substrate and manufacturing method thereof, and display device
CN105448824A (zh) 阵列基板及其制作方法、显示装置
US9240424B2 (en) Thin film transistor array substrate and producing method thereof
CN102299104A (zh) Tft阵列基板的制作方法及tft阵列基板
CN104091809A (zh) 一种阵列基板、其制备方法、液晶显示屏及显示装置
CN103700663B (zh) 一种阵列基板及其制作方法、显示装置
CN104916649A (zh) 阵列基板及其制造方法
CN102637631B (zh) 一种薄膜晶体管液晶显示器阵列基板的制造方法
CN102945827A (zh) 一种阵列基板及其制作方法
CN102637630B (zh) 阵列基板及其制造方法
CN103700664A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant