[go: up one dir, main page]

KR101198218B1 - 액정표시장치용 어레이 기판 및 그 제조 방법 - Google Patents

액정표시장치용 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR101198218B1
KR101198218B1 KR1020060055089A KR20060055089A KR101198218B1 KR 101198218 B1 KR101198218 B1 KR 101198218B1 KR 1020060055089 A KR1020060055089 A KR 1020060055089A KR 20060055089 A KR20060055089 A KR 20060055089A KR 101198218 B1 KR101198218 B1 KR 101198218B1
Authority
KR
South Korea
Prior art keywords
source
electrode
gate
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020060055089A
Other languages
English (en)
Other versions
KR20070120384A (ko
Inventor
최낙봉
강호철
김대원
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060055089A priority Critical patent/KR101198218B1/ko
Priority to JP2006321355A priority patent/JP4751305B2/ja
Priority to CN2006101618806A priority patent/CN101093325B/zh
Priority to US11/639,232 priority patent/US7646443B2/en
Publication of KR20070120384A publication Critical patent/KR20070120384A/ko
Application granted granted Critical
Publication of KR101198218B1 publication Critical patent/KR101198218B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • G02F2202/022—Materials and properties organic material polymeric

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 기판 상에 제 1 금속물질로써 이루어지며 서로 이격하며 형성된 제 1 소스 및 드레인 전극과; 인듐-틴-옥사이드(ITO)로써 이루어지며, 상기 제 1 소스 및 드레인 전극을 각각 완전히 덮는 형태의 클라드(clad) 구조를 가지며 형성된 제 2 소스 및 드레인 전극과; 상기 제 2 드레인 전극과 접촉하며 형성된 화소전극과; 상기 제 2 소스 및 드레인 전극과 접촉하며 이들 두 전극의 이격영역에 형성된 유기 반도체층과; 상기 유기 반도체층 위로 형성된 게이트 절연막과; 상기 게이트 절연막 위로 형성된 게이트 전극을 포함하는 액정표시장치용 어레이 기판을 제공한다.
유기 반도체, 클라드 구조, 끊김, 언더컷, 액정표시장치

Description

액정표시장치용 어레이 기판 및 그 제조 방법{Array substrate for liquid crystal display device and method for fabricating the same}
도 1은 일반적인 액정표시장치의 분해사시도.
도 2는 종래의 유기 반도체 물질을 이용한 유기 반도체층을 갖는 액정표시장치용 어레이 기판을 제조하는 과정 중, 유기 반도체 물질을 이용하여 유기 반도체층 및 게이트 절연막을 형성한 단계까지를 도시한 단면도.
도 3a 내지 3f는 본 발명의 제 1 실시예에 따른 유기 반도체층을 구비한 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 4a 내지 4d는 본 발명의 제 2 실시예에 따른 유기 반도체층을 구비한 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도.
도 5a 내지 도 5d는 본 발명의 제 3 실시예에 따른 유기 반도체층을 구비한 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도.
<도면의 주요부분에 대한 부호의 설명>
201 : 기판 205a, 205b : 제 1, 2 소스 전극
208a, 208b : 제 1, 2 드레인 전극 213 : 화소전극
217 : 유기 반도체층 220 : 게이트 절연막
225 : 게이트 전극 230 : 보호층
233 : 게이트 콘택홀 235 : 게이트 배선
OP : 개구부 P : 화소영역
TrA : 스위칭 영역
본 발명은 액정표시장치용 어레이 기판에 관한 것으로, 좀 더 자세하게는 유기 반도체 물질을 반도체층으로 하는 액정표시장치용 어레이 기판 및 이의 제조방법에 관한 것이다.
근래에 들어 사회가 본격적인 정보화 시대로 접어듦에 따라 대량의 정보를 처리 및 표시하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 최근에는 특히 박형화, 경량화, 저소비전력화의 우수한 성능을 지닌 박막트랜지스터(Thin Film Transistor : TFT)형 액정표시장치(TFT-LCD)가 개발되어 기존의 브라운관(Cathode Ray Tube : CRT)을 대체하고 있다.
액정표시장치의 화상 구현원리는 액정의 광학적 이방성과 분극성질을 이용하는 것으로, 주지된 바와 같이 액정은 분자구조가 가늘고 길며 배열에 방향성을 갖는 광학적 이방성과 전기장 내에 놓일 경우에 그 크기에 따라 분자배열 방향이 변화되는 분극성질을 띤다. 이에 액정표시장치는 액정층을 사이에 두고 서로 마주보는 면으로 각각 화소전극과 공통전극이 형성된 어레이 기판(array substrate)과 컬러필터 기판(color filter substrate)을 합착시켜 구성된 액정패널을 필수적인 구성요소로 하며, 이들 전극 사이의 전기장 변화를 통해서 액정분자의 배열방향을 인위적으로 조절하고 이때 변화되는 빛의 투과율을 이용하여 여러 가지 화상을 표시하는 비발광 소자이다.
최근에는 특히 화상표현의 기본단위인 화소(pixel)를 행렬 방식으로 배열하고 스위칭 소자를 각 화소에 배치시켜 독립적으로 제어하는 능동행렬방식(active matrix type)이 해상도 및 동영상 구현능력에서 뛰어나 주목받고 있는데, 이 같은 스위칭 소자로 박막 트랜지스터(Thin Film Transistor : TFT)를 사용한 것이 잘 알려진 TFT-LCD(Thin Firm Transistor Liquid Crystal Display device)이다.
좀 더 자세히, 일반적인 액정표시장치의 분해사시도인 도 1을 참조하여 설명하면, 도시한 바와 같이, 액정층(30)을 사이에 두고 어레이 기판(10)과 컬러필터 기판(20)이 대면 합착된 구성을 갖는데, 이중 하부의 어레이 기판(10)은 제 1 투명한 기판(12)의 상면으로 종횡 교차 배열되어 다수의 화소영역(P)을 정의하는 복수개의 게이트 배선(14)과 데이터 배선(16)을 포함하며, 이들 두 배선(14, 16)의 교차지점에는 박막트랜지스터(T)가 구비되어 각 화소영역(P)에 마련된 화소전극(18) 과 일대일 대응 접속되어 있다.
또한, 상기 어레이 기판(10)과 마주보는 상부의 컬러필터 기판(20)은 제 2 투명기판(22)의 배면으로 상기 게이트 배선(14)과 데이터 배선(16) 그리고 박막트랜지스터(T) 등의 비표시영역을 가리도록 각 화소영역(P)을 테두리하는 격자 형상의 블랙매트릭스(25)가 형성되어 있으며, 이들 격자 내부에서 각 화소영역(P)에 대응되게 순차적으로 반복 배열된 적, 녹, 청색 컬러필터층(26)이 형성되어 있으며, 상기 블랙매트릭스(25)와 적, 녹 ,청색 컬러필터층(26)의 전면에 걸쳐 투명한 공통전극(28)이 구비되어 있다.
그리고, 도면상에 도시되지는 않았지만, 이들 두 기판(10, 20)은 그 사이로 개재된 액정층(30)의 누설을 방지하기 위하여 가장자리 따라 실란트(sealant)로써 씰패턴이 형성됨으로써 봉함(封函)된 상태를 이루고 있으며, 각 기판(10, 20)과 액정층(30)의 경계부분에는 액정의 분자배열 방향에 신뢰성을 부여하는 상, 하부 배향막이 개재되며, 각 기판(10, 20)의 적어도 하나의 외측면에는 편광판이 구비되어 있다.
또한, 상기 어레이 기판(10)의 외측면으로는 백라이트(back-light)가 구비되어 빛을 공급하는 바, 게이트 배선(14)으로 박막트랜지스터(T)의 온(on)/오프(off) 신호가 순차적으로 스캔 인가되어 선택된 화소영역(P)의 화소전극(18)에 데이터 배선(16)의 화상신호가 전달되면 이들 사이의 수직전계에 의해 그 사이의 액정분자가 구동되고, 이에 따른 빛의 투과율 변화로 여러 가지 화상을 표시할 수 있다.
한편, 이 같은 액정표시장치(1)에 있어 상기 어레이 기판(10)과 컬러필터 기 판(20)의 모체가 되는 제 1 및 제 2 투명기판(12, 22)은 전통적으로 유리 기판이 사용되었지만, 최근 들어 노트북이나 PDA와 같은 소형의 휴대용 단말기가 널리 보급됨에 따라 이들에 적용 가능하도록 유리보다 가볍고 경량임과 동시에 유연한 특성을 지니고 있어 파손위험이 적은 플라스틱 기판을 이용한 액정패널이 소개된 바 있다.
하지만, 플라스틱 기판을 이용한 액정패널은 액정표시장치의 제조 특성상 특히 스위칭 소자인 박막 트랜지스터가 형성되는 어레이 기판의 제조에는 200℃ 이상의 고온을 필요로 하는 공정이 많아 내열성 및 내화학성이 유리 기판보다 떨어지는 플라스틱 기판으로 상기 어레이 기판을 제조하는 데에는 어려움이 있어, 상부의 컬러필터 기판만을 플라스틱 기판으로 제조하고 하부의 어레이 기판은 통상적인 유리 기판을 이용하여 액정표시장치를 제조하고 있는 실정이다.
특히, 반도체층의 형성에 있어 일반적으로 반도체층으로 이용되는 비정질실리콘(a-Si)이나 폴리실리콘(Poly-Si)을 이용하여 200℃이하의 저온 공정에 의해 형성하게 될 경우 그 반도체적 특성이 저하되고, 자체 결함이 많아 스위칭 소자로서의 역할을 제대로 실행하지 못하는 문제가 있다.
따라서, 이러한 문제를 해결하고자 최근에는 유기 반도체 물질을 반도체층으로 형성함으로써 200℃ 이하의 저온 공정을 진행하여 플라스틱 재질의 기판을 이용하여 플랙서블(flexible)한 특성을 갖는 박막트랜지스터 어레이 기판을 제조 하는 기술이 제안되었다.
이후에는 유기 반도체 물질을 이용하여 200℃이하의 저온 공정을 진행되는 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
200℃ 이하의 저온 공정으로 박막 트랜지스터를 포함하는 어레이 기판을 형성함에 있어서, 전극과 배선을 이루는 금속물질과 절연막과 보호층 등의 형성은 저온 증착 또는 코팅의 방법 등을 통해 형성하여도 박막 트랜지스터의 특성에 별 영향을 주지 않지만, 채널을 형성하는 반도체층을 일반적인 반도체 물질인 비정질실리콘을 사용하여 저온 공정에 의해 형성하게 되면, 내구 구조가 치밀하지 못하여 전기 전도도 등의 중요 특성이 저하되는 문제가 발생한다.
따라서, 이를 극복하고자 실리콘 등의 종래의 비정질 실리콘 등의 반도체물질 대신 반도체 특성을 가진 유기 물질을 이용하여 반도체층을 형성하고 있다.
이하, 도면을 참조하여 일례로서 종래의 유기 반도체 물질을 이용한 유기 반도체층을 갖는 액정표시장치용 어레이 기판의 제조 방법에 대해 설명한다.
도 2는 종래의 유기 반도체 물질을 이용한 유기 반도체층을 갖는 액정표시장치용 어레이 기판을 제조하는 과정 중, 유기 반도체 물질을 이용하여 유기 반도체층 및 게이트 절연막을 형성한 단계까지를 도시한 단면도이다.
우선, 플라스틱 또는 유리 재질의 투명한 절연기판(51) 상에 일함수 값이 매우 높은 금(Au)을 증착하고 패터닝하여 서로 이격하는 소스 및 드레인 전극(55, 57)과 상기 소스 전극(57)과 연결되며 일방향으로 연장하는 데이터 배선(미도시)을 형성한다.
다음, 상기 금(Au)으로 이루어진 소스 및 드레인 전극(55, 57)과 데이터 배선(미도시) 위로 투명 도전성 물질을 증착하고 패터닝하여 상기 드레인 전극(57)과 접촉하는 화소전극(60)을 형성하고, 연속하여 쉐도우 마스크를 이용하여 유기 반도체 물질을 증착하거나 또는 액상의 유기 반도체 물질을 도포함으로써 상기 소스 및 드레인 전극(55, 57)과 동시에 접촉하며 이들 두 전극(55, 57)의 이격영역에 유기 반도체층(63)을 형성하고 그 위로 게이트 절연막(67)을 형성한다.
이때, 상기 소스 및 드레인 전극(55, 57)과 데이터 배선(미도시)을 금(Au)으로서 형성하는 것은, 금(Au)은 일반적인 여러 금속물질 중 일함수 값이 가장 높은 금속물질 중 하나이며, 전기 저항이 작기 때문이다.
조금 더 상세히 설명하면, 일반적으로 어레이 기판의 배선 형성에 이용되는 금속물질 예를들면, 은(Ag), 알루미늄(Al), 구리(Cu) 등은 그 일함수 값이 각각 4.26eV, 4.28eV, 4.5eV 정도의 값을 갖는 반면 금(Au)은 5.1eV의 일함수 값을 갖고 있다.
200℃이하의 저온 공정으로 진행되는 어레이 기판의 제조에 있어서, 반도체층을 형성하는 유기 반도체 물질로서는 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)이 이용되고 있으며, 이러한 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)과 접촉하는 소스 및 드레인 전극을 이루는 금속물질과의 계면에는 에너지 장벽(energy barrier)이 존재하게 되는데, 이러한 에너지 장벽은 상기 소스 및 드레인 전극을 이루는 금속물질이 일함수 값이 높으면 높을수록 상기 에너지 장벽의 크기가 줄어들게 됨을 실험적으로 알 수 있었다.
따라서, 금속물질 중 일함수 값이 가장 높은 금속 중 하나인 금(Au)으로서 상기 소스 및 드레인 전극을 형성함으로써 반도체층과 소스 및 드레인 전극과의 계 면에서의 에너지 장벽을 낮추어 박막트랜지스터의 특성을 향상시키고 있는 것이다.
하지만, 이렇게 일함수 값이 높아 반도체층과의 계면에서 에너지 장벽의 크기를 최대한 낮추는 것이 가능한 상기 금(Au)은, 기판 상에 증착 시 확산이 쉽게 일어나 선폭을 맞추기 어려운 실정이며, 또한, 금(Au)의 기판에의 증착은 공정 챔버내에서 진행되고 있는데, 증착 공정 진행시는 상기 기판 이외에 상기 공정 챔버내의 내벽에도 증착되고 있으며, 공정 진행시 상기 공정 챔버의 내벽에 증착되었던 금(Au)이 떨어져 이물로 작용함으로써 이물 불량을 발생시키고 있는 실정이다. 또한, 금(Au)은 귀금속에 속하므로 비용적인 측면에 있어서도 다른 금속물질을 이용하는 것 보다 제조 비용이 상승됨으로써 생산성을 저하시키는 문제가 있다.
전술한 문제를 해결하기 위해서 본 발명은 가격이 비싸지 않으면서 기판 또는 다른 물질과 접착력이 우수하며, 일함수 값이 비교적 높은 도전성 물질인 인듐-틴-옥사이드(ITO)를 이용하여 유기 반도체 물질로 이루어진 유기 반도체층과 접촉하는 소스 및 드레인 전극을 형성함으로써 제조 공정적 측면 및 비용적 측면에서 종래의 금(Au)을 이용한 제품대비 우수한 특성을 갖는 박막 트랜지스터 어레이 기판을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 유기 반도체 물질을 이용한 본 발명의 실시예에 따른 액정표시장치용 어레이 기판은, 기판 상에 제 1 금속물질로써 이루어지며 서로 이격하며 형성된 제 1 소스 및 드레인 전극과; 인듐-틴-옥사이드(ITO)로써 이루어지며, 상기 제 1 소스 및 드레인 전극 상부에서 측면까지 각각 완전히 덮는 제 2 소스 및 드레인 전극과; 상기 제 2 드레인 전극과 접촉하며 형성된 화소전극과; 상기 제 2 소스 및 드레인 전극과 접촉하며 이들 두 전극의 이격영역에 형성된 유기 반도체층과; 상기 유기 반도체층 위로 형성된 게이트 절연막과; 상기 게이트 절연막 위로 형성된 게이트 전극을 포함한다.
이때, 상기 제 1 소스 및 드레인 전극이 형성된 층에는 상기 제 1 소스 전극과 연결되며 동일한 물질로 이루어진 제 1 데이터 배선이 더욱 형성되며, 상기 제 1 데이터 배선을 완전히 덮으며, 상기 제 2 소스 및 드레인 전극을 형성한 동일한 물질로 이루어진 제 2 데이터 배선이 더욱 형성되는 것이 특징이다.
또한, 상기 게이트 전극 상부에 형성되며, 상기 게이트 배선을 노출시키는 게이트 콘택홀을 갖는 제 1 보호층과; 상기 제 1 보호층 상부에 형성되며, 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 제 1 및 제 2 데이터 배선과 교차하여 화소영역을 정의하는 게이트 배선을 더욱 포함하며, 상기 게이트 배선 위로 제 2 보호층이 더욱 형성된 것이 특징이다.
또한, 상기 화소전극은 상기 제 2 드레인 전극과 동일한 층에 동일한 물질로 하나의 패턴형태를 가지며 형성된 것이 특징이다.
또한, 상기 제 1 금속물질은 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중에서 선택된 하나로 이루어지며, 상기 유기 반도체 층과 게이트 절연막과 게이트 전극은 동일한 패턴 형태를 갖는 것이 특징이다.
또한, 상기 기판과 데이터 배선과 소스 및 드레인 전극과 상기 유기 반도체층 하부에는 친수성 물질로써 이루어진 버퍼층이 더욱 형성된다.
본 발명에 따른 액정표시장치용 어레이 기판의 제조 방법은, 기판 상에 제 1 금속물질로써 서로 이격하는 제 1 소스 전극 및 제 1 드레인 전극을 형성하는 단계와; 상기 제 1 소스 및 드레인 전극 위로 인듐-틴-옥사이드(ITO)로써 상기 제 1 소스 및 드레인 전극을 각각 그 측면까지 완전히 덮도록 제 2 소스 및 드레인 전극을 형성하는 단계와; 상기 제 2 드레인 전극과 전기적으로 연결된 화소전극을 형성하는 단계와; 상기 제 2 소스 및 드레인 전극 위로 이들 두 전극과 접촉하며 이들 두 전극의 이격영역에 유기 반도체층을 형성하는 단계와; 상기 유기 반도체층 위로 순차적으로 게이트 절연막과 게이트 전극을 형성하는 단계를 포함한다.
이때, 상기 유기 반도체층을 형성하기 이전에는 상기 제 2 소스 및 드레인 전극에 대해 산소(O2) 플라즈마에 노출시키는 것이 특징이다.
또한, 상기 제 2 드레인 전극과 상기 화소전극은 동일한 공정에서 동시에 형성하는 것이 특징이며, 상기 제 1 소스 및 드레인 전극과 상기 제 2 소스 및 드레인 전극은 하나의 동일한 노광 마스크를 이용하여 노광, 현상, 식각함으로써 형성되는 것이 특징이다.
또한, 상기 제 2 소스 및 드레인 전극을 형성하는 단계는, 상기 제 2 소스 전극과 연결되며 일방향으로 연장하는 제 1 데이터 배선을 형성하는 단계를 더욱 포함하며, 상기 제 1 소스 및 드레인 전극을 형성하는 단계는, 상기 제 1 데이터 배선 위로 상기 제 2 소스 전극과 연결되는 제 2 데이터 배선을 형성하는 단계를 포함한다.
또한, 상기 게이트 전극을 형성한 이후에는, 상기 게이트 전극 위로 상기 게이트 전극을 노출시키는 게이트 콘택홀을 갖는 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 제 1 데이터 배선과 교차하는 게이트 배선을 형성하는 단계를 더욱 포함하며, 상기 게이트 배선을 형성하는 단계 이후에는, 상기 게이트 배선 위로 제 2 보호층을 형성하는 단계를 더욱 포함한다.
또한, 상기 제 1 소스 및 드레인 전극을 형성하는 단계 이전에는, 상기 기판상에 친수성 물질을 증착하여 버퍼층을 형성하는 단계를 더욱 포함한다.
이하 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
<제 1 실시예>
도 3a 내지 3f는 본 발명의 제 1 실시예에 따른 유기 반도체층을 구비한 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도이다. 이때 상기 화소영역(P) 내에 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA)이라 칭한다.
우선, 도 3a에 도시한 바와 같이, 투명한 절연특성을 갖는 물질로 이루어진 기판(101) 예를들면 유리 또는 플라스틱 재질의 기판(101) 위로 전면에 친수성을 가지며 상기 기판(101)과의 접착력이 우수한 물질 예를들면 산화실리콘(SiO2)을 전면에 증착함으로써 버퍼층(미도시)을 형성한다. 이는 그 상부로 형성되는 반도체층(미도시)과 상기 기판(101)과의 접촉특성을 향상시키며 상기 반도체층(미도시)이 고른 두께로 형성되도록 하기 위함이다. 이때, 상기 버퍼층(미도시)은 반드시 형성할 필요는 없으며, 상기 기판(101)의 특성에 따라 생략될 수 있다.
다음, 상기 버퍼층(미도시) 또는 기판(101) 상에 저저항 금속물질 예를들면 은(Ag), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금, 중 선택되는 금속물질을 200℃이하에서 스퍼터링을 실시하여 증착함으로써 제 1 금속층(미도시)을 형성하고, 연속하여 상기 제 1 금속층(미도시) 위로 일함수 값이 비교적 높은 투명 도전성 물질인 인듐-틴-옥사이드(ITO)를 증착함으로써 투명 도전층(미도시)을 형성한다.
이후, 상기 투명 도전층(미도시) 위로 포토레지스트의 도포하여 포토레지스트층(미도시)을 형성하고, 상기 포토레지스트층(미도시)을 노광 마스크를 이용한 노광 및 현상 공정을 진행함으로써 포토레지스트 패턴(미도시)을 형성한 후, 상기 포토레지스트 패턴(미도시) 외부로 노출된 투명 도전층(미도시) 및 그 하부의 제 1 금속층(미도시)을 연속하여 식각함으로써 저저항 금속물질층(105a, 108a)과 투명 도전성 물질층(105b, 108b)의 이중층 구조를 가지며 일방향으로 연장하는 데이터 배선(미도시)과, 화소영역(P)(추후 형성되는 게이트 배선과, 상기 데이터 배선(미도시)이 교차하여 정의되는 영역) 더욱 정확히는 상기 스위칭 영역(TrA)에 상기 데이터 배선(미도시)과 연결되며 이중층 구조의 소스 전극(105)과, 상기 소스 전극(105)에서 소정간격 이격하여 서로 마주하는 이중층 구조의 드레인 전극(108)을 형성한다.
이때, 상기 저저항 금속물질로 이루어진 하부층을 각각 제 1 데이터 배선(미도시)과 제 1 소스 및 드레인 전극(105a, 105b)이라 칭하고, 상기 인듐-틴-옥사이드(ITO)로 이루어진 상부층을 각각 제 2 데이터 배선(미도시)과 제 2 소스 및 드레인 전극(105b, 108b)이라 칭한다.
다음, 도 3b에 도시한 바와 같이, 상기 제 2 소스 및 드레인 전극(105b, 108b)과 제 2 데이터 배선(미도시) 상부에 남아있는 포토레지스트 패턴을 애싱 또는 스트립(strip)공정을 진행하여 제거한다.
이후, 상기 제 2 데이터 배선(미도시)과 제 2 소스 및 드레인 전극(105b, 108b) 위로 전면에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 증착하고, 이를 마스크 공정을 진행하여 패터닝함으로써 상기 화소영역(P) 내부에 상기 드레인 전극(108)의 일끝단과 직접 접촉하는 형태의 화소전극(113)을 형성한다. 이 경우, 상기 화소전극(113)은 인듐-징크-옥사이드(IZO)로 형성되는 바, 상기 제 2 소스 및 드레인 전극(105b, 108b)은 상기 인듐-징크-옥사이드(IZO)를 패터닝하기 위한 식각액에 노출되어도 큰 영향은 없으며, 영향을 받는다 하여도 식각 비율이 다른 바 그 표면이 식각된다 하더라도 미미한 수준이 된다.
또한, 상기 화소전극(113)을 인듐-틴-옥사이드(ITO)로 형성할 경우, 상기 화 소전극(113)의 패터닝을 위해 상기 인듐-틴-옥사이드(ITO)를 증착하는 경우, 상기 제 2 소스 및 드레인 전극(105b, 108b)과 동일한 물질층이 되지만, 상기 제 2 소스 및 드레인 전극(105b, 108b)을 포함하여 그 상부로 형성되는 물질층 두께만큼만 식각하도록 식각 시간을 조절함으로써 상기 제 2 소스 및 드레인 전극(105b, 108b)의 유실없이 상기 화소전극(113)을 형성할 수 있다.
다음, 도 3c에 도시한 바와 같이, 상기 이중층 구조의 데이터 배선(미도시)과 소스 및 드레인 전극(105, 108)이 형성된 기판(101)에 산소(O2) 플라즈마 공정을 진행한다.
상기 산소(O2) 플라즈마 공정은 제 2 소스 및 드레인 전극(105b, 108b)을 이루는 인듐-틴-옥사이드(ITO)의 일함수 값을 상승시키기 위함이다. 이러한 산소(O2) 플라즈마 공정을 진행하기 전의 인듐-틴-옥사이드(ITO)는 4.6eV 정도의 일함수 값을 가지나 상기 산소(O2) 플라즈마 공정을 진행하게 되면 4.8eV 내지 4.9eV 정도의 일함수 값을 갖게 되기 때문이다.
다음, 도 3d에 도시한 바와 같이, 상기 산소(O2) 플라즈마 처리된 데이터 배선(미도시)과 소스 및 드레인 전극(105, 108)과, 상기 드레인 전극(108)과 접촉하며 형성된 화소전극(113) 위로 액상의 유기 반도체 물질 즉, 특히 이동도(mobility) 등이 비교적 우수한 저분자 유기 반도체 물질 예를들면 액상의 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)을 잉크젯 장치, 노즐(nozzle) 코 팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 등을 이용하여 전면에 코팅함으로써 유기 반도체 물질층(미도시)을 형성한다.
이후, 상기 유기 반도체 물질층(미도시) 위로 연속하여 유기 절연물질 예를들면 플루오루폴리머(fluoropolymer)를 도포함으로써 전면에 게이트 절연물질층(미도시)을 형성한다.
다음, 상기 게이트 절연물질층(미도시) 위로 전면에 건식식각이 용이한 금속물질 예를들면 몰리브덴(Mo) 또는 크롬(Cr)을 증착함으로써 제 2 금속층을 형성한다.
이후, 상기 제 2 금속층 위로 포토레지스트 또는 감광성의 PVA(poly vinyl alcohol) 또는 포토아크릴을 도포하고 노광, 현상함으로써 감광성 패턴(183)을 형성하고, 상기 감광성 패턴(183)을 식각 마스크로 하여 건식식각을 진행함으로써 상기 감광성 패턴(183) 외부로 노출된 상기 제 2 금속층(미도시)과 그 하부의 게이트 절연물질층(미도시)과 유기 반도체 물질층(미도시)을 동시에 제거한다.
따라서, 상기 스위칭 영역(TrA)을 제외한 영역에는 각각 데이터 배선(미도시)과 화소전극(113)이 노출되게 되며, 동시에 상기 스위칭 영역(TrA)에는 서로 마주하며 이격하는 소스 및 드레인 전극(105, 108)과 접촉하는 아일랜드 형상의 유기 반도체 패턴(117)과 그 상부로 게이트 절연막(120)과 게이트 전극(125)이 형성되게 된다. 이때, 상기 소스 및 드레인 전극(105, 108)과 유기 반도체층(117)과 게이트 절연막(120)과, 게이트 전극(125)은 스위칭 소자인 박막트랜지스터(Tr)를 이루게 된다.
다음, 도 3e에 도시한 바와 같이, 상기 감광성 패턴(도 3d의 183)을 애싱(ashing)을 실시하여 제거한 후, 유기절연물질 예를들면 벤조사이클로부텐(BCB), 포토아크릴(photo acryl), PVA(poly vinyl alcohol) 또는 플루오루폴리머(fluoropolymer)를 도포하여 보호층(130)을 형성하거나 또는 상기 감광성 패턴(도 3d의 183)(PVA(poly vinyl alcohol) 또는 포토아크릴(photo acryl)로 이루어진 경우)을 그대로 둔 상태에서 상기 감광성 패턴(도 3d의 183)을 이루는 물질과 동일한 유기물질을 더욱 도포하여 보호층(130)을 형성한다.
이후, 상기 보호층(130)을 패터닝함으로써 상기 게이트 전극(125) 일부에 대응하여 게이트 콘택홀(133)을 형성하고 동시에 상기 화소전극(133)을 노출시키는 개구부(op)를 형성한다.
다음, 도 3f에 도시한 바와 같이, 상기 게이트 콘택홀(133)을 갖는 보호층(130) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중에서 선택되는 하나의 물질을 200℃ 이하에서 스퍼터링을 통해 증착하고, 이를 패터닝함으로써 상기 게이트 콘택홀(133)을 통해 게이트 전극(125)과 접촉하며, 상기 이중층 구조의 데이터 배선(미도시)과 교차하여 화소영역(P)을 정의하는 게이트 배선(135)을 형성함으로써 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이 기판(101)을 완성한다.
이때, 도면에는 나타나지 않았으나, 상기 게이트 배선(135) 위로 제 2 보호층을 더욱 형성할 수도 있다.
<제 2 실시예>
전술한 제 1 실시예의 경우, 유기 반도체층과 접촉하는 소스 및 드레인 전극을, 일함수 값이 높지만 값비싼 금(Au)을 비교적 일함수 값이 높은 인듐-틴-옥사이드(ITO)로 대체하며, 저항특성을 향상시키기 위해 저저항 금속물질인 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중 선택된 하나의 물질을 상기 인듐-틴-옥사이드(ITO) 하부에 위치하도록 함으로써 이중층 구조를 갖도록 형성하고 있다.
헌데, 이렇게 이중층 구조의 소스 및 드레인 전극을 형성하는 과정에서 상기 인듐-틴-옥사이드(ITO)와 그 하부의 저저항 금속물질을 동시에 패터닝하게 되는데, 이 경우 상기 두 층간이 정확히 하나의 단차를 갖도록 형성하는데 어려움이 있다. 이는 상기 저저항 물질로 이루어진 금속물질층이 인듐-틴-옥사이드(ITO)를 식각하기 위한 식각액 및 화소전극을 패터닝시에도 상기 화소전극을 이루는 물질의 식각액에 또한 노출되는 바, 비록 소량일지라도 식각되기 때문이다.
이 경우, 상기 인듐-틴-옥사이드(ITO)층 하부의 저저항 물질의 금속층이 상기 인듐-틴-옥사이드(ITO)에 대해 언더컷(under cut) 형태로 형성될 가능성이 많으며, 이 경우 그 상부로 형성되는 유기 반도체층의 끊김이 발생하거나 또는 상기 언더컷을 이루는 부분에 빈 공간이 형성됨으로써 박막트랜지스터의 특성을 저하시키는 문제가 발생 될 수 있다.
따라서, 본 발명의 제 2 실시예는 전술한 제 1 실시예의 문제를 개선시킨 것을 특징으로하는 액정표시장치용 어레이 기판의 제조 방법을 제안한다.
도 4a 내지 4d는 본 발명의 제 2 실시예에 따른 유기 반도체층을 구비한 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도이다. 이때 상기 화소영역(P) 내에 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역(TrA)이라 칭한다. 이때, 상기 도면에 부여된 도면부호는 제 1 실시예와 동일한 구성요소에 대해서는 100을 더하여 부여하였다.
우선, 도 4a에 도시한 바와 같이, 투명한 절연특성을 갖는 물질로 이루어진 기판(201) 예를들면 유리 또는 플라스틱 재질의 기판(201) 위로 전면에 친수성을 가지며 상기 기판(201)과의 접착력이 우수한 물질 예를들면 산화실리콘(SiO2)을 전면에 증착함으로써 버퍼층(미도시)을 형성한다. 이는 그 상부로 형성되는 유기 반도체층(미도시)과 상기 기판(201)과의 접촉특성을 향상시키며 상기 유기 반도체층(미도시)이 고른 두께로 형성되도록 하기 위함이다. 이때, 상기 버퍼층(미도시)은 반드시 형성할 필요는 없으며, 상기 기판(201)의 특성에 따라 생략될 수 있다.
다음, 상기 버퍼층(미도시) 또는 기판(201) 상에 저저항 금속물질 예를들면 은(Ag), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금, 중 선택되는 금속물질을 200℃이하에서 스퍼터링(sputtering)을 실시하여 증착함으로써 제 1 금속층을 형성한다.
이후, 상기 제 1 금속층 위로 포토레지스트를 도포하여 제 1 포토레지스트층(미도시)을 형성하고 이를 노광 마스크를 이용한 노광 공정과 상기 노광된 제 1 포토레지스트층(미도시)을 현상함으로써 제 1 포토레지스트 패턴(281)을 형성한다.
다음, 상기 제 1 포토레지스트 패턴(281) 외부로 노출된 상기 제 1 금속층(미도시)을 식각함으로써 일방향으로 연장하는 저저항 금속물질로 이루어진 제 1 데이터 배선(미도시)과, 상기 스위칭 영역(TrA)에 상기 제 1 데이터 배선(미도시)과 연결되는 제 1 소스 전극(205a)과, 상기 제 1 소스 전극(205a)과 소정간격 이격하여 서로 마주하는 제 1 드레인 전극(205b)을 형성한다.
다음, 도 4b에 도시한 바와 같이, 상기 제 1 포토레지스트 패턴(도 4a의 281)을 애싱(ashing) 또는 스트립(strip)공정을 진행하여 제거한다.
이후, 상기 저저항 금속물질로 이루어진 단일층의 제 1 데이터 배선(미도시)과 제 1 소스 및 드레인 전극(205a, 208a) 위로 일함수 값이 비교적 높은 인듐-틴-옥사이드(ITO)를 전면에 증착하여 인듐-틴-옥사이드(ITO)층(206)을 형성하고, 그 위로 제 2 포토레지스트층(미도시)을 형성한다.
이후, 상기 제 2 포토레지스트층(미도시)을 상기 제 1 데이터 배선(미도시)과 제 1 소스 드레인 전극(205a, 208a)을 형성하기 위해 이용한 노광 마스크를 이용하여 노광한다.
이때, 상기 노광 마스크를 통한 노광은 그 배율을 조절함으로써 상기 제 1 데이터 배선(미도시)과 제 1 소스 및 드레인 전극(205a, 208a)을 형성하기 위해 형성된 상기 각 제 1 포토레지스트 패턴(도 4a의 281)의 폭(w1(제 1 소스 전극(205a)의 폭), w2(제 1 드레인 전극(208a)의 폭))보다는 각각 넓은 폭(w3, w4)을 가지며 제 2 포토레지스트 패턴(283)이 형성(w3>w1, w4>w2)되도록 한다. 이는 상기 저저항 금속물질로 이루어진 제 1 데이터 배선(미도시)과 제 1 소스 및 드레인 전극(205a, 208a)을 완전히 감싸는 클라드(clad) 구조를 갖는 인듐-틴-옥사이드(ITO)의 제 2 데이터 배선(미도시)과 소스 및 드레인 전극(미도시)을 형성하기 위함이다.
또는, 노광 장치내에서 노광 마스크에의 초점을 약간 흐리게 함으로써 패턴의 끝단부에 대해 노광 확산 현상이 발생하도록 함으로써 전술한 바와 동일한 결과를 갖는 제 2 포토레지스트 패턴을 형성할 수 있다.
이 경우, 상기 제 1, 2 데이터 배선(미도시)과 제 1, 2 소스 및 드레인 전극((205a, 208a),미도시)은 모두 동일한 패턴 형상을 가지는 바, 동일한 하나의 노광 마스크를 이용하여 노광을 실시하는 것이 가능한 것이다.
다음, 도 4c에 도시한 바와 같이, 상기 제 2 포토레지스트 패턴(도 4b의 283) 외부로 노출된 인듐-틴-옥사이드(ITO)층(도 4b의 206)을 식각하여 제거함으로써 상기 제 1 데이터 배선(미도시)과 제 1 소스 및 드레인 전극(205a, 208a)을 그 측면까지도 완전히 덮는 클라드(clad) 구조의 제 2 데이터 배선(미도시)과 서로 이격하는 형태의 제 2 소스 및 드레인 전극(205b, 208b)을 형성한다.
이 경우, 저저항 금속물질로 이루어진 상기 제 1 데이터 배선(미도시)과 제 1 소스 및 드레인 전극(205a, 208a)과 상기 인듐-틴-옥사이드(ITO)로 이루어진 상기 제 2 데이터 배선(미도시)과 제 2 소스 및 드레인 전극(205b, 208b)은 각각 따로 형성됨으로써 특히 저저항 금속물질로 이루어진 제 1 데이터 배선(미도시)과 제 1 소스 및 드레인 전극(205a, 208a)이 상기 인듐-틴-옥사이드(ITO)층(도 4b의 206)을 식각하기 위한 식각액에 노출되지 않는 바, 언더컷(under cut)은 전혀 발생되지 않게 되므로 제 1 실시예에서와 같은 문제는 없으며, 또한 동일한 노광 마스크를 이용하므로 마스크 제작에 따른 추가 비용의 발생이 없는 장점이 있다.
다음, 상기 제 2 포토레지스트 패턴(도 4b의 283)을 애싱(ashing) 또는 스트립(strip) 공정을 진행하여 제거한다.
이후, 상기 이중층 구조의 데이터 배선(미도시)과 소스 및 드레인 전극(205, 208)이 형성된 기판(201)에 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)를 전면에 증착하고 이를 마스크 공정을 진행하여 패터닝함으로써 상기 화소영역(P) 내부에 상기 드레인 전극(208)의 일끝단과 직접 접촉하는 형태의 화소전극(213)을 형성한다. 이때, 상기 화소전극(213)을 인듐-틴-옥사이드(ITO)로 형성할 경우 상기 제 2 소스 및 드레인 전극(205b, 208b)과 동일한 재질되지만 그 두께차이를 갖는바, 식각 시간을 조절하여 상기 제 2 소스 및 드레인 전극(205b, 208b) 상부에 형성된 인듐-틴-옥사이드(ITO)층만이 제거될 수 있는 정도의 식각시간 정도로 진행하게 되면 문제되지 않는다. 상기 화소전극(213)을 인듐-징크-옥사이드(IZO)로 형성할 경우, 식각액 종류도 다르며, 상기 식각액에 대한 식각 비율도 차이가 많은 바 문제되지 않는다.
이후, 상기 이중층 구조의 데이터 배선(미도시)과 소스 및 드레인 전극(205, 208) 및 화소전극(213)이 형성된 기판(201)에 산소(O2) 플라즈마 공정을 진행한다. 이때, 상기 산소(O2) 플라즈마 공정을 진행하는 이유에 대해서는 제 1실시예에 언급하였으므로 생략한다.
다음, 도 4d에 도시한 바와 같이, 상기 산소(O2) 플라즈마 처리된 데이터 배선(미도시)과 소스 및 드레인 전극(205, 208)과, 상기 드레인 전극(208) 더욱 정확히는 클라드(clad) 구조를 갖는 제 2 드레인 전극(208b)과 접촉하며 형성된 화소전극(211) 위로 액상의 유기 반도체 물질 즉, 특히 이동도(mobility) 등이 비교적 우수한 저분자 유기 반도체 물질 예를들면 액상의 펜타신(pentacene) 또는 폴리사이오펜(polythiophene)을 잉크젯 장치, 노즐(nozzle) 코팅 장치, 바(bar) 코팅 장치, 슬릿(slit) 코팅장치, 스핀(spin) 코팅장치 또는 프린팅 장치 등을 이용하여 전면에 코팅함으로써 유기 반도체 물질층(미도시)을 형성한다.
이후, 상기 유기 반도체 물질층(미도시) 위로 연속하여 유기 절연물질 예를들면 플루오루폴리머(fluoropolymer)를 도포함으로써 전면에 게이트 절연물질층(미도시)을 형성한다.
다음, 상기 게이트 절연물질층(미도시) 위로 전면에 건식식각이 용이한 금속물질 예를들면 몰리브덴(Mo) 또는 크롬(Cr)을 증착함으로써 제 2 금속층(미도시)을 형성한다.
이후, 상기 제 2 금속층(미도시) 위로 포토레지스트 또는 감광성의 PVA(poly vinyl alcohol) 또는 포토아크릴(photo acryl)을 도포하고 노광, 현상함으로써 감광성 패턴(미도시)을 형성하고, 상기 감광성 패턴(미도시)을 식각 마스크로하여 건식식각을 진행함으로써 상기 감광성 패턴(미도시) 외부로 노출된 상기 제 2 금속층(미도시)과 그 하부의 게이트 절연물질층(미도시)과 유기 반도체 물질층(미도시) 을 동시에 제거한다.
따라서, 상기 스위칭 영역(TrA)을 제외한 영역에는 각각 데이터 배선(미도시)과 화소전극(213)이 노출되게 되며, 동시에 상기 스위칭 영역(TrA)에는 서로 마주하며 이격하는 소스 및 드레인 전극(205, 208)과 접촉하는 아일랜드 형상의 유기 반도체 패턴(217)과 그 상부로 게이트 절연막(225)과 게이트 전극(230)이 형성되게 된다.
다음, 도 4e에 도시한 바와 같이, 상기 감광성 패턴(미도시)(포토레지스트의 경우)을 애싱(ashing)을 실시하여 제거한 후, 유기절연물질 예를들면 벤조사이클로부텐(BCB), 포토아크릴, PVA(poly vinyl alcohol) 또는 플루오루폴리머(fluoropolymer)를 도포하여 보호층(230)을 형성하거나 또는 상기 감광성 패턴(미도시)(PVA(poly vinyl alcohol) 또는 포토아크릴(photo acryl)로 이루어진 경우)을 그대로 둔 상태로 상기 감광성 패턴(미도시)을 이루는 동일한 유기물질을 더욱 도포하여 보호층(230)을 형성한다.
이후, 상기 보호층(230)을 패터닝함으로써 상기 게이트 전극(225) 일부에 대응하여 게이트 콘택홀(233)과 상기 화소전극(213)을 노출시키는 개구부(op)를 형성한다. 이때, 게이트 전극(225) 상부로 상기 감광성 패턴(미도시)이 남아있는 경우는 상기 보호층(230)을 패터닝하여 상기 감광성 패턴(미도시)을 노출시키며 동시에 상기 화소전극을 노출시키는 개구부를 형성한 후, 건식식각을 더욱 진행하여 상기 게이트 전극(225)을 노출시키는 게이트 콘택홀(233)을 형성한다.
다음, 도 4f에 도시한 바와 같이, 상기 게이트 콘택홀(233)과 개구부(op)를 갖는 보호층(230) 위로 금속물질 예를들면 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중에서 선택되는 하나의 물질을 200℃ 이하에서 스퍼터링을 통해 증착하고, 이를 패터닝함으로써 상기 게이트 콘택홀(233)을 통해 상기 게이트 전극(225)과 접촉하며, 상기 이중층 구조의 데이터 배선(미도시)과 교차하여 화소영역(P)을 정의하는 게이트 배선(235)을 형성함으로써 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이 기판(201)을 완성한다.
이때, 도면에는 나타나지 않았으나, 상기 게이트 배선(235) 위로 제 2 보호층(미도시)을 더욱 형성할 수도 있다.
<제 3 실시예>
본 발명의 제 3 실시예는 화소전극을 클라드(clad) 구조의 제 2 데이터 배선, 소스 및 드레인 전극을 형성하는 단계에서 동시에 형성하는 것을 제외하고는 전술한 제 2 실시예와 동일한 공정을 통해 진행하는 바, 상기 차별점이 있는 부분에 대해서만 설명한다.
도 5a 내지 도 5d는 본 발명의 제 3 실시예에 따른 유기 반도체층을 구비한 액정표시장치용 어레이 기판의 스위칭 소자를 포함하는 하나의 화소영역에 대한 제조 단계별 공정 단면도이다. 이때 상기 화소영역(P) 내에 스위칭 소자인 박막트랜지스터(Tr)가 형성되는 영역을 스위칭 영역이라 칭한다. 이때, 상기 도면에 부여된 도면부호는 제 2 실시예와 동일한 구성요소에 대해서는 100을 더하여 부여하였다.
우선, 도 5a에 도시한 바와 같이, 상기 저저항 금속물질로 이루어진 단일층 의 제 1 데이터 배선(미도시)과 제 1 소스 및 드레인 전극(305a, 308a) 위로 일함수 값이 비교적 높은 인듐-틴-옥사이드(ITO)를 전면에 증착하여 인듐-틴-옥사이드(ITO)층(306)을 형성하고, 그 위로 포토레지스트층(미도시)을 형성한다.
이후, 상기 포토레지스트층(미도시)을 상기 제 1 데이터 배선(미도시)과 제 1 소스 및 드레인 전극(305a, 308a)을 패터닝하기 위해 이용한 노광 마스크와는 다른 새로운 노광 마스크를 통해 노광을 실시하고, 이를 현상함으로써 상기 인듐-틴-옥사이드(ITO)층(306) 위로 제 2 포토레지스트 패턴(383)을 형성한다.
이때, 상기 제 2 포토레지스트 패턴(283)은 상기 제 1 데이터 배선(미도시)과 제 1 소스 및 드레인 전극(305a, 308a)에 대응하는 부분과 화소영역(P)내의 화소전극이 형성될 부분에 대응하는 인듐-틴-옥사이드(ITO)층(306) 상부에 형성한다.
한편, 상기 제 1 데이터 배선(미도시)과 제 1 소스 및 드레인 전극(305a, 308a) 상부에 형성된 상기 제 2 포토레지스트 패턴(383)은 그 폭(w3, w4)이 각각 상기 제 1 데이터 배선(미도시)과 제 1 소스 및 드레인 전극(305a, 308a)의 폭(w1, w2)보다는 넓게 형성(w3>w1, w4>w4)되도록 하는 것이 특징이다. 이는 상기 저저항 금속물질로 이루어진 제 1 데이터 배선(미도시)과 소스 및 드레인 전극(305a, 308a)을 완전히 감싸는 클라드(clad) 구조로써 인듐-틴-옥사이드(ITO)의 제 2 데이터 배선(미도시)과 소스 및 드레인 전극(미도시)을 형성하기 위함이다.
다음, 도 5b에 도시한 바와 같이, 상기 제 2 포토레지스트 패턴(도 5a의 383) 외부로 노출된 인듐-틴-옥사이드(ITO)층(도 5a의 306)을 식각하여 제거함으로써 상기 제 1 데이터 배선(미도시)과 제 1 소스 및 드레인 전극(305a, 308a)을 그 측면까지도 완전히 덮는 클라드(clad) 구조의 제 2 데이터 배선(미도시)과 서로 이격하는 형태의 제 2 소스 및 드레인 전극(305b, 308b)을 형성하며 동시에 상기 제 2 드레인 전극(308b)과 연결된 화소전극(313) 또한 형성한다.
이 경우, 제 1, 2 실시예에 있어서는 화소전극이 상기 인듐-틴-옥사이드(ITO)층의 제 2 드레인 전극 상부로 단차를 이루며 접촉하는 형태로 형성되고 있지만, 제 3 실시예의 경우, 상기 화소전극(313)과 상기 제 2 소스 및 드레인 전극(305b, 308b)은 동일한 공정에 의해 형성되는 바, 서로 연결되어 단차없이 즉, 마치 상기 제 2 드레인 전극(308b)이 연장 형성되어 상기 화소전극(313)을 형성하는 형태가 되는 것이 특징이다.
이후에는 전술한 제 2 실시예와 동일한 공정을 진행하여 즉, 상기 인듐-틴-옥사이드(ITO)의 제 2 소스 및 드레인 전극(305b, 308b)에 산소(O2) 플라즈마 공정을 실시하는 단계와, 산소(O2) 플라즈마 처리된 상기 제 2 소스 및 드레인 전극(305b, 308b) 위로 동일한 패턴 형태를 갖는 유기 반도체층(317)과 게이트 절연막(320)과 게이트 전극(325)을 형성하고, 상기 게이트 전극(325)을 노출시키는 게이트 콘택홀(333)을 갖는 제 1 보호층(330)을 형성하고, 상기 제 1 보호층(330) 위로 상기 게이트 콘택홀(333)을 통해 상기 게이트 전극(325)과 접촉하며, 상기 데이터 배선(미도시)과 교차하여 화소영역(P)을 정의하는 게이트 배선(335)을 형성함으로써 제 3 실시예 따른 액정표시장치용 어레이 기판(301)을 완성한다. 이 경우도 상기 게이트 배선(335) 위로 제 2 보호층(미도시)을 더욱 형성할 수도 있다.
이 경우 전술한 제 3 실시예에 있어서도, 비록 제 1 데이터 배선(미도시)과 제 1 소스 및 드레인 전극(305a, 308a)을 형성하는 노광 마스크와, 제 2 데이터 배선(미도시)과 제 2 소스 및 드레인 전극(305b, 308b)을 형성하는 노광 마스크는 서로 다른 것을 이용하였지만, 화소전극(313)과 상기 제 2 데이터 배선(미도시), 제 2 소스 및 드레인 전극(305b, 308b)을 하나의 노광 마스크를 이용하여 동시에 형성하였으므로 제조에 사용된 노광 마스크의 개수는 제 2 실시예와 동일하므로 노광 마스크로 인한 추가적인 비용을 발생하지 않음을 알 수 있다.
본 발명에 의한 유기 반도체물질을 이용한 액정표시장치용 어레이 기판은 종래의 배선으로 형성하던 금(Au)을 대신하여 인듐-틴-옥사이드(ITO)를 이용하여 유기 반도체물질로 이루어진 반도체층과 접촉하는 소스 및 드레인 전극을 형성함으로써 선폭 구현의 어려움 및 접촉력이 약함으로 야기되는 불량 등을 방지하는 등 제조 공정적 측면에서의 불량을 방지하여 수율을 향상시키는 효과가 있다.
또한, 값비싼 귀금속 계열의 금(Au)을 배선으로 사용하지 않음으로서, 제조 비용을 절감하여 생산성을 향상시키는 효과가 있다.
또한, 저저항 금속물질과 인듐-틴-옥사이드(ITO)의 이중층 구조를 갖는 데이터 배선(미도시)과 소스 및 드레인 전극을 형성하는데 있어, 상기 저저항 금속물질층이 인듐-틴-옥사이드(ITO)층을 형성하기 위한 식각액에 노출되지 않도록 하는 제조 방법을 제안함으로써 언더컷 발생에 의한 유기 반도체층의 끊김 및 내부 보이 드(void) 형성 등에 의한 불량을 방지하는 효과가 있으며, 나아가 박막트랜지스터의 특성 저하를 방지하는 효과가 있다.

Claims (18)

  1. 기판 상에 제 1 금속물질로써 이루어지며 서로 이격하며 형성된 제 1 소스 및 드레인 전극과;
    인듐-틴-옥사이드(ITO)로써 이루어지며, 상기 제 1 소스 및 드레인 전극 상부에서 측면까지 각각 완전히 덮는 제 2 소스 및 드레인 전극과;
    상기 제 2 드레인 전극과 접촉하며 형성된 화소전극과;
    상기 제 2 소스 및 드레인 전극과 접촉하며 이들 두 전극의 이격영역에 형성된 유기 반도체층과;
    상기 유기 반도체층 위로 형성된 게이트 절연막과;
    상기 게이트 절연막 위로 형성된 게이트 전극
    을 포함하는 액정표시장치용 어레이 기판.
  2. 제 1 항에 있어서,
    상기 제 1 소스 및 드레인 전극이 형성된 층에는 상기 제 1 소스 전극과 연결되며 동일한 물질로 이루어진 제 1 데이터 배선이 더욱 형성된 액정표시장치용 어레이 기판.
  3. 제 2 항에 있어서,
    상기 제 1 데이터 배선을 완전히 덮으며, 상기 제 2 소스 및 드레인 전극을 형성한 동일한 물질로 이루어진 제 2 데이터 배선이 더욱 형성된 액정표시장치용 어레이 기판.
  4. 제 1 항에 있어서,
    상기 게이트 전극 상부에 형성되며, 상기 게이트 배선을 노출시키는 게이트 콘택홀을 갖는 제 1 보호층과;
    상기 제 1 보호층 상부에 형성되며, 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 제 1 및 제 2 데이터 배선과 교차하여 화소영역을 정의하는 게이트 배선
    을 더욱 포함하는 액정표시장치용 어레이 기판.
  5. 제 4 항에 있어서,
    상기 게이트 배선 위로 제 2 보호층이 더욱 형성된 액정표시장치용 어레이 기판.
  6. 제 1 항에 있어서,
    상기 화소전극은 상기 제 2 드레인 전극과 동일한 층에 동일한 물질로 하나의 패턴형태를 가지며 형성된 것이 특징인 액정표시장치용 어레이 기판.
  7. 제 1 항에 있어서,
    상기 제 1 금속물질은 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 구리(Cu), 구리합금 중에서 선택된 하나로 이루어진 액정표시장치용 어레이 기판.
  8. 제 1 항에 있어서,
    상기 유기 반도체층과 게이트 절연막과 게이트 전극은 동일한 패턴 형태를 갖는 것이 특징인 액정표시장치용 어레이 기판.
  9. 제 1 항에 있어서,
    상기 기판과 데이터 배선과 소스 및 드레인 전극과 상기 유기 반도체층 하부에는 친수성 물질로써 이루어진 버퍼층이 더욱 형성된 액정표시장치용 어레이 기판.
  10. 기판 상에 제 1 금속물질로써 서로 이격하는 제 1 소스 전극 및 제 1 드레인 전극을 형성하는 단계와;
    상기 제 1 소스 및 드레인 전극 위로 인듐-틴-옥사이드(ITO)로써 상기 제 1 소스 및 드레인 전극을 각각 그 측면까지 완전히 덮도록 제 2 소스 및 드레인 전극을 형성하는 단계와;
    상기 제 2 드레인 전극과 전기적으로 연결된 화소전극을 형성하는 단계와;
    상기 제 2 소스 및 드레인 전극 위로 이들 두 전극과 접촉하며 이들 두 전극의 이격영역에 유기 반도체층을 형성하는 단계와;
    상기 유기 반도체층 위로 순차적으로 게이트 절연막과 게이트 전극을 형성하는 단계
    를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  11. 제 10 항에 있어서,
    상기 유기 반도체층을 형성하기 이전에는 상기 제 2 소스 및 드레인 전극에 대해 산소(O2) 플라즈마에 노출시키는 액정표시장치용 어레이 기판의 제조 방법.
  12. 제 10 항에 있어서,
    상기 제 2 드레인 전극과 상기 화소전극은 동일한 공정에서 동시에 형성하는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  13. 제 10 항에 있어서,
    상기 제 1 소스 및 드레인 전극과 상기 제 2 소스 및 드레인 전극은 하나의 동일한 노광 마스크를 이용하여 노광, 현상, 식각함으로써 형성되는 것이 특징인 액정표시장치용 어레이 기판의 제조 방법.
  14. 제 10 항에 있어서,
    상기 제 2 소스 및 드레인 전극을 형성하는 단계는,
    상기 제 2 소스 전극과 연결되며 일방향으로 연장하는 제 1 데이터 배선을 형성하는 단계를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  15. 제 10 항에 있어서,
    상기 제 1 소스 및 드레인 전극을 형성하는 단계는,
    상기 제 1 데이터 배선 위로 상기 제 2 소스 전극과 연결되는 제 2 데이터 배선을 형성하는 단계를 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  16. 제 10 항에 있어서,
    상기 게이트 전극을 형성한 이후에는,
    상기 게이트 전극 위로 상기 게이트 전극을 노출시키는 게이트 콘택홀을 갖는 제 1 보호층을 형성하는 단계와;
    상기 제 1 보호층 위로 상기 게이트 콘택홀을 통해 상기 게이트 전극과 접촉하며 상기 제 1 데이터 배선과 교차하는 게이트 배선을 형성하는 단계
    를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  17. 제 16 항에 있어서,
    상기 게이트 배선을 형성하는 단계 이후에는,
    상기 게이트 배선 위로 제 2 보호층을 형성하는 단계
    를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
  18. 제 10 항에 있어서,
    상기 제 1 소스 및 드레인 전극을 형성하는 단계 이전에는,
    상기 기판상에 친수성 물질을 증착하여 버퍼층을 형성하는 단계
    를 더욱 포함하는 액정표시장치용 어레이 기판의 제조 방법.
KR1020060055089A 2006-06-19 2006-06-19 액정표시장치용 어레이 기판 및 그 제조 방법 Active KR101198218B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060055089A KR101198218B1 (ko) 2006-06-19 2006-06-19 액정표시장치용 어레이 기판 및 그 제조 방법
JP2006321355A JP4751305B2 (ja) 2006-06-19 2006-11-29 液晶表示装置用アレイ基板及びその製造方法
CN2006101618806A CN101093325B (zh) 2006-06-19 2006-12-05 用于液晶显示器件的阵列基板及其制造方法
US11/639,232 US7646443B2 (en) 2006-06-19 2006-12-15 Array substrate for liquid crystal display device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060055089A KR101198218B1 (ko) 2006-06-19 2006-06-19 액정표시장치용 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070120384A KR20070120384A (ko) 2007-12-24
KR101198218B1 true KR101198218B1 (ko) 2012-11-07

Family

ID=38860673

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060055089A Active KR101198218B1 (ko) 2006-06-19 2006-06-19 액정표시장치용 어레이 기판 및 그 제조 방법

Country Status (4)

Country Link
US (1) US7646443B2 (ko)
JP (1) JP4751305B2 (ko)
KR (1) KR101198218B1 (ko)
CN (1) CN101093325B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101392276B1 (ko) 2007-10-31 2014-05-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
GB0724774D0 (en) * 2007-12-19 2008-01-30 Cambridge Display Tech Ltd Organic thin film transistors, active matrix organic optical devices and methods of making the same
JP2010039472A (ja) * 2008-07-08 2010-02-18 Nitto Denko Corp 電子ペーパーの製造方法、及び電子ペーパー形成工程用両面粘着テープ
EP2715821A1 (en) * 2011-06-01 2014-04-09 Merck Patent GmbH Hybrid ambipolar tfts
CN102709237B (zh) * 2012-03-05 2014-06-25 京东方科技集团股份有限公司 薄膜场效应晶体管阵列基板及其制造方法、电子器件
CN104022124B (zh) * 2014-05-26 2017-06-27 京东方科技集团股份有限公司 一种柔性显示基板及其制备方法、柔性显示装置
CN105140178B (zh) * 2015-07-24 2018-03-27 深圳市华星光电技术有限公司 有机薄膜晶体管阵列基板及其制作方法
CN105304653B (zh) 2015-11-27 2018-07-03 深圳市华星光电技术有限公司 像素结构、阵列基板、液晶显示面板及像素结构制造方法
CN105633100B (zh) * 2016-03-17 2018-11-02 深圳市华星光电技术有限公司 薄膜晶体管阵列面板及其制作方法
CN105826249B (zh) 2016-04-11 2019-08-06 京东方科技集团股份有限公司 金属层制作方法、功能基板及其制作方法、以及显示装置
CN105870202A (zh) * 2016-06-21 2016-08-17 深圳市华星光电技术有限公司 薄膜晶体管及其制造方法、液晶显示面板
CN106229298B (zh) * 2016-08-17 2018-12-11 武汉华星光电技术有限公司 一种阵列基板及其制作方法
GB2584898B (en) * 2019-06-20 2024-05-08 Flexenable Tech Limited Semiconductor devices
GB2590427B (en) * 2019-12-17 2024-08-28 Flexenable Tech Limited Semiconductor devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103905A (ja) 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
JP2006049577A (ja) 2004-08-04 2006-02-16 Sony Corp 電界効果型トランジスタ
JP2006148131A (ja) 2004-11-23 2006-06-08 Samsung Sdi Co Ltd 有機薄膜トランジスタ、その製造方法、及びその有機薄膜トランジスタを含む平板表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3246189B2 (ja) 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
JP3270361B2 (ja) * 1997-06-09 2002-04-02 日本電気株式会社 薄膜トランジスタアレイ及びその製造方法
JP2000028993A (ja) * 1998-07-13 2000-01-28 Hitachi Ltd 液晶表示装置
US6338987B1 (en) * 1998-08-27 2002-01-15 Lg.Philips Lcd Co., Ltd. Method for forming polycrystalline silicon layer and method for fabricating thin film transistor
JP2000276078A (ja) * 1999-03-23 2000-10-06 Sanyo Electric Co Ltd 有機エレクトロルミネッセンス表示装置
KR100611042B1 (ko) * 1999-12-27 2006-08-09 엘지.필립스 엘시디 주식회사 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
KR100524552B1 (ko) * 2002-09-28 2005-10-28 삼성전자주식회사 유기 게이트 절연막 및 이를 이용한 유기박막 트랜지스터
KR100623247B1 (ko) * 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR20070014579A (ko) * 2005-07-29 2007-02-01 삼성전자주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103905A (ja) 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
JP2006049577A (ja) 2004-08-04 2006-02-16 Sony Corp 電界効果型トランジスタ
JP2006148131A (ja) 2004-11-23 2006-06-08 Samsung Sdi Co Ltd 有機薄膜トランジスタ、その製造方法、及びその有機薄膜トランジスタを含む平板表示装置

Also Published As

Publication number Publication date
US7646443B2 (en) 2010-01-12
CN101093325B (zh) 2010-08-25
JP4751305B2 (ja) 2011-08-17
CN101093325A (zh) 2007-12-26
US20070290229A1 (en) 2007-12-20
JP2007334284A (ja) 2007-12-27
KR20070120384A (ko) 2007-12-24

Similar Documents

Publication Publication Date Title
KR101198218B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101251376B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101279927B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20110004307A (ko) 액정표시장치용 어레이 기판 및 이의 제조 방법
WO2018032670A1 (zh) Tft基板的制作方法
JP4488688B2 (ja) 表示装置用配線基板及びその製造方法
US7485907B2 (en) Array substrate for liquid crystal display device and the seal pattern in the periphery of the display
US20070188682A1 (en) Method for manufacturing a display device
US20030081160A1 (en) Semi-transmission type liquid crystal display and fabrication method thereof
KR101141534B1 (ko) 액정표시장치 및 그 제조방법
KR101205767B1 (ko) 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법
KR100769162B1 (ko) 액정표시소자 및 그 제조방법
KR101198219B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR20080080772A (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101325665B1 (ko) 어레이 기판 및 그 제조 방법
KR20080057877A (ko) 어레이 기판 및 그 제조방법
KR101454751B1 (ko) 액정표시장치용 어레이 기판의 제조 방법
KR100769185B1 (ko) 액정표시소자 및 그 제조방법
KR20090053612A (ko) 액정표시소자 및 그 제조방법
KR101350408B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101377673B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101250317B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR101221950B1 (ko) 유기 반도체물질을 이용한 액정표시장치용 어레이 기판 및그 제조 방법
KR101236240B1 (ko) 액정표시장치용 어레이 기판의 제조방법
KR20070036915A (ko) 박막 트랜지스터 기판, 액정 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060619

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20110608

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20060619

Comment text: Patent Application

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20120803

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20121031

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20121101

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20180917

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20200925

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20240919

Start annual number: 13

End annual number: 13