[go: up one dir, main page]

KR101335150B1 - 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치 - Google Patents

반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치 Download PDF

Info

Publication number
KR101335150B1
KR101335150B1 KR1020120133685A KR20120133685A KR101335150B1 KR 101335150 B1 KR101335150 B1 KR 101335150B1 KR 1020120133685 A KR1020120133685 A KR 1020120133685A KR 20120133685 A KR20120133685 A KR 20120133685A KR 101335150 B1 KR101335150 B1 KR 101335150B1
Authority
KR
South Korea
Prior art keywords
resin composition
inorganic filler
acid
semiconductor device
thermosetting resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120133685A
Other languages
English (en)
Other versions
KR20130007500A (ko
Inventor
데쯔야 에노모또
에미 미야자와
가즈따까 혼다
아끼라 나가이
게이스께 오오꾸보
Original Assignee
히타치가세이가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히타치가세이가부시끼가이샤 filed Critical 히타치가세이가부시끼가이샤
Publication of KR20130007500A publication Critical patent/KR20130007500A/ko
Application granted granted Critical
Publication of KR101335150B1 publication Critical patent/KR101335150B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/42—Polycarboxylic acids; Anhydrides, halides or low molecular weight esters thereof
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62—Alcohols or phenols
    • C08G59/621—Phenols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/18—Manufacture of films or sheets
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K7/00—Use of ingredients characterised by shape
    • C08K7/16—Solid spheres
    • C08K7/18—Solid spheres inorganic
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Abstract

본 발명은 고온하에서의 접속 신뢰성이 우수한, 즉 고온에서도 충분한 접착력, 양호한 접속 상태에서 반도체를 밀봉 충전하는 것이 가능한 반도체 밀봉 충전 용 열 경화성 수지 조성물을 제공하는 것에 관한 것이다.
또한, 열 경화성 수지, 경화제, 플럭스제, 평균 입경이 상이한 적어도 2종 이상의 무기 충전재를 필수 성분으로 하고 있고, 상기 무기 충전재는 평균 입경이 100 nm 이하인 무기 충전재, 및 평균 입경이 100 nm 초과인 무기 충전재를 포함하는 반도체 밀봉 충전용 열 경화성 수지 조성물에 관한 것이다.

Description

반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치 {THERMOSETTING RESIN COMPOSITION FOR CHARGING SEALING SEMICONDUCTOR AND SEMICONDUCTOR DEVICE}
본 발명은 반도체 밀봉 충전용 열 경화성 수지 조성물 및 그것을 이용하여 제조된 반도체 장치에 관한 것이다.
최근, 전자 기기의 소형화, 고기능화의 진전에 따라, 반도체 장치에 대하여 소형화, 박형화 및 전기 특성의 향상(고주파 전송으로의 대응 등)이 요구되고 있다. 이것에 따라, 종래의 와이어 본딩으로 반도체칩을 기판에 실장하는 방식으로부터, 반도체칩에 범프라고 불리는 도전성의 돌기 전극을 형성하여 기판 전극과 직접 접속하는 플립칩 접속 방식으로의 이행이 시작되고 있다.
반도체칩에 형성되는 범프로서는 땜납이나 금으로 구성된 범프가 이용되고 있지만, 최근의 미세 접속화에 대응하기 위해서, 구리 범프나 구리 필라의 선단에 땜납층 또는 주석층이 형성된 구조의 범프가 이용되도록 되어 오고 있다.
또한, 고신뢰성화를 위해, 금속 접합에 의한 접속이 요구되고 있고, 땜납 범프를 이용한 땜납 접합이나 구리 필라의 선단에 땜납층이나 주석층이 형성된 구조의 범프에 의한 금속 접합뿐만 아니라, 구리 범프나 금 범프를 이용한 경우라도, 기판 전극측에 땜납층이나 주석층을 형성하여, 금속 접합시키는 접속 방법이 채용되어 있다.
또한, 플립칩 접속 방식으로서는 반도체칩과 기판의 열 팽창 계수차에 유래하는 열 응력이 접속부에 집중하여 접속부를 파괴할 우려가 있다는 점에서, 상기 열 응력을 분산하여 접속 신뢰성을 높이기 위해서, 반도체칩과 기판 사이의 공극을 수지로 밀봉 충전할 필요가 있다. 일반적으로, 수지에 의한 밀봉 충전은 반도체칩과 기판을 땜납 등을 이용하여 접속한 후, 공극에 액상 밀봉 수지를 모세관 현상을 이용하여 주입하는 방식이 채용되어 있다.
칩과 기판을 접속할 때에는 땜납 표면의 산화막을 환원 제거하여 금속 접합을 용이하게 하기 위해서, 로진이나 유기산 등으로 이루어지는 플럭스를 이용하고 있다. 여기서, 플럭스의 잔사가 남으면, 액상 수지를 주입한 경우에 공극이라고 불리는 기포 발생의 원인이 되거나, 산 성분에 의해서 배선의 부식이 발생하여 접속 신뢰성이 저하된다는 점에서, 잔사를 세정하는 공정이 필수였다. 그러나, 접속 피치의 협피치화에 따라, 반도체칩과 기판 사이의 공극이 좁아져 있기 때문에, 플럭스 잔사의 세정이 곤란하게 되는 경우가 있었다. 또한, 반도체칩과 기판 사이의 좁은 공극에 액상 수지를 주입하는 데 장시간을 요하여 생산성이 저하된다고 하는 과제가 있었다.
이러한 액상 밀봉 수지의 과제를 해결하기 위해서, 땜납 표면의 산화막을 환원 제거하는 성질(플럭스 활성)을 구비한 밀봉 수지를 이용하여, 밀봉 수지를 기판에 공급한 후, 반도체칩과 기판을 접속함과 동시에, 반도체칩과 기판 사이의 공극을 수지로 밀봉 충전하고, 플럭스 잔사의 세정을 생략하는 것이 가능해지는 선공급 방식이라고 불리는 접속 방법이 제안되어 있고, 이 접속 방법에 대응한 밀봉 충전용 수지의 개발이 행해지고 있다(예를 들면, 특허 문헌 1 내지 3 참조).
또한, 접속 공정을 간략화하기 위해서, 반도체 웨이퍼의 범프 형성면에 밀봉 충전용 수지층을 형성한 후, 반도체칩에 개편화함으로써, 복수의 수지층 형성칩을 일괄로 제작하여, 반도체칩과 기판을 접속하는, 이른바 웨이퍼 공정이 주목받고 있고, 이 공정에 대응한 밀봉 충전용 수지의 개발도 열심히 행해지고 있다(예를 들면, 특허 문헌 4 내지 6 참조).
일본 특허 공개 제2003-138100호 명세서 일본 특허 공개 제2005-320368호 명세서 일본 특허 공개 제2009-24099호 명세서 일본 특허 공표 2007-504684호 명세서 일본 특허 공개 제2008-294382호 명세서 일본 특허 공개 제2009-135308호 명세서
그런데, 최근의 납 프리화의 움직임에 따라, 지금까지의 공정 땜납이 아닌 Sn-Ag-Cu 등의 납 프리 땜납이 이용되도록 되었고, 반도체 장치의 실장 온도가 240 ℃ 내지 260 ℃로 고온화되고 있다. 이 때문에, 밀봉 충전용 수지에 대해서도 고온하에서의 고신뢰성화의 요구가 높아지고 있고, 특히 고온하에서의 추가적인 접착력의 향상이 요구되고 있다.
그래서 본 발명은 고온하에서의 접속 신뢰성이 우수한, 즉 고온에서도 충분한 접착력, 양호한 접속 상태에서 반도체를 밀봉 충전하는 것이 가능한 반도체 밀봉 충전용 열 경화성 수지 조성물을 제공하는 것을 목적으로 한다.
본 발명은 열 경화성 수지, 경화제, 플럭스제, 평균 입경이 상이한 적어도 2종 이상의 무기 충전재를 필수 성분으로 하고 있고, 무기 충전재는 평균 입경이 100 nm 이하인 무기 충전재, 및 평균 입경이 100 nm 초과인 무기 충전재를 포함하는 반도체 밀봉 충전용 열 경화성 수지 조성물을 제공한다. 또한, 여기서 말하는 평균 입경은 레이저 광 회절법을 이용한 입도 분포 측정 장치에서 메디안 직경으로서 구할 수 있는 것이다.
이러한 반도체 밀봉 충전용 열 경화성 수지 조성물에 따르면, 고온에서도 충분한 접착력, 양호한 접속 상태에서 반도체를 밀봉 충전하는 것이 가능하다.
상기 반도체 밀봉 충전용 열 경화성 수지 조성물은, 취급성을 향상시킬 수 있는 점에서, 필름상으로 형성되어 있는 것이 바람직하다.
상기 반도체 밀봉 충전용 열 경화성 수지 조성물은, 본 발명의 효과를 보다 고도로 발휘할 수 있는 점에서, 250 ℃에서의 점도가 100 Paㆍs 이하인 것이 바람직하다.
상기 반도체 밀봉 충전용 열 경화성 수지 조성물은, 555 nm의 광에 대한 투과율이 10％ 이상인 것이 바람직하다. 반도체 밀봉 충전용 열 경화성 수지 조성물을 상술한 웨이퍼 공정에 대응시키기 위해서는, 다이싱이나 위치 정렬시에 반도체 웨이퍼 표면의 패턴 형상이나 얼라인먼트 마크를 밀봉 충전용 수지층을 통해서 인식할 필요가 있지만, 555 nm의 광에 대한 투과율을 상기 범위로 함으로써, 이것을 용이하게 행할 수 있다.
본 발명은 또한, 상기 반도체 밀봉 충전용 열 경화성 수지 조성물을 이용하여 제조된 반도체 장치를 제공한다.
이러한 반도체 장치는 상술한 반도체 밀봉 충전용 열 경화성 수지 조성물을 이용하고 있기 때문에, 접속 신뢰성이 우수하다.
본 발명에 따르면, 고온에서도 충분한 접착력, 양호한 접속 상태에서 반도체를 밀봉 충전하는 것이 가능한 반도체 밀봉 충전용 열 경화성 수지 조성물, 및 이것을 이용한 반도체 장치를 제공할 수 있다.
도 1은 본 발명의 열 경화성 수지 조성물을 이용하여 제조된 반도체 장치의 일례를 나타내는 단면도이다.
도 2는 실시예 5의 열 경화성 수지 조성물을 반도체칩에 첩부하여, 플립칩 본더의 인식 카메라로 반도체칩 표면에 형성되어 있는 얼라인먼트 마크를 관찰한 결과를 나타내는 사진이다.
도 3은 실시예 5의 열 경화성 수지 조성물을 이용하여 제작한 반도체 장치의 접속 상태를 관찰한 단면도이다.
도 4는 비교예 2의 열 경화성 수지 조성물을 이용하여 제작한 반도체 장치의 접속 상태를 관찰한 단면도이다.
본 발명의 반도체 밀봉 충전용 열 경화성 수지 조성물(이하, 단순히 「열 경화성 수지 조성물」이라고도 함)은 열 경화성 수지, 경화제, 플럭스제, 평균 입경이 상이한 적어도 2종 이상의 무기 충전재를 필수 성분으로 한다.
열 경화성 수지로서는 페놀 수지, 시아네이트 수지, 벤조시클로부텐 수지, 아크릴레이트 수지, 메타크릴레이트 수지, 에폭시 수지 등을 들 수 있고, 내열성이나 작업성의 관점에서 에폭시 수지를 이용하는 것이 특히 바람직하다.
에폭시 수지로서는 2관능 이상이면 특별히 한정되지 않으며, 예를 들면 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 크레졸 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 하이드로퀴논형 에폭시 수지, 디페닐술피드 골격 함유 에폭시 수지, 페놀아르알킬형 다관능 에폭시 수지, 나프탈렌 골격 함유 다관능 에폭시 수지, 디시클로펜타디엔 골격 함유 다관능 에폭시 수지, 트리페닐메탄 골격 함유 다관능 에폭시 수지, 아미노페놀형 에폭시 수지, 디아미노디페닐메탄형 에폭시 수지, 기타 각종 다관능 에폭시 수지를 사용할 수 있다. 이들 중에서도, 저점도화, 저흡수율, 고내열성의 관점에서, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 나프탈렌 골격 함유 다관능 에폭시 수지, 디시클로펜타디엔 골격 함유 다관능 에폭시 수지, 트리페닐메탄 골격 함유 다관능 에폭시 수지를 이용하는 것이 바람직하다. 또한, 이들 에폭시 수지의 성상으로서는 25 ℃에서 액상이거나 고형이라도 상관없다. 또한, 이들 에폭시 수지는 단독 또는 2종 이상을 혼합하여 이용할 수도 있다.
열 경화성 수지의 경화제로서는, 예를 들면 이미다졸류, 산무수물류, 아민류, 페놀류, 히드라지드류, 폴리머캅탄류, 루이스산-아민 착체, 유기 과산화물, 광산 발생제를 들 수 있다. 이들은 에폭시 수지의 경화제로서도 사용할 수 있고, 이들 중에서도, 저점도화, 보존 안정성, 경화물의 내열성 등의 관점에서, 이미다졸류, 산무수물류, 아민류, 페놀류를 이용하는 것이 바람직하다.
이미다졸류로서는, 예를 들면 2MZ, C11Z, 2PZ, 2E4MZ, 2P4MZ, 1B2MZ, 1B2PZ, 2MZ-CN, 2E4MZ-CN, 2PZ-CN, C11Z-CN, 2PZ-CNS, C11Z-CNS, 2MZ-A, C11Z-A, 2E4MZ-A, 2P4MHZ, 2PHZ, 2MA-OK, 2PZ-OK(시코쿠 가세이 고교 가부시끼가이샤 제조, 제품명)나, 이들 이미다졸류를 에폭시 수지와 부가시킨 화합물을 들 수 있다. 또한, 이들 경화제를 폴리우레탄계, 폴리에스테르계의 고분자 물질 등으로 피복하여 마이크로 캡슐화한 것은 가사(可使) 시간이 연장되기 때문에 바람직하다. 이들은 단독 또는 2종 이상을 혼합하여 사용할 수도 있다.
이미다졸류의 배합량으로서는 에폭시 수지에 대하여 0.1 내지 10 중량％ 배합하는 것이 바람직하고, 보다 바람직하게는 0.5 내지 10 중량％, 더욱 바람직하게는 1 내지 10 중량％이다. 0.1 중량％보다 적으면, 충분히 경화되지 않을 우려가 있고, 10 중량％를 초과하면 보존 안정성이 저하되거나, 겔화 시간이 지나치게 빨라질 우려가 있다.
산무수물로서는, 예를 들면 말레산무수물, 숙신산무수물, 도데세닐숙신산무수물, 프탈산무수물, 테트라히드로프탈산무수물, 메틸테트라히드로프탈산무수물, 헥사히드로프탈산무수물, 메틸헥사히드로프탈산무수물, 엔도메틸렌테트라히드로프탈산무수물, 메틸엔도메틸렌테트라히드로프탈산무수물, 메틸하이믹산무수물, 피로멜리트산 이무수물, 벤조페논테트라카르복실산 이무수물, 폴리아젤라산무수물, 알킬스티렌-말레산무수물 공중합체, 3,4-디메틸-6-(2-메틸-1-프로페닐)-4-시클로헥센-1,2-디카르복실산무수물, 1-이소프로필-4-메틸-비시클로[2.2.2]옥트-5-엔-2,3-디카르복실산무수물, 에틸렌글리콜안히드로비스트리멜리테이트, 글리세롤트리스안히드로트리멜리테이트를 사용할 수 있다. 이들 중에서도, 특히 내열성이나 내습성의 관점에서, 메틸테트라히드로프탈산무수물, 메틸헥사히드로프탈산무수물, 엔도메틸렌테트라히드로프탈산무수물, 메틸엔도메틸렌테트라히드로프탈산무수물, 3,4-디메틸-6-(2-메틸-1-프로페닐)-4-시클로헥센-1,2-디카르복실산무수물, 1-이소프로필-4-메틸-비시클로[2.2.2]옥트-5-엔-2,3-디카르복실산무수물, 에틸렌글리콜안히드로비스트리멜리테이트, 글리세롤트리스안히드로트리멜리테이트를 이용하는 것이 바람직하다. 이들은 단독 또는 2종 이상을 혼합하여 사용할 수도 있다.
산무수물의 배합량으로서는 에폭시기의 수와 산무수물기로부터 발생하는 카르복실산의 수의 비(에폭시기의 수/카르복실산의 수)가 0.5 내지 1.5가 되도록 배합하는 것이 바람직하고, 보다 바람직하게는 0.7 내지 1.2이다. 0.5보다 작은 경우, 카르복실산기가 지나치게 잔존하여, 상기 범위에 있는 경우와 비교하여 절연 신뢰성이 저하될 우려가 있고, 1.5보다 큰 경우, 경화가 충분히 진행되지 않을 우려가 있다.
아민류로서는 1급 또는 2급 아미노기를 분자 내에 적어도 하나 이상 갖고 있는 화합물이면 특별히 한정되지 않지만, 보존 안정성 및 경화물의 내열성의 관점에서 방향족 아민류가 바람직하다. 방향족 아민류로서는, 예를 들면 디아미노디페닐메탄, 디아미노디페닐술폰, 디아미노디페닐술피드, 메타크실렌디아민, 3,3'-디에틸-4,4'-디아미노디페닐메탄, 3,3',5,5'-테트라에틸-4,4'-디아미노디페닐메탄, 4,4'-디아미노디페닐술폰, 4,4'-디아미노디페닐술피드, 2,2-비스-[4-(4-아미노페녹시)페닐]-헥사플루오로프로판, 2,2-비스(4-아미노페닐)-헥사플루오로프로판, 2,4-디아미노톨루엔, 1,4-디아미노벤젠, 1,3-디아미노벤젠, 디에틸톨루엔디아민, 디메틸톨루엔디아민, 아닐린류, 알킬화아닐린류, N-알킬화아닐린류를 사용할 수 있다. 이들은 단독 또는 2종 이상을 혼합하여 사용할 수도 있다.
아민류의 배합량으로서는 에폭시기의 수와 활성 수소의 수의 비(에폭시기의 수/활성수소의 수)가 0.5 내지 1.5가 되도록 배합하는 것이 바람직하고, 보다 바람직하게는 0.7 내지 1.2이다. 0.5보다 작은 경우에는 아민류가 지나치게 잔존하여, 내습 신뢰성이 저하될 우려가 있고, 1.5보다 큰 경우에는 경화가 충분히 진행되지 않을 우려가 있다.
페놀류로서는 비스페놀 수지, 페놀 노볼락 수지, 나프톨 노볼락 수지, 알릴화 페놀 노볼락 수지, 비페놀 수지, 크레졸 노볼락 수지, 페놀아르알킬 수지, 크레졸 나프톨포름알데히드 중축합물, 트리페닐메탄형 다관능 페놀 수지, 크실릴렌 변성 페놀 노볼락 수지, 크실릴렌 변성 나프톨 노볼락 수지, 각종 다관능 페놀 수지 등을 사용할 수 있다. 이들은 1종을 단독으로 또는 2종 이상의 혼합체로서 사용할 수 있다.
페놀류의 배합량으로서는 에폭시기의 수와 페놀성 수산기의 수의 비(에폭시기의 수/페놀성 수산기의 수)가 0.5 내지 1.5가 되도록 배합하는 것이 바람직하고, 보다 바람직하게는 0.7 내지 1.2이다. 0.5보다 작은 경우에는 페놀류가 지나치게 잔존하여, 내습 신뢰성이 저하될 우려가 있고, 1.5보다 큰 경우에는 경화가 충분히 진행되지 않을 우려가 있다.
산무수물류, 아민류, 페놀류를 경화제로서 이용하는 경우, 경화 촉진제를 병용할 수도 있다. 경화 촉진제로서는 상기 이미다졸류 이외에, 3급 아민류, 1,8-디아자비시클로(5.4.0)운데센-7이나 1,5-디아자비시클로(4.3.0)노넨-5 등의 환상 아민류 및 이들의 테트라페닐보레이트염, 트리부틸포스핀 등의 트리알킬포스핀류, 트리페닐포스핀 등의 트리아릴포스핀류, 테트라페닐포스포늄테트라페닐보레이트나 테트라(n-부틸)포스포늄테트라페닐보레이트 등의 4급 포스포늄염 등을 사용할 수 있다. 배합량은 겔화 시간이나 보존 안정성을 고려하여 적절히 설정된다.
플럭스제로서는 알코올류, 페놀류, 카르복실산류 중에서 선택되는 적어도 1종의 화합물을 이용하는 것이 바람직하다.
알코올류로서는 분자 내에 적어도 2개 이상의 알코올성 수산기를 갖는 화합물이면 특별히 제한은 없고, 예를 들면 1,3-디옥산-5,5-디메탄올, 1,5-펜탄디올, 2,5-플랜지메탄올, 디에틸렌글리콜, 테트라에틸렌글리콜, 펜타에틸렌글리콜, 헥사에틸렌글리콜, 1,2,3-헥산트리올, 1,2,4-부탄트리올, 1,2,6-헥산트리올, 3-메틸펜탄-1,3,5-트리올, 글리세린, 트리메틸올에탄, 트리메틸올프로판, 에리트리톨, 펜타에리트리톨, 리비톨, 소르비톨, 2,4-디에틸-1,5-펜탄디올, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 1,3-부틸렌글리콜, 2-에틸-1,3-헥산디올, N-부틸디에탄올아민, N-에틸디에탄올아민, 디에탄올아민, 트리에탄올아민, N,N-비스(2-히드록시에틸)이소프로판올아민, 비스(2-히드록시메틸)이미노트리스(히드록시메틸) 메탄, N,N,N',N'-테트라키스(2-히드록시에틸)에틸렌디아민, 1,1',1'',1'''-(에틸렌디니트릴로)테트라키스(2-프로판올)을 사용할 수 있다. 그 중에서도, 3급 질소 원자를 갖는 화합물, 예를 들면 N-부틸디에탄올아민, N-에틸디에탄올아민, 트리에탄올아민, N,N-비스(2-히드록시에틸)이소프로판올아민, 비스(2-히드록시메틸)이미노트리스(히드록시메틸)메탄, N,N,N',N'-테트라키스(2-히드록시에틸)에틸렌디아민, 1,1',1'',1'''-(에틸렌디니트릴로)테트라키스(2-프로판올)은 그 밖의 화합물에 비교하여, 양호한 플럭스 활성을 나타내는 점에서 바람직하다. 양호한 플럭스 활성을 나타내는 상세한 이유는 분명하지 않지만, 알코올성 수산기에 의한 산화막 환원능과, 3급 질소 원자 상의 홀 전자에 유래하는 전자 공여성에 의한 환원능이 더불어 작용하는 것에 기인하고 있다고 추측된다. 이들 화합물은 단독으로 이용할 수도 있고, 2종 이상을 조합하여 이용할 수도 있다.
페놀류로서는 적어도 2개 이상의 페놀성 수산기를 갖는 화합물이면 특별히 제한은 없고, 예를 들면 카테콜, 레조르시놀, 하이드로퀴논, 비페놀, 디히드록시나프탈렌, 히드록시하이드로퀴논, 피로갈롤, 메틸리덴비페놀(비스페놀 F), 이소프로필리덴비페놀(비스페놀 A), 에틸리덴비페놀(비스페놀 AD), 1,1,1-트리스(4-히드록시페닐)에탄, 트리히드록시벤조페논, 트리히드록시아세토페논, 폴리p-비닐페놀을 들 수 있다. 또한, 적어도 2개 이상의 페놀성 수산기를 갖는 화합물로서, 페놀성 수산기를 분자 내에 적어도 1개 이상 갖는 화합물로부터 선택되는 적어도 1종 이상의 화합물과 할로메틸기, 알콕시메틸기 또는 히드록실메틸기를 분자 내에 2개 갖는 방향족 화합물, 디비닐벤젠 및 알데히드류로부터 선택되는 적어도 1종 이상의 화합물과의 중축합물도 사용할 수 있다. 페놀성 수산기를 분자 내에 적어도 1개 이상 갖는 화합물로서는, 예를 들면 페놀, 알킬페놀, 나프톨, 크레졸, 카테콜, 레조르시놀, 하이드로퀴논, 비페놀, 디히드록시나프탈렌, 히드록시하이드로퀴논, 피로갈롤, 메틸리덴비페놀(비스페놀 F), 이소프로필리덴비페놀(비스페놀 A), 에틸리덴비페놀(비스페놀 AD), 1,1,1-트리스(4-히드록시페닐)에탄, 트리히드록시벤조페논, 트리히드록시아세토페논, 폴리p-비닐페놀을 들 수 있다. 또한, 할로메틸기, 알콕시메틸기 또는 히드록실메틸기를 분자 내에 2개 갖는 방향족 화합물로서는, 예를 들면 1,2-비스(클로로메틸)벤젠, 1,3-비스(클로로메틸)벤젠, 1,4-비스(클로로메틸)벤젠, 1,2-비스(메톡시메틸)벤젠, 1,3-비스(메톡시메틸)벤젠, 1,4-비스(메톡시메틸)벤젠, 1,2-비스(히드록시메틸)벤젠, 1,3-비스(히드록시메틸)벤젠, 1,4-비스(히드록시메틸)벤젠, 비스(클로로메틸)비페닐, 비스(메톡시메틸)비페닐을 들 수 있다. 알데히드류로서는, 예를 들면 포름알데히드(그의 수용액으로서 포르말린), 파라포름알데히드, 트리옥산, 헥사메틸렌테트라민을 들 수 있다. 중축합물로서는, 예를 들면 페놀과 포름알데히드의 중축합물인 페놀 노볼락 수지, 크레졸과 포름알데히드와의 중축합물인 크레졸 노볼락 수지, 나프톨류와 포름알데히드와의 중축합물인 나프톨 노볼락 수지, 페놀과 1,4-비스(메톡시메틸)벤젠과의 중축합물인 페놀아르알킬 수지, 비스페놀 A와 포름알데히드의 중축합물, 페놀과 디비닐벤젠과의 중축합물, 크레졸과 나프톨과 포름알데히드의 중축합물을 들 수 있고, 이들 중축합물을 고무 변성한 것이나 분자 골격 내에 아미노트리아진 골격이나 디시클로펜타디엔 골격을 도입한 것일 수도 있다. 또한, 이들 페놀성 수산기를 갖는 화합물을 알릴화함으로써 액상한 것으로서, 알릴화 페놀 노볼락 수지, 디알릴비스페놀 A, 디알릴비스페놀 F, 디알릴비페놀 등을 들 수 있다. 이들 화합물은 단독으로 이용할 수도 있고, 2종 이상을 조합하여 이용할 수도 있다.
카르복실산류로서는 지방족 카르복실산, 방향족 카르복실산의 어느 것일 수도 있다. 지방족 카르복실산으로서는, 예를 들면 말론산, 메틸말론산, 디메틸말론산, 에틸말론산, 알릴말론산, 2,2'-티오디아세트산, 3,3'-티오디프로피온산, 2,2'-(에틸렌디티오)디아세트산, 3,3'-디티오디프로피온산, 2-에틸-2-히드록시부티르산, 디티오디글리콜산, 디글리콜산, 아세틸렌디카르복실산, 말레산, 말산, 2-이소프로필말산, 타르타르산, 이타콘산, 1,3-아세톤디카르복실산, 트리카르발린산, 뮤콘산, β-히드로뮤콘산, 숙신산, 메틸숙신산, 디메틸숙신산, 글루타르산, α-케토글루타르산, 2-메틸글루타르산, 3-메틸글루타르산, 2,2-디메틸글루타르산, 3,3-디메틸글루타르산, 2,2-비스(히드록시메틸)프로피온산, 시트르산, 아디프산, 3-tert-부틸아디프산, 피멜산, 페닐옥살산, 페닐아세트산, 니트로페닐아세트산, 페녹시아세트산, 니트로페녹시아세트산, 페닐티오아세트산, 히드록시페닐아세트산, 디히드록시페닐아세트산, 만델산, 히드록시만델산, 디히드록시만델산, 1,2,3,4-부탄테트라카르복실산, 수베르산, 4,4'-디티오디부티르산, 신남산, 니트로신남산, 히드록시신남산, 디히드록시신남산, 쿠마린산, 페닐피루브산, 히드록시페닐피루브산, 카페산, 호모프탈산, 톨릴아세트산, 페녹시프로피온산, 히드록시페닐프로피온산, 벤질옥시아세트산, 페닐락트산, 트로프산, 3-(페닐술포닐)프로피온산, 3,3-테트라메틸렌글루타르산, 5- 옥소아젤라산, 아젤라산, 페닐 숙신산, 1,2-페닐렌디아세트산, 1,3-페닐렌디아세트산, 1,4-페닐렌디아세트산, 벤질말론산, 세박산, 도데칸이산, 운데칸이산, 디페닐아세트산, 벤질산, 디시클로헥실아세트산, 테트라데칸이산, 2,2-디페닐프로피온산, 3,3-디페닐프로피온산, 4,4-비스(4-히드록시페닐)발레르산, 피말산, 파라스토린산, 이소피마르산, 아비에트산, 디히드로아비에트산, 네오아비에트산, 아가트산을 들 수 있다. 방향족 카르복실산으로서는, 예를 들면 벤조산, 2-히드록시벤조산, 3-히드록시벤조산, 4-히드록시벤조산, 2,3-디히드록시벤조산, 2,4-디히드록시벤조산, 2,5-디히드록시벤조산, 2,6-디히드록시벤조산, 3,4-디히드록시벤조산, 2,3,4-트리히드록시벤조산, 2,4,6-트리히드록시벤조산, 3,4,5-트리히드록시벤조산, 1,2,3-벤젠트리카르복실산, 1,2,4-벤젠트리카르복실산, 1,3,5-벤젠트리카르복실산, 2-[비스(4-히드록시페닐)메틸]벤조산, 1-나프토산, 2-나프토산, 1-히드록시-2-나프토산, 2-히드록시-1-나프토산, 3-히드록시-2-나프토산, 6-히드록시-2-나프토산, 1,4-디히드록시-2-나프토산, 3,5-디히드록시-2-나프토산, 3,7-디히드록시-2-나프토산, 2,3-나프탈렌디카르복실산, 2,6-나프탈렌디카르복실산, 2-페녹시벤조산, 비페닐-4-카르복실산, 비페닐-2-카르복실산, 2-벤조일벤조산을 들 수 있다. 이들 중에서도, 보존 안정성이나 입수 용이함의 관점에서, 숙신산, 말산, 이타콘산, 2,2-비스(히드록시메틸)프로피온산, 아디프산, 3,3'-티오디프로피온산, 3,3'-디티오디프로피온산, 1,2,3,4-부탄테트라카르복실산, 수베르산, 세박산, 페닐숙신산, 도데칸이산, 디페닐아세트산, 벤질산, 4,4-비스(4-히드록시페닐)발레르산, 아비에트산, 2,5-디히드록시벤조산, 3,4,5-트리히드록시벤조산, 1,2,4-벤젠트리카르복실산, 1,3,5-벤젠트리카르복실산, 2-[비스(4-히드록시페닐)메틸]벤조산을 이용하는 것이 바람직하다. 이들 화합물은 단독으로 이용할 수도 있고, 2종 이상을 조합하여 이용할 수도 있다.
또한 플럭스제로서는 실온에서 액상이거나 고형이라도 상관없지만, 보존 안정성의 관점에서 실온에서 고형의 화합물을 이용하는 것이 바람직하다.
열 경화 수지 조성물 중의 플럭스제의 함유량은 열 경화성 수지 100 질량부에 대하여, 예를 들면 1 내지 10 질량부로 할 수 있다.
무기 충전재는 평균 입경이 100 nm 이하(바람직하게는 75 nm 이하)의 무기 충전재, 및 평균 입경이 100 nm보다 큰(바람직하게는 150 nm보다 큰) 무기 충전재를 포함한다. 여기서 말하는 평균 입경이란, 입도 분포계로 측정한 메디안 직경을 가리킨다.
무기 충전재의 재질로서는, 예를 들면 유리, 이산화규소(실리카), 산화알루미늄(알루미나), 규소와 알루미늄의 복합 산화물(멀라이트), 산화티탄(티타니아), 규소와 티탄의 복합 산화물, 산화마그네슘, 이산화지르코늄(지르코니아), 산화세륨(세리아), 카본 블랙, 마이커, 황산바륨, 질화붕소를 들 수 있다. 그 중에서도, 실리카, 알루미나, 멀라이트, 규소와 티탄의 복합 산화물, 질화붕소가 불순물의 관점에서, 특히 바람직하다. 또한, 형상으로서는 파쇄상, 진구상, 인편상, 침상 등이 있지만, 분산성의 관점에서, 진구상인 것이 바람직하다.
무기 충전재는 표면 처리되어 있지 않은 것이거나, 실란 커플링제 등으로 미리 표면 처리된 것일 수도 있지만, 분산성을 향상시키기 위해서, 적어도 평균 입경이 100 nm 이하인 무기 충전재는 표면 처리된 것을 이용하는 것이 바람직하다. 표면 처리에 의해서, 무기 충전재 표면에 도입되는 관능기로서는, 예를 들면 알킬기, 비닐기, 아크릴기, 메타크릴기, 아미노기, 우레이도기, 페닐기, 글리시딜기, 아닐리노기, 이소시아누르기, 스티릴기를 들 수 있고, 그 중에서도 알킬기, 아크릴기, 페닐기, 글리시딜기는 분산성의 관점에서 바람직하다. 또한, 표면 처리에 이용되는 실란 커플링제로서는, 예를 들면 비닐트리메톡시실란, 3-머캅토프로필트리메톡시실란, 3-아크릴옥시프로필트리메톡시실란, 3-메타크릴옥시프로필트리메톡시실란, 3-글리시독시프로필트리메톡시실란, 3-글리시독시프로필메틸디메톡시실란, 3-아미노프로필트리메톡시실란, 3-(2-아미노에틸)아미노프로필트리메톡시실란, 3-(2-아미노에틸)프로필메틸디메톡시실란, 3-아닐리노프로필트리메톡시실란, 3-아닐리노프로필트리메톡시실란, 3-우레이도프로필트리메톡시실란, 메틸트리메톡시실란, 디메틸디메톡시실란, 트리메틸메톡시실란, 메틸트리페녹시실란, n-프로필트리메톡시실란, n-부틸트리메톡시실란, 이소부틸트리메톡시실란, n-헥실트리메톡시실란, 시클로헥실트리메톡시실란, n-옥틸트리메톡시실란, n-데실트리메톡시실란, 1,6-비스(트리메톡시실릴)헥산, 페닐트리메톡시실란, 디페닐디메톡시실란, p-스티릴트리메톡시실란, 2-(3,4에폭시시클로헥실)에틸트리메톡시실란, N-페닐-3-아미노프로필트리메톡시실란, 1,3,5-N-트리스(트리메톡시실릴프로필)이소시아누레이트를 들 수 있다.
무기 충전재의 배합량으로서는 열 경화성 수지 조성물 전체의 30 내지 80 중량％가 바람직하고, 40 내지 70 중량％가 보다 바람직하고, 40 내지 65 중량％가 더욱 바람직하다. 배합량이 30 중량％ 미만이면, 열 팽창 계수가 커져, 신뢰성이 저하될 우려가 있고, 80 중량％를 초과하면, 열 경화성 수지 조성물의 점도가 너무 높아져, 접속 신뢰성이 저하되거나, 필름상 열 경화성 수지 조성물의 경우에는 취약해져 취급성이 저하될 경우가 있다.
평균 입경이 100 nm 이하인 무기 충전재의 배합량은 무기 충전재 전체의 10 내지 90 중량％인 것이 바람직하고, 20 내지 90 중량％인 것이 보다 바람직하고, 30 내지 90 중량％인 것이 더욱 바람직하다. 10 중량％ 미만이면, 접착력을 향상시키는 효과가 저하되는 경우가 있다. 90 중량％를 초과하면 열 경화성 수지 조성물의 점도가 너무 높아져, 접속 신뢰성이 저하되거나, 필름상 열 경화성 수지 조성물의 경우에는 취약해져 취급성이 저하되는 경우가 있다.
또한, 후술하는 바와 같이 다이싱 라인이나 접속시의 위치 정렬을 행하기 위한 기준 마크를, 열 경화성 수지 조성물층을 통해서 인식하는 할 수 있도록 하기 위해서는 평균 입경이 100 nm 이하인 무기 충전재의 배합량은 무기 충전재 전체의 45 중량％ 이상인 것이 바람직하고, 50 중량％ 이상인 것이 보다 바람직하다.
또한, 평균 입경이 100 nm 이하인 무기 충전재의 평균 입경의 하한치로서는 특별히 한정되지 않지만, 분산성이나 취급성을 고려하여, 10 nm 이상인 것이 바람직하다. 또한, 평균 입경이 100 nm 초과인 무기 충전재의 평균 입경의 상한치는 10 μm인 것이 바람직하고, 보다 바람직하게는 5 μm이다. 평균 입경이 10 μm를 초과하면, 반도체칩과 기판의 간격보다도 커지는 경우가 있고, 반도체칩을 접속할 때에, 반도체칩에 손상이 발생할 우려가 있다.
평균 입경이 100 nm 이하인 무기 충전재의 입경 분포는, 예를 들면 30 내지 200 nm로 할 수 있고, 평균 입경이 100 nm 초과인 무기 충전재의 입경 분포는, 예를 들면 100 내지 2000 nm로 할 수 있다.
평균 입경이 100 nm 이하인 무기 충전재를 배합함으로써, 접착력이 향상되는 기구는 명확하게 되어 있지 않지만, 평균 입경이 100 nm 이하의 작은 충전재가 그것 이외의 무기 충전재 사이의 간극에 충전됨으로써, 경화물 중의 충전재 충전 밀도가 향상되는 것이나 열 경화성 수지와 무기 충전재의 접촉하는 면적이 증대함으로써, 경화물의 벌크 강도가 향상되는 것이 관계하고 있다고 생각된다.
또한, 열 경화성 수지 조성물에는 실란 커플링제, 티탄 커플링제, 산화 방지제, 레벨링제, 이온 트랩제 등의 첨가제를 배합할 수도 있다. 이들은 단독으로 이용할 수도 있고, 2종 이상을 조합할 수도 있다. 배합량에 대해서는 각 첨가제의 효과가 발현하도록 조정할 수 있다.
열 경화성 수지 조성물은 실온에서 페이스트상이거나, 필름상이라도 상관없지만, 취급성의 관점에서 필름상인 것이 바람직하다.
열 경화성 수지 조성물은 필름상으로 형성하기 위한 열 가소성 수지를 포함하고 있을 수도 있다. 열 가소성 수지로서는 페녹시 수지, 폴리이미드 수지, 폴리아미드 수지, 폴리카르보디이미드 수지, 페놀 수지, 시아네이트에스테르 수지, 아크릴 수지, 폴리에스테르 수지, 폴리에틸렌 수지, 폴리에테르술폰 수지, 폴리에테르이미드 수지, 폴리비닐아세탈 수지, 폴리비닐부티랄 수지, 우레탄 수지, 폴리우레탄이미드 수지, 아크릴 고무 등을 들 수 있으며, 그 중에서도 내열성 및 필름 형성성이 우수한 페녹시 수지, 폴리이미드 수지, 폴리비닐부티랄 수지, 폴리우레탄이미드 수지, 아크릴 고무 등이 바람직하고, 페녹시 수지, 폴리이미드 수지가 보다 바람직하다. 그의 중량 평균 분자량으로서는 5000보다 큰 것이 바람직하지만, 보다 바람직하게는 10000 이상이고, 또한 바람직하게는 20000 이상이다. 중량 평균 분자량이 5000 이하의 경우에는 필름 형성능이 저하되는 경우가 있다. 또한, 중량 평균 분자량은 GPC(Gel Permeation Chromatography; 겔 투과 크로마토그래피)를 이용하여, 폴리스티렌 환산으로 측정한 값이다. 또한, 이들 열 가소성 수지는 단독 또는 2종 이상의 혼합체나 공중합체로서 사용할 수도 있다.
열 경화 수지 조성물 중의 열 가소성 수지의 함유량은 열 경화성 수지 100 질량부에 대하여, 예를 들면 0 내지 300 질량부로 할 수 있다.
열 경화성 수지 조성물의 250 ℃에서의 점도는 100 Paㆍs 이하인 것이 바람직하다. 100 Paㆍs보다 점도가 높으면, 접속 신뢰성이 저하될 우려가 있다. 또한, 250 ℃에서의 점도의 하한치는 특별히 제한되지 않지만, 0.1 Paㆍs 이상이 바람직하고, 0.5 Paㆍs 이상이 보다 바람직하다. 점도가 0.1 Paㆍs보다 작으면, 반도체칩과 기판을 접속할 때에, 열 경화성 수지 조성물이 반도체칩의 측면을 기어 올라, 접속 장치에 부착될 우려가 있다.
열 경화성 수지 조성물의 250 ℃에서의 겔화 시간은 1 내지 30 초인 것이 바람직하고, 보다 바람직하게는 1 내지 20 초이고, 또한 바람직하게는 3 내지 15 초이다. 1 초보다 짧으면, 땜납이 용융하기 전에 경화되어 버려, 접속 신뢰성이 저하될 우려가 있고, 30 초보다 길면 생산성이 저하되거나, 경화가 불충분하게 되어 접속 신뢰성이 저하될 우려가 있다. 또한, 겔화 시간은 열 경화성 수지 조성물을 250 ℃로 설정한 열판 상에 놓고, 스파츄라 등으로 교반하여, 교반 불능이 되기까지의 시간을 가리킨다.
열 경화성 수지 조성물의 경화물에 있어서, 유리 전이 온도 이하의 평균 선 팽창 계수는 60×10-6/℃ 이하인 것이 바람직하고, 55×10-6/℃ 이하인 것이 보다 바람직하고, 50×10-6/℃ 이하인 것이 더욱 바람직하다. 열 팽창 계수가 60×10-6/℃보다 큰 경우, 냉열 사이클 시험에 있어서, 수지의 팽창과 수축에 의해서 발생하는 응력이 커져, 접속 신뢰성이 저하될 우려가 있다.
열 경화성 수지 조성물은 열 경화성 수지, 경화제, 플럭스제, 무기 충전재, 및 기타 첨가제를 유성형 믹서, 분쇄기, 비드밀, 3축 롤 등을 이용하여 교반 혼합함으로써 제작할 수 있다.
또한 필름상으로 형성하는 경우, 열 가소성 수지, 열 경화성 수지, 경화제, 플럭스제, 무기 충전재, 및 기타 첨가제를 톨루엔, 아세트산에틸, 메틸에틸케톤, 시클로헥사논, N-메틸피롤리돈 등의 유기 용매 중에서 유성형 믹서나 비드밀을 이용하여 혼합함으로써 바니시를 제작하고, 그의 바니시를 나이프 코터나 롤 코터를 이용하여, 이형 처리가 실시된 필름 기재 상에 도포한 후, 유기 용매를 건조 제거함으로써 제조할 수 있다.
이형 처리가 실시된 필름 기재로서는 폴리에틸렌테레프탈레이트, 폴리우레탄, 폴리염화비닐, 폴리비닐아세테이트, 폴리비닐부티랄, 폴리올레핀 등을 들 수 있다.
무기 충전재를 배합할 때에는 분체인 것을 이용할 수도 있고, 용제 중에 분산시킨 슬러리를 이용할 수도 있고, 열 경화성 수지나 경화제에 분산시켜 마스터 배치화한 것을 이용할 수도 있고, 열 경화성 수지를 용제에 녹인 바니시 중에 분산시킨 것을 이용할 수도 있다. 특히, 평균 입경이 100 nm 이하인 무기 충전재를 이용하는 경우에는 취급성의 관점에서, 용제 중에 분산시킨 슬러리나, 열 경화성 수지나 경화제에 분산시켜 마스터 배치화한 것이나, 열 경화성 수지를 용제에 녹인 바니시 중에 분산시킨 것을 이용하는 것이 바람직하다.
실온에서 페이스트상의 열 경화성 수지 조성물은 디스펜스나 인쇄에 의해서 반도체칩이나 기판에 공급하는 것이 가능하고, 실온에서 필름상의 열 경화성 수지 조성물로서는 소정의 크기로 추출한 것을 반도체칩이나 기판에 반도체칩 또는 기판에 첩부함으로써 공급할 수 있다.
또한, 반도체 웨이퍼의 범프 형성면에, 열 경화성 수지 조성물층을 형성한 후, 반도체칩에 개편화함으로써, 상기 열 경화성 수지 조성물을 반도체칩의 범프 형성면에 공급하는 것이 가능하다. 이 방법에 의해서 상기 열 경화성 수지 조성물이 공급된 복수의 반도체칩을 일괄로 제작하는 것이 가능하게 되기 때문에, 생산성의 향상이 기대된다.
반도체 웨이퍼의 범프 형성면에 열 경화성 수지 조성물층을 형성하는 방법으로서는, 페이스트상인 것을 스핀 코팅이나 인쇄에 의해서 도포하는 방법, 필름상인 것을 라미네이트하는 방법을 사용할 수 있지만, 취급성이나 작업성의 관점에서 필름상인 것을 라미네이트하는 방법이 바람직하다. 필름상의 열 경화성 수지 조성물을 반도체 웨이퍼의 범프 형성면에 라미네이트하기 위해서는, 핫 롤 라미네이터나 진공 라미네이터를 사용할 수 있다.
반도체 웨이퍼의 범프 형성면에 열 경화성 수지 조성물층을 형성한 경우, 다이싱 라인이나 접속시의 위치 정렬을 행하기 위한 기준 마크를 열 경화성 수지 조성물층을 통해서 인식하기 위해서, 열 경화성 수지 조성물에는 광 투과성이 필요하고, 555 nm의 가시광에 대하여 10％ 이상의 투과율을 나타내는 것이 바람직하다.
범프 형성면에 열 경화성 수지 조성물층이 형성된 반도체 웨이퍼를 반도체칩에 개편화하기 위해서는 블레이드 다이싱, 레이저 다이싱, 스텔스 다이싱 등에 의해서 행할 수 있다. 또한, 범프 형성면에 열 경화성 수지 조성물층이 형성된 반도체 웨이퍼를, 반도체 웨이퍼의 범프 형성면과 반대측의 면을 다이싱 테이프에 접합시켜 다이싱 장치에 고정할 수도 있고, 열 경화성 수지 조성물층이 다이싱 테이프에 접하도록 접합시켜, 다이싱 장치에 고정할 수도 있다.
또한, 반도체 웨이퍼로서는 백 그라인드 가공에 의해서 미리 소정의 두께로 박화 가공한 것을 이용할 수도 있고, 백 그라인드 가공하기 전의 반도체 웨이퍼의 범프 형성면에 열 경화성 수지 조성물층을 형성하여, 백 그라인드 테이프를 열 경화성 수지 조성물층과 접하도록 접합시켜 범프 형성면과 반대측의 면에서 백 그라인드에 의해서 반도체 웨이퍼를 소정의 두께로 박화 가공할 수도 있다. 또한, 백 그라인드 가공하기 전의 반도체 웨이퍼의 다이싱 라인에 따라서, 다이싱 장치에 의해 반-절단(half-cut) 가공에 의해서 홈을 형성한 후, 범프 형성면에 열 경화성 수지 조성물층을 형성하고, 백 그라인드 테이프를 열 경화성 수지 조성물층과 접하도록 접합시켜 범프 형성면과 반대측의 면에서 백 그라인드에 의해서 상기 구를 노출시켜, 반도체 웨이퍼를 박화함과 동시에, 반도체칩에 개편화할 수도 있다.
또한, 열 경화성 수지 조성물의 공급량은 반도체칩의 크기나 반도체칩과 기판 사이의 공극의 부피에 합쳐서, 적절히 설정된다. 특히 열 경화성 수지 조성물이 필름상인 경우, 그의 두께는 통상, 접속 전의 범프 높이의 0.5 내지 2.0배인 것이 바람직하고, 0.6 내지 1.8배인 것이 보다 바람직하고, 0.7 내지 1.7배인 것이 더욱 바람직하다. 0.5배보다도 얇으면, 수지의 미충전에 의한 공극이 발생하거나, 필름상의 열 경화성 수지 조성물을 범프가 형성된 반도체 웨이퍼에 첩부할 때에, 범프를 충분히 매립하지 않고서 범프 주변부에 기포가 잔존하여 버려, 접속시에 공극이 되어 접속 신뢰성을 저하시킬 우려가 있다. 두께가 2.0배를 초과하는 경우에는 접속시에 칩 접속 영역에서 배출된 열 경화성 수지 조성물이 반도체칩 측면을 따라 이동하여 접속 장치에 부착되어 버릴 우려가 있다.
반도체칩과 기판을 접속하기 위해서는 반도체칩과 기판을 위치 정렬한 후, 땜납 또는 주석의 융점 이상의 온도로 가열하면서 가압함으로써, 땜납 또는 주석의 표면 산화막이 플럭스제에 의해서 제거됨과 동시에, 땜납 또는 주석이 빠르게 용융하여, 범프와 기판 전극이 금속 접합된다.
가열ㆍ가압 시간으로서는 0.1 내지 20 초인 것이 바람직하고, 0.1 내지 15 초인 것이 보다 바람직하고, 0.1 내지 10 초인 것이 더욱 바람직하다. 0.1 초보다 짧은 경우에는, 범프와 전극 사이에서의 수지 배제나 땜납이나 주석의 표면 산화막의 제거가 충분히 행해지지 않고, 접속 신뢰성이 저하될 우려가 있다. 접속 시간이 20 초를 초과하는 경우에는, 생산성이 저하될 우려가 있다.
반도체칩을 기판에 누를 때의 하중으로서는 범프와 기판 전극 사이에서의 수지 배제를 행하는 데 필요한 하중을 반도체칩의 면적이나 범프 수에 의해서 적절하게 설정하지만, 반도체칩에 균열 등의 손상이 발생하지 않도록, 반도체칩의 면적에 대하여, 2 MPa 이하의 압력이 되는 것이 바람직하고, 1.5 MPa 이하의 압력인 것이 보다 바람직하고, 1 MPa 이하의 압력인 것이 더욱 바람직하다. 또한, 1 범프당 0.5 N 이하인 것이 바람직하고, 0.2 N 이하인 것이 보다 바람직하고, 0.1 N 이하인 것이 더욱 바람직하다.
또한, 열 경화성 수지 조성물에 포함되는 플럭스제의 활성 온도 이상의 온도이면서 땜납 또는 주석의 융점보다 낮은 온도에서 반도체칩을 기판에 누르는 제1 공정과, 땜납 또는 주석의 융점 이상가 되도록 가압하면서 가열을 행하여, 반도체칩과 기판을 땜납 또는 주석에 의한 금속 접합에 의해서 접속하는 제2 공정을 구비하도록 하여 접속할 수도 있다.
제1 공정은 범프와 기판 전극의 사이에서의 수지 배제를 행함과 동시에, 땜납이나 주석 표면의 산화막을 플럭스제에 의해서 환원 제거하는 것을 목적으로 하고 있고, 제1 공정에서의 가열 온도는 플럭스제가 플럭스 활성을 나타내는 온도 이상, 땜납 또는 주석의 융점보다 낮은 온도로 설정된다. 이와 같이 온도를 설정함으로써, 가열에 의해서 저점도화한 수지를 범프와 기판 전극 사이에서 배제함과 동시에, 땜납 또는 주석 표면의 산화막이 제거된 상태에서, 열 경화성 수지 조성물 중에 배치되게 되고, 재산화를 방지 가능하다. 그러나, 땜납 또는 주석의 융점 이상의 온도에는 도달하고 있지 않기 때문에 금속 접합에 의한 접속부의 형성에는 이르고 있지 않다. 또한, 실온에서 고형의 플럭스제를 이용한 경우, 플럭스 활성을 나타내기 위해서는 그의 융점이나 연화점 이상의 온도에서 액상 또는 저점도 상태가 되어, 땜납이나 주석의 표면에 균일하게 젖을 필요가 있는 점에서, 제1 공정에서의 가열 온도의 하한은 고형의 플럭스제의 융점이나 연화점이 된다. 또한, 고형의 플럭스제의 융점이나 연화점이 땜납이나 주석의 융점 이상에서는 땜납이나 주석 표면의 산화막이 제거됨과 동시에 땜납이나 주석이 용융되어 버려, 용융한 땜납이나 주석 내부에 열 경화성 수지 조성물이나 충전재가 받아들이는 트랩핑이 발생할 가능성이 있는 점에서, 고형의 플럭스제의 융점이나 연화점은 땜납 또는 주석의 융점보다 낮은 온도인 것이 바람직하다. 또한, 제1 공정을 행함으로써, 에폭시 수지와 경화제의 반응이 일부 개시하여 저분자량 성분이 고분자량화되고 있고, 제2 공정에서의 고온 접속 조건하에서 저분자량 성분이 휘발하여 발생하는 공극의 억제 효과가 기대된다.
제1 공정에서 반도체칩을 기판에 누를 때의 하중으로서는 범프와 기판 전극 사이에서의 수지 배제를 행하는 데 필요한 하중을 반도체칩의 면적이나 범프수에 의해서 적절하게 설정하지만, 반도체칩에 균열 등의 손상이 발생하지 않도록, 반도체칩의 면적에 대하여, 2 MPa 이하의 압력이 되는 것이 바람직하고, 1.5 MPa 이하의 압력인 것이 보다 바람직하고, 1 MPa 이하의 압력인 것이 더욱 바람직하다. 또한, 1 범프당 0.5 N 이하인 것이 바람직하고, 0.2 N 이하인 것이 보다 바람직하고, 0.1 N 이하인 것이 더욱 바람직하다.
제1 공정의 가열 시간은 통상 0.1 내지 20 초인 것이 바람직하고, 0.5 내지 15 초인 것이 보다 바람직하고, 1.0 내지 15 초인 것이 더욱 바람직하다. 가열 시간이 0.1 초보다 짧으면, 땜납 또는 주석 표면의 산화막이 균일하게 제거되지 않거나, 범프와 기판 전극 사이에서의 수지 배제가 불충분하게 될 우려가 있고, 가열 시간이 20 초를 초과하면 생산성이 저하될 우려가 있다. 또한, 제1 공정의 가열 온도에 있어서의 열 경화성 수지 조성물의 겔화 시간 이상으로 가열 시간을 설정하면, 제2 공정에서, 용융한 땜납 또는 주석의 유동이 겔화한 열 경화성 수지 조성물에 의해서 저해되어, 충분한 습윤성을 발현할 수 없는 우려가 있는 점에서, 가열 시간은 이용하는 열 경화성 수지 조성물의 겔화 시간에 의해서 적절하게 설정하는 것이 바람직하다.
제2 공정에서는 땜납이나 주석을 용융시켜 범프와 기판 전극을 금속 접합시키는 것을 목적으로 하고 있고, 가열 온도는 땜납 또는 주석의 융점 이상의 온도로 설정된다. 제1 공정에서 땜납 또는 주석 표면의 산화막의 제거와 범프와 기판 전극 사이의 수지 배제가 완료되어 있기 때문에, 땜납이나 주석이 빠르게 용융하여 기판 전극이나 범프 표면에 양호한 습윤성을 발현하고, 트랩핑을 억제 가능하다.
제2 공정의 가열 시간은 0.1 내지 20 초인 것이 바람직하고, 보다 바람직하게는 0.5 내지 15 초이고, 더욱 바람직한 것은 1.0 내지 15 초이다. 가열 시간이 0.1 초보다 짧으면, 땜납 또는 주석이 기판 전극이나 범프 표면에 충분히 젖지 않고 접속 신뢰성이 저하될 우려가 있고, 20 초를 초과하면 생산성이 저하될 우려가 있다. 또한, 제2 공정의 가열 온도에 있어서의 열 경화성 수지 조성물의 겔화 시간 이상으로 가열 시간을 설정함으로써, 겔화한 열 경화성 수지 조성물이 금속 접합에 의한 접속부를 보강하여, 접속 종료 후의 냉각 과정에서, 반도체칩과 기판의 열 팽창계수차에 기인하는 열 응력이 금속 접합에 의한 접속부에 집중하여 발생하는 균열 등의 접속 불량을 억제하는 효과가 기대되는 점에서, 가열 시간은 이용하는 열 경화성 수지 조성물의 겔화 시간에 의해서 적절하게 설정하는 것이 바람직하다.
제2 공정에서는 반도체칩과 기판을 누르지 않고서 행하는 것도 가능하지만, 밀봉 수지의 열 팽창에 의해서 반도체칩이 들어 올려져 접속 신뢰성이 저하되지 않 도록, 반도체칩과 기판을 가압하는 것이 바람직하다. 제2 공정에서 반도체칩을 기판에 누를 때의 하중으로서는 제1 공정과 같이 반도체칩에 손상이 발생하지 않도록, 반도체칩의 면적에 대하여, 2 MPa 이하의 압력이 되는 것이 바람직하고, 1.5 MPa 이하의 압력인 것이 보다 바람직하고, 1 MPa 이하의 압력인 것이 더욱 바람직하다. 또한, 1 범프당 0.5 N 이하인 것이 바람직하고, 0.2 N 이하인 것이 보다 바람직하고, 0.1 N 이하인 것이 더욱 바람직하다.
제1 공정 및 제2 공정을 단일의 접속 장치에서 연속하여 행할 수도 있지만, 접속 장치를 승온하거나 냉각하거나 할 필요가 있는 점에서 작업 시간이 길어져, 생산성이 저하될 경우가 있다. 한편, 제1 공정과 제2 공정을 분리하여, 별도의 접속 장치에서 각각 행함으로써, 접속 장치의 설정 온도를 일정하게 유지한 채로 작업 가능해지고, 높은 생산성을 실현할 수 있다. 또한, 승온이나 냉각 기구(펄스 히트 기구)를 구비한 접속 장치는 아니고, 일정 온도로 가열 가능한 기구(콘스탄트 히트 기구)를 구비한 접속 장치에서 행할 수 있기 때문에, 설비의 간략화가 가능해진다.
또한, 제1 공정을 행할 때에, 반도체칩과 기판의 위치 정렬을 행할 수도 있지만, 제1 공정을 행하기 전에, 반도체칩과 기판을 위치 정렬한 후, 플럭스제의 활성 온도보다도 낮은 온도이면서 열 경화성 수지 조성물이 점착성을 나타내는 온도에 있어서, 반도체칩을 기판에 임시 고정하는 공정을 행할 수도 있다. 이러한 임시 고정 공정을 설치함으로써, 복수의 반도체칩과 기판에 대해서, 제1 공정 및 제2 공정을 일괄로 행하는 것이 가능해져, 높은 생산성을 실현할 수 있다.
열 경화성 수지 조성물 중에 포함되는 수분이나 그 밖의 잔존 휘발분을 제거하여, 접속시의 공극을 억제하기 위해서, 열 경화성 수지 조성물을 기판이나 반도체칩에 공급한 후, 가열 처리를 행할 수도 있다. 가열 온도로서는 80 내지 120 ℃, 가열 시간으로서는 10초 내지 30분 행하는 것이 바람직하다. 가열 온도가 80 ℃보다 낮으면, 수분이나 잔존 휘발분을 제거하는 데 장시간을 요하여, 생산성이 저하될 우려가 있고, 120 ℃보다 높으면, 열 경화성 수지 조성물의 경화 반응이 진행되어, 증점하여 버려, 접속 신뢰성이 저하될 우려가 있다. 가열 시간이 10초보다 짧으면 수분을 제거하는 효과가 충분하지 않고, 접속시에 공극이 발생할 우려가 있고, 30분보다 길면 생산성이 저하된다. 또한, 수분이나 잔존 휘발분이 1％ 이하가 되도록, 가열 처리 조건을 설정함으로써, 접속시의 공극을 효과적으로 억제하는 것이 가능해진다.
또한, 열 경화성 수지 조성물을 기판이나 반도체칩에 공급하여, 상기 가열 처리를 행한 후, 재차 공기 중의 수분을 흡수하여 버리지 않도록, 열 경화성 수지 조성물을 공급한 기판이나 반도체칩을 실온보다 높은 온도로 유지하여 놓는 것이 바람직하고, 50 내지 60 ℃로 유지하여 놓는 것이 바람직하다.
또한, 접속 신뢰성을 높이기 위해서, 반도체칩과 기판을 접속한 후, 가열 오븐 등에서 가열 처리하여, 열 경화성 수지 조성물의 경화를 추가로 진행시킬 수도 있다.
반도체칩과 기판을 접속하는 장치로서는 통상의 플립칩 본더를 사용할 수 있다. 또한, 반도체칩과 기판의 위치 정렬 및 반도체칩을 기판에 임시 고정하는 공정을 행하는 데 플립칩 본더를 이용하여, 제1 공정과 제2 공정을 가압, 가열 기구를 구비한 열 압착 장치에서 행할 수도 있다.
반도체칩으로서는 특별히 한정은 없고, 실리콘, 게르마늄 등의 원소 반도체, 갈륨비소, 인듐인 등의 화합물 반도체 등, 각종 반도체를 사용할 수 있다.
반도체칩에 형성되어 있는 범프로서는 땜납 범프, 구리 범프, 구리 필라 선단에 땜납 또는 주석층이 형성된 구조의 범프, 금 범프를 사용할 수 있다. 땜납으로서는 Sn-37Pb(융점 183 ℃)를 이용할 수도 있지만, 환경으로의 영향을 고려하여, Sn-3.5Ag(융점 221 ℃), Sn-2.5Ag-0.5Cu-1Bi(융점 214 ℃), Sn-0.7Cu(융점 227 ℃), Sn-3Ag-0.5Cu(융점 217 ℃), Sn-92Zn(융점 198 ℃) 등의 납 프리 땜납을 이용하는 것이 바람직하다. 또한, 미세 접속화로의 대응으로부터, 구리 범프나 구리 필라 선단에 땜납 또는 주석층이 형성된 구조의 범프가 바람직하다.
기판으로서는 통상의 회로 기판일 수도 있고, 또한 반도체칩일 수도 있다. 회로 기판의 경우, 유리 에폭시, 폴리이미드, 폴리에스테르, 세라믹 등의 절연 기판 표면에 형성된 구리 등의 금속층이 불필요한 개소를 에칭 제거하여 배선 패턴이 형성된 것, 절연 기판 표면에 구리 도금 등에 의해서 배선 패턴을 형성한 것, 절연 기판 표면에 도전성 물질을 인쇄하여 배선 패턴을 형성한 것 등을 사용할 수 있다.
배선 패턴의 표면에는 금층, 땜납층, 주석층, 방청 피막층 중에서 선택되는 1종의 표면 처리층이 형성되어 있는 것이 바람직하다. 금층 및 주석층은 무전해 또는 전해 도금에 의해서 형성하는 것이 가능하다. 땜납층은 도금에 의해서 형성할 수도 있고, 땜납 페이스트를 인쇄에 의해서 도포한 후, 가열 용융하는 방법이나, 미세한 땜납 입자를 배선 패턴 상에 배치하여 가열 용융하는 방법으로 형성 가능하다. 방청 피막층은 프리플럭스라고도 불리고, 전용의 약액 중에 기판을 침지함으로써, 구리 등으로 형성된 배선 패턴 표면의 산화막을 제거함과 동시에, 표면에 유기 성분으로 이루어지는 방청 피막을 형성할 수 있어, 땜납이나 주석에 대한 양호한 습윤성을 확보 가능한 것과 미세 접속화로의 대응으로부터 바람직하다. 또한, 반도체칩에 형성되어 있는 범프가 금 범프인 경우, 금속 접합부를 형성하기 위해서, 땜납층 또는 주석층이 형성되어 있는 것이 필수가 된다.
다음으로, 본 발명의 열 경화성 수지 조성물을 이용하여 제조되는 반도체 장치에 대해서 설명한다.
도 1은 본 발명에 따른 반도체 장치의 일실시 형태를 나타내는 모식 단면도이다. 도 1에 나타내는 반도체 장치 (10)은 회로 기판 (7)과, 반도체칩 (5)와, 회로 기판 (7)과 반도체칩 (5) 사이에 배치된 밀봉 수지 (6)을 구비한다. 밀봉 수지 (6)은 본 발명의 열 경화성 수지 조성물의 경화물로 이루어져 회로 기판 (7)과 반도체칩 (5) 사이의 공극을 밀봉하고 있다. 회로 기판 (7)은 인터포저 등의 기판과, 이 기판의 한쪽면 상에 설치된 배선 (4)를 구비한다. 회로 기판 (7)의 배선(전극) (4)와 반도체칩 (5)와는, 반도체칩 (5) 상에 설치된 복수의 범프 (3)에 의해서 전기적으로 접속되어 있다. 또한, 회로 기판 (7)은 배선 (4)가 설치된 면과 반대측의 면에 전극 패드 (2)와, 전극 패드 (2) 상에 설치된 땜납볼 (1)을 갖고 있고, 다른 회로 부재와의 접속이 가능해지고 있다.
본 발명의 열 경화성 조성물을 이용하여 제조되는 반도체 장치로서는 인터포저라고 불리는 기판 상에 반도체칩이 탑재된 구조의 CSP(칩 크기 패키지)나 BGA(볼 그리드 어레이), 반도체칩 상에 별도의 반도체칩이 탑재된 구조의 CoC(칩온칩), 관통 전극에 의해서 복수의 반도체칩이 3차원적으로 적층된 구조의 3D 패키지 등을 들 수 있다.
<실시예>
이하, 실시예 및 비교예에 의해 본 발명을 설명하지만, 본 발명의 범위는 이들에 의해서 한정되는 것은 아니다.
(실시예 1 내지 6 및 비교예 1 내지 3)
표 1에 나타내는 조성에 기초하여, 무기 충전재가 메틸에틸케톤 중에 분산된 슬러리(충전재 농도 51 중량％) 중에, 각 재료를 고형분 농도가 50 내지 70 중량％가 되도록 용해 혼합한 바니시를 제작하였다. 이 바니시를 비드밀로 분산 처리한 후, 세퍼레이터 필름(PET 필름) 상에 나이프 코터를 이용하여 도포하고, 70 ℃의 오븐에서 10분간 건조시킴으로써, 두께 25 내지 30 μm의 필름상 열 경화성 수지 조성물을 제작하였다.
Figure 112012096877509-pat00001
(원재료)
페녹시 수지: ε-카프로락톤 변성 페녹시 수지 PKCP80(Inchem Corporation 제조, 제품명)
에폭시 수지: 트리스페놀메탄형 다관능 에폭시 수지 EP1032H60(재팬 에폭시 레진 가부시끼가이샤 제조, 제품명)
산무수물: 3,4-디메틸-6-(2-메틸-1-프로페닐)-4-시클로헥센-1,2-디카르복실산무수물과 1-이소프로필-4-메틸비시클로-[2.2.2]옥트-5-엔-2,3-디카르복실산무수물의 혼합물 YH307(재팬 에폭시 레진 가부시끼가이샤 제조, 제품명)
플럭스제: 아디프산(시그마 알드리치 제조, 제품명, 융점 152 ℃)
경화 촉진제: 테트라(n-부틸)포스포늄테트라페닐보레이트 PX-4PB(닛본 가가꾸 고교 가부시끼가이샤 제조, 제품명)
무기 충전재 1: 구상 실리카 SE2050SEE(애드마텍스 가부시끼가이샤 제조, 제품명, 평균 입경 0.5 μm, 표면에 글리시딜기를 갖는 실리카)
무기 충전재 2: 구상 실리카 SE2050(애드마텍스 가부시끼가이샤 제조, 제품명, 평균 입경 0.5 μm, 표면 미처리 실리카)
무기 충전재 3: 구상 실리카 SE1050SEE(애드마텍스 가부시끼가이샤 제조, 제품명, 평균 입경 0.2 μm, 표면에 글리시딜기를 갖는 실리카)
무기 충전재 4: 구상 나노 실리카 애드마나노(애드마텍스 가부시끼가이샤 제조, 제품명, 평균 입경 50 nm, 표면에 페닐기를 갖는 실리카)
커플링제: 3-글리시독시프로필트리메톡시실란 SH6040(도레이ㆍ다우 코닝ㆍ실리콘 가부시끼가이샤 제조, 제품명)
(점도 측정)
점도는 평행판 플라스토미터법에 기초하여, 수학식 1 및 수학식 2에 따라서, 이하의 절차로 측정하였다.
15 mm각(角)(두께 0.7 mm)의 유리판 상에 직경 6 mm의 원형으로 펀칭한 필름상 열 경화성 수지 조성물을 첩부하고, 세퍼레이터 필름을 박리한 후, 산화막 부착 실리콘칩(크기 12 mm각, 두께 0.55 mm)의 산화막면이 필름상 열 경화성 수지 조성물에 접하도록 배치한 것을 준비하였다. 이것을 플립칩 본더 FCB3(파나소닉 팩토리 솔루션즈 제조, 제품명)에 배치하여, 헤드 온도 290 ℃, 스테이지 온도 50 ℃, 하중 14 N, 가압 시간 5 초(도달 250 ℃)의 조건으로 열 압착하였다. 수지 부피를 일정하다고 가정하면 수학식 2의 관계가 성립되는 점에서, 가압 후의 반경을 현미경으로 측정하여, 수학식 1에 따라서, 250 ℃에서의 점도를 산출하였다.
<수학식 1>
Figure 112012096877509-pat00002
η: 점도(Paㆍs)
F: 하중(N)
t: 가압 시간(초)
Z: 가압 후의 수지 두께(m)
ZO: 가압 전의 수지 두께(m)
V: 수지의 부피(㎥)
<수학식 2>
Z/Z0=(rO/r)2
Z0: 가압 전의 수지 두께
Z: 가압 후의 수지 두께
r0: 가압 전의 수지의 반경(직경 6 mm에서 펀칭하고 있기 때문에, 3 mm)
r: 가압 후의 수지의 반경
(겔화 시간 측정 방법)
250 ℃의 열판 상에 세퍼레이터를 박리한 필름상 열 경화성 수지 조성물을 배치하여, 스파츄라로 교반 불능이 되기까지의 시간을 겔화 시간으로 하였다.
(평균 선 팽창 계수 측정)
필름상 열 경화성 수지 조성물을 175 ℃에서 2시간 가열 처리하여 얻은 경화물을 폭 3 mm, 길이 40 mm의 크기로 추출한 것을 준비하고, 세이코 인스트루먼트사 제조 TMA/SS6000(제품명)을 이용하여, 처크 사이 거리 20 mm, 측정 온도 범위 0 내지 300 ℃, 승온 속도 5 ℃/분, 필름 단면적에 대하여 0.5 MPa가 되는 인장 하중의 조건에서 측정을 행하여, 유리 전이 온도 이하의 평균 선 팽창 계수를 측정하였다.
(접착력 측정 방법)
5 mm각으로 펀칭한 필름상 열 경화성 수지 조성물을 5 mm각의 산화막 부착 실리콘칩(두께 550 μm)의 산화막 형성면에 첩부하여, 세퍼레이터 필름을 박리한 후, 12 mm각의 실리콘칩(#2000 마무리, 두께 550 μm)에 필름상 열 경화성 수지 조성물이 접하도록 배치하고, 압력 0.5 MPa, 온도 190 ℃, 시간 10초간으로 압착한 후, 압력 0.5 MPa, 온도 180 ℃, 시간 10초간 압착하였다. 또한, 175 ℃의 오븐 중에서 2시간 가열 처리한 후, 85 ℃/상대 습도 60％의 항온 항습조에 24시간 방치하였다. 이것을 260 ℃의 열판 상에 20초 방치한 후, Dagy사 제조 본드 테스터 시리즈 4000(제품명)으로 공유 속도 50 μm/초로 전단 강도를 측정하였다. 얻어진 전단 강도를 접착 면적인 25 ㎟로 나눈 값을 접착력으로서 산출하였다.
(광 투과율 측정 방법)
세퍼레이터 상에 형성된 두께 30 μm의 필름상 열 경화성 수지 조성물과 세퍼레이터 단체를 준비하여, 각각 30 mm×30 mm의 크기로 추출한 후, 가부시끼가이샤 히다치 하이테크놀로지사 제조 분광 광도계 U-3310의 샘플 부착부에 세퍼레이터 상에 형성된 필름상 열 경화성 수지 조성물을, 기준 부착부에 세퍼레이터 단체를 설치하여, 400 내지 800 nm의 파장 영역에서, 스캔 속도 300 nm/분으로 광 투과율을 측정하고, 555 nm에서의 광 투과율을 읽어내었다.
(반도체칩과 기판의 접속 방법 1)
구리 필라 선단에 납 프리 땜납층(Sn-3.5Ag: 융점 221 ℃)을 갖는 구조의 범프가 형성된 반도체칩으로서, 히다치 초 LSI 시스템 제조 JTEG PHASE11_80(크기 7.3 mm×7.3 mm, 범프 피치 80 μm, 범프수 328, 두께 0.15 mm, 상품명), 기판으로서 프리플럭스 처리에 의해서 방청 피막을 형성한 구리 배선 패턴을 표면에 갖는 유리 에폭시 기판을 준비하였다. 계속해서, 필름상 열 경화성 수지 조성물을 8 mm×8 mm로 추출하여, 기판 상의 반도체칩이 탑재되는 영역에 80 ℃/0.5 MPa/5초의 조건으로 첩부한 후, 세퍼레이터 필름을 박리하였다. 플립칩 본더 FCB3(파나소닉 팩토리 솔루션즈 제조, 제품명)의 40 ℃로 설정한 스테이지 상에 필름상 열 경화성 수지 조성물이 첩부된 기판을 흡착 고정하여, 반도체칩과 위치 정렬한 후, 임시 고정 공정으로서, 하중 25 N, 헤드 온도 100 ℃에서 5초간 압착을 행하여(도달 90 ℃), 반도체칩을 기판 상에 임시 고정하였다. 이어서, 제1 공정으로서, 플립칩 본더의 헤드 온도를 220 ℃로 설정하고, 하중 25 내지 40 N에서 10초간 압착을 행하였다(도달 190 ℃). 또한, 제2 공정으로서, 플립칩 본더의 헤드 온도를 290 ℃로 설정하여, 하중 25 내지 40 N에서 10초간 압착을 행하였다(도달 250 ℃).
또한, 실시예 5의 필름상 열 경화성 수지 조성물을 반도체칩에 첩부하고, 플립칩 본더의 인식 카메라로 반도체칩 표면에 형성되어 있는 얼라인먼트 마크를 관찰한 결과를 나타내는 사진을 도 2에 나타내었다.
(반도체칩과 기판의 접속 방법 2)
구리 필라 선단에 납 프리 땜납층(Sn-3.5Ag: 융점 221 ℃)을 갖는 구조의 범프가 형성된 반도체칩으로서, 히다치 초 LSI 시스템 제조 JTEG PHASE11_80(크기 7.3 mm×7.3 mm, 범프 피치 80 μm, 범프수 328, 두께 0.15 mm, 상품명), 기판으로서 프리플럭스 처리에 의해서 방청 피막을 형성한 구리 배선 패턴을 표면에 갖는 유리 에폭시 기판을 준비하였다. 필름상 열 경화성 수지 조성물이 범프 형성면에 접하도록 80 ℃로 가열한 핫 롤라미네이터로 접합한 후, 반도체 웨이퍼의 범프 형성면과 반대면이 다이싱 테이프에 접합하도록 배치하여, 웨이퍼링에 반도체 웨이퍼를 고정하였다. 필름상 열 경화성 수지 조성물의 세퍼레이터 필름을 박리한 후, 블레이드 다이싱 장치를 이용하여, 7.3 mm×7.3 mm의 반도체칩에 개편화하여, 범프 형성면에 필름상 열 경화성 수지 조성물이 접합된 반도체칩을 제작하였다. 플립칩 본더 FCB3(파나소닉 팩토리 솔루션즈 제조, 제품명)의 40 ℃로 설정한 스테이지 상에 상기 유리 에폭시 기판을 배치하여, 필름상 열 경화성 수지 조성물이 접합된 반도체칩과 위치 정렬한 후, 임시 고정 공정으로서, 하중 25 N, 헤드 온도 100 ℃에서 1초간 압착을 행하여(도달 90 ℃), 반도체칩을 기판 상에 임시 고정하였다. 이어서, 제1 공정으로서, 플립칩 본더의 헤드 온도를 220 ℃로 설정하고, 하중 25 내지 40 N에서 10초간 압착을 행하였다(도달 190 ℃). 또한, 제2 공정으로서, 플립칩 본더의 헤드 온도를 290 ℃로 설정하고, 하중 25 내지 40 N에서 10초간 압착을 행하였다(도달 250 ℃).
(도통 검사)
반도체칩과 기판을 접속한 반도체 장치에 대해서, 328 범프의 데이지 체인 접속을 확인할 수 있었던 것을 합격(○)으로서, 데이지 체인 접속을 확인할 수 없었던 것을 불합격(×)으로서 평가하였다.
(공극 평가)
반도체칩과 기판을 접속한 반도체 장치를 초음파 탐상 장치(히타치 켄끼 제조 FineSAT)로 관찰하여, 칩 면적에 대하여 공극이 차지하는 면적이 1％ 이하가 되는 것을 합격(○)으로서, 1％ 미만이 되는 것을 불합격(×)으로서 평가하였다.
(접속 상태 평가)
반도체칩과 기판을 접속한 반도체 장치의 접속부를 단면 연마함으로써 노출시키고, 광학 현미경으로 관찰하였다. 접속부에 트랩핑이 보이지 않고, 땜납이 배선에 충분히 젖어 있는 것을 합격(○)으로서, 그것 이외의 것을 불합격(×)으로서 평가하였다.
또한, 실시예 5의 필름상 열 경화성 수지 조성물을 이용하여 제작한 반도체 장치의 접속 상태를 관찰한 단면도를 도 3에, 비교예 2의 필름상 열 경화성 수지 조성물을 이용하여 제작한 반도체 장치의 접속 상태를 관찰한 단면도를 도 4에 각각 나타내었다.
실시예 1 내지 6 및 비교예 1 내지 3에 대해서 평가한 결과를 표 2에 나타내었다.
Figure 112012096877509-pat00003
평균 입경이 상이한 2종의 실리카 충전재를 포함하고, 그의 한쪽이 평균 입경 0.5 μm의 실리카 충전재, 다른 한쪽이 평균 입경 50 nm의 실리카 충전재인 실시예 1 내지 6에서는 평균 입경 0.5 μm의 실리카 충전재만을 포함하는 비교예 1이나 평균 입경이 0.5 μm과 0.2 μm의 실리카 충전재를 포함하는 비교예 3보다도 고온에서의 접착력이 향상되고 있었다. 또한, 실시예 1 내지 6에서는 평균 선 팽창 계수가 비교예 1 내지 3과 비교하여 크게 변화되는 것은 없고, 낮은 평균 선 팽창 계수를 나타내고 있었다. 또한, 실시예 3 내지 6에서는 10％ 이상의 광 투과율을 나타내고, 웨이퍼 공정에서의 샘플 제작이 가능하였던 것에 대하여, 비교예 1 및 3에서는 광 투과율이 낮고, 다이싱 패턴이나 얼라인먼트 마크를 인식할 수 없고, 샘플 제작을 할 수 없었다. 또한, 평균 입경 50 nm의 실리카 충전재만을 포함하는 비교예 2에서는 높은 광 투과성을 나타내고, 접착력도 향상되었지만, 250 ℃에서의 점도가 높고, 접속 불량이 발생하였다.
이상에서 설명한 대로, 실시예의 열 경화성 수지 조성물에 따르면, 고온에서의 고접착력화를 실현할 수 있고, 웨이퍼 공정에 대응 가능하다.
1…땜납볼, 2…전극 패드, 3…범프, 4…배선, 5…반도체칩, 6…밀봉 수지, 7…회로 기판, 10…반도체 장치.

Claims (18)

  1. 열 경화성 수지, 경화제, 플럭스제 및 무기 충전재를 포함하고, 상기 무기 충전재는 평균 입경이 100 nm 이하인 무기 충전재, 및 평균 입경이 100 nm 초과인 무기 충전재를 포함하고,
    평균 입경이 100 nm 이하인 무기 충전재의 배합량이 무기 충전재 전체의 45 중량% 이상 90 중량% 이하인 수지 조성물.
  2. 제1항에 있어서, 열 가소성 수지를 더 포함하는 수지 조성물.
  3. 제1항 또는 제2항에 있어서, 필름상으로 형성되어 있는 수지 조성물.
  4. 제1항 또는 제2항에 있어서, 250 ℃에서의 점도가 100 Paㆍs이하인 수지 조성물.
  5. 제1항 또는 제2항에 있어서, 555 nm의 광에 대한 투과율이 10% 이상인 수지 조성물.
  6. 제1항 또는 제2항에 기재된 수지 조성물을 이용하여 제조된 반도체 장치.
  7. 반도체 웨이퍼의 범프 형성면에 수지 조성물층을 형성하는 공정을 포함하는 반도체 장치의 제조 방법으로서,
    상기 수지 조성물층은 열 경화성 수지, 경화제, 플럭스제 및 무기 충전재를 포함하는 수지 조성물로부터 형성되고,
    상기 무기 충전재는 평균 입경이 100 nm 이하인 무기 충전재, 및 평균 입경이 100 nm 초과인 무기 충전재를 포함하며,
    상기 수지 조성물에서의 평균 입경이 100 nm 이하인 무기 충전재의 배합량이 무기 충전재 전체의 45 중량% 이상 90 중량% 이하인 반도체 장치의 제조 방법.
  8. 제7항에 있어서, 상기 수지 조성물층이 형성된 반도체 웨이퍼가 백 그라인드 가공된 반도체 웨이퍼인 반도체 장치의 제조 방법.
  9. 제8항에 있어서, 상기 수지 조성물층이 형성된 반도체 웨이퍼를 반도체칩에 개편화하는 공정을 포함하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서, 상기 수지 조성물층이 형성된 반도체칩을 기판에 접속하는 공정을 포함하는 반도체 장치의 제조 방법.
  11. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 범프가 땜납 범프, 구리 범프, 구리 필라 선단에 땜납 또는 주석층이 형성된 구조의 범프, 또는 금 범프인 반도체 장치의 제조 방법.
  12. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 수지 조성물의 250 ℃에서의 점도가 100 Paㆍs 이하인 반도체 장치의 제조 방법.
  13. 제7항 내지 제10항 중 어느 한 항에 있어서, 상기 수지 조성물의 555 nm의 광에 대한 투과율이 10% 이상인 반도체 장치의 제조 방법.
  14. 기판의 배선 패턴 형성면에 수지 조성물층을 형성하는 공정을 포함하는 반도체 장치의 제조방법으로서,
    상기 수지 조성물층은 열 경화성 수지, 경화제, 플럭스제 및 무기 충전재를 포함하는 수지 조성물로부터 형성되고,
    상기 무기 충전재는 평균 입경이 100 nm 이하인 무기 충전재, 및 평균 입경이 100 nm 초과인 무기 충전재를 포함하고, 상기 수지 조성물에서의 평균 입경이 100 nm 이하인 무기 충전재의 배합량이 무기 충전재 전체의 45 중량% 이상 90 중량% 이하인 반도체 장치의 제조 방법.
  15. 제14항에 있어서, 상기 배선 패턴의 표면에는 금속, 땜납층, 주석층, 및 방청 피막층 중에서 선택되는 적어도 1종의 표면 처리층이 형성되어 있는 반도체 장치의 제조 방법.
  16. 제14항 또는 제15항에 있어서, 상기 수지 조성물의 250 ℃에서의 점도가 100 Paㆍs 이하인 반도체 장치의 제조 방법.
  17. 제14항 또는 제15항에 있어서, 상기 수지 조성물의 555 nm의 광에 대한 투과율이 10% 이상인 반도체 장치의 제조 방법.
  18. 제7항 내지 제10항 중 어느 한 항에 기재된 반도체 장치의 제조 방법에 의해 얻어지는 반도체 장치.
KR1020120133685A 2010-10-21 2012-11-23 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치 Active KR101335150B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010236592A JP2012089750A (ja) 2010-10-21 2010-10-21 半導体封止充てん用熱硬化性樹脂組成物及び半導体装置
JPJP-P-2010-236592 2010-10-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020110018907A Division KR101302913B1 (ko) 2010-10-21 2011-03-03 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치

Publications (2)

Publication Number Publication Date
KR20130007500A KR20130007500A (ko) 2013-01-18
KR101335150B1 true KR101335150B1 (ko) 2013-11-29

Family

ID=45973519

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020110018907A Active KR101302913B1 (ko) 2010-10-21 2011-03-03 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치
KR1020120133685A Active KR101335150B1 (ko) 2010-10-21 2012-11-23 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치
KR1020130070145A Active KR101715985B1 (ko) 2010-10-21 2013-06-19 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020110018907A Active KR101302913B1 (ko) 2010-10-21 2011-03-03 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020130070145A Active KR101715985B1 (ko) 2010-10-21 2013-06-19 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치

Country Status (5)

Country Link
US (1) US9431314B2 (ko)
JP (1) JP2012089750A (ko)
KR (3) KR101302913B1 (ko)
CN (1) CN102453340B (ko)
TW (1) TWI559471B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201301875A (zh) * 2011-06-29 2013-01-01 Hon Hai Prec Ind Co Ltd 相機模組及相機模組的製造方法
CN103165474A (zh) * 2011-12-16 2013-06-19 日东电工株式会社 半导体装置的制造方法
CN110556344A (zh) 2012-02-24 2019-12-10 日立化成株式会社 半导体用粘接剂、半导体装置的制造方法以及半导体装置
US9425120B2 (en) 2012-02-24 2016-08-23 Hitachi Chemical Company, Ltd Semiconductor device and production method therefor
CN104185666A (zh) * 2012-02-24 2014-12-03 日立化成株式会社 半导体用粘接剂、助熔剂、半导体装置的制造方法以及半导体装置
JPWO2013137130A1 (ja) * 2012-03-16 2015-08-03 ダイセル・エボニック株式会社 ペースト状封止剤及び封止方法
US8875579B2 (en) * 2012-03-26 2014-11-04 GM Global Technology Operations LLC Method and apparatus for non-destructive weld testing
US20150075676A1 (en) * 2012-05-18 2015-03-19 Arakawa Chemical Industries, Ltd. Base resin for soldering flux, soldering flux and solder paste
TWI600701B (zh) * 2012-07-19 2017-10-01 Nagase Chemtex Corp A semiconductor sealing epoxy resin composition and a method of manufacturing the semiconductor device
JP6102112B2 (ja) * 2012-07-30 2017-03-29 日立化成株式会社 エポキシ樹脂組成物及び電子部品装置
WO2015046529A1 (ja) * 2013-09-30 2015-04-02 リンテック株式会社 樹脂膜形成用複合シート
JP2016037529A (ja) * 2014-08-06 2016-03-22 信越化学工業株式会社 液状エポキシ樹脂組成物及びヒートシンク、スティフナー用接着剤
WO2016056619A1 (ja) * 2014-10-10 2016-04-14 ナミックス株式会社 熱硬化性樹脂組成物及びその製造方法
JP6497998B2 (ja) * 2015-03-19 2019-04-10 日東電工株式会社 封止用シートおよびパッケージの製造方法
WO2016148121A1 (ja) * 2015-03-19 2016-09-22 ナミックス株式会社 フリップチップ実装体の製造方法、フリップチップ実装体、および先供給型アンダーフィル用樹脂組成物
WO2016157259A1 (ja) * 2015-03-31 2016-10-06 パナソニックＩｐマネジメント株式会社 封止用樹脂組成物と、この封止用樹脂組成物を用いた半導体装置、この封止用樹脂組成物を用いる半導体装置の製造方法
BR112018009890B1 (pt) 2015-12-25 2022-01-18 Sumitomo Bakelite Co., Ltd Composição de resina para encapsulação, e dispositivo semicondutor
CN105860194A (zh) * 2016-04-15 2016-08-17 郑州人造金刚石及制品工程技术研究中心有限公司 一种含有纳米钻石烯的热塑性聚合物复合材料及其制备方法
JP6520872B2 (ja) * 2016-09-01 2019-05-29 信越化学工業株式会社 半導体封止用熱硬化性樹脂組成物
WO2018105057A1 (ja) * 2016-12-07 2018-06-14 日立化成株式会社 封止用樹脂組成物、硬化物、電子部品装置及び電子部品装置の製造方法
JP6160788B1 (ja) * 2017-01-13 2017-07-12 千住金属工業株式会社 フラックス
KR102057255B1 (ko) 2017-03-22 2019-12-18 주식회사 엘지화학 반도체 패키지용 수지 조성물과 이를 이용한 프리프레그 및 금속박 적층판
WO2018181603A1 (ja) * 2017-03-31 2018-10-04 日立化成株式会社 液状エポキシ樹脂組成物、半導体装置及び半導体装置の製造方法
KR20200124700A (ko) * 2018-02-22 2020-11-03 다이요 잉키 세이조 가부시키가이샤 적층형 전자 부품용 수지 조성물, 드라이 필름, 경화물, 적층형 전자 부품 및 프린트 배선판
JP6489274B1 (ja) 2018-08-10 2019-03-27 千住金属工業株式会社 フラックス組成物、はんだペースト、はんだ接合部及びはんだ接合方法
KR102257926B1 (ko) * 2018-09-20 2021-05-28 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
TW202511434A (zh) * 2018-10-02 2025-03-16 日商力森諾科股份有限公司 半導體用接著劑、半導體裝置的製造方法及半導體裝置
CN109971127A (zh) * 2019-03-29 2019-07-05 武汉市三选科技有限公司 扇出形晶圆级封装用液态封装材料降低粘度的方法及获得的液态封装材料
JP7647092B2 (ja) * 2020-09-16 2025-03-18 株式会社レゾナック 半導体用接着剤、並びに、半導体装置及びその製造方法
CN116210081A (zh) * 2020-09-16 2023-06-02 株式会社力森诺科 半导体用黏合剂、以及半导体装置及其制造方法
JP2022061399A (ja) * 2020-10-06 2022-04-18 昭和電工マテリアルズ株式会社 実装物と熱硬化性接着剤との組み合わせ、半導体装置、熱硬化性接着剤、半導体装置の製造方法、はんだ寿命の推定方法及び熱硬化性接着剤の製造方法
US20240132671A1 (en) * 2021-02-10 2024-04-25 Dow Silicones Corporation Silicone elastomer compositions

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000186214A (ja) * 1998-12-24 2000-07-04 Toshiba Chem Corp 封止用樹脂組成物および半導体装置
EP1895581A2 (en) * 2006-08-29 2008-03-05 Nitto Denko Corporation Method of semiconductor wafer back processing, method of substrate back processing, and radiation-curable pressure-sensitive adhesive sheet
KR20100105756A (ko) * 2008-02-07 2010-09-29 스미토모 베이클리트 컴퍼니 리미티드 반도체용 필름, 반도체 장치의 제조 방법 및 반도체 장치

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4632798A (en) * 1983-07-27 1986-12-30 Celanese Corporation Encapsulation of electronic components with anisotropic thermoplastic polymers
US4719250A (en) * 1984-06-18 1988-01-12 Hoechst Celanese Corporation Encapsulation of electronic components
US4720424A (en) * 1984-06-18 1988-01-19 Hoebbst Celanese Corporation Electronic component encapsulated with a composition comprising a polymer which is capable of forming an anisotropic melt phase and substantially incapable of further chain growth upon heating
JP3880211B2 (ja) * 1998-07-23 2007-02-14 京セラケミカル株式会社 封止用樹脂組成物および半導体装置
JP2001175829A (ja) * 1999-10-08 2001-06-29 Dainippon Printing Co Ltd 非接触式データキャリアおよびｉｃチップ
MY131962A (en) * 2001-01-24 2007-09-28 Nichia Corp Light emitting diode, optical semiconductor device, epoxy resin composition suited for optical semiconductor device, and method for manufacturing the same
JP2002261202A (ja) * 2001-02-28 2002-09-13 Sumitomo Bakelite Co Ltd 液状封止樹脂組成物及び半導体装置
JP2003138100A (ja) 2001-11-05 2003-05-14 Nippon Steel Chem Co Ltd フリップチップ実装用エポキシ樹脂組成物及び半導体装置
US6893736B2 (en) * 2001-11-19 2005-05-17 Henkel Corporation Thermosetting resin compositions useful as underfill sealants
US20030164555A1 (en) 2002-03-01 2003-09-04 Tong Quinn K. B-stageable underfill encapsulant and method for its application
CN100521869C (zh) * 2002-05-23 2009-07-29 3M创新有限公司 纳米颗粒填充的底层填料
US7166491B2 (en) 2003-06-11 2007-01-23 Fry's Metals, Inc. Thermoplastic fluxing underfill composition and method
JP5191627B2 (ja) * 2004-03-22 2013-05-08 日立化成株式会社 フィルム状接着剤およびこれを用いた半導体装置の製造方法
US20070261883A1 (en) * 2004-04-22 2007-11-15 Chan Bruce C Methods For Improving The Flux Compatibility Of Underfill Formulations
JP4424595B2 (ja) 2004-05-06 2010-03-03 日東電工株式会社 半導体封止用樹脂組成物
JP4460968B2 (ja) * 2004-07-27 2010-05-12 株式会社アドマテックス 樹脂組成物の製造方法
US8092900B2 (en) * 2004-08-05 2012-01-10 Kaneka Corporation Solution, component for plating, insulating sheet, laminate, and printed circuit board
US20060199301A1 (en) * 2005-03-07 2006-09-07 Basheer Rafil A Methods of making a curable composition having low coefficient of thermal expansion and an integrated circuit and a curable composition and integrated circuit made there from
CN100335541C (zh) * 2005-04-15 2007-09-05 江苏中电华威电子股份有限公司 一种用于半导体封装的环氧树脂组合物的制备方法
JP4852893B2 (ja) * 2005-05-31 2012-01-11 住友ベークライト株式会社 プリアプライド用封止樹脂組成物及びそれを用いた半導体装置の製造方法
US20060272747A1 (en) * 2005-06-03 2006-12-07 Renyi Wang Fluxing compositions
KR101386373B1 (ko) * 2006-10-06 2014-04-16 스미토모 베이클리트 컴퍼니 리미티드 수지 조성물, 기재부착 절연 시트, 프리프레그, 다층 프린트 배선판 및 반도체 장치
JP5217260B2 (ja) 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
JP2009024099A (ja) 2007-07-20 2009-02-05 Shin Etsu Chem Co Ltd 液状エポキシ樹脂組成物及び半導体装置
JP5195755B2 (ja) * 2007-07-27 2013-05-15 旭硝子株式会社 透光性基板、その製造方法、有機ｌｅｄ素子及びその製造方法
JP5004351B2 (ja) 2007-11-30 2012-08-22 信越化学工業株式会社 半導体装置の製造方法
JP5493327B2 (ja) * 2007-12-18 2014-05-14 日立化成株式会社 封止充てん用樹脂組成物、並びに半導体装置及びその製造方法
WO2009081874A1 (ja) * 2007-12-20 2009-07-02 Hitachi Chemical Company, Ltd. 封止充てん用フィルム状樹脂組成物、それを用いた半導体パッケージ及び半導体装置の製造方法、並びに半導体装置
US8693079B2 (en) * 2008-01-31 2014-04-08 Ajjer, Llc Sealants and conductive busbars for chromogenic devices
US8629222B2 (en) * 2008-03-28 2014-01-14 Mitsubishi Chemical Corporation Curable polysiloxane composition, and polysiloxane cured product, optical member, member for aerospace industry, semiconductor light-emitting device, illuminating device and image display device using the same
JP5748937B2 (ja) * 2008-04-01 2015-07-15 日立化成株式会社 半導体封止用フィルム状接着剤及び半導体装置の製造方法
JP5275697B2 (ja) 2008-06-16 2013-08-28 京セラケミカル株式会社 封止用エポキシ樹脂組成物およびその製造方法
JP5245614B2 (ja) * 2008-07-29 2013-07-24 豊田合成株式会社 発光装置
CN102293054B (zh) * 2009-01-26 2016-08-03 旭硝子株式会社 电子器件用基板及使用该基板的电子器件
KR101688677B1 (ko) * 2009-09-30 2016-12-21 세키스이가가쿠 고교가부시키가이샤 플립 칩 실장용 접착제, 플립 칩 실장용 접착 필름, 반도체 칩의 실장 방법 및 반도체 장치
US8852734B2 (en) * 2009-10-14 2014-10-07 Sumitomo Bakelite Company, Ltd. Epoxy resin composition, prepreg, metal-clad laminate, printed wiring board and semiconductor device
JP6045774B2 (ja) * 2010-03-16 2016-12-14 日立化成株式会社 半導体封止充てん用エポキシ樹脂組成物、半導体装置、及びその製造方法
WO2012156173A1 (en) * 2011-05-16 2012-11-22 Unilever N.V. Superhydrophobic coating

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000186214A (ja) * 1998-12-24 2000-07-04 Toshiba Chem Corp 封止用樹脂組成物および半導体装置
EP1895581A2 (en) * 2006-08-29 2008-03-05 Nitto Denko Corporation Method of semiconductor wafer back processing, method of substrate back processing, and radiation-curable pressure-sensitive adhesive sheet
KR20100105756A (ko) * 2008-02-07 2010-09-29 스미토모 베이클리트 컴퍼니 리미티드 반도체용 필름, 반도체 장치의 제조 방법 및 반도체 장치

Also Published As

Publication number Publication date
TWI559471B (zh) 2016-11-21
US20120101191A1 (en) 2012-04-26
CN102453340B (zh) 2016-10-12
CN102453340A (zh) 2012-05-16
KR101715985B1 (ko) 2017-03-13
US9431314B2 (en) 2016-08-30
KR20130079467A (ko) 2013-07-10
KR20130007500A (ko) 2013-01-18
TW201225224A (en) 2012-06-16
JP2012089750A (ja) 2012-05-10
KR20120041648A (ko) 2012-05-02
KR101302913B1 (ko) 2013-09-06

Similar Documents

Publication Publication Date Title
KR101335150B1 (ko) 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치
JP6045774B2 (ja) 半導体封止充てん用エポキシ樹脂組成物、半導体装置、及びその製造方法
JP5581576B2 (ja) フラックス活性剤、接着剤樹脂組成物、接着ペースト、接着フィルム、半導体装置の製造方法、及び半導体装置
KR101193291B1 (ko) 반도체용 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP5530206B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP2011231137A (ja) 半導体封止充てん用エポキシ樹脂組成物及び半導体装置
TWI552237B (zh) A semiconductor wafer bonding method, a semiconductor wafer bonding method, a semiconductor device manufacturing method, and a semiconductor device
JP5299279B2 (ja) 封止充てん用フィルム状樹脂組成物、それを用いた半導体パッケージ及び半導体装置の製造方法、並びに半導体装置
JP2014197675A (ja) 接着フィルム、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、バックグラインドテープ兼ダイシングシート一体型接着フィルム、積層体、積層体の硬化物、および半導体装置、並び半導体装置の製造方法
WO2011033743A1 (ja) 接着フィルム、多層回路基板、電子部品及び半導体装置
JP7210031B2 (ja) フィルム状半導体封止材
JPWO2010079831A1 (ja) 半導体パッケージの製造方法、半導体封止方法及び溶剤型半導体封止エポキシ樹脂組成物
JP5344097B2 (ja) 半導体封止充てん用フィルム状樹脂組成物、半導体装置の製造方法及び半導体装置
JP2015021062A (ja) 樹脂組成物、接着フィルム、接着シート、ダイシングテープ一体型接着シートおよび電子部品
JP2016139757A (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
JP6229528B2 (ja) 半導体装置の製造方法、半導体装置及び接着剤組成物
JP2012158719A (ja) 半導体封止充てん用エポキシ樹脂組成物並びにそれを用いた半導体装置及び半導体装置の製造方法
JP5493327B2 (ja) 封止充てん用樹脂組成物、並びに半導体装置及びその製造方法
JP2015131969A (ja) 半導体封止充てん用エポキシ樹脂組成物
JP2018170368A (ja) 半導体装置の製造方法
JP2017028067A (ja) 回路部材の接続方法
JP2013071941A (ja) 半導体封止充てん用エポキシ樹脂組成物、半導体装置の製造方法、半導体装置

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

Comment text: Divisional Application of Patent

Patent event date: 20121123

Patent event code: PA01071R01D

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130218

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20131024

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20131125

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20131125

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20161118

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20171116

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20181120

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20231120

Start annual number: 11

End annual number: 11