[go: up one dir, main page]

JP7647092B2 - 半導体用接着剤、並びに、半導体装置及びその製造方法 - Google Patents

半導体用接着剤、並びに、半導体装置及びその製造方法 Download PDF

Info

Publication number
JP7647092B2
JP7647092B2 JP2020211410A JP2020211410A JP7647092B2 JP 7647092 B2 JP7647092 B2 JP 7647092B2 JP 2020211410 A JP2020211410 A JP 2020211410A JP 2020211410 A JP2020211410 A JP 2020211410A JP 7647092 B2 JP7647092 B2 JP 7647092B2
Authority
JP
Japan
Prior art keywords
semiconductor
adhesive
component
curing agent
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020211410A
Other languages
English (en)
Other versions
JP2022049640A (ja
Inventor
龍太 川俣
正信 宮原
大輔 舛野
貴広 中田
幸一 茶花
龍之介 岩淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Corp
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Resonac Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd, Resonac Corp filed Critical Hitachi Chemical Co Ltd
Priority to CN202180062120.2A priority Critical patent/CN116195052A/zh
Priority to KR1020237008416A priority patent/KR20230068394A/ko
Priority to PCT/JP2021/033517 priority patent/WO2022059640A1/ja
Priority to TW110134198A priority patent/TW202223038A/zh
Publication of JP2022049640A publication Critical patent/JP2022049640A/ja
Application granted granted Critical
Publication of JP7647092B2 publication Critical patent/JP7647092B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/4007—Curing agents not provided for by the groups C08G59/42 - C08G59/66
    • C08G59/4014—Nitrogen containing compounds
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/50—Amines
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K5/00—Use of organic ingredients
    • C08K5/04—Oxygen-containing compounds
    • C08K5/09—Carboxylic acids; Metal salts thereof; Anhydrides thereof
    • C08K5/092—Polycarboxylic acids
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L71/00—Compositions of polyethers obtained by reactions forming an ether link in the main chain; Compositions of derivatives of such polymers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/06—Non-macromolecular additives organic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H10D89/00
    • H01L25/0657—Stacked arrangements of devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16148—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a bonding area protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862—Heat curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/04—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same main group of the same subclass of class H10
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, the devices being individual devices of subclass H10D or integrated devices of class H10

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体用接着剤、並びに、半導体装置及びその製造方法に関する。
従来、半導体チップと基板とを接続するには、金ワイヤ等の金属細線を用いるワイヤーボンディング方式が広く適用されてきた。
近年、半導体装置に対する高機能化、高集積化、高速化等の要求に対応するため、半導体チップ又は基板にバンプと呼ばれる導電性突起を形成して、半導体チップと基板とを直接接続するフリップチップ接続方式（ＦＣ接続方式）が広まりつつある。
例えば、半導体チップ及び基板間の接続に関して、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等に盛んに用いられているＣＯＢ（Ｃｈｉｐ Ｏｎ Ｂｏａｒｄ）型の接続方式もＦＣ接続方式に該当する。また、ＦＣ接続方式は、半導体チップ上に接続部（バンプ又は配線）を形成して、半導体チップ間を接続するＣＯＣ（Ｃｈｉｐ Ｏｎ Ｃｈｉｐ）型、及び、半導体ウェハ上に接続部（バンプ又は配線）を形成して、半導体チップと半導体ウェハとの間を接続するＣＯＷ（Ｃｈｉｐ Ｏｎ Ｗａｆｅｒ）型の接続方式にも広く用いられている（例えば、特許文献１参照）。
また、さらなる小型化、薄型化及び高機能化が強く要求されるパッケージでは、上述した接続方式を積層・多段化したチップスタック型パッケージ、ＰＯＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）、ＴＳＶ（Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ Ｖｉａ）等も広く普及し始めている。このような積層・多段化技術は、半導体チップ等を三次元的に配置することから、二次元的に配置する手法と比較してパッケージを小さくできる。また、半導体の性能向上、ノイズ低減、実装面積の削減、省電力化等にも有効であることから、次世代の半導体配線技術として注目されている。
特開２００８－２９４３８２号公報
近年、生産性を向上させる観点から、半導体用接着剤を介して複数の半導体チップを被搭載部材（半導体チップ、半導体ウェハ、配線回路基板等）の上に搭載し仮固定した後、一括もしくは分割して硬化と封止を行うプロセスが提案されている。このプロセスでは、半導体用接着剤が流動可能な程度にステージに熱（６０～１５５℃程度）を加えることで、被搭載部材に半導体チップを仮固定した後、接続部の融点以上の温度（例えば２６０℃程度）でリフローもしくは本圧着することで、半導体用接着剤を一括もしくは分割して硬化する。このプロセスによれば、複数個のパッケージを効率良く作製することができる。
上記プロセスでは、半導体チップが順次搭載されるため、初期に搭載された半導体チップ及び半導体用接着剤に対しては、最後の半導体チップの搭載が完了するまでステージによる熱履歴が与えられ続けることとなる。そのため、半導体チップの数が多くなると、初期に搭載された半導体チップを仮固定する半導体用接着剤の硬化が部分的に進行してしまい、一括硬化時の加圧によって、ボイドが除去されずに残存する傾向がある。この問題を改善するために、半導体用接着剤には、優れた耐熱履歴性を有すること、すなわち、仮固定時の熱履歴による硬化反応の進行を抑制できることが求められる。
そこで、本発明は、熱履歴後反応率を低減することができる半導体用接着剤を提供することを目的とする。また、本発明は、上記半導体用接着剤を用いた半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、熱可塑性樹脂、熱硬化性樹脂、硬化剤及び有機酸を含む半導体用接着剤であって、上記有機酸は、酸性官能基を２個以上有する、酸解離定数ｐＫａが４．０以下の化合物である、半導体用接着剤を提供する。
上記有機酸は、酸性官能基を２個以上有し、且つ、酸解離定数ｐＫａが４．０以下であることにより、上記硬化剤の少なくとも一部と強固な塩を形成することができる。そして、硬化剤と有機酸とが塩を形成することで、硬化剤と熱硬化性樹脂との反応を阻害することができる。そのため、上記有機酸を含む半導体用接着剤によれば、仮固定時の熱履歴により上記硬化剤と上記熱硬化性樹脂との硬化反応が進行することを抑制し、熱履歴後反応率を低減することができる。なお、本圧着時には、仮固定時のステージによる熱履歴よりも高い温度の熱が加えられることによって、塩を形成していた硬化剤と有機酸とが分離する。これにより、本圧着時には、分離した硬化剤と上記熱硬化性樹脂とが反応し、ボイドの残存が抑制された半導体装置を得ることができる。
上記酸性官能基は、カルボキシル基、スルホキシル基及びリン酸基からなる群より選択される少なくとも一種の基を含んでいてよい。上記酸性官能基は、上記硬化剤に含まれる塩基性官能基と塩形成できる酸性官能基であれば特に制限されず、上記有機酸は、複数種の酸性官能基を含んでいてもよい。
上記硬化剤に含まれる塩基性官能基に対する、上記有機酸に含まれる上記酸性官能基の当量比が１．０以上であってよい。当該当量比が１．０以上であることにより、本圧着前に有機酸と反応していない硬化剤の量が低減し、当該当量比が１．０未満であるときよりも、熱履歴後反応率を低減することができる。
上記有機酸は、下記一般式（１－１）、（１－２）又は（１－３）で表される化合物を含んでいてよい。
Figure 0007647092000001
Figure 0007647092000002
Figure 0007647092000003
［式（１－１）、（１－２）及び（１－３）中、Ｒ１は電子吸引性基を示し、Ｒ２は水素原子又は電子吸引性基を示し、Ｒ３は水素原子又は１価の有機基を示し、Ｘは酸素原子又は硫黄原子を示し、ｎ１は０～１５の整数を示し、ｎ２及びｎ３はそれぞれ、ｎ２＋ｎ３が２～１５の整数となるように選ばれる１以上の整数を示し、ｍは１又は２を示す。なお、複数存在するＲ３は互いに同一でも異なっていてもよい。］
上記有機酸の融点は、５０～２５０℃であってよい。このような有機酸は、熱硬化性樹脂と硬化剤との硬化反応が生じる前にフラックス活性が充分に発現するため、当該有機酸を含有する半導体用接着剤によれば、接続信頼性に一層優れる半導体装置を実現できる。
上記硬化剤は、アミン系硬化剤を含んでいてよい。このような化合物は、熱硬化性樹脂と硬化剤との硬化反応により優れた硬化特性を発現させ、半導体装置の耐リフロー性を一層向上させることができる。
上記硬化剤は、イミダゾール系硬化剤を含んでいてよい。このような化合物を用いることで、半導体用接着剤の安定性を一層向上させることができる。
上記イミダゾール系硬化剤の構造は、トリアジン環を含む構造であってよい。このような化合物を用いることで、半導体用接着剤の安定性を一層向上させることができる。
本発明はまた、半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置の製造方法であって、上記本発明の半導体用接着剤を、常圧又は加圧雰囲気下で熱を加えることにより硬化させ、硬化した上記半導体用接着剤により上記接続部の少なくとも一部を封止する封止工程を備える、半導体装置の製造方法を提供する。
上記製造方法は、上記封止工程の前に、ステージ上に複数の半導体チップを配置する工程と、上記ステージを６０～１５５℃に加熱しながら、上記ステージ上に配置された上記複数の半導体チップのそれぞれの上に、上記半導体用接着剤を介して他の半導体チップを順次配置し、上記半導体チップ、上記半導体用接着剤及び上記他の半導体チップがこの順に積層されてなる積層体を複数得る仮固定工程と、を更に備えていてよい。
あるいは、上記製造方法は、上記封止工程の前に、ステージ上に配線回路基板又は半導体ウェハを配置する工程と、上記ステージを６０～１５５℃に加熱しながら、上記ステージ上に配置された上記配線回路基板又は半導体ウェハの上に、上記半導体用接着剤を介して複数の半導体チップを順次配置し、上記配線回路基板、上記半導体用接着剤及び複数の上記半導体チップがこの順に積層されてなる積層体、又は、上記半導体ウェハ、上記半導体用接着剤及び複数の上記半導体チップがこの順に積層されてなる積層体を得る仮固定工程と、を更に備えていてよい。
本発明は更に、半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置であって、上記接続部の少なくとも一部が、常圧又は加圧雰囲気下で熱を加えて硬化された上記本発明の半導体用接着剤の硬化物によって封止されている、半導体装置を提供する。
本発明によれば、半導体用接着剤を介して複数の半導体チップを被搭載部材上に仮固定し、一括して硬化と封止を行うプロセスにおいて、半導体用接着剤中に残存し得るボイドを低減することができる。本発明によれば、このようなボイドを低減することができると共に、接続性に優れる半導体装置の作製を可能とする半導体用接着剤、並びに、当該半導体用接着剤を用いた半導体装置及びその製造方法を提供することができる。
半導体装置の一実施形態を示す模式断面図である。 半導体装置の一実施形態を示す模式断面図である。 半導体装置の一実施形態を示す模式断面図である。 接続性の評価に用いた半導体チップの回路図である。
以下、場合により図面を参照しつつ本発明の一実施形態について詳細に説明する。なお、図面中、同一又は相当部分には同一符号を付し、重複する説明は省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は図示の比率に限られるものではない。
本明細書に記載される数値範囲の上限値及び下限値は、任意に組み合わせることができる。実施例に記載される数値も、数値範囲の上限値又は下限値として用いることができる。本明細書において、「（メタ）アクリル」とは、アクリル又はそれに対応するメタクリルを意味する。
＜半導体用接着剤及びその製造方法＞
本実施形態の半導体用接着剤は、熱可塑性樹脂（以下、場合により「（ａ）成分」という。）、熱硬化性樹脂（以下、場合により「（ｂ）成分」という。）、硬化剤（以下、場合により「（ｃ）成分」という。）及び有機酸（以下、場合により「（ｄ）成分」という。）を含有する。本実施形態の半導体用接着剤は、必要に応じて、フィラー（以下、場合により「（ｅ）成分」という。）を含有していてもよい。
本実施形態の半導体用接着剤の示差走査熱量測定（ＤＳＣ：Ｄｉｆｆｅｒｅｎｔｉａｌ ｓｃａｎｎｉｎｇ ｃａｌｏｒｉｍｅｔｒｙ）により得られるＤＳＣ曲線の６０～１５５℃の発熱量は、２０Ｊ／ｇ以下であってよい。ここで、示差走査熱量測定は、サンプルとなる半導体用接着剤の重量を１０ｍｇとし、測定温度範囲を３０～３００℃とし、昇温速度を１０℃／ｍｉｎとして、空気又は窒素雰囲気で半導体用接着剤を加熱することにより行う。発熱量は、ピーク面積の積分により算出される。
従来の半導体用接着剤は、ＤＳＣ曲線の６０～１５５℃の温度領域に発熱ピークを有している。この温度領域における発熱は、半導体用接着剤中の熱硬化性樹脂と有機酸の反応に由来する発熱であると推察され、この反応が進行すると、半導体用接着剤が部分的に硬化し、流動性が低下すると推察される。一方、通常、半導体用接着剤による半導体チップの仮固定は、半導体用接着剤を例えば６０～１５５℃に加熱して適度に流動させることにより行われる。したがって、半導体用接着剤を介して複数の半導体チップを被搭載部材（半導体チップ、半導体ウェハ、配線回路基板等）の上に搭載し仮固定した後、加圧条件下で一括して硬化と封止を行うプロセスにおいて従来の半導体用接着剤を用いると、半導体チップを仮固定する際に、半導体用接着剤中の熱硬化性樹脂と有機酸とが反応することで、半導体用接着剤の硬化が部分的に進行し、加圧条件下での一括硬化時に充分に流動しなくなる場合があると推察される。一方、本実施形態の半導体用接着剤において、ＤＳＣ曲線の６０～１５５℃の発熱量が２０Ｊ／ｇ以下である場合、上記半導体チップの仮固定を行う温度領域（例えば６０～１５５℃）において硬化が進行し難い。そのため、上記プロセスにおいて上記発熱量の条件を満たす半導体用接着剤を用いることで、半導体用接着剤の充分な流動性を維持しながら複数の半導体チップを仮固定することができ、一括硬化時のボイドの発生を低減することが可能となる。さらに、ボイドの発生が低減される結果、リフロー工程において接続部の融点以上の温度（例えば２６０℃）で加熱したとしても、不具合（半導体用接着剤の剥離、接続部での電気的な接続不良等）が起こり難くなることが期待される。すなわち、上記発熱量の条件を満たす半導体用接着剤によれば、半導体装置の製造におけるリフロー信頼性（耐リフロー性）を向上させることができる傾向がある。
上記ＤＳＣ曲線の６０～１５５℃の発熱量は、本発明の効果が得られやすい観点から、１５Ｊ／ｇ以下が好ましく、１０Ｊ／ｇ以下がより好ましく、５Ｊ／ｇ以下が更に好ましい。上記ＤＳＣ曲線の６０～１５５℃の発熱量は、本発明の効果が得られやすい観点から、６０～２８０℃の発熱量の２０％以下、１５％以下又は１０％以下であってよい。上記ＤＳＣ曲線の６０～２８０℃の発熱量は、本発明の効果が得られやすい観点から、５０Ｊ／ｇ以上又は１００Ｊ／ｇ以上であってよく、２００Ｊ／ｇ以下又は１８０Ｊ／ｇ以下であってよく、５０～２００Ｊ／ｇ、１００～２００Ｊ／ｇ又は１００～１８０Ｊ／ｇであってよい。上記ＤＳＣ曲線は、本発明の効果が得られやすい観点から、オンセット温度が１５５℃以下にある発熱ピークを有しないことが好ましい。
以下、本実施形態の半導体用接着剤を構成する各成分について説明する。
（ａ）熱可塑性樹脂
（ａ）成分としては、特に限定されるものではないが、例えば、フェノキシ樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリカルボジイミド樹脂、シアネートエステル樹脂、アクリル樹脂、ポリエステル樹脂、ポリエチレン樹脂、ポリエーテルスルホン樹脂、ポリエーテルイミド樹脂、ポリビニルアセタール樹脂、ウレタン樹脂及びアクリルゴムが挙げられる。これらの中でも耐熱性及びフィルム形成性に優れる観点から、フェノキシ樹脂、ポリイミド樹脂、アクリル樹脂、アクリルゴム、シアネートエステル樹脂及びポリカルボジイミド樹脂が好ましく、フェノキシ樹脂、ポリイミド樹脂及びアクリル樹脂がより好ましい。これらの（ａ）成分は単独で使用することができ、２種以上の混合物又は共重合体として使用することもできる。
（ａ）成分の重量平均分子量（Ｍｗ）は、好ましくは１００００以上であり、４００００以上であることがより好ましく、６００００以上であることが更に好ましい。このような（ａ）成分によれば、フィルム形成性及び接着剤の耐熱性を一層向上させることができる。また、重量平均分子量が１００００以上であると、フィルム状の半導体用接着剤に柔軟性を付与しやすいため、一層優れた加工性が得られやすい。また、（ａ）成分の重量平均分子量は、１００００００以下であることが好ましく、５０００００以下であることがより好ましい。このような（ａ）成分によれば、フィルムの粘度が低下するため、バンプへの埋め込み性が良好になり、より一層ボイド無く実装することができる。これらの観点から、（ａ）成分の重量平均分子量は、１００００～１００００００が好ましく、４００００～５０００００がより好ましく、６００００～５０００００が更に好ましい。
なお、本明細書において、上記重量平均分子量とは、ＧＰＣ（ゲル浸透クロマトグラフィー、Ｇｅｌ Ｐｅｒｍｅａｔｉｏｎ Ｃｈｒｏｍａｔｏｇｒａｐｈｙ）を用いて測定された、ポリスチレン換算の重量平均分子量を示す。ＧＰＣ法の測定条件の一例を以下に示す。
装置：ＨＣＬ－８３２０ＧＰＣ、ＵＶ－８３２０（製品名、東ソー株式会社製）、又はＨＰＬＣ－８０２０（製品名、東ソー株式会社製）
カラム：ＴＳＫｇｅｌ ｓｕｐｅｒＭｕｌｔｉｐｏｒｅＨＺ－Ｍ×２、又は２ｐｉｅｃｅｓ ｏｆ ＧＭＨＸＬ ＋ １ｐｉｅｃｅ ｏｆ Ｇ－２０００ＸＬ
検出器：ＲＩ又はＵＶ検出器
カラム温度：２５～４０℃
溶離液：高分子成分が溶解する溶媒を選択する。溶媒としては、例えば、ＴＨＦ（テトラヒドロフラン）、ＤＭＦ（Ｎ，Ｎ－ジメチルホルムアミド）、ＤＭＡ（Ｎ，Ｎ－ジメチルアセトアミド）、ＮＭＰ（Ｎ－メチルピロリドン）、トルエン等が挙げられる。なお、極性を有する溶剤を選択する場合は、リン酸の濃度を０．０５～０．１ｍｏｌ／Ｌ（通常は０．０６ｍｏｌ／Ｌ）、ＬｉＢｒの濃度を０．５～１．０ｍｏｌ／Ｌ（通常は０．６３ｍｏｌ／Ｌ）と調整してもよい。
流速：０．３０～１．５ｍＬ／分
標準物質：ポリスチレン
（ａ）成分の含有量Ｃａに対する（ｂ）成分の含有量Ｃｂの比Ｃｂ／Ｃａ（質量比）は、好ましくは０．０１以上、より好ましくは０．１以上、更に好ましくは１以上であり、好ましくは５以下、より好ましくは４．５以下、更に好ましくは４以下である。比Ｃｂ／Ｃａを０．０１以上とすることで、より良好な硬化性及び接着力が得られ、比Ｃｂ／Ｃａを５以下とすることでより良好なフィルム形成性が得られる。これらの観点から、比Ｃｂ／Ｃａは０．０１～５であることが好ましく、０．１～４．５であることがより好ましく、１～４であることが更に好ましい。
（ａ）成分のガラス転移温度は、接続信頼性の向上等の観点から、好ましくは－５０℃以上、より好ましくは－４０℃以上、更に好ましくは－３０℃以上であり、ラミネート性等の観点から、好ましくは２２０℃以下、より好ましくは２００℃以下、更に好ましくは１８０℃以下である。（ａ）成分のガラス転移温度は、－５０～２２０℃であることが好ましく、－４０～２００℃であることがより好ましく、－３０～１８０℃であることが更に好ましい。このような（ａ）成分を含む半導体用接着剤によれば、ウェハレベルでの実装プロセスに際し、ウェハ反り量を一層低減することができると共に、半導体用接着剤の耐熱性及びフィルム形成性を一層向上させることができる。（ａ）成分のガラス転移温度は、示差走査熱量計（ＤＳＣ）により測定することができる。
（ａ）成分の含有量は、半導体用接着剤の固形分全量を基準として、３０質量％以下であることが好ましく、２５質量％以下であることがより好ましく、２０質量％以下であることが更に好ましい。（ａ）成分の含有量が３０質量％以下であると、半導体用接着剤は温度サイクル試験の際に良好な信頼性を得ることができ、吸湿後でも２６０℃前後のリフロー温度で良好な接着力を得ることができる。また、（ａ）成分の含有量は、半導体用接着剤の固形分全量を基準として、１質量％以上であることが好ましく、３質量％以上であることがより好ましく、５質量％以上であることが更に好ましい。（ａ）成分の含有量が１質量％以上であると、半導体用接着剤はウェハレベルでの実装プロセスに際し、ウェハ反り量を一層低減することができると共に、半導体用接着剤の耐熱性及びフィルム形成性を一層向上させることができる。また、（ａ）成分の含有量が５質量％以上であると、ウェハ形状に外形加工する際のバリ及び欠けの発生を抑制することができる。（ａ）成分の含有量は、上記観点、及び、フィルム状の半導体用接着剤に柔軟性を付与しやすく、一層優れた加工性が得られやすい観点から、半導体用接着剤の固形分全量を基準として、１～３０質量％が好ましく、３～３０質量％がより好ましく、５～３０質量％が更に好ましい。なお、「半導体用接着剤の固形分全量」とは、半導体用接着剤の全量から半導体用接着剤に含まれる溶媒の量を除いた量である。本明細書では、「半導体用接着剤の固形分全量」を、「（ａ）～（ｅ）成分の合計量」と言い換えてもよい。
（ｂ）熱硬化性樹脂
（ｂ）成分としては、分子内に２個以上の反応基を有するものであれば特に制限なく用いることができる。半導体用接着剤が熱硬化性樹脂を含有することで、加熱により接着剤が硬化することができ、硬化した接着剤が高い耐熱性とチップへの接着力を発現し、優れた耐リフロー性が得られる。
（ｂ）成分としては、例えば、エポキシ樹脂、フェノール樹脂、イミド樹脂、ユリア樹脂、メラミン樹脂、シリコン樹脂、（メタ）アクリル化合物、ビニル化合物が挙げられる。これらの中でも耐熱性（耐リフロー性）及び保存安定性に優れる観点から、エポキシ樹脂、フェノール樹脂及びイミド樹脂が好ましく、エポキシ樹脂及びイミド樹脂がより好ましく、エポキシ樹脂が更に好ましい。これらの（ｂ）成分は単独で使用することができ、２種以上の混合物又は共重合体として使用することもできる。従来の半導体用接着剤の中でも、特に、熱硬化性樹脂がエポキシ樹脂、メラミン樹脂又はユリア樹脂である場合に、６０～１５５℃の温度領域で後述する有機酸との反応が進行しやすく、一括硬化の前に部分的な硬化が進行する傾向があるが、本実施形態では、熱硬化性樹脂がエポキシ樹脂、メラミン樹脂及びユリア樹脂からなる群より選択される少なくとも一種の樹脂を含む場合であっても、このような反応及び部分的な硬化が起こり難い。
エポキシ樹脂及びイミド樹脂としては、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂、フェノールアラルキル型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリフェニルメタン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂及び各種多官能エポキシ樹脂、ナジイミド樹脂、アリルナジイミド樹脂、マレイミド樹脂、アミドイミド樹脂、イミドアクリレート樹脂、各種多官能イミド樹脂及び各種ポリイミド樹脂を使用することができる。これらは単独で又は２種以上の混合物として使用することができる。
（ｂ）成分は、高温での接続時に分解して揮発成分が発生することを抑制する観点から、接続時の温度が２５０℃の場合は、２５０℃における熱重量減少量率が５％以下のものを用いることが好ましく、接続時の温度が３００℃の場合は、３００℃における熱重量減少量率が５％以下のものを用いることが好ましい。
（ｂ）成分の含有量は、半導体用接着剤の固形分全量を基準として、例えば５質量％以上であり、好ましくは１５質量％以上であり、より好ましくは３０質量％以上である。（ｂ）成分の含有量は、半導体用接着剤の固形分全量を基準として、例えば８０質量％以下であり、好ましくは７０質量％以下であり、より好ましくは６０質量％以下である。（ｂ）成分の含有量は、半導体用接着剤の固形分全量を基準として、例えば、５～８０質量％であり、好ましくは１５～７０質量％であり、より好ましくは３０～６０質量％である。
（ｃ）硬化剤
（ｃ）成分は、後述する有機酸と塩を形成することができる硬化剤であってよい。（ｃ）成分としては、例えば、アミン系硬化剤（アミン類）及びイミダゾール系硬化剤（イミダゾール類）が挙げられる。（ｃ）成分がアミン系硬化剤又はイミダゾール系硬化剤を含むと、接続部に酸化膜が生じることを抑制するフラックス活性を示し、接続信頼性・絶縁信頼性を向上させることができる。また、（ｃ）成分がアミン系硬化剤又はイミダゾール系硬化剤を含むと、保存安定性が一層向上し、吸湿による分解又は劣化が起こりにくくなる傾向がある。さらに、（ｃ）成分がアミン系硬化剤又はイミダゾール系硬化剤を含むと、硬化速度の調整が容易となり、また、速硬化性により生産性向上を目的とした短時間接続の実現が容易となる。
以下、各硬化剤について説明する。
（ｉ）アミン系硬化剤
アミン系硬化剤としては、例えばジシアンジアミドを使用することができる。
アミン系硬化剤の含有量は、上記（ｂ）成分１００質量部に対して、好ましくは０．１質量部以上であり、好ましくは１０質量部以下であり、より好ましくは５質量部以下である。アミン系硬化剤の含有量が０．１質量部以上であると硬化性が向上する傾向があり、１０質量部以下であると金属接合が形成される前に半導体用接着剤が硬化することがなく、接続不良が発生しにくい傾向がある。これらの観点から、アミン系硬化剤の含有量は、（ｂ）成分１００質量部に対して、０．１～１０質量部が好ましく、０．１～５質量部がより好ましい。
（ｉｉ）イミダゾール系硬化剤
イミダゾール系硬化剤としては、例えば、２－フェニルイミダゾール、２－フェニル－４－メチルイミダゾール、１－ベンジル－２－メチルイミダゾール、１－ベンジル－２－フェニルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾール、１－シアノ－２－フェニルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾールトリメリテイト、１－シアノエチル－２－フェニルイミダゾリウムトリメリテイト、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－ウンデシルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－エチル－４’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンイソシアヌル酸付加体、２－フェニルイミダゾールイソシアヌル酸付加体、２－フェニル－４，５－ジヒドロキシメチルイミダゾール、２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾール、及び、エポキシ樹脂とイミダゾール類の付加体が挙げられる。これらの中でも、優れた硬化性、保存安定性及び接続信頼性の観点から、１－シアノエチル－２－ウンデシルイミダゾール、１－シアノ－２－フェニルイミダゾール、１－シアノエチル－２－ウンデシルイミダゾールトリメリテイト、１－シアノエチル－２－フェニルイミダゾリウムトリメリテイト、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－エチル－４’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンイソシアヌル酸付加体、２－フェニルイミダゾールイソシアヌル酸付加体、２－フェニル－４，５－ジヒドロキシメチルイミダゾール及び２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾールが好ましい。これらは単独で又は２種以上を併用して用いることができる。また、これらをマイクロカプセル化した潜在性硬化剤としてもよい。
イミダゾール系硬化剤の含有量は、（ｂ）成分１００質量部に対して、好ましくは０．１質量部以上であり、好ましくは１０質量部以下であり、より好ましくは５質量部以下であり、更に好ましくは２．３質量部以下である。イミダゾール系硬化剤の含有量が０．１質量部以上であると硬化性が向上する傾向がある。イミダゾール系硬化剤の含有量が１０質量部以下であると金属接合が形成される前に半導体用接着剤が硬化することがなく、接続不良が発生しにくく、また、加圧雰囲気下の硬化プロセスにおいてはボイドの発生を抑制しやすい。これらの観点から、イミダゾール系硬化剤の含有量は、（ｂ）成分１００質量部に対して、０．１～１０質量部が好ましく、０．１～５質量部がより好ましく、０．１～２．３質量部がより好ましい。
（ｃ）成分は、それぞれ１種を単独で又は２種以上の混合物として使用することができる。例えば、イミダゾール系硬化剤は単独で用いてもよく、アミン系硬化剤と共に用いてもよい。（ｃ）成分としては、（ｂ）成分の硬化剤として機能する上記以外の硬化剤も使用可能である。
（ｃ）成分の含有量は、（ｂ）成分１００質量部に対して、好ましくは０．５質量部以上であり、好ましくは２０質量部以下であり、より好ましくは６質量部以下であり、更に好ましくは４質量部以下である。（ｃ）成分の含有量が０．５質量部以上の場合、充分に硬化が進行する傾向がある。（ｃ）成分の含有量が２０質量部以下の場合、硬化が急激に進行して反応点が多くなることを抑制し、分子鎖が短くなったり、未反応基が残存したりして信頼性が低下することを防ぐことができる傾向があり、加えて、加圧雰囲気下での硬化時にボイドが残存することを抑制しやすくなる。これらの観点から、（ｃ）成分の含有量は、（ｂ）成分１００質量部に対して、０．２～２０質量部が好ましく、０．５～６質量部がより好ましく、０．５～４質量部が更に好ましい。
（ｃ）成分の含有量は、半導体用接着剤の固形分全量を基準として、好ましくは０．５質量％以上であり、好ましくは２．３質量％以下、より好ましくは２．０質量％以下、更に好ましくは１．５質量％以下である。（ｃ）成分の含有量が０．５質量％以上の場合、充分に硬化が進行する傾向がある。（ｃ）成分の含有量が２．３質量％以下の場合、硬化が急激に進行して反応点が多くなることを抑制し、分子鎖が短くなったり、未反応基が残存したりして信頼性が低下することを防ぐことができる傾向があり、加えて、加圧雰囲気下での硬化時にボイドが残存することを抑制しやすくなる。これらの観点から、（ｃ）成分の含有量は、半導体用接着剤の固形分全量を基準として、０．５～２．３質量％が好ましく、０．５～２．０質量％がより好ましい。
半導体用接着剤が（ｃ）成分としてアミン系硬化剤を含む場合、エポキシ樹脂との硬化反応により優れた硬化特性を発現させ、半導体装置の耐リフロー性を一層向上させることができる。
（ｄ）有機酸
（ｄ）成分は、有機酸である。半導体用接着剤が（ｄ）成分を含むことで、接続部の金属の酸化膜、及び、ＯＳＰ処理によるコーティングを除去できるため、優れた接続信頼性が得られやすい。
（ｄ）成分は、酸性官能基を２個以上有する。また、（ｄ）成分の酸解離定数ｐＫａは４．０以下である。（ｄ）成分が、酸性官能基を２個以上有し、且つ、酸解離定数ｐＫａが４．０以下であることにより、半導体用接着剤は、仮固定時の熱履歴による熱履歴後反応率を低減することができる。
（ｄ）成分は、酸性官能基を２個以上有するため、複数の酸解離定数を有していてもよい。酸解離定数ｐＫａが４．０以下とは、複数の酸解離定数のうちの少なくとも一つの値が４．０以下であればよいことを表す。
（ｄ）成分の酸解離定数ｐＫａは４．０以下であり、好ましくは３．５以下、より好ましくは２．５以下である。また、（ｄ）成分の酸解離定数ｐＫａは、好ましくは１．０以上、より好ましくは１．５以上、更に好ましくは２．０以上である。（ｄ）成分の酸解離定数ｐＫａが４．０以下であることにより、塩基性官能基とより強固な塩を形成し、エポキシ樹脂との反応が抑制される。
（ｄ）成分は、酸性官能基として、カルボキシル基、スルホキシル基及びリン酸基からなる群より選択される少なくとも一種の基を含むことができる。酸性官能基は、硬化剤に含まれる塩基性官能基と塩形成できる酸性官能基であれば特に制限されない。（ｄ）成分が、カルボキシル基を有する化合物（例えばカルボン酸）であることで、一層優れた接続信頼性が得られやすい。（ｄ）成分がカルボキシル基を有する化合物（例えばカルボン酸）であるため、本発明の効果が得られやすくなる観点から、（ｂ）成分はエポキシ樹脂、ウレタン樹脂及びユリア樹脂からなる群より選択される少なくとも一種の熱硬化性樹脂であることが好ましく、（ｃ）成分は、アミン系硬化剤及びイミダゾール系硬化剤からなる群より選択される少なくとも一種の硬化剤であることが好ましい。なお、（ｄ）成分はカルボキシル基、スルホキシル基又はリン酸基以外の酸基を更に有していてもよい。
（ｄ）成分は、下記一般式（１－１）、（１－２）又は（１－３）で表される構造を有する化合物が挙げられる。
Figure 0007647092000004
Figure 0007647092000005
Figure 0007647092000006
式（１－１）～（１－３）中、Ｒ１は電子吸引性基を示し、Ｒ２は水素原子又は電子吸引性基を示し、Ｒ３は水素原子又は１価の有機基を示し、Ｘは酸素原子又は硫黄原子を示し、ｎ１は０～１５の整数を示し、ｎ２及びｎ３はそれぞれ、ｎ２＋ｎ３が２～１５の整数となるように選ばれる１以上の整数を示し、ｍは１又は２を示す。なお、複数存在するＲ３は互いに同一でも異なっていてもよい。
電子吸引性基としては、例えば、スルホニル基、ニトロ基、シアノ基、ハロゲン基及びカルボニル基が挙げられる。（ｄ）成分は、２種以上の電子吸引性基を有していてもよい。また、（ｄ）成分における酸性官能基のα位炭素が、電子吸引性基の一部を構成していてもよい。例えば、上記式（１－２）においては、酸性官能基のα位炭素がカルボニル基の一部となっている。すなわち、（ｄ）成分は、酸性官能基のα位炭素に電子吸引性基が直接結合した構造、又は、酸性官能基のα位炭素が電子吸引性基の一部を構成する構造を有していると言える。電子吸引性基は、優れたフラックス活性が得られやすい観点及び本発明の効果が得られやすい観点から、シアノ基、ハロゲン基及びカルボニル基からなる群より選択される少なくとも一種を含むことが好ましく、カルボニル基を含むことがより好ましい。
（ｄ）成分は、酸性官能基を１～３つ有する化合物が好ましく、酸性官能基としてカルボキシル基を１～３つ有する化合物がより好ましい。（ｄ）成分は、モノカルボン酸、ジカルボン酸及びトリカルボン酸からなる群より選択される少なくとも一種を含むことが好ましい。カルボキシル基を１～３つ有する（ｄ）成分を用いる場合、カルボキシル基を４つ以上有する化合物を用いる場合と比較して、保管時・接続作業時等における半導体用接着剤の粘度上昇を一層抑制することができ、半導体装置の接続信頼性を一層向上させることができる。
（ｄ）成分は、カルボキシル基を２つ有する化合物（ジカルボン酸）であることがより好ましい。ジカルボン酸である場合は、カルボキシル基を１つ有する化合物（モノカルボン酸）と比較して、接続時の高温によっても揮発し難く、ボイドの発生を一層抑制できる。また、カルボキシル基を２つ有する化合物を用いると、カルボキシル基を３つ以上有する化合物を用いた場合と比較して、保管時・接続作業時等における半導体用接着剤の粘度上昇を一層抑制することができ、半導体装置の接続信頼性を一層向上させることができる。
（ｄ）成分の融点は、好ましくは５０℃以上、より好ましくは６０℃以上、更に好ましくは７０℃以上であり、好ましくは２５０℃以下、より好ましくは１５０℃以下、更に好ましくは１３０℃以下である。（ｄ）成分の融点が２５０℃以下の場合は、熱硬化性樹脂と硬化剤との硬化反応が生じる前にフラックス活性が充分に発現しやすい。そのため、このような（ｄ）成分を含有する半導体用接着剤によれば、チップ搭載時に（ｄ）成分が溶融し、はんだ表面の酸化膜が除去されることで、接続信頼性に一層優れる半導体装置を実現できる。また、（ｄ）成分の融点が５０℃以上の場合は、室温下又は高温ステージ上での反応が開始しにくくなり、一層保存安定性に優れる。これらの観点から、（ｄ）成分の融点は、５０～２５０℃が好ましく、６０～１５０℃がより好ましく、７０～１３０℃が更に好ましい。
（ｄ）成分の融点は、一般的な融点測定装置を用いて測定できる。融点を測定する試料は、微粉末に粉砕され且つ微量を用いることで試料内の温度の偏差を少なくすることが求められる。試料の容器としては一方の端を閉じた毛細管が用いられることが多いが、測定装置によっては２枚の顕微鏡用カバーグラスに挟み込んで容器とするものもある。また、急激に温度を上昇させると試料と温度計との間に温度勾配が発生して測定誤差を生じるため、融点を計測する時点での加温は毎分１℃以下の上昇率で測定することが望ましい。
前述のように微粉末として調製されるので、表面での乱反射により融解前の試料は不透明である。試料の外見が透明化し始めた温度を融点の下限点とし、融解しきった温度を上限点とすることが通常である。測定装置は種々の形態のものが存在するが、最も古典的な装置は二重管式温度計に試料を詰めた毛細管を取り付けて温浴で加温する装置が使用される。二重管式温度計に毛細管を貼り付ける目的で温浴の液体として粘性の高い液体が用いられ、濃硫酸ないしはシリコンオイルが用いられることが多く、温度計先端の溜めの近傍に試料が来るように取り付ける。また、融点測定装置としては金属のヒートブロックを使って加温し、光の透過率を測定しながら加温を調整しつつ自動的に融点を決定するものを使用することもできる。
なお、本明細書中、融点が２５０℃以下とは、融点の上限点が２５０℃以下であることを意味し、融点が５０℃以上とは、融点の下限点が５０℃以上であることを意味する。
具体的な（ｄ）成分としては、例えば、シュウ酸、マロン酸、α－ケトグルタル酸（２－オキソグルタル酸）、２，２’－チオジグリコール酸、グリコール酸、２－オキソ－１，３－プロパンジスルホン酸、ベンゼンジスルホン酸、ナフタレンジスルホン酸、３－ホスホノプロピオン酸、４－ホスホノ酪酸等が挙げられる。これらの中でも、優れたフラックス活性が得られやすい観点及び本発明の効果が得られやすい観点から、シュウ酸、マロン酸、α－ケトグルタル酸、２，２’－チオジグリコール酸、グリコール酸が好ましく、α－ケトグルタル酸が特に好ましい。これらは１種を単独で又は２種以上を組み合わせて用いることができる。
（ｄ）成分の含有量は、半導体用接着剤の固形分全量を基準として、好ましくは０．１質量％以上であり、好ましくは１０質量％以下、より好ましくは５質量％以下、更に好ましくは２質量％以下である。（ｄ）成分の含有量は、半導体装置作製時の接続信頼性と耐リフロー性の観点から、半導体用接着剤の固形分全量を基準として、０．１～１０質量％であることが好ましく、０．１～５質量％であることがより好ましく、０．１～２質量％であることが更に好ましい。なお、有機酸が（ａ）～（ｃ）成分に該当する場合、当該化合物は（ｄ）成分にも該当するものとして（ｄ）成分の含有量を算出する。
本実施形態では、（ｃ）成分全量中の塩基性官能基に対する、（ｄ）成分全量中の酸性官能基の当量比（酸性官能基／塩基性官能基、モル比）が、１．０以上であることが好ましく、３．０以下であることが好ましい。上記当量比は、より好ましくは１．３以上であり、更に好ましくは１．５以上であり、より好ましくは２．５以下であり、更に好ましくは２．０以下である。
（ｅ）フィラー
本実施形態の半導体用接着剤は、必要に応じて、フィラー（（ｅ）成分）を含有していてもよい。（ｅ）成分によって、半導体用接着剤の粘度、半導体用接着剤の硬化物の物性等を制御することができる。具体的には、（ｅ）成分によれば、例えば、接続時のボイド発生の抑制、半導体用接着剤の硬化物の吸湿率の低減、等を図ることができる。
（ｅ）成分としては、絶縁性無機フィラー、ウィスカー、樹脂フィラー等を用いることができる。また、（ｅ）成分としては、１種を単独で用いてもよく、２種以上を併用してもよい。
絶縁性無機フィラーとしては、例えば、ガラス、シリカ、アルミナ、酸化チタン、カーボンブラック、マイカ及び窒化ホウ素が挙げられる。これらの中でも、シリカ、アルミナ、酸化チタン及び窒化ホウ素が好ましく、シリカ、アルミナ及び窒化ホウ素がより好ましい。
ウィスカーとしては、例えば、ホウ酸アルミニウム、チタン酸アルミニウム、酸化亜鉛、珪酸カルシウム、硫酸マグネシウム及び窒化ホウ素が挙げられる。
樹脂フィラーとしては、例えば、ポリウレタン、ポリイミド等の樹脂からなるフィラーが挙げられる。
樹脂フィラーは、有機成分（エポキシ樹脂及び硬化剤等）と比較して熱膨張率が小さいため接続信頼性の向上効果に優れる。また、樹脂フィラーによれば、半導体用接着剤の粘度調整を容易に行うことができる。また、樹脂フィラーは、無機フィラーと比較して応力を緩和する機能に優れている。
無機フィラーは、樹脂フィラーと比較して熱膨張率が小さいため、無機フィラーによれば、接着剤組成物の低熱膨張率化が実現できる。また、無機フィラーには汎用品で粒径制御されたものが多いため、粘度調整にも好ましい。
樹脂フィラー及び無機フィラーはそれぞれに有利な効果があるため、用途に応じていずれか一方を用いてもよく、双方の機能を発現するため双方を混合して用いてもよい。
（ｅ）成分の形状、粒径及び含有量は特に制限されない。また、（ｅ）成分は、表面処理によって物性を適宜調整されたものであってもよい。
（ｅ）成分の含有量は、半導体用接着剤の固形分全量基準で、好ましくは１０質量％以上であり、より好ましくは１５質量％以上であり、好ましくは８０質量％以下であり、より好ましくは６０質量％以下である。（ｅ）成分の含有量は、半導体用接着剤の固形分全量基準で、１０～８０質量％であることが好ましく、１５～６０質量％であることがより好ましい。
（ｅ）成分は、絶縁物で構成されていることが好ましい。（ｅ）成分が導電性物質（例えば、はんだ、金、銀、銅等）で構成されていると、絶縁信頼性（特にＨＡＳＴ耐性）が低下するおそれがある。
（その他の成分）
本実施形態の半導体用接着剤には、酸化防止剤、シランカップリング剤、チタンカップリング剤、レベリング剤、イオントラップ剤等の添加剤を配合してもよい。これらは１種を単独で又は２種以上を組み合わせて用いることができる。これらの配合量については、各添加剤の効果が発現するように適宜調整すればよい。
本実施形態の半導体用接着剤は、フィルム状であってよい。この場合、Ｐｒｅ－ａｐｐｌｉｅｄ方式で半導体チップと配線基板の空隙又は複数の半導体チップ間の空隙を封止する場合の作業性を向上させることができる。フィルム状に成形された本実施形態の半導体用接着剤（フィルム状接着剤）の作製方法の一例を以下に示す。
まず、（ａ）成分、（ｂ）成分、（ｃ）成分及び（ｄ）成分、並びに必要に応じて添加される（ｅ）成分等を、有機溶媒中に加え、攪拌混合、混錬等により、溶解又は分散させて、樹脂ワニスを調製する。その後、離型処理を施した基材フィルム上に、樹脂ワニスをナイフコーター、ロールコーター、アプリケーター等を用いて塗布した後、加熱により有機溶媒を除去することにより、基材フィルム上にフィルム状接着剤を形成することができる。
フィルム状接着剤の厚みは特に制限されないが、例えば、接続前のバンプの高さの０．５～１．５倍であることが好ましく、０．６～１．３倍であることがより好ましく、０．７～１．２倍であることが更に好ましい。
フィルム状接着剤の厚さがバンプの高さの０．５倍以上であると、接着剤の未充填によるボイドの発生を充分に抑制することができ、接続信頼性を一層向上させることができる。また、厚さが１．５倍以下であると、接続時にチップ接続領域から押し出される接着剤の量を充分に抑制することができるため、不要な部分への接着剤の付着を充分に防止することができる。フィルム状接着剤の厚さが１．５倍より大きいと、多くの接着剤をバンプが排除しなければならなくなり、導通不良が生じやすくなる。また、狭ピッチ化・多ピン化によるバンプの弱化（バンプ径の微小化）に対して、多くの樹脂を排除することは、バンプへのダメージが大きくなるため好ましくない。
一般にバンプの高さが５～１００μｍであることからすると、フィルム状接着剤の厚さは２．５～１５０μｍであることが好ましく、３．５～１２０μｍであることがより好ましい。
樹脂ワニスの調製に用いる有機溶媒としては、各成分を均一に溶解又は分散し得る特性を有するものが好ましく、例えば、ジメチルホルムアミド、ジメチルアセトアミド、Ｎ－メチル－２－ピロリドン、ジメチルスルホキシド、ジエチレングリコールジメチルエーテル、トルエン、ベンゼン、キシレン、メチルエチルケトン、テトラヒドロフラン、エチルセロソルブ、エチルセロソルブアセテート、ブチルセロソルブ、ジオキサン、シクロヘキサノン、及び酢酸エチルが挙げられる。これらの有機溶媒は、単独で又は２種以上を組み合わせて使用することができる。樹脂ワニス調製の際の攪拌混合及び混錬は、例えば、攪拌機、らいかい機、３本ロール、ボールミル、ビーズミル又はホモディスパーを用いて行うことができる。
基材フィルムとしては、有機溶媒を揮発させる際の加熱条件に耐え得る耐熱性を有するものであれば特に制限はなく、ポリプロピレンフィルム、ポリメチルペンテンフィルム等のポリオレフィンフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム等のポリエステルフィルム、ポリイミドフィルム及びポリエーテルイミドフィルムを例示できる。基材フィルムは、これらのフィルムからなる単層のものに限られず、２種以上の材料からなる多層フィルムであってもよい。
基材フィルムへ塗布した樹脂ワニスから有機溶媒を揮発させる際の乾燥条件は、有機溶媒が充分に揮発する条件とすることが好ましく、具体的には、５０～２００℃、０．１～９０分間の加熱を行うことが好ましい。有機溶媒は、フィルム状接着剤全量に対して１．５質量％以下まで除去されることが好ましい。
また、本実施形態の半導体用接着剤は、ウェハ上で直接形成してもよい。具体的には、例えば、上記樹脂ワニスをウェハ上に直接スピンコートして膜を形成した後、有機溶媒を除去することにより、ウェハ上に直接半導体用接着剤からなる層を形成してもよい。
本実施形態の半導体用接着剤の最低溶融粘度は、加圧雰囲気下での硬化時にボイドがより一層除去されやすくなり、より一層優れた耐リフロー性が得られる観点から、２００～１００００Ｐａ・ｓであることが好ましく、２００～５０００Ｐａ・ｓであることがより好ましい。最低溶融粘度は、実施例に記載の方法で測定することができる。半導体用接着剤が最低溶融粘度を示す温度（溶融温度）は、好ましくは１００～２５０℃であり、より好ましくは１２０～２３０℃であり、更に好ましくは１４０～２００である。
本実施形態の半導体用接着剤は、６０～１７０℃の温度領域での半導体チップの仮固定が容易となる観点から、８０℃での溶融粘度が２０００～３００００Ｐａ・ｓであることが好ましく、１３０℃での溶融粘度が４００～２００００Ｐａ・ｓであることが好ましく、８０℃での溶融粘度が４０００～２００００Ｐａ・ｓであり、且つ、１３０℃での溶融粘度が４００～５０００Ｐａ・ｓであることがより好ましい。上記溶融粘度は、実施例に記載の方法で測定することができる。
以上説明した本実施形態の半導体用接着剤は、常圧又は加圧雰囲気下で熱を加えることにより硬化させるプロセスに好適に用いることができ、特に、半導体用接着剤を介して複数の半導体チップを被搭載部材（半導体チップ、半導体ウェハ、配線回路基板等）の上に搭載し仮固定した後、常圧又は加圧条件下で一括して硬化と封止を行うプロセスに好適に用いることができる。このプロセスに本実施形態の半導体用接着剤を用いる場合、常圧又は加圧により接着剤内部のボイドが除去されやすく、一層優れた耐リフロー性が得られやすい。
＜半導体装置＞
本実施形態の半導体装置は、半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置である。この半導体装置では、接続部の少なくとも一部が、常圧又は加圧雰囲気下で熱を加えて硬化された上記半導体用接着剤の硬化物によって封止されている。以下、図１、図２及び図３を参照して本実施形態の半導体装置について説明する。図１、図２及び図３は、それぞれ、後述する実施形態に係る方法によって製造され得る半導体装置の一実施形態を示す断面図である。
図１は、半導体チップ及び基板のＣＯＢ型の接続態様を示す模式断面図である。図１に示す半導体装置１００は、半導体チップ１及び基板２（配線回路基板）と、これらの間に介在する接着剤層４０とを備える。半導体装置１００の場合、半導体チップ１は、半導体チップ本体１０と、半導体チップ本体１０の基板２側の面上に配置された配線又はバンプ１５と、配線又はバンプ１５上に配置された接続部としてのはんだ３０とを有する。基板２は、基板本体２０と、基板本体２０の半導体チップ１側の面上に配置された接続部としての配線又はバンプ１６とを有する。半導体チップ１のはんだ３０と、基板２の配線又はバンプ１６とは、金属接合によって電気的に接続されている。半導体チップ１及び基板２は、配線又はバンプ１６及びはんだ３０によりフリップチップ接続されている。配線又はバンプ１５，１６及びはんだ３０は、接着剤層４０によって封止されることで、外部環境から遮断されている。
図２は、半導体チップ同士のＣＯＣ型の接続態様を示す。図２に示す半導体装置３００の構成は、２つの半導体チップ１が配線又はバンプ１５及びはんだ３０を介してフリップチップ接続されている点を除き、半導体装置１００と同様である。
図１及び図２において、配線又はバンプ１５等の接続部は、パッドと呼ばれる金属膜（例えば、金めっき）であってもよく、ポスト電極（例えば、銅ピラー）であってもよい。
半導体チップ本体１０としては、特に制限はなく、シリコン、ゲルマニウム等の同一種類の元素から構成される元素半導体、ガリウムヒ素、インジウムリン等の化合物半導体などの各種半導体を用いることができる。
基板２としては、配線回路基板であれば特に制限はなく、ガラスエポキシ、ポリイミド、ポリエステル、セラミック、エポキシ、ビスマレイミドトリアジン等を主な成分とする絶縁基板の表面に形成された金属層の不要な箇所をエッチング除去して配線（配線パターン）が形成された回路基板、上記絶縁基板の表面に金属めっき等によって配線（配線パターン）が形成された回路基板、上記絶縁基板の表面に導電性物質を印刷して配線（配線パターン）が形成された回路基板などを用いることができる。
配線又はバンプ１５及び１６、はんだ３０等の接続部の材質としては、主成分として、金、銀、銅、はんだ（主成分は、例えば、スズ－銀、スズ－鉛、スズ－ビスマス、スズ－銅、スズ－銀－銅）、スズ、ニッケル等が用いられ、単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。接続部は、これらの金属が積層された構造を有していてもよい。金属材料のうち、銅、はんだが、比較的安価であり、好ましい。接続信頼性の向上及び反り抑制の観点から、接続部がはんだを含んでいてもよい。
パッドの材質としては、主成分として、金、銀、銅、はんだ（主成分は、例えば、スズ－銀、スズ－鉛、スズ－ビスマス、スズ－銅、スズ－銀－銅）、スズ、ニッケル等が用いられ、単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。パッドは、これらの金属が積層された構造を有していてもよい。接続信頼性の観点から、パッドが金又ははんだを含んでいてもよい。
配線又はバンプ１５，１６（配線パターン）の表面には、金、銀、銅、はんだ（主成分は、例えば、スズ－銀、スズ－鉛、スズ－ビスマス、スズ－銅）、スズ、ニッケル等を主成分とする金属層が形成されていてもよい。この金属層は単一の成分のみで構成されていてもよく、複数の成分から構成されていてもよい。金属層が複数の金属層が積層された構造を有していてもよい。金属層が、比較的安価な銅又ははんだを含んでいてもよい。接続信頼性の向上及び反り抑制の観点から、金属層が、はんだを含んでいてもよい。
図１又は図２に示すような半導体装置（パッケージ）を積層して、金、銀、銅、はんだ（主成分は、例えば、スズ－銀、スズ－鉛、スズ－ビスマス、スズ－銅、スズ－銀－銅）、スズ、ニッケル等で電気的に接続してもよい。接続するための金属は、比較的安価な銅又ははんだであってもよい。例えば、ＴＳＶ技術で見られるような、接着剤層を半導体チップ間に介して、フリップチップ接続又は積層し、半導体チップを貫通する孔を形成し、パターン面の電極とつなげてもよい。
図３は、半導体装置の他の実施形態（半導体チップ積層型の態様（ＴＳＶ））を示す断面図である。図３に示す半導体装置５００では、基板としてのインターポーザー本体５０上に形成された配線又はバンプ１５が半導体チップ１のはんだ３０と接続されることにより、半導体チップ１とインターポーザー５とがフリップチップ接続されている。半導体チップ１とインターポーザー５との間には接着剤層４０が介在している。上記半導体チップ１におけるインターポーザー５と反対側の表面上に、配線又はバンプ１５、はんだ３０及び接着剤層４０を介して半導体チップ１が繰り返し積層されている。半導体チップ１の表裏におけるパターン面の配線又はバンプ１５は、半導体チップ本体１０の内部を貫通する孔内に充填された貫通電極３４により互いに接続されている。貫通電極３４の材質としては、銅、アルミニウム等を用いることができる。
このようなＴＳＶ技術により、通常は使用されない半導体チップの裏面からも信号を取得することができる。更には、半導体チップ１内に貫通電極３４を垂直に通すため、対向する半導体チップ１間、並びに、半導体チップ１及びインターポーザー５間の距離を短くし、柔軟な接続が可能である。接着剤層は、このようなＴＳＶ技術において、対向する半導体チップ１間、並びに、半導体チップ１及びインターポーザー５間の封止材料として適用することができる。
＜半導体装置の製造方法＞
半導体装置の製造方法の一実施形態は、接続部を有する第一の部材と接続部を有する第二の部材とを、第一の部材の接続部と第二の部材の接続部とが対向配置されるように、半導体用接着剤を介して積層する積層工程と、当該半導体用接着剤を常圧又は加圧雰囲気下で熱を加えることにより硬化させ、硬化した半導体用接着剤により接続部の少なくとも一部を封止する封止工程と、を備える。ここで、第一の部材は、例えば、配線回路基板、半導体チップ又は半導体ウェハであり、第二の部材は半導体チップである。封止工程では、積層工程において得られた積層体を常圧又は加圧雰囲気下で対向配置された接続部の融点以上の温度に加熱することにより、対向配置された接続部同士を電気的に接続されるように接合する。
第一の部材が半導体チップである場合、積層工程は、例えば、ステージ上に複数の半導体チップを配置する工程と、ステージを加熱しながら、ステージ上に配置された複数の半導体チップのそれぞれの上に、半導体用接着剤を介して他の半導体チップを順次配置し、半導体チップ、半導体用接着剤及び他の半導体チップがこの順に積層されてなる積層体（仮固定体）を複数得る仮固定工程と、を含む。
第一の部材が複数の半導体チップを基材配線回路基板又は半導体ウェハである場合、積層工程は、例えば、ステージ上に配線回路基板又は半導体ウェハを配置する工程と、ステージを加熱しながら、ステージ上に配置された配線回路基板又は半導体ウェハの上に、半導体用接着剤を介して複数の半導体チップを順次配置し、配線回路基板、半導体用接着剤及び複数の上記半導体チップがこの順に積層されてなる積層体（仮固定体）、又は、半導体ウェハ、半導体用接着剤及び複数の上記半導体チップがこの順に積層されてなる積層体（仮固定体）を得る仮固定工程と、を含む。
仮固定工程では、例えば、まず、第一の部材上又は第二の部材上に半導体用接着剤を配置（例えばフィルム状の半導体用接着剤を貼付）する。次いで、ダイシングテープ上で個片化された半導体チップをピックアップして、圧着機の圧着ツール（圧着ヘッド）に吸着させ、配線回路基板、他の半導体チップ又は半導体ウェハに仮固定する。
半導体用接着剤を配置する方法は特に限定されず、例えば、半導体用接着剤がフィルム状である場合には、加熱プレス、ロールラミネート、真空ラミネート等の方法であってよい。配置される半導体用接着剤の面積及び厚みは、第一の部材及び第二の部材のサイズ、接続部（バンプ）の高さ等によって適宜設定される。半導体用接着剤を半導体チップ上に配置してもよいし、半導体用接着剤が配置された半導体ウェハをダイシングした後、これを半導体チップに個片化してもよい。
仮固定工程では、接続部同士を電気的に接続するために位置あわせが必要である。そのため、一般的にはフリップチップボンダー等の圧着機が使用される。
仮固定のために圧着ツールが半導体チップをピックアップする際に、半導体チップ上の半導体用接着剤等に熱が転写しないように、圧着ツールが低温であることが好ましい。一方、圧着（仮圧着）時には、半導体用接着剤の流動性を高めて、巻き込まれたボイドを効率的に排除できるように、半導体チップが高温に加熱されることが好ましい。ただし、半導体用接着剤の硬化反応の開始温度よりも低温の加熱が好ましい。冷却時間を短縮するため、半導体チップをピックアップする際の圧着ツールの温度と、仮固定の際の圧着ツールの温度との差は、小さい方が好ましい。この温度差は、１００℃以下が好ましく、６０℃以下がより好ましく、実質的に０℃であることが更に好ましい。温度差が１００℃以上であると、圧着ツールの冷却に時間がかかるため生産性が低下する傾向がある。半導体用接着剤の硬化反応の開始温度とはＤＳＣ（株式会社パーキンエルマー製、ＤＳＣ－Ｐｙｉｒｓ１）を用いて、サンプル量１０ｍｇ、昇温速度１０℃／分、空気又は窒素雰囲気の条件で測定したときのオンセット温度をいう。
仮固定のために加えられる荷重は、接続部（バンプ）の数、接続部（バンプ）の高さばらつきの吸収、接続部（バンプ）の変形量等の制御を考慮して適宜設定される。仮固定工程では、圧着（仮圧着）後に、対向する接続部同士が接触していることが好ましい。圧着後に接続部同士が接触していると、封止工程における圧着（本圧着）において接続部の金属結合が形成しやすく、また、半導体用接着剤の噛み込みが少ない傾向がある。荷重は、ボイドを排除し、接続部の接触のために、大きい方が好ましく、例えば、接続部（例えばバンプ）１個辺り、０．０００１Ｎ～０．２Ｎが好ましく、０．００９Ｎ～０．２Ｎが好ましく、０．００１～０．１Ｎがより一層好ましい。
仮固定工程の圧着時間は、生産性向上の観点から、短時間であるほど好ましく、例えば、５秒以下、３秒以下、又は２秒以下であってもよい。
ステージの加熱温度は、第一の部材の接続部の融点及び第二の部材の接続部の融点よりも低い温度であり、通常６０～１５５℃、６５～１２０℃、又は、７０～１００℃であってよい。このような温度で加熱することで、半導体用接着剤中に巻き込まれたボイドを効率的に排除できる。なお、ステージの加熱温度が実際に接着剤自体に加わるわけではない。
仮固定の際の圧着ツールの温度は、前述のように半導体チップをピックアップする際の圧着ツールの温度との温度差が小さくなるように設定することが好ましいが、例えば、８０～３５０℃、又は、１００～１７０℃であってよい。
積層工程が上記仮固定工程を含む場合、仮固定工程に続く封止工程では、複数の積層体又は複数の半導体チップを備える積層体における半導体用接着剤を一括もしくは分割して硬化させ、複数の接続部を一括もしくは分割して封止してよい。封止工程によって、対向する接続部が金属結合によって接合すると共に、通常、半導体用接着剤によって接続部間の空隙が充てんされる。封止工程は、接続部の金属の融点以上に加熱可能であり、加圧が可能な装置を用いて行われる。装置の例としては、加圧リフロ炉、及び加圧オーブンが挙げられる。
封止工程の加熱温度（接続温度）は、対向する接続部（例えば、バンプ－バンプ、バンプ－パッド、バンプ－配線）のうち、少なくとも一方の金属の融点以上の温度で加熱することが好ましい。例えば、接続部の金属がはんだである場合、２００℃以上、４５０℃以下が好ましい。加熱温度が低温であると接続部の金属が溶融せず、充分な金属結合が形成されない可能性がある。加熱温度が過度に高温であると、ボイド抑制の効果が相対的に小さくなったり、はんだが飛散し易くなったりする傾向がある。
接続部の接合のための加圧を圧着機を用いて行うと、接続部の側面にはみ出た半導体用接着剤（フィレット）には圧着機の熱が伝わり難いため、圧着（本圧着）後、半導体用接着剤の硬化を充分に進行させるための加熱処理が更に必要となることが多い。そのため、封止工程での加圧は、圧着機ではなく、加圧リフロ炉、加圧オーブン等内での気圧により行うことが好ましい。気圧による加圧であれば、全体に熱を加えることができ、圧着（本圧着）後の加熱処理を短縮、又は無くすことができ、生産性が向上する。また、気圧による加圧であれば、複数の積層体（仮固定体）又は仮固定された複数の半導体チップを備える積層体（仮固定体）の本圧着を、一括して行い易い。さらに、圧着機を用いた直接的な加圧ではなく、気圧による加圧の方が、フィレット抑制の観点からも、好ましい。フィレット抑制は、半導体装置の小型化及び高密度化の傾向に対して、重要である。
封止工程における圧着が行われる雰囲気は、特に制限はないが、空気、窒素、蟻酸等を含む雰囲気が好ましい。
封止工程における圧着の圧力は、接続される部材のサイズ及び数等に応じて適宜設定される。圧力は、例えば、大気圧を超えて１ＭＰａ以下であってもよい。圧力が大きいほうがボイド抑制、接続性向上の観点から好ましく、フィレット抑制の観点からは圧力は小さいほうが好ましい。そのため、圧力は０．０５～０．５ＭＰａがより好ましい。
圧着時間は、接続部の構成金属により異なるが、生産性が向上する観点から短時間であるほど好ましい。接続部がはんだバンプである場合、接続時間は２０秒以下が好ましく、１０秒以下がより好ましく、５秒以下が更に好ましい。銅－銅又は銅－金の金属接続の場合は、接続時間は６０秒以下が好ましい。
ＴＳＶ構造の半導体装置のように、立体的に複数の半導体チップが積層される場合、複数の半導体チップを一つずつ積み重ねて仮固定された状態とし、その後、積層された複数の半導体チップを一括して加熱及び加圧することで半導体装置を得てもよい。
以下、実施例により本発明をより具体的に説明するが、本発明は実施例に限定されるものではない。
各実施例及び比較例で使用した化合物は以下の通りである。
（ａ）成分：熱可塑性樹脂
・フェノキシ樹脂（新日鉄住金化学株式会社製、商品名「ＦＸ２９３」、Ｔｇ：約１６０℃、Ｍｗ：約４００００）
・ポリウレタン（ディーアイシーコベストロポリマー株式会社製、商品名「Ｔ－８１７５Ｎ」、Ｔｇ：－２３℃、Ｍｗ：１２００００）
（ｂ）成分：熱硬化性樹脂
・トリフェノールメタン骨格含有多官能固形エポキシ（三菱ケミカル株式会社製、商品名「ＥＰ１０３２Ｈ６０」）
・ビスフェノールＦ型液状エポキシ（三菱ケミカル株式会社製、商品名「ＹＬ９８３Ｕ」）
・液状エポキシＸ（三菱ケミカル株式会社製、商品名「ＹＸ」）
（ｃ）成分：硬化剤
・２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンイソシアヌル酸付加物（四国化成工業株式会社製、商品名「２ＭＡＯＫ－ＰＷ」、Ｍｗ：３８４）
（ｄ）成分：有機酸
・グルタル酸（富士フイルム和光純薬株式会社製、融点：９８℃、Ｍｗ：１３２）
・ジグリコール酸（東京化成工業株式会社製、融点：１４４℃、Ｍｗ：１３４）
・２，２’－チオジグリコール酸（東京化成工業株式会社製、融点：１３１℃、Ｍｗ：１５０）
・α－ケトグルタル酸（富士フイルム和光純薬株式会社製、融点：１１８℃、Ｍｗ：１４６）
・ベンジル酸（富士フイルム和光純薬株式会社製、融点：１５２℃、Ｍｗ：２２８）
（ｅ）フィラー
・メタクリル表面処理シリカフィラー（株式会社アドマテックス製、商品名「１８０ｎｍＳＭ－ＥＨ１」、平均粒径約１８０ｎｍ）
・シリカフィラー（株式会社アドマテックス製、商品名「ＳＥ２０３０」、平均粒径０．５μｍ）
・エポキシシラン表面処理シリカフィラー（株式会社アドマテックス製、商品名「ＳＥ２０３０－ＳＥＪ」、平均粒径０．５μｍ）
・メタクリル表面処理シリカフィラー（株式会社アドマテックス製、商品名「ＹＡ０５０Ｃ－ＳＭ１」、平均粒径約０．０５μｍ）
（ａ）成分の重量平均分子量（Ｍｗ）は、ＧＰＣ法によって求めたものである。ＧＰＣ法の詳細は以下のとおりである。
装置名：ＨＰＬＣ－８０２０（製品名、東ソー株式会社製）
カラム：２ｐｉｅｃｅｓ ｏｆ ＧＭＨＸＬ ＋ １ｐｉｅｃｅ ｏｆ Ｇ－２０００ＸＬ
検出器：ＲＩ検出器
カラム温度：３５℃
流速：１ｍＬ／分
標準物質：ポリスチレン
＜フィルム状半導体用接着剤の作製＞
表１に示す配合量（単位：質量部）の熱可塑性樹脂、熱硬化性樹脂、硬化剤、有機酸及びフィラーを、ＮＶ値（［乾燥後の塗料分質量］／［乾燥前の塗料分質量］×１００）が５０％になるように有機溶媒（シクロヘキサノン）に添加した。その後、固形分（熱可塑性樹脂、熱硬化性樹脂、硬化剤、有機酸及びフィラー）の配合量と同質量のφ１．０ｍｍのジルコニアビーズ及びφ２．０ｍｍのジルコニアビーズを同容器内に加え、ボールミル（フリッチュ・ジャパン株式会社、遊星型微粉砕機Ｐ－７）で３０分撹拌した。撹拌後、ジルコニアビーズをろ過によって除去し、塗工ワニスを作製した。
得られた塗工ワニスを、基材フィルム（帝人デュポンフィルム株式会社製、商品名「ピューレックスＡ５５」）上に、小型精密塗工装置（康井精機社製）で塗工し、クリーンオーブン（ＥＳＰＥＣ製）で乾燥（１００℃／１０ｍｉｎ）することで、膜厚２０μｍのフィルム状接着剤を得た。
以下に、実施例及び比較例で得られたフィルム状接着剤の評価方法を示す。評価結果は表１及び表２に示す。
＜ＤＳＣ測定＞
得られたフィルム状接着剤を、アルミパン（株式会社エポリードサービス製）に１０ｍｇ秤量し、アルミ蓋を被せ、クリンパを用いて評価サンプルをサンプルパン内に密閉した。示差走査熱量計（Ｔｈｅｒｍｏ ｐｌｕｓ ＤＳＣ８２３５Ｅ、株式会社リガク製）を使用し、窒素雰囲気下、昇温速度１０℃／ｍｉｎ、測定温度範囲３０～３００℃で測定した。オンセット温度の解析手段としては、全面積（ＪＩＳ法）の解析手法を用い、６０℃～２５０℃の温度範囲で解析指示することにより、各ＤＳＣ曲線におけるピークのベースラインと最大傾斜点の交点を算出し、オンセット温度（単位：℃）を求めた。一方、発熱量の解析手段としても同様に全面積（ＪＩＳ法）の解析手法を用い、６０℃～２５０℃の温度範囲で解析指示することにより、各ＤＳＣ曲線におけるピークの積分を行うことで発熱量（単位：Ｊ／ｇ）を算出した。
＜高温安定性評価＞
実施例及び比較例で得られたフィルム状接着剤（初期サンプル）を５０℃に設定したオーブンに入れ、３時間の加熱処理を行った後さらに７０℃に設定したオーブンに入れ、３時間の加熱処理を加えたサンプルを取り出し、熱処理後の評価サンプルＡを得た。
評価サンプルＡを用い、加熱処理前と同じ手順で示差走査熱量計（Ｔｈｅｒｍｏ ｐｌｕｓ ＤＳＣ８２３５Ｅ、株式会社リガク製）を使用し、６０～２５０℃の発熱量（単位：Ｊ／ｇ）を算出した。これを熱処理後発熱量とした。
得られた２つの発熱量（初期サンプルの発熱量と評価サンプルＡの発熱量）を用いて反応率を下記の式で算出した。
反応率（％）＝（初期発熱量－熱処理後発熱量）／初期発熱量×１００
＜ボイド評価＞
（仮圧着後の積層体Ｃ（仮固定体Ｃ）の作製）
上記実施例及び比較例で得られたフィルム状接着剤（初期サンプル）を、卓上ラミネータ（製品名：Ｈｏｔｄｏｇ ＧＫ－１３ＤＸ、（株）ラミーコーポレーション製）を用いて膜厚４０μｍにした後、７．５ｍｍ四方サイズに切り抜き、これを複数のはんだバンプ付き半導体チップ（チップサイズ：７．３ｍｍ×７．３ｍｍ、厚さ０．１ｍｍ、バンプ（接続部）高さ：約４５μｍ（銅ピラーとはんだの合計）、バンプ数：１０４８ピン、ピッチ８０μｍ、製品名：ＷＡＬＴＳ－ＴＥＧ ＣＣ８０、株式会社ウォルツ製）上に８０℃で貼付した。フィルム状接着剤が貼付された半導体用チップを、別の半導体チップ（チップサイズ：１０ｍｍ×１０ｍｍ、厚さ０．１ｍｍ、バンプ数：１０４８ピン、ピッチ８０μｍ、製品名：ＷＡＬＴＳ－ＴＥＧ ＩＰ８０、株式会社ウォルツ製）に、フリップチップボンダー（ＦＣＢ３、パナソニック株式会社製）で加熱及び加圧することにより順次圧着し、仮固定し、仮圧着後の積層体Ｃ（仮固定体Ｃ）を得た。圧着の条件は、１３０℃、７５Ｎ、３秒とした。
上記仮圧着後の積層体（仮固定体Ｃ）を８０℃に設定したオーブンに入れ、６時間の加熱処理を行った後サンプルを取り出し、８０℃熱処理後の仮圧着後の積層体Ｄ（仮固定体Ｄ）を得た。
上記仮圧着後の積層体Ｄ（仮固定体Ｄ）を加圧式オーブン装置（エヌ・ティ・ティ・アドバンステクノロジ株式会社製）のオーブン内に配置した。オーブン内の圧力を０．８ＭＰａに設定し、室温から昇温速度２０℃／分で１９０℃まで昇温した。次いで圧力及び温度を維持しながら圧着体を加圧雰囲気下で１時間加熱して、評価用実装サンプルＥを得た。
（解析・評価）
超音波映像診断装置（製品名：Ｉｎｓｉｇｈｔ－３００、インサイト株式会社製）により、上記評価用実装サンプルの外観画像を撮影した。
［測定条件］
プローブ周波数：１８０ＭＨｚ
診断モード：Ｅｃｈｏ（パルス反射法）
得られた画像から、スキャナ（ＧＴ－９３００ＵＦ、セイコーエプソン株式会社製）でチップ間の接着剤層の画像を取り込んだ。取り込んだ画像において、画像処理ソフト（Ａｄｏｂｅ Ｐｈｏｔｏｓｈｏｐ（商品名））を用いて、色調補正、二階調化によりボイド部分を識別し、ヒストグラムによりボイド部分の占める割合を算出した。ボイド部分を含む接着層全体の面積を１００面積％とした。ボイドの面積割合が１０％未満の場合を「Ａ」とし、ボイドの面積割合が１０％以上で３０％未満の場合を「Ｂ」、３０％以上の場合を「Ｃ」とした。表１に評価結果を示す。
＜接続部分のクラック確認＞
（仮圧着後の積層体Ｆ（仮固定体Ｆ）の作製）
上記実施例及び比較例で得られたフィルム状接着剤（初期サンプル）を、卓上ラミネータ（製品名：Ｈｏｔｄｏｇ ＧＫ－１３ＤＸ、（株）ラミーコーポレーション製）を用いて膜厚４０μｍにした後、７．５ｍｍ四方サイズに切り抜き、これを複数のはんだバンプ付き半導体チップ（チップサイズ：７．３ｍｍ×７．３ｍｍ、厚さ０．１ｍｍ、バンプ（接続部）高さ：約４５μｍ（銅ピラーとはんだの合計）、バンプ数：１０４８ピン、ピッチ８０μｍ、製品名：ＷＡＬＴＳ－ＴＥＧ ＣＣ８０、株式会社ウォルツ製）上に８０℃で貼付した。フィルム状接着剤が貼付された半導体用チップを、別の半導体チップ（チップサイズ：１０ｍｍ×１０ｍｍ、厚さ０．１ｍｍ、バンプ数：１０４８ピン、ピッチ８０μｍ、製品名：ＷＡＬＴＳ－ＴＥＧ ＩＰ８０、株式会社ウォルツ製）に、フリップチップボンダー（ＦＣＢ３、パナソニック株式会社製）で加熱及び加圧することにより順次圧着し、仮固定し、仮圧着後の積層体Ｆ（仮固定体Ｆ）を得た。圧着の条件は、１９０℃／２５Ｎ／１０秒、２６０℃／２５Ｎ／２０秒、１００℃／２５Ｎ／５秒（各昇温時の設定昇温時間：０．１秒）と段階的に熱を掛けながら圧着した。
上記仮圧着後の積層体Ｆ（仮固定体Ｆ）を加圧式オーブン装置（エヌ・ティ・ティ・アドバンステクノロジ株式会社製）のオーブン内に配置した。オーブン内の圧力を０．８ＭＰａに設定し、室温から昇温速度２０℃／分で１９０℃まで昇温した。次いで圧力及び温度を維持しながら圧着体を加圧雰囲気下で１時間加熱して、評価用実装サンプルＧを得た。
上記の評価用実装サンプルについて、卓上研磨機（リファイン・ポリッシャー、リファインテック株式会社製）を用いて、チップ内部に存在するバンプ接続部分が露呈するまで研磨した。研磨に使用した耐水研磨紙としては、初めにサイズ２００ｃｍφ、粒度１０００を使用し、その後粒度２０００の耐水研磨紙に張り替えた後、接続部分が露呈するまで研磨した。その後アルミナ液（懸吊液）Ａ－０．３ミクロン（リファインテック株式会社製）を用いて更に研磨した。露呈されたバンプ接続部分をＳＥＭ（ＴＭ３０３０Ｐｌｕｓ卓上顕微鏡、株式会社日立ハイテクノロジーズ製）で観察し、はんだ内部とはんだ－Ｃｕ配線界面のクラック有無を確認した。
＜接続性の評価＞
得られた評価用実装サンプルＧについて、回路試験機（ＰＯＣＫＥＴ ＴＥＳＴＥＲ ４３００ ＣＯＵＮＴ、ＣＵＳＴＯＭ製）を用いて、チップ内周の抵抗値を測定することにより、接続性を評価した。実装に用いた下チップ（チップサイズ：７．３ｍｍ×７．３ｍｍ、厚さ０．１ｍｍ、バンプ（接続部）高さ：約４５μｍ（銅ピラーとはんだの合計）、バンプ数：１０４８ピン、ピッチ８０μｍ、製品名：ＷＡＬＴＳ－ＴＥＧ ＣＣ８０、株式会社ウォルツ製）の回路図を図４に示す。この回路において図内の端子ａと端子ｂの間の抵抗値がチップ内周の抵抗値となる。この抵抗値の値が３５Ω未満であれば接続良好であることを示し、３５Ω以上もしくは抵抗値が測定できない場合は接続不良であることを示す。
＜はんだ濡れ性の評価＞
上記の評価用実装サンプルについて、接続部分のクラック確認と同様にＳＥＭを用いて接続部の断面を観察し、Ｃｕ配線の上面に９０％以上はんだが濡れている場合を「Ａ」（良好）、はんだ濡れが９０％より小さい場合を「Ｂ」（濡れ不足）として評価した。
Figure 0007647092000007
Figure 0007647092000008
１…半導体チップ、２…基板、１０…半導体チップ本体、１５，１６…配線又はバンプ、２０…基板本体、３０…はんだ、３４…貫通電極、４０…接着剤層、５０…インターポーザー本体、１００，３００，５００…半導体装置。

Claims (11)

  1. 熱可塑性樹脂、熱硬化性樹脂、硬化剤、有機酸及びフィラーを含む半導体用接着剤であって、
    前記有機酸は、酸性官能基を２個以上有する、酸解離定数ｐＫａが４．０以下の化合物であり、
    前記硬化剤に含まれる塩基性官能基に対する、前記有機酸に含まれる前記酸性官能基の当量比が１．０以上３．０以下である、半導体用接着剤。
  2. 前記酸性官能基が、カルボキシル基、スルホキシル基及びリン酸基からなる群より選択される少なくとも一種の基を含む、請求項１に記載の半導体用接着剤。
  3. 前記有機酸が、下記一般式（１－１）、（１－２）又は（１－３）で表される化合物を含む、請求項１又は２に記載の半導体用接着剤。
    Figure 0007647092000009
    Figure 0007647092000010
    Figure 0007647092000011
    ［式（１－１）、（１－２）及び（１－３）中、Ｒ１は電子吸引性基を示し、Ｒ２は水素原子又は電子吸引性基を示し、Ｒ３は水素原子又は１価の有機基を示し、Ｘは酸素原子又は硫黄原子を示し、ｎ１は０～１５の整数を示し、ｎ２及びｎ３はそれぞれ、ｎ２＋ｎ３が２～１５の整数となるように選ばれる１以上の整数を示し、ｍは１又は２を示す。なお、複数存在するＲ３は互いに同一でも異なっていてもよい。］
  4. 前記有機酸の融点が、５０～２５０℃である、請求項１～３のいずれか一項に記載の半導体用接着剤。
  5. 前記硬化剤が、アミン系硬化剤を含む、請求項１～４のいずれか一項に記載の半導体用接着剤。
  6. 前記硬化剤が、イミダゾール系硬化剤を含む、請求項１～５のいずれか一項に記載の半導体用接着剤。
  7. 前記イミダゾール系硬化剤の構造が、トリアジン環を含む構造である、請求項６に記載の半導体用接着剤。
  8. 半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置の製造方法であって、
    請求項１～７のいずれか一項に記載の半導体用接着剤を、常圧又は加圧雰囲気下で熱を加えることにより硬化させ、硬化した前記半導体用接着剤により前記接続部の少なくとも一部を封止する封止工程を備える、半導体装置の製造方法。
  9. 前記封止工程の前に、
    ステージ上に複数の半導体チップを配置する工程と、
    前記ステージを６０～１５５℃に加熱しながら、前記ステージ上に配置された前記複数の半導体チップのそれぞれの上に、前記半導体用接着剤を介して他の半導体チップを順次配置し、前記半導体チップ、前記半導体用接着剤及び前記他の半導体チップがこの順に積層されてなる積層体を複数得る仮固定工程と、を更に備える、請求項８に記載の半導体装置の製造方法。
  10. 前記封止工程の前に、
    ステージ上に配線回路基板又は半導体ウェハを配置する工程と、
    前記ステージを６０～１５５℃に加熱しながら、前記ステージ上に配置された前記配線回路基板又は半導体ウェハの上に、前記半導体用接着剤を介して複数の半導体チップを順次配置し、前記配線回路基板、前記半導体用接着剤及び複数の前記半導体チップがこの順に積層されてなる積層体、又は、前記半導体ウェハ、前記半導体用接着剤及び複数の前記半導体チップがこの順に積層されてなる積層体を得る仮固定工程と、を更に備える、請求項８に記載の半導体装置の製造方法。
  11. 半導体チップ及び配線回路基板のそれぞれの接続部が互いに電気的に接続された半導体装置、又は、複数の半導体チップのそれぞれの接続部が互いに電気的に接続された半導体装置であって、前記接続部の少なくとも一部が、常圧又は加圧雰囲気下で熱を加えて硬化された請求項１～７のいずれか一項に記載の半導体用接着剤の硬化物によって封止されている、半導体装置。
JP2020211410A 2020-09-16 2020-12-21 半導体用接着剤、並びに、半導体装置及びその製造方法 Active JP7647092B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202180062120.2A CN116195052A (zh) 2020-09-16 2021-09-13 半导体用黏合剂、以及半导体装置及其制造方法
KR1020237008416A KR20230068394A (ko) 2020-09-16 2021-09-13 반도체용 접착제, 및, 반도체 장치 및 그 제조 방법
PCT/JP2021/033517 WO2022059640A1 (ja) 2020-09-16 2021-09-13 半導体用接着剤、並びに、半導体装置及びその製造方法
TW110134198A TW202223038A (zh) 2020-09-16 2021-09-14 半導體用接著劑、以及半導體裝置及其製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020155498 2020-09-16
JP2020155498 2020-09-16

Publications (2)

Publication Number Publication Date
JP2022049640A JP2022049640A (ja) 2022-03-29
JP7647092B2 true JP7647092B2 (ja) 2025-03-18

Family

ID=80776995

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020211410A Active JP7647092B2 (ja) 2020-09-16 2020-12-21 半導体用接着剤、並びに、半導体装置及びその製造方法
JP2022550545A Pending JPWO2022059639A1 (ja) 2020-09-16 2021-09-13

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022550545A Pending JPWO2022059639A1 (ja) 2020-09-16 2021-09-13

Country Status (6)

Country Link
US (1) US20230348764A1 (ja)
JP (2) JP7647092B2 (ja)
KR (1) KR20230068393A (ja)
CN (1) CN116210081A (ja)
TW (1) TW202233790A (ja)
WO (1) WO2022059639A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025005536A (ja) * 2023-06-28 2025-01-17 株式会社レゾナック 半導体装置を製造する方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179552A (ja) 2002-11-28 2004-06-24 Nec Corp 半導体装置の実装構造、実装方法およびリワーク方法
WO2012053589A1 (ja) 2010-10-22 2012-04-26 日立化成工業株式会社 接着剤組成物、半導体装置の製造方法及び半導体装置
JP2012089750A (ja) 2010-10-21 2012-05-10 Hitachi Chem Co Ltd 半導体封止充てん用熱硬化性樹脂組成物及び半導体装置
WO2012153846A1 (ja) 2011-05-11 2012-11-15 日立化成工業株式会社 半導体装置の製造方法、半導体素子付き半導体ウェハの製造方法、接着剤層付き半導体ウェハの製造方法及び半導体ウェハ積層体の製造方法
JP2014209624A (ja) 2014-04-18 2014-11-06 パナソニック株式会社 回路基板と半導体部品との接合部構造
WO2018235854A1 (ja) 2017-06-21 2018-12-27 日立化成株式会社 半導体用接着剤、半導体装置の製造方法及び半導体装置
JP2019173023A (ja) 2019-06-03 2019-10-10 京セラ株式会社 半導体接着用シート及びそれを用いた半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5217260B2 (ja) 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
CN110556344A (zh) 2012-02-24 2019-12-10 日立化成株式会社 半导体用粘接剂、半导体装置的制造方法以及半导体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179552A (ja) 2002-11-28 2004-06-24 Nec Corp 半導体装置の実装構造、実装方法およびリワーク方法
JP2012089750A (ja) 2010-10-21 2012-05-10 Hitachi Chem Co Ltd 半導体封止充てん用熱硬化性樹脂組成物及び半導体装置
WO2012053589A1 (ja) 2010-10-22 2012-04-26 日立化成工業株式会社 接着剤組成物、半導体装置の製造方法及び半導体装置
WO2012153846A1 (ja) 2011-05-11 2012-11-15 日立化成工業株式会社 半導体装置の製造方法、半導体素子付き半導体ウェハの製造方法、接着剤層付き半導体ウェハの製造方法及び半導体ウェハ積層体の製造方法
JP2014209624A (ja) 2014-04-18 2014-11-06 パナソニック株式会社 回路基板と半導体部品との接合部構造
WO2018235854A1 (ja) 2017-06-21 2018-12-27 日立化成株式会社 半導体用接着剤、半導体装置の製造方法及び半導体装置
JP2019173023A (ja) 2019-06-03 2019-10-10 京セラ株式会社 半導体接着用シート及びそれを用いた半導体装置

Also Published As

Publication number Publication date
JPWO2022059639A1 (ja) 2022-03-24
KR20230068393A (ko) 2023-05-17
TW202233790A (zh) 2022-09-01
CN116210081A (zh) 2023-06-02
JP2022049640A (ja) 2022-03-29
US20230348764A1 (en) 2023-11-02
WO2022059639A1 (ja) 2022-03-24

Similar Documents

Publication Publication Date Title
JP5900602B2 (ja) 半導体用接着剤、フラックス剤、半導体装置の製造方法及び半導体装置
JP5958529B2 (ja) 半導体装置及びその製造方法
TWI818911B (zh) 半導體用接著劑、半導體裝置的製造方法及半導體裝置
JP7567802B2 (ja) 半導体用接着剤及びその製造方法、並びに、半導体装置及びその製造方法
KR20200016841A (ko) 반도체용 필름형 접착제, 반도체 장치의 제조 방법 및 반도체 장치
JP7544132B2 (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP7647092B2 (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP7276105B2 (ja) アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置
TWI807135B (zh) 半導體用膜狀接著劑、半導體裝置及其製造方法
JP7619011B2 (ja) 半導体装置の製造方法及びこれに用いられる接着剤
JP7521271B2 (ja) 多層フィルムの製造方法、多層フィルム及び半導体装置の製造方法
WO2022059640A1 (ja) 半導体用接着剤、並びに、半導体装置及びその製造方法
JP7172167B2 (ja) 半導体装置の製造方法、及びそれに用いられる半導体用接着剤
JP6690308B2 (ja) 半導体装置を製造する方法
WO2024053232A1 (ja) 積層フィルム及び半導体装置の製造方法
TWI874709B (zh) 半導體用接著劑、以及半導體裝置及其製造方法
WO2022024648A1 (ja) 半導体装置を製造する方法、及びフィルム状接着剤
TWI875717B (zh) 半導體用接著劑、半導體裝置的製造方法及半導體裝置
JP2020136398A (ja) 半導体用接着剤

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20241002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20241112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20250108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20250204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20250217