[go: up one dir, main page]

KR101309863B1 - 발광 표시 장치 및 그 제조 방법 - Google Patents

발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101309863B1
KR101309863B1 KR1020090123982A KR20090123982A KR101309863B1 KR 101309863 B1 KR101309863 B1 KR 101309863B1 KR 1020090123982 A KR1020090123982 A KR 1020090123982A KR 20090123982 A KR20090123982 A KR 20090123982A KR 101309863 B1 KR101309863 B1 KR 101309863B1
Authority
KR
South Korea
Prior art keywords
electrode
gate
data
pad
gate pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020090123982A
Other languages
English (en)
Other versions
KR20110067404A (ko
Inventor
박동식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090123982A priority Critical patent/KR101309863B1/ko
Priority to CN2010102227897A priority patent/CN102097448B/zh
Priority to US12/887,992 priority patent/US8227803B2/en
Publication of KR20110067404A publication Critical patent/KR20110067404A/ko
Priority to US13/490,172 priority patent/US8404509B2/en
Application granted granted Critical
Publication of KR101309863B1 publication Critical patent/KR101309863B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/321—Inverted OLED, i.e. having cathode between substrate and anode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 개구율 저하를 방지할 수 있는 발광 표시 장치 및 그 제조 방법을 제공하는 것이다.
본 발명에 따른 발광 표시 장치는 게이트 라인 및 데이터 라인의 교차로 마련된 화소 영역에 형성되며 불투명 재질로 형성되는 캐소드 전극, 유기층 및 투명 재질로 형성되는 애노드 전극이 순차적으로 적층되어 형성된 발광셀과; 상기 게이트 라인과 접속된 게이트 패드와; 상기 데이터 라인과 접속된 데이터 패드를 구비하며, 상기 게이트 패드 및 데이터패드 중 적어도 어느 하나의 최상층은 상기 캐소드 전극 패터닝시 이용되는 식각액에 내산성을 가지는 금속을 이용하여 단층 구조로 형성되는 것을 특징으로 한다.
몰리브덴-티타늄, 내산성, 단층

Description

발광 표시 장치 및 그 제조 방법{LUMINESCENCE DISPLAY AND FABRICATING METHOD THEREOF}
본 발명은 개구율 저하를 방지할 수 있는 발광 표시 장치 및 그 제조 방법에 관한 것이다.
최근, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판표시장치들이 개발되고 있다. 이러한 평판표시장치는 액정표시장치(Liquid Crystal Display), 전계 방출 표시장치(Field Emission Display), 플라즈마 디스플레이 패널(Plasma Display Panel) 및 전계발광(Electro-Luminescence)표시장치 등이 있다.
이들 중 전계발광표시장치는 스스로 발광하는 자발광 소자로서 백라이트가 불필요하므로 경량박형이 가능할 뿐만 아니라 공정이 단순하며, 넓은 시야각, 고속 응답성, 고 콘트라스트비(contrast ratio) 등의 뛰어난 특징이 있어 차세대 평면 디스플레이로서 적합하다.
특히, 전계 발광 표시 장치는 애노드 전극으로부터의 정공과 캐소드 전극으로부터의 전자가 유기 발광층 내에서 결합하여 정공-전쌍인 여기자를 형성하고, 그 여기자가 다시 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하게 된다.
이 전계 발광 표시 장치는 광을 발생하는 발광 다이오드인 발광셀과, 발광셀을 구동하기 위해 다수의 트랜지스터로 이루어진 셀 구동부로 이루어진다.
한편, 종래 발광셀에서 생성된 광이 기판쪽으로 방출되는 하부 발광형 표시 장치인 경우, 셀 구동부가 발광셀과 동일 기판 상에 형성되므로 셀 구동부에 의해 개구율이 저하되는 문제점이 발생된다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 개구율 저하를 방지할 수 있는 발광 표시 장치 및 그 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 장치는 게이트 라인 및 데이터 라인의 교차로 마련된 화소 영역에 형성되며 불투명 재질로 형성되는 캐소드 전극, 유기층 및 투명 재질로 형성되는 애노드 전극이 순차적으로 적층되어 형성된 발광셀과; 상기 게이트 라인과 접속된 게이트 패드와; 상기 데이터 라인과 접속된 데이터 패드를 구비하며, 상기 게이트 패드 및 데이터패드 중 적어도 어느 하나의 최상층은 상기 캐소드 전극 패터닝시 이용되는 식각액에 내산성을 가지는 금속을 이용하여 단층 구조로 형성되는 것을 특징으로 한다.
상기 캐소드 전극은 알루미늄-네오듐으로 형성되며, 상기 게이트 패드 및 데이터 패드 중 적어도 어느 하나의 최상층은 몰리브덴-티타늄으로 형성되는 단층 구조인 것을 특징으로 한다.
상기 게이트 패드는 상기 게이트 라인과 접속된 게이트 패드 하부 전극과; 상기 게이트 패드 하부 전극을 노출시키는 제1 게이트 컨택홀과; 상기 제1 게이트 컨택홀을 통해 노출된 상기 게이트 패드 하부 전극과 접속되며 상기 몰리브덴-티타늄으로 형성된 단층 구조인 게이트 패드 상부 전극을 구비하며, 상기 데이터 패드는 상기 데이터 라인과 접속된 게이트 패드 하부 전극과; 상기 데이터 패드 하부 전극을 노출시키는 제1 데이터 컨택홀과; 상기 제1 데이터 컨택홀을 통해 노출된 상기 데이터 패드 하부 전극과 접속되며 상기 몰리브덴-티타늄으로 형성된 단층 구조인 데이터 패드 상부 전극을 구비하는 것을 특징으로 한다.
상기 발광셀과 접속되는 구동 박막트랜지스터와; 상기 구동 박막 트랜지스터의 드레인 전극과 상기 캐소드 전극을 연결하는 컨택 전극을 추가로 구비하는 것을 특징으로 한다.
상기 컨택 전극은 상기 게이트 패드 상부 전극 및 상기 데이터 패드 상부 전극과 동일한 금속으로 동일층에 형성되는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 발광 표시 장치의 제조 방법은 기판 상에 스위치 박막 트랜지스터, 구동 박막 트랜지스터, 게이트 라인과 접속된 게이트 패드 및 데이터 라인과 접속된 데이터 패드를 형성하는 단계와; 상기 구동 박막 트랜지스터와 접속되며, 불투명 재질로 형성되는 캐소드 전극, 유기층 및 투명 재질로 형성되는 애노드 전극이 순차적으로 적층된 발광셀을 형성하는 단계를 포함하며, 상기 게이트 패드 및 데이터패드 중 적어도 어느 하나의 최상층은 상기 캐소드 전극 패터닝시 이용되는 식각액에 내산성을 가지는 금속을 이용하여 단층 구조로 형성되는 것을 특징으로 한다.
상기 기판 상에 상기 게이트 패드 및 상기 데이터 패드를 형성하는 단계는 상기 기판 상에 상기 게이트 라인과 접속된 게이트 패드 하부 전극을 형성하는 단계와; 상기 기판 상에 상기 데이터 라인과 접속된 데이터 패드 하부 전극을 형성하는 단계와; 상기 게이트 패드 하부 전극을 노출시키는 제1 게이트 컨택홀과, 상기 데이터 패드 하부 전극을 노출시키는 제1 데이터 컨택홀을 형성하는 단계와; 상기 제1 게이트 컨택홀을 통해 노출된 상기 게이트 패드 하부 전극과 접속되며 상기 몰리브덴-티타늄으로 형성된 단층 구조인 게이트 패드 상부 전극과, 상기 제1 데이터 컨택홀을 통해 노출된 상기 데이터 패드 하부 전극과 접속되며 상기 몰리브덴-티타늄으로 형성된 단층 구조인 데이터 패드 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 따른 발광 표시 장치 및 방법은 게이트 패드 상부 전극 및 데이터 패드 상부 전극과 컨택 전극을 몰리브덴-티타늄 등과 같은 전기전도성이 좋은 컨택 금속층을 이용해 단층 구조로 형성하므로 컨택 저항을 줄일 수 있어 무라(Mura) 등과 같은 화질 불량을 방지할 수 있다. 또한, 본 발명은 게이트 패드 상부 전극 및 데이터 패드 상부 전극과 컨택 전극이 몰리브덴-티타늄 등과 같은 컨택 금속층을 이용하여 단층 구조로 형성되므로 한번의 증착 공정과, 한번의 식각 공정이 필요하므로 공정수를 줄일 수 있어 비용이 절감된다. 뿐만 아니라, 본원 발명은 게이트 패드 상부 전극 및 데이터 패드 상부 전극과 컨택 전극이 몰리브덴-티타늄으로 형성되는 경우, 몰리브덴-티타늄은 캐소드 전극 패터닝시 이용되는 식각액에 내산성을 가지고 있으므로 게이트 패드 상부 전극 및 데이터 패드 상부 전극과 컨택 전극이 캐소드 전극 형성시 그 캐소드 전극의 식각액에 의한 손상을 방지할 수 있다.
이하, 첨부된 도면 및 실시 예를 통해 본 발명의 실시 예를 구체적으로 살펴 보면 다음과 같다.
도 1은 본 발명에 따른 유기 전계 발광 표시 장치를 나타내는 회로도이다.
도 1에 도시된 유기 전계 발광 표시 장치는 스캔 신호를 공급하는 게이트 라인(GL)과, 데이터 신호를 공급하는 데이터 라인(DL)과, 전원 신호를 공급하는 전원 라인(PL)과, 게이트 라인(GL), 데이터 라인(DL) 및 전원 라인(PL)과 접속된 셀 구동부(10)와, 셀 구동부(10)와 전원 라인(PL)과 접속된 발광셀(OEL)을 포함한다.
게이트 라인(GL)은 게이트 패드와 접속되어 스위치 박막 트랜지스터(T1)에 스캔 신호를 공급하며, 데이터 라인(DL)은 데이터 패드와 접속되어 스위치 박막 트랜지스터(T1)에 데이터 신호를 공급하며, 전원 라인(PL)은 구동 박막 트랜지스터(T2)에 전원 신호를 공급한다.
셀 구동부는 게이트 라인(GL) 및 데이터 라인(DL)과 접속된 스위치 트랜지스터(T1)과, 스위치 트랜지스터(T1) 및 발광셀(OEL)의 캐소드 전극 및 기저 전압원 사이에 접속된 구동 트랜지스터(T2)와, 기저 전압원과 스위치 트랜지스터(T1)의 드레인 전극 사이에 접속된 스토리지 캐패시터(C)를 구비한다.
스위치 박막 트랜지스터(T1)는 게이트 라인(GL)에 스캔 펄스가 공급되면 턴-온되어 데이터 라인(DL)에 공급된 데이터 신호를 스토리지 캐패시터(C) 및 구동 박막 트랜지스터(T2)의 게이트 전극(106)으로 공급한다.
구동 박막 트랜지스터(T2)는 게이트 전극으로 공급되는 데이터 신호에 응답하여 전원 라인(PL)으로부터 발광셀(OEL)로 공급되는 전류를 제어함으로써 발광셀(OEL)의 발광량을 조절하게 된다.
이를 위해, 구동 박막 트랜지스터(T2)는 도 2에 도시된 바와 같이 스위치 박막트랜지스터(T1)와 전기적으로 접속된 게이트 전극(106), 발광셀(OEL)의 캐소드전극(122)과 접속된 드레인 전극(110), 드레인 전극(110)과 마주하는 소스 전극(108), 게이트 절연막(112)을 사이에 두고 게이트 전극(106)과 중첩되게 형성되어 소스 전극(108)과 드레인 전극(110) 사이에 채널을 형성하는 활성층(114), 소스 전극(108) 및 드레인 전극(110)과의 오믹접촉을 위하여 채널부를 제외한 활성층(114) 사에 형성된 오믹접촉층을 구비한다. 그리고, 활성층(114) 및 오믹접촉층(116)은 데이터 패드 하부 전극(164)과 중첩되게 형성된다.
발광셀(OEL)은 평탄화층(118) 위에 형성된 불투명 도전 물질의 캐소드 전극(122)과, 뱅크 절연막(124)을 관통하는 화소홀(128)을 통해 노출된 캐소드 전극(122)과 뱅크 절연막(124) 위에 형성된 발광층을 포함하는 유기층(130)과, 유기층(130) 위에 형성된 애노드 전극(132)으로 구성된다. 유기층(130)은 캐소드 전극(122) 및 뱅크 절연막(124) 위에 적층된 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층으로 구성된다. 캐소드 전극(122)은 컨택 전극(126)을 통해 구동 박막트랜지스터(T2)의 드레인 전극(110)과 전기적으로 접속된다. 애노드 전극(132)은 유기층(130) 상에 형성되고, 캐소드 전극(122)은 유기층(130) 하부에 형성되어 반사 전극으로 이용된다. 이에 따라, 유기층(130)에서 생성된 광이 애노드 전극(132)을 통해 상부로 방출되므로 스위치 트랜지스터(T1) 및 구동 트랜지스터(T2)에 의한 개구율 저하를 방지할 수 있다.
게이트 패드(150)는 게이트 구동 집적 회로(도시하지 않음)와 접속되어 게이 트 라인(GL)에 스캔 신호를 공급한다. 이를 위해, 게이트 패드(150)는 게이트 라인(GL)으로부터 연장되는 게이트 패드 하부 전극(152)과, 게이트 패드 하부 전극(152) 위에 접속된 게이트 패드 상부전극(156)으로 구성된다. 여기서, 게이트 패드 상부 전극(156)은 게이트 절연막(112) 및 보호막(104)을 관통하는 제1 게이트 컨택홀(156)을 통해 게이트 패드 하부 전극(152)과 접속된다. 또한, 게이트 패드 상부 전극(156)은 평탄화층(118)을 관통하는 제2 게이트 컨택홀(158)을 통해 외부로 노출되어 게이트 구동 집적 회로가 실장된 전송 필름과 접속된다.
데이터 패드(160)는 데이터 구동 집적 회로(도시하지 않음)와 접속되어 데이터 라인(DL)에 데이터 신호를 공급한다. 이를 위해, 데이터 패드(160)는 데이터 라인(DL)으로부터 연장되는 데이터 패드 하부 전극(162)과, 데이터 패드 하부 전극(162)과 접속된 데이터 패드 상부 전극(166)으로 구성된다. 여기서, 데이터 패드 상부 전극(164)은 보호막(104)을 관통하는 제1 데이터 컨택홀(164)을 통해 노출된 데이터 패드 하부 전극(162)과 접속된다. 또한, 데이터 패드 상부 전극(166)은 평탄화층(118)을 관통하는 제2 데이터 컨택홀(168)을 통해 외부로 노출되어 데이터 구동 집적 회로가 실장된 전송 필름과 접속된다.
이러한 게이트 패드 상부 전극(156) 및 데이터 패드 상부 전극(166)과 컨택 전극(126)은 동일한 컨택 금속층으로 동일한 마스크를 이용한 패터닝공정을 통해 동시에 형성된다. 여기서, 컨택 금속층은 대기 중으로 노출되는 게이트 패드 상부 전극(156) 및 데이터 패드 상부 전극(166)이 부식되는 것을 방지하기 위해 내식이 강하고 비저항이 낮은 몰리브덴-티타늄(MoTi) 또는 몰리브덴-탄탈(MoTa) 등으로 형 성된다.
이와 같이, 본원 발명은 게이트 패드 상부 전극(156) 및 데이터 패드 상부 전극(166)과 컨택 전극(126)이 몰리브덴 및 ITO등과 같은 투명 도전막을 이용하여 다층 구조로 형성되는 경우보다 몰리브덴-티타늄 등과 같은 전기전도성이 좋은 컨택 금속층을 이용해 단층 구조로 형성되는 경우, 컨택 저항을 줄일 수 있어 무라(Mura) 등과 같은 화질 불량을 방지할 수 있다.
또한, 게이트 패드 상부 전극(156) 및 데이터 패드 상부 전극(166)과 컨택 전극(126)이 다층 구조로 형성되는 경우 다수번의 증착공정과, 다수번의 식각 공정이 필요한 반면에 게이트 패드 상부 전극(156) 및 데이터 패드 상부 전극(166)과 컨택 전극(126)이 몰리브덴-티타늄 등과 같은 컨택 금속층을 이용하여 단층 구조로 형성하는 경우 한번의 증착 공정과, 한번의 식각 공정이 필요하므로 공정수를 줄일 수 있어 비용이 절감된다.
뿐만 아니라, 게이트 패드 상부 전극(156) 및 데이터 패드 상부 전극(166)과 컨택 전극(126)이 몰리브덴 및 ITO등과 같은 투명 도전막을 이용하여 다층 구조로 형성되는 경우, 컨택 전극(126)과 접속되는 캐소드 전극(122) 패터닝시 이용되는 식각액이 투명 도전막의 그레인 사이로 침투하게 되어 투명도전막이 손상된다. 손상된 투명 도전막으로 외부의 수분이 침투하게 되면 게이트 패드 상부 전극(156) 및 데이터 패드 상부 전극(166)과 컨택 전극(126)은 부식된다.
반면에 본원 발명은 게이트 패드 상부 전극(156) 및 데이터 패드 상부 전극(166)과 컨택 전극(126)이 몰리브덴-티타늄으로 형성되는 경우, 몰리브덴-티타늄 은 캐소드 전극(122) 패터닝시 이용되는 식각액에 내산성을 가지고 있으므로 게이트 패드 상부 전극(156) 및 데이터 패드 상부 전극(166)과 컨택 전극(126)이 캐소드 전극(122) 형성시 그 캐소드 전극(122)의 식각액에 의한 부식을 방지할 수 있다.
도 3a 내지 도 3h는 도 2에 도시된 OELD의 제조 방법을 설명하기 위한 단면도들이다.
도 3a를 참조하면, 기판(101) 상에 버퍼층(102)과; 게이트 전극(106) 및 게이트 패드 하부 전극(152)을 포함하는 제1 도전 패턴군이 형성된다.
구체적으로, 기판(101) 상에 PECVD 등의 증착 방법 또는 스핀코팅 등의 코팅 방법을 통해 버퍼층(102)과, 스퍼터링 방법 등의 증착 방법을 통해 제1 및 제2 게이트 금속층(105a,105b)이 순차적으로 형성된다. 여기서, 버퍼층(102)은 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질 또는 폴리이미드(PI)와 같은 유기 절연물질로 형성되고, 제1 및 제2 게이트 금속층(105a,105b) 중 어느 하나의 게이트 금속층은 티타늄(Ti), 몰리브덴(Mo), 텅스텐(W)등과 같이 강도 및 내식성이 상대적으로 큰 금속으로 형성되고, 나머지 하나의 게이트 금속층은 알루미늄계 금속(Al, AlNd), 구리(Cu)등과 같은 금속으로 형성된다. 이어서, 제1 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 제1 및 제2 게이트 금속층(105a,105b)이 패터닝됨으로써 게이트 전극(106) 및 게이트 패드 하부 전극(152)을 포함하는 제1 도전 패턴군이 형성된다.
도 3b를 참조하면, 제1 도전 패턴군이 형성된 기판(101) 상에 게이트 절연 막(112)이 형성되고, 그 위에 소스 전극(108), 드레인 전극(110) 및 데이터 패드 하부 전극(162)을 포함하는 제2 도전 패턴군과, 제2 도전 패턴군을 따라 그 아래에 중첩된 활성층(114) 및 오믹 접촉층(116)을 포함하는 반도체 패턴이 형성된다. 이러한 반도체 패턴(115)과 제2 도전 패턴군은 슬릿 마스크 또는 하프 톤(Half Tone)를 이용한 하나의 마스크 공정으로 형성된다.
구체적으로 설명하면, 게이트 금속 패턴이 형성된 기판(101) 상에 게이트 절연막(112), 비정질 실리콘층, 불순물(n+ 또는 p+)이 도핑된 비정질 실리콘층, 데이터 금속층이 순차적으로 형성된다. 여기서, 게이트 절연막(112)으로는 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등의 무기 절연 물질이 이용되며, 데이터 금속층으로는 티타늄(Ti), 텅스텐(W), 알루미늄(Al)계 금속, 몰리브덴(Mo), 구리(Cu) 등과 같은 금속이 이용된다.
그리고, 데이터 금속층 위에 포토레지스트가 도포된 다음, 제2 마스크인 슬릿 마스크를 이용한 포토리소그래피 공정으로 포토레지스트가 노광 및 현상됨으로써 단차를 갖는 포토레지스트 패턴이 형성된다.
단차를 갖는 포토레지스트 패턴을 이용한 식각 공정으로 데이터 금속층이 패터닝됨으로써 제2 도전 패턴군과, 그 아래의 반도체 패턴이 형성된다.
이어서, 산소(O2) 플라즈마를 이용한 애싱 공정으로 포토레지스트 패턴을 애싱한다. 애싱된 포토레지스트 패턴을 이용한 식각 공정으로 노출된 데이터 금속 패턴과, 그 아래의 오믹 접촉층(116)이 제거됨으로써 소스 전극(108)과 드레인 전 극(110)은 분리되고 활성층(114)이 노출된다. 그런 다음, 제2 도전 패턴군 위에 잔존하던 포토레지스트 패턴은 스트립 공정으로 제거된다.
한편, 반도체 패턴(114,116)과 제2 도전 패턴군은 슬릿 마스크 또는 하프 톤(Half Tone)를 이용한 하나의 마스크 공정으로 형성되는 것을 예로 들어 설명하였지만 이외에도 반도체 패턴과 제2 도전 패턴군 각각이 개별적인 마스크를 이용하여 개별적으로 마스크 공정으로 형성될 수도 있다.
도 3c를 참조하면, 제2 도전 패턴군이 형성된 기판(101) 상에 제1 게이트 컨택홀(154), 제1 데이터 컨택홀(164) 및 제1 화소 컨택홀(120)을 가지는 보호막(104)이 형성된다.
구체적으로, 제2 도전 패턴군이 형성된 게이트 절연막(112) 상에 CVD, PECVD 등의 방법으로 보호막(104)이 형성된다. 보호막(104)은 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx) 등과 같은 무기 절연 물질 또는 아크릴 수지 등과 같은 유기 절연 물질로 형성된다.
이어서, 제3 마스크를 이용한 포토리소그래피 공정과 식각 공정을 통해 보호막(104)이 패터닝됨으로써 제1 게이트 컨택홀(154), 제1 데이터 컨택홀(164) 및 제1 화소 컨택홀(120)이 형성된다. 여기서, 제1 화소 컨택홀(120)은 보호막(104)을 관통하여 구동 박막트랜지스터(T2)의 드레인 전극(110)을 노출시키며, 제1 게이트 컨택홀(154)은 보호막(104) 및 게이트 절연막(112)을 관통하여 게이트 패드 하부 전극(152)을 노출시키며, 제1 데이터 컨택홀(164)은 보호막(104)을 관통하여 데이터 패드 하부 전극(162)을 노출시킨다.
한편, 제1 게이트 컨택홀(154), 제1 데이터 컨택홀(164) 및 제1 화소 컨택홀(120) 형성을 위한 식각공정에서 몰리브덴으로 형성된 드레인 전극(110) 및 데이터 패드 하부 전극(162)과, 게이트 패드 하부 전극(152)의 제2 게이트 금속층(105b)은 일부 제거될 수도 있다.
도 3d를 참조하면, 보호막(104)이 형성된 기판(101) 상에 컨택 전극(126), 게이트 상부 전극(156), 데이터 상부 전극(166)을 포함하는 제3 도전 패턴군이 형성된다.
구체적으로, 보호막(104)이 형성된 기판(101) 상에 스퍼터링 방법 등의 증착 방법을 통해 컨택 도전층이 형성된다. 컨택 도전층으로는 몰리브덴-티타늄(MoTi) 또는 몰리브덴-탄탈(MoTa) 등이 이용된다.
이어서, 제4 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 컨택 도전층이 패터닝됨으로써 컨택 전극(126), 게이트 상부 전극(156), 데이터 상부 전극(166)을 포함하는 제3 도전 패턴군이 형성된다.
도 3e를 참조하면, 제3 도전 패턴군이 형성된 기판(101) 상에 제2 게이트 컨택홀(158), 제2 데이터 컨택홀(168) 및 제2 화소 컨택홀(134)을 가지는 평탄화층(118)이 형성된다.
구체적으로, 제3 도전 패턴군이 형성된 보호막(104) 상에 스핀코팅 또는 스핀리스 코팅 방법으로 평탄화층(118)이 형성된다. 평탄화층(118)은 아크릴 수지 또는 폴리이미드(PI) 등과 같은 유기 절연 물질로 형성된다.
이어서, 제5 마스크를 이용한 포토리소그래피 공정과 식각 공정을 통해 평탄 화층(118)이 패터닝됨으로써 제2 게이트 컨택홀(158), 제2 데이터 컨택홀(168) 및 제2 화소 컨택홀(134)이 형성된다. 여기서, 제2 화소 컨택홀(134)은 평탄화층(118)을 관통하여 컨택전극(126)을 노출시키며, 제2 게이트 컨택홀(158)은 평탄화층(118)을 관통하여 게이트 패드 상부 전극(156)을 노출시키며, 제2 데이터 컨택홀(168)은 평탄화층(118)을 관통하여 데이터 패드 상부 전극(166)을 노출시킨다.
도 3f를 참조하면, 평탄화층(118)이 형성된 기판(101) 상에 캐소드 전극(122)이 형성된다.
구체적으로, 평탄화층(118) 상에 알루미늄(Al) 또는 알루미늄네오듐(AlNd)과 같은 불투명한 도전 물질이 스퍼터링 등과 같은 증착 방법으로 증착된 후 제5 마스크를 이용한 포토리소그래피 공정과 식각 공정을 통해 패터닝됨으로써 캐소드 전극(122)이 형성된다. 캐소드 전극(122)은 제1 및 제2 화소 컨택홀(120,134)과, 컨택 전극(126)을 통해 드레인 전극(110)과 전기적으로 접속된다.
도 3g를 참조하면, 캐소드 전극(122)이 형성된 기판(101) 상에 화소홀(128)이 포함된 뱅크 절연막(124)이 형성된다.
구체적으로, 캐소드 전극(122)이 형성된 기판(101) 상에 스핀리스 또는 스핀 코팅 등의 코팅 방법을 통해 감광성 유기 절연 물질 또는 폴리이미드(PI)등이 전면 도포됨으로써 뱅크 절연막(124)이 형성된다. 이러한 뱅크 절연막(124)을 제6 마스크를 이용한 포토리소그래피 공정 및 식각 공정으로 패터닝함으로써 캐소드 전극(122)을 노출시키는 화소홀(128)이 형성된다.
도 3h를 참조하면, 화소홀(128)이 포함된 뱅크 절연막(124)이 형성된 기 판(101) 상에 유기층(130), 애노드 전극(132)이 순차적으로 형성된다.
구체적으로, 화소홀(128)에 의해 노출된 캐소드 전극(122) 상에는 전자 주입층, 전자 수송층, 발광층, 정공 수송층, 정공 주입층이 포함된 유기층(130)이 열증착 방법, 스퍼터링 방법 또는 그의 조합 방법으로 순차적으로 형성된다. 이후, 유기층(130)이 형성된 기판(101) 상에 투명 도전막이 도포됨으로써 애노드 전극(132)이 형성된다. 투명 도전막으로는 인듐 주석 산화물(Indium Tin Oxide : ITO)이나 주석 산화물(Tin Oxide : TO), 인듐 아연 산화물(Indium Zinc Oxide : IZO), SnO2 , 아몰퍼스-인듐 주석 산화물(a-ITO)등이 이용된다.
한편, 애노드 전극(132)이 형성된 기판(101) 상에는 산소 또는 수분으로부터 유기층(130)을 보호하기 위한 밀봉캡이 형성된다. 이 때, 밀봉캡은 유리로 이루어진 유리캡 또는 무기막과 유기막이 교번적으로 적층된 박막캡이 이용된다.
이상에서 설명한 본 발명은 상술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 종래의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명에 따른 발광 표시 장치를 나타내는 회로도이다.
도 2는 도 1에 도시된 구동 박막 트랜지스터 및 발광셀을 나타내는 단면도이다.
도 3a 내지 도 3h는 도 2에 도시된 구동 박막 트랜지스터 및 발광셀의 제조 방법을 설명하기 위한 단면도들이다.
< 도면의 주요 부분에 대한 부호의 설명 >
122 : 캐소드 전극 130 : 유기층
132 : 애노드 전극 150 : 게이트 패드
160 : 데이터 패드

Claims (10)

  1. 게이트 라인 및 데이터 라인의 교차로 마련된 화소 영역에 형성되며 불투명 재질로 형성되는 캐소드 전극, 유기층 및 투명 재질로 형성되는 애노드 전극이 순차적으로 적층되어 형성된 발광셀과;
    상기 게이트 라인과 접속된 게이트 패드와;
    상기 데이터 라인과 접속된 데이터 패드를 구비하며,
    상기 게이트 패드 및 데이터패드 중 적어도 어느 하나의 최상층은 상기 캐소드 전극 패터닝시 이용되는 식각액에 내산성을 가지는 금속을 이용하여 단층 구조로 형성되는 것을 특징으로 하는 발광 표시 장치.
  2. 제 1 항에 있어서,
    상기 캐소드 전극은 알루미늄-네오듐으로 형성되며,
    상기 게이트 패드 및 데이터 패드 중 적어도 어느 하나의 최상층은 몰리브덴-티타늄으로 형성되는 단층 구조인 것을 특징으로 하는 발광 표시 장치.
  3. 제 2 항에 있어서,
    상기 발광셀과 접속되는 구동 박막트랜지스터와;
    상기 구동 박막 트랜지스터의 드레인 전극과 상기 캐소드 전극을 연결하는 컨택 전극을 추가로 구비하는 것을 특징으로 하는 발광 표시 장치.
  4. 제 3 항에 있어서,
    상기 게이트 패드는
    상기 게이트 라인과 접속된 게이트 패드 하부 전극과; 상기 게이트 패드 하부 전극과 접속되며 상기 몰리브덴-티타늄으로 형성된 단층 구조인 게이트 패드 상부 전극을 구비하며,
    상기 데이터 패드는 상기 데이터 라인과 접속된 데이터 패드 하부 전극과; 상기 데이터 패드 하부 전극과 접속되며 상기 몰리브덴-티타늄으로 형성된 단층 구조인 데이터 패드 상부 전극을 구비하는 것을 특징으로 하는 발광 표시 장치.
  5. 제 4 항에 있어서,
    상기 컨택 전극은 상기 게이트 패드 상부 전극 및 상기 데이터 패드 상부 전극과 동일한 금속으로 동일층에 형성되는 것을 특징으로 하는 발광 표시 장치.
  6. 기판 상에 스위치 박막 트랜지스터, 구동 박막 트랜지스터, 게이트 라인과 접속된 게이트 패드 및 데이터 라인과 접속된 데이터 패드를 형성하는 단계와;
    상기 구동 박막 트랜지스터와 접속되며, 불투명 재질로 형성되는 캐소드 전극, 유기층 및 투명 재질로 형성되는 애노드 전극이 순차적으로 적층된 발광셀을 형성하는 단계를 포함하며,
    상기 게이트 패드 및 데이터패드 중 적어도 어느 하나의 최상층은 상기 캐소 드 전극 패터닝시 이용되는 식각액에 내산성을 가지는 금속을 이용하여 단층 구조로 형성되는 것을 특징으로 하는 발광 표시 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 캐소드 전극은 알루미늄-네오듐으로 형성되며,
    상기 게이트 패드 및 데이터 패드 중 적어도 어느 하나의 최상층은 몰리브덴-티타늄으로 형성되는 단층 구조인 것을 특징으로 하는 발광 표시 장치의 제조 방법.
  8. 제 7 항에 있어서,
    상기 기판 상에 상기 게이트 패드 및 상기 데이터 패드를 형성하는 단계는
    상기 기판 상에 상기 게이트 라인과 접속된 게이트 패드 하부 전극을 형성하는 단계와;
    상기 기판 상에 상기 데이터 라인과 접속된 데이터 패드 하부 전극을 형성하는 단계와;
    상기 게이트 패드 하부 전극을 노출시키는 제1 게이트 컨택홀과, 상기 데이터 패드 하부 전극을 노출시키는 제1 데이터 컨택홀을 형성하는 단계와;
    상기 제1 게이트 컨택홀을 통해 노출된 상기 게이트 패드 하부 전극과 접속되며 상기 몰리브덴-티타늄으로 형성된 단층 구조인 게이트 패드 상부 전극과, 상기 제1 데이터 컨택홀을 통해 노출된 상기 데이터 패드 하부 전극과 접속되며 상기 몰리브덴-티타늄으로 형성된 단층 구조인 데이터 패드 상부 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 발광 표시 장치의 제조 방법.
  9. 제 8 항에 있어서,
    상기 구동 박막 트랜지스터의 드레인 전극과 상기 캐소드 전극을 연결하는 컨택 전극을 추가로 형성하는 단계를 포함하는 것을 특징으로 하는 발광 표시 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 컨택 전극은 상기 게이트 패드 상부 전극 및 상기 데이터 패드 상부 전극과 동일한 금속으로 동일층에 형성되는 것을 특징으로 하는 발광 표시 장치의 제조 방법.
KR1020090123982A 2009-12-14 2009-12-14 발광 표시 장치 및 그 제조 방법 Active KR101309863B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090123982A KR101309863B1 (ko) 2009-12-14 2009-12-14 발광 표시 장치 및 그 제조 방법
CN2010102227897A CN102097448B (zh) 2009-12-14 2010-07-02 有机电致发光显示设备及其制造方法
US12/887,992 US8227803B2 (en) 2009-12-14 2010-09-22 Organic electroluminescent display device and method for fabricating the same
US13/490,172 US8404509B2 (en) 2009-12-14 2012-06-06 Organic electroluminescent display device and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090123982A KR101309863B1 (ko) 2009-12-14 2009-12-14 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20110067404A KR20110067404A (ko) 2011-06-22
KR101309863B1 true KR101309863B1 (ko) 2013-09-16

Family

ID=44130434

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090123982A Active KR101309863B1 (ko) 2009-12-14 2009-12-14 발광 표시 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US8227803B2 (ko)
KR (1) KR101309863B1 (ko)
CN (1) CN102097448B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083993A (ko) * 2015-01-02 2016-07-13 삼성디스플레이 주식회사 표시 장치

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319096B1 (ko) * 2009-02-24 2013-10-17 엘지디스플레이 주식회사 탑 에미션 인버티드형 유기발광 다이오드 표시장치 및 그의제조방법
JP5927520B2 (ja) * 2011-11-16 2016-06-01 株式会社Ｊｏｌｅｄ 表示パネルの製造方法
DE102012214325B4 (de) * 2012-08-10 2017-06-08 Osram Oled Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelementes und Verfahren zum Strukturieren eines organischen, optoelektronischen Bauelementes
WO2014059601A1 (zh) 2012-10-16 2014-04-24 深圳市柔宇科技有限公司 一种oled拼接显示屏及其制造方法
KR102034870B1 (ko) * 2012-12-18 2019-10-22 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN104517989B (zh) * 2013-09-30 2017-12-29 昆山国显光电有限公司 一种有机发光显示装置及其制备方法
KR102227875B1 (ko) * 2014-05-30 2021-03-15 엘지디스플레이 주식회사 유기 발광 디스플레이 장치
CN104091818B (zh) * 2014-06-23 2017-09-29 上海天马有机发光显示技术有限公司 一种有机发光显示面板、装置及其制造方法
KR102311938B1 (ko) * 2014-07-11 2021-10-13 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조 방법
KR102653947B1 (ko) * 2014-07-11 2024-04-03 엘지디스플레이 주식회사 표시장치 및 그 제조방법
EP2966705B1 (en) 2014-07-11 2018-09-19 LG Display Co., Ltd. Organic light-emitting diode display device and method of fabricating the same
US10141342B2 (en) * 2014-09-26 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR102313362B1 (ko) * 2014-12-02 2021-10-18 삼성디스플레이 주식회사 유기발광 디스플레이 장치 및 그 제조방법
KR102483434B1 (ko) * 2015-05-28 2022-12-30 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102540372B1 (ko) * 2015-05-28 2023-06-05 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102465384B1 (ko) * 2015-07-23 2022-11-10 삼성디스플레이 주식회사 디스플레이 장치
TWI552322B (zh) * 2015-08-06 2016-10-01 友達光電股份有限公司 畫素結構
KR102462423B1 (ko) 2015-09-15 2022-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102443645B1 (ko) 2016-01-13 2022-09-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN107170788A (zh) * 2017-06-06 2017-09-15 武汉华星光电技术有限公司 一种显示屏
KR102457997B1 (ko) * 2017-12-29 2022-10-21 엘지디스플레이 주식회사 전계 발광 표시장치
KR102491881B1 (ko) 2018-01-16 2023-01-27 삼성디스플레이 주식회사 디스플레이 장치
CN109037280B (zh) * 2018-07-24 2021-05-18 云谷（固安）科技有限公司 有机电致发光显示面板及其制作方法、显示装置
KR102633093B1 (ko) 2018-10-01 2024-02-05 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102752262B1 (ko) * 2020-10-26 2025-01-10 엘지디스플레이 주식회사 인쇄 회로, 백라이트 유닛 및 디스플레이 장치
KR20230012119A (ko) * 2021-07-14 2023-01-26 삼성디스플레이 주식회사 표시 장치
CN115101651B (zh) * 2022-06-28 2025-06-10 武汉天马微电子有限公司 显示面板和显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7710364B2 (en) 1997-02-17 2010-05-04 Seiko Epson Corporation Display apparatus

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2946921B2 (ja) * 1992-03-10 1999-09-13 日本電気株式会社 低電力駆動回路
US5714968A (en) * 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
JPH08129358A (ja) * 1994-10-31 1996-05-21 Tdk Corp エレクトロルミネセンス表示装置
CN100583208C (zh) * 1997-02-17 2010-01-20 精工爱普生株式会社 显示装置
KR101570471B1 (ko) * 2008-09-18 2015-11-23 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7710364B2 (en) 1997-02-17 2010-05-04 Seiko Epson Corporation Display apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160083993A (ko) * 2015-01-02 2016-07-13 삼성디스플레이 주식회사 표시 장치
KR102411327B1 (ko) * 2015-01-02 2022-06-21 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
CN102097448B (zh) 2013-07-03
CN102097448A (zh) 2011-06-15
KR20110067404A (ko) 2011-06-22
US8404509B2 (en) 2013-03-26
US8227803B2 (en) 2012-07-24
US20110140113A1 (en) 2011-06-16
US20130005064A1 (en) 2013-01-03

Similar Documents

Publication Publication Date Title
KR101309863B1 (ko) 발광 표시 장치 및 그 제조 방법
US10374027B2 (en) Organic light emitting diode display device and method for manufacturing the same
US10418430B2 (en) Display device
KR102180037B1 (ko) 가요성 표시 장치 및 그 제조 방법
US8530253B2 (en) Method of fabricating flexible display device
US6762564B2 (en) Display apparatus
US8963137B2 (en) Organic light-emitting display device and method of fabricating the same
US9196665B2 (en) Display device and method for manufacturing the same
KR101719372B1 (ko) 반사 전극을 구비한 유기전계발광 표시장치 제조 방법
KR101416718B1 (ko) 유기전계발광표시장치
TW588299B (en) Active-matrix organic electroluminescence display device and fabricating method thereof
KR20170080306A (ko) 유기전계발광 표시장치 및 그 제조방법
CN1697575B (zh) 有机发光显示装置及其制造方法
KR101560233B1 (ko) 유기전계발광 표시장치 및 그 제조방법
KR101552985B1 (ko) 유기전계발광 표시장치와 그 제조방법
KR20080104875A (ko) 유기전계발광표시장치
KR101469477B1 (ko) 유기발광 표시장치 및 그 제조방법
US12120919B2 (en) Display apparatus and method of manufacturing the same
US20250024706A1 (en) Display apparatus and method of manufacturing the same
US20240049510A1 (en) Display device
KR20100035455A (ko) 유기발광 표시장치 및 그 제조방법
KR100796599B1 (ko) 유기전계발광표시장치 및 그의 제조 방법
KR20100042037A (ko) 발광 표시 패널 및 그의 제조 방법
KR20210083944A (ko) 유기 발광 표시 장치
KR101231843B1 (ko) 전계 발광 소자 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20091214

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111107

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20091214

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130227

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130802

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130909

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130910

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160816

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170816

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20180816

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20190814

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190814

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210818

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220816

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230816

Start annual number: 11

End annual number: 11