[go: up one dir, main page]

KR101293352B1 - 갈륨 나이트라이드 결정, 호모에피택셜 갈륨나이트라이드계 디바이스 및 이들의 제조 방법 - Google Patents

갈륨 나이트라이드 결정, 호모에피택셜 갈륨나이트라이드계 디바이스 및 이들의 제조 방법 Download PDF

Info

Publication number
KR101293352B1
KR101293352B1 KR1020057012173A KR20057012173A KR101293352B1 KR 101293352 B1 KR101293352 B1 KR 101293352B1 KR 1020057012173 A KR1020057012173 A KR 1020057012173A KR 20057012173 A KR20057012173 A KR 20057012173A KR 101293352 B1 KR101293352 B1 KR 101293352B1
Authority
KR
South Korea
Prior art keywords
layer
gan
substrate
less
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020057012173A
Other languages
English (en)
Other versions
KR20050087871A (ko
Inventor
마크 필립 데블린
동실 박
스티븐 프란시스 르뵈우프
래리 버톤 로우랜드
크리스티 진 나랑
후이콩 홍
피터 미카 산드빅
Original Assignee
제너럴 일렉트릭 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/329,982 external-priority patent/US8089097B2/en
Priority claimed from US10/329,981 external-priority patent/US7098487B2/en
Application filed by 제너럴 일렉트릭 캄파니 filed Critical 제너럴 일렉트릭 캄파니
Publication of KR20050087871A publication Critical patent/KR20050087871A/ko
Application granted granted Critical
Publication of KR101293352B1 publication Critical patent/KR101293352B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/822—Materials of the light-emitting regions
    • H10H20/824—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP
    • H10H20/825—Materials of the light-emitting regions comprising only Group III-V materials, e.g. GaP containing nitrogen, e.g. GaN
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/10—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by application of pressure, e.g. hydrothermal processes
    • C30B7/105—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by application of pressure, e.g. hydrothermal processes using ammonia as solvent, i.e. ammonothermal processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02581—Transition metal or rare earth elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/01—Manufacture or treatment
    • H10D10/021—Manufacture or treatment of heterojunction BJTs [HBT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/40—Vertical BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H10D10/80—Heterojunction BJTs
    • H10D10/821—Vertical heterojunction BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Semiconductor Lasers (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 디스로케이션 밀도가 약 104 cm-2 미만이고 산소 불순물 수준이 1019cm-3 미만인 갈륨 나이트라이드로 이루어진 단결정 기판 상에 배치된 하나 이상의 에피택셜 반도체 층을 포함하는 전자 디바이스에 관한 것이다. 이 전자 디바이스는 발광 다이오드(LED) 및 레이저 다이오드(LD) 제품과 같은 발광 제품 및 GaN계 트랜지스터, 정류기, 사이리스터 및 캐스코드 스위치 등과 같은 디바이스의 형태일 수 있다. 또한, 본 발명은 디스로케이션 밀도가 약 104 cm-2 미만이고 틸트 경계가 실질적으로 없으며 산소 불순물 수준이 1019cm-3 미만인 갈륨 나이트라이드로 이루어진 단결정 기판을 형성하고, 상기 기판 상의 하나 이상의 반도체 층 및 전자 디바이스를 호모에피택셜하게 형성하는 방법에 관한 것이다.

Description

갈륨 나이트라이드 결정, 호모에피택셜 갈륨 나이트라이드계 디바이스 및 이들의 제조 방법{GALLIUM NITRIDE CRYSTAL, HOMOEPITAXIAL GALLIUM NITRIDE-BASED DEVICES AND METHOD FOR PRODUCING SAME}
본 출원은 2002년 12월 27일에 출원된 미국 특허 출원 제 10/329,981 호 및 또한 2002년 12월 27일에 출원된 미국 특허 출원 제 10/329,982 호에 대한 우선권 주장을 한다.
본 발명은 고 품질 갈륨 나이트라이드 단결정, 이것의 제조 방법, 호모에피택셜 갈륨 나이트라이드(GaN)계 디바이스, 예컨대 발광 제품, 보다 구체적으로는 발광 다이오드(LED) 및 레이저 다이오드(LD) 제품 및 디바이스, 예컨대 GaN계 광검출기, 트랜지스터, 정류기, 사이리스터(thyristor) 및 캐스코드(cascode) 스위치, 및 이의 제조 방법에 관한 것이다.
과거 10여년 동안 발광 다이오드(LED), 레이저 다이오드(LD) 및 다양한 유형의 트랜지스터를 포함하는 갈륨 나이트라이드(GaN)계 전자 디바이스 및 광전자 디바이스에 상당한 관심이 집중되었다. 그러나, 이들 디바이스의 품질 및 신뢰성은 매우 높은 결함 수준, 특히 디바이스의 반도체 층에서의 스레딩 디스로케이션(threading dislocation)에 의해 손상된다. 이들 디스로케이션은 GaN계 반도체 층과 비-GaN 기판, 예컨대 사파이어 또는 규소 카바이드의 격자 미스매치로부터 일어날 수 있다. 부가적 결함은 층들의 성장 방법에 따라서 열 팽창 미스매치, 불순물 및 틸트 경계로부터 일어날 수 있다.
갈륨 나이트라이드(GaN)계 전자 디바이스는 규소, 갈륨 아르세나이드(GaAs) 또는 인듐 포스파이드(InP) 기판 상에서 제조된 유사한 디바이스와 비교 시에 GaN의 넓은 밴드 갭, 높은 파괴 전계 및 높은 포화 속도에 기인하여 보다 우수한 높은 전압, 높은 파워, 높은 온도 및 높은 주파수 작동을 제공한다. 금속 반도체 전계 효과 트랜지스터(MESFET), 금속 산화물 전계 효과 트랜지스터(MOSFET), 금속 절연체 전계 효과 트랜지스터(MISFET), 양극성 접합 트랜지스터(BJT), 헤테로접합 양극성 트랜지스터(HBT), 고 전자 이동성 트랜지스터(HEMT)(또한, 헤테로접합 전계 트랜지스터(HFET)로 알져짐), 모듈레이션-도핑된 전계 효과 트랜지스터(MODFET), 2-차원 전자 가스 전계 효과 트랜지스터(TEGFET), 또는 선택적-도핑된 헤테로구조 트랜지스터(SDHT)를 포함하는 전자파 파워 증폭기 및 저-노이즈 증폭기 제품에서, III-V 헤테로접합과 가능한 밴드 갭 엔지니어링에 의해 유사한 MESFET 보다 상당히 높은 전자 이동도를 제공하는 장점을 갖는 다양한 유형의 GaN계 디바이스는 관심의 대상이다. 사이리스터, 쇼트키(schottky) 정류기, p-i-n 다이오드, 파워 수직 MOSFET, 파워 접합 전계 트랜지스터(JFET) 및 캐스코드 스위치를 포함하는 파워 전자 제품에서, GaN의 넓은 밴드 갭, 높은 파괴 전계, 높은 열 전도성 및 높은 전자 이동도의 장점을 갖는 또 다른 GaN계 디바이스는 관심의 대상이다.
헤테로에피택셜 GaN계 전자 및 광전자 디바이스는 일부 제품에서는 만족을 주는 성능 수준을 보여 주지만, 필수적 수준의 신뢰성을 갖지 못한다. 전형적으로는, GaN계 디바이스는 사파이어 또는 SiC 기판 상에 GaN 및 AlGaN의 헤테로에피택셜 성장을 이용하여 왔다. 얇은 저온 핵형성 층인 AlN 또는 GaN은 또한 완충 층으로서 불리며, 이는 GaN과 기판의 격자 미스매치를 조절하고, 기판에 대한 에피택셜 관계를 유지하기 위해 전형적으로 사용된다.
저온 핵형성 층을 갖는 사파이어 기판의 사용은 LED 및 다른 디바이스의 제조에 중요한 많은 한계를 갖는다. 사파이어는 전기 절연체이고, 디바이스 구조체의 상하(소위, 수직 디바이스 구조체)보다는 디바이스 구조체의 상부 및 측면에 전기접점이 만들어지도록 하여, 웨이퍼의 공간을 낭비한다. 또한, 사파이어는 보다 불량한 열 전도성을 가져, 열 소산을 제한한다. 사파이어는 GaN에 대해 큰(16%) 격자 미스매치를 가져서, 완충 층을 사용하는 경우에서 조차도 매우 높은 수준의 스레딩 디스로케이션(107 내지 1011 cm-2)이 디바이스 구조체 내에 발생된다. 열 팽창 미스패치에 기인하는 디바이스 구조체에서의 과도한 변형률은 성능, 디바이스 수율 및 신뢰성을 열화시킨다. 구체적으로는, 이들 디스로케이션은 비-방사성(radiative) 재조합 센터로서 작용할 수 있고, 예컨대 근-자외선 및 고 파워 LED 및 LD에서의 발광 효율의 감소 및 LD 및 다른 고 파워 디바이스에서의 수명의 감소와 같이 특정 제품에 있어서 성능을 제한할 수 있다. 또한, 핵형성 층의 침착은 공정에 비용 및 복잡성을 추가시킨다. 또한, 사파이어는 열 팽창 계수에서 GaN에 대해 큰(45%) 미스매치를 갖는데, 이는 가공 온도로부터 냉각될 때에 디바이스 구조체에서 응력을 발생시키고, 크랙 형성 없이 사용될 수 있는 에피택셜 층의 두께 및 웨이퍼의 최대 크기를 제한한다. 소면(facet)은 레이저 공동을 한정하기 위해 레이저 다이오드의 단부에서 제조되어야 하고, c-축-배향 사파이어를 쪼개는 것의 어려움은 소면 제조 비용을 보다 증가시킨다.
SiC 기판의 사용은 이런 한계점 중 일부를 경감하지만, 다른 문제를 가져온다. GaN에 대한 격자 미스매치는 사파이어의 경우보다 작지만, 매우 높은 결함 농도가 여전히 발생되고, 저온 핵형성 층의 사용이 여전이 요구된다. 또한, SiC는 사파이어보다 훨씬 더 비싸다. 보다 낮은 비용의 SiC는 전형적으로 불투명하여, 기판으로 향하는 활성 영역으로부터의 발광된 빛이 투과되기 보다는 흡수되기 때문에 LED 디바이스의 효율을 감소시킨다. 일부 LED 제품은 자외선의 발광을 포함하기 때문에, 이 자외선은 고 품질의 투명 SiC 기판에 의해서도 흡수될 수 있는데, 이는 사파이어 또는 GaN의 밴드 갭보다 밴드 갭이 작기 때문이다.
갈륨 나이트라이드의 사용은 상기와 같은 품질 및 제조에서의 이슈 때문에 광검출기 제품에서는 제한되어 왔다. 고 성능 광검출기는, 예컨대 발전 터빈의 연소실 또는 항공기 엔진에서의 온도를 제어하기 위해 사용되어, 연소 조건의 연속적인 실시간 최적화 및 개선된 에너지 효율 및 신뢰성을 가능하게 한다. 또한, 광검출기는 민간용 및 군사용 모두에서의 다양한 센서 제품에서 사용될 수 있다. 현재의 헤테로에피택셜 기술이 상업적으로 가능한 GaN계 LED 및 LD의 제조를 가능하게 하지만, 현재의 기술로써 제조될 수 있는 광검출기는 매우 높은 결함 수준 때문에 최저 수준의 성능에 있다.
결함의 존재는 에피택셜하게-성장된 층에 대해 해로운 영향을 주어서 전자 디바이스 성능을 감소시키고, 결합의 집중 및/또는 영향을 감소시키기 위해 복잡하고 성가신 제조 단계를 필요로 하게 한다. 고 품질 GaN 기판은 이런 문제들을 감소시킬 것이다. 상기 기판은 전기적으로 전도성일 뿐만 아니라 반-절연성으로 제조될 수 있어서, 수직 LED 또는 LD 구조체를 제조할 수 있다. 순수한 GaN의 열 전도도는 사파이어의 5배이어서, 열 소산을 개선하고, 고 파워 수준을 가능케 하고, 수명을 개선한다. 또한, 열 팽창 미스매치가 없으므로, 보다 큰 기판으로 스케일 조정을 용이하게 하여, 비용을 감소시킨다. 스레딩 디스로케이션의 농도는 3 내지 10 등급의 크기로 감소되고, 이는 누출 전류를 감소시키고, 디바이스 수율을 개선하고, I-V의 경도(consistency) 성질을 갖고, 특히 고 파워 수준에서 디바이스 수명을 증가시키고, 또한 발광 효율 및 정적 방전에 대한 저항을 개선한다. 또한, GaN은 사파이어보다 쪼개기가 훨씬 용이하고, LD 소면은 반응성 이온 에칭에 의한 것보다는 단순한 쪼갬(cleavage)에 의해 제조될 수 있어서, 추가 비용을 감소시킨다. 고품질 GaN 기판상에서의 호모에피택셜 광검출기의 성장은 개선된 민감도, 증가된 효율, 감소된 누출(암) 전류, 및 증가된 파괴 전계를 제공한다. 호모에피택셜 광검출기의 다른 잠재적 이익은 증가된 작동 온도, 보다 우수한 신뢰도, 보다 우수한 디바이스 균일도, 개선된 후면 접촉 능력, 보다 높은 제조 수율, 보다 긴 수명, 증가된 웨이퍼 이용, 개선된 파장 선택도 및 보다 우수한 제조가능성을 포함한다.
상당히 많은 갈륨 나이트라이드 결정의 성장 방법이 제안되어 왔지만, 이들 방법들은 여전히 개선될 여지가 있다.
미국 특허 제 5,637,531 호 및 제 6,273,948 호는, 액체 갈륨 및 갈륨계 합금을 용매로서 이용하고 용융물 상에 고압 질소로 GaN을 열역학적으로 안정한 상으로서 유지시키는, 고압 및 고온에서의 갈륨 나이트라이드 결정의 성장 방법을 개시한다. 그 공정은 문헌["Near defect-free GaN substrates" [MRS Internet J. Nitride Semicond. Research 4S1, G1. 3 (1999)]]에 기술된 바와 같이 약 103 내지 105 cm-2의 디스로케이션 밀도를 갖는 전기적-전도성 GaN 결정, 또는 다르게는 약 10 내지 104 cm-2의 디스로케이션 밀도를 갖는 반-절연성 GaN 결정의 성장을 가능케 한다.
그러나, 전도성 결정은 5x1019 cm-2 등급 수준의 높은 농도의 n-형 결함을 갖는다. 이런 결함은 산소 불순물 및 질소 베이컨시를 포함하는 것으로 여겨진다. 결과적으로, 결정은 비교적 불투명하고, 스펙트럼의 가시광선 부분에서 약 200cm-1의 광학적 흡광 계수를 갖는다. 결과적으로, 이런 결정 상에서 제조된 발광 다이오드(LED)에 의해 발광된 빛의 1/2까지 기판에 의해 흡수된다. 이는 사파이어 또는 투명 SiC 기판 상에서 제조된 헤테로에피택셜 통상의 LED와 비교 시에 큰 단점을 형성한다. 또한, 용융된 Ga에서 성장된 공칭적으로 비도핑된 결정에서의 높은 농도의 n-형 결함은 격자 상수를 약 0.01 내지 0.02% 증가시켜, 그 위에 침착된 비도핑된 에피택셜 GaN 층에 얼룩을 발생시킨다. 또한, 이 방법에 의해 형성된 비도핑된 GaN 기판은, 고-파워 디바이스에서의 한계일 수 있는 상당히 제한된 캐리어 이동도(약 30 내지 90cm2/V-s)를 갖는다.
액체 Ga에서 성장된 GaN 결정 투명도 및 디스로케이션 밀도는 Mg 또는 Be의 첨가에 의해 개선될 수 있지만, 이렇게 생성된 결정은 반-절연성이고, 실온에서 약 105 Ω-cm 초과의 저항을 갖는다. 이런 결정은 하나의 전기접점이 기판 자체에 제조되어 있는 수직 디바이스에는 적절하지 않다. 이런 기판은 다음과 같은 몇몇 추가적 단점을 갖는다: (i) 각각 약 1019 cm-3의 고 농도의 Mg 및 O 원자(문헌[J.I. Pankove et al., Appl. Phys. Lett. 74, 416(1999)])(이는 고온 가공 동안 디바이스 구조체로 확산될 가능성이 있다.); 및 (ii) 비교적 불충분한 열 전도도. 도판트는 예컨대 고 전자 이동성 트랜지스터(HEMT)의 비도핑된 GaN 완충 층으로 확산될 수 있고, 이때 2차원 전자 가스에 의한 수송이 일어나게 설계되어 캐리어 이동도를 떨어뜨린다. 또한, 포인트 결함의 존재는 벌크 GaN 기판에서의 광자를 산란시키고, 열 전도성을 떨어뜨리고, 이는 GaN계 HEMT에서 이론적 성능 수준을 성취하는데 어려움을 준다.
포로우스키 등의 방법은 약 10mm의 직경 및 0.1 내지 0.2mm의 두께를 갖는 많은 소판상(platelet) 결정의 수득을 개시하는데, 여전히 잘 이해되지 않는 이유로 인해 성장은 이 지점에서 멈춘다. 현재까지 이 방법에 의해 성장된 가장 큰 결정은 직경이 약 20mm이다. 이 공정이 두꺼운 보울(GaN 보울 및 웨이퍼는 50mm 이 상의 직경을 갖는 것을 의미한다)보다는 소판상을 수득시키기 때문에, 통상적인 웨이퍼링 기술(슬라이싱, 폴리싱)과 관련된 스케일의 경제적 측면은 성취될 수 없고, 기판은 상당히 고가로 남을 것이다.
슈도(pseudo)-벌크 또는 벌크 GaN의 성장을 위한 가장 성숙된 기술은 하이드라이드/할라이드 증기 상 에피택시(또한 HVPE로 알려짐)이다. 가장 널리 적용되는 방법에서, HCl은 액체 Ga와 반응하여 증기 상 GaCl을 형성하고, 이는 주입된 NH3와 반응하여 GaN을 형성하는 기판으로 수송된다. 침착은 예컨대 사파이어, 규소, 갈륨 아르세나이드 또는 LiGaO2와 같은 비-GaN 기판 상에서 수행된다. HVPE-성장된 막에서의 디스로케이션 밀도는 초기에는 매우 높지만(GaN의 헤테로에피택시에 전형적인 1010cm-2의 등급), GaN의 두께가 100 내지 300㎛로 성장된 후에는 약 107cm-2의 값으로 떨어진다. 예컨대, 바우도 등의 미국 특허 제 6,596,079 호는 약 107cm-2의 디스로케이션 밀도를 갖는 GaN 웨이퍼 또는 보울의 제조 방법을 교시한다.
HVPE는 두꺼운 막에서의 결함 수준을 보다 더 감소시킬 수 있지만, 전체 웨이퍼에 대해 104 cm-2 미만의 디스로케이션 밀도 값은 보고되어 있지 않다. 보통 헤테로에피택셜하게 성장된 GaN에 존재하는 상당한 분율의 스레딩 디스로케이션을 포함하는 에지 디스로케이션은 자의적-두께의 GaN 막의 성장 시에 일정하지 않게 존재할 것으로 예상된다. 바우도 등의 문헌([Phys. Stat. Solidi(a) 194, 494 (2002)])은 두꺼운 HVPE 막의 그레인 내에서 104 cm-2 미만의 디스로케이션 밀도를 보고했지만, 주로 에지 디스로케이션을 포함할 것 같은 그레인 사이에서의 디스로케이션 밀도는 훨신 높을 것으로 예상된다. 또한, 기판과 막 사이의 열 팽창 미스매치에 의해 변형이 HVPE 웨이퍼에 존재한다. 이런 변형은 성장 후 기판 및 막의 냉각 시에 휘는 현상(bowing)을 생성하고, 이는 본래의 기판의 제거 후에도 남아 있다.
아직까지 이해되지 않는 이유로 인해, 두꺼운 HVPE GaN에서는 실온에서 흡수도 발광도 밴드 에지에서의 임계값에서는 일어나지 않는다. 투과 분광법에서, HVPE GaN은, 366nm 부근의 예상된 컷오프로부터 상당히 이동된 370nm 부근의 컷오프(cutoff)로써 흡수한다. 유사하게, 실온에서의 광발광 피크는 예상된 것 보다 상당히 낮은 에너지인 3.35 eV에서 생긴다. 빛의 일부가 발광되기 보다는 기판에 의해 흡수되기 때문에, 이런 성질은 자외선에서 작동하는 발광 디바이스의 성능을 손상시킨다. 이동된 광발광 피크는 디바이스 성능을 손상시킬 수 있는 결함 상태의 존재를 의미한다.
큰 면적 낮은 디스로케이션 밀도의 GaN의 성장을 위한 다른 널리 적용되는 방법은 에피택셜 측방향 과성장(ELO 또는 ELOG), 측방향 에피택셜 과성장(LEO), 선택적 면적 성장(SAG), 역 피라미드형 피트를 갖는 에피택셜 성장에 의한 디스로케이션 제거(DEEP) 등과 같이 다양하게 언급된다. 미국 특허 제 6,294,440 호는 이런 기판 상의 호모에피택셜 발광 레이저 다이오드를 개시한다. 이 방법의 변형에서, 헤테로에피택셜 GaN 성장은 기판 상에서 1차원 또는 2차원 어레이 장소에서 개시되되, 그 장소는 마스크, 트렌치 등에 의해 분리된다. 성장 위치의 피리어드 또는 피치는 3 내지 100㎛, 전형적으로는 약 10 내지 20㎛이다. 개별적인 GaN 정자(crystallite)는 성장한 후 응집된다. 이후 에피택셜 성장은 응집된 GaN 물질의 상부에서 계속되어 두꺼운 막 또는 "인곳"을 생성한다. 전형적으로, 응집된 GaN 물질 상에 형성된 두꺼운 GaN 층은 HVPE에 의해 침착된다.
ELO 공정은 특히 상기 마스크 영역에서 전형적으로 약 105 내지 107 cm-2 의 수준으로 디스로케이션 농도에서의 큰 감소를 가능케 한다. 그러나, ELO 기판 상에서 제조된 발광 디바이스는 전형적으로 약 104㎛2(10-4cm2) 이상의 표면적을 갖고, 상당한 수의 스레딩 디스로케이션을 여전히 함유한다. 또한, 많은 저술자들이 ELO 구조체를 단결정으로서 지칭하지만, ELO GaN 기판은 순수한 단결정은 아니다. 각 개별적 GaN 정자는 그레인을 구성하고, 그레인이 응집하는 지점에서 전형적으로 낮은 각도의 그레인 경계 또는 틸트 경계가 존재한다. 낮은 각도 또는 틸트 경계는 에지 디스로케이션의 어레이로서 나타나고, GaN 내에서 측방향 변형을 발생시킨다. 결정학적 틸팅(tilting)의 크기는 마스킹 및 성장 조건의 세부사항에 좌우되지만, 일반적으로 그레인 응집과 관련된 낮은 수준의 틸팅이 적어도 존재한다. 결정학적 틸팅의 다수 또는 대부분은 단지 열 팽창 미스매치의 결과인 것보다는 성장 동안 직접 형성된다. 틸트 경계 사이의 이격은 본래 마스크의 피리어드 또는 피치와 동일하거나, 또는 전형적으로 약 10 내지 20㎛이다. 또한, 이런 기판 상에서 형성된 디바이스는, 디바이스가 약 100㎛ 보다 큰 측방향 치수를 갖는 경우, 특히 약 300㎛ 보다 큰 측방향 치수를 갖는 경우, 또한, 약 2000㎛ 보다 큰 측방향 치수를 갖는 경우 디바이스를 통해 진행하는 틸트 경계를 갖는다. 기판 또는 디바이스의 틸트 경계는 투과 전자 현미경법, X-선 회절법, 및 X-선 토포그래피를 포함하는 일련의 분석 기술에 의해 검출가능하다.
예컨대 틸트 경계의 존재에 기인하는 호모에피택셜 GaN계 디바이스에서의 잔류 응력 또는 변형은 LD, 고 파워 LED, 고 파워 트랜지스터 또는 기타 디바이스의 열화를 촉진시킬 수 있다. 유사하게, 틸트 경계와 관련된 디스로케이션은 고 파워 발광 다이오드, 레이저 다이오드 및 파워 전자 디바이스의 수명을 감소시킬 수 있다. 디스로케이션 밀도에 대한 레이저 다이오드의 수명의 의존성을 보이는 이런 성질의 예가 도 24에 도시된다. 디스로케이션에 의한 디바이스 수명의 열화는 활성층으로의 불순물 확산에 기인하거나 또는 새로운 디스로케이션의 용이한 발생에 기인할 수 있다. 디스로케이션은 발광 다이오드 및 레이저 다이오드의 발광 효율을 저하시키는 비방사성 재조합 센터로서 작용할 수 있다. 또한, 디스로케이션은 역-바이어스 전류 누출을 증가시켜, 다이오드, 트랜지스터 및 광검출기의 성능을 저하시킬 수 있다. 명확하게는, GaN계 디바이스 내의 단일 디스로케이션의 존재 조차도 이것의 성능 및/또는 수명을 저하시킬 수 있다.
틸트-그레인-경계 구조 및 측방향 변형은 전체 인곳에 걸쳐 지속되고, 따라서, 이 인곳으로부터 슬라이스된 각 기판으로 지속된다. 즉, 이런 인곳으로부터 슬라이스된 어떠한 기판도 틸트 경계 및 측방향 변형이 없는 순수한 단결정이 아니다. 또한, GaN 기판은 "표준" HVPE GaN과 같이 실온에서의 UV 흡광률 및 광발광의 부족을 겪을 것이다.
GaN 결정 성장의 다른 방법은 용매로서 초임계 암모니아의 사용을 포함한다. 초임계 암모니아에서의 매우 작은 GaN 결정의 성장은 콜리스 등의 문헌 1) ["Materials Chemistry and Bulk Crystal Growth of Group III Nitrides in Supercritical Ammonia", Mater. Res. Soc. Symp. Proc. 495,367 (1998)]; 2) ["Crystal Growth of Gallium Nitride in Supercritical Ammonia", J. Cryst. Growth 222, 431 (2001)]; 3) ["Synchrotron white beam topography characterization of physical vapor transport grown AIN and ammonothermal GaN", J. Cryst. Growth 246, 271 (2002)]; 및 드윌린스키 등의 문헌 1) ["AMMONO Method of GaN and AIN Production", Diamond Relat. Mater. 7, 1348 (1998)]; 2) ["AMMONO Method of BN, AlN, and GaN Synthesis and Crystal Growth", MRS Internet J. Nitride Semiconductor Res. 3, article 25 (1997)]; 3) ["On GaN Crystallization by Ammonothennal Method" Acta Phys. Pol. A 90, 763 (1996)]; 4) ["GaN Synthesis by Ammonothermal Method" Acta Phys. Polonica A 88, 833(1995)]에 개시되어 있다.
이런 종래 기술의 방법은 A, ANH2 또는 AX(이때, A는 알칼리 원자이고, X는 할라이드이다) 중 하나 이상으로부터 선택된 황화제의 첨가와 함께 일반적으로 암모노염기 화학물질을 이용한다. NH3의 존재 하에 알칼리 원자 A는 일반적으로 반응하여 ANH2 + 1/2H2을 형성하므로, 또한 염기성으로 여겨진다. 그러나, 106cm-2 초과의 디스로케이션 밀도를 갖는 보다 불충분한 품질의 작은 결정 또는 mm-크기의 결정만이 현재까지 보고되어 왔다. 또한, 이들 저자들은 시드 상에서의 성장을 최적화하는 온도 구배 프로필의 이용은 개시하지 않는다.
보다 최근에서 조차도, 드윌린스키 등의 미국 특허 공개 2002/0189531 A1 및 2002/0192507 A1 및 PCT 특허 출원 WO 03/035945는 화합물 온도 구배 프로필의 이용을 포함하는 GaN을 성장시키기 위한 개선된 암모노염기 방법을 개시한다. 이런 드윌린스키 등의 참고문헌은 104 내지 108 cm-2 미만의 범위의 디스로케이션 밀도를 개시한다. 제안된 한 예에서, HVPE 시드 상의 약 200 내지 300㎛의 층에서 6x104 cm-2의 디스로케이션 밀도가 보고된다. 본 발명자들은 이런 값은 성장된 층의 중간 두께 및 HVPE 시드에서의 전형적 디스로케이션 밀도(약 107 cm-2)에 기초된 실제 디스로케이션 밀도를 과소추정하는 것으로 보여진다. 또한, 드윌린스키 등의 문헌에서는 GaN 결정에서의 틸트 경계의 제거에 관한 교시는 없다. 피할 수 없이 틸트 경계를 함유하는 HVPE 시드를 사용하기 때문에, 틸트 경계는 드윌린스키 등의 GaN 결정에서 예상된다. 또한, 디윌린스키 등은 갈륨 또는 알칼리 금속을 반응기에 첨가하는 것을 교시한다. 이런 첨가는 암모니아와의 화학적 반응에 의해 수소를 생성할 것이고, 이는 수소가 압력 용기 벽을 약화시키는 경향이 있기 때문에 바람직하지 않고, GaN에 대한 효과적 용매이지 않다. 드윌린스키 등의 참고문헌은 10kbar 정도로 높은 압력의 사용을 교시하지만, 이런 압력을 성취하는 효과적 방식의 제공은 없다. 이 참고문헌들은 압력 용기로서 오토클레이브의 사용을 교시하기 때문이다(오토클레이브는 단지 5kbar의 최대 압력에만 안전하게 도달할 수 있다). 최근에는, 드윌린스키 등은 매우 적은 속도 약 0.2 내지 3㎛/hr(통상적인 MOCVD에 의해 성취된 것들 보다 거의 크지 않기 때문에, 그 방법의 경제적 생존가능성에 대한 심각한 의문을 불러일으킨다)을 보고한다.
데마제오 등의 프랑스 특허 FR 2,796,657은 0.05 내지 20 kbar의 압력, 100 내지 600℃의 온도 및 10 내지 100℃의 온도 구배에서, 당업계에 공지된 터틀형 냉-밀봉 압력 용기 및 5 내지 6kbar의 제한된 최대 압력을 이용하는 초임계 암모니아 또는 하이드라진에서의 GaN 성장 방법을 개시한다. 표준 압력 용기는 제이콥 및 슈미트의 문헌["High Pressure Ammonolysis in Solid-State Chemistry", Curr. Topics Mater. Sci. 8, ed. by E Kaldis (North-Holland, 1982)]에 논의된 바와 같이 NH3를 사용하여 작업 시 약 5 내지 6 kbar의 압력으로 제한되어, 최대 온도, 반응 속도 및 또한, 결정 품질을 제한한다. 그러므로, 데마제오는 보다 높은 압력 범위에 도달할 수 있는 방법에 대한 개시는 없고, 1mm 초과의 크기의 GaN 결정을 입증하지 못한다.
데블린 등의 미국 특허 제 6,398,867 호는 5kbar 초과의 압력, 550℃ 초과의 온도 및 5 내지 300℃의 온도 구배에서 초임계 유체에서의 GaN의 온도 구배 재결정화 방법을 개시한다. 여기에는 시드 상에서의 성장을 최적화하는 온도 구배 프로필의 이용도 104 cm-2 미만의 디스로케이션 밀도의 입증에 대한 개시도 없다.
모든 공지 방법에 의해 성장된 갈륨 나이트라이드는 결정 및 그 위에 성장된 디바이스의 성질을 저하시킬 수 있는 본원적 결함을 함유한다. 보통 발생되는 본원적 결함은 n-형 GaN에서 도너를 보충하는 깊은 삼중 어셉터로서 작용하는 Ga 베이컨시이다. 원칙적으로, 수소는 갈륨 베이컨시와 결합되어 1 내지 4의 주변 N 원자 상의 댕글링(dangling) 결합을 캐핑하여 N-H 결합을 형성하되, 이들은 VGaH, VGaH2, VGaH3, 및 VGaH4로 지칭된다. Ga 베이컨시와 관련된 N-H 결합은 3100 내지 3500cm-1의 진동 주파수를 갖고 매우 안정된 것으로 예측된다(문헌[C. Van de Walle, Phys. Rev. B 56, R10020 (1997)]). 그러나, 공지의 GaN 결정 성장 방법은 수소화에 의한 Ga 베이컨시 페시베이팅에 대한 기법을 제공하지 못한다. 예컨대, HVPE에 의해 성장된 300 내지 400㎛ 두께의 GaN 샘플에 대한 적외선 투과 분광법은 다른 결함과 관련되는 2850 및 2915 cm-1 부근의 약한 흡광 특성을 보이지만, 수소화된 Ga 베이컨시에 부여될 수 있는 3100 내지 3500 cm-1 부근의 흡광 특성은 관찰되지 않았다.
GaN 기판 상에 호모에피택셜 LED 또는 LD 디바이스를 형성할 때에 일부 제한된 작업이 이전해 실시되었다. 문헌[the Journal of Crystal Growth]에서 펠트만 등은 호모에피택셜 호모접합 GaN LED 디바이스는 사파이어 기판 상의 유사한 디바이스에 대해 발광 강도가 두배되는 것을 입증하는 것을 보고하였다. 그러나, 호모접합 GaN LED는 당업계에 공지된 바와 같이 InGaN/GaN 헤테로접합 LED 보다 훨씬 낮은 발광 강도를 갖는다. 그러므로, 그 디바이스가 통상의 헤테로에피택셜 LED에 비해 어떤 성능 장점도 제공하지 못함이 펠즈만 등에 의해 입증되었다.
캄프 등은 GaN 결정 상에서의 호모에피택셜 LED 성장과 함께 GaN 결정의 형성 방법을 전개하였다. 문헌[MRS Internet Journal of Nitride Semiconductor Research]에 보고된 이 작업은 LED 형성 이전에 GaN 결정을 폴리싱하는 방법으로서 화학적으로 지원된 이온 빔 에칭에 초점을 두고 있다. 그르제고리 등 및 프라이스타브코 등은 벌크 GaN 기판 상에서의 펄스-작동 청색 LD의 제조를 보고한다. 캄프 등에 의해 기술된 호모에피택셜 GaN계 LED 및 그르제고리 등 및 프라이스타브코 등에 의해 기술된 LD는 많은 중요한 제한을 겪고 있다. 예컨대, 이들 기판의 비교적 불투명성 및 스펙트럼의 가시 부분에서의 700nm(적색) 내지 645nm(청색)약의 파장에서 약 200 cm-1의 광학적 흡광 계수는 LED에 의해 발광된 빛의 절반까지 기판에 의해 흡수되게 한다. 이는 사파이어 또는 투명 SiC 기판 상에 제조된 통상의 헤테로에피택셜 LED와 비교 시 큰 단점을 구성한다. 또한, 캄프 등, 그르제고리 등 및 프라이스타브코 등에 의해 사용된 기판은 약 103 내지 105 cm-2의 디스로케이션 밀도를 갖는다. 이 값은 약 107 내지 1010 cm-2의 헤테로에피택셜 KED에서의 상응하는 값 보다 낮지만, 큰 면적의 디바이스에 존재하는 디스로케이션을 여전히 초래할 것이다. 또한, 용융된 Ga에서 성장된 비도핑된 결정에서의 높은 농도의 n-형 결함은 격자 상수를 약 0.01 내지 0.02% 만큼 증가시키고, 이는 그 위에 침착된 비도핑된 에피택셜 GaN 층에 변형을 발생시킨다. 또한, 캄프 등, 그르제고리 등 및 프라이스타브코 등에 의해 사용된 비도핑된 GaN 기판은 고 파워 디바이스에서 제한을 줄 수 있는 약 30 내지 90 cm2/V-s의 상당히 제한된 캐리어 이동도를 갖는다.
미국 특허 제 5,770,887 호 및 제 5,810,925 호는 GaN 슈도-기판 상에서의 이중-헤테로구조 LED의 성장을 교시한다. 이런 슈도-기판은 GaN 단결정 보다는 GaN/ZnO 다층을 포함한다. ZnO는 결정 성장 공정에 걸쳐 완충 층으로서 역할을 하고, 그러므로 그 공정은 ZnO 층의 형성 및 이후의 그 층의 제거를 위한 추가적 단계를 필요로 했다. 그 참고문헌은 본 방법에 의해 성취가능한 디스로케이션 밀도를 개시하지 않는다.
HVPE(ELO의 사용이 있는 경우 또는 없는 경우)에 의해 성장된 GaN 기판 상의 호모에피택셜 LED, 레이저 다이오드 및 광검출기는 플라인 등의 미국 특허 제 6,447,604 호, 야산 등의 문헌[Appl. Phys. Lett. 81, 2151 (2002)], 및 추다 등의 미국 특허 제 6,294,440 호에 개시되어 있다. 그러나, 이들 디바이스는 약 105 내지 108 cm-2의 디스로케이션 밀도 및 틸트 경계의 존재를 포함하는 전술된 단점들을 겪는다.
호모에피택셜 GaN계 전자 디바이스 디자인에 대해, 하나 이상의 디자인, 구체적으로는, HEMT는 현재까지 보고되고 있다. 칸 등의 문헌[Appl. Phys. Lett. 76, 3807 (2000)]은 1300 내지 1500℃의 온도 및 15 내지 20 kbar의 N2 압력에서 액체 Mg/Ga 합금에서 성장된 벌크 GaN 기판 상에서의 AlGaN/GaN HEMT의 제조를 개시한다. 그러나, 이들 기판들은 다음을 포함하는 몇몇 단점들을 갖는다: (i) 각각 약 1019 cm-3의 고 농도의 Mg 및 O 원자(이는 고온 가공 동안 디바이스 구조체로 확산될 가능성이 있다.); 및 (ii) 비교적 불충분한 열 전도도. 또한, 기판의 저항(~ 105Ω-cm)은 HEMT에 대해서는 바람직하지 않게 낮고, 디바이스의 주파수 응답을 저하시킬 수 있고, 또한, GaN 완충 층에서의 잔류 충전 및 DC-RF 드레인(drain) 전류 분산을 생성할 수 있다. 호모에피택셜 HEMT가 SiC 기판 상에 제조된 유사한 디바이스에 비해 약간 열등한 성능을 실제로 가짐이 칸 등에 의해 보고되었다.
본 발명자들은 전술된 문제들을 극복하기 위해 틸트 경계가 없고, 104 cm-2 미만의 디스로케이션 밀도를 갖고, 여기에 호모에피택셜 LED, LD, 광검출기 또는 전자 디바이스를 형성할 수 있는 고 품질 GaN 기판의 형성 방법을 개발하였다. 본 발명의 한 실시양태에서, 본 발명자들은, 1mm 보다 큰 크기를 갖고, 104 cm-2 미만의 디스로케이션 밀도를 갖는 GaN에 대한 시드 상에서의 성장을 최적화하는 온도 구배 프로필의 이용을 놀랍게도 개발하였다.
발명의 요약
본 발명의 한 양태에 따르면, 약 2mm 이상의 직경, 104 cm-2 미만의 디스로케이션 밀도(dislocation density), 실질적으로 없는 틸트 경계 및 1019cm-3 미만의 산소 불순물 수준을 갖는 GaN 단결정이 제공된다.
본 발명의 다른 양태에 따르면, 약 2mm 이상의 직경, 104 cm-2 미만의 디스로케이션 밀도, 실질적으로 없는 틸트 경계 및 1019cm-3 미만의 산소 불순물 수준을 갖는 GaN 단결정이 제공되되, 상기 단결정은 300K의 결정 온도에서 약 3.38 내지 약 3.41의 광자 에너지에서 피크를 갖는 광발광 스펙트럼 피크를 갖는다. 한 실시양태에서, 상기 결정은 3175cm-1 부근에서 단위 두께 당 흡광도가 약 0.01cm-1을 초과하는 적외선 흡광 피크를 갖는 형태로 수소를 함유한다.
본 발명의 한 양태에 따르면,
(a) 제 1 단부를 갖는 챔버의 제 1 영역에 핵형성 센터를 제공하는 단계;
(b) 제 2 단부를 갖는 챔버의 제 2 영역에 GaN 공급원(source) 물질을 제공하는 단계;
(c) 챔버에 GaN 용매를 제공하는 단계;
(d) 챔버를 가압하는 단계;
(e) 제 1 온도 분포를 발생 및 유지시켜 용매가 챔버의 제 1 영역에서 과포화되고, 기핵 센터와 GaN 공급원 물질 사이에 제 1 온도 구배가 있어서, GaN 결정이 핵형성 센터 상에서 성장하는 단계; 및
(f) 제 2 온도 분포를 발생시켜 용매가 챔버의 제 1 영역에서 과포화되고, 기핵 센터와 GaN 공급원 물질 사이에 제 2 온도 구배가 있어서, GaN 결정이 핵형성 센터 상에서 성장하되, 제 2 온도 구배는 제 1 온도 구배보다 크기에서 더 크고, 결정 성장 속도는 제 1 온도 분포에서 보다 제 2 온도 분포에서 큰 단계를 포함하는 방법이 제공된다.
본 발명의 한 양태에 따르면, GaN 단결정 형성 방법이 제공된다. 본 방법은
(a) 제 1 단부를 갖는 챔버의 제 1 영역에 핵형성 센터를 제공하는 단계;
(b) 제 2 단부를 갖는 챔버의 제 2 영역에 GaN 공급원 물질을 제공하는 단계;
(c) 챔버에 GaN 용매를 제공하는 단계;
(d) 5 내지 80kbar의 압력으로 챔버를 가압하는 단계;
(e) 약 550℃ 내지 약 1200℃의 평균 온도를 갖는 제 1 온도 분포를 발생 및 유지시켜 용매가 챔버의 제 1 영역에서 과포화되고, 제 1 단부와 제 2 단부 사이에 제 1 온도 구배가 있어서, GaN 결정이 핵형성 센터 상에서 성장하는 단계; 및
(f) 약 550℃ 내지 약 1200℃의 평균 온도를 갖는 제 2 온도 분포를 발생시켜 용매가 챔버의 제 1 영역에서 과포화되고, 제 1 단부와 제 2 단부 사이에 제 2 온도 구배가 있어서, GaN 결정이 핵형성 센터 상에서 성장하되, 제 2 온도 구배는 제 1 온도 구배보다 크기에서 더 크고, 결정 성장 속도는 제 1 온도 분포에서 보다 제 2 온도 분포에서 큰 단계를 포함한다.
본 발명의 다른 양태에 따르면, GaN 단결정 형성 방법이 제공된다. 본 방법은
(a) 제 1 단부를 갖는 챔버의 제 1 영역에 핵형성 센터를 제공하는 단계;
(b) 제 2 단부를 갖는 챔버의 제 2 영역에 GaN 공급원 물질을 제공하는 단계;
(c) 챔버에 GaN 용매를 제공하는 단계;
(d) 챔버를 가압하는 단계;
(e) 제 1 온도 분포를 발생 및 유지시켜 제 1 단부와 제 2 단부 사이에 제 1 온도 구배가 있게 하는 단계; 및
(f) 제 2 온도 분포를 발생시켜 용매가 챔버의 제 1 영역에서 과포화되고, 제 1 단부와 제 2 단부 사이에 제 2 온도 구배가 있어서, GaN 결정이 핵형성 센터 상에서 성장하되, 제 1 온도 구배는 0이거나 또는 제 2 온도 구배에서의 부호와 반대인 단계를 포함한다.
본 발명의 다른 양태에 따르면, 호모에피택셜 갈륨 나이트라이드계 전자 디바이스가 제공된다. 본 디바이스는 갈륨 나이트라이드로 이루어진 단결정 기판 상에 배치된 하나 이상의 에피택셜 반도체 활성 영역을 포함하되, 상기 기판은 104 cm-2 미만의 디스로케이션 밀도 및 실질적으로 없는 틸트 경계를 갖고, 하나 이상의 에피택셜 반도체 층은 트랜지스터, 정류기, 사이리스터 및 캐스코드 스위치 중 하나를 포함하는 전자 디바이스에 포함된다.
본 발명의 다른 양태에 따르면,
104 cm-2 미만의 디스로케이션 밀도 및 실질적으로 없는 틸트 경계를 갖고, 1019cm-3 미만의 산소 불순물 수준을 갖고, 갈륨 나이트라이드로 이루어진 단결정 기판을 제공하는 단계; 및
상기 기판 상에 하나 이상의 반도체 층을 호모에피택셜하게 형성하는 단계를 포함하되, 상기 전자 디바이스는 트랜지스터, 정류기, 사이리스터 및 캐스코드 스 위치 중 하나인 전자 디바이스의 제조 방법이 제공된다.
본 발명의 다른 예시적 실시양태에서, 발광 디바이스("LED")가 제공된다. 그 LED는 104 cm-2 미만의 디스로케이션 밀도 및 실질적으로 없는 틸트 경계를 갖고, 1019cm-3 미만의 산소 불순물 수준을 갖는 GaN으로 이루어진 기판 상에 배치된 발광 반도체 활성 영역으로 이루어진다.
본 발명의 또 다른 실시양태에서, 저온 완충 층이 부존재하는 GaN으로 이루어진 기판 상에 III족 반도체 활성 영역을 배치하는 것을 포함하는 발광 디바이스의 제조 방법이 기술된다.
본 발명의 또 다른 실시양태에서, 호모에피택셜 발광 다이오드가 제공된다. 호모에피택셜 발광 다이오드는 n-전극, n-GaN 기판; 임의적으로는 하나 이상의 n-GaN 또는 n-AluInvGa1-u-vN 피복(cladding) 층, n-AlwInxGa1-w-xN 활성 층, 하나 이상의 p-AlyInzGa1-y-zN 피복 층 또는 p-GaN 피복 층; 및 p-전극으로 이루어지되, 이때, 0≤u,v,w,x,y,z≤1, 0≤u+v, w+x, y+z≤1이고, 활성 층의 밴드 갭이 피복 층의 밴드 갭 보다 작다.
본 발명의 또 다른 예시적 실시양태에서, 호모에피택셜 발광 다이오드는 n-전극, n-GaN 기판, 하나 이상의 n-GaN 또는 n-AlaInbGa1-a-bN 피복 층, 임의적으로는 하나 이상의 n-AlcIndGa1-c-dN 도광(light guiding) 층, AleInfGa1-e-fN/AlgInhGa1-g-hN 다중 양자 웰, 임의적으로는 p-AliInjGa1-i-jN 블로킹 층, 임의적으로는 하나 이상의 p-AlkInlGa1-k-lN 도광 층, 하나 이상의 p-AlmInnGa1-m-nlN 피복 층, 임의적으로는 p-AloInpGa1-o-pN 접촉 층, 및 p-전극으로 이루어지되, 이때, 0≤a,b,c,d,e,f,g,h,i,j,k,l,m,n,o,p≤1, 0≤a+b, c+d, e+f, g+h, i+j, k+l, m+n, o+p≤1이고, 다중 양자 웰 활성 층의 밴드 갭이 도광 층의 밴드 갭 보다 작고, 그 다음, 피복 층의 밴드 갭 보다 작고, 이는 p-형 차단 층의 밴드 갭 보다 작다. 이후에 측벽 및 평행 소면(facet)이 침착된 층에 수직 방향으로 제공된다.
본 발명의 또 다른 예시적 실시양태에서, 호모에피택셜 광검출기가 제공된다. 본 발명의 광검출기는 결정학적 틸트 경계가 실질적으로 없고, 700 내지 465nm의 파장에서 100cm-1 미만의 광학적 흡광 계수를 갖고, 약 104 cm-2 미만의 디스로케이션 밀도를 갖는, 갈륨 나이트라이드 기판; 상기 기판 상에 배치된 하나 이상의 활성 층; 및 활성 층 및 일부 실시양태에서는 기판에 부착되는 하나 이상의 전도성 접촉 구조체를 포함한다. 본 발명의 한 실시양태에서, 광검출기는 절연 활성 층이 갈륨 나이트라이드 기판 상에 침착되는 금속-반도체-금속(MSM) 유형 구조를 갖고, 전도성 접촉 구조체는 반-절연 활성 층에 연결되는, 패턴화된 어레이의 교차배열된(interdigitted) 쇼트키형(즉, 정류) 금속 접점이다.
본 발명의 다른 실시양태는 P-i-N 구조를 갖는 광검출기이다. 그 광검출기는 기판 상에 침착된 n-도핑된 갈륨 나이트라이드 기판 또는 n-도핑된 활성 층, 절연 활성 층, 및 p-도핑된 활성 층을 포함한다. 이 실시양태에서, 전도성 접촉 구조체는 p-형 활성 층에 연결된 하나 이상의 오옴 접점 및 기판에 연결된 오옴 접점을 포함한다.
또한, 본 발명의 광검출기는 쇼트키-배리어 구조체인 제 3 실시양태를 포함하되, 이때 절연 활성 층은 갈륨 나이트라이드 기판 상에 침착되고, 전도성 접촉 구조체는 절연 활성 층에 연결된 하나 이상의 쇼트키-유형 접점 및 기판에 연결된 오옴 접점을 포함한다.
본 발명의 추가적 양태는 광검출기를 제공하는 것이다. 본 발명의 광검출기는, 단결정 갈륨 나이트라이드 웨이퍼를 포함하며, 약 104 cm-2 미만의 디스로케이션 밀도를 갖는 갈륨 나이트라이드 기판; 상기 갈륨 나이트라이드 기판 상에 배치된 하나 이상의 활성 층; 및 Ga1-x-yAlxInyN(이때, 0≤x,y≤1, 0≤x+y≤1이다)을 포함하며 갈륨 나이트라이드 기판 상에 배치된 하나 이상의 활성 층; 및 갈륨 나이트라이드 기판 및 활성 층 중 하나 이상에 부착된 전도성 접촉 구조체를 포함한다.
본 발명의 추가적 양태는 광검출기의 제조 방법을 제공하는 것으로서, 그 광검출기는 약 104 cm-2 미만의 디스로케이션 밀도를 갖고, 결정학적 틸트 경계가 실질적으로 없고, 1019cm-3 미만의 산소 불순물 수준을 갖는 갈륨 나이트라이드 기판; 상기 갈륨 나이트라이드 기판 상에 배치된 하나 이상의 활성 층; 및 활성 층 및 갈륨 나이트라이드 기판 중 하나 이상에 부착되는 하나 이상의 전도성 접촉 구조체를 포함한다. 그 방법은 갈륨 나이트라이드 기판을 제공하는 단계; 하나 이상의 활성 층을 갈륨 나이트라이드 기판 상에 침착시키는 단계; 및 하나 이상의 활성 층 및 갈륨 나이트라이드 기판 중 하나 이상에 전도성 접촉 구조체를 부착시키는 단계를 포함한다.
본 발명의 이런 양태 및 기타 양태, 장점 및 현저한 특징은 다음의 상세한 설명, 수반된 도면 및 첨부된 청구범위로부터 명확해질 것이다.
도 1은 본 발명의 바람직한 실시양태에 따른 HEMT 디바이스의 개략도이다.
도 2는 본 발명의 다른 바람직한 실시양태에 따른 HEMT 디바이스의 개략도이다.
도 3은 본 발명의 다른 바람직한 실시양태에 따른 HEMT 디바이스의 개략도이다.
도 4는 본 발명의 다른 바람직한 실시양태에 따른 MESFET 디바이스의 개략도이다.
도 5는 본 발명의 다른 바람직한 실시양태에 따른 MOSFET 또는 MISFET 디바이스의 개략도이다.
도 6은 본 발명의 다른 바람직한 실시양태에 따른 HBT 디바이스의 개략도이다.
도 7은 본 발명의 다른 바람직한 실시양태에 따른 BJT 디바이스의 개략도이다.
도 8은 본 발명의 다른 바람직한 실시양태에 따른 쇼트키 정류기 디바이스의 개략도이다.
도 9는 본 발명의 다른 바람직한 실시양태에 따른 p-i-n 정류기의 개략도이다.
도 10은 본 발명의 다른 바람직한 실시양태에 따른 사이리스터의 개략도이다.
도 11은 본 발명의 다른 바람직한 실시양태에 따른 UMOSFET/UMISFET 디바이스의 개략도이다.
도 12는 본 발명의 다른 바람직한 실시양태에 따른 DMOSFET/DMISFET 디바이스의 개략도이다.
도 13은 본 발명의 다른 바람직한 실시양태에 따른 파워 절연 게이트 양극성 트랜지스터(파워 IGBT) 디바이스의 개략도이다.
도 14는 본 발명의 다른 바람직한 실시양태에 따른 파워 수직 JFET 디바이스의 개략도이다.
도 15는 본 발명의 다른 바람직한 실시양태에 따른 캐스코드 배열을 실시하는 가능한 방식의 개략도이다.
도 16은 본 발명의 다른 바람직한 실시양태에 따라 저 전압 GaN 정상-오프(normally-off) FET이 동일 기판 상에 수직 JFET로서 집적되어 있는 캐스코드 배열에 대한 집적 방법의 개략도이다.
도 17은 본 발명의 다른 바람직한 실시양태에 따른 HEMT 어레이의 예를 보여주는 개략도이다.
도 18은 본 발명의 대표적인 수직 호모에피택셜 발광 다이오드 디바이스의 구조의 상세 개략도이다.
도 19는 본 발명의 대표적인 수평 호모에피택셜 발광 다이오드 디바이스의 구조의 상세 개략도이다.
도 20은 본 발명의 대표적인 호모에피택셜 레이저 다이오드 디바이스의 구조의 상세 개략도이다.
도 21은 본 발명의 바람직한 실시양태에 따른 GaN 단결정의 제조에 사용되는 캡슐의 개략적 단면도이다.
도 22는 본 발명의 바람직한 실시양태에 따른 GaN 단결정의 제조에 사용되는 압력 용기의 개략적 단면도이다.
도 23은 본 발명의 바람직한 실시양태에 따른 GaN 단결정의 일련의 광발광 스팩트럼의 개략적 단면도이다.
도 24는 디스로케이션 밀도에 대한 레이저 다이오드 수명의 의존성을 보여준다.
도 25는 종래 기술의 광검출기의 개략도이다.
도 26은 본 발명의 한 실시양태에 따른 광검출기의 개략도이다.
도 27은 본 발명의 다른 실시양태에 따른 광검출기의 개략도이다.
도 28은 본 발명의 다른 실시양태에 따른 광검출기의 개략도이다.
도 29는 본 발명의 한 실시양태에 따른 단계적 방법의 흐름도이다.
도 30은 디스로케이션을 함유하는 c-배향된 시드 결정 상에 성장된 벌크 GaN 에서의 디스로케이션의 전개의 개략도이다.
도 31은 틸트 경계를 함유하는 c-배향된 시드 결정 상에 성장된 벌크 GaN에서의 틸트 경계의 전개의 개략도이다.
본 발명자들은 GaN이 초임계(supercritical) 암모니아 및 기타 초임계 GaN 용매에서 놀랍게도 용이하게 핵형성하여, 재결정화가 하나의 대결정보다는 많은 소결정을 생성할 수 있다는 것을 밝혔다. 족은 고품질의 GaN 결정이 종래 기술에 공지된 방법에 의해 성장될 수 있었지만, 이들 방법에 의해서는 104 cm-2 미만의 디스로케이션 밀도를 갖는 2mm 보다 큰 고품질 결정이 성장되지 못했다. 본 발명자들은 적절한 온도 구배를 포함하는 개선된 온도 프로필 및 시드 결정의 개선된 마운팅 방법을 이용하는 방법이 이런 제한을 극복할 수 있음을 밝혔다.
본 발명자들은 호모에피택셜 발광 디바이스 및 본 발명의 고품질 GaN 결정을 사용한 그것의 형성 방법을 또한 개시한다. 한 실시양태에서, 그 디바이스는 GaN 기판 상에 성장된 GaN계 LED 또는 LD이다. 본원에 사용된 바와 같이, 활성 및 피복 층의 조성(AlInGaN) 및 격자 상수가 기판(GaN)의 것과 일치하지는 않지만, 활성 및 피복 층의 결정 상수가 GaN의 것과 전형적으로 근접하고, 기초 화학적 성질(III족 나이트라이드)이 매우 유사하기 때문에, LED 디바이스 또는 LD 디바이스는 호모에픽택셜로 언급된다.
호모에피택셜 GaN계 전자 디바이스 구조체는 단결정 GaN 기판 상의 많은 GaN계 반도체 층의 에피택셜 성장에 의해 형성된다. 따라서, 이런 제품에서, 호모에피택셜 GaN계 전자 디바이스는 GaN 기판 및 그 기판 상에 형성된 하나 이상의 GaN계 반도체 층을 갖는 전자 디바이스이다. 하나 이상의 GaN계 반도체 층은 Ga1-x-yAlxInyN1-z-wPzAsw(이때, 0≤x,y,z,w≤1, 0≤x+y≤1 및 0≤z+w≤1이다)을 포함한다. 다른 실시양태에서, 하나 이상의 GaN계 반도체 층은 AlxInyGa1-x-yN(이때, 0≤x≤1, 0≤y≤1 및 0≤x+y≤1이다)을 포함한다. GaN계 반도체 외에, 호모에피택셜 GaN계 전자 디바이스는 GaN계가 아닌 다른 에피택셜 층, 예컨대 AlN 층 또는 AlxIn1-xN 층(이때, 0≤x≤1이다)을 가질 수 있다. 갈륨 나이트라이드계 전자 디바이스, 예컨대 트랜지스터, 정류기, 사이리스터는 낮은 디스로케이션 밀도 및 낮은 비의도적 불순물 농도를 갖는 고품질 단결정 갈륨 나이트라이드 기판 상에서 직접 호모에피택셜하게 성장된다.
기판 제조 방법
본 발명의 실시양태에 따르면, 고 품질의 단결정이 합성되고, 2mm 이상의 직경 크기로 단결정으로부터 성장될 수 있다. 단결정은 n-형이고, 전기적으로 전도성이고, 광학적으로 투명하고, 측방향 변형 및 틸트 경계가 없고, 약 104 cm-2 미만의 디스로케이션 밀도를 가질 수 있다. 한 실시양태에서, 디스로케이션 밀도는 약 103 cm-2 미만이다. 다른 실시양태에서, 디스로케이션 밀도는 약 100 cm-2 미만이다. 한 실시양태에서, 단결정은 p-형이고, 다르게는, 반(semi)-절연형이다. 다른 실시양태에서, 단결정은 자성이다. 또 다른 실시양태에서, 발광성이다. 한 실시양태에서, 결정은 3175cm-1 부근의 적외선 흡광 피크를 가져오고, 단위 두께 당 흡광도가 약 0.01cm-1을 초과하는 형태의 수소를 함유한다. 다른 실시양태에서, 결정은 약 0.04 ppm 초과의 불소를 함유한다. 다른 실시양태에서, 0.04 내지 1ppm의 불소를 함유한다. 한 실시양태에서, 결정은 H, Be, C, O, Mg, Si, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Ge, Zr, Hf, 또는 희토류 금속 중 하나 이상으로 약 1016 cm-3 내지 약 1021 cm-3의 농도로 도핑된다. 이런 큰 고품질 갈륨 나이트라이드 단결정은 초임계 유체 용매 중에서 고압 및 고온에서 온도 구배 재결정화에 의해 성장될 수 있다.
본 발명의 결정은 순수한 단결정이다. 즉, 이는 실질적으로 틸트 경계가 없다(또한, 낮은-각 그레인 경계로 알려져 있다). 본원에서, "실질적으로 틸트 경계를 갖지 않는"은, 1) 결정이 비실질적 수준으로 또는 TEM 또는 X-선 회절과 같은 당업계에 공지된 분석 기술에 의해 검출가능하지 않을 정도로 작은 틸트 각을 갖는 틸트 경계를 가질 수 있고; 또는 2) 결정이 서로 예컨대 1mm 이상 넓게 분리되어 있는 틸트 경계를 포함할 수 있음을 의미한다. 한 실시양태에서는 2mm 이상, 다른 실시양태에서는 5mm 이상 넓게 분리된다.
GaN 기판을 형성하는 방법의 한 실시양태에서, 그 방법은 공급원 갈륨 나이트라이드, 용매, 광화제, 한 실시양태에서는, 하나 이상의 GaN 시드 결정을 제공하는 것을 포함한다. 공급원 갈륨 나이트라이드는 이후 광화제 및 용매 중 하나 이상과 조합되어 혼합물을 형성할 수 있다. 임의적으로, 갈륨 나이트라이드, 용매 및 광화제는 별개의 구별되는 비-조합된 물질로서 캡슐로 독립적으로 제공될 수 있다. 용매 및 광화제 중 하나 이상과 갈륨 나이트라이드를 포함할 수 있는 혼합물은 필(pill)에 임의적으로 접촉될 수 있다. 그러나, 혼합물의 접촉은 갈륨 나이트라이드 성장 공정에서 실시될 필요는 없다.
초임계 유체:
용매 또는 초임계 유체의 예는 암모니아, 하이드라진, 메틸아민, 에틸다이아민, 멜라민 또는 다른 질소-함유 유체를 포함하지만, 이에 한정되는 것은 아니다.
공급원 물질:
공급원 갈륨 나이트라이드는 불충분하게 결정화된 갈륨 나이트라이드, 충분히-결정화된 갈륨 나이트라이드, 비정질 갈륨 나이트라이드, 다결정성 갈륨 나이트라이드 및 이들의 조합 중 하나 이상을 포함할 수 있다. 공급원 갈륨 나이트라이드는 그것의 비가공 형태로 "그 자체로(as-is)" 제공될 수 있다. 다르게는, 공급원 갈륨 나이트라이드는 "필"로 압축 및/또는 다결정 콤팩트로 소결될 수 있다. 다르게는, 공급원 갈륨 나이트라이드는 동일 반응계에서 형성될 수 있다. 갈륨 금속은 제공되고, 이후 캡슐의 밀봉 및 고온 및 고압 처리 후에 암모니아 용매와 반응하여 공급원 갈륨 나이트라이드를 형성할 수 있다.
공급원 물질의 예는 단결정 또는 다결정성 GaN을 포함할 수 있다. 공급원 물질용 단결정 또는 다결정성 GaN은 당업계의 임의의 공지 방법에 의해 성장될 수 있다. 또한 다른 형태의 공급원 물질, 예컨대 비정질 GaN 또는 GaN 전구체, 예컨대 Ga 금속 또는 Ga 화합물이 사용될 수 있다. 한 실시양태에서, 공급원 GaN은 공급원 물질이 위치하는 공급원 영역을 핵형성 센터가 위치하는 챔버 또는 캡슐의 결정 성장 영역(이후에 보다 상세하게 기술된다)으로부터 분리시키는 배플(이후에 기술된다)의 개방부를 통과할 수 없을 정도로 충분히 큰 크기를 갖는 하나 이상의 입자를 포함한다.
GaN 성장에 위한 핵형성은 시드 결정 없이 또는 예컨대 사파이어와 같은 비-GaN 시드 결정을 이용하여 핵형성 센터에서 캡슐의 결정 성장 부분, 예컨대 용기 벽 부분 상에서 유도될 수 있다. 그러나, GaN 시드 결정이 제공되는 것이 바람직한데, 이는 공정이 제어 용이하고, 성장된 결정의 품질이 보다 높기 때문이다.
한 실시양태에서, 시드 결정은 직경이 1mm 보다 크고, 품질이 높고, 실질적으로 틸트 경계가 없고, 약 108 cm-2 미만의 디스로케이션 밀도를 갖는다. 다른 실시양태에서, 시드 결정은 약 105 cm-2 미만의 디스로케이션 밀도를 갖는다. 사파이어 또는 SiC와 같은 비-GaN 기판 상에 에피택셜 GaN 층, HVPE, 승화 또는 금속 유기 화학적 증착(MOCVD)에 의해 성장된 프리-스탠딩(free-standing) GaN 막, 또는 전술된 바와 같이 초임계 유체에서 성장된 결정을 포함하는 다양한 형태의 GaN 시드 결정이 제공된다. 또 다른 실시양태에서, GaN 시드 결정은 약 104 cm-2 미만의 디스로케이션 밀도를 갖고, 실질적으로 틸트 경계가 없어서, 유사하게 약 104 cm-2 미만의 디스로케이션 밀도를 갖고, 실질적으로 틸트 경계가 없는 GaN 결정을 제공한다.
하나 이상의 틸트 경계를 함유하는 GaN 시드 결정을 이용하는 것은 틸트 경계를 갖는 큰 면적의 시드 결정을 생성하는 편리한 방법이라는 것이 알려져 있다. 예컨대, HVPE에 의해 성장된, 105 내지 108 cm-2 범위의 디스로케이션 밀도를 갖는 GaN 결정이 시드 결정으로서 사용될 수 있다. 그러나, 헤테로에피택시는 모자이크 구조를 생성하고, 헤테로에피택셜 막의 두께가 증가함에 따라, 예컨대 1mm 초과, 두꺼운 막의 틸트 경계의 존재는 더욱 명확해진다.
본 발명에서, 본 발명자들은 실질적으로 틸트 경계가 없고 약 104 cm-2 미만의 디스로케이션 밀도를 갖는 GaN 단결정이 약 105 내지 108 cm-2 미만의 디스로케이션 밀도 및 틸트 경계를 갖는 시드 결정으로부터 성장될 수 있음을 놀랍게도 발견하였다. 본 발명자들은 용매 충전물(fill), 광화제 농도, 온도 및 온도 구배를 최적화함에 의해, 시드 상에서의 성장이 c 방향(즉, c-축을 따라 (0001) 및
Figure 112011063875364-pct00001
및 c 방향에 대해 수직 방향(예,
Figure 112011063875364-pct00002
및
Figure 112011063875364-pct00003
방향으로) 모두에서 일어나고, c-방향에서 성장된 벌크 GaN에서의 디스로케이션 밀도가 상당히 감소됨을 발견하였다.
성장이 모든 노출된 GaN 표면 상에서 일어날 때에, 시드는 임의의 결정학적 배향을 가질 수 있다. 성장된 결정은 전형적으로 (0001),
Figure 112005034343905-pct00004
및
Figure 112005034343905-pct00005
소면에 의해 우세하게 종결되고, 모든 이런 배향은 시드 표면에 적당하다. 한 발명에서,
Figure 112005034343905-pct00006
표면이 바람직한 시드 표면 배향에 사용된다.
한 실시양태에서, 약 107 디스로케이션 cm-2를 함유하는 c-배향된 시드 결정 위에서의 300-800㎛ 두께의 층의 성장은, 스레딩(threading) 디스로케이션을 함유하는 c-배향 시드 결정 상에 성장된 벌크 GaN에서의 스레딩 디스로케이션의 전개를 개략적으로 보여주는 도 30에 도시된 바와 같이 상기 시드 위의 영역에서 약 1-3x106 디스로케이션 cm-2를 갖는 GaN 결정을 가져온다. 그러나, c-배향된 시드 결정에 대해 측방향으로 성장된 벌크 GaN은 104 디스로케이션 cm-2 보다 적은 값을 갖는다. 도 30에 도시된 바와 같이, 한 실시양태에서, 성장된 벌크 GaN은 103 디스로케이션 cm-2 보다 적은 값을 갖고, 다른 실시양태에서, 성장된 벌크 GaN은 100 디스로케이션 cm-2 보다 적은 값을 갖는다. c-배향된 시드 결정에 존재하는 틸트 경계는 c 방향으로의 성장 동안 증식하여, 틸트 경계를 함유하는 c-배향 시드 결정 상에 성장된 벌크 GaN에서의 틸트 경계의 전개를 개략적으로 보여주는 도 31에 개략적으로 도시된 바와 같이, 시드에서의 그것과 유사한, 시드 상에 성장된 벌크 GaN에서의 그레인 구조를 가져온다. 그러나, 틸트 경계는 측방향으로 성장된 벌크 GaN에서 외부로 방사되어, 도 31에 도시된 바와 같이, 결정이 커짐에 따라 틸트 경계가 없는 보다 큰 도메인을 점차 가져온다.
틸트 경계의 위치는 당업계에 공지된 방법, 예컨대 X-선 회절, X-선 토포그래피, 또는 단순한 광학 반사에 의해 측정될 수 있고, 새로운 시드 결정은 틸트 경계가 전체적으로 또는 실질적으로 없는 측방향으로 성장된 GaN으로부터 절단될 수 있다. 새로운 이런 시드 결정으로부터 성장된 벌크 GaN은 104 cm-2 미만, 한 실시양태에서는 103 cm-2 미만, 다른 실시양태에서는 100 cm-2 미만의 디스로케이션 밀도와 함께 실질적으로 틸트 경계가 없는 것으로 놀랍게도 밝혀졌다.
광화제(mineralizer):
광화제는 (i) 알칼리 및 알칼리-토 나이트라이드, 예컨대 Li3N, Mg3N2 및 Ca3N2; (ii) 아마이드, 예컨대 LiNH2, NaNH2 및 KNH2; (iii) 우레아 및 관련 화합물; (iv) 암모늄 염, 예컨대 NH4F 및 NH4Cl; (v) 희토, 할라이드, 설파이드 또는 나이트레이트 염, 예컨대 CeCl3, NaCl, Li2S 또는 KNO3; (vi) 아자이드 염, 예컨대 NaN3; (vii) 기타 Li 염; (viii) 상기 것들의 조합물; 및 (ix) 상기 것들 중 하나 이상과 Ga 및/또는 GaN과의 화학적 반응에 의해 형성된 화합물 중 하나를 포함할 수 있다.
광화제는 고체로서 또는 유체, 예컨대 용매에 용해된 첨가물로서 제공될 수 있다. 알칼리 토 또는 희토류 광화제의 사용은 성장 매질에서 유용한 산소에 대한 게터(getter)로서 좍용하는 부가적 장점을 가져, 낮은 n-형 캐리어 밀도를 갖는 비도핑된 GaN 단결정의 성장을 가능케 한다.
다르게는, 광화제는 동일 반응계에서 형성될 수 있다. 리튬, 나트륨, 칼륨, 루비듐, 세슘, 마그네슘, 칼슘, 스트론튬, 바륨 또는 희토류 금속 중 하나 이상이 제공되고, 이후 암모니아 용매와 반응하여 광화제를 형성할 수 있다.
낮은 산소 불순물 수준:
본 발명의 한 실시양태에서, 성장된 결정 중의 불순물은 비가공 물질(공급원 갈륨 나이트라이드, 광화제 및 용매)에서의 불순물 수준을 제어하기 위해 적절하게 낮은 수준으로 제한되게 유지될 수 있다. 다른 실시양태에서, 1019 cm-3 미만의 성장된 결정 중의 산소 농도는 비가공 물질 및 캡슐 중의 총 산소 함량을 최종 결정의 중량에 대해 15 ppm 미만으로 유지시킴에 의해 성취된다. 다른 실시양태에서, 3x1018 cm-3 미만의 불순물 수준이 적절한 수준 미만의 총 산소 함량을 유지시킴에 의해 수득된다. 또 다른 실시양태에서, 3x1017 cm-3의 수준이 비가공 물질 및 캡슐 중의 총 산소 함량을 최종 결정의 중량에 대해 1.5 ppm 미만으로 유지시킴에 의해 성취될 수 있다.
임의적 도판트 공급원:
n-형, 반-절연형, p-형, 자성 또는 발광 GaN 결정을 제공하기 위해, 한 실시양태에서 도판트 공급원이 공정에 첨가된다. 그렇지 않다면 유용한 불순물, 예컨대 산소 또는 탄소는 정상적으로 결정을 n-형으로 만든다. 도판트, 예컨대 O, Si 또는 Ge(n-형) 및 Be, Mg 또는 Zn(p-형)은 공급원 GaN에 불순물로서 첨가될 수 있다. 다르게는, 도판트는 금속, 염, 또는 무기 화합물, 예컨대 Si, Si3N4, SiCl4, BeF2, Mg3N2, MgF2, Zn, ZnF2, 또는 Zn3N2으로서 첨가될 수 있다. 약 1015-1016 cm-3 미만의 총 불순물 농도를 갖는 GaN 결정은 반-절연형이다. 전형적으로, 그러나, 의도하지 않은 불순물의 농도는 1016 cm-3 보다 크고, 결정은 n-형이다.
반-절연형 GaN 결정은 Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu 또는 Zn 중 하나 이상으로 도핑시켜 수득될 수 있다. Fe 도핑에 의한 반-절연형 GaN의 합성(본 발명 보다 낮은 품질임)이 종래 기술에 공지되어 있다. 그러나, 본 발명자들은 Co에 의한 도핑이 본 발명의 방법에 의해 성장된 GaN을 반-절연형으로 되게 하는 것을 놀랍게도 발견하였다. 자성 GaN 결정은 Mn과 같은 특정 전이 금속으로 도핑시킴에 의해 수득될 수 있다. 형광 GaN 결정은 특정 전이 또는 희토류 금속, 예컨대 Ti, V, Cr, Mn, Fe, Co, Ni, Zr, Hf, Pr, Eu, Er 또는 Tm으로 도핑함에 의해 수득될 수 있다. 전이 금속 도판트는 불순물로서 공급원 GaN에 또는 금속, 염 또는 무기 화합물, 예컨대 Fe, Co, CoF2, 또는 CrN, 또는 EuF3, 이들 단독으로 또는 O, Si, Mg, Zn, C 또는 H와 같은 하나 이상의 부가적 도판트와의 조합으로서 첨가될 수 있다. 한 실시양태에서, 도판트는 공급원 GaN 중에서 약 1015 cm-3 내지 약 1021 cm-3 범위의 농도로 존재한다.
그 후, 공급원 갈륨 나이트라이드 및 광화제(압축 또는 비압축된 혼합물로서), 및 한 실시양태에서는, 하나 이상의 GaN 시드 결정이 캡슐 내부에 위치된다. 임의적으로, 부가적 광화제가 캡슐에 또한 첨가될 수 있다.
이후에 기술되는 캡슐은 이후 질소 함유 용매(예컨대, 암모니아 또는 하이드라진 중 하나 이상) 또는 메틸아민, 멜라민 또는 다이아민 및 이들의 혼합물을 포함하지만 이에 한정되지는 않는 유기 용매로 충전될 수 있다. 캡슐은 충전되고, 갈륨 나이트라이드 형성 공정에 바람직하지 않은 공기 또는 물의 도입 없이 밀봉된다.
공기 또는 물의 도입 없이 캡슐을 충전시키기 위해, 캡슐은 충전되고, 음압(negative pressure) 공급원(예, 진공 매니폴드)에 연결되고, 배기된다. 그 후, 캡슐은 실온 미만(바람직하게는 약 -72℃ 이하)으로 냉각되고, 증기-상 용매가 매니폴드에 도입될 수 있다. 그 후, 증기 상 용매는 캡슐에서 응축된다. 예컨대, 질소-함유 용매가 암모니아를 포함하는 경우, 응축은 드라이 아이스 또는 액체 질소 온도에서 실시될 수 있다. 이후 캡슐은 음의 압력 공급원에 연결된 밸브를 닫아서 캡슐을 밀봉하기 위해 격리될 수 있다. 그 후, 캡슐은 매니폴드 또는 밸브 중 하나 이상으로부터 당업계에 공지된 냉 용접 장치를 이용하는 핀칭-오프(pinching-off) 단계에 의해 분리될 수 있다. 캡슐이 구리인 경우, 핀칭-오프 단계는 특히 효과적이다. 밀봉의 완전성은 임의적 아크-용접에 의해 증진될 수 있다.
캡슐이 밀봉된 후, 이는 압력 셀에 배치되고, 적절한 고압 고온(HPHT) 시스템에서 고압 및 고온 조건으로 처리된다. HPHT 조건은 공급원 갈륨 나이트라이드의 실질적 부분을 용해시키고, 하나 이상의 갈륨 나이트라이드 결정, 갈륨 나이트라이드 보울(boule) 또는 갈륨 나이트라이드 결정 시드로 재침전시키기에 충분한 시간 동안 유지된다.
본 발명의 한 실시양태에서, 압력은 약 5 kbar 초과 내지 약 80 kbar 범위이다. 다른 실시양태에서, 갈륨 나이트라이드 성장 공정에서의 온도는 약 550℃ 내지 약 3000℃ 범위이다. HPHT 시스템은 이후 냉각되고, 고압이 해제된다.
고 품질 단결정 형성 방법의 예:
본 발명의 한 실시양태에서, 공급원 물질 및 하나 이상의 시드(사용되는 경우에)는 다공성 배플에 의해 둘 이상의 영역으로 분할된 압력 용기 또는 캡슐에 위치된다. 예시적 캡슐은 본원에 전체로서 참고로 인용된 미국 특허 공개 US2003/0141301 A1(명칭: "초임계 유에에서 물질을 가공하기 위한 고온고압 캡슐")에 기술되어 있다.
도 21은 본 발명의 방법에서 사용될 수 있는 예시적 캡슐(100)을 도시한다. 캡슐(100)은 캡슐(100)의 챔버 주변에 밀봉될 수 있는 벽(102)을 포함한다. 챔버는 다공성 배플(110)에 의해 분리되는 제 1 영역(108) 및 제 2 영역으로 분할된다. 결정화 단계 동안, 캡슐(100)은 배플(110)에 의해 각각 서로로부터 분리된 시드 결정(120) 또는 다른 핵형성 센터 및 공급원 물질(124)을 함유한다. 공급원 물질(124) 및 시드 결정(120)은 예컨대 각각 제 2 영역(106) 및 제 1 영역(108)에 위치될 수 있다. 또한, 캡슐(100)은 용매 물질(130)을 함유한다. 하기된 바와 같은 성장 공정 동안, 성장된 결정(132)는 시드 결정(120) 상에서 성장되고, 용매는 초임계 상태에 있다. 배플(110)은 예컨대 복수의 홀(hole)을 갖는 플레이트 또는 우븐 금속 클로쓰(woven metal cloth)를 포함할 수 있다. 배플(110)의 분율적 개방 면적은 1% 내지 50%, 바람직하게는 약 5% 내지 약 40%일 수 있다. 캡슐(100)의 보다 차가운 부분이 보다 더운 부분 상에 있는 경우, 공급원 물질(124)로부터 시드 결정(120) 또는 성장된 결정(132)로의 양분의 수송은 용매에서 초임계 유체로서 최적화되어 자가-대류가 유체를 혼합되게 한다. 많은 용매에서, GaN의 용해도는 온도와 함께 증가되고, 이 경우, 공급원 물질(124)은 캡슐의 보다 더운 부분인 바닥에 위치되어야 하고, 시드 결정(120)은 캡슐의 보다 차가운 부분인 상부에 위치되어야 한다.
한 실시양태에서, 시드 결정(120)은 시드를 관통하게 드릴링된 홀을 관통하는 와이어(150)에 의해 매달려서, 벽(102) 또는 기타 물질로부터 최소의 계면을 갖는, 모든 방향으로의 결정 성장을 가능케 한다. 홀은 예컨대 레이저, 다이아몬드 또는 연마 드릴 또는 초음파 드릴에 의해 드릴링될 수 있다. 다르게는, 시드 결정(120)은 시드의 한 단부 주위에 와이어를 매어서 매달 수 있다.
그러나, 일부 용매의 경우, GaN의 용해도는 온도와 함께 감소된다. 이 경우, 시드 결정(120)은 캡슐의 보다 더운 부분에 낮게 위치되고, 공급원 물질(124)은 캡슐의 보다 차가운 부분에 높게 위치될 수 있다. 한 실시양태에서, 공급원 물질(124)은 배플(110)을 바로 접촉하기 보다는 배플(110)로부터 대체된 다공성 바스켓(140) 에 위치된다(후자의 배열이 배플(110)를 통한 유체 및 양분의 수송을 방해할 수 있기 때문이다).
한 실시양태에서, 또한 GaN의 용해도를 증가시키기 위해, 공급원 물질(124)과 함께 또는 개별적으로 광화제가 캡슐(100)에 첨가될 수 있다.
캡슐(100)은 가공 조건 하에 용매(130) 즉, 초임계 유체로 충전된다. 한 실시양태에서, 암모니아는 초임계 유체 용매(130)로서 사용될 수 있다. 캡슐의 자유 체적 중의(즉, 공급원 물질, 시드 및 배플에 의해 차지되지 않은 체적) 25% 내지 100%가 용매(130)로 충전되고, 캡슐(100)은 밀봉된다. 다른 실시양태에서, 캡슐의 약 70% 내지 95%가 초임계 유체 용매로 충전된다.
또 다른 실시양태에서, 암모니아가 초임계 유체 용매(130)로서 사용되고, 암모니아 플루오라이드(NH4F)가 광화제로서 사용된다. 이런 조합은 특히 캡슐이 은으로부터 제조되는 경우 캡슐에 전체적으로 부식성이지 않으면서 비교적 높은 GaN 용해도의 장점을 제공한다. 이 경우, 유효한 GaN 용해도는 온도와 함께 감소된다. 이론에 구속됨이 없이, 본 발명자들은 GaN이 광화제 및 용매와 화학적 반응을 거친 후, 갈륨, 플루오라이드, 암모늄 이온 및 암모니아를 포함하며 초임계 암모니아에 가용성인 착체를 형성하는 것으로 여긴다. 착체의 형성은 가역적에서, 온도에 따라 감소되는 형성용 평형 상수를 갖고, 따라서 유리 GaN의 형성은 고온에서 유리하고, 유효 GaN 용해도는 온도에 따라 감소된다. 이런 화학적 성질을 갖는 결정 성장 수행을 종결한 후, 캡슐은 백색 침상 결정으로 충전됨이 전형적으로 밝혀진다. X-선 회절 분석은 그 결정이 문헌에 구조가 공지되어 있는 GaF3(NH3)2 및 (NH4)3GaF6을 포함하는 것을 가리킨다.
캡슐을 충전 및 밀봉하는 방법의 한 실시양태에서, 캡슐(100)은 먼저 용매(130)가 액체 또는 고체인 온도로 냉각된다. 일단 캡슐(100)이 충분히 냉각되면, 용매 공급원을 캡슐(100)의 개방 챔버와 유체 교류하게 위치되고, 용매는 응축 또는 주입에 의해 이 시점에서 개방되는 챔버에 도입된다. 용매(130)의 목적하는 양이 개방 챔버로 도입된 후, 챔버를 밀봉한다. 챔버는 예컨대 벽(102)의 일부를 핀칭 오프 또는 붕괴시켜 용접(weld)을 형성하여 밀봉될 수 있다.
밀봉된 캡슐은 약 550℃ 내지 약 3000℃, 바람직하게는 약 550℃ 내지 약 1200℃의 온도 및 약 5 kbar 내지 약 80 kbar, 바람직하게는 약 5 kbar 내지 약 20 kbar를 발생시킬 수 있는 용기에 위치된다.
예시적 압력 용기가 본원에 전체로서 참고로 인용되고, 2002년 데블린 등의 미국 특허 출원 제 09/683,658 호(명칭: 개선된 압력 용기)에 개시되어 있다. 본 발명의 한 예시적 압력 용기는 제로-스트로크 유형 장치(49)로서, 이는 작동자가 셀 내의 평균 온도 및 셀에 대한 온도 구배 모두를 독립적으로 제어할 수 있게 하는데, 제로-스트로크 유형 장치(49)에 대해서 도 22에 도시되어 있다.
이런 압력 용기(49)에서, 상부 스틸(steel) 단부캡(17)은 환상 파이로필라이트 부싱(pyrophyllite bushing)(51)에 의해 둘러싸인다. 하부 스틸 캡(31)은 환상 파이로필라이트 부싱(pyrophyllite bushing)(33)에 의해 둘러싸인다. 환상 파이로필라이트 부싱(33)과 함께 부싱(51)은 다이(15)로부터 앤빌(37) 및 (41)을 전기적으로 절연시킨다. 전기적 전도성 애뉼러스(annulus)(53)가 반응 셀을 상부 섹션 및 하부 섹션으로 분할하기 위해 히터 또는 가열 요소(16)의 상부 와 하부 사이에 거의 중간에 삽입된다. 가열 요소(16)는 가열 튜브, 또는 가열된 호일, 리본, 바, 와이어, 고리, 또는 이들의 조합의 형태일 수 있다. 가열 요소(16)는 흑연 호일, 흑연, 니크롬, 니오븀, 타이타늄, 탈탈륨, 스테인레스 스틸, 니켈, 크로뮴, 지르코늄, 몰리브데늄, 텅스텐, 레늄, 하프늄, 백금, 규소 카바이드 및 이들의 조합 중 하나 이상을 포함한다. 한 실시양태에서, 가열 요소(16)는 그 길이를 따라서 비-균질한 저항을 가져 온도 구배를 제공할 수 있다. 비-균질한 저항은 예컨대 비균질한 두께를 갖는 가열 요소(16)에서 제공함에 의해, 선택된 지점에서 하나 이상의 가열 요소를 천공함에 의해, 또는 하나 이상의 가열 요소(16)의 길이를 따라서 선택된 지점에서 상이한 저항의 둘 이상의 물질의 적층물을 포함하는 하나 이상의 가열 요소(16)를 제공함에 의해 제공될 수 있다.
애뉼러스(53)은 내부 직경을 따라 가열 요소(16)와 접촉되고, 외부 직경을 따라 다이(15)와 접촉된다. 애뉼러스(53)는 예컨대 GRAFOIL(등록상표) 흑연 호일, 흑연, NICHROME 합금(Ni 60%, Fe 25%, Cr 15%), 니오븀, 타이타늄, 탄탈륨, 스테인레스 스틸, 니켈, 크로뮴, 지르코늄, 몰리브데늄, 텅스텐, 레늄, 하프늄, 백금, 규소 카바이드, 및 이들의 합금 및 이들의 조합물 중 하나 이상으로부터 형성될 수 있다.
주 히터 파워는 앤빌(37)과 (41) 사이에 적용되고, 시차 히터 파워가 앤빌(37) 또는 앤빌(41)과 다이(15)사이에 적용된다. 다르게는, 한 히터 회로가 다이(15)와 앤빌(37) 사이에 적용되고, 제 2 회로가 다이(15)와 앤빌(41) 상이에 적용될 수 있다. 셀 내의 두 위치에서의 온도를 모니터링 또는 제어하기 위해, 예컨대 샘플의 상부 및 하부에서, 온도 센서(55) 및 (57)이 셀 성분을 통해 목적하는 위치로 삽입된다. 본 발명의 실시양태에서, 온도 센서는 열전쌍, 써미스터, 광학 파이로미터에 연결된 광학 섬유, 또는 이들의 임의의 조합의 형태이다.
셀 또는 캡슐(100)은 1 atm(~ 1 bar) 내지 약 80 kbar까지 자가-가압가능하다. 한 실시양태에서, 캡슐(100)은 5 kbar 내지 약 80 kbar까지 자가-가압가능하다. 캡슐(100)은 전형적으로 구리, 은, 금, 백금, 스테인레스 스틸 등과 같은 전성(malleable) 금속으로부터 형성된다. 다른 실시양태에서, 캡슐(100)은 낮은 수소 투과도를 갖고, 초임계 유체 및 캡슐(100) 내에서 가공되는 물질에 대해 화학적으로 불활성이다. 좀 더 낮은 적합성의 경우, 본 발명의 상기 제로-스트로크 장치의 실시양태는 본 발명의 GaN 결정을 성장시키기 위한 벨트 장치, 피스톤-실린터 장치, 다-앤빌 프레스 장치, 또는 스플리트-스피어 장치에 적용될 수 있다.
캡슐(100)은 약 1℃/hr 내지 1000℃/hr의 평균 속도로 약 550℃ 내지 1200℃의 성장 온도로 가열된다. 압력 용기(48)에 대한 상기 기술과 같이 셀 내의 캡슐의 비대칭 위치, 비대칭 가열 등으로 인해 온도 구배가 캡슐에 존재할 수 있다. 이 온도 구배는 가열 순서에 걸쳐 과포화 생성 효과를 갖는데, 이는 본 발명자들에 의해 자발적 핵형성을 증진시킴이 밝혀졌다.
본 발명의 한 실시양태에서, 성장 온도에서의 온도 구배는 초기에는 작게, 약 25℃ 미만으로 유지된다. 다른 실시양태에서는 시스템을 평형 단계에서 평형시키기 위해 약 10℃ 미만으로 약 1분 내지 2시간 동안 유지시킨다. 본 출원에서 사용된 온도 구배는 예컨대 제어 열전쌍이 위치하는 캡슐(100) 단부에서의 온도와 차이가 있다. 공급원 물질의 위치에서의 온도에 비해 시드 결정 또는 핵형성 센터의 위치에서의 온도 구배는 약간 작을 것 같다.
임의적으로, 온도 구배는 가열 도중 형성될 수 있는, 핵형성 센터가 제공되는 캡슐의 영역에 임의의 자발적-핵형성된 결정을 에칭하기 위해, 결정 성장이 핵형성 센터 상에서 일어나는 곳의 부호와 반대가 되도록(즉, 에칭이 핵형성 센터에서 일어나고, 성장이 공급원 물질 상에서 일어나도록) 평형 단계에서 설정된다. 달리 말하면, 결정 성장이 양성 온도 구배에 대해 일어나는 경우, 온도 구배는 음성으로 설정되고, 결정 성장이 음성 온도 구배에 대해 일어나는 경우에는 그 반대도 가능하다.
이런 평형 기간 후에, 성장 기간은 온도 구배의 크기에서 증가되고 부호가 성장이 시드 결정에서 보다 큰 속도로 일어나도록 되는 경우에서 제공될 수 있다. 예컨대, 온도 구배는 약 0.01℃/hr 내지 25℃/hr에서 성장이 보다 빠른 경우 보다 큰 값의 속도로 증가될 수 있다. 결정 성장 단계에서, 온도 구배는 5℃ 내지 300℃의 크기로 설정될 수 있고, 성장 동안 위로(upward) 또는 아래로(downward) 조정될 수 있다. 임의적으로 온도 구배는 시드 결정에서 성장이 일어나는 부호와 반대 부호를 갖도록 변경될 수 있다. 구배의 부호는 자발적으로 형성된 임의의 핵을 교대로 에칭시켜 버리기 위해 1회 이상 추가적 회수로 역전될 수 있다. HPHT 조건은 공급원 갈륨 나이트라이드 의 실질적 부분을 용해시키고, 하나 이상의 갈륨 나이트라이드 결정, 갈륨 나이트라이드 보울 또는 갈륨 나이트라이드 결정 시드로 침전시키기에 충분한 시간 길이 동안 유지된다.
성장 기간의 결정에서, 캡슐(100)의 온도는 성장된 결정에 대한 열 충격을 최소화하기 위해 약 1℃/hr 내지 1000℃/hr의 속도로, 바람직하게는 약 1℃/hr 내지 300℃/hr의 속도로 하강된다. 캡슐 및 압력 매질을 포함하는 셀은 압력 용기(48)로부터 제거되고, 캡슐(100)은 셀로부터 제거된다.
캡슐(100) 중의 용매는 캡슐을 냉각시켜 용매의 증기압을 1 bar 미만으로 감소시켜, 즉 캡슐(100)을 구멍내고, 이를 가온시켜 용매를 증발시킴에 의해 간편하게 제거될 수 있다. 캡슐은 절단되어 개방되고, 성장된 결정은 제거된다. 결정은 적절한 세척액, 예컨대 물, 알콜 또는 기타 유기 용매 및 무기산 중 하나 이상에 의해 세척되어 광화제를 제거할 수 있다. 갈륨 나이트라이드 결정의 세척용 무기 산은 염산(HCl) 및 질산(HNO3)를 포함하지만, 이에 한정되지는 않는다.
본 발명자들은 NH3 중 0.5 내지 90원자%의 플루오라이드 농도, 600 내지 1000℃의 성장 온도 및 10 내지 75℃의 온도 구배에서 HF, NH4F, GaF3 또는 이들과 Ga, GaN, NH3와의 반응 생성물 또는 이들 서로와의 반응 생성물 중 하나 이상을 선택하는 경우, 5㎛/hr 이상의 GaN 성장 속도가 성취될 수 있음을 놀랍게도 발견하였다. 본 발명의 한 실시양태에서, 성장 속도는 10㎛/hr 이상이다. 다른 실시양태에서, 성장 속도는 20㎛/hr 이상이다. 또 다른 실시양태에서, 성장 속도는 50㎛/hr을 초과한다.
전술된 GaN 단결정 기판의 형성 방법은 단지 설명만을 의도한 것이고, 어떤 한정을 의미하는 것으로 해석되지는 않는다. 다른 단결정 형성 방법은 당업자에게 자명할 것이지만, 본 개시의 범위 내에 포함되는 것으로 의도된다.
결정 특성규명(characterizing) 방법:
결정은 당업계에 공지된 표준 방법에 의해 특성규명될 수 있다. 단결정의 품질은 GaN에 대해 실온에서 밴드 에지에서 생길 수 있는 광발광법과 같은 특성규명 기술에 의해 나타내질 수 있다.
디스로케이션 밀도의 측정에서, 캐소드발광(CL)법 및 에칭 피트 밀도법이 편리하게 이용될 수 있다. CL 이미징은 디스로케이션 밀도의 비파괴 측정을 제공하고, 샘플 제조가 필요없다. 디스로케이션은 GaN의 비방사성 재조합 센터이므로, CL에서 암 스폿으로서 나타난다. CL 이미지에서의 암 스폿의 농도를 간단하게 측정하여 디스로케이션 밀도를 측정할 수 있다.
일부 경우에서 보다 명확한 다른 간편한 방법은 에칭 피트 밀도법이다. 예컨대, 이런 한 에칭 방법은 본원에 참고로 인용된 문헌[T. Hino et al., Appl. Phys. Lett. 76,3421 (2000)]에 기술된 증기 상 HCl 에칭이다.
본 발명자들은 HVPE에 의해 성장된 상업적 GaN 샘플을 이용하여 이들 방법 모두를 시험하였다. 1-2x107 cm-2의 디스로케이션 밀도(암 스폿 밀도 또는 에칭 피트 밀도)를 수득하고, 이는 공급자 및 유사 물질에 대한 다른 연구자들에 의해 보고된 값과 우수하게 일치하였다.
다른 실시양태에서, 디스로케이션 밀도는 당업계에 공지되어 있는, 얇은 섹션 상에서의 투과 전자 현미경법으로 측정된다. 성장된 GaN의 흡광률 및 발광 특성은 당업계에 공지된 흡광, 산란 및 광발광 분광법에 의해 측정될 수 있다. 전기적 특성은 반 데어 포우 홀(Van der Pauw Hall) 효과 측정에 의해, 수은-프로브 CV에 의해 및 핫-프로브 기법에 의해 측정될 수 있다.
형성된 결정의 가공:
결정은 추가로 가공되고 하나 이상의 웨이퍼로 슬라이스되고, 래핑(lapping)되고, 폴리싱(polishing)되고, 화학적으로 폴리싱될 수 있다. 웨이퍼 또는 기판은 바람직하게는 약 0.01 내지 10mm, 가장 바람직하게는 약 0.05 내지 5mm의 두께를 갖는다. 이런 단결정 갈륨 나이트라이드 결정 및 이로부터 형성된 웨이퍼는 전자 및 광전자 디바이스용 기판으로서 유용하다.
절단 후에, 기판은 당업계에 공지된 기계적 폴리싱 기법을 이용하여 거울 마무리로 폴리싱된다. 폴리싱 공정 후에 표면 손상이 남아 있는 경우, 손상은 화학적으로 보조된 이온 빔 에칭, 반응성 이온 에칭 또는 화학-기계적 폴리싱을 포함하는 당업계에 공지된 몇몇 방법에 의해 제거될 수 있다. 또한 잔류 손상은 질소 함유 분위기, 예컨대 약 10-8 mbar 내지 20,000 bar의 분압에서의 N2 또는 암모니아에서 약 700 내지 1500℃의 온도로 웨이퍼를 가열함에 의해 제거될 수 있다.
결정은 당업계에 공지된 방법에 의해 하나 이상의 웨이퍼로 슬라이스될 수 있다. GaN 결정 또는 웨이퍼는 에피택셜 AlxInyGa1-x-yN (이때, 0≤x≤1, 0≤y≤1, 및 0≤x+y≤1이다) 막, 발광 다이오드, 레이저 다이오드, 광검출기, 애벌랜치(avalanche) 광다이오드, 트랜지스터, 다이오드 및 기타 광전자 및 전자 디바이스를 위한 기판으로서 유용하다.
본 발명의 방법에 의해 형성된 결정의 특성:
전술된 실시양태는 결정 성장 동안의 온도 구배에 대해 온도 구배가 실질적으로 감소, 또는 0 또는 음(negative)으로 설정된 온도 프로그램에서의 평형화 기간을 포함함에 의해 및 성장 챔버 내에 시드 결정을 매달음에 의해 개선된 핵형성 제어를 제공한다. 개선된 결정 성장 방법은 고 품질 큰 면적의 GaN 결정을 제공하는데, 이는 순수한 단결정이고, 다중 성장 센터의 융합(coalescence)에 의해 형성되기 보다는 단결정으로부터 유래되고, 그레인 경계, 틸트 경계 등이 실질적으로 없고, 1019 cm-3 미만의 산소 불순물 수준을 갖는다.
본 발명의 방법의 한 실시양태에서, 큰 갈륨 나이트라이드 단결정, 예컨대 약 0.02인치(약 0.05cm) 내지 약 12인치(약 30cm) 범위의 직경 및 두께를 갖는 GaN 단결정이 수득된다. 다른 실시양태에서는 약 2인치 내지 약 6인치 범위의 크기를 갖는다.
또 다른 실시양태에서, 형성된 GaN 단결정은 실질적으로 투명하고, 100 cm-1 미만의 광학적 흡광 계수를 갖는다. 다른 실시양태에서, 기판은 약 100cm2/V-s 초과의 캐리어 이동도 및 비도핑된 GaN 호모에피택셜 층에 대해 약 0.005% 미만의 변형률을 갖는다.
상기 방법에 의해 형성된 GaN 단결정은 에칭 피트 밀도 측정법, 광발광법, 및 흡광 기법을 이용하여 특성규명될 수 있다. 한 실시양태에서, 형성된 GaN 결정은 1cm2 당 104 미만의 스래딩 디스로케이션을 함유한다. 한 실시양태에서, 형성된 GaN 결정은 1cm2 당 103 미만의 디스로케이션을 함유한다. 다른 실시양태에서, 형성된 단결정은 100 cm-2 미만의 디스로케이션 밀도, 300°K의 결정 온도에서 약 3.38 내지 약 3.41 eV의 광자 에너지에서 피크를 갖는 광발광 스펙트럼, 700nm(적색) 내지 465nm(청색)의 파장에서 5cm-1 미만의 광학적 흡광 계수의 특성을 갖는다.
상기 방법에 의해 형성된 GaN 단결정은 적외선 투과 분광법에 의해 및 라만 분광법에 의해 특성규명될 수 있다. 다른 방법에 의해 성장된 GaN과 대조적으로, 한 실시양태에서의 성장된 GaN은 3050 내지 3300 cm-1 범위에서 수개의 날카로운 흡광 피크를 갖고, 3175 cm-1 부근에서 최대 흡광률을 갖는다. 결정은 고 순도 질소에서 30분 동안 750℃로 어닐링되고, 적외선 스펙트럼을 재측정한다. 3050 내지 3300 cm-1 범위의 흡광 피크는 본질적으로 변화되지 않은 것으로 나타나는데, 이는 흡광 피크에 대해 중요한 역할을 하는 종의 높은 안정성을 의미한다. VGaH1 - VGaH4에 대해 3100 내지 3470 cm-1의 진동 주파수의 예측(실제 주파수는 약 200 cm-1 만큼 과추정될 수 있다) 및 수소-임플랜트 GaN에서의 3020 내지 3050 cm-1 및 3140 cm-1에서의 적외선 흡광 특성의 관찰에 기초하여(문헌[M. G. Weinstein et al., Appl. Phys. Lett. 72, 1703 (1998)]), 본 실시양태의 샘플에서의 3150 내지 3300 cm-1에서의 흡광 피크는 VGaH3 및 VGaH4에 상응하고, 본 발명자들의 결정 및 수소-임플랜트 GaN 모두에서의 3000 내지 3150 cm-1에서의 관찰된 흡광 피크는 VGaH1 및 VGaH2에 상응하고, 다른 종 피크는 다른 불순물 또는 결함물의 존재와 관련될 수 있다. 따라서, 본원에서 성장된 GaN 결정에서의 3175 cm-1 부근에서의 적외선 흡광 특성의 존재는 갈륨 베이컨시(vacancy)의 패시베이션(passivation)을 의미하고, 고온 어닐링 시의 적외선 특성의 지속은 이런 패시베이션이 상당히 안정적임을 의미한다. GaN 결정에서의 수소화된 갈륨 베이컨시의 농도에 따라서, 3175 cm-1의 단위 두께 당 흡광도가 약 0.01 내지 200 cm-1의 범위에 존재할 수 있다.
본 발명의 방법에 의해 성장된 GaN 결정의 다른 실시양태에서, 포인트 결함의 패시베이션에 대한 부가적 증거는 라만 분광법에 의해 수득될 수 있다. 한 예에서, 5개 피크의 총합은 400 내지 800 cm-1에서 두 형상으로 관찰된다. 브라켓 표시로 부여된 피크가 530 cm-2 [A1(TO)], 558 cm-1 [E1(TO)], 569 cm-1 [E2(높음)], 734 cm-1 [A1(LO)], 및 742 cm-2 [E1(LO)]에서 관찰된다. 이런 값은 모두 문헌에 보고된 순수한 GaN에 대한 허용된 값의 수 cm-1 내에 있다. 또한, 포논-플라즈몬(phonon-plasmon) 커플링과 관련된 넓은 피크는 관찰되지 않는다. 이동안된 LO 모드의 관찰 및 포논-플라즈몬 모드의 부재는 1016 cm-3 내지 1020 cm-3의 캐리어 농도를 갖는 GaN에 대한 문헌에 보고된 라만 측정값을 기준으로, 1017 cm-3 미만의 캐리어 농도를 가리킨다. 이 결정에서의 총 불순물 농도는 1019 cm-3 초과이다. 불순물 농도에 대한 캐리어 농도에서의 급격한 감소는 대부분 수소에 기인하는 높은 정도의 보충을 가리킨다.
혼입된 수소는 양성 또는 가능하게는 심지어 이익으로 여겨진다. 전형적인 갈륨 나이트라이드 결정 성장 방법은 심지어 수소가 성장 시스템에 있는 경우에서 조차도 수소화에 의한 갈륨 베이컨시의 패시베이션을 제공하지 않는다. 예컨대 하이드라이드 증기 상 에피택시(HVPE)에 의해 성장된 300 내지 400 mm 두께의 GaN 샘플에 대한 적외선 투과 분광법은 는 다른 결함과 관련있는 2850 및 2915 cm-1 부근의 약한 흡광 특성을 밝혀냈지만, 수소화된 Ga 베이컨시에 부여될 수 있는 3100 내지 3500 cm-1의 흡광 특성은 HVPE 갈륨 나이트라이드 물질에서 관찰되지 않았다.
가시광선 스펙트럼 내에서, 갈륨 나이트라이드 보울은 전형적으로 실질적인 투명도를 보인다. 공칭적으로 비도핑된 결정에 대한 광학적 흡광 계수는 일반적으로 465 nm 내지 700 nm에서 5cm-1 미만이다. 일부 유리 캐리어 흡광률은 높은 캐리어 농도에서 도입될 수 있지만, 도핑된 결정은 유사하게 낮은 흡광률을 보인다. 게다가, 도판트, 치환성 또는 내간극성 불순물, 베이컨시 착체, 또는 다른 포인트 결함은 가시광선 범위 내에서 보다 높은 흡광률의 좁은 폭의 피크를 도입할 수 있다. 그러나, 이런 포인트 결함과 관련된 좁은 흡광 피크는 발광된 빛의 후면 추출과 같은 목적을 위해 가시광선에서 결정의 실질적 투명도를 상당히 감소시키지는 않는다.
본 발명의 한 실시양태에서, 갈륨 나이트라이드 보울이 NH4F, GaF3 또는 Ga, GaN, NH3 및 HF의 반응에 의해 수득가능한 다른 화합물 중 하나 이상을 광화제로서 사용하여 성장되는 경우, 갈륨 나이트라이드는 전형적으로 약 0.04 ppm 초과의 불소를 함유한다. 또 다른 실시양태에서, 약 0.04 ppm 내지 1 ppm의 불소를 함유한다. 대조적으로, 불소-결여 광화제를 사용하여 성장된 GaN 결정은 전형적으로 0.02 ppm 미만의 불소를 함유한다. 혼입된 불소는 글로우 방전 질량 분광법, 2차 이온 질량 분광법, 융합-분해 후 유도적으로-커필링된 플라즈마 또는 불소-선택적-전극 분해 등에 의해 적당하게 정량된다. 혼입된 수소의 경우에서와 같이, 혼입된 불소는 양성 또는 가능하게는 심지어 이익이 되는 것으로 여겨진다. 분자 또는 고체에서의 불소에 대한 결합 길이는 상응하는 수소에 대한 결합보다 전형적으로 단지 약간 커서, 불소가 결점의 패시베이션과 유사한 역할을 수행할 수 있다.
한 실시양태에서, 결정이 형성된 후, 디바이스 제조를 위한 기재는 전술된 방법에 의해 형성된 보울로부터 절단된다. 본 발명의 다른 실시양태에서, 생성된 기판은 약 0.01 내지 10mm, 가장 바람직하게는 약 0.05 내지 5mm의 두께를 갖는다.
본 발명의 한 실시양태에서, (0001)-배향된 GaN 웨이퍼로 구성된 디바이스 제조용 GaN 기판은 은 약 550℃ 초과의 온도 및 약 5 kbar 초과의 압력에서 초임계용매를 사용하여 성장된 보울로부터 절단된다. 기판은 실질적으로 틸트 경계가 없는 것으로 나타나고, 약 104 cm-2 미만의 디스로케이션 밀도를 갖는다. 다른 실시양태에서, 기판은 n-형 및 실질적으로 투명하고, 700nm(적색) 내지 465nm(청색)의 파장에 대해 5 cm-1 미만의 광학적 흡광 계수를 갖는다. 또 다른 실시양태에서, 기판은 자성이고, 다른 실시양태에서는 발광성이다. 다른 실시양태에서, 기판은 3175 cm-1 부근에서 단위 두께 당 흡광률이 약 0.01 내지 200 cm-1인 적외선 흡광 피크를 갖는다. 한 실시양태에서, 결정은 H, Be, C, O, Mg, Si, Ca, Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Ge, Zn, Zr, Hf, 또는 희토류 금속 중 하나 이상으로 약 1016 cm-3 내지 약 1021 cm-3의 농도로 도핑된다.
본 발명의 다른 실시양태에서, 웨이퍼는 우르트자이트-구조 금속이다. 한 실시양태에서, (0001)-배향된 GaN 웨이퍼는 Ga-종결 (0001) 면 및 N-종결
Figure 112005034343905-pct00007
면을 갖는다. 또한, 웨이퍼는 예컨대 비-극성
Figure 112005034343905-pct00008
및
Figure 112005034343905-pct00009
배향 및 (0001) 또는
Figure 112005034343905-pct00010
면에 대한 표면 미사면(vicinal)(오프-축: off-axis)을 포함하지만 이에 한정되지는 않는 다른 배향으로 제조될 수 있다. (0001) Ga 면은 LED 및 LD 디바이스 구조체의 침착에 유용하지만, 다른 배향도 또한 유용하다. 예컨대, 비극성
Figure 112005034343905-pct00011
또는
Figure 112005034343905-pct00012
배향의 사용은 디바이스 구조체 내의 삐에조전계의 존재를 회피할 수 있다.
또 다른 실시양태에서, 웨이퍼는 약 100 Ω-cm 미만의 전기 저항을 갖는 n-형 GaN을 포함한다. 다른 실시양태에서, n-형 GaN을 포함하는 웨이퍼는 약 100 Ω-cm 미만의 전기 저항을 갖는다. 다른 실시양태에서, 전기 저항은 약 10 Ω-cm 미만이다. 다른 실시양태에서, 전기 저항은 약 1 Ω-cm 미만이다. 또 다른 실시양태에서, 웨이퍼는 약 105 Ω-cm 초과의 전기 저항을 갖는 반-절연성 GaN을 포함한다.
한 실시양태에서, 성장에 사용된 배향은 (0001) Ga이다. 다른 실시양태에서, 웨이퍼는 약 104 cm-2 미만의 디스로케이션 밀도를 갖는다. 또 다른 실시양태에서, 약 103 cm-2 미만의 디스로케이션 밀도를 갖는다. 또 다른 실시양태에서, 100 cm-2 미만의 디스로케이션 밀도를 갖는다. 또 다른 실시양태에서, 형성된 기판은 약 100 cm2/V-s 초과의 캐리어 이동도 및 비도핑된 GaN 호모에피택셜 층에 대해 약 0.005% 미만의 변형률을 가질 수 있다.
전자 디바이스 제조:
본원에 사용된 바와 같이, 전자 디바이스는 본 발명의 GaN 결정의 특징을 가진, 즉 최대 치수가 2 mm 이상이고, 디스로케이션 밀도가 104 cm-2 미만이며, 틸트(tilt) 경계가 실질적으로 없고, 산소 불순물 수준이 1019 cm-3 미만이며, 디바이스를 구동시키기 위한 전기 에너지 공급원에 연결되는 전기접점을 갖는 층들의 스택을 포함하는 임의의 디바이스를 의미한다. 본 발명의 한 실시양태에서, 전자 디바이스는 약 100㎛ 이상의 측방향 치수를 갖는다. 다른 실시양태에서, 전자 디바이스는 약 1㎛ 이상의 측방향 치수를 갖는다. 다른 실시양태에서는 약 2mm이다. 또 다른 양태에서는 약 5mm 이상이다.
전자 디바이스의 예는 발광 다이오드(LED), 레이저 다이오드(LD), 공명 공동 발광 다이오드(RCLED), 수직 공동 표면 발광 레이저(VCSEL) 및 광검출기; 다양한 유형의 트랜지스터, 예컨대 MESFET, MOSFET, MISFET, BJT, HBT, HEMT, 파워 수직 MOSFET, 파워 수직 JFET 및 캐스코드 스위치; 및 사이리스터, 쇼트키 정류기 및 p-i-n 다이오드와 같은 광전자 디바이스를 포함한다.
활성 디바이스 구조체의 한 실시양태에서, 디바이스는 분자 빔 에피택시(MBE) 또는 금속유기 증기-상 에피택시(MOVPE)(또한 OMVPE 또는 MOCVD로서 알려짐)에 의해 제조될 수 있는데, 이때 주기율 표의 표의 III족 및/또는 V족 중 하나 이상의 원소의 반전도성 나이트라이드 막은 본 발명의 GaN 결정 상에 배치된다. 이런 침착 절차는 당업계에 공지되어 있다. 한 실시양태에서, 웨이퍼 또는 기판은 성장 반응기에 위치되고, 이는 이후 배기된다. 잔류 표면 결함은 10-6 mbar 내지 1 bar의 부분 압력에서 암모니아를 함유하는 분위기 하에 약 900 내지 1200℃의 온도로 웨이퍼를 가열함에 의해 어닐링되거나, 또는 외부 오염물이 제거된다.
한 실시양태에서, 디바이스 구조체는 많은 GaN계 반도체 층의 호모에피택셜 침착에 의해 형성된다. 따라서, 하나 이상의 GaN계 반도체 층이 기판 상에 형성된다. 구조체에서의 각 층은 Ga, Al, In 및 Si와 같은 원자 종의 응축, 또는 기판 표면 상에 질소-함유 분위기에서 유기금속 전구체의 분해에 의해 형성된다. 한 실시양태에서, 질소-함유 분위기는 질소, 암모니아 또는 하이드라진을 포함하고, 기판 표면과 접촉되기 전에 부분적으로 또는 완전히 분해될 수 있다. H2 또는 He과 같은 캐리어 가스가 사용될 수 있다. 다른 실시양태에서, 유기금속 전구체가 사용될 수 있다. MOVPE에 대한 전구체는 트라이메틸갈륨(Ga(CH3)3) 트라이메틸알루미늄(Al(CH3)3) 및 트라이메틸 인듐(In(CH3)3)을 포함하지만 이들로 한정되지는 않는다. 적당한 도판트 전구체(층이 도핑되는 경우)는 n-형 물질에 대해서는 실레인, SiH4이고, p-형 물질에 대해서는 비스-(사이클로펜타디에닐)마그네슘(Mg(c-C5H5)2) 또는 다이메틸 아연, Zn(CH3)2를 포함하지만, 이에 한정되지는 않는다. 어닐링 단계로 잔류 표면 손상을 감소시킨 후, 전자 디바이스 구조체의 층이 추가로 형성된다.
본 발명의 디바이스 실시양태의 예:
본 발명의 일부 디바이스 실시양태의 예가 도 1 내지 17에 도시되는데, 이들은 (i) 단결정 GaN 기판; (ii) 하나 이상의 에피택셜 GaN계 층; 및 (iii) 둘 이상의 전기접점을 포함한다. 도 18 및 19는 호모에피택셜 LED를 도시한다. 도 20은 호모에피택셜 LD를 도시한다. 도 26 내지 28은 호모에피택셜 광다이오드를 도시한다.
도 1 내지 3에서, 이들은 본 발명의 한 실시양태에 따른 HEMT 디바이스를 도시한다. 도 1은 HEMT의 제 1 실시양태를 도시한다. 전술된 어닐링 단계 후, 완충 층(12)이 기판 상에 형성된다. 이 적용에서, 완충 층은 GaN 디바이스 기술에서 종종 기술되는 "완충 층"과는 상이한 의미를 갖는데, 이는 사파이어 또는 SiC와 같은 비-GaN 기판과 에피택셜 GaN 층 사이에서 전이(transition) 층 또는 핵형성 층으로서 작용하는 불충분하게-결정화된 층이다. 완충 층(12)은 예컨대 AlxInyGa1-x-yN(이때, 0≤x,y≤, 0≤x+y≤1이다)일 수 있다. 완충 층(12)은 약 300nm 내지 20㎛의 두께를 가질 수 있다. 다른 실시양태에서는 1 내지 3㎛이다.
도 1의 실시양태( 및 하기 도 2의 실시양태)에서, 완충 층(12)은 2-차원 저자 가스(2DEG)를 함유하고, 채널 층으로 작용한다. 완충 층(12)의 캐리어 농도는 한 실시양태에서는 5x1016 cm-3 미만이고, 다른 실시양태에서는 1015 cm-3 미만이다. 임의적으로, 기판(10) 자체의 최외각 부분은 2DEG 영역으로서 이용될 수 있다. 배리어 층(14)은 완충 층(12) 보다 넓은 밴드 갭을 갖는다. 배리어 층(14)은 AlxInyGa1-x-yN(이때, 0≤x,y≤, 0≤x+y≤1이다)을 포함할 수 있고, 예컨대 AlxGa1-xN(이때, x≒0.2 내지 0.3이다)을 포함한다. In의 AlxInyGa1-x-yN 배리어 층(이때, y≒0.22x이다)으로의 혼입은, 배리어 층(14)이 보다 큰 밴드 갭을 가짐에도 불구하고, GaN 완충 층(12)에 부합되는 유사한 격자일 수 있게 한다. 또한, 배리어 층은 두 서브 배리어 층(14a) 및 (14b)를 포함한다. 예컨대, 서브 배리어 층(14b)는 완충 층(12) 상에 형성될 수 있고, AlN일 수 있고, 서브 배리어 층(14a)는 서브 배리어 층(14b) 상에 형성될 수 있고, AlGaN일 수 있다. 서브 배리어 층(14b)는 서브 배리어 층(14a) 보다 높은 밴드 갭 층이고, 예컨대 약 0.6 내지 1.5nm의 두께를 가질 수 있다.
배리어 층(14)은 한 실시양태에서 5nm 내지 50nm의 두께를 가질 수 있고, 다른 실시양태에서는 15nm 내지 25nm의 두께일 수 있다. 공급원 접점(20) 및 드레인 접촉부(22)은 디바이스의 어느 한 쪽 면 상에 오옴 접점으로서 침착되어 공급원 및 드레인 영역을 형성한다. 공급원 및 드레인 접점에 대한 적당한 조성물은 스택의 각 층이 약 10 내지 약 500nm 두께인 Ti/Al/Ti/Au, Ti/Al/Ni/Au 및 Ti/Al/Pt/Au 스택을 포함한다. 한 실시양태에서, 제 1 Ti 층은 10 내지 30nm 두께이고, Al 층은 50 내지 300nm 두께이고, 최외각층은 30 내지 70nm 두께이다. 침착은 예컨대 전자 빔 증발, 열 증발 또는 기타 기법에 의해 성취될 수 있다.
공급원 접점(20) 및 드레인 접점(22)은 예컨대 약 50 내지 1000㎛의 길이를 가질 수 있다. 공급원 접점(20) 및 드레인 접점(22)의 폭은 약 20 내지 200㎛일 수 있다. 한 실시양태에서, 폭은 약 40 내지 100㎛일 수 있다. 공급원 접점(20) 및 드레인 접점(22)의 이격은 약 0.2㎛ 내지 약 10㎛일 수 있다. 한 실시양태에서 이격은 0.5 내지 2㎛이다.
공급원 접점(20) 및 드레인 접점(22)의 침착 후에, 구조체는 약 500℃ 내지 950℃의 온도에서 어닐링된다. 한 실시양태에서, 어닐링 온도는 오옴 접점을 성취하기 위해 약 750℃ 내지 870℃이다.
게이트 접점(24)은 배리어 층(14)의 상부 상에 공급원 및 드레인 접점 사이에 쇼트키 게이트로서 침착된다. 게이트 접점(24)의 길이는 한 실시양태에서는 약 20 내지 1000㎛, 다른 실시양태에서는 약 50 내지 500㎛일 수 있고, 다른 실시양태에서 폭은 약 50nm 내지 1㎛일 수 있다. 게이트 접점(24)의 적당한 조성물은 스택의 제 1 층이 약 20 내지 200nm의 두께이고, Au 층이 약 100 내지 1000nm의 두께인 Ni/Au 및 Pt/Au 스택을 포함한다. 또한, 침착은 전자 빔 증발, 열 증발 또는 기타 기법에 의해 성취될 수 있다. 구조체는 쇼트키 정류 활동을 유지하기 위해 어닐링되지 않는다.
도 2의 HEMT는 도 1의 것과 유사하다. 그러나, 도 2의 HEMT는 공급원 접점(20) 및 드레인 접점(22) 사이에 형성된 접점 층(18), 접점 층(18)에 형성되어 배리어 층(14)을 노출시키는 트렌치를 포함한다. 접점 층(18)은 n-도핑된 AlxInyGa1-x-yN(이때, 0≤x,y≤, 0≤x+y≤1이다)이고, 예컨대 약 2x1018 cm-3 보다 큰 캐리어 농도를 갖는 n-형 GaN을 포함할 수 있다. 접점 층(18)은 예컨대 10 내지 200nm의 두께를 가질 수 있다. 접점 층(18)은 감소된 Al 농도 때문에 배리어 층(14)보다 낮은 산화 경향을 갖고, 또한 보다 신뢰할 수 있는 오옴 접점을 형성한다.
도 3의 HEMT는 도 1의 것과 유사하다. 그러나, 도 3의 HEMT는 완충 층(12) 및 배리어 층(14) 사이에 형성된 채널 층(28)을 포함한다. 채널 층(28)은 완충 층(12)보다 좁은 밴드 갭을 갖고, 2DEG를 함유할 것이다. 채널 층(28)은 AlxInyGa1-x-yN(이때, 0≤x,y≤, 0≤x+y≤1이다)이고, InxGa1-xN(이때, x≒0.05 내지 0.15이다)일 수 있다. 채널 층(28)은 3nm 내지 20nm, 보다 바람직하게는 5nm 내지 10nm의 두께를 가질 수 있다.
도 4는 디바이스가 MESFET인 실시양태를 도시한다. MESFET 디바이스는 본질적으로 HEMT의 단순화된 버전으로서, GaN이 반도체 구조체에서 전체적으로 사용되고, 배리어 층이 없다. GaN 채널 층(30)은 GaN 기판(10) 상에 형성된다. 공급원 접점(20), 드레인 접점(22) 및 게이트 접점(24)은 도 1에 대해서 기술된 방식과 유사하게 형성될 수 있다. 임의적으로, 오옴 접점은 도 2에 도시된 것과 유사한 접점 층(미도시됨)에 의해, 또는 보다 간단하게, Si와 같은 n-형 도판트를 공급원 접점(20) 및 드레인 접점(22)의 바로 아래의 영역에 이온 임플랜테이션시켜 개선된다. MESFET은 HEMT와 비교 시에 약간 떨어지는 성능 특성를 가질 수 있지만, 제조하기에 보다 단순하고 저렴하다.
다른 실시양태에서, 도 5에 도시된 디바이스는 MOSFET 또는 MISFET이다. MOSFET/MISFET는 게이트 접점(24)이 채널 층(30)으로부터 절연 층(32), MOSFET에 대한 산화물 또는 MISFET에 대한 절연 유전체에 의해 분리되는 것을 제외하고는 도 4의 실시양태의 MESFET과 유사한 구조이다. 산화물 또는 절연체 층의 존재가 높은 전류 및/또는 승온 온도에서의 구동 동안 산화로부터 GaN 층을 보호하기 때문에, MOSFET/MISFET는 특히 파워 전자 제품에 유용하다. MOSFET에서 절연 층(32)의 산화물에 대한 적당한 조성물은 SiO2, Sc2O3, MgO, Ga2O3 및 R2O3 중 하나 이상을 포함한다(이때, R은 Gd와 같은 희토류 원소이다).
MISFET에서 유전체 절연 층(32)을 절연하는데 적당한 조성물은 AlN, SiNx 및 Si3N4를 포함한다(이때, x는 0 내지 1.4이다). 또한, 산화물 또는 절연 층은 도 1의 HEMT 구조체에서의 배리어 층으로부터 게이트를 분리시키기 위해 사용될 수 있다.
다른 실시양태에서, 도 6에 도시된 디바이스는 HBT이다. HBT는 GaN 디바이스의 가장 높은 주파수 제품에 특히 유용하다. HBT는 npn 배열 또는 pnp 배열로 제조될 수 있다. 단순하게 하기 위해, npn 배열에 대한 제조만이 상세하게 기술될 것이지만, pnp 배열의 제조는 pnp 배열의 n-형 층과 치환된 npn의 p-형 층과 직접적으로 유사하고, 그 역의 경우도 가능하다. 기판(10)은 반-절연형 벌크 GaN 기판일 수 있고, 105 Ω-cm보다 큰 저항을 가질 수 있다. 또한, 기판(10)은 n-형일 수 있고, 바람직하게는 약 2x1018 cm-3 보다 큰 캐리어 농도를 가질 수 있다.
콜렉터 층(42)이 기판(10) 상에 형성된다. 콜렉터 층(42)는 AlxInyGa1-x-yN의 n-형 층(이때, 0≤x,y≤1, 0≤x+y≤1이다)일 수 있고, 200nm 내지 5000nm,또는 보다 바람직하게는 400 내지 800nm의 두께를 가질 수 있다. 콜렉터 층(42)은 n-GaN 또는 n-AlxGa1-xN(이때, 0≤x≤1이다)를 포함할 수 있고, 약 1x1016 내지 약 5x1016 cm-3의 캐리어 농도로 도핑된다.
한 실시양태에서, 서브콜렉터 층(40)은, 특히, 기판(10)이 반-절연형인 경우에, 콜렉터 층(42)과 기판(10)사이에 임의적으로 형성될 수 있다. 서브콜렉터 층(40)은 예컨대 n+ 도핑된 GaN을 포함할 수 있다. 서브콜렉터 층(40)의 두께는 약 0.2 내지 5㎛, 또는 바람직하게는 약 1 내지 2 ㎛일 수 있고, 약 2x1018 cm-3 보다 큰 캐리어 농도를 가질 수 있다. 오옴성(ohmic)일 수 있는 서브콜렉터 접점(52)은 서브콜렉터 층(40)의 상부 표면 상에 형성된다. 서브콜렉터 층(40)의 목적은 오옴 서브콜렉터 접점(52)의 성능을 개선하고, 반-절연형 기판의 경우에는 콜렉터 층에 오옴 접점을 제공하는 것이다.
베이스(base) 층(44)은 콜렉터 층(42) 상에 형성된다. 베이스 층(44)은 p-형 AlxInyGa1-x-yN(이때, 0≤x,y≤1, 0≤x+y≤1이다)을 포함할 수 있고, 10nm 내지 1000nm의 두께, 보다 바람직하게는 50 내지 200nm의 두께를 가질 수 있다. 또한, 베이스 층(44)은 GaN(콜렉터 층과의 접점에서)으로부터 AlxGa1-xN(이때, x≒0.05이다)(베이스 층(44)의 상부 표면 부근에서)으로 구배될 수 있다. 다르게는, p-AlxGa1-xN/GaN 초격자(superlattice)가 베이스 층(44)의 상부 표면 상에 침착될 수 있다.
에미터(emitter) 층(46)은 베이스 층(44) 상에 형성된다. 에미터 층(46)은 n-형 AlxInyGa1-x-yN(이때, 0≤x,y≤1, 0≤x+y≤1이다)을 포함할 수 있고, 한 실시양태에서 0.5nm 내지 1000nm의 두께, 다른 실시양태에서는 50 내지 300nm의 두께를 가질 수 있다. 또한, 에미터 층(46)은 베이스 층(44)보다 넓은 밴드 갭을 가진다. 전형적으로 에미터 층(46)은 AlxGa1-xN(이때, 0.15≤x≤0.25이다)을 포함하고, 2x1018 cm-3 보다 큰 캐리어 농도로 도핑될 수 있다. 한 실시양태에서, 에미터 층(46)의 조성물은 AlxGa1-xN(이때, x≒0.05이다)(베이스 층(44)과의 접점에서)으로부터 n-GaN(에미터 층(46)의 상부 표면 부근에서)으로 임의적으로 구배된다.
캡 층(48)은 에미터 층(46) 상에 형성된다. 캡 층(48)은 n+-GaN을 포함할 수 있고, 약 100nm의 두께를 갖고, 약 2x1018 cm-3 보다 큰 캐리어 농도를 가질 수 있다. 그 층은 에칭되어 베이스 층(44)을 노출시키고, 상부를 향하는 콜렉터 접점이 바람직한 경우, 보다 깊은 바이어(via)가 에칭되어 서브콜렉터 층(40)을 노출시킨다.
콜렉터 접점(52), 베이스 접점(54) 및 방사제 접점(56)이 형성된다. 접점은 바람직하게는 오옴 금속 접점이다. 방사제 접점(56)은 캡 층(48)이 상부에 침착되고, 베이스 접점(54)은 베이스 층(44)을 에칭하여 노출시킨 후 베이스 층(44) 상에 침착된다. 한 실시양태에서, 콜렉터 접점(52)은 상기와 같이 서브콜렉터 층(40) 상에 침착된다. 다른 실시양태에서, 벌크 GaN 기판은 n-형이고, 캐리어 농도는 약 2x1018 cm-3 보다 크고, 콜렉터 접점(50)은 기판(10)의 후면 상에 디바이스 구조체와 반대편으로 침착된다.
n-형 콜렉터 접점 및 방사제 접점에 적당한 조성물은 스택의 각 층이 약 10 내지 약 500nm 두께인 Ti/Al/Ti/Au, Ti/Al/Ni/Au 및 Ti/Al/Pt/Au 스택을 포함하고, 침착은 전자 빔 증발, 열 증발 또는 기타 기법에 의해 성취된다. 한 실시양태에서, 제 1 Ti 층은 10 내지 30nm 두께이고, Al 층은 50 내지 300nm 두께이고, 최외각층은 30 내지 70nm 두께이다. p-형 접점(p-형 층과 접촉)에 대한 예시적 조성물은 스택의 제 1 층이 약 20 내지 약 200nm 두께이고, Au 층이 약 100 내지 약 1000nm 두께인 Ni/Au 및 Pt/Au 스택을 포함한다. 침착 후에, 한 실시양태에서는 약 500℃ 내지 950℃의 온도, 다른 실시양태에서는 약 750℃ 내지 870℃에서 오옴 접점을 성취하기 위해 구조체를 어닐링한다.
전술된 바와 같이, pnp HBT는 pnp HBT의 p-형 층을 npn HBT의 n-형 층으로 치환함에 의해 형성될 수 있고, 그 반대의 경우도 가능하다.
도 7은 디바이스가 BJT인 다른 실시양태를 도시한다. 도 7의 BJT 디바이스는 도 6의 HBT와 유사하다. BJT 구조체는 비합금화된 GaN이 모든 반도체 층을 포함하는, HBT의 단순화된 버전이다. 따라서, 합금화된 GaN 층이 비합금화된 GaN으로 치환된 것을 제외하고는, 도 7의 BJT 디바이스는 도 6의 디바이스와 동일하다.
도 8은 디바이스가 쇼트키 정류기인 다른 실시양태를 도시한다. 쇼트키 정류기는 GaN 기판(10)을 포함한다. GaN 기판(10)은 n-형일 수 있고, 한 실시양태에서 약 2x1018 cm-3 보다 높은 캐리어 수준을 가질 수 있다. 전압 차단 층(70)은 기판(10) 상에 형성된다. 전압 차단 층(70)은 비도핑된 AlxInyGa1-x-yN(이때, 0≤x,y≤1, 0≤x+y≤1이다)을 포함할 수 있고, 한 실시양태에서는 1 내지 500㎛, 다른 실시양태에서는 50 내지 200㎛의 두께를 가질 수 있다. 전압 차단 층(70)은 보다 높은 전압 차단 필요값 보다 큰 두께를 갖는다. 전압 차단 층(70)의 캐리어 농도는 예컨대 5x1016 cm-3 미만, 다른 실시양태에서는 1015 cm-3 미만의 낮은 수준에서 유지될 수 있다. 다르게는, 쇼트키 정류기는 p-형 GaN 기판 및 p-형 에피층(epilayer)을 이용한다.
임의적으로, 일련의 가드(guard) 고리(72) 및 접합 배리어 제거 고리(74)가 전압 차단 층(70) 상에 형성된다. 가드 고리(72)는 이후에 형성된 산화물 및 접점의 경계에서 전계 크라우딩(crowding)을 감소시키고, 전압 차단을 증가시킨다. 가드 고리(72) 및 접합 배리어 제어 고리(74)는 예컨대 이온 임플랜테이션에 의해 전압 차단 층(70) 상에 형성될 수 있다. 임플랜팅을 위한 이온은 예컨대 Mg 또는 Zn일 수 있다. 이 영역에서의 캐리어 수준은 한 실시양태에서 2x1017 cm-3 보다 크다. 절연체 층(76)은 전압 차단 층(70) 상에 형성된다. 절연체 층(76)은 예컨대 SiO2, SiNx, Sc2O3, MgO, Ga2O3, 및 R2O3(이때, x는 0 내지 1.4이고, R은 Gd와 같은 희토류 원소이다) 중 하나 이상을 포함할 수 있다. 절연체 층(76)은 가드 고리(72)를 덮지만, 접합 배리어 제어 고리(74)는 덮지 않는다.
각각 전압 차단 층(70) 및 기판(10) 상에 전압 차단 층 접점(80) 및 기판 접점(60)이 형성된다. 한 실시양태에서 기판 접점(60)은 n-형 접점(n-형 층과 접촉함)이고, Ti/Al/Ti/Au, Ti/Al/Ni/Au 또는 Ti/Al/Pt/Au 스택 같은 연속 층을 포함할 수 있으며, 이 때 각 층의 두께는 약 10 내지 약 500nm이다. 예를 들어, 전자 빔 증발, 열 증발 또는 기타 기법에 의해 기판 접촉부(60)을 침착시킬 수 있다. 한 실시양태에서, 제 1 Ti 층은 두께가 10 내지 30nm이고, Al 층은 두께가 50 내지 300nm이며, 접점(60)의 최외곽 층은 두께가 30 내지 70nm이다.
접촉부(60)을 침착시킨 후, 오옴 접점을 성취하기 위하여, 한 실시양태에서는 약 500 내지 950℃에서, 다른 실시양태에서는 약 750 내지 870℃에서 구조체를 어닐링시킨다.
전압 차단 층 접점(80)에 적합한 조성물은 Ti/Pt/Au, Ni/Au 및 Pt/Au 스택을 포함하며, 이 때 제 1 층(들)은 두께가 약 20 내지 200nm이고, Au 층은 두께가 약 100 내지 1000nm이다. 전압 차단 층 접점(80)을 형성시킨 후, 쇼트키(Schottky) 접촉 특징을 유지하기 위하여 디바이스 구조체를 고온에서 어닐링시키지 않는다.
도 9는 디바이스가 p-i-n 정류기인 본 발명의 다른 실시양태를 도시한다. 도 9의 p-i-n 정류기의 디바이스 구조는 상기 기재된 도 8의 쇼트키 정류기의 구조와 유사하다. 임의적으로, 도 9의 p-i-n 정류기는 또한 전압 차단 층(70)상의 가드 고리 및 도 8에서와 유사한 절연 층도 포함한다. 전압 차단 층(70) 바로 위에 접촉 층(90)이 형성된다. 접촉 층(90)은 예컨대 p-GaN을 포함할 수 있다. 접촉 층(90)은 두께가 예를 들어 한 실시양태에서 약 100 내지 1000nm, 다른 실시양태에서 약 300 내지 약 700nm일 수 있다. 접촉 층(90)은 약 2×1018cm-3보다 큰 캐리어 농도를 가질 수 있다.
도 9의 p-i-n 정류기는 또한 도 8의 디바이스와 유사한 방식으로 기판 접점(60)을 포함하는데, 이는 n-형 접점일 수 있다. 도 9의 p-i-n 정류기는 또한 오옴 접촉 층 접점(92)도 포함한다.
접촉 층 접점(92)에 적합한 조성물은 예컨대 Ni/Au 및 Pt/Au 스택을 포함하며, 이 때 제 1 층은 두께가 약 20 내지 200nm이고, Au 층은 두께가 약 100 내지 1000nm이다. 기판 접점(60) 및 접촉 층 접점(92)을 침착시킨 후, 오옴 접점을 성취하기 위하여, 약 500 내지 950℃, 바람직하게는 약 750 내지 870℃에서 구조체를 어닐링시킨다.
도 10은 디바이스가 사이리스터인 본 발명의 다른 실시양태를 도시한다. 사이리스터는 npn(N)p 형태로, 또는 pnp(P)n 형태로 제조될 수 있다. 간단히 하기 위하여, npn(N)p 형태의 제조만 상세하게 기재하지만, pnp(P)n 형태의 제조도 거의 유사하다. p-형 층을 npn(N)p 형태의 상응하는 n-형 층으로 대체함으로써 pnp(P)n 형태를 제조할 수 있고, 또한 그 반대도 가능하다.
도 10의 사이리스터는 GaN 기판(10)을 포함한다. GaN 기판(10)은 저항이 105Ω-cm보다 큰 반-절연성일 수 있거나, 또는 캐리어 수준이 약 2×1018cm-3보다 큰 n-형일 수 있다.
전압 차단 층(102)이 기판(10)상에 형성된다. 전압 차단 층(102)은 AlxInyGa1-x-yN(여기에서, 0≤x, y≤1, 0≤x+y≤1임)의 도핑되지 않은 층일 수 있으며, 두께는 한 실시양태에서 1 내지 500㎛, 다른 실시양태에서 50 내지 200㎛이다. 전압 차단 층(102)은 보다 높은 차단 전압 요구조건을 위해 보다 큰 두께를 갖는다. 전압 차단 층(102)의 캐리어 농도는 바람직하게는 예컨대 5×1016cm-3 미만, 다른 예에서 1015cm-3 미만으로 낮다.
기판(10)이 반-절연성인 경우에는, 기판(10)과 전압 차단 층(102) 사이에 제 1 도핑된 층(100)이 임의적으로 형성될 수 있다. 제 1 도핑된 층(100)은 기판(10)상에 침착된 n+ 도핑된 GaN 층일 수 있으며, 두께는 한 실시양태에서 약 0.2 내지 5㎛, 다른 실시양태에서 약 1 내지 2㎛이고, 캐리어 농도는 약 2×1018cm-3보다 크다. 벌크 GaN 기판(10)이 반-절연성인 경우에는, 제 1 도핑된 층(100)의 상부 표면에 도핑된 층 접점(112)이 형성된다. 제 1 도핑된 층(100)을 사용하여 기판(10)에 대한 접점의 오옴 접촉 성능을 개선시키고, 반-절연성 기판의 경우에는 전기적 접촉을 제공할 수 있다.
제 2 도핑된 층(104)이 전압 차단 층(102)상에 형성된다. 제 2 도핑된 층(104)은 예컨대 n-형 AlxInyGa1-x-yN(여기에서, 0≤x, y≤1, 0≤x+y≤1임)을 포함할 수 있으며, 두께는 한 실시양태에서 100 내지 3000nm이고, 다른 실시양태에서 500 내지 700nm이다. 제 2 도핑된 층(104)은 약 2×1017cm-3의 캐리어 농도를 가질 수 있다. 제 2 도핑된 층(104)은 n-GaN을 포함할 수 있다. 임의적으로는, 제 2 도핑된 층(104)의 상부 표면에 n-AlxGa1-xN/GaN 초격자(superlattice)를 침착시킬 수 있다.
제 2 도핑된 층(104)상에 캡 층(106)이 형성된다. 캡 층(106)은 p+-GaN을 포함할 수 있고, 약 500nm의 두께 및 약 2×1018cm-3보다 큰 캐리어 농도를 가질 수 있다.
도핑된 층 접점(112), 전압 차단 층 접점(114) 및 캡 층 접점(116)이 각각 제 1 도핑된 층(100), 제 2 도핑된 층(104) 및 캡 층(106)상에 형성된다. 적절한 층을 노출시킬 정도로 적절하게 층을 에칭시킬 수 있다. 예컨대, 벌크 GaN 기판(10)이 n+-형인 경우에는, 기판(10)의 후면에 바닥 접점(110)을 침착시킬 수 있다.
n-형 접점(n-형 층상의 접점)에 적합한 조성물은 Ti/Al/Ti/Au, Ti/Al/Ni/Au 및 Ti/Al/Pt/Au 스택을 포함하며, 이 때 각 스택 층은 두께가 약 10 내지 약 500nm이며, 전자 빔 증발, 열 증발 또는 다른 기법을 비롯하여 당해 분야에 공지되어 있는 기법에 의해 침착시킬 수 있다. 한 실시양태에서, 제 1 Ti 층은 두께가 10 내지 30nm이고, Al 층은 두께가 50 내지 300nm이며, 최외곽 층은 두께가 30 내지 70nm이다. p형 접점(p-형 층상의 접점)에 적합한 조성물은 Ni/Au 및 Pt/Au 스택을 포함하며, 이 때 스택의 제 1 층은 두께가 약 20 내지 200nm이고, Au 층은 두께가 약 100 내지 1000nm이다. 침착 후, 접촉 층의 오옴 접점을 성취하기 위하여, 구조체를 약 500 내지 950℃, 바람직하게는 약 750 내지 870℃에서 어닐링시킨다.
도 11 및 도 12는 디바이스가 파워 수직 MOSFET 또는 MISFET(게이트 산화물을 갖는 디바이스의 경우 MOSFET, 게이트 절연 층을 갖는 디바이스의 경우 MISFET)인 본 발명의 두 가지 다른 실시양태를 도시한다. 도 11은 UMOSFET/UMISFET인 반면, 도 12는 DMOSFET/DMISFET를 도시한다. UMOSFET 또는 UMISFET에서 "U"는 게이트가 위치하는 트렌치 구조체의 형상을 나타낸다. DMOSFET 또는 DMISFET에서 "D"는 구조체에서의 확산 또는 이중-주입 층을 일컫는다. MOSFET/MISFET 수직 구조체는 작동 면에서 측방향 MOSFET/MISFET 디바이스와 유사하지만, 수직 구조체에서는 전류가 기판을 통해 수직으로 흐른다. 아래 UMOSFET 및 DMOSFET의 기재내용은 npn-형 구조체에 관한 것이지만, pnp 구조를 갖는 유사한 디바이스도 가능하다.
도 11의 UMOSFET에 대해 보면, 디바이스는 GaN 기판(10)을 포함한다. GaN 기판(10)은 예컨대 n-형일 수 있다. 전압 차단 층(120)이 기판(10)상에 형성되는데, 이는 예컨대 캐리어 농도가 약 1×1017 내지 5×1016cm-3인 n-형일 수 있다. 전압 차단 층(120)은 예컨대 GaN일 수 있고, 예를 들어 약 400nm보다 큰 두께를 가질 수 있다.
전압 차단 층(120)상에 p-형 채널 층(122)이 형성된다. p-형 채널 층(122)은 예컨대 약 2×1017cm-3의 캐리어 농도로 p-도핑될 수 있다. p-형 채널 층(122)은 예를 들어 GaN일 수 있고, 예컨대 약 100 내지 200nm의 두께를 가질 수 있다.
p-형 채널 층(122)상에 n-형 공급원 층(124)이 형성된다. n-형 공급원 층(124)은 예를 들어 GaN일 수 있다.
전압 차단 층(120), p-형 채널 층(122) 및 n-형 공급원 층(124) 내로 트렌치를 에칭시켜, 게이트 절연체(124) 및 금속 게이트(128)를 형성시킬 수 있다. 예컨대 플라즈마 에칭에 의해 트렌치를 형성시킬 수 있다.
트렌치를 에칭시킨 후, 게이트 절연체(126)의 일부를 트렌치에 형성시킨다. 게이트 절연체(126) 물질은 예컨대 SiO2, Sc2O3, MgO, Ga2O3 및 R2O3(여기에서, R은 Gd 같은 희토류 원소임)중 하나 이상 같은 산화물일 수 있다.
비-산화물 게이트 절연체(126)에 적합한 조성물은 AlN, SiNx(여기에서, x는 0 내지 1.4임) 및 Si3N4를 포함한다. 이어, 금속 게이트(128)를 게이트 절연체(126)상의 트렌치 내로 침착시킨 다음, 산화물 또는 비-산화물 절연 물질로 그 위를 코팅하여 금속 게이트(128)로의 전기적 접촉이 이루어지는 하나 이상의 지점(도시되지 않음)을 제외한 금속 게이트(128) 상에 게이트 절연체(126)의 일부를 형성한다. 이어, 공급원 접점(130)을 n-형 공급원 층(124)상에 형성시키는 한편, 기판(10)의 후면에 바닥 접점(132)을 형성시킨다.
접점(130, 132)에 적합한 조성물은 Ti/Al/Ti/Au, Ti/Al/Ni/Au 및 Ti/Al/Pt/Au 스택을 포함하며, 이 때 각 스택 층은 두께가 약 10 내지 약 500nm이고, 전자 빔 증발, 열 증발 등을 비롯한 공지의 기법에 의해 침착시킨다. 한 실시양태에서, 제 1 Ti 층은 두께가 10 내지 30nm이고, Al 층은 두께가 50 내지 300nm이며, 최외곽 층은 두께가 30 내지 70nm이다. 침착시킨 후, 접촉 층의 오옴 접점을 성취하기 위하여, 한 실시양태에서는 약 500 내지 950℃에서, 다른 실시양태에서는 약 750 내지 870℃에서 구조체를 어닐링시킨다.
도 12는 DMOSFET 디바이스 구조를 도시한다. DMOSFET는 UMOSFET와 유사하지만, 게이트 절연체(126) 및 금속 게이트(128)가 트렌치 내에 형성되지 않고 p-형 층(122) 및 n-형 층(124)상에 형성된다. 뿐만 아니라, DMOSFET 디바이스 구조에서는, 선택 구역 이온 주입, 확산 도핑, 또는 다르게는 에피택시 후 에칭, 추가적인 에피택시 및 재-평면화를 이용하여 전압 차단 층(120) 내에 p-형 층(122) 및 n-형 층(124)을 형성시킬 수 있다.
DMOSFET에서, 게이트 절연체(126) 및 금속 게이트(128)는 게이트 아래의 채널 층(122)의 일부를 조절하는 작용을 한다. 전류는 공급원(124)로부터 채널(122)을 통해 측방향으로 흐른 다음, 전압 차단 층(120)을 통해 바닥 접점(132)까지 수직으로 흐른다. UMOSFET 및 DMOSFET 둘 다에서, 전압 차단 층은 통상적으로 오프 상태에서 전압을 차단하도록 뒷받침한다. 이 수직 디바이스 구조체는 헤테로에피택셜 구조체와 비교하여 호모에피택셜 디바이스 구조체의 에피/기판 계면에서 밴드 오프셋 및 전압 강하가 없다는 큰 이점을 갖는다. 또한, 호모에피택셜 방식으로 성장하는 전압 차단 층(120)의 감소된 디스로케이션 밀도 및 그에 따라 더 긴 캐리어 수명에 의해, 전압 차단 층의 전도성 조절이 가능해져, 디바이스의 전체적인 파워 손실을 낮추게 된다.
도 13은 디바이스가 파워 절연된 게이트 양극성 트랜지스터(파워 IGBT)인 본 발명의 다른 실시양태를 도시한다. 파워 IGBT는 n+-p-n-p+ 또는 p+-n-p-n+ 형태로 제조될 수 있으나, 간단하게 하기 위하여 n+-p-n-p+에 대해서만 상세하게 기재한다. n-도핑된 층에 대해 p-도핑된 층을 대체하여 p+-n-p-n+를 제조하는 것은 거의 유사하며, 또한 그 역도 가능하다. 파워 IGBT의 작동 및 제조는 도 12의 실시양태의 파워 측방향 DMOSFET와 유사하다. 그러나, 파워 IGBT에서는, 기판이 차단 층의 극성과 반대여서, 디바이스가 한 방향으로만 전류를 전도하도록 p-i-n 접합 다이오드와 직렬로 DMOSFET를 효과적으로 제조한다.
파워 IGBT는 p-형 기판(10), p-형 기판(10)상에 형성된 n-형 전압 차단 층(140), 차단 층(140) 내에 또한 차단 층(140)상에 형성된 다량 도핑된 p-형 베이스 층(142), 차단 층(140) 내에 또한 차단 층(140)상에 및 다량 도핑된 p-형 베이스 층(142)상에 형성된 소량 도핑된 p형 베이스 층(144), 및 소량 도핑된 p-형 베이스 층(144) 내에 형성된 n-형 방사제(146)를 포함한다. 게이트 절연 층(148)이 도핑된 층 상에 형성되고, 금속 게이트(150)를 부분적으로 둘러싼다. 마지막으로, 방사제 접점(152)이 방사제(146)상에 방사제(146)와 접촉하여 형성되고, 바닥 접점(154)이 기판(10)의 뒷면에 형성된다.
기판은 p-도핑된 GaN일 수 있다. 전압 차단 층(140)은 예컨대 도핑 농도가 약 1×1016 내지 5×1016cm-3인 n-도핑된 GaN일 수 있으며, 두께는 약 400nm보다 크다. 다량 도핑된 p-형 베이스 층(142)은 예컨대 도핑 농도가 약 2×1018cm-3이고 두께가 약 100 내지 200nm인 GaN일 수 있다. 소량 도핑된 p-형 베이스 층(144)은 예를 들어 도핑 농도가 약 2×1017cm-3이고 두께가 약 100 내지 200nm인 GaN일 수 있다. n-형 방사제(146)는 예컨대 도핑 농도가 약 1×1018cm-3이고 두께가 약 50 내지 100nm인 GaN일 수 있다. 게이트 절연체(148) 물질은 예를 들어 SiO2, Sc2O3, MgO, Ga2O3 및 R2O3(여기에서, R은 Gd 같은 희토류 원소임)중 하나 이상 같은 산화물일 수 있다. 비-산화물 게이트 절연체(148)에 적합한 조성물은 AlN, SiNx(여기에서, x는 0 내지 1.4임) 및 Si3N4를 포함한다. 금속 게이트(150)는 예를 들어 Mo일 수 있다. 방사제 접점(152)에 적합한 조성물은 Ti/Al/Ti/Au, Ti/Al/Ni/Au 및 Ti/Al/Pt/Au 스택을 포함하며, 스택의 각 층은 두께가 약 10 내지 약 500nm이고, 전자 빔 증발, 열 증발 또는 다른 기법에 의해 침착시킨다. 한 실시양태에서, 제 1 Ti 층은 두께가 10 내지 30nm이고, Al 층은 두께가 50 내지 300nm이며, 최외곽 층은 두께가 30 내지 70nm이다. 바닥 접점(154)에 적합한 조성물은 Ni/Au 및 Pt/Au 스택을 포함하고, 이 때 제 1 층은 두께가 약 20 내지 200nm이고, Au 층은 두께가 약 100 내지 1000nm이다. 침착 후에는, 오옴 접점을 성취하기 위하여 한 예에서는 약 500 내지 950℃에서, 다른 예에서는 약 750 내지 870℃에서 구조체를 어닐링시킨다.
예를 들어, 선택 구역 이온 주입, 확산 도핑, 또는 다르게는 에피택시 후 트렌치의 에칭, 트렌치의 에피택셜 충전 및 재-평면화를 이용하여, n-형 에미터 층(146), 소량 도핑된 p-형 베이스 층(144) 및 다량 도핑된 p-형 베이스 층(142)을 형성시킬 수 있다. 다량 도핑된 p-형 베이스 층(142)을 이용하여 디바이스 구조체에 고유한 와류 사이리스터의 달라붙음(latch-up)을 억제할 수 있다. n-형 전압 차단 층(140)은 목적하는 차단 전압에 따라 변화하는 두께 및 도핑 농도를 갖는다. 상기 기재된 DMOSFET 및 UMOSFET와 같이, 수직 디바이스 구조체는 벌크 GaN 기판의 보다 높은 전도성이라는 큰 이점을 갖는다. 또한, 호모에피택셜 성장 차단 층의 감소된 디스로케이션 농도 및 그에 따라 더 긴 캐리어 수명에 의해, 드리프트 영역의 전도성을 조절할 수 있게 된다(이는 디바이스의 전체 파워 손실을 낮춤).
도 14는 디바이스가 파워 수직 JFET인 본 발명의 다른 실시양태를 도시한다. 파워 수직 JFET는 n-형 기판(10), n-형 기판(10)상에 형성된 소량 도핑된 n-형 전압 차단 층(160), 차단 층(160)상에 형성된 다량 도핑된 n-형 공급원 층(164), 차단 층(160)내에 또한 차단 층(160)상에 형성된 p-형 게이트 층(162)을 포함한다. 공급원 접촉 층(166)이 공급원 층(164)상에 형성된다. 게이트 층(162)상에 게이트 접촉 층(168)이 형성된다. 마지막으로, 기판(10)의 뒷면에 드레인 접점(170)이 형성된다.
수직 JFET 구조체에서는, 공급원 층(164)으로부터 차단 층(160)을 통해 기판(10)을 통해 전류가 수직으로 흐른다. 이 디바이스는 통상적으로 온 상태인 디바이스이다. 공급원 층(164)과 게이트 층(162) 사이의 pn 접합부에 음성 바이어스를 인가함으로써 이를 끈다. pn 접합부상의 충분한 반대 바이어스에 의해, 디플리션(depletion) 층이 공급원 층(164) 아래로 확장되고 채널을 압박하여 수직 전류 흐름을 방해한다. 이 구조체는 표면 트랩 및 절연 층의 문제가 최소화되는 매립된 채널로 이루어진다. GaN의 큰 임계 필드에 의해 이 구조체는 낮은 온-상태(on-state) 저항과 함께 높은 차단 전압을 가질 수 있다. 또한, 이 디바이스는 단극 다량 캐리어 디바이스이고, 저장된 미량 전하의 부재로 인해 높은 스위칭 속도가 가능하다. 이 디바이스는 게이트 층(162)으로부터 확장되는 붙박이 디플리션 영역이 공급원 층(164) 아래의 채널을 압박하도록 공급원 층(164)의 폭을 약 1마이크론 미만으로 감소시킴으로써 통상 꺼지게 디자인될 수 있다.
디바이스에서, 기판은 n-형 GaN일 수 있다. 전압 차단 층(160)은 도핑 농도가 약 1×1016cm-3 내지 5×1016cm-3이고 두께가 약 5000nm보다 큰 n-형 GaN일 수 있다. 공급원 층(164)은 예컨대 도핑 농도가 약 1×1018cm-3이고 두께가 약 100 내지 500nm인 n-형 GaN일 수 있다. 게이트 층(162)은 예를 들어 도핑 농도가 약 5×1017cm-3이고 두께가 약 750 내지 2000nm인 p-형 GaN일 수 있다. 공급원 접점(166)은 예컨대 Ti/Al/Ti/Au일 수 있다. 게이트 접점(168)은 예를 들어 Ni/Au일 수 있다. 드레인 접점(170)은 예컨대 Ti/Al/Ti/Au일 수 있다. 두께 및 도핑 값은 1000V 정도의 차단 전압에 대한 것이다. 일반적으로, 도핑 및 두께 값은 목적하는 차단 전압 특징에 따라 달라진다.
차단 층(160) 및 공급원 층(164)은 한 실시양태에서 에피택셜 성장할 수 있는 반면, 게이트 층(162)은 p-형 주입 화합물(예: Mg)을 차단 층(160) 및 공급원 층(164) 내로 주입함으로써 형성될 수 있다. 다르게는, 게이트 층(162)을 성장시킨 다음 상부 표면을 매끈하게 하도록 평면화시킨 영역의 트렌치 에칭 후 에피택셜 재-성장에 의해 게이트 층(162)을 형성시킬 수 있다.
상기 기재된 통상적인-온 상태의 파워 수직 JFET를 전압 조절되는 통상적인-오프 상태의 회로를 제조하는 캐스코드(cascode) 형태로 저전압 FET와 조합할 수 있다. 도 15는 별도의 저-전압 규소 MOSFET(182)와 캐스코드 상태인 GaN 수직 JFET(180)를 도시한다. 다르게는, (182)는 대신 별도의 SiC계 또는 GaN계의 통상적인-오프 상태의 저전압 FET를 구성할 수 있다.
도 16은, 통상적인-오프 상태의 저전압 GaN FET가 수직 JFET와 동일한 기판상의 구조체의 일부로서 집적된, 캐스코드 형태로의 집적 방법을 보여주는 본 발명의 다른 실시양태를 도시한다. 집적된 구조체는 기판(10), 기판(10)상에 형성된 n-형 차단 층(192), 차단 층(192) 내에 형성된 매립 p-형 게이트 층(194), 매립 게이트 층(194)상에 형성된 p-형 웰 층(196), 웰 층(196) 내에 형성된 n-형 공급원(198) 및 n-형 드레인(200), 및 차단 층(192)상에 또한 n-형 공급원(198) 및 n-형 드레인(200)에 대해 측방향으로 형성된 p-형 필드 정지부(202)를 포함한다. 이 디바이스는 또한 공급원(198) 상의 소스 접점(206), 소스(198)와 드레인(200) 사이의 웰 층(196) 내의 채널 영역 상에 있는 절연 층(204)상의 게이트 접점(208), 필드 정지부(202) 상의 필드 정지부 접점(210) 및 기판(10) 뒷면의 드레인 접점(212)도 포함한다.
집적된 구조체에서, 기판은 n-형 GaN일 수 있다. 차단 층(192)은 예컨대 도핑 농도가 약 1×1016cm-3 내지 5×1016cm-3이고 두께가 약 5000nm보다 큰 n-형 GaN일 수 있다. 매립 게이트 층(194)은 예를 들어 도핑 농도가 약 1×1019cm-3이고 두께가 약 100 내지 500nm인 p-형 GaN일 수 있다. 웰 층(196)은 예컨대 도핑 농도가 약 1×1017cm-3이고 두께가 약 500 내지 2000nm인 p-형 GaN일 수 있다. 필드 정지 층(202)은 예컨대 도핑 농도가 약 1×1019cm-3이고 두께가 약 100 내지 500nm인 p-형 GaN일 수 있다. 공급원(198) 및 드레인(200)은 예컨대 도핑 농도가 약 1×1019cm-3이고 두께가 약 100 내지 500nm인 n-형 GaN일 수 있다. 절연 층(204)은 예컨대 산화물 또는 다른 절연 층일 수 있다. 공급원 접점(206) 및 드레인 접점(212)에 적합한 조성물은 Ti/Al/Ti/Au를 포함한다. 게이트 접점(208) 및 필드 정지 접점(210)에 적합한 조성물은 Ni/Au를 포함한다.
상기 실시양태에서 기재된 디바이스는 예컨대 HBT, 쇼트키 정류기, p-i-n 정류기, 사이리스터 또는 수직 MOSFET 또는 JFET 디바이스의 경우 독립적일 수 있거나, 또는 이들은 예컨대 HEMT, MESFET 및 MOSFET/MISFET 디바이스의 경우 어레이로 구성될 수 있다.
HEMT 어레이의 예가 도 17에 도시되어 있다. 어레이 디바이스는 게이트 접점(224), 드레인 접점(222) 및 공급원 접점(220)을 포함한다. 공급원 접점(220)에는 결합되지만 임의의 전기적 접촉을 형성하지 않고 드레인 접점(222) 및 게이트 접점(224) 위로 통과하는 에어 브릿지(230)에 의해 공급원 접점의 어레이로의 외부 전기적 접촉이 형성된다. 어레이 디바이스가 어레이에 다수의 HEMT 구성요소를 포함하는 경우, 어레이 디바이스는 접점 아래의 활성 영역(도시되지 않음)을 포함한다.
호모에피택셜 발광 다이오드 디바이스 또는 LED를 포함하는 실시양태와 관련하여, 호모에피택셜 LED의 한 실시양태의 구조를 상세하게 개괄적으로 도시하는 도 18을 참조한다. GaN 웨이퍼(4)는 디바이스가 형성되는 기판으로서 도시되어 있다. 기판(4) 표면상에서 암모니아-함유 분위기 중에서 유기 금속 전구체를 분해시킴으로써 디바이스 구조체(6, 8, 10, 12)를 형성시킨다. 수소 또는 헬륨 같은 캐리어 기체를 사용할 수 있다. 적합한 유기 금속 전구체는 트라이메틸갈륨, 트라이메틸알루미늄, 트라이메틸인듐 및 이들의 혼합물을 포함한다. 적합한 도판트 전구체는 n-형 물질의 경우 실레인을, 또한 p-형 물질의 경우 비스-(사이클로펜타다이엔일) 마그네슘 또는 다이메틸 아연을 포함한다.
상기 기재된 바와 같이 기판(4)을 어닐링시킨 후, n-형 GaN 또는 AluInvGal-u-vN(여기에서, 0≤u, v, u+v≤1임)의 피복 층을 기판(4) 표면상에 임의적으로 형성시킨다. n-형 GaN 또는 AluInvGal-u-vN 피복 층(6)은 한 실시양태에서 약 1nm 내지 10㎛, 다른 실시양태에서 약 0.1 내지 4㎛의 두께를 갖는다. n-형 GaN 또는 AluInvGal-u-vN 피복 층(6)의 침착에 의해, 기판 자체에 비해 개선된 전기적 특성, 상이한 도핑 수준 및 전기 전도성, 더 높은 밴드 갭(bandgap) 또는 이들의 조합을 달성할 수 있다.
이어, 활성 층(8)을 임의적인 n-형 GaN 또는 AluInvGal-u-vN(6), 또는 n-형 GaN 또는 AluInvGal-u-vN(6) 층의 부재하에서는 기판(4)상에 침착시킨다. 활성 층(8)은 AlwInxGal-w-xN(여기에서, 0≤w, x, w+x≤1임)을 포함하고, 한 실시양태에서 w와 x중 적어도 하나는 0이 아니다. w=0인 경우, x가 0에서 1로 변함에 따라 밴드 갭이 3.4 내지 0.8eV로 변화되어, 전자기 스펙트럼의 자외선 및 적색 영역의 광을 방출시킬 수 있다. 피복 층의 조성은 그의 밴드 갭이 활성 층의 밴드 갭보다 크도록 선택된다. 전형적으로는, x는 약 0.025 내지 0.6이다. 더욱 구체적으로, x는 약 0.05 내지 0.5이다. 전형적으로, w<0.05이다.
활성 층은 도핑되지 않을 수 있거나, Si 또는 Ge 같은 불순물로 n-형 도핑될 수 있거나, 또는 Zn 또는 Mg 같은 불순물로 p형 도핑될 수 있다. 이는 소위 이중 헤테로구조체 또는 단일 양자-웰 구조체에서와 같이 단일 층을 포함할 수 있거나, 또는 이는 소위 다중-양자 웰 구조체의 AlcIndGa1-c-dN/AleInfGa1-e-fN(여기에서, 0≤c, d, e, f, c+d, e+f≤1임) 또는 IndGa1-dN 및 InfGa1-fN(여기에서, 0≤d≤f임)의 초격자를 포함할 수 있다. 한 실시양태에서, 초격자는 배리어를 구성하는 In이 덜 풍부하고/Al이 부족한 층(보다 높은 밴드 갭) 및 웰을 구성하는 In이 더 풍부하고/Al이 부족한 층(보다 낮은 밴드 갭)의 두가지 상이한 AlInGaN 조성물의 교대하는 약 1 내지 50개의 층을 포함한다. 각각의 개별적인 층은 약 0.5 내지 50nm의 두께를 가질 수 있다. 웰 및 배리어 층은 도핑되지 않거나, n-형 도핑되거나 또는 p-형 도핑될 수 있다. 한 실시양태에서, 구조체는 도핑되지 않은 웰 층, 및 n-형 도핑되거나 도핑되지 않은 배리어 층을 포함한다. InN 및 AlcIndGa1-c-dN은 GaN이 분해되는 온도보다 낮은 온도에서 분해된다. 한 실시양태에서, 이들 층은 약 500 내지 1200℃에서 침착된다. 제 2의 실시양태에서는, 약 650 내지 1050℃에서 침착된다.
활성 층이 n-형 도핑되고 약 50 내지 500nm로 비교적 두꺼운 실시양태에서, LED는 특히 n-형 피복 층(6)이 GaN보다는 AluInvGa1-u-vN으로 구성되는 경우, 이중-헤테로구조체 디바이스이다. 활성 층이 도핑되지 않고 예컨대 1 내지 10nm로 비교적 얇은 다른 실시양태에서, LED 디바이스는 특히 하나 이상의 추가적인 n-AluInvGa1-u-vN 피복 층이 n-GaN 층(6)과 활성 층(8) 사이에 위치되는 경우, 단일 양자 웰이다.
한 실시양태에서는, 하나 이상의 피복 층이 활성 층(8) 둘레에 임의적으로 배치된다. 도 18에 도시되어 있는 바와 같이, 피복 층(10)은 p-형 피복 층을 포함한다. 피복 층(10)은 p-AlyInzGa1-y-zN(여기에서, 0≤y, z, y+z≤1임)을 포함한다. 피복 층(10)은 활성 층(8)의 밴드 갭보다 더 큰 밴드 갭의 특성을 갖고, 전기적 캐리어를 감금하는데 유용하며, 레이저 다이오드의 경우, 광학적 감금(confinement)에 의해 목적하는 방향으로 바람직하게 발광을 유도한다.
한 실시양태에서는, 약 600 내지 1500℃에서 피복 층(6, 10)을 침착시킨다. 다른 실시양태에서는, 약 850 내지 1200℃에서 침착시킨다. 한 실시양태에서, 하나 이상의 피복 층은 AlyInzGa1-y-zN 초격자로 구성된다. 초격자의 사용은 격자 변형을 조절하고, 특히 p-피복 층의 경우 전기 전도성을 증가시키는데 도움이 된다.
p-도핑된 피복 층 상에는, 하나 이상의 p-접촉 층(12)을 임의적으로 침착시킨다. 한 실시양태에서, p-접촉 층(12)은 p-GaN을 포함한다. 전류-스프레딩에 유리한 다른 실시양태에서, p-접촉 층은 p+-AlyInzGa1-y-zN 초격자를 포함한다. 다른 실시양태에서, p-접촉 층은 p+-AlyInzGa1-y-zN-n+-AlyInzGa1-y-zN 터널 접합부를 포함한다. 또 다른 실시양태에서, 터널 접합부는 p+-AlyInzGa1-y-zN 초격자 및 n+-AlyInzGa1-y-zN 초격자중 하나 이상과 조합된다. 또 다른 실시양태에서, p-접촉 층은 하나 이상의 금속 산화물 MOx(여기에서, 0<x≤2이고, 금속 M은 인듐, 주석, 아연, 금, 은, 구리 및 니켈중 하나 이상을 포함함)를 포함한다.
GaAlInN 디바이스의 하나의 통상적인 불순물은 수소이다. p-형 물질의 경우, 수소는 리셉터 센터와 복합체를 형성할 수 있고 디바이스 성능을 열화시키는 높은 저항을 야기할 수 있다. 약 400℃보다 높은 온도에서 어닐링시킴으로써 수소-리셉터 복합체를 본 발명에서 해리시킬 수 있거나, 또는 아르곤, 질소 또는 진공 같은 수소-비함유 성장 환경을 이용함으로써 제 1 위치에서의 이들의 형성을 피할 수 있다. 수소가 존재하지 않는 실시양태에서, p-형 층의 저항은 약 105Ω-cm 미만으로 유지되고, 다른 실시양태에서는 약 10Ω-cm 미만으로 유지된다.
본 발명의 발광 다이오드 디바이스의 형성의 한 실시양태에서는, 상부(p-형) 및 바닥(n-형) 표면상에 금속 및/또는 전도성-산화물 접점(14, 16)을 형성시킨다. 실질적으로 광학적으로 투명하기 위하여 p-형 접점(16)의 면적의 대부분은 매우 얇다(두께 약 0.001 내지 약 1㎛). p-형 접점(16)에 적합한 조성물은 니켈-금, 또는 Pd, Pt, Ag, Au, Al, Sn, In, Cr, Ti 및 이들의 혼합물로부터 선택되는 하나 이상의 금속을 포함한다. 전도성-산화물 접점은 산화인듐, 산화주석 및 산화아연중 하나 이상, 또는 이들의 조합을 포함한다. 니켈-금 p-형 접점(16)은 함급될 수 있거나, 또는 p-GaN 층(12)과 접촉하는 니켈이 풍부한 조성물 및 니켈이 풍부한 층과 접촉하는 금이 풍부한 조성물을 함유할 수 있다.
n-형 접점(14)에 적합한 한 조성물은 타이타늄-알루미늄이다. 타이타늄-알루미늄 n-형 접점(14)은 합금될 수 있거나, 또는 n-GaN 기판(14)과 접촉하는 타이타늄이 풍부한 조성물 및 타이타늄이 풍부한 층과 접촉하는 알루미늄이 풍부한 조성물을 함유할 수 있다. 다르게는, n-형 접점(14)은 Al, Sc, Ti, Zr, Mo, Ta, W, Ni, Cu, Ag, Au, Pd, Pt, Hf, 희토류 금속 및 이들의 혼합물중 하나 이상을 이용하여 형성될 수 있다. 스퍼터-침착, 열 증발 또는 e-빔 증발을 비롯한 당해 분야에 공지되어 있는 임의의 수단에 의해 접점(14, 16)을 침착시킬 수 있다. 한 실시양태에서, 금속 접점(14, 16)은 약 400 내지 950℃에서 어닐링되는 경우 오옴 접점으로서 작용하게 된다.
임의적으로는, 개별적인 LED 다이 내로의 웨이퍼의 분리를 돕고 디바이스 수명을 개선시키기 위하여, 디바이스의 주변 둘레에서 디바이스 구조체를 통해 메사(mesa)를 에칭시키고, 메사의 측면 표면 상에 패시베이션 층(18)을 침착시킨다. 패시베이션 층은 SiO2 또는 SiNx를 포함할 수 있고, 열 증발, e-빔 증발, 스퍼터링, 화학적 증착, 플라즈마-향상 화학적 증착 등에 의해 침착될 수 있다.
기판의 높은 품질로 인해, 호모에피택셜 발광 디바이스는 틸트 경계가 없고, 약 104㎛2 이하, 또는 약 9×104㎛2 이하, 또는 1mm2 이하의 디바이스 면적을 위해, 대부분의 디바이스는 스레딩 디스로케이션을 실질적으로 갖지 않는다.
도 19에는, 본 발명의 호모에피택셜 LED 구조체의 다른 실시양태가 도시되어 있다. 수직 LED 구조체(도 18)가 기판 면적을 더욱 효율적으로 사용할 수 있도록 하는 반면, 2개의 상부 접점을 갖는 측방향 형태는 일부 용도, 예컨대 플립-칩(flip-chip) 결합에서 유리하다. 이 실시양태에서, GaN 기판(4)은 n-형, 반-절연 또는 p-형일 수 있으나, 예시하기 위한 목적으로 기판을 n-형인 것으로 추정한다. n-GaN 또는 n-AluInvGa1-u-vN(여기에서, 0≤u, v, u+v≤1)을 포함하는 n-접촉 층(20)을 기판상에 침착시킨 다음, 임의적으로 하나 이상의 n-AluInvGa1-u-vN 피복 층(6)을 침착시킨다. 이어, AlwInxGa1-w-xN(여기에서, 0≤w, x, w+x≤1이고, 한 실시양태에서 w와 x중 적어도 하나는 0이 아님)을 포함하는 활성 층(8)을 침착시킨다. 상기에서와 같이, 활성 층은 이중 헤테로 구조체, 단일 양자 웰 또는 AlcIndGa1-c-dN/AleInfGa1-e-fN 다중 양자 웰(여기에서, 0≤c, d, e, f, c+d, e+f≤1임)을 포함할 수 있다. 다음으로 침착되는 것은 임의적으로 하나 이상의 p-GaN 또는 p-AlyInzGa1-y-zN(여기에서, 0≤y, z, y+z≤1임), 피복 층(10) 및 p-GaN 또는 p-AlyInzGa1-y-zN p-접촉 층(12)이다. 이어, n-접촉 층(20)의 일부를 노출시키기 위하여 층의 일부를 통해 메사를 에칭시킨다. 이어, n-전극(14) 및 p-전극(16)을 상기 기재된 바와 같이 침착시키고, 임의적으로 패시베이션 층(18)을 노출된 메사에 가한다.
한 실시양태에서는, 하나 이상의 발광 원자 또는 색상 센터, 예를 들어 Ti, V, Cr, Mn, Fe, Co, Ni, Zr, Hf, Pr, Eu, Er 또는 Tm 같은 전이금속 또는 희토류 금속중 하나 이상으로 기판을 도핑한다. 다른 실시양태에서는, 하나 이상의 발광 원자 또는 색상 센터를 함유하는 GaN의 호모에피택셜 층을 갈륨 나이트라이드 기판, 활성 층, 피복 층중 하나 또는 기판의 후면에 침착시킨다. 분자 빔 에피택시 또는 유기 금속 화학적 증착 같은 당해 분야에 널리 공지되어 있는 방법에 의해 호모에피택셜 층을 침착시킨다. 한 실시양태에서, 도판트 또는 색상 센터는 1017cm-3 이상의 농도로 존재하고, 300 내지 1000nm중 하나 이상의 파장에서 광을 방출 또는 생성시킨다. 이 실시양태에서, 활성 층에 의해 방출된 광의 일부는 기판중 하나 이상의 발광 원자 또는 색상 센터에 의해 흡수되어 전자 여기 상태를 생성시킨다. 이어, 여기된 상태를 완화시켜 상이한 색상의 광을 방출시킨다. 이러한 방식으로 발광 다이오드는 별도의 형광체를 사용하지 않고도 둘 이상의 상이한 파장의 광을 방출시킬 수 있다. 예를 들어, Eu로 도핑함으로써 적색-발광 GaN 결정을 합성할 수 있다. 발광 다이오드의 활성 층에 의해 방출되는 청색, 청록색 또는 녹색 광 및 기판에 의해 방출되는 적색, 주황색, 황색 및/또는 녹색 광의 조합은 백색 광을 생성시킬 수 있다. 다른 실시양태에서는, 당해 분야에 널리 공지되어 있는 방법에 의해 갈륨 나이트라이드 기판의 후면에 웨이퍼-결합된 제 2 기판에 의해 발광을 제공한다. 이러한 제 2 기판의 예는 루비(Ti-도핑된 사파이어) 및 세륨-도핑된 이트륨 알루미늄 가넷(garnet)을 포함한다.
도 20과 관련하여, 이는 본 발명의 호모에피택셜 레이저 다이오드 디바이스의 대표적인 구조체의 상세한 개괄적인 도면이다. 레이저 다이오드 디바이스(18)의 형성의 초기 단계는 상기 기재된 발광 다이오드 디바이스(12)를 제조하는 초기 단계와 동일하다. 도 20은 도 18과 관련하여 논의된 임의의 구성요소중 다수를 포함하는 레이저 다이오드를 도시한다. 구체적으로, 레이저 다이오드(18)는 LD 반도체 디바이스가 배치되는 n-GaN 기판을 포함한다. 예시 목적으로, 수직 배향된 디바이스가 도 20에 도시되어 있다. 도 19에 도시된 디바이스와 유사한 측면으로 배향된 디바이스도 본 발명의 영역 내에 속한다.
도 19에서 n-GaN 기판(4)상에 배치된 제 1 층은 구조 n-AlaInbGa1-a-bN의 n-형 피복 층 및 그에 뒤이은 임의적인 n-AlcIndGa1-c-dN 도광 층(20)(여기에서, 0≤a, b, c, d, a+b, c+d≤1임)이다. 피복 층(6)은 n-AlaInbGa1-a-bN 초격자를 포함할 수 있다. 도면에 도시된 활성 층은 상기 기재된 초격자 구조체의 AleInfGa1-e-fN/AlgInhGa1-g-hN(여기에서, 0≤e, f, g, h, e+f, g+h≤1임) 다중 양자 웰 층이다. 활성 층(22)상에 배치되는 것은 p-AliInjGa1-i-jN 차단 층(24) 및 그에 뒤이은 p-AlkInlGa1-k-lN 도광 층(26) 및 p-AlmInnGa1-m-nN 피복 층(10)(여기에서, 0≤i, j, k, l, m, n, i+j, k+l, m+n≤1임)이다. 한 실시양태에서, 피복 층(10)은 p-AlmInnGa1-m-nN 초격자를 포함한다. 다른 실시양태에서, 각 피복 층(6, 10), 도광 층(20, 26) 및 p-형 차단 층(24)은 활성 층(22)의 밴드 갭보다 더 큰 밴드 갭을 갖는다. 또 다른 실시양태에서, 도광 층(20, 26)은 피복 층(6, 10)의 밴드 갭보다 더 작은 밴드 갭을 갖고, p-형 차단 층(24)은 피복 층(6, 10)의 밴드 갭보다 더 큰 밴드 갭을 갖는다. 마지막 층은 활성 영역(22)의 밴드 갭보다는 더 크지만 피복 층(10)의 밴드 갭보다는 더 작은 밴드 갭을 갖는 임의적인 p-AloInpGa1-o-pN(여기에서, 0≤o, p, o+p≤1임) 접촉 층(12)이다.
상기 기재된 바와 같이, 접촉 층(12)은 다르게는 p+-AlyInzGa1-y-zN 초격자, p+-AlyInzGa1-y-zN-n+-AlyInzGa1-y-zN 터널 접합부(여기에서, 0≤y, z, y+z≤1임), 및 하나 이상의 금속 산화물 MOx(여기에서, 0<x<2이고, 금속 M은 인듐, 주석, 아연, 금, 은, 구리 및 니켈중 하나 이상을 포함함)중 하나 이상을 포함할 수 있다.
레이저 공동의 측방향 감금을 제공하기 위하여, p-접촉 층, 피복 층, 활성 층 및 임의적으로 n-접촉 층을 디바이스 구조체를 통해 에칭시켜 메사 구조체를 제공한다. 메사는 적어도 활성 층 아래로 연장되기에 충분히 깊고, 기판의 최상부 내로 멀리 연장될 수 있다. 한 실시양태에서, 스트라이프-형상의 메사의 폭은 약 2 내지 약 500㎛이다. 제 2 실시양태에서, 폭은 약 5 내지 약 25㎛이다.
전기적 감금을 개선시키고 역치 전류를 감소시키기 위하여, 도 20에 도시되어 있는 바와 같이 접촉 층(12)의 주변을 통해 최상부 피복 층(10) 내로 릿지 구조체를 에칭할 수 있다. 릿지의 폭은 약 1 내지 약 10㎛이고, 메사 구조체의 형성에 수반되는 어떠한 격자 손상도 활성 층에 의한 발광 효율을 감소시킬 수 없도록 릿지의 경계는 바람직하게는 스트라이프 메사의 에지로부터 3㎛ 이상, 더더욱 바람직하게는 10㎛ 이상 떨어져 있다. 통상적으로, 릿지 구조체는 메사 구조체보다 더 얕기 때문에 메사 구조체의 에칭 전에 형성시킨다. 스트라이프 메사 및 릿지 구조체를 형성시키기 위하여 에칭시킨 후, 메사 및 릿지의 측부 표면(릿지의 상부는 아님)을 패시베이션 층(18)에 의해 패시베이션화시킨다. 패시베이션 층은 SiO2 또는 SiNx를 포함할 수 있고, 열 증발, e-빔 증발, 스퍼터링 등에 의해 침착시킬 수 있다. 임의적으로, 패시베이션 층(18)은 상부 금속 접점(16) 이후에 침착될 수 있다.
도시된 바와 같이, 금속 접점(14, 16)을 상부(p-형) 및 바닥(n-형) 표면상에 형성시킨다. p-형 접점(16)에 적합한 조성물은 합금된 니켈-금, 또는 p-GaN 층(12)과 접촉하는 니켈이 풍부한 층 및 니켈이 풍부한 층과 접촉하는 금이 풍부한 조성물을 포함하는 니켈-금이다. n-형 접점(14)에 적합한 조성물은 합금된 타이타늄-알루미늄, 또는 n-GaN 기판(4)과 접촉하는 타이타늄이 풍부한 조성물 및 타이타늄이 풍부한 층과 접촉하는 알루미늄이 풍부한 조성물을 포함하는 타이타늄-알루미늄이다. 당해 분야에 공지되어 있는 임의의 수단, 예를 들어 스퍼터-침착 또는 e-빔 증발에 의해 접점을 침착시킬 수 있다. 한 실시양태에서, 접점은 약 400 내지 950℃에서 어닐링되는 경우 오옴 접점으로서 작용한다.
레이저 다이오드 디바이스 구조체의 제조의 마지막 단계는 레이저 공동의 긴 치수를 한정하기 위하여 스트라이프/릿지 구조체에 수직인 평면에서 디바이스를 절단하는 것이다. 한 실시양태에서, 레이저 구조체의 길이는 100 내지 2000㎛이다. 다른 실시양태에서는 약 400 내지 1000㎛이다.
디바이스의 에지에 반사성 표면을 형성하는 가장 간단한 방법은 기판 및 디바이스 구조체를 쪼개고 임의적으로 폴리싱한 다음 마지막으로 소면상에 반사성 막을 침착시켜 반사율을 증가시키는 것이다.
또 다른 실시양태에서는, 짧은(소면) 치수가 기판(4)의
Figure 112005034343905-pct00013
평면에 평행하도록 디바이스 구조체를 성장시킨다. 층 침착을 종결시킨 후, (0001) 성장 방향에 수직이고 용이하게 쪼개지는
Figure 112005034343905-pct00014
평면을 따라 웨이퍼를 쪼갠다. 다른 실시양태에서는, 반응성 이온 에칭 또는 유사한 건식 에칭 방법에 의해 레이저 소면을 생성시킨다. 표면 마무리를 개선시키기 위해 필요한 경우, 소면을 표준 금속 조직학적 방법에 의해 기계적으로 폴리싱할 수 있다.
한 실시양태에서, 소면상의 반사성 코팅은 교대하는 굴절률의 층을 수 개 포함하는 분포된 브래그(Bragg) 반사체(DBR)를 포함한다. DBR에 적합한 조성물은 약 390nm보다 큰 파장의 경우 TiO2/SiO2, 약 300nm보다 큰 파장의 경우 ZrO2/SiO2, 또는 약 230nm보다 큰 파장의 경우 HfO2/SiO2를 포함하며, 이 때 각 층의 두께와 굴절률의 곱은 한 실시양태에서 λ/4의 홀수배이고, 다른 실시양태에서는 λ/4이며, 이 경우 λ는 레이저 다이오드의 목적하는 작동 파장이다. 한 실시양태에서, DBR내의 층의 수는 후 소면의 반사율이 약 0.95보다 크고 전 소면의 반사율이 약 0.1 내지 약 0.5가 되도록 선택된다.
도 18 내지 도 20에 기재된 각 실시양태에서, 기판은 n-형으로 기재되었다. 그러나, 다른 실시양태 세트에서, 기판은 p-형일 수 있고, 각각 n-접촉 층과 p-접촉 층 및 n-피복 층과 p-피복 층이 뒤바뀐다.
예컨대 상세한 설명은 상부 전기 접점 및 바닥 전기 접점을 갖는 수직 디바이스에 관한 것이지만 변화 및 변경이 본 발명의 영역 내에 있으며, 절연 또는 반-절연 기판을 "측방향" 접점과 함께 사용할 수 있음에 주목해야 한다. LED에 대한 본 발명의 디바이스의 범위 내에 속하는 변형의 다른 예에서는, LED 구조체의 다중 스택을 단일 디바이스 내로 혼입할 수 있으며, 각 스택은 고도로 도핑된 p+/n+ 터널 접합부, 예컨대 p++/n++ InGaN, GaN 또는 AlInGaN 터널 접합부(p+/n+ 터널 접합부의 층의 도핑 농도는 1019cm-3 이상임)에 기초한 스프레딩 층에 의해 분리된다. 다중 스택을 갖는 LED를 사용하여 예컨대 둘 이상의 파장의 광을 방출시킬 수 있다.
도 25에 도시된 실시양태에는, 종래 기술의 사파이어 메사 p-i-n 광검출기(10)상의 GaN/AlGaN이 도시되어 있다. 광검출기(10)는 사파이어 기판 층(11), n-형 AlGaN 오옴 접촉 층(12), 고유 GaN 흡수 층(13) 및 p-형 GaN 오옴 접촉 층(14)을 포함한다. 저온 AlN 또는 GaN 핵형성 층(도시되지 않음)은 전형적으로 사파이어 기판(11)을 n-형 AlGaN 오옴 접촉 층(12)으로부터 분리시킨다. 사파이어 기판 층(11)은 GaN 흡수 층에 대해 투명하여 후면으로부터의 광학 필드를 검출할 수 있다. 층(12)은 n-형 AlGaN 층 및 AlGaN 층상에 침착되고 어닐링되어 오옴 접점을 형성하는 Ti/Al/Ti/Au 같은 n-형 금속 접촉 층을 포함한다. 층(14)은 p-형 AlGaN 층 및 AlGaN 층상에 침착되고 어닐링되어 오옴 접점을 형성하는 Ni/Au 같은(이것으로 한정되지는 않음) p-형 금속 층을 포함한다. 접합부의 역 바이어스 인가에 의해 광다이오드를 작동시킨다. n-형 금속 접촉 층(12)에 양성 전압을 인가함으로써 이를 수행한다. 이들 조건하에서, 전류는 전압에 대해 거의 독립적이지만 캐리어의 광 발생 속도에 비례한다. 층(13)은, 광자가 흡수되고 검출기 전류에 기여하는 전기장에 의해 접합부의 반대쪽으로 끌어당겨지는 전자/정공 쌍을 발생시키는 GaN 고유 영역이다. 반도체 층(12, 13, 14)은 전형적으로 사파이어 기판과의 격자 미스매치로 인해 예컨대 약 109 내지 1010cm-2의 높은 스프레딩 디스로케이션 농도를 갖는다.
종래 기술의 광검출기와 대조적인 것은 본 발명의 금속-반도체-금속(MSM) 광검출기(100)의 예시적인 실시양태를 도시하는 도 26이다. 광검출기(100)는 갈륨 나이트라이드 기판(102), 갈륨 나이트라이드 기판(102)상에 배치된 하나 이상의 활성 층(104) 및 하나 이상의 활성 층(104)에 부착된 하나 이상의 전도성 접촉 구조체(106)를 포함한다. 한 실시양태에서, 하나 이상의 활성 층(104)은 Ga1-x-yAlxInyN1-z-wPzAsw(여기에서, 0≤x, y, z, w≤1, 0≤x+y≤1, 0≤z+w≤1임)를 포함한다. 다른 실시양태에서, 하나 이상의 활성 층(104)은 Ga1-xAlxN(여기에서, 0≤x≤1임)을 포함한다.
디바이스에 사용되는 웨이퍼는, 틸트 경계를 실질적으로 갖지 않고 약 104cm-2 미만의 디스로케이션 밀도를 갖는, 본 발명의 갈륨 나이트라이드 우르트자이트(wurtzite)-형 결정 구조체이다. 한 실시양태에서, 결정 구조체의 디스로케이션 밀도는 103cm-2 미만이고, 다른 실시양태에서는 100cm-2이다. 더욱이, 한 실시양태에서 GaN 웨이퍼는, 한 실시양태에서 광검출기 디바이스 구조체의 탁월한 침착을 위하여, Ga-종결된(0001) 표면 및 N-종결된
Figure 112005034343905-pct00015
표면을 갖는 (0001) 결정학적 배향을 갖는다.
도 26에 도시된 예시적인 실시양태에서, 광검출기(100)는 하나 이상의 활성 층(104)을 갖는 금속-반도체-금속(MSM) 구조를 갖는다. 하나 이상의 활성 층(104)은 기판(102)의 표면상에 배치된 절연 층이고, 한 실시양태에서 Ga1-x-yAlxInyN1-z-wPzAsw(여기에서, 0≤x, y, z, w≤1, 0≤x+y≤1, 0≤z+w≤1임)를 포함한다. 다른 실시양태에서, 하나 이상의 활성 층(104)은 Ga1-xAlxN(여기에서, 0≤x≤1임)을 포함한다. 절연 층(104)은 도핑되거나 도핑되지 않을 수 있으며, 전형적으로는 약 1nm 내지 약 10마이크론의 두께를 갖는다. 또한, 절연 층(104)은 전형적으로 약 1018cm-3 이하의 캐리어 농도를 갖는다. 기판(102)은 n-도핑된 갈륨 나이트라이드 또는 절연 갈륨 나이트라이드를 포함한다. 다수의 쇼트키 접점(108)을 포함하는 전도성 접촉 구조체(106)를 절연 층(104)의 표면(110)상에 배치시킨다.
도 26에 도시된 바와 같이, 쇼트키 접점(108)은 서로에 대해 교차배열되어 있다. 한 예에서, 쇼트키 접점(108)은 니켈 및 금으로 제조된다. 절연 층(104)과 접촉하는 개별적인 쇼트키 접점(108) 부분은 바람직하게는 니켈 및 니켈이 풍부한 니켈-금 조성물중 하나 이상을 포함하는 접촉 층(도시되지 않음)이다. 전형적으로, 접촉 층은 금 및 금이 풍부한 니켈-금 조성물중 하나 이상과 접촉한다.
금속 접점은 우수한 전기 도체이지만 불량한 광학 투명성(이는 광검출기의 집광 효율을 감소시킴)을 갖는 단점이 있다. 상응하는 금속 대신 또는 상응하는 금속과 함께 산화주석 및 산화인듐 같은(이들로 한정되지 않음) 전도성 금속 산화물을 사용함으로써 이를 극복할 수 있다. 쇼트키 또는 오옴 접점으로서 사용될 수 있는 물질 중에는 팔라듐, 백금, 금, 알루미늄, 주석, 인듐, 크롬, 니켈, 타이타늄, 아연 및 이들의 산화물이 있다. 오옴 접점으로서 사용될 수 있는 추가적인 물질은 스칸듐, 지르코늄, 탄탈, 텅스텐, 구리, 은, 하프늄 및 희토륨 금속을 포함하지만 이들로 한정되지는 않는다.
도면에 도시된 실시양태에서, 쇼트키 접점(108)은 절연 층(104)의 표면(110) 상으로 스퍼터링될 수 있다. 다르게는, 전자 빔 증발에 의해 쇼트키 접점(108)을 절연 층(104)의 표면(110) 상으로 침착시킬 수 있다. 여기에서는 스퍼터링 및 전자 빔 증발을 논의하지만, 이들 방법을 본 발명을 제한하는 것으로 생각해서는 안된다. 실제로, 임의의 균등한 방법을 이용하여 쇼트키 접점(108)을 표면(110) 상으로 침착시킬 수 있다. 다른 실시양태에서는, 기판(102)과 절연 층(104) 사이에 n-도핑된 층(112)이 배치된다.
도 27의 실시양태에서, 광검출기(200)는 도 27에 도시된 바와 같이 n-도핑된 기판(202), n-도핑된 기판(202)의 표면(206)상에 배치된 절연 층(204) 및 n-도핑된 기판(202) 반대쪽의 절연 층(204)의 표면(209)상에 배치된 제 1 p-도핑된 층(208)을 포함하는 P-i-N 구조를 갖는다. 절연 층(204) 및 제 1 p-도핑된 층(208)은 각각 약 1nm 내지 약 10마이크론의 공칭 두께를 갖는다. 절연 층(204)은 약 1018cm-3 이하의 공칭 캐리어 농도를 갖는다.
전도성 접촉 구조체(210)는 전형적으로 니켈 및 금으로 제조된 제 1 오옴 접점(212)을 포함한다. 제 1 오옴 접점(212)은 제 1 p-도핑된 층(208)에 부착되고, 전형적으로 타이타늄 및 알루미늄으로 제조된 제 2 오옴 접점(214)은 n-형 기판(202)에 부착된다.
제 1 p-도핑된 층(208)과 접촉하는 제 1 오옴 접점(212) 부분은 니켈 및 니켈이 풍부한 니켈-금 조성물중 하나 이상으로 제조된 접촉 층(216)이다. 전형적으로, 접촉 층(216)은 금 및 금이 풍부한 니켈-금 조성물중 하나 이상을 포함하는 상부층(217)과 접촉한다. 제 1 p-도핑된 층(208)에 대한 제 1 오옴 접점(212)으로서 사용될 수 있는 물질 중에는 팔라듐, 백금, 금, 알루미늄, 주석, 인듐, 크롬, 니켈, 타이타늄 및 이들의 산화물이 있다. 이들 물질을 사용하여 본원에 기재된 임의의 p-도핑된 물질과의 오옴 접점을 형성할 수 있는 것으로 생각된다.
도 27에 도시된 실시양태에서는, 제 1 p-도핑된 층(208)의 표면(211) 상으로 제 1 오옴 접점(212)을 스퍼터링시킬 수 있다. 다르게는, 전자 빔 증발에 의해 제 1 오옴 접점(212)을 제 1 p-도핑된 층(208)의 표면(211) 상으로 침착시킬 수 있다. 여기에서는 스퍼터링 및 전자 빔 증발을 논의하지만, 이들 방법을 본 발명을 제한하는 것으로 생각해서는 안된다. 실제로, 임의의 균등한 방법을 이용하여 표면(211) 상으로 제 1 오옴 접점(212)을 침착시킬 수 있다.
도 27에서, n-형 기판(202)과 접촉하는 제 2 오옴 접점(214) 부분은 바람직하게는 타이타늄이 풍부한 타이타늄-알루미늄 조성물을 전형적으로 포함하는 접촉 층(218)이다. 전형적으로, 접촉 층(218)은 알루미늄이 풍부한 타이타늄-알루미늄 조성물을 갖는 상부층(219)과 접촉된다. n-형 기판(202)과 접촉하는 제 2 오옴 접점(214)으로서 사용될 수 있는 물질은 알루미늄, 스칸듐, 타이타늄, 지르코늄, 탄탈, 텅스텐, 니켈, 구리, 은, 금, 하프늄 및 희토류 금속을 포함하지만 이들로 한정되지는 않는다. 이들 물질을 사용하여 본원에 기재된 n-도핑된 임의의 층과 오옴 접점을 형성할 수 있는 것으로 생각된다.
도시된 바와 같이, 제 2 오옴 접점(214)을 n-형 기판(202) 상으로 스퍼터링시킬 수 있다. 다르게는, 전자 빔 증발에 의해 제 2 오옴 접점(214)을 n-형 기판(202) 상으로 침착시킬 수 있다. 스퍼터링 및 전자 빔 증발을 여기에서 논의하지만, 이들 방법을 본 발명을 제한하는 것으로 생각해서는 안된다. 실제로, 임의의 균등한 방법을 이용하여 제 2 오옴 접점(214)을 n-형 기판(202) 상으로 침착시킬 수 있다.
도 27에 도시된 실시양태에서, 광검출기(200)는 예컨대 절연 층(204) 반대쪽의 제 1 p-도핑된 층(208)의 표면(211) 상에 배치된 p-도핑된 알루미늄 갈륨 나이트라이드를 포함하는 제 2 p-도핑된 층(220)을 추가로 포함할 수 있다. 광검출기는 예를 들어 n-도핑된 기판(202)과 절연 층(204) 사이에 배치된 n-도핑된 갈륨 나이트라이드를 포함하는 n-도핑된 층(224)을 추가로 포함할 수 있다. 도 3에 도시된 본 발명의 한 실시양태에서, 절연 층(204), 제 1 p-도핑된 층(208), 제 2 p-도핑된 층(220) 및 n-도핑된 층(224)은 각각 Ga1-xAlxN(여기에서, 0≤x≤1임)을 포함한다. 다른 실시양태에서, 절연 층(204), 제 1 p-도핑된 층(208), 제 2 p-도핑된 층(220) 및 n-도핑된 층(224)은 각각 Ga1-x-yAlxInyN1-z-wPzAsw(여기에서, 0≤x, y, z, w≤1, 0≤x+y≤1, 0≤z+w≤1임)를 포함한다.
도 28에 도시된 예시적인 실시양태에서, 광검출기(300)는 하나 이상의 활성 층(302)이 기판(306)(이는 전형적으로 n-도핑된 GaN 기판 또는 절연 GaN 기판임)의 표면(304)상에 배치된 절연 층, 및 전형적으로 절연 층(302)에 부착된 니켈 및 금으로 제조된 하나 이상의 쇼트키 접점(310)을 포함하는 전도성 접촉 구조체(308)를 포함하는 쇼트키 배리어 디바이스이고, 전형적으로 타이타늄 및 알루미늄으로 제조된 하나 이상의 오옴 접점(312)이 기판(306)에 부착된다. 절연 층(302)은 약 1018cm-3 이하의 공칭 캐리어 농도를 갖는다.
도 28에 도시된 실시양태에서, 광검출기(300)는 기판(306)과 절연 층(302) 사이에 배치된 제 1 n-도핑된 층(314)을 추가로 포함할 수 있다. 제 1 n-도핑된 층(314)은 약 1nm 내지 약 10마이크론의 공칭 두께를 갖는다. 다른 실시양태에서, 광검출기(300)는 전형적으로 기판(306)과 제 1 n-도핑된 층(314) 사이에 배치된, n-도핑된 갈륨 나이트라이드를 포함하는 제 2 n-도핑된 층(316)을 추가로 포함할 수 있다. 이 실시양태에서, 기판(306)은 전형적으로 절연 GaN 기판이다. 제 2 n-도핑된 층(316)은 하나 이상의 오옴 접점(312)과 접촉한다. 제 2 n-도핑된 층(316)은 약 1nm 내지 약 10마이크론의 공칭 두께를 갖는다. 도시된 본 발명의 한 실시양태에서, 활성(이 예에서는 절연) 층(302), 제 1 n-도핑된 층(314) 및 제 2 n-도핑된 층(316)은 각각 Ga1-xAlxN(여기에서, 0≤x≤1임)을 포함한다. 다른 실시양태에서, 활성(이 예에서는 절연) 층(302), 제 1 n-도핑된 층(314) 및 제 2 n-도핑된 층(316)은 각각 Ga1-x-yAlxInyN1-z-wPzAsw(여기에서, 0≤x, y, z, w≤1, 0≤x+y≤1, 0≤z+w≤1임)를 포함한다.
절연 층(302)과 접촉하는 하나 이상의 쇼트키 접점(310) 부분은 바람직하게는 니켈 및 니켈이 풍부한 니켈-금 조성물중 하나 이상을 포함하는 접촉 층(318)이다. 전형적으로는, 접촉 층(318)은 금 및 금이 풍부한 니켈-금 조성물중 하나 이상을 포함하는 상부층(319)과 접촉한다. 하나 이상의 쇼트키 접점(310)은 약 0.001 내지 약 10마이크론의 공칭 두께를 갖는다.
도 28에서는, 하나 이상의 쇼트키 접점(310)을 절연 층(302) 상으로 스퍼터링시킬 수 있다. 다르게는, 쇼트키 접점(310)을 전자 빔 증발에 의해 절연 층(302) 상으로 침착시킬 수 있다. 여기에서는 스퍼터링 및 전자 빔 증발을 논의하지만, 이들 방법을 본 발명을 제한하는 것으로 생각해서는 안된다. 실제로, 임의의 균등한 방법을 이용하여 절연 층(302) 상으로 쇼트키 접점(310)을 침착시킬 수 있다.
기판(306)과 접촉하는 하나 이상의 오옴 접점(312) 부분은 바람직하게는 타이타늄이 풍부한 타이타늄-알루미늄 조성물로 제조된 접촉 층(320)이다. 전형적으로, 접촉 층(320)은 알루미늄이 풍부한 타이타늄-알루미늄 조성물을 갖는 상부층(321)과 접촉한다.
한 실시양태에서는, 하나 이상의 오옴 접점(312)을 기판(306)상으로 스퍼터링시킨다. 다르게는, 오옴 접점(312)을 전자 빔 증발에 의해 기판(306) 상으로 침착시킨다. 여기에서는 스퍼터링 및 전자 빔 증발을 논의하지만, 이들 방법을 본 발명을 제한하는 것으로 생각해서는 안된다. 실제로, 임의의 균등한 방법을 이용하여 오옴 접점(312)을 기판(306)상으로 침착시킬 수 있다.
한 실시양태에서, 기판(102, 202, 306)중 하나 이상 및 활성 층(104, 204, 302)중 하나 이상은 전형적으로 규소, 게르마늄 및 산소로 이루어진 군으로부터 선택되는 하나 이상의 n-도판트를 추가로 포함한다. n-도판트는 전형적으로 기판(102, 202, 306)중 하나 이상 및 활성 층(104, 204, 302)중 하나 이상 내에 에피택셜 방식으로 침착된다. 다르게는, n-도판트는 기판(102, 202, 306)중 하나 이상 및 하나 이상의 활성 층(104, 204, 302) 내에 주입된다.
본 발명의 다른 실시양태에서, 기판(102, 202, 306) 및 하나 이상의 활성 층(104, 204, 302) 중 하나 이상은 전형적으로는 마그네슘, 칼슘 및 베릴륨으로 구성된 군에서 선택되는 하나 이상의 p-도판트를 추가로 포함한다. p-도판트는 기판(102, 202, 306) 및 하나 이상의 활성 층(104, 204, 302) 중 하나 이상에 전형적으로 에피택셜하게 침착된다. 다르게는, p-도판트는 기판(102, 202, 306) 및 하나 이상의 활성 층(104, 204, 302) 중 하나 이상에 임플랜트된다.
한 실시양태에서, 광검출기(100, 200, 300)는 연소 챔버(미도시됨)에서 화염을 검출하기에 적합화된 화염 검출기에서 사용된다. 각 활성 층(104, 204, 302)의 화학양론은 특정 파장의 전자기 방사선에 대한 개별적 광검출기(100, 200, 300)의 민감도를 결정한다. 보다 구체적으로는, 활성 층에서의 상이한 물질의 상대적 양, 예컨대 Ga1-xAlxN 중의 알루미늄 및 갈륨의 상대적 양은 광검출기(100, 200, 300)가 반응하는 파장 범위를 결정한다. 따라서, 광검출기(100, 200, 300)는 적절한 조성을 갖는 활성 층(104, 204, 302)을 침착시킴에 의해 특정 파장의 방사선을 검출하도록 튜닝될 수 있다. 둘 이상의 화염 검출기의 조합물은 화염 온도 측정을 위한 상이한 두 방출 범위를 모니터링하기 위해 사용될 수 있다. 다른 실시양태에서, 기판(102, 202, 306)은 실질적으로 틸트 경계가 없고, 약 104cm-2 미만의 공칭 디스로케이션 밀도를 갖는 단결정 갈륨 나이트라이드 웨이퍼를 포함하는 갈륨 나이트라이드 기판이다. 갈륨 나이트라이드 기판(102, 202, 306)은 약 105Ω-cm 미만의 저항을 갖는다. 다르게는, 갈륨 나이트라이드 기판(102, 202, 306)은 약 10Ω-cm 미만의 공칭 저항을 갖는다. 갈륨 나이트라이드 기판(102, 202, 306)은 바람직하게는 약 103 cm-2 미만, 보다 바람직하게는 약 100 cm-2 미만의 공칭 디스로케이션 밀도를 갖는다.
갈륨 나이트라이드 웨이퍼는 약 3mm 내지 약 150mm 범위의 공칭 직경을 갖는다. 한 실시양태에서, 갈륨 나이트라이드 웨이퍼는 약 12mm 내지 약 150mm 범위의 직경을 갖는다. 다른 실시양태에서, 갈륨 나이트라이드 웨이퍼는 약 20m 내지 약 150mm 범위의 직경을 갖는다. 한 실시양태에서, 갈륨 나이트라이드 웨이퍼는 (0001) 결정학적 배향을 갖는다.
본 발명의 한 실시양태에서, 광검출기는 양자 웰 적외선 광검출기(QWIP)이다. 양자 웰 적외선 광검출기는 검출기 및 센서에서 및 6 내지 25㎛ 적외선 방사선에 민감한 이미징 제품에서 적외선(IR) 광을 검출하기 위해 사용된다. QWIP 구조체는 다중 양자 웰 층을 포함하되, 이때 각 Ga1-x-yAlxInyN1-z-wPzAsw(이때, 0≤x,y,z,w≤1, 0≤x+y≤1 및 0≤z+w≤1이다) 웰 및 배리어 층의 조성 및 두께는 각 웰에서 하나의 그라운드 상태 및 잘해야 하나의 여기 상태 및 관심의 광자 에너지에 상응하는 여기 에너지가 있도록 선택된다.
본 발명의 다른 실시양태에서, 광검출기는 양자 도트 적외선 광검출기(QDIP)인데, 이는 반도체 물질의 다중 층, 예컨대 바닥에서 상부로, 전도성을 위해 캐리어를 제공하도록 도핑될 수 있는 콜렉터 또는 방사제로서 역할을 하는 바닥 접촉 층, 전도성을 위해 캐리어를 제공하도록 도시된 바와 같이 연속적으로 도핑 또는 모듈레이션 도핑될 수 있는 제 1 배리어 층, 및 적어도 제 1 양자 도트 층을 포함한다. 틸트 경계가 실질적으로 없고, 104cm-2 미만의 디스로케이션 밀도를 갖는 본 발명의 GaN 기판에서, 양자 도트 물질 및 배리어 물질 각각은 Ga1-x-yAlxInyN1-z-wPzAsw(이때, 0≤x,y,z,w≤1, 0≤x+y≤1 및 0≤z+w≤1이다)을 포함하고, 이때 배리어 물질의 밴드 갭은 양자 도트 물질의 밴드 갭을 초과한다.
도 29는 광검출기(100, 200, 300)의 제조 방법(400)을 도시하는데, 이때 광검출기(100, 200, 300)는 갈륨 나이트라이드 기판(102, 202, 306), 갈륨 나이트라이드 기판(102, 202, 306) 상에 침착된 하나 이상의 활성 층(104, 204, 302) 및 갈륨 나이트라이드 기판(102, 202, 306) 및 활성 층(104, 204, 302) 중 하나 이상에 부착되는 하나 이상의 전도성 접촉 구조체(106, 210, 308)을 포함한다.
방법(400)은
갈륨 나이트라이드 기판(102, 202, 306)을 제공하는 단계(402);
갈륨 나이트라이드 기판(102, 202, 306) 상에 하나 이상의 활성 층(104, 204, 302)을 침착시키는 단계(404); 및
하나 이상의 활성 층(104, 204, 302) 및 갈륨 나이트라이드 기판(102, 202, 306) 중 하나 이상에 전도성 연결 구조체(106, 210, 308)을 부착시키는 단계(406)를 포함한다.
갈륨 나이트라이드 기판(102, 202, 306) 상에 하나 이상의 활성 층(104, 204, 302)을 침착시키는 단계(404)는 금속 유기 증기 상 에피택시 또는 다르게는 분자 빔 에피택시에 의해 하나 이상의 활성 층(104, 204, 302)을 침착시키는 것을 포함한다.
하나 이상의 활성 층(104, 204, 302) 및 갈륨 나이트라이드 기판(102, 202, 306) 중 하나 이상에 전도성 연결 구조체(106, 210, 308)을 부착시키는 단계(406)는 하나 이상의 활성 층(104, 204, 302) 및 갈륨 나이트라이드 기판(102, 202, 306) 중 하나 이상에 금속 층을 스퍼터-침착시키거나, 또는, 다르게는, 하나 이상의 활성 층(104, 204, 302) 및 갈륨 나이트라이드 기판(102, 202, 306) 중 하나 이상에 금속 층을 전자 빔 증발시키는 것을 포함할 수 있다.
한 실시양태에서, 방법(400)은 하나 이상의 도판트를 갈륨 나이트라이드 기판(102, 202, 306)에 혼입시키는 단계(408)를 추가로 포함한다.
하나 이상의 도판트를 갈륨 나이트라이드 기판(102, 202, 306)에 혼입시키는 단계(408)는 갈륨 나이트라이드 기판(102, 202, 306) 상에 도핑된 층을 바람직하게는 금속 유기 증기 상 에피택시에 의해 에피택셜하게 침착시키는 것을 포함할 수 있다. 다르게는, 도판트는 갈륨 나이트라이드 기판(102, 202, 306)에 도판트를 임플랜트시킴에 의해 갈륨 나이트라이드 기판(102, 202, 306)으로 혼입될 수 있다.
변형 및 대체는 본 발명의 범위 내에 포함되고, 예컨대 디바이스 실시양태의 상세한 설명이 본 발명의 기판을 함유하지만, 일부 적용에서는 하나 이상의 에피택셜 층의 침착 후에 기판을 제거하는 것이 유리할 수 있음을 주지해야 할 것이다. 기판의 제거는 예컨대 기판에 의한 흡광을 방지하기 위해 365nm 미만의 발광 파장을 갖는 자외선 LED에서, 또는 활성 층이 열 싱크(sink)에 보다 근접하게 위치될 수 있도록 하기 위해 고 파워 디바이스에서 바람직할 수 있다.
기판의 제거는 래핑, 폴리싱, 이온 밀링, 레이저-유도 분해에 의해, 또는 당업계에 공지된 다른 방법에 의해 성취될 수 있다. 기판의 제거 후일지라도, 디바이스는 104 cm-2 미만의 디스로케이션 밀도를 갖고, 틸트 경계가 실질적으로 없는 하나 이상의 에피택셜 층의 특징을 가질 것이다.
다음의 비교 실시예(비교 실시예 1 내지 3)은 실시예(실시예 1 내지 4)와의 비교를 위해 제공된다.
비교 실시예는 본 발명에 대한 종래 기술을 필수적으로 구성하지 않지만, 비교를 목적으로 제공된다.
비교 실시예 1
0.1g의 NH4F 광화제를 0.5인치 직경의 은 캡슐의 바닥에 위치시켰다. 5.0% 개방 면적을 갖는 배플을 캡슐의 중간 위치에 위치시키고, 0.31g의 다결정성 GaN 공급원 물질을 캡슐의 절반 중 상부에 위치시켰다. 그 후, 캡슐을 0.583 인치 직경 스틸 고리와 함께 충전제/밀봉 어셈블리 내에 밀폐시켰다. 캡슐 및 충전제/밀봉 어셈블리를 가스 매니폴드로 이동시키고, 0.99g의 암모니아로 충전시켰다. 다음, 플러그를 캡슐의 개방된 상부 단부에 삽입하고, 냉 용접을 은 캡슐과 은 플러그 사이에 형성시키고, 스틸 고리를 플러그 주위에 두르고, 보강재를 제공하였다. 그 후, 캡슐을 충전제/밀봉 어셈블리에서 제거하고, 제로 스트로크 고압 고온(HPHT) 장치에 삽입하였다. 셀을 약 700℃로 가열하고, 이 온도에서 55시간 동안 유지하고, 온도 구배는 약 85℃로 하였다. 그 후 셀을 냉각시키고, 프레스로부터 제거하였다.
암모니아의 배출 후 캡슐의 개방 시에, 많은 자발적-핵형성된 결정들이 캡슐의 바닥에서 관찰되었다. 0.36mm의 직경의 한 결정을 무작위로 선택하고, 625℃에 서 30분 동안 Ar 중 10% HCl에서 에칭하였다. 어떤 에칭 피트도 관찰되지 않았다. 노출된 c-면 면적은 약 5.3x10-4 cm2였고, 이는 에칭 피트 밀도가 (1/(5.3x10-4 cm2)) 또는 1900 cm-2 미만임을 가리켰다. 대조적으로, 동일한 에칭 처리를 하이드라이드/할라이드 증기 상 에피택시(HVPE)에 의해 성장된 GaN의 200㎛ 두께의 단편에 가하면, 2x107 cm-2의 에칭 피트 밀도가 Ga 면 상에 관찰되었다.
비교 실시예 2
각각 3 내지 4mg의 3개의 시드를 0.10g의 NH4F 광화제와 함께 0.5 인치 직경의 은 캡슐의 바닥에 위치시켰다. 5.0% 개방 면적을 갖는 배플을 캡슐의 중간 위치에 위치시키고, 0.34g의 다결정성 GaN 공급원 물질을 캡슐의 절반 중 상부에 위치시켰다. 그 후, 캡슐을 0.675 인치 직경 스틸 고리와 함께 충전제/밀봉 어셈블리 내에 밀폐시켰다. 캡슐 및 충전제/밀봉 어셈블리를 가스 매니폴드로 이동시키고, 1.03g의 암모니아로 충전시켰다. 다음, 플러그를 캡슐의 개방된 상부 단부에 삽입하고, 냉 용접을 은 캡슐과 은 플러그 사이에 형성시키고, 스틸 고리를 플러그 주위에 두르고, 보강재를 제공하였다. 그 후, 캡슐을 충전제/밀봉 어셈블리에서 제거하고, 제로 스트로크 고압 고온(HPHT) 장치에 삽입하였다. 셀을 약 15℃/분으로 약 500℃로 가열한 후 약 0.046℃/분으로 약 700℃로 가열하고, 나중의 온도에서 6시간 동안 유지하고, 온도 구배는 약 28℃로 하였다. 그 후 셀을 냉각시키고, 프레스로부터 제거하였다.
암모니아의 배출 후 캡슐의 개방 시에, 많은 자발적-핵형성된 결정들이 캡슐의 바닥에서 관찰되었고, 매우 느린 가열 속도에도 불구하고, 자발적-핵형성된 결정 상에서의 성장에 비해 시드 상에서 거의 성장이 일어나지 않았다.
비교 실시예 3
10.4mg의 GaN 시드를 0.04g의 NH4F 광화제와 함께 0.5 인치 직경의 은 캡슐의 바닥에 위치시켰다. 5.0% 개방 면적을 갖는 배플을 캡슐의 중간 위치에 위치시키고, 0.74g의 다결정성 GaN 공급원 물질을 캡슐의 절반 중 상부에 위치시켰다. 그 후, 캡슐을 0.675 인치 직경 스틸 고리와 함께 충전제/밀봉 어셈블리 내에 밀폐시켰다. 캡슐 및 충전제/밀봉 어셈블리를 가스 매니폴드로 이동시키고, 1.14g의 암모니아로 충전시켰다. 다음, 플러그를 캡슐의 개방된 상부 단부에 삽입하고, 냉 용접을 은 캡슐과 은 플러그 사이에 형성시키고, 스틸 고리를 플러그 주위에 두르고, 보강재를 제공하였다. 그 후, 캡슐을 충전제/밀봉 어셈블리에서 제거하고, 제로 스트로크 고압 고온(HPHT) 장치에 삽입하였다. 셀을 약 15℃/분으로 약 500℃로 가열한 후 약 0.05℃/분으로 약 680℃로 가열하고, 나중의 온도에서 53시간 동안 유지하고, 온도 구배는 약 70℃로 하였다. 그 후 셀을 냉각시키고, 프레스로부터 제거하였다.
암모니아의 배출 후 캡슐의 개방 시에, 매우 느린 가열 속도에도 불구하고, 많은 자발적-핵형성된 결정들이 캡슐의 바닥에서 관찰되었다. 시드는 41.7mg의 중량 및 약 2mm의 직경으로, 매우 크게 성장되었다. 그러나, 자발적-핵형성된 결정 의 중량은 시드 중량의 10배를 초과하여 증가하였다.
실시예 1
고-파워 레이저에 의해 19.7mg의 GaN 시드 결정을 관통하여 작은 홀을 드릴링하였다. 35% 개방 면적을 갖는 은 배플로부터 시드를 0.13mm 은 와이어로 매달고, 0.10g의 NH4F 광화제와 함께 0.5 인치 직경의 은 캡슐의 절반 중 하부에 위치시켰다. 0.74g의 다결정성 GaN 공급원 물질을 캡슐의 절반 중 상부에 위치시켰다. 그 후, 캡슐을 0.583 인치 직경 스틸 고리와 함께 충전제/밀봉 어셈블리 내에 밀폐시켰다. 캡슐 및 충전제/밀봉 어셈블리를 가스 매니폴드로 이동시키고, 0.99g의 암모니아로 충전시켰다. 다음, 플러그를 캡슐의 개방된 상부 단부에 삽입하고, 냉 용접을 은 캡슐과 은 플러그 사이에 형성시키고, 스틸 고리를 플러그 주위에 두르고, 보강재를 제공하였다. 그 후, 캡슐을 충전제/밀봉 어셈블리에서 제거하고, 제로 스트로크 고압 고온(HPHT) 장치에 삽입하였다. 유형 K 열전쌍으로 측정 시 캡슐 바닥의 온도가 약 700℃가 되고, 캡슐 절반 중 상부의 온도가 약 660℃가 될 때까지 셀을 약 11℃/분의 속도로 가열하였다. 그 후, 온도 구배 δT가 0으로 감소될 때까지 히터의 절반 중 상부를 통한 전류가 증가되었다. δT=0에서 1시간 동안 유지 후, δT가 약 35℃로 증가될 때까지 캡슐의 절반 중 상부의 온도는 5℃/hr로 감소되었고, 그 온도는 78시간 동안 이 값에서 유지되었다. 그 후 셀을 냉각시키고, 프레스로부터 제거하였다.
암모니아의 배출 후 캡슐의 개방 시에, 시드 중량은 33.4mg으로 증가한 것으로 관찰되었다. 결정은 266nm 여기(주파수-쿼드러플 YAG)를 이용한 광전 발광에 의해 특성규명되었다. 여러 온도에서의 스펙트럼은 도 23에 도시된 바와 같다. 구체적으로 결정 샘플은 5K, 20K, 77K 및 300K의 온도에서의 광발광에 의해 특성규명되었다. 5K 내지 300K 범위의 모든 온도에서, 발광 피크는 3.38 내지 3.45 eV에서 일어났다.
실시예 2
이전의 수행에서 수득된 12.6mg의 GaN 시드 결정을 레이저 드릴링된 홀을 통해 35% 개방 면적을 갖는 은 배플로부터 시드를 0.13mm 은 와이어로 매달고, 0.5 인치 직경의 은 캡슐의 절반 중 하부에 위치시켰다. 0.10g의 NH4F 광화제 및 1.09g의 다결정성 GaN 공급원 물질을 캡슐의 절반 중 상부에 위치시켰다. 그 후, 캡슐을 0.583 인치 직경 스틸 고리와 함께 충전제/밀봉 어셈블리 내에 밀폐시켰다. 캡슐 및 충전제/밀봉 어셈블리를 가스 매니폴드로 이동시키고, 0.95g의 암모니아로 충전시켰다. 다음, 플러그를 캡슐의 개방된 상부 단부에 삽입하고, 냉 용접을 은 캡슐과 은 플러그 사이에 형성시키고, 스틸 고리를 플러그 주위에 두르고, 보강재를 제공하였다. 그 후, 캡슐을 충전제/밀봉 어셈블리에서 제거하고, 제로 스트로크 고압 고온(HPHT) 장치에 삽입하였다. 유형 K 열전쌍으로 측정 시 캡슐 바닥의 온도가 약 700℃가 되고, 캡슐 절반 중 상부의 온도가 약 640℃가 될 때까지 셀을 약 11℃/분의 속도로 가열하였다. 그 후, 온도 구배 δT가 0으로 감소될 때까지 히터의 절반 중 상부를 통한 전류가 증가되었다. δT=0에서 1시간 동안 유지 후, δT가 약 50℃로 증가될 때까지 캡슐의 절반 중 상부의 온도는 5℃/hr로 감소되었고, 그 온도는 98시간 동안 이 값에서 유지되었다. 그 후 셀을 냉각시키고, 프레스로부터 제거하였다.
암모니아의 배출 후 캡슐의 개방 시에, 시드는 24.3mg의 중량으로 성장되었다. 그 후, 결정은 625℃에서 30분 동안 Ar 중 10% HCl에서 에칭되었다. 약 106 cm-2의 에칭 피트 밀도를 갖는 에칭 피트의 일부가 시드의 영역 위의 c-면 상에서 관찰되었다. 그러나, 시드에 대해 측방향으로 성장된 영역은 에칭 피트가 없었다. 측방향으로 성장된 GaN의 면적은 약 3.2x10-2 cm2였고, 이는 에칭 피트 밀도가 (1/3.2x10-2 cm2) 또는 32 cm-2 미만임을 가리켰다.
실시예 3
이전의 수행에서 수득된 48.4mg 및 36.6mg의 GaN 시드 결정을 레이저 드릴링된 홀을 통해 35% 개방 면적을 갖는 은 배플로부터 시드를 0.13mm 은 와이어로 매달고, 0.5 인치 직경의 은 캡슐의 절반 중 하부에 위치시켰다. 0.10g의 NH4F 광화제 및 1.03g의 다결정성 GaN 공급원 물질을 캡슐의 절반 중 상부에 위치시켰다. 그 후, 캡슐을 0.583 인치 직경 스틸 고리와 함께 충전제/밀봉 어셈블리 내에 밀폐시켰다. 캡슐 및 충전제/밀봉 어셈블리를 가스 매니폴드로 이동시키고, 1.08g의 암모니아로 충전시켰다. 다음, 플러그를 캡슐의 개방된 상부 단부에 삽입하고, 냉 용접을 은 캡슐과 은 플러그 사이에 형성시키고, 스틸 고리를 플러그 주위에 두르고, 보강재를 제공하였다. 그 후, 캡슐을 충전제/밀봉 어셈블리에서 제거하고, 제로 스트로크 고압 고온(HPHT) 장치에 삽입하였다. 유형 K 열전쌍으로 측정 시 캡슐 바닥의 온도가 약 700℃가 되고, 캡슐 절반 중 상부의 온도가 약 642℃가 될 때까지 셀을 약 11℃/분의 속도로 가열하였다. 그 후, 온도 구배 δT가 0으로 감소될 때까지 히터의 절반 중 상부를 통한 전류가 증가되었다. δT=0에서 1시간 동안 유지 후, δT가 약 30℃로 증가될 때까지 캡슐의 절반 중 상부의 온도는 5℃/hr로 감소되었고, 그 온도는 100시간 동안 이 값에서 유지되었다. 그 후 셀을 냉각시키고, 프레스로부터 제거하였다.
암모니아의 배출 후 캡슐의 개방 시에, 시드는 219.8mg의 중량으로 성장되었다. 두 결정 중 보다 작은 것으로부터 단편을 깨서 수득하고, 이를 분석을 위해 선택하였다. 이 결정의 광 투과 스팩트럼을 Cary 500i 분광계를 이용하여 측정하였다. 투과율은 적색(700cm-1) 내지 청색(465 cm-1) 범위의 파장에 대해서 60% 보다 컸다.
GaN에 대한 굴절률(문헌[G Yu et al., Applied Physics Letters 70, 3209 (1997)]) 및 결정의 두께(0.206mm)에 기초하여, 광학적 흡광 계수는 동일 파장 범위에 대해 5cm-1 미만이었다. 결정은 핫-포인트 프로브 측정에 의해 n-형 전기 전도성을 가지는 것으로 측정되었다. 그 후, 결정은 625℃에서 30분 동안 Ar 중 10% HCl에서 에칭되었다. 전체 결정은 에칭 피트가 없었다. 결정의 c-면의 면적은 약 4.4x10-2 cm2였고, 이는 에칭 피트 밀도가 (1/4.4x10-2 cm2) 또는 23 cm-2 미만임을 가리켰다.
실시예 4
이전의 수행에서 수득된 25.3mg의 GaN 시드 결정을 레이저 드릴링된 홀을 통해 35% 개방 면적을 갖는 은 배플로부터 시드를 0.13mm 은 와이어로 매달고, 0.5 인치 직경의 은 캡슐의 절반 중 하부에 위치시켰다. 0.10g의 NH4F 광화제 및 0.98g의 다결정성 GaN 공급원 물질을 캡슐의 절반 중 상부에 위치시켰다. 그 후, 캡슐을 0.583 인치 직경 스틸 고리와 함께 충전제/밀봉 어셈블리 내에 밀폐시켰다. 캡슐 및 충전제/밀봉 어셈블리를 가스 매니폴드로 이동시키고, 1.07g의 암모니아로 충전시켰다. 다음, 플러그를 캡슐의 개방된 상부 단부에 삽입하고, 냉 용접을 은 캡슐과 은 플러그 사이에 형성시키고, 스틸 고리를 플러그 주위에 두르고, 보강재를 제공하였다. 그 후, 캡슐을 충전제/밀봉 어셈블리에서 제거하고, 제로 스트로크 고압 고온(HPHT) 장치에 삽입하였다. 유형 K 열전쌍으로 측정 시 캡슐 바닥의 온도가 약 700℃가 되고, 캡슐 절반 중 상부의 온도가 약 648℃가 될 때까지 셀을 약 11℃/분의 속도로 가열하였다. 그 후, 온도 구배 δT가 3℃로 감소될 때까지 히터의 절반 중 상부를 통한 전류가 증가되었다. δT=3℃에서 1시간 동안 유지 후, δT가 약 30℃로 증가될 때까지 캡슐의 절반 중 상부의 온도는 5℃/hr로 감소되었고, δT가 약 60℃로 증가될 때까지 2.5℃/hr로 추가로 감소되었고, 그 온도는 20시간 동안 이 값에서 유지되었다. 그 후 셀을 냉각시키고, 프레스로부터 제거하였다.
암모니아의 배출 후 캡슐의 개방 시에, 시드는 40.2mg의 중량으로 성장되었다. 그 후, 결정은 30분 동안 50% HNO3에서 에칭되었다. 에칭 피트의 열(row)이 시드와 새롭게 측방향으로 성장된 물질과의 사이의 계면 위의 c-면 상에서 관찰되었다. 그러나, 새롭게 성장된 GaN의 나머지 영역은 에칭 피트가 없었다. 피트가 없는 새롭게 성장된 GaN의 면적은 약 6.9x10-2 cm2였고, 이는 에칭 피트 밀도가 (1/6.9x10-2 cm2) 또는 14 cm-2 미만임을 가리켰다.
실시예 5
HVPE에 의해 성장된 13.5mg의 GaN 시드 결정을 레이저 드릴링된 홀을 통해 35% 개방 면적을 갖는 은 배플로부터 시드를 0.13mm 은 와이어로 매달고, 0.5 인치 직경의 은 캡슐의 절반 중 하부에 위치시켰다. 0.10g의 NH4F 광화제, 0.03g의 CoF2 및 0.30g의 다결정성 GaN 공급원 물질을 캡슐의 절반 중 상부에 위치시켰다. 그 후, 캡슐을 0.583 인치 직경 스틸 고리와 함께 충전제/밀봉 어셈블리 내에 밀폐시켰다. 캡슐 및 충전제/밀봉 어셈블리를 가스 매니폴드로 이동시키고, 1.01g의 암모니아로 충전시켰다. 다음, 플러그를 캡슐의 개방된 상부 단부에 삽입하고, 냉 용접을 은 캡슐과 은 플러그 사이에 형성시키고, 스틸 고리를 플러그 주위에 두르고, 보강재를 제공하였다. 그 후, 캡슐을 충전제/밀봉 어셈블리에서 제거하고, 제로 스트로크 고압 고온(HPHT) 장치에 삽입하였다. 유형 K 열전쌍으로 측정 시 캡슐 바닥의 온도가 약 700℃가 되고, 캡슐 절반 중 상부의 온도가 약 634℃가 될 때까지 셀을 약 11℃/분의 속도로 가열하였다. 그 후, 온도 구배 δT가 3℃로 감소될 때까지 히터의 절반 중 상부를 통한 전류가 증가되었고, 그 온도는 10시간 동안 이 값에서 유지되었다. 그 후 셀을 냉각시키고, 프레스로부터 제거하였다.
암모니아의 배출 후 캡슐의 개방 시에, 시드 상에서 성장된 결정은 약 10.3mg의 중량이었다. 결정은 소면 및 증가된 두께(0.7mm)를 포함하는 성장의 명확한 증거를 보였고, 공칭적으로 비도핑된 결정 보다 현저하게 어두운 색을 보였다. 중량에서의 감소는 적어도 부분적으로나마 프로필의 개시 부분 동안 시드의 에칭에 기인한 것이고, 시드는 부가적으로 부분적 쪼개짐을 겪어 직경이 감소될 수 있다. 세척 후, 공-도핑된 GaN 결정은 약 0.02 cm2의 전극 면적을 갖고 액체 Ga-In 합금으로 젖어 있는 두 단편의 In 호일 사이에 샌드위치되었다. 결정을 가로지르는 전기 저항은 임의 극성(either polarity)의 실온에서 약 1,050 MΩ인 것으로 밝혀졌고, 이는 약 3x108 Ω-cm의 저항에 상응한다. 약 105 Ω-cm 보다 큰 저항을 갖는 GaN은 반-절연성으로 여겨진다.
GaN 결정의 성장 속도는 실질적으로 5㎛/hr 초과인 것으로 밝혀졌다.
본 발명의 GaN 결정 물질을 형성하기 위한 개선된 방법은 보다 큰 고 품질의 GaN 결정의 성장을 가능케한다. 이런 개선된 GaN 결정은 개선된 효율, 신뢰성, 수율, 고 파워 성능, 파괴 전압 및 감소된 암 전류 및 노이즈를 갖는 보다 우수한 성능의 전자 및 광전자 디바이스의 제조를 가능케 한다.
본 발명의 특정 특정만이 본원에 설명되고 기술되어졌지만, 많은 변형 및 변화가 당업자에 의해 일어날 것이다. 그러므로, 첨부된 청구범위는 본 발명의 진정 한 정신 내에 포함되는 이런 모든 변형 및 변화를 포함하는 것을 의도함을 이해할 것이다.

Claims (61)

  1. 최대 치수가 2mm 이상이고, 디스로케이션 밀도(dislocation density)가 104 cm-2 미만이고, X-선 회절에 의해 검출가능하거나 서로 1mm 미만으로 분리되어 있는 틸트 경계(tilt boundary)를 갖지 않고, 산소 불순물 수준이 1019cm-3 미만인 GaN 단결정(single crystal)으로서, 상기 단결정은 보울 및 인곳 중 하나인 GaN 단결정.
  2. 제 1 항에 있어서,
    GaN 단결정이 단일 시드(seed) 또는 핵으로부터 성장되는, GaN 단결정.
  3. 제 1 항에 있어서,
    광학적 흡광 계수가 465 내지 700nm의 파장에서 100cm-1 미만인, GaN 단결정.
  4. 제 1 항에 있어서,
    광학적 흡광 계수가 465 내지 700nm의 파장에서 5cm-1 미만인, GaN 단결정.
  5. 제 1 항에 있어서,
    3175cm-1 부근에서 단위 두께 당 흡광도가 0.01cm-1를 초과하는 적외선 흡광 피크를 갖는, GaN 단결정.
  6. 제 1 항에 있어서,
    0.04 내지 1ppm의 불소를 함유하는, GaN 단결정.
  7. 제 1 항에 있어서,
    광학적 흡광 계수가 465 내지 700nm의 파장에서 100cm-1 미만인 n-형 반도체 물질을 포함하는, GaN 단결정.
  8. 제 1 항에 있어서,
    300K의 결정 온도에서 3.38 내지 3.41eV의 광자 에너지에 피크를 나타내는 광발광 스펙트럼을 갖는 GaN 단결정.
  9. 제 1 항에 있어서,
    n-형, 반(semi)-절연형 및 p-형 중 하나인, GaN 단결정.
  10. 제 1 항에 있어서,
    1015 내지 1021 cm-3 수준으로 적어도 도판트(dopant)를 추가로 포함하는, GaN 단결정.
  11. 제 1 항에 있어서,
    자성, 발광성 또는 이들 모두를 나타내는, GaN 단결정.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제 1 항 내지 제 11 항 중 어느 한 항에 청구된 GaN 단결정, 및 상기 GaN 단결정 상에 배치된 하나 이상의 반도체 층 또는 부분 층을 포함하는 반도체로서,
    상기 반도체 층 또는 부분 층이, a) AlxInyGa1-x-yN(이때, 0≤x≤1, 0≤y≤1 및 0≤x+y≤1이다); b) Ga1-x-yAlxInyN1-z-wPzAsw(이때, 0≤x,y,z,w≤1, 0≤x+y≤1, 및 0≤z+w≤1이다); c) AlxGa1-xN(이때, 0≤x≤1이다); 및 d) InyGa1-yN(이때, 0≤y≤1이다) 중 하나 이상인,
    반도체.
  22. 삭제
  23. 제 1 항 내지 제 11 항 중 어느 한 항에 청구된 GaN 단결정을 함유하는 전자 디바이스(device)로서,
    발광 다이오드, 레이저 다이오드, 광검출기, 애벌랜치(avalanche) 광다이오드, 캐스코드(cascode) 스위치, 트랜지스터, 정류기, 사이리스터(thyristor), 쇼트키(schottky) 정류기, 사이리스터 고-전자 이동성 트랜지스터(HEMT), 금속 반도체 전계 효과 트랜지스터(MESFET), 금속 산화물 전계 효과 트랜지스터(MOSFET), 파워 금속 산화물 반도체 전계 효과 트랜지스터(파워 MOSFET), 파워 금속 절연체 반도체 전계 효과 트랜지스터(파워 MISFET), 양극성 접합 트랜지스터(BJT), 금속 절연체 전계 효과 트랜지스터(MISFET), 헤테로접합 양극성 트랜지스터(HBT), 파워 절연 게이트 양극성 트랜지스터(파워 IGBT), 파워 수직 접합 전계 효과 트랜지스터(파워 수직 JFET), 내부 서브밴드 방사제(emitter), 양자 웰(well) 적외선 광검출기(QWIP), 양자 도트(dot) 적외선 광검출기(QDIP) 및 이들의 조합물로 구성된 군에서 선택되는, 전자 디바이스.
  24. GaN으로 이루어진 단결정 기판 상에 배치된 하나 이상의 에피택셜(epitaxial) 반도체 활성 영역을 포함하는 전자 디바이스로서,
    단결정 기판의 최대 치수가 2mm 이상이고, 디스로케이션 밀도가 104 cm-2 미만이며, 산소 불순물 수준이 1019cm-3 미만이고, 단결정 기판이 X-선 회절에 의해 검출가능하거나 서로 1mm 미만으로 분리되어 있는 틸트 경계를 갖지 않고, 상기 단결정이 보울 및 인곳 중 하나인, 전자 디바이스.
  25. 제 24 항에 있어서,
    측방향 치수가 100㎛ 이상인, 전자 디바이스.
  26. 제 24 항 또는 제 25 항에 있어서,
    기판이 하기 특성 중 하나 이상을 갖는, 전자 디바이스:
    700 내지 465nm의 파장에서 5cm-1 미만의 흡광 계수;
    100cm2/V-s 초과의 캐리어 이동도;
    0.005% 미만의 변형률(strain);
    0.05 내지 5mm의 두께;
    1x1019 cm-3 미만의 캐리어 농도;
    700 내지 465nm의 파장에서 100 cm-1 미만의 광학적 흡광 계수;
    0.04 내지 1ppm의 농도의 불소; 및
    3050 내지 3300 cm-1 범위에서 단위 두께 당 흡광도가 0.01 내지 200 cm-1인 하나 이상의 적외선 흡광 피크.
  27. 제 24 항 또는 제 25 항에 있어서,
    기판이, 10Ω-cm 미만의 전기 저항을 갖는 n-형 기판; 100Ω-cm 미만의 전기 저항을 갖는 p-형 기판; 및 105Ω-cm 초과의 전기 저항을 갖는 반-절연형 GaN 기판 중 하나인, 전자 디바이스.
  28. 제 24 항 또는 제 25 항에 있어서,
    반도체 활성 영역이 전자기 스펙트럼의 자외선 내지 적색 범위에서 발광하는, 전자 디바이스.
  29. 제 24 항 또는 제 25 항에 있어서,
    반도체 활성 영역이, AlwInxGa1-w-xN(이때, 0≤w,x,w+x<1이다); AlcIndGa1-c-dN/AleInfGa1-e-fN(이때, 0≤c,d,e,f,c+d,e+f≤1이다); 및 IndGa1-dN/InfGa1-fN(이때, 0≤d≤f이다) 중 하나인, 전자 디바이스.
  30. 제 24 항 또는 제 25 항에 있어서,
    반도체 활성 영역이 기판 상에 직접 배치되어 있는, 전자 디바이스.
  31. 제 24 항 또는 제 25 항에 있어서,
    반도체 활성 영역이, 두께가 2 내지 500nm인 단일 도핑된 층을 포함하는, 전자 디바이스.
  32. 제 24 항 또는 제 25 항에 있어서,
    반도체 활성 영역이 AlcIndGa1-c-dN의 조성을 갖는 제 1 교대(alternating) 층 및 AleInfGa1-e-fN(이때, 0≤c,d,e,f,c+d,e+f<1이다)의 조성을 갖는 제 2 교대 층을 갖는 다중 양자 웰을 형성하는 복수의 교대 층을 포함하고, 이때 각 교대 층의 두께가 0.5 내지 50nm인, 전자 디바이스.
  33. 제 24 항 또는 제 25 항에 있어서,
    반도체 활성 영역이 AlcIndGa1-c-dN(이때, 0≤c,d,c+d<1이다)의 조성을 갖는 복수의 층을 포함하고, 이때 각 활성 층이 중(heavily)-도핑 p+/n+ 터널 접합에 의해 분리되어 있는, 전자 디바이스.
  34. 제 24 항 또는 제 25 항에 있어서,
    p-AlyInzGa1-y-zN(이때, 0≤y,z,y+z<1이다)을 포함하고 활성 층보다 더 큰 밴드 갭을 갖는 제 1 피복(cladding) 층; 및
    n-GaN 및 n-AluInvGa1-u-vN(이때, 0≤u,v,u+v<1이다) 중 하나를 포함하고 활성 층보다 더 큰 밴드 갭을 갖는 제 2 피복 층을 추가로 포함하는, 전자 디바이스.
  35. 제 24 항 또는 제 25 항에 있어서,
    반도체 활성 영역이 기판 상에 배치된 완충 층을 포함하는, 전자 디바이스.
  36. 제 24 항 또는 제 25 항에 있어서,
    하나 이상의 반도체 활성 영역이 도광(light-guiding) 층을 추가로 포함하는, 전자 디바이스.
  37. 제 24 항 또는 제 25 항에 있어서,
    하나 이상의 반도체 활성 영역이 기판 상에 배치된 접촉 층을 포함하는, 전자 디바이스.
  38. 제 24 항 또는 제 25 항에 있어서,
    하나 이상의 반도체 활성 영역이 기판 상에 배치된 채널 층을 포함하는, 전자 디바이스.
  39. 제 24 항 또는 제 25 항에 있어서,
    하나 이상의 반도체 활성 영역이 기판 상에 배치된 서브콜렉터(subcollector) 층을 포함하는, 전자 디바이스.
  40. 제 24 항 또는 제 25 항에 있어서,
    하나 이상의 반도체 활성 영역이, 전압 차단 층; 전압 차단 층 상에 배치된 p-형 채널 층; 및 p-형 채널 층 상에 배치된 n-형 공급원 층을 포함하는, 전자 디바이스.
  41. 제 24 항 또는 제 25 항에 있어서,
    하나 이상의 반도체 층이, 전압 차단 층 상에 및 그 내부에 배치된 중-도핑 p-형 베이스 층; 중-도핑 p-형 베이스 층 상에 배치된 경(lightly)-도핑 p-형 베이스 층; 및 경-도핑 p-형 베이스 층 상에 및 그 내부에 배치된 n-형 에미터(emitter) 층을 추가로 포함하는, 전자 디바이스.
  42. 제 24 항 또는 제 25 항에 있어서,
    하나 이상의 반도체 층이 전압 차단 층을 포함하는, 전자 디바이스.
  43. 제 24 항 또는 제 25 항에 있어서,
    하나 이상의 반도체 층이, 전압 차단 층 상에 배치된 공급원 층; 및 전압 차단 층 상에 및 공급원 층 측면에 배치된 게이트 층을 추가로 포함하는, 전자 디바이스.
  44. 제 24 항 또는 제 25 항에 있어서,
    공급원 층 상에 배치된 공급원 접점; 및 게이트 층 상에 배치된 게이트 접점을 추가로 포함하는, 전자 디바이스.
  45. 제 24 항 또는 제 25 항에 있어서,
    발광 다이오드, 레이저 다이오드, 광검출기, 애벌랜치 광다이오드, 트랜지스터, 정류기, 쇼트키 정류기, 캐스코드 스위치, 사이리스터 고-전자 이동성 트랜지스터(HEMT), 금속 반도체 전계 효과 트랜지스터(MESFET), 금속 산화물 전계 효과 트랜지스터(MOSFET), 파워 금속 산화물 반도체 전계 효과 트랜지스터(파워 MOSFET), 파워 금속 절연체 반도체 전계 효과 트랜지스터(파워 MISFET), 양극성 접합 트랜지스터(BJT), 금속 절연체 전계 효과 트랜지스터(MISFET), 헤테로접합 양극성 트랜지스터(HBT), 파워 절연 게이트 양극성 트랜지스터(파워 IGBT), 파워 수직 접합 전계 효과 트랜지스터(파워 수직 JFET), 및 고-전자 이동성 트랜지스터(HEMT) 어레이 및 이들의 조합물 중 하나인, 전자 디바이스.
  46. 제 24 항 또는 제 25 항에 있어서,
    하나 이상의 반도체 층이, 전압 차단 층 내에 배치된 매립(buried) 게이트 층; 및
    전압 차단 층 상에 및 그 내부에, 및 매립 게이트 층 측면에 배치된 전계 정지 층을 추가로 포함하는, 전자 디바이스.
  47. 제 24 항 또는 제 25 항에 있어서,
    하나 이상의 반도체 층이, 매립 게이트 층 상에 배치된 웰 층; 웰 층 내에 및 전계 정지 층 측면에 배치된 공급원 층; 및 웰 층 내에 및 전계 정지 층 측면에 배치된 드레인(drain) 층을 추가로 포함하는, 전자 디바이스.
  48. GaN 단결정으로 이루어진 기판 상에 하나 이상의 반도체 활성 층을 형성하는 단계를 포함하는, 호모에피택셜 갈륨 나이트라이드계 전자 디바이스의 제조 방법으로서,
    이때, 기판의 최대 치수가 2mm 이상이고, 디스로케이션 밀도가 104 cm-2 미만이며, 산소 불순물 수준이 1019cm-3 미만이고, 기판이 X-선 회절에 의해 검출가능하거나 서로 1mm 미만으로 분리되어 있는 틸트 경계를 갖지 않고, 상기 단결정이 보울 및 인곳 중 하나인, 방법.
  49. 제 48 항에 있어서,
    형성 단계가 분자 빔 에피택시(MBE), 하이드라이드 증기 상 에피택시(HVPE) 및 금속유기 증기 상 에피택시(MOVPE) 중 하나 이상을 포함하는, 방법.
  50. 제 48 항 또는 제 49 항에 있어서,
    형성 단계가 트라이메틸갈륨(Ga(CH3)3), 트라이메틸알루미늄(Al(CH3)3) 및 트라이메틸 인듐(In(CH3)3)으로 구성된 군에서 선택된 하나 이상의 유기금속 전구체를 제공하는 단계를 포함하는, 방법.
  51. 제 48 항 또는 제 49 항에 있어서,
    하나 이상의 반도체 활성 층 상에 전기접점을 형성하는 단계를 추가로 포함하고,
    이때, 상기 전기접점이 Ni, Ni/Au, Ti/Al, Pd, Pt, Au, Ag, Cu, Al, Sn, In, Cr, Ti, Sc, Zr, Ta, W, Ni, Hf, Mo, P, As, 희토류 금속, 이들의 조합물 및 이들의 산화물로 구성된 군에서 선택된 물질 하나 이상을 포함하는, 방법.
  52. 제 48 항 또는 제 49 항에 있어서,
    n-GaN, n-AluInvGa1-u-vN, p-AlyInzGa1-y-zN, p-GaN, 및 이들의 조합물(이때, 0≤u,v,y,z,u+v,y+z<1이다) 중 하나 이상을 포함하는 피복 층의 침착 단계를 추가로 포함하고, 이때 활성 층의 밴드 갭이 피복 층의 밴드 갭보다 작은, 방법.
  53. 삭제
  54. 삭제
  55. 삭제
  56. 삭제
  57. 삭제
  58. 삭제
  59. 삭제
  60. 삭제
  61. 삭제
KR1020057012173A 2002-12-27 2003-12-22 갈륨 나이트라이드 결정, 호모에피택셜 갈륨나이트라이드계 디바이스 및 이들의 제조 방법 Expired - Fee Related KR101293352B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US10/329,982 2002-12-27
US10/329,982 US8089097B2 (en) 2002-12-27 2002-12-27 Homoepitaxial gallium-nitride-based electronic devices and method for producing same
US10/329,981 2002-12-27
US10/329,981 US7098487B2 (en) 2002-12-27 2002-12-27 Gallium nitride crystal and method of making same
PCT/US2003/041255 WO2004061923A1 (en) 2002-12-27 2003-12-22 Gallium nitride crystal, homoepitaxial gallium-nitride-based devices and method for producing same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020127015773A Division KR101284932B1 (ko) 2002-12-27 2003-12-22 갈륨 나이트라이드 결정, 호모에피택셜 갈륨 나이트라이드계 디바이스 및 이들의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050087871A KR20050087871A (ko) 2005-08-31
KR101293352B1 true KR101293352B1 (ko) 2013-08-05

Family

ID=32716862

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020127015773A Expired - Fee Related KR101284932B1 (ko) 2002-12-27 2003-12-22 갈륨 나이트라이드 결정, 호모에피택셜 갈륨 나이트라이드계 디바이스 및 이들의 제조 방법
KR1020057012173A Expired - Fee Related KR101293352B1 (ko) 2002-12-27 2003-12-22 갈륨 나이트라이드 결정, 호모에피택셜 갈륨나이트라이드계 디바이스 및 이들의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020127015773A Expired - Fee Related KR101284932B1 (ko) 2002-12-27 2003-12-22 갈륨 나이트라이드 결정, 호모에피택셜 갈륨 나이트라이드계 디바이스 및 이들의 제조 방법

Country Status (5)

Country Link
EP (2) EP1579486B1 (ko)
JP (2) JP5159023B2 (ko)
KR (2) KR101284932B1 (ko)
AU (1) AU2003299899A1 (ko)
WO (1) WO2004061923A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099518B1 (en) 2014-02-04 2015-08-04 Triquint Semiconductor, Inc. Electrostatic discharge protection device

Families Citing this family (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638815B2 (en) * 2002-12-27 2009-12-29 Momentive Performance Materials Inc. Crystalline composition, wafer, and semi-conductor structure
US9279193B2 (en) * 2002-12-27 2016-03-08 Momentive Performance Materials Inc. Method of making a gallium nitride crystalline composition having a low dislocation density
US8357945B2 (en) * 2002-12-27 2013-01-22 Momentive Performance Materials Inc. Gallium nitride crystal and method of making same
US7786503B2 (en) * 2002-12-27 2010-08-31 Momentive Performance Materials Inc. Gallium nitride crystals and wafers and method of making
JP4579294B2 (ja) * 2004-06-11 2010-11-10 アンモノ・スプウカ・ジ・オグラニチョノン・オドポヴィエドニアウノシツィオン 第１３族元素窒化物の層から製造される高電子移動度トランジスタ（ｈｅｍｔ）およびその製造方法
JP4608970B2 (ja) * 2004-07-01 2011-01-12 住友電気工業株式会社 窒化物単結晶の製造方法
US8142566B2 (en) 2004-08-06 2012-03-27 Mitsubishi Chemical Corporation Method for producing Ga-containing nitride semiconductor single crystal of BxAlyGazIn1-x-y-zNsPtAs1-s-t (0<=x<=1, 0<=y<1, 0<z<=1, 0<s<=1 and 0<=t<1) on a substrate
US7339255B2 (en) * 2004-08-24 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device having bidirectionally inclined toward <1-100> and <11-20> relative to {0001} crystal planes
TWI375994B (en) * 2004-09-01 2012-11-01 Sumitomo Electric Industries Epitaxial substrate and semiconductor element
JP2006100801A (ja) * 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子
DE102004048454B4 (de) 2004-10-05 2008-02-07 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung von Gruppe-III-Nitrid-Volumenkristallen oder-Kristallschichten aus Metallschmelzen
DE102004048453A1 (de) * 2004-10-05 2006-04-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Erhöhung des Umsatzes von Gruppe-III-Metall zu Gruppe-III-Nitrid in einer Gruppe-III-haltigen Metallschmelze
EP1864338A4 (en) * 2005-02-04 2010-01-20 Seoul Opto Device Co Ltd LIGHT-EMITTING COMPONENT WITH SEVERAL LIGHT-EMITTING CELLS AND MANUFACTURING METHOD THEREFOR
JP4917319B2 (ja) * 2005-02-07 2012-04-18 パナソニック株式会社 トランジスタ
EP1758171A4 (en) 2005-03-04 2009-04-29 Sumitomo Electric Industries VERTICAL GALLIUM NITRIDE SEMICONDUCTOR ELEMENT AND EPITACTIC SUBSTRATE
JP4984557B2 (ja) * 2005-03-04 2012-07-25 住友電気工業株式会社 縦型窒化ガリウム半導体装置を作製する方法、エピタキシャル基板を作製する方法
JP2006295126A (ja) * 2005-03-15 2006-10-26 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子およびエピタキシャル基板
US7465967B2 (en) 2005-03-15 2008-12-16 Cree, Inc. Group III nitride field effect transistors (FETS) capable of withstanding high temperature reverse bias test conditions
US7626217B2 (en) 2005-04-11 2009-12-01 Cree, Inc. Composite substrates of conductive and insulating or semi-insulating group III-nitrides for group III-nitride devices
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
GB2425653A (en) * 2005-04-28 2006-11-01 Sharp Kk Manufacture of group III-nitride semiconductor
JP4920298B2 (ja) 2005-04-28 2012-04-18 シャープ株式会社 半導体発光デバイスおよび半導体デバイスの製造方法
JP4904716B2 (ja) * 2005-05-09 2012-03-28 住友電気工業株式会社 縦型トランジスタ
JP4788875B2 (ja) * 2005-05-09 2011-10-05 独立行政法人物質・材料研究機構 希土類等の付活剤を添加した蛍光発光特性を有する窒化ホウ素結晶とその製造方法及び窒化ホウ素蛍光体
JP4792814B2 (ja) * 2005-05-26 2011-10-12 住友電気工業株式会社 高電子移動度トランジスタ、電界効果トランジスタ、エピタキシャル基板、エピタキシャル基板を作製する方法およびｉｉｉ族窒化物系トランジスタを作製する方法
US9331192B2 (en) 2005-06-29 2016-05-03 Cree, Inc. Low dislocation density group III nitride layers on silicon carbide substrates and methods of making the same
WO2007008198A1 (en) * 2005-07-08 2007-01-18 The Regents Of The University Of California Method for growing group iii-nitride crystals in supercritical ammonia using an autoclave
JP4720441B2 (ja) 2005-11-02 2011-07-13 日立電線株式会社 青色発光ダイオード用ＧａＮ基板
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
JP2007169075A (ja) * 2005-12-19 2007-07-05 Nippon Kasei Chem Co Ltd 窒化物含有成型体及び単結晶窒化物の製造方法
EP1981093A4 (en) * 2006-01-20 2011-10-05 Panasonic Corp SEMICONDUCTOR ELECTROLUMINESCENT ELEMENT, GROUP III NITRIDE SEMICONDUCTOR SUBSTRATE, AND METHOD FOR MANUFACTURING SUCH GROUP III NITRIDE SEMICONDUCTOR SUBSTRATE
JP4301251B2 (ja) * 2006-02-15 2009-07-22 住友電気工業株式会社 ＧａＮ結晶基板
US20070215034A1 (en) * 2006-03-14 2007-09-20 Hirokazu Iwata Crystal preparing device, crystal preparing method, and crystal
US8253221B2 (en) 2007-09-19 2012-08-28 The Regents Of The University Of California Gallium nitride bulk crystals and their growth method
JP4857883B2 (ja) * 2006-04-18 2012-01-18 三菱化学株式会社 窒化物半導体発光素子
JP5307975B2 (ja) * 2006-04-21 2013-10-02 日立電線株式会社 窒化物系半導体自立基板及び窒化物系半導体発光デバイス用エピタキシャル基板
JP5480624B2 (ja) * 2006-10-08 2014-04-23 モーメンティブ・パフォーマンス・マテリアルズ・インク 窒化物結晶の形成方法
WO2008047637A1 (fr) * 2006-10-16 2008-04-24 Mitsubishi Chemical Corporation Procédé de fabrication d'un semiconducteur à base de nitrure, agent d'augmentation de la vitesse de croissance cristalline, monocristal de nitrure, tranche et dispositif
KR101172364B1 (ko) * 2006-11-02 2012-08-08 삼성코닝정밀소재 주식회사 질화갈륨 단결정 기판 및 표면 가공방법
JP4531071B2 (ja) 2007-02-20 2010-08-25 富士通株式会社 化合物半導体装置
JP5191221B2 (ja) * 2007-02-23 2013-05-08 株式会社エヌ・ティ・ティ・ドコモ 低温受信増幅器
JP4821007B2 (ja) * 2007-03-14 2011-11-24 国立大学法人大阪大学 Ｉｉｉ族元素窒化物結晶の製造方法およびｉｉｉ族元素窒化物結晶
US7501670B2 (en) * 2007-03-20 2009-03-10 Velox Semiconductor Corporation Cascode circuit employing a depletion-mode, GaN-based FET
JP5580965B2 (ja) * 2007-04-06 2014-08-27 日本オクラロ株式会社 窒化物半導体レーザ装置
JP2008297191A (ja) * 2007-05-02 2008-12-11 Sumitomo Electric Ind Ltd 窒化ガリウム基板及び窒化ガリウム層の形成方法
US20080272377A1 (en) * 2007-05-02 2008-11-06 Sumitomo Electric Industries, Ltd. Gallium Nitride Substrate and Gallium Nitride Film Deposition Method
JP5228441B2 (ja) * 2007-10-29 2013-07-03 三菱化学株式会社 集積型発光源およびその製造方法
JP5228442B2 (ja) * 2007-10-29 2013-07-03 三菱化学株式会社 集積型発光源およびその製造方法
JP2009111100A (ja) * 2007-10-29 2009-05-21 Mitsubishi Chemicals Corp 集積型発光源およびその製造方法
JP2009111099A (ja) * 2007-10-29 2009-05-21 Mitsubishi Chemicals Corp 集積型発光源およびその製造方法
JP5241855B2 (ja) * 2008-02-25 2013-07-17 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物ウエハを製造する方法およびｉｉｉ族窒化物ウエハ
JP5431359B2 (ja) 2008-06-04 2014-03-05 シックスポイント マテリアルズ， インコーポレイテッド 最初のｉｉｉ族−窒化物種晶からの熱アンモニア成長による改善された結晶性のｉｉｉ族−窒化物結晶を生成するための方法
JP5631746B2 (ja) 2008-06-04 2014-11-26 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物結晶を成長させるための高圧ベッセル、ならびに高圧ベッセルおよびｉｉｉ族窒化物結晶を用いてｉｉｉ族窒化物結晶を成長させる方法
US9157167B1 (en) 2008-06-05 2015-10-13 Soraa, Inc. High pressure apparatus and method for nitride crystal growth
JP5377521B2 (ja) 2008-06-12 2013-12-25 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物ウェハーを試験する方法および試験データを伴うｉｉｉ族窒化物ウェハー
JP2011530471A (ja) * 2008-08-07 2011-12-22 ソラア インコーポレーテッド 大規模アンモノサーマル法による窒化ガリウムボウルの製造方法
JP2010109326A (ja) * 2008-09-30 2010-05-13 Ngk Insulators Ltd 受光素子および受光素子の作製方法
JP5521132B2 (ja) * 2008-10-20 2014-06-11 住友電気工業株式会社 ダイヤモンド電子素子
US8852341B2 (en) 2008-11-24 2014-10-07 Sixpoint Materials, Inc. Methods for producing GaN nutrient for ammonothermal growth
US9543392B1 (en) 2008-12-12 2017-01-10 Soraa, Inc. Transparent group III metal nitride and method of manufacture
US8878230B2 (en) * 2010-03-11 2014-11-04 Soraa, Inc. Semi-insulating group III metal nitride and method of manufacture
US9589792B2 (en) * 2012-11-26 2017-03-07 Soraa, Inc. High quality group-III metal nitride crystals, methods of making, and methods of use
US8461071B2 (en) * 2008-12-12 2013-06-11 Soraa, Inc. Polycrystalline group III metal nitride with getter and method of making
US9192910B2 (en) 2009-01-08 2015-11-24 Mitsubishi Chemical Corporation Process for producing nitride crystal, nitride crystal and apparatus for producing same
WO2010095681A1 (ja) * 2009-02-20 2010-08-26 国立大学法人京都工芸繊維大学 光吸収材料及びそれを用いた光電変換素子
JP4375497B1 (ja) * 2009-03-11 2009-12-02 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法
CH700697A2 (de) * 2009-03-27 2010-09-30 Eth Zuerich Schalteinrichtung mit einer kaskodeschaltung.
WO2010129718A2 (en) 2009-05-05 2010-11-11 Sixpoint Materials, Inc. Growth reactor for gallium-nitride crystals using ammonia and hydrogen chloride
EP2267197A1 (en) * 2009-06-25 2010-12-29 AMMONO Sp.z o.o. Method of obtaining bulk mono-crystalline gallium-containing nitride, bulk mono-crystalline gallium-containing nitride, substrates manufactured thereof and devices manufactured on such substrates
JP2011029386A (ja) * 2009-07-24 2011-02-10 Sharp Corp 半導体装置および電子機器
US9175418B2 (en) 2009-10-09 2015-11-03 Soraa, Inc. Method for synthesis of high quality large area bulk gallium based crystals
JP2011153056A (ja) * 2010-01-28 2011-08-11 Asahi Kasei Corp アンモニア雰囲気に接する圧力容器
JP2011153052A (ja) * 2010-01-28 2011-08-11 Asahi Kasei Corp 窒化物単結晶の製造方法
JP2011153055A (ja) * 2010-01-28 2011-08-11 Asahi Kasei Corp 窒化物単結晶の製造方法
US8304812B2 (en) 2010-02-24 2012-11-06 Panasonic Corporation Terahertz wave radiating element
JP5427061B2 (ja) * 2010-02-24 2014-02-26 パナソニック株式会社 テラヘルツ波放射素子
JP5604147B2 (ja) * 2010-03-25 2014-10-08 パナソニック株式会社 トランジスタ及びその製造方法
JP5343910B2 (ja) * 2010-04-09 2013-11-13 富士通株式会社 化合物半導体装置の製造方法
US8253162B2 (en) 2010-04-27 2012-08-28 Sumitomo Electric Industries, Ltd. GaN substrate and light-emitting device
JP5821164B2 (ja) * 2010-04-27 2015-11-24 住友電気工業株式会社 ＧａＮ基板および発光デバイス
US9564320B2 (en) 2010-06-18 2017-02-07 Soraa, Inc. Large area nitride crystal and method for making it
JP2012019069A (ja) * 2010-07-08 2012-01-26 Toshiba Corp 電界効果トランジスタおよび電界効果トランジスタの製造方法
JP5887344B2 (ja) * 2010-07-28 2016-03-16 モーメンティブ・パフォーマンス・マテリアルズ・インク 高温及び高圧で材料を処理する装置
WO2012128263A1 (ja) * 2011-03-22 2012-09-27 三菱化学株式会社 窒化物結晶の製造方法
TWI441303B (zh) * 2011-06-10 2014-06-11 Univ Nat Chiao Tung 適用於銅製程的半導體裝置
CN102219195B (zh) * 2011-06-13 2013-01-02 西安理工大学 去除多孔氮化铝或多孔氮化镓微粒中氮化镁的方法
JPWO2012176318A1 (ja) * 2011-06-23 2015-02-23 旭化成株式会社 窒化物単結晶の製造方法及びそれに用いるオートクレーブ
CA2839868A1 (en) * 2011-06-23 2012-12-27 Asahi Kasei Kabushiki Kaisha Method for producing nitride single crystal and autoclave for use in the method
EP2724356B1 (en) 2011-06-27 2018-10-03 SixPoint Materials, Inc. Ultracapacitors with electrodes containing transition metal nitride
JP5870887B2 (ja) * 2011-09-30 2016-03-01 三菱化学株式会社 窒化物単結晶のアニール処理方法
KR20140111249A (ko) * 2011-10-24 2014-09-18 더 리전츠 오브 더 유니버시티 오브 캘리포니아 3 족 질화물 결정 내부로의 불순물 주입을 감소시키는 알칼리토금속의 용도
KR102101600B1 (ko) * 2011-10-28 2020-04-17 미쯔비시 케미컬 주식회사 질화물 결정의 제조 방법 및 질화물 결정
JP2014062023A (ja) * 2011-10-28 2014-04-10 Mitsubishi Chemicals Corp 窒化物結晶の製造方法
EP2772570A4 (en) * 2011-10-28 2015-03-04 Mitsubishi Chem Corp METHOD FOR PRODUCING A NITRIDE CRYSTAL AND NITRIDE CRYSTAL
JPWO2013115269A1 (ja) 2012-01-30 2015-05-11 独立行政法人物質・材料研究機構 ＡｌＮ単結晶ショットキーバリアダイオード及びその製造方法
US9976229B2 (en) 2012-03-29 2018-05-22 Mitsubishi Chemical Corporation Method for producing nitride single crystal
KR101919421B1 (ko) 2012-08-16 2018-11-19 삼성전자주식회사 반도체소자 및 그 제조방법
US9633998B2 (en) * 2012-09-13 2017-04-25 General Electric Company Semiconductor device and method for making the same
JP2014120731A (ja) * 2012-12-19 2014-06-30 Mitsubishi Electric Corp 半導体装置
TWI529964B (zh) * 2012-12-31 2016-04-11 聖戈班晶體探測器公司 具有薄緩衝層的iii-v族基材及其製備方法
PL229568B1 (pl) * 2013-05-30 2018-07-31 Ammono Spolka Akcyjna Sposób wytwarzania monokrystalicznego azotku zawierającego gal i monokrystaliczny azotek zawierający gal, wytworzony tym sposobem
JP6516738B2 (ja) * 2013-07-11 2019-05-22 シックスポイント マテリアルズ， インコーポレイテッド Ｉｉｉ族窒化物半導体を用いた電子デバイスおよびその製造方法、および該電子デバイスを製作するためのエピタキシャル多層ウエハ
JP2015070085A (ja) * 2013-09-27 2015-04-13 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
JP2014031315A (ja) * 2013-11-01 2014-02-20 Ngk Insulators Ltd 高抵抗材料及びその製法
US9368582B2 (en) 2013-11-04 2016-06-14 Avogy, Inc. High power gallium nitride electronics using miscut substrates
JP2015162631A (ja) * 2014-02-28 2015-09-07 サンケン電気株式会社 発光素子
US9691933B2 (en) 2014-03-26 2017-06-27 University Of Houston System Radiation and temperature hard multi-pixel avalanche photodiodes
WO2015193955A1 (ja) * 2014-06-16 2015-12-23 株式会社サイオクス 窒化物半導体単結晶基板の製造方法
US10514188B2 (en) * 2014-10-20 2019-12-24 Nanyang Technological University Laser cooling of organic-inorganic lead halide perovskites
JP6743709B2 (ja) * 2015-02-06 2020-08-19 三菱ケミカル株式会社 ＧａＮ単結晶およびＧａＮ単結晶製造方法
US11217722B2 (en) 2015-07-10 2022-01-04 The Regents Of The University Of California Hybrid growth method for III-nitride tunnel junction devices
JP6006852B2 (ja) * 2015-09-16 2016-10-12 日本碍子株式会社 高抵抗材料の製造方法
JP6657963B2 (ja) * 2016-01-05 2020-03-04 富士電機株式会社 Ｍｏｓｆｅｔ
JP6540547B2 (ja) * 2016-03-01 2019-07-10 豊田合成株式会社 Ｍｐｓダイオード
KR102192601B1 (ko) * 2016-05-20 2020-12-17 루미레즈 엘엘씨 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들
KR102136770B1 (ko) * 2016-05-20 2020-07-22 루미레즈 엘엘씨 발광 디바이스들 내의 층들을 성장시키기 위해 원격 플라즈마 화학 기상 퇴적(rp-cvd) 및 스퍼터링 퇴적을 사용하기 위한 방법들
JP6931827B2 (ja) 2017-04-07 2021-09-08 日本製鋼所Ｍ＆Ｅ株式会社 結晶製造用圧力容器
KR101989976B1 (ko) * 2017-09-26 2019-06-17 (재)한국나노기술원 광자극 구조를 구비한 질화갈륨계 센서 및 그 제조 방법
KR101989977B1 (ko) * 2017-09-26 2019-06-17 (재)한국나노기술원 히터 구조를 구비한 질화갈륨계 센서 및 그 제조 방법
KR102805522B1 (ko) * 2017-09-27 2025-05-14 캠브리지 엔터프라이즈 리미티드 재료를 다공화하기 위한 방법 및 반도체 구조체
KR102500059B1 (ko) * 2017-11-07 2023-02-14 갈리움 엔터프라이지즈 피티와이 엘티디 매립된 활성화된 p-(Al,In)GaN 층
GB201801337D0 (en) 2018-01-26 2018-03-14 Cambridge Entpr Ltd Method for etching a semiconductor structure
WO2019175471A1 (en) 2018-03-14 2019-09-19 Emberion Oy Surface mesfet
JP6595677B1 (ja) 2018-08-29 2019-10-23 株式会社サイオクス 窒化物半導体基板の製造方法、窒化物半導体基板および積層構造体
US11466384B2 (en) 2019-01-08 2022-10-11 Slt Technologies, Inc. Method of forming a high quality group-III metal nitride boule or wafer using a patterned substrate
JP7166998B2 (ja) * 2019-09-20 2022-11-08 株式会社サイオクス 窒化物半導体基板
CN110690283A (zh) * 2019-09-24 2020-01-14 中国电子科技集团公司第十三研究所 同质外延氮化镓晶体管器件结构
WO2021108772A1 (en) * 2019-11-29 2021-06-03 Unm Rainforest Innovations Devices comprising distributed bragg reflectors and methods of making the devices
EP4104201A1 (en) 2020-02-11 2022-12-21 SLT Technologies, Inc. Improved group iii nitride substrate, method of making, and method of use
US11721549B2 (en) 2020-02-11 2023-08-08 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
US12091771B2 (en) 2020-02-11 2024-09-17 Slt Technologies, Inc. Large area group III nitride crystals and substrates, methods of making, and methods of use
CN111933514B (zh) * 2020-08-12 2023-02-24 哈尔滨工业大学 电子束蒸镀工艺制备外延单晶金刚石用Ir(111)复合衬底的方法
CN117488408B (zh) * 2022-08-02 2024-05-10 松山湖材料实验室 单晶氮化铝材料及其制备方法
PL442428A1 (pl) * 2022-09-30 2024-04-02 Instytut Wysokich Ciśnień Polskiej Akademii Nauk Tyrystor przełączany światłem i sposób wytwarzania takiego tyrystora
WO2024102653A1 (en) * 2022-11-11 2024-05-16 Slt Technologies, Inc. Structures for communication, monitoring and control of corrosive process environments at high pressure and high temperature
WO2025120853A1 (ja) * 2023-12-08 2025-06-12 日本碍子株式会社 Ｉｉｉ族元素窒化物基板、半導体素子、ｉｉｉ族元素窒化物基板の加工方法および半導体素子の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1172464A1 (en) * 2000-07-10 2002-01-16 Sumitomo Electric Industries, Ltd. Method of producing a single crystal gallium nitride substrate and single crystal gallium nitride substrate
EP1249522A2 (en) * 2001-04-12 2002-10-16 Sumitomo Electric Industries, Ltd. Oxygen doping method for a gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
JP2002368240A (ja) * 2001-06-12 2002-12-20 Fuji Xerox Co Ltd 半導体素子の製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01230492A (ja) * 1988-03-09 1989-09-13 Seiko Instr & Electron Ltd 単結晶の製造装置
PL173917B1 (pl) 1993-08-10 1998-05-29 Ct Badan Wysokocisnieniowych P Sposób wytwarzania krystalicznej struktury wielowarstwowej
DE69431333T2 (de) 1993-10-08 2003-07-31 Mitsubishi Cable Industries, Ltd. GaN-Einkristall
JPH07133181A (ja) * 1993-11-02 1995-05-23 Ngk Insulators Ltd 水熱合成方法及び水熱合成用装置
JPH10236751A (ja) * 1997-02-25 1998-09-08 Otis Elevator Co エレベーターのカウンターウェイト
PL186905B1 (pl) 1997-06-05 2004-03-31 Cantrum Badan Wysokocisnieniow Sposób wytwarzania wysokooporowych kryształów objętościowych GaN
US6294440B1 (en) 1998-04-10 2001-09-25 Sharp Kabushiki Kaisha Semiconductor substrate, light-emitting device, and method for producing the same
TW428331B (en) * 1998-05-28 2001-04-01 Sumitomo Electric Industries Gallium nitride single crystal substrate and method of producing the same
JP3788037B2 (ja) * 1998-06-18 2006-06-21 住友電気工業株式会社 ＧａＮ単結晶基板
FR2796657B1 (fr) 1999-07-20 2001-10-26 Thomson Csf Procede de synthese de materiaux massifs monocristallins en nitrures d'elements de la colonne iii du tableau de la classification periodique
JP2001053339A (ja) * 1999-08-11 2001-02-23 Toshiba Corp 半導体発光素子およびその製造方法
US6398867B1 (en) 1999-10-06 2002-06-04 General Electric Company Crystalline gallium nitride and method for forming crystalline gallium nitride
US6596079B1 (en) 2000-03-13 2003-07-22 Advanced Technology Materials, Inc. III-V nitride substrate boule and method of making and using the same
US6447604B1 (en) 2000-03-13 2002-09-10 Advanced Technology Materials, Inc. Method for achieving improved epitaxy quality (surface texture and defect density) on free-standing (aluminum, indium, gallium) nitride ((al,in,ga)n) substrates for opto-electronic and electronic devices
US6806508B2 (en) * 2001-04-20 2004-10-19 General Electic Company Homoepitaxial gallium nitride based photodetector and method of producing
JP3598075B2 (ja) * 2001-05-11 2004-12-08 松下電器産業株式会社 窒化物半導体基板の製造方法
HUP0401866A3 (en) 2001-06-06 2005-12-28 Nichia Corp Process and apparatus for obtaining bulk monocrystalline gallium-containing nitride
PL207400B1 (pl) * 2001-06-06 2010-12-31 Ammono Społka Z Ograniczoną Odpowiedzialnością Sposób i urządzenie do otrzymywania objętościowego monokryształu azotku zawierającego gal
CA2464083C (en) 2001-10-26 2011-08-02 Ammono Sp. Z O.O. Substrate for epitaxy
US7125453B2 (en) 2002-01-31 2006-10-24 General Electric Company High temperature high pressure capsule for processing materials in supercritical fluids
US7101433B2 (en) * 2002-12-18 2006-09-05 General Electric Company High pressure/high temperature apparatus with improved temperature control for crystal growth
US7009215B2 (en) * 2003-10-24 2006-03-07 General Electric Company Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1172464A1 (en) * 2000-07-10 2002-01-16 Sumitomo Electric Industries, Ltd. Method of producing a single crystal gallium nitride substrate and single crystal gallium nitride substrate
EP1249522A2 (en) * 2001-04-12 2002-10-16 Sumitomo Electric Industries, Ltd. Oxygen doping method for a gallium nitride single crystal substrate and oxygen-doped N-type gallium nitride freestanding single crystal substrate
JP2002368240A (ja) * 2001-06-12 2002-12-20 Fuji Xerox Co Ltd 半導体素子の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
GaN and related alloys, Proceedings of the Symposium.1998 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099518B1 (en) 2014-02-04 2015-08-04 Triquint Semiconductor, Inc. Electrostatic discharge protection device
WO2015119832A1 (en) * 2014-02-04 2015-08-13 Triquint Semiconductor, Inc. Electrostatic discharge protection device

Also Published As

Publication number Publication date
KR101284932B1 (ko) 2013-07-10
EP1579486A1 (en) 2005-09-28
AU2003299899A1 (en) 2004-07-29
WO2004061923A1 (en) 2004-07-22
JP5159023B2 (ja) 2013-03-06
JP2006513122A (ja) 2006-04-20
JP5684769B2 (ja) 2015-03-18
KR20120101078A (ko) 2012-09-12
EP3211659A1 (en) 2017-08-30
JP2013067556A (ja) 2013-04-18
EP1579486B1 (en) 2017-04-12
KR20050087871A (ko) 2005-08-31

Similar Documents

Publication Publication Date Title
KR101293352B1 (ko) 갈륨 나이트라이드 결정, 호모에피택셜 갈륨나이트라이드계 디바이스 및 이들의 제조 방법
CN100474511C (zh) 氮化镓晶体、同质外延氮化镓基器件及其制造方法
US7053413B2 (en) Homoepitaxial gallium-nitride-based light emitting device and method for producing
KR101293307B1 (ko) 단결정 갈륨 나이트라이드 기판 상에 형성된 ⅲ족-나이트라이드계 공명 공극 발광 장치
US6156581A (en) GaN-based devices using (Ga, AL, In)N base layers
US5432808A (en) Compound semicondutor light-emitting device
US6806508B2 (en) Homoepitaxial gallium nitride based photodetector and method of producing
US6533874B1 (en) GaN-based devices using thick (Ga, Al, In)N base layers
Denbaars Gallium-nitride-based materials for blue to ultraviolet optoelectronics devices
US6218269B1 (en) Process for producing III-V nitride pn junctions and p-i-n junctions
JP2006513122A5 (ko)
WO2010025153A1 (en) Nitride crystal with removable surface layer and methods of manufacture
US7691732B2 (en) Manufacturing method of nitride substrate, nitride substrate, and nitride-based semiconductor device
US20060203871A1 (en) Nitride semiconductor light emitting device and fabrication method thereof
US20060289891A1 (en) Electronic and/or optoelectronic devices grown on free-standing GaN substrates with GaN spacer structures
JP3090063B2 (ja) 化合物半導体素子
Teke et al. Seydi Dogan
Schwegler et al. GaN/SiC Quasi‐Substrates for GaN‐Based LEDs
Layer IMIRIS
OPTOELECTRONICS Materials Department, University of California, Santa Barbara, CA 93106, USA
Denbaars Gallium nitride based semiconductors for short wavelength optoelectronics
Liu Growth of aluminum nitride bulk crystals by sublimation

Legal Events

Date Code Title Description
PA0105 International application

St.27 status event code: A-0-1-A10-A15-nap-PA0105

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

A201 Request for examination
AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T13-X000 Administrative time limit extension granted

St.27 status event code: U-3-3-T10-T13-oth-X000

AMND Amendment
P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E601 Decision to refuse application
PE0601 Decision on rejection of patent

St.27 status event code: N-2-6-B10-B15-exm-PE0601

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

St.27 status event code: A-3-3-V10-V11-apl-PJ0201

A107 Divisional application of patent
AMND Amendment
E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

PA0104 Divisional application for international application

St.27 status event code: A-0-1-A10-A16-div-PA0104

St.27 status event code: A-0-1-A10-A18-div-PA0104

PB0901 Examination by re-examination before a trial

St.27 status event code: A-6-3-E10-E12-rex-PB0901

PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

St.27 status event code: A-3-4-F10-F13-rex-PB0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U12-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

FPAY Annual fee payment

Payment date: 20160714

Year of fee payment: 4

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 5

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 6

PR1001 Payment of annual fee

Fee payment year number: 6

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20190703

Year of fee payment: 7

PR1001 Payment of annual fee

Fee payment year number: 7

St.27 status event code: A-4-4-U10-U11-oth-PR1001

S14-X000 Exclusive voluntary license recorded

St.27 status event code: A-4-4-S10-S14-lic-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R11-asn-PN2301

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R14-asn-PN2301

PR1001 Payment of annual fee

Fee payment year number: 8

St.27 status event code: A-4-4-U10-U11-oth-PR1001

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PR1001 Payment of annual fee

Fee payment year number: 9

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 10

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PC1903 Unpaid annual fee

Not in force date: 20230731

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20230731

St.27 status event code: N-4-6-H10-H13-oth-PC1903

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000