[go: up one dir, main page]

KR101258903B1 - 액정표시장치 및 액정표시장치 제조방법 - Google Patents

액정표시장치 및 액정표시장치 제조방법 Download PDF

Info

Publication number
KR101258903B1
KR101258903B1 KR1020120019320A KR20120019320A KR101258903B1 KR 101258903 B1 KR101258903 B1 KR 101258903B1 KR 1020120019320 A KR1020120019320 A KR 1020120019320A KR 20120019320 A KR20120019320 A KR 20120019320A KR 101258903 B1 KR101258903 B1 KR 101258903B1
Authority
KR
South Korea
Prior art keywords
conductive layer
layer
data line
insulating layer
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020120019320A
Other languages
English (en)
Inventor
최승규
양준영
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020120019320A priority Critical patent/KR101258903B1/ko
Priority to US13/725,329 priority patent/US20130222726A1/en
Priority to CN201210581647.9A priority patent/CN103293804B/zh
Application granted granted Critical
Publication of KR101258903B1 publication Critical patent/KR101258903B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/81—Bodies
    • H10H20/813—Bodies having a plurality of light-emitting regions, e.g. multi-junction LEDs or light-emitting devices having photoluminescent regions within the bodies
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명의 일 실시예에 따르는 액정표시장치 제조방법은 화소전극과 데이터라인을 동일한 마스크에 의해 형성함으로써, 화소전극과 데이터라인 간 이격거리의 편차를 제거하는 데에 목적이 있다.
본 발명의 일 실시예에 따르는 액정표시 제조방법은 제 1 기판 상에 게이트라인 및 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 제 1 기판 상에 제 1 절연층, 액티브층, 제 1 도전층을 순차적으로 형성하는 단계; 상기 액티브층과 제 1 도전층이 형성된 제 1 절연층의 상부에 투명도전층과 제 2 도전층을 순차적으로 형성하는 단계; 상기 제 1 도전층, 투명도전층, 제 2 도전층을 하나의 마스크 공정을 통해 패터닝하여 상기 제 1 도전층, 투명도전층, 제 2 도전층으로 구성된 소스 및 드레인 전극, 상기 투명도전층과 제 2 도전층으로 구성된 데이터라인 및 상기 투명도전층으로 구성된 화소전극을 형성하는 단계; 상기 제 1 기판과 제 2 기판 사이에 액정층을 개재하는 단계; 및 상기 제 1 기판과 대향하여 제 2 기판을 합착하는 단계;를 포함하며, 상기 데이터라인을 사이에 두고 이웃하는 두 개의 화소전극이 상기 데이터라인으로부터 이격한 거리는 동일한 것을 특징으로 한다.

Description

액정표시장치 및 액정표시장치 제조방법{Liquid Crystal Display Device and the method of fabricating thereof}
본 발명의 실시예들은 액정표시장치 및 액정표시장치 제조방법에 관한 것으로서, 보다 상세하게는 투과율 및 개구율을 확대하고, 기생 커패시터를 줄이기 위한 액정표시장치 및 액정표시장치 제조방법에 관한 것이다.
액정표시장치(Liquid Crystal Display)와 같은 평판표시장치(Flat Panel Display)에서는 각각의 화소에 박막트랜지스터와 같은 능동소자가 구비되어 표시소자를 구동한다. 이러한 방식의 표시소자의 구동방식을 흔히 액티브 매트릭스(Active Matrix) 구동방식이라 하는데 상기 액티브 매트릭스방식에서는 상기 박막트랜지스터가 각각의 화소에 배치되어 해당 화소를 구동하게 된다.
이하 상기 액정표시장치의 구성을 도 1 및 도 2를 통하여 상세하게 알아본다.
도 1은 종래기술에 따르는 액정표시장치의 단위 화소의 평면도이며, 도 2는 도 1의 A1~A2, B1~B2 영역을 절단한 단면도이다.
상기 액정표시장치는 공통전극(50)과 화소전극(70)이 절연층을 사이에 두고 프린지 필드 전계를 형성하는 프린지 필드 방식(Fringe Field Switching) 액정표시장치이며, 이것은 화상을 표시하는 액정패널, 빛을 발하는 백라이트 유닛(미도시), 상기 액정패널과 백라이트 유닛(미도시)을 구동하는 구동회로부(미도시)로 구성된다. 여기서 상기 액정패널은 박막트랜지스터 기판(10)과 컬러필터기판 (미도시)과 액정층(미도시)으로 구성되는데, 도 1에는 박막트랜지스터 기판(10)이 도시되어 있다.
상기 박막트랜지스터 기판(1)은 게이트라인(11), 데이터라인(50), 박막트랜지스터(Thin Film Transistor : TFT)(T)와 화소전극(70), 공통전극(90), 게이트 패드(GP), 데이터 패드(DP)로 구성된다.
상기 게이트라인(11) 및 데이터라인(50)은 복수개가 서로 교차하는 방향으로 형성되며, 상기 게이트라인(11) 및 데이터라인(50)의 교차에 의해 복수의 화소영역이 정의된다.
이때, 상기 게이트라인(11)과 데이터라인(50)은 각각 게이트 패드(GP)와 데이터 패드(DP)를 통하여 외부회로로부터 게이트구동신호와 데이터구동신호를 인가 받는다.
그리고 상기 게이트구동신호와 데이터구동신호는 각 화소 영역 내의 박막트랜지스터(T)에 인가된다. 이때, 상기 박막트랜지스터(T)는 게이트 전극(10), 제 1 절연층(20), 액티브층(30), 오믹접촉층(40)과 소스 전극(51), 드레인 전극(52)으로 구성될 수 있다.
여기서 상기 박막트랜지스터(T)의 드레인 전극(52)과 연결된 화소전극(70)은 게이트구동신호에 따른 채널의 온/오프에 따라 데이터구동신호를 인가받게 된다. 그리고 상기 화소전극(70)은 상기 데이터구동신호에 따라 공통전압을 인가받는 공통전극(90)과 함께 프린지필드 전계를 형성하여 액정층(미도시)을 구동한다.
상기 화소전극(70)은 투과영역에 형성되는 것이므로 투명한 도전성 물질, 예를 들어 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 형성된다. 따라서, 상기 화소전극(70)은 불투명한 도전성 물질로 형성되는 드레인 전극(52)과 층을 달리하여 형성되며, 이때, 데이터구동신호를 인가받기 위하여 드레인 전극(52)과 컨택홀(65)을 통하여 전기적으로 접촉한다.
여기서 상기 컨택홀(65)은 드레인 전극과 중첩하게 되므로 빛이 투과하지 않게 되어, 제 2 기판(미도시)에 형성되는 블랙매트릭스(미도시)에 의하여 가려진다. 즉, 상기 컨택홀(65) 형성 영역은 개구율을 감소시키는 요인에 해당한다.
한편, 상기 액정표시장치의 제조과정은 소스 및 드레인 전극(51, 52), 데이터라인(50)이 형성된 후에 제 2 절연층(60), 화소전극(70)이 순차적으로 형성되는 방식으로 진행된다. 그러므로 상기 데이터라인(50)과 화소전극(70)은 서로 다른 마스크 공정에 의해 형성된다.
그런데 마스크 공정은 100% 정확하게 진행될 수 없다. 즉, 화소전극(70)을 형성하기 위한 마스크가 제 1 기판 상부에 얼라인(align)될 때, 항상 동일한 위치에 배치될 수 없어 화소전극(70)이 형성되는 위치는 허용오차 범위 내에서 각 공정마다 조금씩 달라질 수 있다.
그러므로, 데이터라인(50)과 화소전극(70)은 사용되는 마스크 공정이 다르기 때문에, 도 2의 B1~B2에서, 데이터라인(50)과 데이터라인(50)의 양 옆에 형성된 화소전극(70)이 이격한 거리(d1, d2)는 항상 동일하게 되지 않는다. 이때, 상기 데이터라인(50)과 제 2 절연층(60), 화소전극(70)은 하나의 기생 커패시터 역할을 하게 되는데 d1과 d2가 달라질 경우 데이터라인(50)의 양 옆에 형성되는 기생 커패시터의 용량도 달라질 수 있다.
여기서 상기 기생 커패시터는 데이터라인(50)에 의해 전달되는 데이터구동신호에 부하로 작용하는 것이므로 상기 기생 커패시터의 편차에 의해 데이터구동신호가 일정하게 전달되지 않을 수 있으며, 그로 인해 액정표시장치의 구동에 불량이 발생할 수 있다.
따라서 위와 같은 문제를 해결하기 위하여 본 발명의 실시예들은 화소전극과 소스 및 드레인 전극, 데이터라인을 동일한 마스크 공정을 통해 형성하여 마스크 수를 줄이는 데에 목적이 있다.
그리고, 드레인전극과 데이터라인을 동일한 층에서 연결하여 컨택홀을 제거하고, 데이터라인과 화소전극을 동일한 마스크 공정을 통해 패터닝하여 데이터라인 좌우의 기생커패시터 용량의 편차를 제거하는 데에 목적이 있다.
이와 같은 본 발명의 해결 과제를 달성하기 위하여, 본 발명의 일 실시예에 따르는 액정표시장치는 제 1 기판; 상기 제 1 기판 상부에 형성되는 게이트라인 및 게이트 전극; 상기 게이트라인 및 게이트 전극이 형성된 제 1 기판 상부에 형성되는 제 1 절연층; 상기 제 1 절연층의 상부에 형성되는 액티브층; 상기 액티브층의 상부에 형성되며, 순차로 적층된 제 1 도전층, 투명도전층 및 제 2 도전층으로 구성되는 소스 전극 및 드레인 전극; 상기 제 1 절연층 상부에서 상기 소스 전극과 연결되며, 상기 투명도전층 및 제 2 도전층으로 구성되는 데이터라인; 상기 제 1 절연층 상부에서 상기 드레인 전극과 연결되며, 상기 투명도전층으로 구성되는 화소전극; 상기 데이터라인의 상부에 형성되는 유기 절연층; 상기 유기 절연층이 형성된 제 1 기판 상부 전면(全面)에 형성되는 제 2 절연층; 상기 제 2 절연층 상부에서 상기 화소전극 및 유기 절연층과 중첩하는 위치에 형성되고, 상기 화소전극과 함께 프린지필드전계를 발생시키는 공통전극; 상기 제 1 기판과 대향 합착하는 제 2 기판; 및 상기 제 1 기판과 제 2 기판 사이에 개재되는 액정층;을 포함하는 것을 특징으로 한다.
바람직하게는, 상기 데이터라인을 사이에 두고 이웃하는 두 개의 화소전극이 상기 데이터라인으로부터 이격한 거리는 동일한 것을 특징으로 한다.
또한, 상기 유기 절연층은 상기 데이터라인의 일 측부에서 반대측부까지 형성되는 것을 특징으로 한다.
또한, 상기 유기 절연층은 포토 아크릴(photo acryl)로 형성되는 것을 특징으로 한다.
또한, 상기 제 2 절연층은 SiNx 또는 SiO2로 형성되는 것을 특징으로 한다.
또한, 상기 유기 절연층과 대응하는 영역의 액정층은 네거티브형 액정으로 구성되는 것을 특징으로 한다.
또한, 상기 데이터라인은 소스 및 드레인 전극의 제 1 도전층, 투명도전층과 연결되며, 상기 화소전극은 상기 드레인 전극의 투명도전층과 연결되는 것을 특징으로 한다.
또한, 상기 액티브층과 제 1 도전층 사이에 형성되는 오믹컨택층을 추가로 포함하는 것을 특징으로 한다.
한편, 본 발명의 다른 실시예에 따르는 액정표시장치 제조방법은 제 1 기판 상에 게이트라인 및 게이트 전극을 형성하는 단계; 상기 게이트 전극이 형성된 제 1 기판 상에 제 1 절연층, 액티브층, 제 1 도전층을 순차적으로 형성하는 단계; 상기 액티브층과 제 1 도전층이 형성된 제 1 절연층의 상부에 투명도전층과 제 2 도전층을 순차적으로 형성하는 단계; 상기 제 1 도전층, 투명도전층, 제 2 도전층을 하나의 마스크 공정을 통해 패터닝하여 상기 제 1 도전층, 투명도전층, 제 2 도전층으로 구성된 소스 및 드레인 전극, 상기 투명도전층과 제 2 도전층으로 구성된 데이터라인 및 상기 투명도전층으로 구성된 화소전극을 형성하는 단계; 상기 제 1 기판과 제 2 기판 사이에 액정층을 개재하는 단계; 및 상기 제 1 기판과 대향하여 제 2 기판을 합착하는 단계;를 포함하며, 상기 데이터라인을 사이에 두고 이웃하는 두 개의 화소전극이 상기 데이터라인으로부터 이격한 거리는 동일한 것을 특징으로 한다.
바람직하게는, 상기 제 1 절연층, 액티브층, 제 1 도전층을 형성하는 단계는. 상기 제 1 절연층, 액티브층, 제 1 도전층을 순차적으로 적층하는 단계; 및 상기 액티브층 및 제 1 도전층을 하나의 마스크 공정을 통해 상기 게이트 전극과 중첩하는 위치에 동일한 모양으로 패터닝하는 단계;를 포함하는 것을 특징으로 한다.
또한, 상기 소스 및 드레인 전극, 데이터라인, 화소전극을 형성하는 단계는 하프톤 마스크를 이용하는 것을 특징으로 한다.
또한, 상기 소스 및 드레인 전극, 데이터라인 및 화소전극을 형성하는 단계는 1차식각을 통해 화소전극을 형성하고, 2차식각을 통해 화소전극의 상부를 노출하며, 3차 식각을 통해 소스 및 드레인 전극을 형성하는 것을 특징으로 한다.
또한, 상기 소스 및 드레인 전극, 데이터라인 및 화소전극을 형성하는 단계는, 하프톤 마스크를 이용하여, 상기 화소전극과 대응하는 상기 제 2 도전층의 상부에 제 1 감광패턴과 상기 소스 및 드레인 전극, 데이터라인과 대응하는 제 2 도전층의 상부에 상기 제 1 감광패턴보다 두꺼운 제 2 감광패턴을 형성하는 단계; 상기 투명도전층, 제 2 도전층을 1차 식각하여 화소전극을 형성하는 단계; 상기 제 1 감광패턴을 애싱(ashing)을 통해 제거하는 단계; 상기 화소전극 상부에 형성된 제 2 도전층을 2차 식각하여 상기 화소전극의 상부를 노출시키는 단계; 상기 액티브층 상부에 형성된 제 1 도전층을 3차 식각하여 상기 액티브층의 상부를 노출하고 소스 및 드레인 전극을 형성하는 단계; 및 상기 제 2 감광패턴을 박리하는 단계; 를 포함하는 것을 특징으로 한다.
또한, 상기 소스 및 드레인 전극, 화소전극을 형성한 후에 상기 소스 및 드레인 전극, 데이터라인, 화소전극이 형성된 제 1 절연층의 상부에 제 2 절연층을 형성하는 단계; 및 상기 제 2 절연층 상부에서, 상기 화소전극 및 데이터라인과 중첩하는 영역에 상기 화소전극과 함께 프린지 필드 전계를 발생시키는 공통전극을 형성하는 단계;를 추가로 포함하는 것을 특징으로 한다.
또한, 상기 데이터라인을 형성한 후 상기 제 2 절연층을 형성하기 전에, 상기 데이터라인의 상부에 유기 절연층을 형성하는 단계를 추가로 포함하는 것을 특징으로 한다.
또한, 상기 유기 절연층을 형성하는 단계는, 상기 유기 절연층을 상기 데이터라인 의 일 측부에서 반대측부까지 형성하는 것을 특징으로 한다.
또한, 상기 유기 절연층은 포토 아크릴(photo acryl), PVA(poly vinyl alcohol) 또는 BCB(Benzocyclobutene)로 형성되는 것을 특징으로 한다.
또한, 상기 액정층을 개재하는 단계는 상기 유기 절연층의 상부와 대응하는 영역에 네거티브형 액정을 개재하는 것을 특징으로 한다.
또한, 상기 제 1 도전층은 Mo, MoTi, Ti, Ti alloy, Al 중 어느 하나로 구성되며, 상기 제 2 도전층은 Cu, Al, Ag, Pt, Au 중 어느 하나로 구성되고, 상기 투명도전층은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 구성되는 것을 특징으로 한다.
또한, 상기 제 1 절연층, 액티브층, 제 1 도전층을 형성하는 단계는 상기 액티브층과 제 1 도전층 사이에 오믹컨택층을 추가로 형성하는 것을 특징으로 한다.
상기와 같이 구성되는 본 발명의 적어도 하나의 실시예에 관련된 액정표시장치 및 액정표시장치 제조방법은 데이터라인과 화소전극간의 거리 편차를 제거하여 데이터라인의 양 옆에 형성되는 기생 커패시터 용량의 편차를 제거할 수 있다. 그에 따라, 기생 커패시터 용량 편차에 기인하던 액정표시장치의 불량을 제거할 수 있다.
그리고, 본 발명의 실시예에 따르는 액정표시장치 및 액정표시장치 제조방법은 컨택홀을 제거하여 개구율을 상승시킬 수 있다.
또한, 본 발명의 실시예에 따르는 액정표시장치 제조방법은 마스크 공정 수를 줄임으로써 생산성을 향상시키고, 제품 생산비용을 절감시킬 수 있다.
도 1은 종래기술에 따르는 액정표시장치의 단위 화소의 평면도이다.
도 2는 도 1의 A1~A2, B1~B2 영역을 절단한 단면도이다.
도 3a는 본 발명의 제 1 실시예에 따르는 액정표시장치의 단위화소의 평면도이다.
도 3b는 도 3a의 Ⅰ~Ⅰ’, Ⅱ~Ⅱ’, Ⅲ~Ⅲ’, Ⅳ~Ⅳ’영역을 절단한 단면도이다.
도 4는 본 발명의 제 2 실시예에 따르는 액정표시장치의 단면도이다.
도 5a 내지 도 5m은 본 발명의 제 2 실시예에 따르는 액정표시장치의 제조방법에 대한 단면도이다.
이하, 본 발명의 실시예에 따르는 액정표시장치 및 액정표시장치 제조방법에 대하여 도면을 참조하여 보다 상세하게 설명한다.
본 명세서에서는 서로 다른 실시예라도 동일, 유사한 구성에 대해서는 동일, 유사한 참조번호를 부여하고, 그 설명은 처음 설명으로 갈음한다.
본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함할 수 있다.
그리고, 본 명세서에 첨부된 도면의 구성요소들은 설명의 편의를 위해 확대 또는 축소되어 도시되어 있을수 있음이 고려되어야 한다.
또한, 본 명세서에서 사용되는 제 1, 제 2 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용될수 있으나 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용되므로 상기 구성 요소들은 상기 용어들에 의해 한정되지 않는다.
도 3a는 본 발명의 제 1 실시예에 따르는 액정표시장치의 단위화소의 평면도이며, 도 3b는 도 3a의 Ⅰ~Ⅰ’, Ⅱ~Ⅱ’, Ⅲ~Ⅲ’, Ⅳ~Ⅳ’영역을 절단한 단면도이다.
본 발명의 제 1 실시예에 따르는 액정표시장치는, 액정패널(미도시), 백라이트 유닛(미도시), 구동회로부(미도시)로 구성된다. 여기서 상기 액정패널은 제 1 기판(100), 제 2 기판(미도시), 액정층(미도시)으로 구성되며, 백라이트 유닛(미도시)은 액정패널로 광을 출사하기 위한 광원을 포함하며, 구동회로부(미도시)는 백라이트 유닛(미도시)과 액정패널(미도시)을 구동하기 위한 다수의 구동칩과 연결배선으로 구성될 수 있다. 이하, 아래 설명에서는 제 1 기판(100) 상에 형성되는 구성에 대해 상세히 살펴본다.
먼저 도 3a를 보면, 상기 제 1 기판(100)은 게이트라인(111), 데이터라인(161), 게이트 패드, 데이터 패드, 박막트랜지스터(T), 공통전극(190), 화소전극(160)으로 구성될 수 있다.
데이터라인(161)과 게이트라인(111)은 상기 제 1 기판(100) 상에 서로 교차하도록 형성될 수 있다. 이때, 도면에서는 상기 데이터라인(161)이 직선으로 도시되었으나, 소정의 각을 가지며 굴곡된 S자 모양으로도 형성될 수 있다. 여기서, 데이터라인(161)과 게이트라인(111)이 교차하여 형성하는 공간을 단위화소(미도시)라하며, 상기 단위화소(미도시)는 제 1 기판(100) 전면(全面)에서 매트릭스 형태로 배열될 수 있다.
그리고 상기 게이트라인(111)의 일 끝에는 게이트 패드가 형성되며, 데이터라인(161)의 일 끝에는 데이터 패드가 형성된다.
상기 게이트 패드는, 도 3b를 참조하면, 제 1 컨택홀(181)과 게이트 연결 패턴으로 구성되는 것으로서, 게이트 연결 패턴은 제 1 컨택홀(181)을 통하여 게이트라인(111)의 일 끝단과 전기적으로 접촉한다. 상기 게이트패드(171)는 구동회로로부터 게이트구동신호를 게이트라인(111)으로 인가하는 역할을 한다. 그리고 상기 데이터 패드는, 도 3b를 참조하면, 제 2 컨택홀(182)과 데이터 연결 패턴으로 구성되는 것으로서, 데이터 연결 패턴은 제 2 컨택홀(182)을 통하여 데이터라인(161)의 일 끝단과 전기적으로 접촉한다. 상기 데이터 패드는 구동회로로부터 데이터구동신호를 데이터라인(161)으로 인가하는 역할을 한다.
상기 박막트랜지스터(T)는 스위칭 소자로서 게이트 전극(110), 제 1 절연층(120), 액티브층(130), 오믹컨택층(140), 소스 및 드레인 전극(162a, 162b)으로 구성될 수 있다.
게이트 전극(110)은 게이트라인(111)의 일부에 해당하는 부분으로서 게이트구동신호를 인가받는 구성이다. 이때, 박막트랜지스터(T)의 다른 구성들은 게이트 전극(110)과 중첩하여 형성되므로, 상기 다른 구성들 역시 게이트라인(111)과 중첩하여 형성될 수 있다. 즉, 상기 박막트랜지스터(T)는 게이트라인(111)의 상부에 형성될 수 있다. 다만 게이트 전극(110)이 게이트라인(111)에서 일방향으로 연장되어 형성되는 경우 상기 박막트랜지스터(T)는 게이트라인(111) 상부가 아닌 단위 화소(미도시)의 일 영역에 형성될 수 있다.
제 1 절연층(120)은 게이트 전극(110)과 액티브층(130)을 절연하기 위해 상기 게이트 전극(110)의 상부를 포함한 제 1 기판(100)의 전체면에 형성된다. 상기 제 1 절연층(120)은 SiNx 또는 SiO2와 같은 무기물로 형성될 수 있다.
액티브층(130)은 제 1 절연층(120)의 상부에서 상기 게이트 전극(110)과 중첩하는 영역에 형성된다. 상기 액티브층(130)은 채널이 형성되는 영역으로서 비정질 실리콘 또는 다결정 실로콘으로 이루어진 반도체로 형성될 수 있다.
오믹컨택층(Ohmic Contact layer)(140)은 상기 액티브층(130)과 후술하는 소스 및 드레인 전극(162a, 162b) 사이에 형성되는 것으로서 액티브층(130)과 소스 및 드레인 전극(162a, 162b)의 전기적 접촉을 원활히 하기 위해 형성된다. 상기 오믹컨택층(140)은 n형 또는 p형 불순물이 고농도로 도핑된 실리콘으로 구성될 수 있다.
한편, 상기 액티브층(130)이 산화물 반도체로 구성될 경우, 상기 오믹컨택층(140) 대신에, 채널영역이 식각에 의해 손상되지 않도록 에치스탑퍼가 상기 산화물 반도체의 상부에 형성될 수 있다. 산화물 반도체는 비정질 실리콘보다 전자 이동속도가 10배 이상 빨라서, 고해상도 및 고속구동 을 구현하기에 유리하다는 장점이 있다.
소스 및 드레인 전극(162a, 162b)은 상기 오믹컨택층(140)의 상부와 제 1 절연층(120) 상부의 일 영역에 형성된다. 이때, 상기 데이터라인(161)은 소스 전극(162a)과 연결되는 것으로서 소스 및 드레인 전극(162a, 162b)과 동시에 형성된다. 따라서 상기 소스 전극(162a)은 데이터라인(161)으로부터 인가된 데이터구동신호를 전달하는 역할을 하며, 드레인 전극(162b)은 액티브층(130)의 채널을 통해 상기 데이터구동신호를 인가받는 역할을 한다.
여기서 도 3b를 참조하면, 상기 소스 및 드레인 전극(162a, 162b)은 제 1 도전층(151), 투명도전층(152), 제 2 도전층(153)으로 구성될 수 있으며, 데이터라인(161)은 투명도전층(152), 제 2 도전층(153)으로 구성될 수 있다.
제 1 도전층(151)은 오믹컨택층(140) 및 투명도전층(152)과 접촉해 있으므로, 투명도전층(152)에 원활한 신호전달을 위하여 오믹컨택이 좋은 물질로 구성될 수 있다. 예를 들어 제 1 도전층(151)은 Mo, MoTi, Ti, Ti alloy, 중 어느 하나로 구성될 수 있다. 그리고, 투명도전층(152)은 후술하는 화소전극(160)의 재료로 사용되므로 투명한 성질을 가지는 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 구성될 수 있다. 또한, 제 2 도전층(153)은 저저항 배선을 형성하기 위해 Cu, Al, Ag, Pt, Au 중 어느 하나로 구성될 수 있다.
그리고 상기 제 1 도전층(151)은 오믹접촉층과 동일한 모양으로 패턴되어 있다. 또한, 투명도전층(152) 및 제 2 도전층(153)은 화소전극(160)이 형성된 영역을 제외하고 동일한 모양으로 패턴되어 있다. 이때, 액티브층(130) 상부에 형성된 오믹접촉층, 제 1 도전층(151), 투명도전층(152), 제 2 도전층(153)은 동일한 모양으로 패턴되어 있는데 액티브층(130) 상부 패턴은 동일한 마스크 공정에 의해 형성되기 때문이다.
그리고 화소전극(160)은 투명도전층(152)으로 구성되며, 드레인 전극(162b)의 투명도전층(152)과 연결되어 형성될 수 있다. 이때, 상기 화소전극(160)은 컨택홀을 통하지 않고 드레인 전극(162b)과 동일한 층에서 직접적으로 연결되는 것이 특징이다.
따라서, 컨택홀이 제거되고, 박막트랜지스터(T)가 게이트라인(111)의 상부에 형성됨에 따라, 단위화소 내에서 투과영역이 확대될 수 있다. 이 경우 블랙매트릭스는 데이터라인(161)과 게이트라인(111)과 대응하는 영역에만 형성된다. 그러므로, 본 발명의 제 1 실시예에 따르는 액정표시장치는 액정표시장치의 개구율을 향상시킬 수 있다.
또한, 상기 투명도전층(152)과 제 2 도전층(153)은 동시에 패턴되므로, 데이터라인(161)과 화소전극(160)은 동일한 마스크 공정을 통하여 동시에 형성된다. 그러므로, 종래기술과 같이 서로 다른 마스크 공정을 이용함에 따라 발생되던 화소전극(160)과 데이터라인(161) 간의 거리 편차가 제거될 수 있다. 즉, 도 3b에서, d1과 d2의 간격은 서로 동일하게 될 수 있다.
따라서, 데이터라인의 양 측에서 화소전극과 데이터라인 간에 발생하는 기생 커패시터의 용량의 편차가 제거되므로, 기생커패시터의 편차가 데이터구동신호에 미치는 영향을 제거할 수 있다. 또한, 그에 따라 액정표시장치 구동 불량을 제거할 수 있다.
한편, 상기 화소전극(160)과 박막트랜지스터(T)가 형성된 제 1 기판(100)의 상부에 제 2 절연층(180)이 형성될 수 있다. 상기 제 2 절연층(180)은 포토 아크릴(photo acryl), PVA(poly vinyl alcohol) 또는 BCB(Benzocyclobutene)와 같은 유기물이나, SiNx 또는 SiO2와 같은 무기물로 형성될 수 있다.
그리고 상기 제 2 절연층(180)의 상부에 공통전극(190)이 형성될 수 있다. 상기 공통전극(190)은 제 2 절연층(180)의 상부 전체면에 형성될 수 있으며, 상기 화소전극(160)과 중첩하는 영역에서 프린지 필드 전계를 형성하기 위하여 복수의 슬릿(190s)을 포함할 수 있다. 상기 공통전극(190)은 화소전극(160)과 같은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 구성될 수 있다.
한편, 상기 데이터라인(161)과 화소전극(160)간 거리의 편차가 제거되었다고 하더라도 이것은 기생 커패시터 용량의 편차가 제거시킬 수 있을 뿐 기생 커패시터의 용량을 줄여줄 수는 없다. 따라서, 이를 해결하기 위한 본 발명의 제 2 실시예에 따르는 액정표시장치의 구성에 대하여 도 4를 통하여 설명한다.
도 4는 본 발명의 제 2 실시예에 따르는 액정표시장치의 단면도이다.
본 발명의 제 2 실시예에 따르는 액정표시장치는 제 1 실시예에서 유기 절연층(270)을 추가로 포함하는 것을 특징으로 한다.
유기 절연층(270)은 데이터라인(261)의 상부에 형성될 수 있는 것으로서, 데이터라인(261)과 공통전극(290) 간에 형성될 수 있는 기생 커패시터의 용량을 줄이는 역할을 할 수 있다.
공통전극(290)은 박막트랜지스터의 상부 영역과 화소전극(260) 상부의 복수의 슬릿 영역을 제외하고 제 1 기판(200)의 전체면에 형성될 수 있다. 따라서, 공통전극(290)은 제 2 절연층(280)을 사이에 두고 데이터라인(261)과 중첩하여 형성될 수 있다. 이때, 상기 공통전극(290)과 데이터라인(261) 및 제 2 절연층(280)이 하나의 기생 커패시터로 작용할 수 있다. 이러한 기생 커패시터는 데이터구동신호를 지연(delay)시켜 신호의 왜곡을 야기할 수 있으므로 가능한한 작은 용량을 가지는 것이 바람직하다.
따라서, 유기 절연층(270)은 포토 아크릴(photo acryl), PVA(poly vinyl alcohol) 또는 BCB(Benzocyclobutene)와 같은 유기물질로 형성되어 기생 커패시터의 유전율을 낮추며, 데이터라인(261)과 공통전극(290)이 이격하는 거리를 증가시킴으로써 기생 커패시터의 용량을 낮출 수 있다.
여기서 상기 유기 절연층(270)은 데이터라인(261)과 공통전극(290) 간의 기생 커패시터 용량을 낮추기 위한 것이므로 데이터라인(261)의 상부와 양 측부를 포함하는 일 영역에 형성되면 충분하다. 구체적으로 설명하면, 상기 유기 절연층(270)이 형성되는 위치는 화소전극(260)과 데이터라인(261)이 이격한 공간과 데이터라인(261)의 상부가 된다.
이때, 상기 유기 절연층(270)의 두께는 1.5μm ~ 2.5μm인 것이 바람직하다.
그리고 상기 유기 절연층(270)의 형성은 코팅방식으로 진행될 수 있다. 따라서, 동일한 두께의 층을 형성하는 데에 있어 증착방식으로 진행되는 무기물(SiNx 또는 SiO2)의 경우보다 공정시간이 빠르다는 장점이 있다.
또한, 유기 절연층(270)의 단면의 형상에는 한정이 없으며, 도 4에 도시된 곡면 형상 뿐만 아니라 다양한 다각형 형상이 될 수 있다.
한편, 본 발명의 제 2 실시예에서 유기 절연층(270)의 상부에 형성되는 제 2 절연층(280)은 SiNx 또는 SiO2와 같은 무기물로 구성될 수 있다.
또 한편, 본 발명의 제 2 실시예에서 상기 유기 절연층(270)이 형성된 영역의 상부에 네거티브형 액정이 개재될 수 있다.
상기 유기 절연층(270)은 유기 절연층(270)이 형성된 영역과 공통전극(290)과 화소전극(260)이 형성된 화소영역 간에 단차를 발생시키므로 단차 영역에서 액정의 배향불량을 발생시킬 수 있다. 이 경우 상기 영역들에서 액정분자의 프리틸트(pretilt)가 달라지기 때문에 액정의 배열이 달라질 수 있는데, 이와 같은 액정배열의 변화는 빛의 투과량을 달라지게 하는 원인(즉, 전경(disclination)현상의 발생 원인)이 되어 화면에 부정형의 얼룩 및 잔상 등의 화질을 저하시킬 수 있다.
그러나, 상기 유기 절연층(270)의 상부의 액정층에 네거티브형 액정을 개재할 경우, 상기 네거티브형 액정은 유기 절연층(270)의 상부에 형성되는 포물선 형태의 전계에 대해 수직하게 배열되어 전경(disclination) 현상을 제거할 수 있다.
본 발명의 제 2 실시예는 상기 유기 절연층(270)과 네거티브형 액정 외에 제 1 실시예와 동일한 구성을 포함하므로, 나머지 구성에 대한 설명은 제 1 실시예의 내용으로 갈음한다. 이때, 도 3a 및 도 3b의 도면부호 중 도 4와 대응하는 도면부호는 같은 구성을 의미한다. 예를 들어, 도 3b의 220, 230은 도 4의 220, 230과 동일한 구성을 지칭한다.
이하 본 발명의 제 1 및 제 2 실시예에 따르는 액정표시장치의 제조방법에 대하여 구체적으로 설명한다.
도 5a 내지 도 5m은 본 발명의 제 2 실시예에 따르는 액정표시장치의 제조방법에 대한 단면도이다. 상기 도면에서 Ⅰ~Ⅰ’, Ⅱ~Ⅱ’, Ⅲ~Ⅲ’, Ⅳ~Ⅳ’영역은 각각 박막트랜지스터 영역, 데이터라인(261) 영역, 게이트패드 영역, 데이터패드 영역을 의미한다.
본 발명의 제 2 실시예에 따르는 액정표시장치 제조방법은 제 2 실시예에 따르는 액정표시장치 제조방법에서 유기 절연층(270)을 형성하는 단계를 제외한 방법과 동일하다. 따라서, 제 2 실시예에 따르는 액정표시장치 제조방법은 제 1 실시예에 따르는 제조방법을 포함하므로, 제 1 실시예의 액정표시장치 제조방법에 대한 설명은 제 2 실시예의 액정표시장치 제조방법에 대한 설명으로 갈음한다.
먼저 도 5a를 참조하면, 게이트 전극(210) 및 게이트라인(211)이 제 1 기판(200) 상부에 제 1 마스크 공정을 통하여 형성된다. 상기 제 1 마스크 공정은 한 개의 마스크를 통해 이루어지는 포토리소그래피 공정을 말한다.
여기서 상기 게이트 전극(210)은 게이트라인(211)의 일부로서 게이트라인(211)내에 포함되는 구성이며, 게이트라인(211)은 게이트패드 영역까지 연장되어 형성될 수 있다. 그리고 상기 게이트 전극(210) 및 게이트라인(211)은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt) 등과 같은 저저항 불투명 도전물질이 사용될 수 있다. 한편, 상기 게이트 전극(210)은 게이트라인(211)으로부터 일 방향으로 연장되어 형성될 수도 있다.
이어서, 도 5b와 같이, 상기 게이트 전극(210) 및 게이트라인(211)의 상부에 제 1 절연층(220), 액티브층(230), 오믹컨택층(240), 제 1 도전층(251)이 순차적으로 적층되어 제 2 마스크 공정이 시작된다.
상기 제 1 절연층(220)은 SiO2 또는 SiNx와 같은 무기물이나 유기물로 형성될 수 있으며, 상기 액티브층(230)은 비정질 실리콘 또는 다결정 실리콘과 같은 실리콘 반도체로 형성될 수 있고, 오믹컨택층(240)은 n형 또는 p형 불순물이 도핑된 실리콘 반도체로 형성될 수 있으며, 제 1 도전층(251)은 오믹컨택층(240) 및 액티브층(230)과 전기적 접촉이 원활한 Mo, MoTi, Ti, Ti alloy, Al 중 어느 하나로 형성될 수 있다.
한편, 상기 액티브층(230)이 산화물 반도체로 구성될 경우, 오믹컨택층(240) 대신에 무기물로 구성된 에치스탑퍼층이 형성될 수도 있다.
이어서 도 5c와 같이, 액티브층(230), 오믹컨택층(240) 및 제 1 도전층(251)이 제 2마스크에 의해 동시에 패턴(pattern)될 수 있다. 즉, 상기 제 1 기판(200)의 상부에 감광막을 도포하고, 노광, 현상, 식각을 진행하여, 동일한 모양의 액티브층(230), 오믹컨택층(240), 제 1 도전층(251)이 형성될 수 있다.
여기서 제 2 마스크 공정은 궁극적으로 액티브층(230)을 패턴하기 위한 공정이므로, 패턴된 액티브층(230), 오믹컨택층(240), 제 1 도전층(251)의 위치는 게이트 전극(210)과 중첩하는 위치가 될 수 있다.
그 후, 도 5d와 같이, 제 1 기판(200) 상부 전체면에 투명도전층(252), 제 2 도전층(253)이 순차적으로 적층되어 제 3 마스크 공정이 시작된다.
상기 투명도전층(252)은 화소전극(260)을 구성하는 것으로서 투명한 재질의ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 구성될 수 있으며, 상기 제 2 도전층(253)은 소스 및 드레인 전극(262a, 262b), 데이터라인(261)을 구성하는 것으로서 저저항 도전물질인 Cu, Al, Ag, Pt, Au 중 어느 하나로 구성될 수 있다.
이어서, 도 5e와 같이 제 1 기판(200)의 상부 전체면에 감광막(P)이 도포되고, 제 3 마스크에 의해 노광이 진행될 수 있다.
상기 감광막(P) 도포시 포지티브형 또는 네거티브형 감광막이 사용될 수 있으나, 포지티브형 감광막이 사용되는 것이 바람직하다.
그리고 노광시 제 3 마스크(M)로서 하프톤(half tone) 마스크, 슬릿(slit) 마스크가 사용될 수 있다. 하프톤 마스크는 반투과물질을 이용하고 슬릿 마스크는 슬릿을 통해 빛을 회절을 이용하는 것이 차이점이나 두 마스크 모두 차단영역과 반투과영역과 투과영역을 정의하여 두께가 다른 감광막(P)을 제작하기 위한 것이다.
여기서, 상기 제 3 마스크(M)는 투과부(M1), 반투과부(M2), 차단부(M3)로 구성된다. 상기 투과부(M1)는 액티브층(230)의 채널 영역과 데이터라인(261)과 화소전극(260)을 경계짓는 영역 등에 대응하며, 반투과부(M2)는 화소전극(260)이 형성되는 영역에 대응하며 차단부(M3)는 소스 및 드레인 전극(262a, 262b)과 데이터라인(261)이 형성되는 영역에 대응하도록 정의되어 있다.
이어서, 도 5f와 같이, 현상(develop) 및 1차 식각 공정이 진행되어 화소전극(260) 및 데이터라인(261)이 형성될 수 있다.
현상 후에 투과부(M1)와 대응하는 감광막(P)이 제거되며, 반투과부(M2)와 대응하는 감광막(P)은 일부 두께만 제거된 제 1 감광패턴(P1)이되며, 차단부(M3)와 대응하는 감광막(P)은 그대로 남아 제 2 감광패턴(P2)이 된다. 이때, 상기 제 1 감광패턴(P1)은 제 2 감광패턴(P2)의 두께보다 얇게 형성된다.
그리고, 1차 식각을 통해 박막트랜지스터 영역과 데이터라인(261)과 화소전극(260) 사이의 경계 영역, 게이트패드 상부 영역에 형성된 투명도전층(252) 및 제 2 도전층(253)이 일괄적으로 제거된다.
이때, Ⅱ~Ⅱ’영역에서 데이터라인(261)과 화소전극(260)은 동시에 식각된다. 따라서, 다른 마스크를 사용함으로써 데이터라인(261)과 화소전극(260)간 거리 편차가 발생되던 종래기술과 달리 본 발명의 실시예는 데이터라인(261)과 화소전극(260) 사이의 거리(d1, d2)를 동일하게 할 수 있다.
그 후, 도 5g에 따라, 플라즈마 애싱(ashing)을 통해 화소전극(260) 상부의 제 1 감광패턴(P1)이 제거되어 제 2 도전층(253)이 노출된다. 이때, 액티브층(230)은 제 1 도전층(251)이 상부에 형성되어 있어 애싱의 영향을 받지 않는다.
그리고 도 5h에 따라, 제 2 도전층(253)이 2차 식각에 의하여 선택적으로 제거되어 화소전극(260)의 상부가 노출될 수 있다. 여기서 2차 식각의 방식은 건식 또는 습식이 될 수 있으나 습식으로 진행되는 것이 바람직하다. 이때, 액티브층(230)은 제 1 도전층(251)이 차단막 역할을 하므로 2차 식각의 영향을 받지 않는다.
이어서, 도 5i에 따라, 액티브층(230) 상부의 제 1 도전층(251)과 오믹접촉층이 3차 식각에 의해 제거될 수 있다. 이때, 상기 액티브층(230)의 채널 영역이 외부로 노출하게 되며, 제 1 도전층(251), 투명도전층(252), 제 2 도전층(253)으로 구성된 소스 전극(262a) 및 드레인 전극(262b)이 형성될 수 있다. 여기서 3차 식각의 방식은 건식 또는 습식이 될 수 있으나 건식으로 진행되는 것이 바람직하다
이와 같이 제 3 마스크 공정에서 1차 식각 때에 제 1 도전층(251)을 식각하지 않고 남겨두는 이유는 화소전극(260)의 상부를 노출시키기 위한 애싱과 2차 식각 과정에서 액티브층(230)의 채널 영역을 손상시키지 않기 위함이다. 다만 이에 한정하지는 않으며, 1차 식각 때 액티브층(230) 상부에서 투명도전층(252)이 남도록 식각되거나, 오믹접촉층이 남도록 식각되는 경우도 액티브층(230)의 채널 영역을 보호할 수 있으므로, 이러한 경우들도 모두 본 발명의 실시예로 포함한다.
한편, 제 3 마스크 공정은 멀티톤 마스크에 의해 진행될 수도 있으며, 2번의 식각공정만으로 진행될 수도 있다. 상기 2번의 식각공정은 1차 식각때 투명도전층 및 제 2 도전층이 식각되고, 2차 식각 때 화소전극(260)의 상부의 제 2 도전층(253)과 액티브층(230) 상부의 오믹컨택층(240), 제 1 도전층(251)이 동시에 식각되는 경우를 포함할 수 있다.
그리고, 도 5j 에 따라, 제 4 마스크 공정에 의해 유기 절연층(270)이 데이터라인(261)의 상부에 형성될 수 있다. 상기 유기 절연층(270)은 데이터라인(261)과 공통전극(290) 사이에서 발생하는 기생 커패시터의 용량을 줄이기 위한 것이다.
이때, 상기 유기 절연층(270)은 제 1 기판(200) 상에 포토 아크릴(photo acryl), PVA(poly vinyl alcohol) 또는 BCB(Benzocyclobutene) 중 어느 하나를 1.5μm ~ 2.5 μm의 두께로 도포하여 제 4 마스크를 통해 패터닝하여 형성될 수 있다.
그리고 상기 유기 절연층(270)이 형성되는 위치는 데이터라인(261)의 상부와 양 측면이 덮이도록 데이터라인(261)의 상부와 화소전극(260)과 데이터라인(261)이 이격하는 공간이 될 수 있다. 다르게 말하면, 상기 유기 절연층은 상기 데이터라인(261)의 일 측부에서 반대 측부까지 형성될 수 있다. 한편, 상기 유기 절연층이 상기 제 1 기판의 전체 영역에 형성될 수도 있다. 그러나, 이 경우, 재료비가 상승되고, 공통전극과 화소전극간의 수직거리가 커져서 구동전압이 높아져야하므로 소비전력이 상승될 수 있다.
또한, 상기 제 4 마스크의 형상에 따라 상기 유기 절연층(270)의 모양은 달라질 수 있다.
이어서, 도 5k와 같이 제 2 절연층(280)이 제 1 기판(200) 상부의 전체면에 형성될 수 있다. 이때, 상기 제 2 절연층(280)은 유기물 또는 무기물로 형성될 수 있으나, SiNx 또는 SiO2와 같은 무기물로 형성되는 것이 바람직하다.
그 후, 도 5l과 같이 제 5 마스크 공정을 통하여, 제 1 컨택홀(281)과 제 2 컨택홀(282)이 형성된다. 이때, 상기 제 1 컨택홀(281)은 게이트 패드 영역에 형성되는 것으로서 게이트라인(211)의 일 영역을 노출시키며, 제 2 컨택홀(282)은 데이터 패드 영역에 형성되는 것으로서 데이터라인(261)의 일 영역을 노출시킨다.
그리고 도 5m과 같이 제 6 마스크 공정을 통하여, 공통전극(290)과 게이트 연결패턴(291), 데이터 연결패턴(292)을 형성한다.
공통전극(290)은 박막트랜지스터와 게이트패드, 데이터 패드 영역을 제외한 제 2 절연층(280) 상부의 전체면에 형성될 수 있다. 이때, 화소전극(260)과 대응하는 영역에는 복수의 슬릿을 가지는 형태로 형성될 수 있으며, 데이터라인(261)이 형성된 영역과 중첩하여 형성되어 있다. 그리고 게이트 연결패턴(291) 및 데이터 연결패턴(292)은 각각 제 1 컨택홀(281) 및 제 2 컨택홀(282) 내에 형성되어 게이트라인(211) 및 데이터라인(261)과 전기적으로 접촉할 수 있다. 한편, 상기 공통전극(290), 게이트 연결패턴(291), 데이터 연결패턴(292)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 도전성 물질로 형성될 수 있다.
그 후, 공통전극(290)이 형성된 제 1 기판(200)의 상부에 배향막이 도포될 수 있으며, 제 2 기판이 제 1 기판(200)과 대향하여 합착되고 제 1 기판(200)과 제 2 기판 사이에 액정층이 개재될 수 있다. 그리고 이때, 상기 유기 절연층(270)과 대응하는 영역에는 네거티브형 액정이 개재될 수 있음은 앞서 설명한 바와 같다.
이상으로 설명한 본 발명의 제 2 실시예에 따르는 액정표시장치 제조방법은 데이터라인(261)과 화소전극(260) 간의 거리 편차를 제거하고 유기 절연층(270)을 형성함으로써 기생 커패시터에 의한 영향을 감소시킬 수 있으며, 컨택홀을 제거함으로써 개구율 또한 상승시킬 수 있다. 그리고 컨택홀과 화소전극을 형성하기 위한 마스크 공정을 제거함으로써 공정 생산성을 향상시키고, 제품 생산비용을 절감시킬 수 있다.
또한, 전술한 바와 같이 제 1 실시예에 따르는 액정표시장치 제조방법은 제 2 실시예에서 유기 절연층을 형성하는 단계를 제외한 방법과 동일하므로, 총 5번의 마스크 공정에 의해 액정표시장치를 제조하게 되며, 데이터라인과 화소전극 간의 단차가 없는 액정표시장치를 제조하게 된다.
그리고 본 발명의 실시예들은 프린지 필드형 액정표시장치(FFS LCD : Fringe Field Switching LCD)에 대해서만 설명되었으나 이에 한하지 않는다. 즉, TN 방식, VA 방식의 액정표시장치 및 액정표시장치 제조방법이 소스 및 드레인 전극과 화소전극, 데이터라인을 동일한 마스크 공정에 의해 동시에 형성하고, 화소전극과 데이터라인 사이의 간격을 일정하게 유지하는 것을 포함한다면 모두 본 발명의 일 실시예로 포함될 수 있다.
이상에서 본 발명의 바람직한 실시 예들에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 수 있을 것이다.
따라서, 본 발명의 권리범위는 이에 한정되는 것이 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100, 200 : 제 1 기판 110, 210 : 게이트 전극
120, 220 : 제 1 절연층 130, 230 : 액티브층
140, 240 : 오믹접촉층 151, 251 : 제 1 도전층
152, 252 : 투명도전층 153, 253 : 제 2 도전층
160, 260 : 화소전극 161, 261 : 데이터라인
162a, 262a : 소스 전극 162b, 262b : 드레인 전극
270 : 유기 절연층 180, 280 : 제 2 절연층
190, 290 : 공통전극

Claims (20)

  1. 제 1 기판;
    상기 제 1 기판 상부에 형성되는 게이트라인 및 게이트 전극;
    상기 게이트라인 및 게이트 전극이 형성된 제 1 기판 상부에 형성되는 제 1 절연층;
    상기 제 1 절연층의 상부에 형성되는 액티브층;
    상기 액티브층의 상부에 형성되며, 순차로 적층된 제 1 도전층, 투명도전층 및 제 2 도전층으로 구성되는 소스 전극 및 드레인 전극;
    상기 제 1 절연층 상부에서 상기 소스 전극과 연결되며, 상기 투명도전층 및 제 2 도전층으로 구성되는 데이터라인;
    상기 제 1 절연층 상부에서 상기 드레인 전극과 연결되며, 상기 투명도전층으로 구성되는 화소전극;
    상기 데이터라인의 상부에 형성되는 유기 절연층;
    상기 유기 절연층이 형성된 제 1 기판 상부 전면(全面)에 형성되는 제 2 절연층;
    상기 제 2 절연층 상부에서 상기 화소전극 및 유기 절연층과 중첩하는 위치에 형성되고, 상기 화소전극과 함께 프린지필드전계를 발생시키는 공통전극;
    상기 제 1 기판과 대향 합착하는 제 2 기판; 및
    상기 제 1 기판과 제 2 기판 사이에 개재되는 액정층;
    을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 데이터라인을 사이에 두고 이웃하는 두 개의 화소전극이 상기 데이터라인으로부터 이격한 거리는 동일한 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 유기 절연층은 상기 데이터라인의 일 측부에서 반대측부까지 형성되는 것을 특징으로 하는 액정표시장치
  4. 제 1 항에 있어서,
    상기 유기 절연층은 포토 아크릴(photo acryl)로 형성되는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 제 2 절연층은 SiNx 또는 SiO2로 형성되는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 유기 절연층과 대응하는 영역의 액정층은 네거티브형 액정으로 구성되는 것을 특징으로 하는 액정표시장치.
  7. 제 1 항에 있어서,
    상기 데이터라인은 소스 및 드레인 전극의 제 1 도전층, 투명도전층과 연결되며,
    상기 화소전극은 상기 드레인 전극의 투명도전층과 연결되는 것을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 액티브층과 제 1 도전층 사이에 형성되는 오믹컨택층을 추가로 포함하는 것을 특징으로 하는 액정표시장치.
  9. 제 1 기판 상에 게이트라인 및 게이트 전극을 형성하는 단계;
    상기 게이트 전극이 형성된 제 1 기판 상에 제 1 절연층, 액티브층, 제 1 도전층을 순차적으로 형성하는 단계;
    상기 액티브층과 제 1 도전층이 형성된 제 1 절연층의 상부에 투명도전층과 제 2 도전층을 순차적으로 형성하는 단계;
    상기 제 1 도전층, 투명도전층, 제 2 도전층을 하나의 마스크 공정을 통해 패터닝하여 상기 제 1 도전층, 투명도전층, 제 2 도전층으로 구성된 소스 및 드레인 전극, 상기 투명도전층과 제 2 도전층으로 구성된 데이터라인 및 상기 투명도전층으로 구성된 화소전극을 형성하는 단계;
    상기 제 1 기판과 제 2 기판 사이에 액정층을 개재하는 단계; 및
    상기 제 1 기판과 대향하여 제 2 기판을 합착하는 단계;를 포함하며,
    상기 데이터라인을 사이에 두고 이웃하는 두 개의 화소전극이 상기 데이터라인으로부터 이격한 거리는 동일한 것을 특징으로 하는 액정표시장치 제조방법.
  10. 제 9 항에 있어서,
    상기 제 1 절연층, 액티브층, 제 1 도전층을 형성하는 단계는.
    상기 제 1 절연층, 액티브층, 제 1 도전층을 순차적으로 적층하는 단계; 및
    상기 액티브층 및 제 1 도전층을 하나의 마스크 공정을 통해 상기 게이트 전극과 중첩하는 위치에 동일한 모양으로 패터닝하는 단계;
    를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  11. 제 9 항에 있어서,
    상기 소스 및 드레인 전극, 데이터라인, 화소전극을 형성하는 단계는 하프톤 마스크를 이용하는 것을 특징으로 하는 액정표시장치 제조방법.
  12. 제 9 항에 있어서,
    상기 소스 및 드레인 전극, 데이터라인 및 화소전극을 형성하는 단계는 1차식각을 통해 화소전극을 형성하고, 2차식각을 통해 화소전극의 상부를 노출하며, 3차 식각을 통해 소스 및 드레인 전극을 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  13. 제 12 항에 있어서,
    상기 소스 및 드레인 전극, 데이터라인 및 화소전극을 형성하는 단계는,
    하프톤 마스크를 이용하여, 상기 화소전극과 대응하는 상기 제 2 도전층의상부에 제 1 감광패턴과 상기 소스 및 드레인 전극, 데이터라인과 대응하는 제 2 도전층의 상부에 상기 제 1 감광패턴보다 두꺼운 제 2 감광패턴을 형성하는 단계;
    상기 투명도전층, 제 2 도전층을 1차 식각하여 화소전극을 형성하는 단계;
    상기 제 1 감광패턴을 애싱(ashing)을 통해 제거하는 단계;
    상기 화소전극 상부에 형성된 제 2 도전층을 2차 식각하여 상기 화소전극의 상부를 노출시키는 단계;
    상기 액티브층 상부에 형성된 제 1 도전층을 3차 식각하여 상기 액티브층의 상부를 노출하고 소스 및 드레인 전극을 형성하는 단계; 및
    상기 제 2 감광패턴을 박리하는 단계;
    를 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  14. 제 9 항에 있어서,
    상기 소스 및 드레인 전극, 화소전극을 형성한 후에
    상기 소스 및 드레인 전극, 데이터라인, 화소전극이 형성된 제 1 절연층의 상부에 제 2 절연층을 형성하는 단계; 및
    상기 제 2 절연층 상부에서, 상기 화소전극 및 데이터라인과 중첩하는 영역에 상기 화소전극과 함께 프린지 필드 전계를 발생시키는 공통전극을 형성하는 단계;
    를 추가로 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  15. 제 14 항에 있어서,
    상기 데이터라인을 형성한 후 상기 제 2 절연층을 형성하기 전에, 상기 데이터라인의 상부에 유기 절연층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 액정표시장치 제조방법.
  16. 제 15 항에 있어서,
    상기 유기 절연층을 형성하는 단계는, 상기 유기 절연층을 상기 데이터라인 의 일 측부에서 반대측부까지 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
  17. 제 15 항에 있어서,
    상기 유기 절연층은 포토 아크릴(photo acryl), PVA(poly vinyl alcohol) 또는 BCB(Benzocyclobutene)로 형성되는 것을 특징으로 하는 액정표시장치 제조방법.
  18. 제 15 항에 있어서,
    상기 액정층을 개재하는 단계는 상기 유기 절연층의 상부와 대응하는 영역에 네거티브형 액정을 개재하는 것을 특징으로 하는 액정표시장치 제조방법.
  19. 제 9 항에 있어서,
    상기 제 1 도전층은 Mo, MoTi, Ti, Ti alloy, Al 중 어느 하나로 구성되며, 상기 제 2 도전층은 Cu, Al, Ag, Pt, Au 중 어느 하나로 구성되고, 상기 투명도전층은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)로 구성되는 것을 특징으로 하는 액정표시장치 제조방법.
  20. 제 9 항에 있어서,
    상기 제 1 절연층, 액티브층, 제 1 도전층을 형성하는 단계는 상기 액티브층과 제 1 도전층 사이에 오믹컨택층을 추가로 형성하는 것을 특징으로 하는 액정표시장치 제조방법.
KR1020120019320A 2012-02-24 2012-02-24 액정표시장치 및 액정표시장치 제조방법 Active KR101258903B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020120019320A KR101258903B1 (ko) 2012-02-24 2012-02-24 액정표시장치 및 액정표시장치 제조방법
US13/725,329 US20130222726A1 (en) 2012-02-24 2012-12-21 Liquid crystal display device and method of fabricating the same
CN201210581647.9A CN103293804B (zh) 2012-02-24 2012-12-27 液晶显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120019320A KR101258903B1 (ko) 2012-02-24 2012-02-24 액정표시장치 및 액정표시장치 제조방법

Publications (1)

Publication Number Publication Date
KR101258903B1 true KR101258903B1 (ko) 2013-04-29

Family

ID=48443889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120019320A Active KR101258903B1 (ko) 2012-02-24 2012-02-24 액정표시장치 및 액정표시장치 제조방법

Country Status (3)

Country Link
US (1) US20130222726A1 (ko)
KR (1) KR101258903B1 (ko)
CN (1) CN103293804B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103913874A (zh) * 2013-09-02 2014-07-09 上海中航光电子有限公司 一种阵列基板、显示装置及阵列基板的制造方法
KR20160030598A (ko) * 2014-09-10 2016-03-21 엘지디스플레이 주식회사 액정 표시장치
US11751435B2 (en) 2020-12-02 2023-09-05 Samsung Display Co., Ltd. Display device and method of manufacturing the display device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112200A (ja) * 2012-11-12 2014-06-19 Mitsubishi Electric Corp Ｔｆｔアレイ基板、それを備える液晶パネルおよびｔｆｔアレイ基板の製造方法
TW201518829A (zh) 2013-11-15 2015-05-16 Chunghwa Picture Tubes Ltd 薄膜電晶體基板及其修護方法
CN103616786B (zh) * 2013-12-10 2017-01-04 华映视讯（吴江）有限公司 薄膜晶体管基板及其修护方法
TWI545734B (zh) * 2014-03-12 2016-08-11 友達光電股份有限公司 畫素結構與其製造方法
CN103985671B (zh) * 2014-04-30 2016-06-15 京东方科技集团股份有限公司 阵列基板制备方法和阵列基板、显示装置
CN104201177A (zh) * 2014-07-28 2014-12-10 合肥鑫晟光电科技有限公司 阵列基板及制作方法、显示装置
AT14576U1 (de) * 2014-08-20 2016-01-15 Plansee Se Metallisierung für ein Dünnschichtbauelement, Verfahren zu deren Herstellung und Sputtering Target
CN104698630B (zh) * 2015-03-30 2017-12-08 合肥京东方光电科技有限公司 阵列基板及显示装置
CN104750347A (zh) * 2015-04-17 2015-07-01 合肥京东方光电科技有限公司 电容式触摸屏及其制备工艺及触摸显示面板
CN106597761B (zh) * 2015-10-14 2020-01-14 群创光电股份有限公司 显示面板及电子装置
KR102490188B1 (ko) * 2016-11-09 2023-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
WO2018100466A1 (en) * 2016-11-30 2018-06-07 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP7039844B2 (ja) * 2017-02-24 2022-03-23 三菱電機株式会社 液晶表示パネルおよび液晶表示装置
KR102423865B1 (ko) * 2017-12-04 2022-07-21 엘지디스플레이 주식회사 터치 센서를 가지는 표시 장치
CN113534552B (zh) * 2021-07-22 2023-03-28 武汉京东方光电科技有限公司 阵列基板的制作方法、阵列基板以及显示装置
CN115390302A (zh) * 2022-08-23 2022-11-25 广州华星光电半导体显示技术有限公司 液晶显示面板及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090030557A (ko) * 2007-09-20 2009-03-25 엘지디스플레이 주식회사 액정표시장치의 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720421B1 (ko) * 2002-07-13 2007-05-22 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
CN1333432C (zh) * 2003-08-21 2007-08-22 广辉电子股份有限公司 薄膜晶体管阵列基板的制造方法
TWI236559B (en) * 2004-07-19 2005-07-21 Quanta Display Inc Liquid crystal display
KR101085132B1 (ko) * 2004-12-24 2011-11-18 엘지디스플레이 주식회사 수평 전계 박막 트랜지스터 기판 및 그 제조 방법
KR101257811B1 (ko) * 2006-06-30 2013-04-29 엘지디스플레이 주식회사 액정표시장치용 어레이 기판과 그 제조방법
KR101294232B1 (ko) * 2007-06-08 2013-08-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및이의 제조 방법
KR101058461B1 (ko) * 2007-10-17 2011-08-24 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판 및 그의 제조방법
JP5456980B2 (ja) * 2008-02-15 2014-04-02 三菱電機株式会社 液晶表示装置、及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090030557A (ko) * 2007-09-20 2009-03-25 엘지디스플레이 주식회사 액정표시장치의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103913874A (zh) * 2013-09-02 2014-07-09 上海中航光电子有限公司 一种阵列基板、显示装置及阵列基板的制造方法
KR20160030598A (ko) * 2014-09-10 2016-03-21 엘지디스플레이 주식회사 액정 표시장치
KR102160122B1 (ko) * 2014-09-10 2020-09-28 엘지디스플레이 주식회사 액정 표시장치
US11751435B2 (en) 2020-12-02 2023-09-05 Samsung Display Co., Ltd. Display device and method of manufacturing the display device
US12185593B2 (en) 2020-12-02 2024-12-31 Samsung Display Co., Ltd. Display device and method of manufacturing the display device

Also Published As

Publication number Publication date
CN103293804A (zh) 2013-09-11
US20130222726A1 (en) 2013-08-29
CN103293804B (zh) 2016-03-30

Similar Documents

Publication Publication Date Title
KR101258903B1 (ko) 액정표시장치 및 액정표시장치 제조방법
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
KR100804345B1 (ko) 액정 표시 장치용 기판 및 그것을 이용한 액정 표시 장치
TWI440945B (zh) 用於邊緣場切換模式液晶顯示裝置之陣列基板及其製造方法
CN103033999B (zh) 薄膜晶体管基板和制造薄膜晶体管基板的方法
US7872721B2 (en) Horizontal electric field switching liquid crystal display device and fabricating method thereof
US8405788B2 (en) TFT-LCD array substrate and manufacturing method thereof
CN102096255B (zh) 液晶显示设备的阵列基板及其制造方法
KR20140083650A (ko) 액정표시장치 및 그 제조방법
US9646523B2 (en) Display device having pixel electrode and common electrode on one display panel and manufacturing method thereof
JP5893604B2 (ja) Ｆｆｓ方式液晶表示装置用アレイ基板及びその製造方法
KR101473675B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US8004636B2 (en) Manufacturing thin film transistor array panels for flat panel displays
JP6308757B2 (ja) 液晶表示パネルおよび液晶表示パネルの製造方法
KR101342500B1 (ko) 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시패널
US8796079B2 (en) Pixel structure and fabricating method thereof
KR20070115370A (ko) 개구율이 향상된 표시 장치 및 그 제조 방법
JP2015145907A (ja) 表示装置の製造方法
KR20020074056A (ko) 액정 표시 장치, 그의 박막 트랜지스터 기판 및 그 제조방법
JP2000122096A (ja) 反射型液晶表示装置およびその製造方法
JP6295543B2 (ja) 液晶表示装置及びその製造方法
KR101557805B1 (ko) 액정표시장치
KR101995922B1 (ko) 박막 트랜지스터 표시의 제조 방법
KR20110072434A (ko) 액정표시장치 제조방법
KR20100073693A (ko) 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120224

PA0201 Request for examination
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20130416

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20130423

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20130424

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20160329

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20170320

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20190318

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20210315

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20220314

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20230315

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20240315

Start annual number: 12

End annual number: 12