KR101061882B1

KR101061882B1 - 발광장치 및 그의 제조방법

Info

Publication number: KR101061882B1
Application number: KR1020057004027A
Authority: KR
Inventors: 히데아키 쿠와바라
Original assignee: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date: 2002-09-11
Filing date: 2003-09-11
Publication date: 2011-09-02
Anticipated expiration: 2023-09-11
Also published as: US7291970B2; US20050057151A1; CN1692679A; JP2012015129A; CN100466285C; KR20050053640A; WO2004026002A1; AU2003260959A1; JP5448270B2

Abstract

종래에는, 매우 좁은 폭의 격벽은 형성될 수 없었기 때문에, 고정세화하는 것이 어렵고, 또한, 발광소자로서의 개구율이 낮다는 문제점이 있었다. 또한, 양극이 마련된 기판을 EL 재료를 증착하는 장치로 반송할 때에는 정전 파괴의 우려나 오물이 부착될 우려가 있다. 상기의 점에서, 무기 절연막으로 된 제1 격벽을 형성하고, 그 위에 절연막을 형성한 후, 에치백을 행하여 제1 격벽의 측면에 접하는 제2 격벽을 형성한 다음, 측벽형 뱅크를 형성한다. 또한, 정전 파괴를 방지하기 위해, 대전 방지층을 형성하고, 기판 반송을 행한 후, 대전 방지층을 제거하여 제2 격벽을 형성한다.

발광장치, 제1 전극, 제2 전극, 유기 화합물 층, 제1 격벽, 제2 격벽

Description

발광장치 및 그의 제조방법{Light-emitting apparatus and fabrication method of the same}

본 발명은 한 쌍의 전극과 그 한 쌍의 전극 사이에 끼워진 유기 화합물을 함유하는 막(이하, 유기 화합물 층이라 함)을 포함하고, 전계를 인가한 때 형광 또는 인광을 방출하는 발광소자를 포함하는 발광장치 및 그의 제조방법에 관한 것이다. 본 명세서에서, 발광장치란, 화상 표시 디바이스, 발광 디바이스, 혹은 광원(조명 시스템 포함)을 포함한다. 또한, 발광장치에는, 커넥터, 예를 들어, FPC(Flexible Printed Circuit), TAB(Tape Automated Bonding) 테이프, 혹은 TCP(Tape Carrier Package)를 부착하여 얻어진 모듈, TAB 테이프나 TCP의 끝에 PWB(프린트 배선판)이 마련된 모듈, 및 COG(Chip On Glass) 방식에 의해 발광소자에 IC(집적회로)를 직접 실장하여 얻어진 모듈이 모두 포함된다.

박형 경량, 고속 응답성, 및 직류 저전압 구동 등의 특징을 가지고, 발광체로서 유기 화합물을 사용한 발광소자가 차세대의 플랫 패널형 표시장치로의 응용이 기대되고 있다. 특히, 발광소자가 매트릭스 형상으로 배열된 발광장치가 넓은 시야각 및 우수한 가시성의 점에서 종래의 액정 표시장치보다 우수한 것으로 고려된다.

발광소자의 발광 메카니즘은, 유기 화합물 층을 끼운 한 쌍의 전극에 전계를 인가함으로써, 음극으로부터 주입된 전자 및 양극으로부터 주입된 정공이 유기 화합물 층의 발광 중심에서 재결합하여 분자 여기자를 형성하고, 그 분자 여기자가 기저 상태로 복귀할 때 에너지를 방출하여 발광한다고 알려져 있다. 여기 상태에는 일중항 여기와 삼중항 여기가 알려져 있고, 발광은 어떠한 여기 상태를 거쳐도 가능하다고 생각된다.

복수의 발광소자를 매트릭스 형상으로 배치하여 구성된 발광장치에는, 패시브 매트릭스 구동과 액티브 매트릭스 구동과 같은 공지의 구동방법들 중 하나를 사용하는 것이 가능하다. 그러나, 화소 밀도가 증가한 경우에는, 화소(또는 도트)마다 스위치가 마련되어 있는 액티브 매트릭스형 방식이 저전압으로 구동할 수 있으므로 유리하다고 생각된다.

액티브 매트릭스형 발광장치를 제조하는 경우, 절연 표면을 가진 기판 위에 스위칭 소자로서 박막트랜지스터(TFT)를 형성하고, 이 TFT에 전기적으로 접속된 화소 전극을 양극 또는 음극으로 한 EL 소자를 매트릭스 형상으로 배치한다.

또한, 절연 표면을 가진 기판 위에 TFT를 형성하는 생산 공장, 및 반도체 기판 위에 집적회로를 형성하는 생산 공장에서는, 공장 내를 높은 청정도로 유지하고, 불순물이 정밀한 소자에 혼입되지 않도록 주의를 기울이고 있다. 특히, 반도체 소자에 악영향을 주는 알칼리 금속 원소를 방지하는데 주의를 기울이고 있다.

한편, EL 소자를 형성하기 위해서는, 음극으로서 일 함수가 작은 재료, 특히 알칼리 금속 원소를 사용하는 것이 바람직하고, 또한, 발광층으로서 유기 화합물 층을 형성하는 것도 필요하다.

따라서, 기판 위에 TFT와 EL 소자를 제조하는 경우, 오염을 방지하기 위해, TFT를 제조하는 장치의 설치장소와, EL 소자를 형성하는 장치의 설치장소를 분리하는 것을 생각할 수 있다. 예를 들어, 장치들 사이에 칸막이를 마련하여 다른 세정기를 사용하거나, 장치가 설치되어 있는 건물을 분리하거나, 공장 자체를 분리하는 것을 고려할 수 있다.

장치를 분리하는 경우에는, 설치장소들 사이에서 기판을 반송할 필요성이 발생하고, 설치장소들 사이에서 기판을 반송할 때에는 정전(靜電) 파괴의 우려나 오물이 부착할 우려가 있다.

또한, 기판이나 유기 절연막이나 무기 절연막 등은 절연체이므로, 그의 표면에 정전기가 대전(帶電)하기 쉽고, 이 때문에, 대전한 표면에 오물이 끌어당겨져 부착되거나, 기판이나 유기 절연막이나 무기 절연막이 다른 물체에 닿으면 정전 대전이 발생할 우려도 있다.

또한, 발광층으로 기능하는 유기 화합물 층은 막 두께가 두껍기 때문에, 표면에서의 요철이 크기, 즉, 단차(段差)가 크면 커버리지 불량이 발생하기 쉽다는 문제가 있다.

본 발명은 상기 과제를 해결하기 위해 새로운 구성을 가지는 격벽(뱅크)을 형성하는 것에 관한 것이다. 특히, 본 발명은, 도 1(B)에 그의 일례를 도시하는 바와 같이, 절연 표면을 가진 기판 위에 제1 전극, 유기 화합물 층, 및 제2 전극을 가지는 발광소자를 포함하는 발광장치로서, 제1 전극의 엣지(edge)부를 덮는 제1 격벽과, 이 제1 격벽의 측벽으로 기능하는 제2 격벽을 가지는 것을 특징으로 하는 발광장치에 관한 것이다.

상기 구성에 의하면, 제1 격벽의 상부 부분이 좁게 형성된 때라도 제2 격벽에 의해 커버리지 불량이 저감될 수 있다. 액티브 매트릭스형 표시장치 또는 패시브 매트릭스형 표시장치를 고정세화하기 위해서는, 격벽의 상부 부분도 축소될 필요가 있다. 제1 격벽이 무기 절연막 또는 비감광성 수지로 형성된 때 드라이 에칭을 행하는 경우, 고정세화가 달성될 수 있더라도, 제1 격벽의 측면이 거칠어 지거나, 그 측면과 기판 사이의 각도(테이퍼 각)가 너무 크게 되는 경우가 있다. 그래서, 제1 격벽의 양쪽 측면을 덮는 제2 격벽을 형성함으로써, 제1 격벽의 양쪽 측면의 거친 부분을 덮어 매끄럽게 한다.

제1 격벽 및 제2 격벽의 재료로서는, 스퍼터링법, PCVD법, 또는 도포법에 의해 형성되는 무기 재료(산화규소, 질화규소, 산화질화규소, SiOF막, SiONF막 등), 혹은 도포법에 의해 형성되는 감광성 또는 비감광성의 유기 재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조시클로부텐), 혹은 도포법에 의해 형성되는 SOG막(실록산 구조를 가지는 절연막), 또는 이들의 적층 등이 적절히 사용될 수 있다. 또한, 절연물로서, 감광용의 광에 따라 에천트에 불용해성이 되는 네가티브형, 혹은 그 광에 따라 에천트에 용해성이 되는 포지티브형의 어느 것이라도 사용될 수 있다. 또한, 제2 격벽의 절연성이 낮을 때는, 제1 격벽만으로도 전극들 사이가 절연될 수 있으므로 중대한 문제가 없고, 제2 격벽의 다른 재료로서는, 반도체 재료(도핑된 반도체 재료를 포함)를 사용할 수도 있다.

또한, 제1 격벽과 제2 격벽이 동일 재료로 형성될 수도 있지만, 다른 재료로 하는 것이 바람직하다. 증착법으로 유기 화합물 층을 형성하는 경우, 증착 마스크와 제1 격벽이 서로 접하게 되므로, 증착의 감싸임을 방지하기 위해서는 제1 격벽의 두께는 1 ㎛ 이하(바람직하게는 0.5 ㎛∼1 ㎛)로 하는 것이 바람직하다. 유기 재료로 얇은 막을 형성하는 것은 어렵기 때문에, 무기 재료를 사용하는 것이 바람직하다. 노광을 이용하여 감광성 수지로 된 격벽을 형성하는 경우에는, 상부 부분은 곡면을 가지도록 형성되고, 하부는 상부 부분보다 넓은 5 ㎛ 또는 그 이상의 폭(격벽의 한쪽의 폭)을 가진다. 따라서, 격벽은 합계 10 ㎛ 이상의 폭을 가지고, 결과적으로 개구율이 낮추어진다. 본 발명에서는, 폭이 좁은 격벽을 형성할 수 있고, 예를 들어, 제1 격벽의 폭을 1 ㎛, 제2 격벽의 폭을 1 ㎛로 하여, 합계 3 ㎛의 폭의 격벽을 형성할 수 있다. 제2 격벽의 폭은 0.1 ㎛ 또는 그 이상이 될 수 있지만, 제1 격벽의 높이보다도 크게 하는 것이 바람직하다. 제2 격벽의 폭은 3 ㎛ 정도라면 충분한 커버리지를 확보할 수 있다. 유기 화합물 층과 그 위에 형성하는 막의 커버리지를 확보함으로써 발광장치 전체로서의 신뢰성이 향상된다. 또한, 제2 격벽의 상부 부분에 있어서의 곡면의 곡률 반경은 0.5 ㎛∼2 ㎛으로 하면 좋다.

또한, 격벽의 일부에 무기 재료를 이용함으로써, 유기 재료만으로 된 격벽에 비하여 격벽으로부터의 탈가스의 전체 양을 적게 할 수 있다. 또한, 공정 중에도, 유기 화합물 층을 증착하기 전에 행해지는 탈가스를 위한 진공 소성의 처리 시간을 단축할 수 있다. 또한, 발광장치의 봉지(封止) 후의 탈가스량이 적어지므로, 발광장치의 신뢰성이 향상될 수 있다.

본 발명은 액티브 매트릭스형 표시장치 또는 패시브 매트릭스형 표시장치의 어느 쪽에도 적용될 수 있고, 특히, TFT나 다른 배선에 따라 개구율, 즉, 발광면적이 적어지기 쉬운 하방 출사형의 액티브 매트릭스형 표시장치에 유용하다.

또한, 제1 격벽 대신에 제2 격벽으로 전극 사이를 절연하여도 좋다. 예를 들어, TFT의 전극의 엣지부를 덮도록 제1 격벽을 형성하고, 그 TFT의 전극과 제1 전극이 중첩되어 있는 영역의 단차부를 제2 격벽으로 덮는 구성으로 하여도 좋다.

또한, 잉크젯법이나 스핀 코팅법 등의 도포법으로 유기 화합물 층을 형성하는 경우, 도 1(B)에 그의 일례를 도시하는 바와 같이, 제2 격벽의 재료는 친수성을 가지는 재료(폴리아크릴아미드, 폴리비닐 알코올, 폴리비닐 피롤리돈, MSQ(메틸실세실록산), 산화규소, 산화알루미늄, 탄소 도핑 산화규소(SiOC) 등)로 하고, 제1 격벽의 재료는 소수성을 가지는 재료(폴리염화비닐, 폴리우레탄, 에폭시 수지, 실리콘 수지, 질화규소, 폴리실리콘, 비정질 실리콘 등)로 함으로써, 제1 격벽 위에 유기 화합물 층을 형성하지 않고, 제1 전극 또는 제2 격벽에만 접하도록 유기 화합물 층을 선택적으로 형성할 수 있다. 여기에서는, 제2 격벽의 재료를 용매로서 물을 사용하는 친수성 재료로 하고, 제1 격벽의 재료를 소수성 재료로 한 예를 나타내었지만, 용매로서 물 이외의 것을 사용한 재료액을 유기 화합물 층에 사용하는 경우에는, 용매에 대해 친화성을 가지는 재료를 제2 격벽 재료에 사용하고, 비친화성을 가지는 재료를 제1 격벽 재료에 사용할 수도 있다.

또한, 소수성을 가지는 재료 표면에 O₂ 플라즈마 처리나 N₂O 플라즈마 처리를 행하여 친수성화 처리를 행하여도 좋다. 또한, 수산기(-OH)를 함유하는 알코올 등의 용액에 의한 표면 딥(dip) 처리에 의해서도 친수성화 처리를 행할 수 있다. CMP(화학 기계적 연마) 처리는 슬러리를 이용하는 표면 연마법으로, 슬러리는 SiO₂ 등의 미립자를 KOH, NH₄OH 등의 화학 용액에 현탁시켜 이용하기 때문에, CMP 처리를 행하면 평탄화와 동시에 친수성화 처리가 이루어진다.

또한, 친수성을 가지는 재료 표면에 대하여 SiH₄, SiH_mF_n, 플루오로카본 등의 가스를 이용한 플라즈마 처리를 행하여 소수성화 처리를 행하여도 좋다.

또한, 격벽의 상부 부분 위에 형성되는 막(유기 화합물 층 등)의 커버리지가 요구되지 않는 경우에는, 도 15(A)에 도시하는 바와 같이 제2 격벽(1612)의 측면을 테이퍼 형상으로 하여도 좋고, 도 15(B)에 도시하는 바와 같이 제2 격벽(1622)의 측면을 재료 용액이 모이기 쉽도록 만곡된 경사면을 가지는 형상으로 하여도 좋다.

또한, 제2 격벽의 재료에 안료를 함유시켜 유기 화합물 층으로부터의 발광이나 외부 광 등의 광을 흡수하는 구조로 하여도 좋다. 또한, 제2 격벽의 재료로서 탄소 도핑 산화규소(SiOC)를 사용한 경우에는 제2 격벽은 검은색이 된다.

본 명세서에서 개시하는 제조방법에 관한 본 발명의 구성은, 절연 표면을 가진 기판 위에 제1 전극, 유기 화합물 층, 및 제2 전극을 가지는 발광소자를 포함하는 발광장치의 제조방법으로서, 기판 위에 TFT 및 제1 전극을 형성하는 공정, 소수성 표면을 가지는 제1 격벽을 상기 제1 전극의 엣지부를 덮어 형성하는 공정, 친수성 표면을 가지는 제2 격벽을 상기 제1 격벽의 측면에 형성하는 공정, 및 도포법에 의해 제2 격벽 및 제1 전극에만 접하여 유기 화합물 층을 형성하는 공정을 포함하는 것을 특징으로 하는 발광장치 제조방법이다.

또한, 제2 격벽으로 제1 격벽을 덮는 형상으로 하여도 좋고, 도 4(A)에 도시하는 바와 같이, 절연 표면을 가진 기판 위에 제1 전극, 유기 화합물 층, 및 제2 전극을 가지는 발광소자를 구비한 발광장치로서, 제1 전극의 엣지부를 덮는 제1 격벽과, 이 제1 격벽을 덮는 제2 격벽과, 상기 제1 전극 위에 형성된 유기 화합물 층과, 이 유기 화합물 층 위에 형성된 제2 전극을 포함하고, 상기 유기 화합물 층과 상기 제1 격벽 사이에 상기 제2 격벽이 마련되어 있는 것을 특징으로 하는 발광장치이다.

상기 구성에서, 제1 격벽은 제2 격벽으로 완전히 덮여 있고, 제2 격벽의 상부 엣지부가 제1 격벽의 상부 엣지부보다 더 둥글게 되어 있다. 이 구성에 의하면, 제1 격벽의 상면 형상을 축소하여도 제2 격벽에 의해 커버리지 불량이 저감될 수 있다.

또한, 기판 위에 TFT와 EL 소자를 제조하는 경우, 오염을 방지하기 위해, TFT를 제조하는 장치의 설치장소와, EL 소자를 형성하는 장치의 설치장소를 분리시키는 것이 바람직하고, 이들 설치장치 사이에서 기판을 반송할 때에는, 기판의 전면을 제1 격벽이 되는 절연막으로 완전히 덮는 것이 바람직하다.

본 발명의 제조방법에 관한 구성은, 절연 표면을 가진 기판 위에 제1 전극, 유기 화합물 층, 및 제2 전극을 가지는 발광소자를 포함하는 발광장치의 제조방법으로서, 제1 설치장소에서 기판 위에 TFT 및 제1 전극을 형성하고, 전면에 걸쳐 이 제1 전극을 덮어 유기 수지막 또는 무기 절연막을 형성하는 공정, 기판을 제2 설치장소로 반송하는 공정, 제2 설치장소에서 상기 유기 수지막 또는 무기 수지막을 에칭하여 격벽을 형성하고, 또한, 제1 전극의 일부를 노출시킨 후 대기에의 노출 없이 제1 전극 위에 유기 화합물 층을 형성하는 공정, 및 상기 유기 화합물 층 위에 제2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 발광장치 제조방법이다.

또한, 기판을 제2 설치장소로 반송하기 전에 유기 수지막 또는 무기 절연막을 덮는 대전 방지층을 형성하는 것에 의해 정전 파괴를 방지하는 것이 바람직하다.

또한, 제1 격벽을 형성한 후에 제1 전극 표면을 연마 또는 세정하여도 좋다. 본 발명의 제조방법에 관한 다른 구성은, 절연 표면을 가진 기판 위에 제1 전극, 유기 화합물 층, 및 제2 전극을 가지는 발광소자를 포함하는 발광장치의 제조방법으로서, 제1 설치장소에서 기판 위에 TFT 및 제1 전극을 형성하고, 이 제1 전극의 엣지부를 덮는 제1 격벽을 형성하는 공정, 제1 전극 표면의 노출된 부분을 연마하는 공정, 전면에 걸쳐 상기 제1 전극 및 제1 격벽을 덮어 유기 수지막 또는 무기 절연막을 형성하는 공정, 기판을 제2 설치장소로 반송하는 공정, 제2 설치장소에서 상기 유기 수지막 또는 무기 수지막을 에칭하여 제2 격벽을 형성하고, 또한, 제1 전극을 노출시킨 후 대기에의 노출 없이 제1 전극 위에 유기 화합물 층을 형성하는 공정, 및 상기 유기 화합물 층 위에 제2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 발광장치의 제조방법이다.

제1 전극 표면을 연마 또는 세정함으로써, 제1 전극 표면에 있어서 제1 격벽으로 덮인 부위 이외의 부위가 평탄화되고 세정된다. 즉, 상기 각 구성에서, 유기 화합물 층과 접하는 제1 전극 표면의 요철이 제1 격벽으로 덮인 제1 전극 표면의 것보다 작다. 그리고, 전면을 덮도록 절연막을 형성하고, 그 절연막을 이방성 에칭함으로써, 제2 격벽을 자기정합적으로 형성함과 동시에, 제1 전극 표면을 노출시킨다. 제2 격벽을 형성할 때 마스크를 이용하여도 좋지만, 마스크 수의 증가를 방지하기 위해서는 제2 격벽을 이방성 에칭을 이용하여 자기정합적으로 형성하는 것이 바람직하다.

또한, 제1 격벽의 형성 후에, 슬러리 등을 이용하여 CMP로 제1 전극 표면을 연마하는 경우, 제1 격벽의 하부 엣지부 부근은 그다지 연마되지 않지만, 그 부분은 이후의 공정에서 제2 격벽으로 덮기 때문에 문제가 되지 않는다. 또한, 상기 각 구성에서, 제1 전극 중, 제2 격벽과 접하는 영역은 제1 격벽과 접하는 제1 전극 표면의 것보다 작은 요철을 가진다.

또한, 기판 위에 TFT와 EL 소자를 제조하는 경우, 오염을 방지하기 위해, TFT를 제조하는 장치의 설치장소와 EL 소자를 형성하는 장치의 설치장소를 분리시키는 것이 바람직하다. 이들 설치장소 사이에서 기판을 반송할 때에는, 제2 격벽이 되는 절연막으로 기판의 전면을 덮는 것이 바람직하다. 제1 전극 표면을 덮음으로써 제1 전극 표면에 오물이 부착하는 것을 방지할 수 있다.

또한, 제2 격벽이 되는 절연막을 덮는 대전 방지층을 형성함으로써, 정전 파괴를 방지할 수 있다. 본 발명의 제조방법에 관한 다른 구성은, 절연 표면을 가진 기판 위에 제1 전극, 유기 화합물 층, 및 제2 전극을 가지는 발광소자를 포함하는 발광장치의 제조방법으로서, 제1 설치장소에서 기판 위에 TFT 및 제1 전극을 형성하고, 전면에 걸쳐 이 제1 전극을 덮어 유기 수지막 또는 무기 수지막과, 대전 방지층을 적층 형성하는 공정, 기판을 제2 설치장소로 반송하는 공정, 제2 설치장소에서 상기 대전 방지층을 에칭하고, 상기 유기 수지막 또는 무기 절연막을 에칭하여 격벽을 형성하고, 또한, 제1 전극의 일부를 노출시킨 후 대기에의 노출 없이 이 제1 전극 위에 유기 화합물 층을 형성하는 공정, 및 상기 유기 화합물 층 위에 제2 전극을 형성하는 공정을 포함하는 것을 특징으로 하는 발광장치 제조방법이다.

제2 격벽이 되는 절연막을 덮는 대전 방지층을 형성함으로써, 정전 파괴를 방지할 수 있다. 대전 방지층으로서는, 도전성 피막, 예를 들어, 계면활성제 도포막이 이용될 수 있다. 또한, 염화리튬이나 염화마그네슘과 같은 무기염이나, 카복실산기나 술폰산기를 함유하는 고분자 전해질과 같은 이온 전도성 물질을 합성 수지나 실리케이트 등의 조막성(造膜性) 물질에 분산시켜 이루어지는 조성물을 성막한 것, 또는 도전성 폴리머가 대전 방지층으로서 이용될 수 있다. 그리고, 기판의 반송 후에는 대전 방지층을 제거하고, 절연막을 이방성 에칭하여 제2 격벽을 형성하고 나서 유기 화합물 층을 형성한다.

또한, 본 발명은 발광이 제2 전극을 투과하는 상면 출사형 발광장치에도 적용될 수 있다. 상면 출사형 발광장치의 경우, 제2 전극에 광을 투과하는 투명 도전막을 사용하게 되지만, 제2 전극의 막 저항이 높아진다는 문제가 발생한다. 특히, 투명 도전막의 막 두께를 얇게 한 경우, 막 저항이 더욱 높아지게 된다. 양극 또는 음극으로서 기능하는 투명 도전막의 막 저항이 높아지면, 전압 강하에 의해 면내(in-plane) 전위 분포가 불균일하게 되고, 발광소자의 휘도가 변하게되는 상황이 발생한다. 그래서, 본 발명은 발광소자에 있어서의 투명 전극의 막 저항을 저하시키는 구조를 가지는 발광장치를 제공한다.

본 발명의 다른 구성은, 도 17(A)에 나타내는 바와 같이, 절연 표면을 가진 기판 위에 제1 전극, 유기 화합물 층, 및 제2 전극을 가지는 발광소자를 포함하는 발광장치로서, 제1 전극의 엣지부를 덮는 제1 격벽과, 이 제1 격벽의 측벽으로 기능하는 제2 격벽을 가지고, 상기 제1 격벽은, 금속층을 상층으로 하고 절연층을 하층으로 하는 적층 구조를 가지는 것을 특징으로 하는 발광장치이다.

상기 구성에서, 상기 제2 전극은 투명 도전막을 가지고, 상기 발광소자의 발광은 상기 제2 전극을 투과한다.

상기 구성에서, 상기 금속층은 상기 제2 전극과 접하여 보조 전극이 된다.

도 17(A)에 도시하는 바와 같이, 절연막과 금속막을 적층하고, 동일 마스크를 사용하여 패터닝을 행하여, 상층을 금속층으로 하고 하층을 절연층으로 하는 제1 격벽을 형성한다. 따라서, 마스크 수에 증가는 없다. 제1 격벽의 상층인 금속층이 보조 전극(1800)으로서 기능한다.

상기 구성에서, 상기 금속층은 상기 격벽에 마련된 콘택트 홀을 통하여 하부 배선에 접속되어 있다.

또한, 상기 금속층을 사용하여 인출 배선을 형성함으로써, 하층에 존재하는 다른 배선에 금속층을 접속하는 것도 본 발명의 특징들 중 하나이다. 이 경우, 제1 격벽에 콘택트 홀을 형성한 후에 금속층을 형성하기 때문에, 콘택트 홀을 위한 마스크가 1장 더 요구된다. 따라서, 투명 전극과 접속 전극을 접속하기 위한 영역을 표시 영역에 추가하여 마련하고 있지만, 그 접속 영역 스페이스를 삭감할 수 있다. 또한, 유기 화합물 층의 형성에 도포법을 이용한 경우에는, 전면에 막이 형성되기 때문에, 증착법에 의한 유기 화합물 층의 형성 전 혹은 음극 형성 전에 접속 전극을 노출시키기 위해 선택적으로 O₂ 플라즈마 애싱(ashing) 처리 등을 행한다. 본 발명에 의하면, 유기 화합물 층의 형성에 도포법을 사용하여도, 유기 화합물 층과 음극을 연속적으로 적층 형성할 수 있다.

또한, TFT의 구조는 특별히 한정되지 않고, 폴리실리콘을 활성층으로 하는 탑 게이트형 TFT나 보텀 게이트형 TFT이어도 좋고, 도 18에 도시하는 바와 같은 비정질 실리콘 TFT이어도 좋다.

도 1(A) 및 도 1(B)는 실시형태 1의 단면 구조를 나타내는 도면.

도 2(A)∼도 2(D)는 실시형태 1의 공정을 나타내는 도면.

도 3(A)∼도 3(D)는 실시형태 2의 공정을 나타내는 도면.

도 4(A) 및 도 4(B)는 실시형태 3 및 4의 단면 구조를 나타내는 도면.

도 5(A)∼도 5(D)는 실시형태 3의 공정을 나타내는 도면.

도 6(A) 및 도 6(B)는 실시형태 5의 흐름도.

도 7(A) 및 도 7(B)는 CMP 처리 전후에서의 요철 양의 비교를 나타내는 그래 프.

도 8(A) 및 도 8(B)는 실시예 1을 나타내는 상면도 및 단면도.

도 9(A) 및 도 9(B)는 실시예 1을 나타내는 상면도 및 단면도.

도 10(A) 및 도 10(B)는 실시예 2의 소자 구조를 설명하는 블록도.

도 11(A)∼도 11(E)는 실시예 3의 전자 기기의 예를 나타내는 도면.

도 12(A)∼도 12(C)는 실시예 3의 전자 기기의 예를 나타내는 도면.

도 13(A) 및 도 13(B)는 실시예 4의 모듈을 나타내는 도면.

도 14는 실시예 4의 전원 공급 회로를 나타내는 블록도.

도 15(A) 및 도 15(B)는 실시형태 6의 단면 구조를 나타내는 도면.

도 16(A) 및 도 16(B)는 실시형태 7의 단면 구조를 나타내는 도면.

도 17(A) 및 도 17(B)는 실시형태 8의 단면 구조를 나타내는 도면.

도 17(C)는 실시형태 8의 상면도.

도 18은 실시형태 9의 단면 구조를 나타내는 도면.

본 발명의 실시형태에 대하여 아래에 설명한다.

[실시형태 1]

여기에서는 액티브 매트릭스형 발광장치의 예를 이용하여 본 발명을 설명한다.

도 1(A)에서, 부호 10은 기판, 부호 11은 제1 격벽(제1 뱅크), 부호 12는 제2 격벽(제2 뱅크), 부호 13은 제1 전극, 부호 14는 유기 화합물 층, 부호 15는 제2 전극, 부호 16은 TFT, 부호 18은 절연막이다. 또한, 도 1(A)에서는, 제1 전극(13)이 발광소자의 양극으로서 기능하고, 제2 전극(15)이 발광소자의 음극으로서 기능하고 있지만, 특별히 한정되는 것은 아니고, 재료를 적절히 선택하면 제1 전극을 음극으로서 기능시키고, 제2 전극을 양극으로서 기능시키는 것도 가능하다.

도 1(A)의 구조를 형성하기 위한 제작공정의 예가 도 2(A)∼도 2(D)에 도시되어 있다.

먼저, 절연 표면을 가진 기판(10) 위에 TFT(16)을 제조한다. TFT(16)의 층간 절연막의 재료로서는, 예를 들어, 스퍼터링법, PCVD법, 또는 도포법에 의해 형성되는 무기 재료(산화규소, 질화규소, 산화질화규소, SiOF막, SiONF막 등), 혹은 도포법에 의해 형성되는 감광성 또는 비감광성의 유기 재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조시클로부텐), 혹은 도포법에 의해 형성되는 SOG막(실록산 구조를 가지는 절연막), 또는 이들의 적층 등을 적절히 이용할 수 있다. 여기에서는 탑 게이트형 TFT의 예를 나타내었지만, 특별히 한정되는 것은 아니고, 보텀 게이트형 TFT로 하여도 좋다. TFT(16)는 공지의 방법으로 n채널형 TFT 또는 p채널형 TFT를 제조하면 된다. 다음에, 양극이 되는 제1 전극(13)을 TFT의 전극의 일부와 중첩하도록 형성한다. 여기에서는, 제1 전극(13)으로서 일 함수가 큰 도전막(ITO(인듐 주석 산화물), In₂O₃-ZnO(산화인듐 산화아연 합금), ZnO(산화아연) 등)을 사용하여 습식 에칭으로 형성한다. 제1 전극(13)을 패터닝할 때, 절연막(18)에 대한 제1 전극(13)의 선택비가 높도록, 즉, 에칭 레이트 가 절연막(18)의 것과 큰 차이가 있도록 에칭 조건 또는 재료를 적절히 설정한다.

다음에, PCVD법, 스퍼터링법, 또는 도포법에 의해 전면(全面)에 절연막을 형성한 후, 패터닝을 행하여 제1 격벽(11)을 형성한다. 제1 격벽(11)은 제1 전극의 엣지부, 배선, 및 전극을 덮고, 전극들 사이를 절연한다. 이 제1 격벽(11)의 폭이 크면, 개구율이 저하되기 때문에, 본 발명에서는 제1 격벽의 상부 형상을 가능한 한 작게 하여 개구율 향상 및 고정세화를 도모한다. 따라서, 미세제조를 가능하게 하는 건식 에칭으로 패터닝을 행하는 것이 바람직하다. 제1 격벽(11)을 패터닝할 때, 제1 전극(13)과 절연막(18)에서 에칭 레이트에 큰 차이가 있도록(즉, 선택비가 크도록) 에칭 조건 또는 재료를 적절히 설정한다.

다음에, 제1 전극(13)의 노출된 표면을 연마 또는 세정한다. 이 단계에서의 하나의 화소의 단면도가 도 2(A)이다. 제1 전극(양극)의 표면을 계면활성제(약알칼리성)를 포함시킨 다공질의 스폰지(대표적으로는 PVA(폴리비닐 알코올)제 또는 나일론제 등)로 세정하여 표면의 오물을 제거하는 것이 바람직하다. 세정 기구로서는, 기판의 면에 평행한 축선을 중심으로 회동하여 기판의 표면에 접촉하는 로울 브러시(PVA제)를 가지는 세정장치를 사용하여도 좋고, 기판의 면에 수직인 축선을 중심으로 회동하여 기판의 표면에 접촉하는 디스크 브러시(PVA제)를 가지는 세정장치를 사용하여도 좋다. 예를 들어, 화학적 기계적 연마법(CMP법)을 이용하여 연마하는 경우, 제1 격벽은 경질(硬質)의 무기 절연 재료로 형성되는 것이 바람직하다. 볼록부가 되는 제1 격벽이 마련되어 있어도 제1 전극 표면을 연마하여 평탄하게 할 수 있다. 또한, 제1 격벽의 높이(막 두께)가 2 ㎛인 경우, 커버리지 불량이 발생 하기 쉽고, 또한, 제1 전극과 접하고 있는 제1 격벽의 하부 엣지부 근방을 연마하기 어려우므로, 제1 격벽의 높이는 낮은 편이 좋다.

550 nm의 높이를 가지는 볼록부가 있는 상태에서 CMP 장치를 사용하여 제1 전극(13)에 대하여 CMP 처리를 행한 결과, 볼록부로부터 3 ㎛ 이상 거리가 떨어져 있는 부분에서 평탄화가 실현된다. 도 7(A) 및 도 7(B)는 실험 결과를 나타낸다. 도 7(A)에 나타낸 상태에 비하여 도 7(B)에서는 높이 10 ㎛ 이상의 요철이 큰 폭으로 감소되었다. 도 7(A)에서 REF는 전극에 대하여 CNP 처리를 행하기 전에 제1 격벽이 전극 상에 형성되지 않은 조건 하에서의 전극의 표면의 요철을 나타내는 실험 결과를 나타내고, 도 7(B)에서 REF는 전극에 대하여 CNP 처리를 행한 후에 제1 격벽이 전극 상에 형성되지 않은 조건 하에서의 전극의 표면의 요철을 나타내는 실험 결과를 나타낸다.

연마 후에, 다른 처리, 예를 들어, 제1 전극 표면의 개질을 행하기 위한 UV 조사, 산소 플라즈마 처리 등을 행하여도 좋다.

다음에, 기판 전면 위에 절연막을 형성한다(도 2(B)). 이 절연막으로서는 제1 격벽의 재료와 에칭 레이트가 다른 재료를 사용한다. 또한, 제1 격벽에 의해 전극들 사이의 절연이 이미 행해졌으므로, 절연막 대신에, 반도체막(폴리실리콘이나 비정질 실리콘 등)이 형성될 수도 있다. 이 절연막은 이후의 공정에서 제1 격벽의 측면을 덮는 제2 격벽으로 기능한다. 또한, 제1 전극 표면을 연마한 직후에 절연막을 형성함으로써, 제1 전극 표면에 오물이 부착하는 것을 방지한다. 도 2(A)의 상태에서 기판을 증착 장치로 반송 또는 도입할 때까지의 사이에 제1 전극 표면에 오물이 부착되면, 단락(短絡)이 발생하는 원인이 된다. 그러나, 도 2(B)의 상태라면, 설령 기판을 공장 외로 반송하여 오물이 부착되어도 이후 공정에서 절연막 표면의 오물을 에칭으로 제거할 수 있고, 제1 전극 표면을 깨끗하게 유지할 수 있다.

다음에, 이방성 에칭 또는 에치백을 행하여 절연막의 대부분을 제거하고, 제1 격벽의 측면에만 접하는 제2 격벽(12)을 형성함과 동시에, 제1 전극 표면을 노출시킨다(도 2(C)). 여기에서는 습식 에칭 또는 반응성 이온을 이용한 건식 에칭을 이용하여 제2 격벽의 표면을 곡면으로 함과 동시에, 제1 격벽의 형상에 따라 자기정합적으로 제2 격벽을 형성하는 것이 바람직하다. 건식 에칭을 사용하여 형성된 제1 격벽 측면은 거칠어지기 쉬워, 그 거칠어진 측면을 덮도록 제2 격벽을 형성한다. 이렇게 하여 측벽(sidewall)형의 격벽(뱅크)이 형성된다. 또한, CMP 등의 평탄화 처리로 아직 평탄화되지 않은 부분이 제1 전극 표면에 존재하는 경우, 그 부분을 제2 격벽으로 덮을 수 있다. 제2 격벽(12)을 패터닝할 때, 제1 격벽, 제1 전극, 및 절연막(18)에 대한 제2 격벽(12)의 선택비가 크도록, 즉, 제1 격벽, 제1 전극, 및 절연막(18)의 것과 다른 에칭 레이트로 에칭 조건 또는 재료를 적절히 설정한다.

또한, 제2 격벽을 형성할 때, 제1 전극 표면을 에칭하여 얇게 하여도 좋다. 또한, 미리 CMP 등으로 평탄화되어 있으므로, 다소 오버 에칭되어도 제1 전극 표면이 평탄한 표면을 유지할 수 있다. 또한, 제1 전극 표면이 오버 에칭된 경우에는 제2 격벽의 엣지부의 접속부에 약간의 단차가 발생된다.

더욱이, 제2 격벽을 형성할 때, 에칭 레이트가 제2 격벽의 것과 다른 재료로 형성된 제1 격벽이 에칭되어도 좋다. 제1 격벽이 오버 에칭된 경우, 제1 격벽의 상부 엣지부를 둥글게 할 수 있다.

각 부위의 재료의 조합의 예로서는, 절연막(18)을 질화규소막, 제1 전극(13)을 ITO, 제1 격벽(11)을 산화규소막, 제2 격벽(12)을 유기 수지막(아크릴, 폴리이미드 등)으로 하고, 제2 격벽을 O₂ 플라즈마 애싱(ashing)으로 형성한다. O₂ 플라즈마 애싱으로 제2 격벽을 형성하는 경우, 제1 전극(13)의 표면 개질을 O₂ 플라즈마 애싱으로 할 수 있으므로, 전체 공정수가 증가하지 않는다. 또한, 상면 출사형 표시장치에서 제1 전극(13)으로서 질화티탄막을 이용한 경우, O₂ 플라즈마로 제2 격벽을 형성한 후, 가스를 염소 가스로 전환하여 플라즈마 처리를 행하여 일 함수를 증대시키는 것이 바람직하다. 또한, 본 발명에 의하면, 격벽 형성 후부터 대기에 닿지 않게 진공 어닐을 행할 수 있고, 또한, 유기 화합물 층을 형성할 수 있다.

또한, 각 부위의 재료의 조합의 다른 예로서는, 절연막(18)을 질화규소막, 제1 전극(13)을 ITO, 제1 격벽(11)을 산화규소막, 제2 격벽(12)을 폴리실리콘막으로 하고, 제2 격벽을 불산계 에천트, 혹은 S₂F₂ 가스 등으로 형성한다. 또한, 각 부위의 재료의 조합의 또 다른 예로서는, 절연막(18)을 질화산화규소막, 제1 전극(13)을 ITO, 제1 격벽(11)을 질화규소막, 제2 격벽(12)을 산화규소막(유기 실란, 예를 들어, 테트라에톡시실란을 이용한 산화규소막)으로 하고, 제2 격벽을 RIE(반응성 이온 에칭)에 의한 이방성 에칭으로 형성한다. 제2 격벽(12)을 산화규소막으 로서 습식 에칭하는 경우에는, 에천트로서, 불화수소 암모늄을 7.13%, 불화암모늄을 15.4% 함유하는 혼합 용액(LAL500: 스텔라 케미파사 제품)을 이용하면 좋다. 또한, 제2 격벽의 상부 엣지부에 곡면을 가지게 하기 위하여 CHF₃ 가스로부터 CF₄ 가스로 서서히 전환함으로써 산화규소막을 에칭하여 산화규소막으로 이루어지는 제2 격벽을 형성하여도 좋다.

또한, 질화규소막으로 이루어지는 제2 격벽을 형성하는 경우에는, 산화규소막이나 실리콘막에 대한 선택성이 높은 CH₃F 가스(산화규소막이나 실리콘막의 것과 다른 에칭 레이트를 제2 격벽에 부여하는)를 사용하면 좋다.

다음에, 유기 화합물 층(14)을 증착법으로 형성하고, 그 위에, 음극으로 기능하는 제2 전극(15)을 형성한다. 도 1(A)에서는 유기 화합물 층(14)은 단층으로서 나타내고 있지만, 그 유기 화합물 층(14)은 정공 주입층(또는 정공 수송층), 발광층, 전자 주입층(또는 전자 수송층) 등이 적층된 적층 구조이다. 또한, 발광장치의 신뢰성을 향상시키기 위해, 유기 화합물 층(14)의 형성 직전에 진공 가열(100℃∼250℃)을 행하여 탈기를 행하는 것이 바람직하다. 예를 들어, 증착법을 사용하는 경우, 진공도가 5 ×10^-3 Torr(0.665 Pa) 이하, 바람직하게는 10^-4∼10^-6 Torr까지 진공 배기된 성막실에서 증착을 행한다. 증착 시에, 유기 화합물은 저항 가열에 의해 기화되고, 셔터를 개방함으로써 기판의 방향으로 비산한다. 기화된 유기 화합물은 상방으로 비산하고, 금속 마스크에 마련된 개구부를 통하여 기판에 증착된다. 이상의 공정으로 도 2(D)에 나타낸 구조가 얻어질 수 있다. 또한, 유기 화합물 층(14) 및 제2 전극(15)의 성막 방법은 TFT(16)에 손상을 주지 않는 저항 가열법이 바람직하고, 잉크젯법이나 스핀 코팅법 등도 사용될 수 있다.

또한, 수용액을 사용하여 잉크젯법이나 스핀 코팅법에 의해 유기 화합물 층을 형성하는 경우, 도 1(B)에 도시하는 바와 같이, 제1 격벽(21)(및 절연막(28))을 소수성 재료로 형성하고, 제2 격벽(22)을 친수성 재료로 형성함으로써, 유기 화합물 층을 선택적으로 성막할 수 있다. 이 경우, 제2 격벽과 제1 전극(23)의 노출 표면에만 유기 화합물 층을 형성할 수 있다. 제2 격벽도 소수성 재료로 형성한 경우, 제1 전극 위에 형성된 유기 화합물 층은 주변의 막 두께가 얇아지는 한편, 중앙부가 두꺼워지게 되어, 막의 균일성이 나빠지지만, 제2 격벽을 친수성 재료로 함으로써, 제1 전극 위에 균일한 막 두께의 유기 화합물 층을 형성할 수 있다.

잉크젯법으로서는, 피에조 제트 방식이어도 좋고, 열에 의한 기포 발생에 의해 토출하는 방식(버블 제트 방식)이어도 좋다. 피에조 방식의 경우에는, 사용하는 용액에 열적 스트레스를 받지 않는 잉크젯 헤드의 구동 파형을 변화시킴으로써 자유롭게 액적의 크기를 제어하기 쉽다는 이점이 있다.

도 1(B)에서, 부호 20은 기판, 부호 21은 제1 격벽, 부호 22는 제2 격벽, 부호 23은 제1 전극, 부호 24는 유기 화합물 층, 부호 25는 제2 전극, 부호 26은 TFT, 부호 28은 절연막이다. 여기에서는 유기 화합물 층(24)을 도포법으로 형성하는 예를 나타내고 있지만, 증착법에 의한 막과 적층하여도 좋다. 예를 들어, 정공 주입층으로서 작용하는 폴리(에틸렌디옥시티오펜)/폴리(스틸렌술폰산) 수용액(PEDOT/PSS), 혹은 폴리아닐린/장뇌 술폰산 수용액(PANI/CSA), PTPDES, Et-PTPDEK, 또는 PPBA 등을 스핀 코팅법으로 도포, 소성한 후, 증착법에 의해 발광층, 전자 수송층 등을 적층하여도 좋다. 이 경우, 정공 주입층은 자기정합적으로 소정의 부분 위에 형성되고, 발광층, 전자 수송층 등은 증착 마스크를 사용하여 형성되게 되므로, 그의 각 단부 부분이 서로 일치하지 않는다.

또한, 제1 격벽은 그의 재료로서 소수성 재료를 사용하는 대신에, 불소 처리 등을 행하여 소수성의 표면으로 하여도 좋다.

또한, 여기에서는 수용성을 사용한 예를 나타내었지만, 유기 화합물 층 재료의 용매(알코올 등)에 친화성을 가지는 재료를 제1 격벽의 재료로 사용하고, 비친화성의 재료를 제2 격벽에 사용할 수도 있다.

[실시형태 2]

여기에서는 액티브 매트릭스형 표시장치의 제작공정 중에 대전 방지층을 형성함으로써 TFT의 정전 파괴를 방지하는 예를 도 3(A)∼도 3(D)에 의거하여 설명한다. 도 3(A)∼도 3(D)에서, 도 1(A)와 같은 개소에는 동일한 부호를 사용한다.

기판(10) 위에 TFT(16)와 제1 전극(13)을 형성한다. 다음에, 제1 전극의 엣지부를 덮는 제1 격벽(11)을 형성한다.(도 3(A))

다음에, 기판 전면에 절연막을 형성하고, 그 위에 대전 방지층(30)을 형성한다(도 3(B)). 대전 방지층(30)을 형성함으로써 정전 파괴를 방지할 수 있다. 절연 표면에는 정전기가 대전하기 쉽고, 따라서, 대전한 표면에 오물이 끌어당겨져 부착하거나 다른 물체에 닿으면 정전 방전이 발생할 우려가 있다.

대전 방지층(30)을 형성하기 위해서는, 도전성 폴리머, 예를 들어, 폴리(에틸렌디옥시티오펜)/폴리스틸렌술폰산 수용액(PEDOT/PSS), 폴리아닐린/장뇌 술폰산(PANI/CSA), PTPDES, Et-PTPDEK, 또는 PPBA 등을 도포하고 소성한다. 이 대전 방지층(30)은 후의 공정에서 제거된다. 또한, 대전 방지층(30)으로서는, 은, 니켈, 구리, 주석 등의 금속 또는 그의 산화물의 미립자를 아크릴계 수지, 폴리에스테르계 수지, 테트라에톡시실란 등에 분산시킨 층, 예를 들어, 안티몬 함유 산화주석으로 이루어지는 입경 0.2 ㎛ 이하의 도전성 미립자를 50∼70 중량% 함유하는 아크릴계 층을 형성하여도 좋다.

다음에, 대전 방지층(30)을 제거한 후, 이방성 에칭을 행하여 제2 격벽(12)을 형성한다(도 3(C)). 또한, 공정수를 단축하기 위해, 대전 방지층(30)과 절연막을 동일 에칭 방법으로 에칭하여 제2 격벽(12)을 형성하여도 좋다.

또한, 대전 방지층(30)과 제1 전극을 서로 접하여 형성한 경우, 대전 방지층(30)에 함유되는 재료와 반응하여 제1 전극의 표면 상태 또는 일 함수를 변화시킬 우려가 있다. 따라서, 본 발명에서는, 대전 방지층과 제1 전극 사이에 버퍼층으로서 절연막을 형성하였으며, 또한, 그 절연막을 에칭하여 격벽의 일부, 여기에서는 제2 격벽(12)을 형성하였다.

다음에, 유기 화합물 층(14)과, 음극으로 기능하는 제2 전극(15)을 증착법 또는 도포법에 의해 적층 형성한다. 이상의 공정으로, 도 3(D)에 도시하는 구조를 얻을 수 있다.

또한, 본 실시형태는 실시형태 1과 자유롭게 조합될 수 있다.

[실시형태 3]

실시형태 1에서는 제1 격벽의 측면을 덮는 제2 격벽을 형성하는 예를 나타내었지만, 여기에서는 제1 격벽을 모두 덮는 제2 격벽을 형성하는 예를 도 4(A)에 의거하여 설명한다.

도 4(A)에서, 부호 40은 기판, 부호 41은 제1 격벽, 부호 42는 제2 격벽, 부호 43은 제1 전극, 부호 44는 유기 화합물 층, 부호 45는 제2 전극, 부호 46은 TFT, 부호 48a∼48c는 절연막이다.

또한, 도 4(A)의 구조를 형성하기 위한 제작공정의 예가 도 5(A)∼도 5(D)에 도시되어 있다.

먼저, 절연 표면을 가진 기판(40) 위에 TFT(46)를 제조한다. TFT(46)는 공지의 방법으로 n채널형 TFT 또는 p채널형 TFT를 제조하면 된다. 또한, 부호 46a는 채널 형성 영역, 부호 46b, 46c는 소스 영역 또는 드레인 영역, 부호 46d는 게이트 전극, 부호 46e, 46f는 소스 전극 또는 드레인 전극, 부호 46g는 게이트 절연막, 부호 47은 전원 공급선이다. 여기에서는 탑 게이트형 TFT의 예를 도시하였지만, 특별히 한정되는 것은 아니고, 보텀 게이트형 TFT로 하여도 좋다.

다음에, 양극이 되는 제1 전극(43)을 TFT의 전극(46f)과 부분적으로 중첩되도록 형성한다.

다음에, PCVD법, 스퍼터링법, 또는 도포법에 의해 절연막을 전면에 형성한 후, 포토리소그래피 기술에 의해 패터닝을 행하여 제1 격벽(41)을 형성한다. 제1 격벽(41)은 제1 전극(43)의 엣지부, 전원 공급선(47) 및 전극(46e, 46f)을 덮고, 전극들 사이를 절연한다. 여기에서는 도포법에 의해 무기 절연막(산화규소막, 질 화산화규소막 등)으로 제1 격벽(41)을 형성하는 예를 나타내고 있다.

다음에, 제1 전극(43)의 노출된 표면을 연마 또는 세정한다. 이 단계에서의 하나의 화소의 단면도가 도 5(A)이다.

다음에, 기판 전면에 절연막을 형성한다(도 5(B)). 이 절연막으로서는, 제1 격벽의 재료와 에칭 레이트가 같은 재료를 사용한다. 또한, 절연막으로서, 제1 격벽의 재료와 에칭 레이트가 다른 재료를 사용하여도 좋다.

다음에, 에치백 또는 이방성 에칭을 행하여 제1 격벽(41)을 덮는 제2 격벽(42)을 형성함과 동시에, 제1 전극 표면을 노출시킨다(도 5(C)). 에치백을 행하면, 절연막 표면의 요철을 반영하여 제2 격벽(42)이 형성된다. 또한, 제2 격벽(42)의 상부 엣지부는 제1 격벽(41)의 상부 엣지부보다도 매끈하게 할 수 있다.

다음에, 유기 화합물 층(44)을 증착법으로 형성하고, 그 위에, 음극이 되는 제2 전극(45)을 형성한다. 이상의 공정으로, 도 5(D)에 도시하는 구조를 얻을 수 있다. 또한, 유기 화합물 층(44)과 제2 전극(45)의 성막 방법으로는 TFT(46)에 손상을 주지 않는 저항 가열법이 바람직하고, 잉크젯법이나 스핀 코팅법 등도 사용할 수 있다.

또한, 본 실시형태는 실시형태1 또는 실시형태 2와 자유롭게 조합될 수 있다.

[실시형태 4]

실시형태 1에서는 제1 격벽의 측면을 덮는 제2 격벽을 형성하는 예를 나타냈지만, 여기에서는 전극만을 덮는 제1 격벽을 형성하는 예를 도 4(B)에 의거하여 설 명한다. 본 실시형태에 의해 서브마이크론(submicron) 사이즈의 격벽을 형성할 수 있다.

도 4(B)에서, 부호 50은 기판, 부호 51은 제1 격벽, 부호 52는 제2 격벽, 부호 53은 제1 전극, 부호 54는 유기 화합물 층, 부호 55는 제2 전극, 부호 56은 TFT, 부호 58은 절연막이다.

여기에서는 제1 격벽(51)이 금속 전극(알루미늄을 주성분으로 하는 전극)에 대하여 열산화 또는 양극산화 등의 산화 처리를 행함으로써 얻어지는 산화물(알루미나)로 형성된다. 따라서, 제1 격벽도 자기정합적으로 형성될 수 있기 때문에, 마스크 수를 삭감할 수 있다. 또한, 산화에 의해 얻어지는 제1 격벽은 상면 형상을 더욱 작게 할 수 있어, 고정세화할 수 있다. 또한, 격벽 사이즈를 극소의 것으로 할 수 있으므로, 화소 영역 전체를 차지하는 격벽 면적이 작아지게 되므로 개구율이 향상된다.

제1 전극(53)을 절연막(58) 위에 형성한 후, TFT의 전극(소스 전극 또는 드레인 전극)을 형성한다. 그 후, TFT의 전극을 산화시켜 표면에 산화막을 형성한다. 제1 격벽(51)을 전극의 산화막으로 함으로써, 두께를 0.1 ㎛ 이하로 할 수 있다.

다음에, 제1 전극(53)의 노출된 표면을 연마 또는 세정한다. 다음에, 기판 전면에 절연막을 형성한다. 이 절연막으로서는, 제1 전극의 재료와 에칭 레이트가 다른 재료를 사용한다. 또한, 제1 격벽에 의해 이미 전극들 사이의 절연이 이루어졌으므로, 절연막 대신에, 반도체막(폴리실리콘이나 비정질 실리콘 등)이 형성되어도 좋다. 또한, 이 절연막은 이후 공정에서 제1 격벽의 측면을 덮는 제2 격벽이 된다.

다음에, 이방성 에칭 또는 에치백을 행하여 절연막의 대부분을 제거하고, 제1 격벽의 측면에만 접하는 제2 격벽(52)을 형성함과 동시에, 제1 전극 표면을 노출시킨다. 여기에서는 제2 격벽을 습식 에칭을 이용하여 표면을 곡면으로 함과 동시에 자기정합적으로 형성하는 것이 바람직하다. 이렇게 하여, 측벽형 격벽이 형성된다. 제1 격벽만으로도 화소 간의 절연을 행하는 것이 가능하지만, 제1 격벽을 금속 산화물로 형성한 경우, 제1 격벽의 상부 엣지부 및 하부 엣지부의 두께가 불균일, 즉, 역 테이퍼 형상으로 되기 쉽고, 따라서, 커버리지 불량이 발생하기 쉽게 된다. 본 실시형태에서는, 불균일하게 되기 쉬운 제1 격벽의 측면을 제2 격벽으로 덮음으로써, 이후에 형성되는 막 두께가 얇은 유기 화합물 층의 커버리지 불량을 없애고, 발광장치의 신뢰성을 향상시킬 수 있다.

또한, 본 실시형태에 나타내는 바와 같이, 제1 격벽(51)을 전부 덮는 제2 격벽을 형성하여도 좋다.

다음에, 유기 화합물 층(54)을 증착법으로 형성하고, 그 위에, 음극이 되는 제2 전극(55)을 형성한다. 이상의 공정으로, 도 4(B)에 도시하는 구조를 얻을 수 있다. 또한, 유기 화합물 층(54)과 제2 전극(55)의 성막 방법으로는, TFT(56)에 손상을 주지 않는 저항 가열법이 바람직하고, 잉크젯법이나 스핀 코팅법 등도 사용할 수 있다.

또한, 본 실시형태는 실시형태 1, 실시형태 2, 또는 실시형태 3과 자유롭게 조합될 수 있다.

[실시형태 5]

기판 위에 TFT와 EL 소자를 제조하는 경우, 오염을 방지하기 위해, TFT를 제조하는 장치의 설치장소와 EL 소자를 형성하는 장치의 설치장소를 분리하는 것을 생각해 볼 수 있다. 예를 들어, 장치가 설치되어 있는 건물을 서로 다르게 하거나, 공장 자체를 서로 다른 장소에 설치한다.

장치를 분리하는 경우에는, 설치장소들 사이에서 기판을 반송할 필요성이 발생한다. 그리고, 설치장소들 사이에서 기판을 반송할 때에는 정전 파괴의 우려나 오물 부착의 우려가 있다. TFT는 정전기 등에 매우 약하고, 정전 파괴나 정전기에 의해 TFT 특성이 변동한다.

여기에서는, TFT를 제조하는 장소의 설치장소(제1 설치장소)와 EL 소자를 형성하는 장치의 설치장소(제2 설치장소)를 분리한 경우에 적당한 발광장치의 제조 시스템의 예를 도 6(A) 및 도 6(B)에 나타낸다.

도 6(A)는 본 발명의 흐름의 일례를 나타낸다.

먼저, 제1 설치장소로 기판을 반입하여 그 기판 위에 TFT를 형성한다. 다음에, 발광소자의 양극을 형성한다. 다음에, 양극 표면을 보호하기 위한 보호막을 형성한다. 이 보호막은 절연 재료 또는 대전 방지 재료로 된 단층, 또는 이들의 적층으로 형성된다.

다음에, 제1 설치장소로부터 기판을 반출한다.

다음에, 제2 설치장소로 기판을 반입하여, 양극들 사이를 절연하기 위한 격 벽을 형성한다. 또한, 격벽의 형성과 동시에 양극의 표면 일부를 노출시킨다. 제1 설치장소에서 형성한 보호막을 에칭함으로써 격벽을 형성하면 공정 수의 단축을 도모할 수 있다.

다음에, 유기 화합물 층을 형성하고, 음극을 형성하고, 발광소자의 봉지(封止)를 행한다. 그리고, 완성된 발광장치를 제2 설치장소로부터 반출한다.

이와 같은 공정 흐름을 가지는 시스템으로 함으로써, 양극의 형성으로부터 유기 화합물 층의 형성까지 소비되는 시간이 길어지더라도, 반송 시에 오물이 부착하는 것은 보호막 표면이므로, 수율이 향상된다. 양극 표면이 노출된 상태에서 시간이 흐르면 흐를수록 오물이 부착하는 수가 증가된다고 생각되기 때문에, 양극 표면을 노출시키는데 드는 시간을 짧게 하여 유기 화합물 층을 형성하는 것이 중요하다.

도 6(A)에 도시하는 공정 흐름에 따르면, 격벽을 형성하기 전에 기판을 반송하고, 격벽 형성 직후 증착을 행하는 것이 가능하게 된다.

또한, 보호막을 형성하는 단계에서 기판을 비축하는 것도 가능하게 된다.

또한, 서로 다른 장소로 함으로써 제1 설치장소의 청정도를 높일 수 있고, TFT의 전기 특성을 좌우하는 알칼리 금속 원소가 공정 중에 혼입되는 일 없이 전기 특성이 우수한 TFT를 제조하는 것이 가능하다.

공정 흐름의 다른 예를 도 6(B)에 나타낸다.

먼저, 제1 설치장소로 기판을 반입하여 기판 위에 TFT를 형성한다. 다음에, 발광소자의 양극을 형성한다. 다음에, 양극들 사이를 절연하기 위한 격벽을 형성 한다. 또한, 격벽 형성과 동시에 양극의 표면 일부를 노출시킨다. 다음에, 양극 표면을 보호하기 위한 보호막을 형성한다. 이 보호막은 절연 재료 또는 대전 방지 재료로 된 단층 또는 이들의 적층으로 형성된다.

다음에, 제1 설치장소로부터 기판을 반출한다.

다음에, 제2 설치장소로 기판을 반입하여 보호막을 제거한다. 또는, 보호막을 이방성 에칭하여 실시형태 1∼4에 도시한 바와 같은 제2 격벽을 형성하여도 좋다.

다음에, 유기 화합물 층을 형성하고, 음극을 형성하고, 발광소자를 봉지한다. 그리고, 완성된 발광장치를 제2 설치장소로부터 반출한다.

또한, 본 실시형태는, 제1 설치장소를 제1 공장으로 하고 제2 설치장소를 제2 공장으로 한 경우에도 적용될 수 있다.

본 발명에 의하면, 발광장치의 제작공정 도중에서의 정전 파괴나 오물의 부착을 효과적으로 방지할 수 있다.

[실시형태 6]

여기에서는 제2 격벽이 실시형태 1 또는 2의 것과 다른 형상을 가지는 예를 도 15(A) 및 도 15(B)에 나타낸다.

도 15(A)에서, 부호 1610은 기판, 부호 1611은 제1 격벽, 부호 1612는 제2 격벽, 부호 1613은 제1 전극, 부호 1614는 유기 화합물 층, 부호 1615는 제2 전극, 부호 1616은 TFT, 부호 1618은 절연막이다.

도 15(A)에 도시된 바와 같이, 제2 격벽(1612)은 테이퍼진 경사면을 가지고 있다. 제1 격벽(1611)을 형성한 후, CMP 처리 등을 행한 다음, 제2 격벽(1612)을 형성한다. 에칭 조건을 적절히 조절함으로써 제2 격벽(1612)을 얻을 수 있다. 제2 격벽(1612)의 테이퍼각은 제1 격벽(1611)의 테이퍼각보다 작게 한다. 또한, 제1 격벽(1611) 및 제2 격벽(1612)의 재료는 절연 재료라면 특별히 한정되지 않고, 적절히 선택될 수 있다. 제1 격벽의 하부 엣지부 부근을 덮음으로써, 제1 전극(1613)의 완전히 연마되지 않은 영역을 덮을 수 있다.

또한, 도 15(B)에서, 부호 1620은 기판, 부호 1621은 제1 격벽, 부호 1622는 제2 격벽, 부호 1623은 제1 전극, 부호 1624는 유기 화합물 층, 부호 1625는 제2 전극, 부호 1626은 TFT, 부호 1628은 절연막이다.

도 15(B)에 도시된 바와 같이, 제2 격벽(1622)은 도 1(A) 및 도 1(B)에 나타낸 곡면(곡면에서의 곡률반경의 중심이 양극측에 있는)과 다른 만곡된 경사면을 가진다. 에칭 조건을 적절히 조절함으로써 제2 격벽(1622)을 얻을 수 있다. 도 15(B)에서는, 곡면에서의 곡률반경의 중심이 음극측에 존재한다. 발광영역 전역에서, 유기 화합물 층의 막 두께를 균일하게 할 수 있다. 다른 구조에서는, 유기 화합물 층이 격벽의 엣지부의 영향을 받을 수 있기 때문에, 유기 화합물 층의 막 두께는 중앙부에서보다는 격벽의 엣지부 부근에서 더 두껍게 되기 쉽다.

또한, 도 15(B)에 도시된 바와 같이, 제2 격벽(1622)은 유기 화합물 층의 재료에 대하여 친화성을 가지는 재료로 형성되고, 제1 격벽(1621)은 비친화성의 재료로 형성되는 것이 바람직하다. 따라서, 초음파 진동을 받으면서 잉크젯 헤드로 부터 발광재료를 함유한 용액을 기판에 토출하여 유기 화합물 층을 형성하는 경우, 각 화소를 구획하는 제1 격벽(비친화성을 가지는)상의 용액이 그 용액의 동적 접촉각을 크게 함으로써 제2 격벽(친화성을 가지는) 및 제1 전극 표면으로 이동될 수 있다.

또한, 제1 격벽 재료로서 무기 재료를 사용하고 제2 격벽 재료로서 유기 재료를 사용하는 경우, 도 1(A) 및 도 15(A)에 비하여 제2 격벽의 형상 및 체적이 작으므로, 제2 격벽으로부터의 탈가스의 전체 양을 감소시킬 수 있다. 또한, 공정에 있어서도, 유기 화합물 층을 증착하기 전에 행해지는 탈가스를 위한 진공 소성 처리 시간을 단축할 수 있다. 또한, 탈가스량이 적기 때문에, 발광장치를 봉지한 후에도 발광장치의 장기 신뢰성이 향상된다.

또한, 본 실시형태는 실시형태 1, 실시형태 2, 실시형태 3, 실시형태 4, 또는 실시형태 5와 자유롭게 조합될 수 있다.

[실시형태 7]

도 16(A)는 제1 격벽(1711)의 표면에 소수성 처리를 행하는 예를 나타내고 있다.

도 16(A)에서, 부호 1710은 기판, 부호 1711은 제1 격벽, 부호 1712는 제2 격벽, 부호 1713은 제1 전극, 부호 1714는 유기 화합물 층, 부호 1715는 제2 전극, 부호 1716은 TFT, 부호 1718은 절연막이다.

투명 도전막(ITO 등)으로 된 제1 전극(1713)을 패터닝에 의해 형성한 후, 기판 전면에 산화규소막을 형성한다. 다음에, SiH_mF_n 가스를 사용한 플라즈마 처리를 사용한 소수성 처리를 행하여 표면(1700)을 얻는다. 다음에, 패터닝을 행하여 제1 격벽(1711)을 형성한다.

다음에, 폴리비닐 피롤리돈으로 된 수지막을 성막하고, 패터닝을 행하여 제2 격벽(1712)을 형성한다. 다음에, 유기 화합물 층(1714)과 제2 전극(1715)을 순차 형성한다. 또한, 유기 화합물 층(1714)의 형성 방법으로 도포법 또는 잉크젯법을 이용한 경우, 각 화소를 구획하는 제1 격벽(소수성)상의 용액이 그 용액의 동적 접촉각을 크게 함으로써 제2 격벽(친수성) 및 제1 전극 표면으로 이동될 수 있다.

또한, 제2 전극(1715)으로서, 얇은 금속막(Ag 또는 Al)과 투명 도전막(ITO 등)의 적층으로 이루어진 음극을 사용하여, 유기 화합물 층(1714)로부터의 발광을 투과시킨다. 따라서, 기판(1710)의 상방으로 투과하는 발광과 기판(1710)의 하방으로 투과하는 발광이 얻어지는 발광장치가 될 수 있다. 발광을 내는 방향은 특별히 한정되지 않고, 어느 쪽이어도 좋다.

도 16(B)는 제1 격벽(1721)과 제2 격벽(1722) 모두에 소수성을 가지는 재료를 사용한 예를 나타내고 있다. 제1 전극(1723) 위에 PCVD법에 의해 질화규소막을 형성한 후, 패터닝을 행하여 제1 격벽을 형성한 다음, 도포법에 의해 에폭시 수지를 형성한 후 에치백에 의해 제2 격벽을 형성한다. 유기 화합물 층(1724)의 형성 방법으로 도포법 또는 잉크젯법을 이용한 경우, 각 화소를 구획하는 제1 격벽(소수성) 및 제2 격벽(소수성)상의 용액은 그 용액의 동적 접촉각을 크게 함으로써 제1 전극 표면으로만 이동될 수 있다.

도 16(B)에서, 부호 1720은 기판, 부호 1721은 제1 격벽, 부호 1722는 제2 격벽, 부호 1723은 제1 전극, 부호 1724는 유기 화합물 층, 부호 1725는 제2 전극, 부호 1726은 TFT, 부호 1728은 절연막이다.

본 실시형태는 실시형태 1, 실시형태 2, 실시형태 3, 실시형태 4, 실시형태 5, 또는 실시형태 6과 자유롭게 조합될 수 있다.

[실시형태 8]

여기에서는, 상면 출사형으로 한 경우 투명 전극의 전기 저항을 낮추기 위해 저저항 금속 재료로 된 보조 전극을 형성하는 예를 설명한다.

도 17(A)에서, 부호 1800은 보조 전극, 부호 1810은 기판, 부호 1811a는 제1 격벽, 부호 1812는 제2 격벽, 부호 1813은 제1 전극, 부호 1814는 유기 화합물 층, 부호 1815는 제2 전극, 부호 1816은 TFT, 부호 1818은 절연막이다.

도 17(A)에 도시된 구조를 얻기 위해서는, 먼저, 기판(1810) 위에 TFT(1816)를 제조하고, 제1 전극(1813)을 형성한다.

제1 전극(1813)은 일 함수가 큰 금속 재료, 구체적으로는, 백금(Pt), 크롬(Cr), 텅스텐(W), 혹은 니켈(Ni)로 형성된다. 제1 전극(1813)으로서 투명 도전막(ITO 등)을 사용하여도 좋고, 이 경우, 기판(1810)의 상방으로 투과하는 발광과 기판(1810)의 하방으로 투과하는 발광을 얻을 수 있는 발광장치가 형성될 수 있다.

다음에, 기판 전면에 절연막을 형성하고, 그 위에 스퍼터링법 등에 의해 저저항 금속 재료(도전형을 부여하는 불순물 원소가 도핑된 poly-Si, W, WSi_x, Al, Ti, Mo, Cu, Ag, Ta, Cr, 또는 Mo에서 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 혹은 화합물 재료를 주성분으로 하는 막 또는 그들의 적층막)로 된 금속막을 연속적으로 형성한다. 다음에, 마스크를 이용하여 금속막 및 절연막을 선택적으로 에칭하여, 보조 전극(1800)과 제1 격벽(1811)을 형성한다. 동일 마스크를 이용하여 에칭할 수 있고, 이 경우, 보조 전극(1800) 및 제1 격벽(1811)의 패턴 형상이 균일하게 된다. 또한, 동일 마스크를 이용하여 에칭하는 경우, 마스크 수를 증가시키지 않고 보조 전극을 형성할 수 있다.

다음에, 제1 전극(1813)의 표면 연마 등을 행하고, 그 후에 도포법에 의해 절연막을 형성한 후, 에치백을 행하여 제2 격벽(1812)을 형성한다.

다음에, 유기 화합물 층(1814)을 증착법, 잉크젯법, 또는 도포법에 의해 형성한다. 그 다음, 스퍼터링법에 의해 금속 박막(10 nm 이하의 막 두께)과 투명 도전막의 적층으로 된 제2 전극(1815)을 형성한다.

제2 전극(1815)은 MgAg, MgIn, AlLi 등의 합금으로 된 금속 박막과, 투명 도전막(인듐 주석 산화물(ITO), 산화인듐 산화아연 합금(In₂O₃-ZnO), 산화아연(ZnO) 등)과의 적층막으로 이루어지고, 발광소자의 음극으로 기능시키고, 또한, 각 발광소자로부터의 광을 투과시킨다.

이상의 공정으로, 도 17(A)에 도시한 구조를 얻을 수 있다.

투명 도전막의 저항값은 비교적 높기 때문에, 대면적화하는 것이 어렵지만, 보조 전극(1800)을 마련함으로써, 음극 전체로서 저저항화를 실현하고, 대면적화를 가능하게 할 수 있다. 더하여, 투명 도전막의 박막화도 가능할 수 있다.

또한, 마스크를 1장 늘려 하층의 배선과의 콘택트 홀을 형성할 수 있다. 도 17(B)는 음극과 인출 배선과의 접속을 보조 전극을 통하여 행하는 예를 나타낸다.

먼저, 도 17(A)의 제작공정과 마찬가지로 하여 제1 전극을 형성한 후, 기판 전면에 절연막을 형성한다.

다음에, 도 17(B)에 도시하는 하층의 전극(1821)에 달하는 콘택트 홀을 뚫기 위한 애칭을 행한다. 그 다음, 금속막을 성막한다.

다음에, 도 17(A)의 제작공정과 마찬가지로 하여 동일 마스크를 이용하여 금속막과 절연막을 에칭하여 제1 격벽(1811b, 1811a)과 보조 전극(1800)을 형성한다.

그 다음, 도 17(A)의 제작공정과 마찬가지로 하여 유기 화합물 층(1814)과, 금속 박막(10 nm 이하의 박막)과 투명 도전막과의 적층으로 된 제2 전극(1815)을 형성한다.

이상의 공정으로, 도 17(B)에 도시한 구조를 얻을 수 있다. 보조 전극(1800)은 제2 전극(1815) 및 전극(1821)과 동일 전위를 가지고, 전극(1821)은 전극(1820)에 전기적으로 접속되어 있다. 도시하지는 않았지만, 이 전극(1820)은 인출 배선(접속 배선)이 되고, 단자부까지 연장되어 있다.

도 8(A)에서는 소스측 구동회로와 화소부 사이에 음극과 접속 배선과의 전도를 위한 접속 영역을 마련하고 있는 것에 대하여, 화소부에서 음극과 접속 배선과의 전도가 보조 전극(1800)에 의해 가능하기 때문에, 접속 영역이 생략될 수도 있다.

각 화소 마다 음극과 하층의 인출 배선을 접속하는 것도 가능하지만, 개구율 을 우선하는 경우에는, 표시부의 주변부의 격벽에 수개의 보조 전극(음극과 접속 배선의 전도를 위한)을 마련하는 구성으로 하는 것이 바람직하다. 도 17(C)는 패널의 상면도의 일례를 나타낸다.

도 17(C)에 도시된 바와 같이, 화소부(1802)의 주변부에서 음극과 접속 배선의 전도를 행한다. 도 17(C)에서는, 14개의 콘택트 홀을 마련한 콘택트부(1825)를 형성한다. 도 17(B)에 도시한 구성을 가지는 콘택트부(1825)에서는, 제1 격벽(1811b)을 형성하고, 도 17(A)에 도시한 구성을 가지는 화소부(1802)에서는, 제1 격벽(1811a)을 형성한다. 도 17(C)에서는, 화소부 이외의 배선 및 회로로 덮이는 면적이 삭감될 수 있다.

도 17(C)에서, 점선으로 나타낸 부호 1801은 소스 신호선 구동회로, 부호 1802는 화소부, 부호 1803은 게이트 신호선 구동회로, 부호 1810은 기판, 부호 1804는 투명한 봉지 기판, 부호 1805는 제1 시일재이고, 부호 1807은 제1 시일재(1805)로 둘러싸인 내측을 충전하는 투명한 제2 시일재이다. 제1 시일재(1805)에는 기판 간격을 유지하기 위한 갭(gap)재가 함유되어 있다.

또한, 접속 배선(도시하지 않음)은 소스 신호선 구동회로(1801) 및 게이트 신호선 구동회로(1803)에 입력되는 신호를 전송하기 위한 배선으로, 외부 입력 단자로 기능하는 FPC(flexible printed circuit)(1809)로부터 비디오 신호나 클록 신호를 받는다. 또한, 여기에서는 FPC만이 도시되어 있지만, 이 FPC에는 인쇄 배선 기반(PWB)이 부착될 수도 있다.

본 실시형태는 실시형태 1, 실시형태 2, 실시형태 3, 실시형태 4, 실시형태 5, 실시형태 6, 또는 실시형태 7과 자유롭게 조합될 수 있다.

[실시형태 9]

도 18은 폴리실리콘을 활성층으로 하는 TFT 대신에, 비정질 실리콘을 활성층으로 하는 TFT의 예를 나타낸다.

도 18에서, 부호 1910은 기판, 부호 1911은 제1 격벽, 부호 1912는 제2 격벽, 부호 1913은 제1 전극, 부호 1914는 유기 화합물 층, 부호 1915는 제2 전극, 부호 1916은 비정질 실리콘 TFT, 부호 1917, 1918은 절연막이다.

비정질 실리콘 TFT(1916)의 제작공정은 공지의 기술을 이용하면 된다. 먼저, 기판(1910)상에 하지 절연막을 형성하고, 게이트 전극을 패터닝한 후, 게이트 절연막을 형성한다. 다음에, 비정질 실리콘막(활성층), 인을 함유하는 비정질 실리콘막(n+ 층), 금속막을 차례로 적층한다. 다음에, 비정질 실리콘막을 원하는 소자 형상으로 패터닝한 후, 게이트 전극과 중첩되는 영역에 대하여 선택적으로 에칭을 행하여 비정질 실리콘의 일부를 노출시킨 다음, 채널을 형성한다. 다음에, 전면을 절연막(1917, 1918)으로 덮은 후, 콘택트 홀, 소스 배선, 드레인 배선의 형성을 행한다.

또한, 비정질 실리콘 TFT(1916)는 채널 에칭형 TFT인 것으로 도시하였지만, 채널 스톱형 TFT로 하여도 좋다.

비정질 실리콘 TFT 제조 이후의 공정은 실시형태 1과 동일하고, 제1 전극(1913)의 형성, 제1 격벽(1911)의 형성, 제1 전극(1913)의 표면 연마 등을 행하고, 그 후에 도포법에 의해 절연막을 형성한 후, 에치백을 행하여 제2 격벽(1912)을 형 성한다.

다음에, 유기 화합물 층(1914)을 증착법, 잉크젯법, 또는 도포법에 의해 형성한다. 다음에, 증착법 또는 스퍼터링법에 의해 제2 전극(1915)을 형성한다.

비정질 실리콘 TFT는 고온 처리 공정을 적게 필요로 하고, 공정이 대량생산에 적합하기 때문에, 발광장치의 제조 비용을 삭감할 수 있다.

본 실시형태에서는 비정질 실리콘 TFT를 사용하는 예이므로, 화소부와 구동회로를 동일 기판 위에 형성하지 않고, 화소부만을 기판 위에 형성하고, 구동회로는 IC로 구성한다.

또한, 본 실시형태는 실시형태 1, 실시형태 2, 실시형태 3, 실시형태 4, 실시형태 5, 실시형태 6, 실시형태 7, 또는 실시형태 8과 자유롭게 조합될 수 있다.

이상의 구성으로 이루어지는 본 발명을 이하의 실시예에 의해 더 상세히 설명한다.

[실시예 1]

도 8(A) 및 도 8(B)는 절연 표면을 가진 기판 위에, 유기 화합물 층을 발광층으로 하는 발광소자를 구비한 발광장치(상면 출사 구조)를 제조하는 예를 나타낸다.

도 8(A)는 발광장치를 나타내는 상면도, 도 8(B)는 도 8(A)의 A-A'선에 따른 단면도이다. 점선으로 표시한 부호 1101은 소스 신호선 구동회로, 부호 1102는 화소부, 부호 1103은 게이트 신호선 구동회로이다. 또한, 부호 1104는 투명한 봉지 기판, 부호 1105는 제1 시일재이고, 부호 1107은 투명한 제2 시일재이다. 제1 시 일재(1105)로 둘러싸인 내측은 투명한 제2 시일재(1107)로 충전되어 있다. 또한, 제1 시일재(1105)에는 기판 간격을 유지하기 위한 갭(gap)재가 함유되어 있다.

또한, 부호 1108은 소스 신호선 구동회로(1101) 및 게이트 신호선 구동회로(1103)에 입력되는 신호를 전송하기 위한 접속 배선으로, 이 접속 배선(1108)은 외부 입력 단자가 되는 FPC(flexible printed circuit)(1109)로부터 비디오 신호나 클록 신호를 받는다. 여기에서는 FPC(1109)만이 도시되어 있지만, 이 FPC(1109)에는 프린트 배선 기반(PWB)이 부착될 수 있다.

다음에, 단면 구조에 대하여 도 8(B)를 참조하여 설명한다. 기판(1110) 위에는 구동회로 및 화소부가 형성되어 있으나, 도 8(B)에는 구동회로로서의 소스 신호선 구동회로(1101)와 화소부(1102)가 도시되어 있다.

소스 신호선 구동회로(1101)는 n채널형 TFT(1123)와 p채널형 TFT(1124)를 조합시킨 CMOS 회로로 형성된다. 구동회로를 형성하는 TFT는 공지의 CMOS회로, PMOS 회로 혹은 NMOS 회로로 형성될 수 있다. 본 실시예에서는 기판 위에 구동회로를 형성한 드라이버 일체형을 나타내지만, 반드시 그럴 필요는 없고, 구동회로를 기판 위가 아니라 외부에 형성할 수도 있다. 또한, 폴리실리콘막을 활성층으로 하는 TFT의 구조는 특별히 한정되는 것은 아니고, 탑 게이트형 TFT이어도 좋고, 보텀 게이트형 TFT이어도 좋다.

화소부(1102)는 스위칭용 TFT(1111)와, 전류제어용 TFT(1112)와, 그 전류제어용 TFT(1112)의 드레인에 전기적으로 접속된 제1 전극(양극)(1113)을 포함하는 복수의 화소에 의해 형성된다. 전류제어용 TFT(1112)로서는, n채널형 TFT이어도 좋고, p채널형 TFT이어도 좋지만, 양극에 접속되는 경우에는, p채널형 TFT로 하는 것이 바람직하다. 또한, 보유 용량(도시되지 않음)을 적절히 마련하는 것이 바람직하다. 여기에서는 무수하게 배치된 화소 중 하나의 화소의 단면 구조만을 도시하고, 그 하나의 화소에 2개의 TFT를 사용한 예를 나타내었지만, 하나의 화소에 3개 또는 그 이상의 TFT를 적절히 마련하여도 좋다.

여기에서는 제1 전극(1113)이 TFT의 드레인에 직접 접속되어 있는 구성으로 되어 있기 때문에, 제1 전극(1113)의 하층은 실리콘으로 된 드레인과 옴 접촉(ohmic contact)을 취하는 재료로 형성되고, 유기 화합물 층에 접하는 제1 전극(1113)의 최상층은 일 함수가 큰 재료로 형성되는 것이 바람직하다. 예를 들어, 질화탄탈막과, 알루미늄을 주성분으로 하는 막과, 질화탄탈막과의 3층 구조로 하면, 배선으로서의 저항도 낮고, 드레인과 양호한 옴 접촉을 취할 수 있고, 또한, 양극으로서 기능시킬 수 있다. 또한, 제1 전극(1113)은 질화탄탈막, 크롬막, 텅스텐막, Zn막, Pt막 등의 단층으로 하여도 좋고, 3층 이상의 적층으로 하여도 좋다.

제1 전극(양극)(1113)의 엣지부를 덮도록 절연물(뱅크, 격벽, 장벽, 제방 등으로 불림)(1114a, 1114b)이 형성된다. 이 절연물(1114a, 1114b)은 실시형태 3에 따라 유기 수지막 혹은 규소를 포함하는 절연막으로 형성하면 좋다. 여기에서는 절연물(1114a)이 산화규소막으로 형성되고, 절연물(1114b)은 포지티브형 감광성 아크릴 수지막으로 형성되며, 절연물(1114a, 1114b)은 도 8(B)에 도시하는 바와 같은 형상으로 형성될 수 있다.

커버리지를 향상시키기 위해, 절연물(1114b)의 상부 엣지부 또는 하부 엣지 부에 곡률을 가지는 곡면이 형성되도록 한다. 예를 들어, 절연물(1114b)의 재료로서 포지티브형 감광성 아크릴을 사용한 경우, 절연물(1114b)의 상부 엣지부에만 곡률반경(0.2 ㎛∼3 ㎛)을 가지는 곡면을 가지게 하는 것이 바람직하다. 또한, 절연물(1114b)로서, 감광용의 광에 의해 에천트에 불용해성이 되는 네가티브형, 혹은 상기 광에 의해 에천트에 용해성이 되는 포지티브형 중 어느 것을 사용할 수도 있다.

또한, 제1 전극(양극)(1113) 위에는 증착 마스크를 이용한 증착법, 또는 잉크젯법에 의해 유기 화합물 층(1115)을 선택적으로 형성한다. 또한, 유기 화합물 층(1115) 위에는 제2 전극(음극)(1116)을 형성한다. 음극으로서는, 일 함수가 작은 재료(예를 들어, Al, Ag, Li, Ca 또는 이들의 합금(MgAg, MgIn, AlLi, CaF₂, 또는 CaN))를 사용하면 좋다. 본 실시예에서는, 제2 전극이 발광을 투과할 수 있게 하기 위해, 제2 전극(음극)(1116)이 막 두께를 얇게 한 금속 박막과, 투명 도전막(예를 들어, 산화인듐 산화주석 합금(ITO), 산화인듐 산화아연 합금(In₂O₃-ZnO), 산화아연(ZnO) 등)의 적층으로 형성된다. 이렇게 하여, 제1 전극(양극)(1113), 유기 화합물 층(1115), 및 제2 전극(음극)(1116)으로 이루어진 발광소자(1118)가 형성된다. 본 실시예에서는, 발광소자(1118)가 백색 발광으로 하는 예이므로, 착색층(1131)과 차광층(블랙 매트릭스(BM))(1132)으로 이루어진 컬러 필터(설명의 간략화를 위해 여기에서는 오버코트층은 도시하지 않음)가 제공되어 있다.

또한, R, G, B의 발광을 얻을 수 있는 유기 화합물 층을 각각 선택적으로 형 성하면, 컬러 필터를 사용하지 않고도 풀 컬러 표시를 얻을 수 있다.

또한, 발광소자(1118)를 봉지하기 위해 투명 보호층(1117)을 형성한다. 이 투명 보호층은 스퍼터링법 또는 CVD법에 의해 형성되는 질화규소막, 산화규소막, 질화산화규소막(SiNO막(조성비 N 〉O) 또는 산화질화규소막(SiON막(조성비 N〈 O)), 탄소를 주성분으로 하는 박막(예를 들어, DLC막, CN막)으로 형성될 수 있다. 본 실시예에서는, 질소와 아르곤을 포함하는 분위기에서 실리콘 타겟을 이용하여 형성되고, 수분이나 알칼리 금속 등의 불순물에 대하여 블로킹 효과가 높은 질화규소막으로 투명 보호막(1117)이 형성된다. 또한, 광이 투명 보호층을 통과할 수 있게 하기 위해, 투명 보호층의 전체 막 두께는 가능한 한 얇게 하는 것이 바람직하다.

또한, 발광소자(1118)를 봉지하기 위해, 불활성 기체 분위기 하에서 제1 시일재(1105) 및 제2 시일재(1107)에 의해 기판에 봉지 기판(1104)을 부착한다. 제1 시일재(1105) 및 제2 시일재(1107)로서는 에폭시계 수지를 이용하는 것이 바람직하다. 또한, 제1 시일재(1105) 및 제2 시일재(1107)는 가능한 한 수분이나 산소를 투과하지 않는 재료인 것이 바람직하다.

또한, 본 실시예에서는, 봉지 기판(1104)을 구성하는 재료로서, 유리 기판이나 석영 기판 이외에, FRP(섬유유리 보강 플라스틱), PVF(폴리비닐플루오라이드), 마일러(Mylar), 폴리에스테르 또는 아크릴 등으로 된 플라스틱 기판을 사용할 수 있다. 또한, 제1 시일재(1105) 및 제2 시일재(1107)를 사용하여 봉지 기판(1104)을 접합한 후, 기판과 봉지 기판의 측면(노출된 면)을 덮도록 제3 시일재로 봉지하 는 것도 가능하다.

이상과 같이 하여 발광소자를 봉지함으로써, 발광소자를 외부로부터 완전히 차폐할 수 있고, 외부로부터의 수분이나 산소와 같은 발광소자의 열화를 촉진하는 물질이 침입하는 것을 방지할 수 있다. 따라서, 신뢰성이 높은 발광소자를 얻을 수 있다.

또한, 제1 전극(1113)으로서 투명 도전막을 사용하면 양면 발광형의 발광장치를 제조할 수 있다.

또한, 본 실시예에서는, 양극 위에 유기 화합물 층을 형성하고 그 유기 화합물 층 위에 투명 전극인 음극을 형성하는 발광소자를 가지는 구조(이하, 상면 출사 구조라 칭함)로 한 예를 나타내었지만, 양극 위에 유기 화합물 층이 형성되고 그 유기 화합물 층 위에 음극이 형성되는 발광소자를 가지고, 유기 화합물 층에서 발생한 발광을 투명 전극인 양극을 통과하여 TFT쪽으로 방출하는 구조(이하, 하면 출사 구조라 칭함)로 하여도 좋다.

다음에, 하면 출사 구조의 발광장치의 예를 도 9(A) 및 도 9(B)에 나타낸다.

도 9(A)는 발광장치의 상면도이고, 도 9(B)는 도 9(A)의 A-A'선에 따른 단면도이다. 점선으로 나타낸 부호 1201은 소스 신호선 구동회로, 부호 1202는 화소부, 부호 1203은 게이트 신호선 구동회로이다. 또한, 부호 1204는 봉지 기판, 부호 1205는 밀폐 공간의 간격을 유지하기 위한 갭(gap)재가 함유되어 있는 시일재이고, 시일재(1205)로 둘러싸인 내측은 불활성 기체(대표적으로는 질소 가스)로 충전되어 있다. 시일재(1205)로 둘러싸인 내측 공간은 건조제(1207)에 의해 미량의 수 분이 제거되어, 충분히 건조되어 있다.

또한, 부호 1208은 소스 신호선 구동회로(1201) 및 게이트 신호선 구동회로(1203)에 입력되는 신호를 전송하기 위한 접속 배선으로, 이 접속 배선(1208)은 외부 입력 단자가 되는 FPC(1209)로부터 비디오 신호나 클록 신호를 받는다.

다음에, 단면 구조에 대하여 도 9(B)를 참조하여 설명한다. 기판(1210) 위에는 구동회로 및 화소부가 형성되어 있지만, 도 9(B)에는 구동회로로서의 소스 신호선 구동회로(1201)와 화소부(1202)가 도시되어 있다. 또한, 소스 신호선 구동회로(1201)는 n채널형 TFT(1223)와 p채널형 TFT(1224)를 조합시킨 CMOS 회로로 형성된다.

화소부(1202)는 스위칭용 TFT(1211)와, 전류제어용 TFT(1212)와, 그 전류제어용 TFT(1212)의 드레인에 전기적으로 접속된 투명한 도전막으로 된 제1 전극(양극)(1213)을 포함하는 복수의 화소에 의해 형성된다.

본 실시예에서는, 제1 전극(1213)이 접속 전극과 일부 중첩되도록 형성되고, 제1 전극(1213)은 접속 전극을 통하여 TFT(1212)의 드레인 영역에 전기적으로 접속되어 있는 구성으로 되어 있다. 제1 전극(1213)은, 투명성을 가지고 일 함수가 큰 도전막(예를 들어, 인듐 주석 산화물(ITO), 산화인듐 산화아연 합금(In₂O₃-ZnO), 산화아연(ZnO) 등)으로 형성되는 것이 바람직하다.

또한, 제1 전극(양극)(1213)의 엣지부를 덮도록 절연물(뱅크, 격벽, 장벽, 제방 등으로 불림)(1214a, 1214b)이 형성된다. 커버리지를 향상시키기 위해, 절연 물(1214b)의 상부 엣지부 또는 하부 엣지부에 곡률을 가지는 곡면이 형성되도록 한다. 절연물(1214a, 1214b)은 실시형태 1에 따라 측벽형 절연물이 되도록 형성될 수 있다.

제1 전극(양극)(1213) 위에는, 증착 마스크를 사용한 증착법, 또는 잉크젯법에 의해 유기 화합물 층(1215)을 선택적으로 형성한다. 또한, 유기 화합물 층(1215) 위에는 제2 전극(음극)(1216)이 형성된다. 음극을 형성하는 재료로서는, 일 함수가 작은 재료(예를 들어, Al, Ag, Li, Ca, 또는 이들의 합금(MgAg, MgIn, AlLi, CaF₂, 또는 CaN))를 사용하면 좋다. 이렇게 하여, 제1 전극(양극)(1213), 유기 화합물 층(1215) 및 제2 전극(음극)(1216)으로 이루어진 발광소자(1218)가 형성된다. 이 발광소자(1218)는 도 9(B)에 화살표로 나타낸 방향으로 발광한다. 본 실시예에서는 발광소자(1218)는 R, G, 또는 B의 단색 발광을 얻을 수 있는 타입의 발광소자이다. R, G, B의 발광을 얻을 수 있는 유기 화합물 층을 각각 선택적으로 형성한 3개의 발광소자에 의해 풀 컬러를 얻을 수 있다.

또한, 발광소자(1218)를 봉지하기 위해 보호층(1217)을 형성한다.

또한, 발광소자(1218)를 봉지하기 위해, 불활성 기체 분위기 하에서 시일재(1205)에 의해 기판에 봉지 기판(1204)을 부착시킨다. 봉지 기판(1204)의 표면 위에는 미리 샌드블래스트(sandblast)법 등에 의해 형성한 오목부가 형성되어 있고, 그 오목부에 건조제(1207)가 배치되어 있다. 시일재(1205)의 재료로서는 에폭시계 수지를 이용하는 것이 바람직하다. 또한, 시일재(1205)는 가능한 한 수분이나 산소를 투과하지 않는 재료인 것이 바람직하다.

또한, 본 실시예에서는, 오목부를 가지는 봉지 기판(1204)을 구성하는 재료로서, 금속 기판, 유리 기판이나 석영 기판 이외에, FRP, PVF, 마일러, 폴리에스테르 또는 아크릴 등으로 된 플라스틱 기판이 사용될 수 있다. 또한, 내측에 건조제를 부착한 금속 캔으로 발광소자를 봉지하는 것도 가능하다.

본 실시예는 실시형태 1∼9 중의 어느 하나와 자유롭게 조합될 수 있다.

[실시예 2]

본 실시예에서는, 유기 화합물 막 중에 존재하는 에너지 장벽을 완화하여 캐리어의 이동성을 높임과 동시에 적층 구조의 기능 분리와 각종 복수의 재료의 기능을 가지는 소자를 제조하는 예를 설명한다.

적층 구조에서의 에너지 장벽의 완화에 관해서는 캐리어 주입층을 삽입하는 기술이 현저하게 보여진다. 즉, 에너지 장벽이 큰 적층 구조의 계면에 그 에너지 장벽을 완화하는 재료를 삽입함으로써, 에너지 장벽을 계단 형상으로 설계하는 것이 가능하다. 이것에 의해, 전극으로부터의 캐리어 주입성을 높이고, 구동 전압을 어느 정도까지는 낮출 수 있다. 그러나, 문제점은 층의 수를 늘림으로써 유기 계면의 수가 증가하게 된다는 것이다. 이것이 단층 구조가 구동전압 및 파워 효율의 탑 데이터(top data)를 유지하고 있는 원인이라고 생각된다. 즉, 이 점을 극복함으로써, 적층 구조의 이점(복잡한 분자 설계가 필요없이 다양한 재료를 조합시킬 수 있다)을 살리면서 단층 구조의 구동전압 및 파워 효율을 달성할 수 있다.

따라서, 본 실시예에서, 발광소자의 양극과 음극 사이에 복수의 기능 영역으로 된 유기 화합물 막이 형성되는 경우, 각 적층 사이에 명확한 계면이 존재하는 종래의 적층 구조와 달리, 제1 기능 영역을 구성하는 재료와 제2 기능 영역을 구성하는 재료로 이루어지는 혼합 영역을 가지는 구조가 제1 기능 영역과 제2 기능 영역 사이에 형성된다.

본 실시예는, 삼중항 여기 에너지를 발광으로 변환할 수 있는 재료를 도펀트로 하여 혼합 영역에 첨가한 경우도 포함한다. 또한, 혼합 영역의 형성에 있어서는 혼합 영역에 농도 구배를 가지도록 하여도 좋다.

이상과 같은 구조를 적용함으로써, 기능 영역들 사이에 존재하는 에너지 장벽이 종래의 구조에 비교하여 저감되어, 캐리어 주입성이 향상된다고 생각된다. 즉, 기능 영역들 사이의 에너지 장벽이 혼합 영역을 형성함으로써 완화된다. 따라서, 구동 전압의 저감, 및 휘도 저하의 방지가 가능하게 된다.

이상으로부터, 본 실시예에서는, 제1 유기 화합물이 기능을 발현할 수 있는 영역(제1 기능 영역)과, 그 제1 기능 영역을 구성하는 물질과는 다른 제2 유기 화합물이 기능을 발현할 수 있는 영역(제2 기능 영역)을 적어도 포함하는 발광소자, 및 이 발광소자를 가지는 발광장치의 제조에 있어서, 상기 제1 기능 영역을 구성하는 유기 화합물과 상기 제2 기능 영역을 구성하는 유기 화합물로 된 혼합 영역이 상기 제1 기능 영역과 상기 제2 기능 영역 사이에 제조된다.

성막 장치에서는, 하나의 성막실에서 복수의 기능 영역을 가지는 유기 화합물 막이 형성되도록 되어 있고, 증착원도 그것에 따라 다수 마련되어 있다.

먼저, 제1 유기 화합물이 증착된다. 제1 유기 화합물은 저항 가열에 의해 미리 기화되어 있고, 증착 개시 시에 셔터가 열림으로써 기판의 방향으로 비산한다. 이것에 의해, 도 10(A)에 도시된 제1 기능 영역(610)이 형성된다.

다음에, 제1 유기 화합물을 증착하는 동안, 제1 셔터를 열고, 제2 유기 화합물을 증착한다. 제2 유기 화합물도 저항 가열에 의해 미리 기화되어 있고, 증착 개시 시에 제2 셔터가 열림으로써 기판의 방향으로 비산한다. 따라서, 제1 유기 화합물과 제2 유기 화합물로 이루어지는 제1 혼합 영역(611)이 형성될 수 있다.

다음에, 잠시 후에 제1 셔터만을 닫고, 제2 유기 화합물을 증착한다. 이것에 의해, 제2 기능 영역(612)이 형성될 수 있다.

또한, 본 실시예에서는, 2종류의 유기 화합물을 동시에 증착함으로써 혼합 영역을 형성하는 방법을 나타내고 있지만, 제1 유기 화합물을 증착한 후, 그 증착 분위기 하에서 제2 유기 화합물을 증착함으로써, 제1 기능 영역과 제2 기능 영역 사이에 혼합 영역을 형성하는 것도 가능하다.

다음에, 제2 유기 화합물을 증착하는 동안, 제3 셔터를 열고, 제3 유기 화합물을 증착한다. 또한, 제3 유기 화합물도 저항 가열에 의해 미리 기화되어 있고, 증착 개시 시에 셔터가 열림으로써 기판의 방향으로 비산한다. 따라서, 제2 유기 화합물과 제3 유기 화합물로 이루어지는 제2 혼합 영역(613)이 형성될 수 있다.

그 다음, 잠시 후에 제2 셔터만을 닫고, 제3 유기 화합물을 증착한다. 이것에 의해, 제3 기능 영역(614)이 형성될 수 있다.

마지막으로, 기판 위에 음극을 형성함으로써 발광소자가 완성된다.

또한, 그 외의 유기 화합물 막으로서는, 도 10(B)에 도시된 바와 같이, 제1 유기 화합물을 사용하여 제1 기능 영역(620)을 형성한 후, 제1 유기 화합물과 제2 유기 화합물로 이루어지는 제1 혼합 영역(621)을 형성하고, 또한, 제2 유기 화합물을 사용하여 제2 기능 영역(622)을 형성한다. 그 후, 제2 기능 영역(622)을 형성하는 도중에, 일시적으로 제3 셔터를 열어 제3 유기 화합물의 증착을 동시에 행함으로써, 제2 혼합 영역(623)을 형성한다.

잠시 후에, 제3 셔터를 닫음으로써, 다시 제2 기능 영역(622)을 형성한다. 그 후, 기판 위에 음극을 형성함으로써 발광소자가 완성된다.

동일 성막실에서 복수의 기능 영역을 가지는 유기 화합물 막을 형성할 수 있으므로, 기능 영역 계면이 불순물에 의해 오염되지 않고, 또한, 기능 영역 계면에 혼합 영역을 형성할 수 있다. 이상에 의해, 명료한 적층 구조를 나타내지 않고(즉, 명확한 유기 계면이 없이), 복수의 기능을 구비한 발광소자를 제조할 수 있다.

또한, 성막 전, 성막 중, 또는 성막 후에 진공 어닐을 행하는 것이 가능한 성막장치를 사용하면, 성막 중에 진공 어닐을 행함으로써, 혼합 영역에서의 분자간 상태를 보다 강하게 할 수 있다. 따라서, 구동 전압의 저감, 및 휘도 저하의 방지가 더욱 가능하게 된다. 또한, 성막 후에 어닐(탈기)을 행할 수 있고, 그 결과, 기판 위에 형성한 유기 화합물 층 중의 산소나 수분 등의 불순물을 더욱 제거할 수 있고, 고밀도 고순도의 유기 화합물 층을 형성할 수 있다.

본 실시예는 실시형태 1∼9, 실시예 1 중의 어느 하나와 자유롭게 조합될 수 있다.

[실시예 3]

본 발명을 실시하여, 다양한 모듈(액티브 매트릭스형 액정 모듈, 액티브 매트릭스형 EL 모듈, 액티브 매트릭스형 EC 모듈)을 제조할 수 있다. 즉, 본 발명을 실시함으로써, 이들 모듈을 설치한 모든 전자 기기가 완성될 수 있다.

그러한 전자 기기로서는, 비디오 카메라, 디지털 카메라, 헤드 장착형 표시장치(고글형 표시장치), 자동차 내비게이션 시스템, 프로젝터, 카 스테레오 시스템, 퍼스널 컴퓨터, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화기 또는 전자 책 등) 등을 들 수 있다. 이들의 예를 도 11(A)∼도 11(E) 및 도 12(A)∼도 12(C)에 나타낸다.

도 11(A)는 본체(2001), 화상 입력부(2002), 표시부(2003), 키 보드(2004) 등을 포함하는 퍼스널 컴퓨터이다. 본 발명에 의해, 격벽(뱅크)의 상부 표면 영역(형상)을 축소할 수 있기 때문에, 개구율을 향상시키고, 고정세한 표시를 실현할 수 있다.

도 11(B)는 본체(2101), 표시부(2102), 음성 입력부(2103), 조작 스위치(2104), 배터리(2105), 수상(受像)부(2106) 등을 포함하는 비디오 카메라이다. 본 발명에 의해, 격벽(뱅크)의 상부 표면 영역(형상)을 축소할 수 있기 때문에, 개구율을 향상시키고, 고정세한 표시를 실현할 수 있다.

도 11(C)는 본체(2201), 카메라부(2202), 수상부(2203), 조작 스위치(2204), 표시부(2205) 등을 포함하는 모바일 컴퓨터이다.

도 11(D)는 프로그램을 기록한 기록매체(이하, 기록매체라 칭함)를 이용하는 플레이어로서, 이 플레이어는 본체(2401), 표시부(2402), 스피커부(2403), 기록매 체(2404), 조작 스위치(2405) 등을 포함한다. 또한, 이 플레이어는 기록매체로서 DVD(Digital Versatile Disc), CD 등을 이용하여 음악 감상이나 영화 관람이나 게임, 인터넷을 즐길 수 있다.

도 11(E)는 본체(2501), 표시부(2502), 접안부(2503), 조작 스위치(2504), 수상부(도시되지 않음) 등을 포함하는 디지털 카메라이다. 본 발명에 의해, 격벽(뱅크)의 상부 표면 영역(형상)을 축소할 수 있기 때문에, 개구율을 향상시키고, 고정세한 표시를 실현할 수 있다.

도 12(A)는 본체(2901), 음성 출력부(2902), 음성 입력부(2903), 표시부(2904), 조작 스위치(2905), 안테나(2906), 화상 입력부(CCD, 이미지 센서 등)(2907) 등을 포함하는 휴대 전화기이다. 본 발명에 의해, 격벽(뱅크)의 상부 표면 영역(형상)을 축소할 수 있기 때문에, 개구율을 향상시키고, 고정세한 표시를 실현할 수 있다.

도 12(B)는 본체(3001), 표시부(3002, 3003), 기록 매체(3004), 조작 스위치(3005), 안테나(3006) 등을 포함하는 휴대형 책(전자 책)이다. 본 발명에 의해, 격벽(뱅크)의 상부 표면 영역(형상)을 축소할 수 있기 때문에, 개구율을 향상시키고, 고정세한 표시를 실현할 수 있다.

도 12(C)는 본체(3101), 지지대(3102), 표시부(3103) 등을 포함하는 디스플레이 장치이다.

도 12(C)에 도시된 디스플레이 장치는 중소형 또는 대형의 것, 예를 들어, 5∼20 인치의 화면 사이즈의 것이다. 또한, 이와 같은 사이즈의 표시부를 형성하기 위해서는 기판의 한변이 1 m인 것을 사용하고, 다면 절삭을 행하여 대량생산하는 것이 바람직하다.

이상과 같이, 본 발명의 적용 범위는 극히 넓고, 모든 분야의 전자 기기의 제조방법에 적용할 수 있다. 또한, 본 실시예의 전자 기기는 실시형태 1∼9, 실시예 1, 또는 실시예 2의 어떠한 조합으로 이루어지는 구성을 이용하여도 실현될 수 있다.

[실시예 4]

실시예 3에서 설명한 전자 기기에는 발광소자가 봉지된 상태에 있는 패널에 콘트롤러, 전원회로 등을 포함하는 IC가 실장된 상태에 있는 모듈이 탑재되어 있다. 모듈과 패널은 모두 발광장치의 일 형태에 상당한다. 본 실시예에서는, 모듈의 구체적인 구성에 대하여 설명한다.

도 13(A)는 콘트롤러(801) 및 전원회로(802)가 패널(800)에 실장된 모듈의 외관을 나타낸다. 패널(800)에는, 각 화소에 발광소자가 제공된 화소부(803)와, 그 화소부(803)의 화소를 선택하는 주사선 구동회로(804)와, 선택된 화소에 비디오 신호를 공급하는 소스선(신호선) 구동회로(805)가 제공되어 있다.

프린트 기판(806)에는 콘트롤러(801)와 전원회로(802)가 제공되어 있고, 콘트롤러(801) 또는 전원회로(802)로부터 출력된 각종 신호 및 전원 전압은 FPC(807)를 통하여 패널(800)의 화소부(803), 주사선 구동회로(804), 소스선 구동회로(805)에 공급된다.

전원 전압 및 각종 신호는, 복수의 입력 단자가 배치된 인터페이스(I/F)부(808)를 통하여 프린트 기판(806)에 공급된다.

본 실시예에서는 패널(800)에 프린트 기판(806)이 FPC를 이용하여 실장되어 있지만, 본 발명이 반드시 이 구성에 한정되는 것은 아니다. COG(Chip on Glass) 방식을 이용하여 콘트롤러(801) 및 전원회로(802)를 패널(800)에 직접 실장시키도록 하여도 좋다.

또한, 프린트 기판(806)에서, 인출 배선들 사이에 형성되는 용량이나 배선 자체의 저항 등에 의해 전원 전압이나 신호에 노이즈가 발생하거나 신호의 상승이 둔해지는 일이 있다. 따라서, 프린트 기판(806)에 커패시터, 버퍼 등의 각종 소자를 제공하여, 전원 전압이나 신호에 노이즈가 발생하거나 신호의 상승이 둔해지는 것을 방지하도록 하여도 좋다.

도 13(B)는 프린트 기판(806)의 구성을 블록도로 나타낸다. 인터페이스(808)에 공급된 각종 신호와 전원 전압은 콘트롤러(801)와 전원회로(802)에 공급된다.

콘트롤러(801)는 A/D 컨버터(809)와, 위상 록드 루프(PLL: Phase Locked Loop)(810)와, 제어신호 생성부(811)와, SRAM(Static Random Access Memory)(812, 813)을 가지고 있다. 본 실시예에서는 SRAM을 이용하였지만, SRAM 대신에, SDRAM이 사용될 수 있고, 또한, 고속으로 데이터의 기입이나 판독이 가능하다면 DRAM(Dynamic Random Access Memory)도 사용할 수 있다.

인터페이스(808)를 통하여 공급된 비디오 신호는 A/D 컨버터(809)에서 병렬/직렬 변환되어 R, G, B의 각색에 대응하는 비디오 신호로서 제어신호 생성부(811) 에 입력된다. 또한, 인터페이스(808)를 통하여 공급된 각종 신호를 기초로 하여, A/D 컨버터(809)에서 Hsync 신호, Vsync 신호, 클록 신호(CLK), 교류 전압(AC cont)이 생성되어, 제어신호 생성부(811)에 입력된다.

위상 록드 루프(810)는 인터페이스(808)를 통하여 공급되는 각종 신호의 주파수의 위상과 제어신호 생성부(811)의 동작 주파수의 위상을 동기화시키는 기능을 가지고 있다. 제어신호 생성부(811)의 동작 주파수는 인터페이스(808)를 통하여 공급된 각종 신호의 주파수와 반드시 같지는 않지만, 서로 동기하도록 제어신호 생성부(811)의 동작 주파수를 위상 록드 루프(810)에서 조정한다.

제어신호 생성부(811)에 입력된 비디오 신호는 일단 SRAM(812, 813)에 기입되어 유지된다. 제어신호 생성부(811)에서는 SRAM(812)에 유지되어 있는 모든 비트의 비디오 신호 중 모든 화소에 대응하는 비디오 신호를 1비트분씩 판독하고, 패널(800)의 소스선 구동회로(805)에 공급한다.

또한, 제어신호 생성부(811)는 각 비트마다의 발광소자가 발광하는 기간에 관한 정보를 패널(800)의 주사선 구동회로(804)에 공급한다.

전원회로(802)는 소정의 전원 전압을 패널(800)의 소스선 구동회로(805), 주사선 구동회로(804) 및 화소부(803)에 공급한다.

다음에, 전원회로(802)의 구성을 도 14를 이용하여 상세히 설명한다. 본 실시예의 전원회로(802)는 4개의 스위칭 레귤레이터 콘트롤러(860)를 이용한 스위칭 레귤레이터(854)와, 시리즈 레귤레이터(855)를 포함한다.

일반적으로, 스위칭 레귤레이터는 시리즈 레귤레이터에 비하여 소형, 경량이 고, 강압(降壓)뿐만 아니라 승압이나 정부(正負) 반전하는 것도 가능하다. 한편, 시리즈 레귤레이터는 강압에만 사용되지만, 스위칭 레귤레이터에 비하여 출력 전압의 정밀도는 좋고, 리플(ripple)이나 노이즈가 거의 발생하지 않는다. 본 실시예의 전원회로(802)는 양자를 조합하여 사용한다.

도 14에 도시된 스위칭 레귤레이터(854)는 스위칭 레귤레이터 콘트롤러(SWR)(860)와, 감쇄기(ATT)(861)와, 트랜스포머(T)(862)와, 인덕터(L)(863)와, 기준 전압(Vref)(864)과, 발진회로(OSC)(865), 다이오드(866)와, 쌍극 트랜지스터(867)와, 배리스터(varistor)(868)와, 용량(869)을 가지고 있다.

스위칭 레귤레이터(854)에서 외부의 Li 이온 전지(3.6 V) 등의 전압이 변환된 때, 음극에 주어지는 전원 전압과 스위칭 레귤레이터(854)에 공급되는 전원 전압이 생성된다.

시리즈 레귤레이터(855)는 밴드 갭(band-gap) 회로(BG)(870)와, 증폭기(871)와, 연산 증폭기(872)와, 전류원(873)과, 배리스터(874)와, 쌍극 트랜지스터(875)를 가지고 있고, 스위칭 레귤레이터(854)에서 생성된 전원 전압이 공급된다.

시리즈 레귤레이터(855)에서는, 스위칭 레귤레이터(854)에서 생성된 전원 전압을 이용하여, 밴드 갭 회로(870)에서 생성된 일정한 전압에 기초하여 각색의 발광소자의 양극에 전류를 공급하기 위한 배선(전류 공급선)에 인가하는 직류 전원 전압을 생성한다.

또한, 전류원(873)은 비디오 신호의 전류를 화소에 기입하는 구동 방식인 경우에 사용된다. 이 경우, 전류원(873)에서 생성된 전류는 패널(800)의 소스선 구 동회로(805)에 공급된다. 비디오 신호의 전압을 화소에 기입하는 구동방식의 경우에는, 전류원(873)은 반드시 제공될 필요는 없다.

또한, 스위칭 레귤레이터, OSC, 증폭기, 연산 증폭기는 TFT를 이용하여 형성될 수 있다.

본 실시예는 실시형태 1∼8과 실시예 1∼3 중 어느 하나와 자유롭게 조합될 수 있다.

본 발명에 의하면, 제1 격벽의 단면 형상에서의 단차가 크더라도 제1 격벽의 측면 또는 상면을 제2 격벽으로 덮음으로써, 커버리지 불량이 저감될 수 있다. 또한, 격벽의 상면 형상을 축소할 수 있으므로, 더욱 더 고정세한 표시를 실현할 수 있다.

또한, 본 발명에 의하면, 제조장치들 사이 혹은 장치의 설치장소들 사이에서 기판을 반송할 때 발생하기 쉬운 정전 파괴나 오물 부착을 방지할 수 있다.

Claims

절연 표면을 가진 기판;

상기 기판 위에 형성되고, 제1 전극, 유기 화합물 층 및 제2 전극을 가진 발광소자;

상기 제1 전극의 엣지(edge)부를 덮는 제1 격벽; 및

상기 제1 전극 위에서 상기 제1 격벽의 측벽으로서 기능하는 제2 격벽을 포함하는, 발광장치.
제 1 항에 있어서,

상기 제1 격벽과 상기 제2 격벽은 동일 표면에 접하여 그 위에 있는, 발광장치.
제 1 항에 있어서,

상기 제1 격벽은 상기 유기 화합물 층과 접하여 있는, 발광장치.
절연 표면을 가진 기판;

상기 기판 위에 형성되고, 제1 전극, 유기 화합물 층 및 제2 전극을 가진 발광소자;

상기 제1 전극의 엣지부를 덮는 제1 격벽; 및

상기 제1 격벽의 상부 표면과 측면을 덮는 제2 격벽을 포함하고;

상기 유기 화합물 층은 상기 제1 전극 위에 형성되고, 상기 제2 전극은 상기 유기 화합물 층 위에 형성되고, 상기 제2 격벽은 상기 유기 화합물 층과 상기 제1 격벽 사이에 구비되어 있는, 발광장치.
제 4 항에 있어서,

상기 제1 격벽을 형성하는 재료는 무기 재료인, 발광장치.
제 4 항에 있어서,

상기 제1 격벽을 형성하는 재료와 상기 제2 격벽을 형성하는 재료는 서로 다른 재료인, 발광장치.
제 4 항에 있어서,

상기 제1 격벽을 형성하는 재료와 상기 제2 격벽을 형성하는 재료는 동일한 재료인, 발광장치.
절연 표면을 가진 기판;

상기 기판 위에 형성되고, 제1 전극, 유기 화합물 층 및 제2 전극을 가진 발광소자;

상기 제1 전극에 전기적으로 접속된 소스 전극 또는 드레인 전극;

산화물로 이루어지고, 상기 제2 전극 아래에 형성된 상기 소스 전극 또는 상기 드레인 전극을 덮는 제1 격벽; 및

상기 제1 격벽의 측벽으로서 기능하는 제2 격벽을 포함하고;

상기 유기 화합물 층은 상기 제1 전극 위에 형성되고, 상기 제2 전극은 상기 유기 화합물 층 위에 형성되어 있는, 발광장치.
제 8 항에 있어서,

상기 제1 격벽과 상기 제2 격벽은 동일 표면과 접하여 그 위에 있는, 발광장치.
제 8 항에 있어서,

상기 제1 격벽은 상기 유기 화합물 층과 접하여 있는, 발광장치.
제1 전극, 유기 화합물 층 및 제2 전극을 가진 발광소자를 포함하는 발광장치를 제조하는 방법으로서,

기판 위에 제1 전극을 형성하는 공정;

상기 제1 전극의 단부를 덮는 제1 격벽을 형성하는 공정;

상기 제1 전극 위에, 상기 제1 격벽의 측면과 접하여 제2 격벽을 형성하는 공정;

상기 제1 전극 위에 유기 화합물 층을 형성하는 공정;

상기 유기 화합물 층 위에 제2 전극을 형성하는 공정을 포함하는, 발광장치 제조방법.
절연 표면을 가진 기판 위에 제1 전극, 유기 화합물 층 및 제2 전극을 가진 발광소자를 포함하는 발광장치를 제조하는 방법으로서,

제1 설치장소에서, 기판 위에 TFT 및 제1 전극을 형성하고, 또한, 상기 제1 전극의 엣지부를 덮는 제1 격벽을 형성하는 공정;

상기 제1 전극의 표면의 노출된 부분을 연마하는 공정;

전면에 걸쳐 상기 제1 전극 및 상기 제1 격벽을 덮는 유기 수지막 또는 무기 절연막을 형성하는 공정;

상기 기판을 제2 설치장소로 반송하는 공정;

상기 제2 설치장소에서, 상기 유기 수지막 또는 상기 무기 절연막을 에칭하여 제2 격벽을 형성하고, 또한, 화소 전극을 노출시킨 후 대기에 노출함이 없이 상기 제1 전극 위에 유기 화합물 층을 형성하는 공정; 및

상기 유기 화합물 층 위에 제2 전극을 형성하는 공정을 포함하는, 발광장치 제조방법.
절연 표면을 가진 기판 위에 제1 전극, 유기 화합물 층 및 제2 전극을 가진 발광소자를 포함하는 발광장치를 제조하는 방법으로서,

제1 설치장소에서, 기판 위에 TFT 및 제1 전극을 형성하고, 또한, 전면에 걸쳐 상기 제1 전극을 덮는 유기 수지막 또는 무기 절연막과 대전(帶電) 방지층의 적층을 형성하는 공정;

상기 기판을 제2 설치장소로 반송하는 공정;

상기 제2 설치장소에서, 상기 대전 방지층을 에칭하고, 상기 유기 수지막 또는 상기 무기 절연막을 에칭하여 격벽을 형성하고, 또한, 상기 제1 전극의 일부를 노출시킨 후 대기에 노출함이 없이 상기 제1 전극 위에 상기 유기 화합물 층을 형성하는 공정; 및

상기 유기 화합물 층 위에 제2 전극을 형성하는 공정을 포함하는, 발광장치 제조방법.
절연 표면을 가진 기판 위에 제1 전극, 유기 화합물 층 및 제2 전극을 가진 발광소자를 포함하는 발광장치를 제조하는 방법으로서,

기판 위에 TFT 및 제1 전극을 형성하는 공정;

상기 제1 전극의 엣지부를 덮도록 소수성 표면을 가진 제1 격벽을 형성하는 공정;

상기 제1 격벽의 측면에 친수성 표면을 가진 제2 격벽을 형성하는 공정; 및

도포법에 의해 상기 제2 격벽 및 상기 제1 전극에만 접하는 상기 유기 화합물 층을 형성하는 공정을 포함하는, 발광장치 제조방법.
제 14 항에 있어서,

상기 도포법으로서, 스핀 코팅법 또는 잉크젯법이 사용되는, 발광장치 제조방법.
절연 표면을 가진 기판;

상기 기판 위에 형성되고, 제1 전극, 유기 화합물 층 및 제2 전극을 가진 발광소자;

상기 제1 전극의 엣지부를 덮는 제1 격벽;

상기 제1 격벽의 측벽으로서 기능하는 제2 격벽; 및

상기 제1 격벽과 접하여 그 위에 형성된 금속층을 포함하고;

상기 제1 격벽은 절연층인, 발광장치.
제 16 항에 있어서,

상기 제2 전극은 투명 도전막을 가지고, 상기 발광소자로부터의 발광은 상기 제2 전극을 통해 방출되는, 발광장치.
기판;

제1 전극;

상기 제1 전극을 부분적으로 덮는 제1 격벽; 상기 제1 전극의 엣지부는 상기 제1 격벽에 의해 덮여 있고,

상기 제1 격벽의 측면에 형성된 제2 격벽;

상기 제1 전극 위에 형성된, 유기 재료를 포함하는 발광층; 및

상기 발광층, 상기 제1 격벽 및 상기 제2 격벽 위에 형성된 제2 전극을 포함하고,

상기 제1 격벽과 상기 제2 격벽은 동일 표면에 접하여 그 위에 있고,

상기 제1 격벽은 상기 발광층과 접하여 있는, 발광장치.
제 18 항에 있어서,

상기 발광층은 상기 제2 격벽 위에서 연장되어 있는, 발광장치.
제 18 항에 있어서,

상기 발광층은 상기 제2 격벽의 측면과 접하여 있는, 발광장치.
제 18 항에 있어서,

상기 발광층은 상기 제1 격벽의 일부와 상기 제2 격벽 위에서 연장되어 있는, 발광장치.
제 18 항에 있어서,

상기 발광장치는, 상기 제1 격벽 위에 형성된 금속층을 더 포함하고,

상기 제1 격벽은 절연층인, 발광장치.
제 18 항에 있어서,

상기 제2 전극은 투명 도전막을 가지고, 상기 발광층으로부터의 발광은 상기 제2 전극을 통해 방출되는, 발광장치.
제 18 항에 있어서,

상기 발광층과 접하는 제1 전극 표면의 요철은 상기 제1 격벽으로 덮이는 제1 전극 표면의 요철보다 작은, 발광장치.
제 16 항 또는 제 22 항에 있어서,

상기 금속층은 상기 제2 전극과 접하는 보조 전극으로서 기능하는, 발광장치.
제 16 항 또는 제 22 항에 있어서,

상기 금속층은 상기 제1 격벽에 제공된 콘택트 홀을 통하여 하부 배선에 접속되는, 발광장치.
절연 표면을 가진 기판;

상기 기판 위에 형성되고, 제1 전극, 유기 화합물 층 및 제2 전극을 가진 발광소자;

상기 제1 전극의 엣지부 위에 형성된 제1 격벽; 및

상기 제1 전극 위에 제1 격벽의 측벽으로서 기능하는 제2 격벽을 포함하고,

상기 제1 격벽은 상기 제2 전극과 접하여 있는, 발광장치.
기판;

제1 전극;

상기 제1 전극의 엣지부 위에 형성된 제1 격벽;

상기 제1 전극 위에 상기 제1 격벽의 측면에 형성된 제2 격벽;

상기 제1 전극 위에 형성된, 유기 재료를 포함하는 발광층; 및

상기 발광층, 상기 제1 격벽 및 상기 제2 격벽 위에 형성된 제2 전극을 포함하고,

상기 제1 격벽은 상기 제2 전극과 접하여 있는, 발광장치.
절연 표면을 가진 기판;

상기 기판 위에 형성되고, 제1 전극, 유기 화합물 층 및 제2 전극을 가진 발광소자;

상기 제1 전극에 전기적으로 접속된 소스 전극 또는 드레인 전극;

산화물을 구비하고, 상기 제2 전극 아래에 형성된 상기 소스 전극 또는 드레인 전극을 덮는 제1 격벽; 및

상기 제1 격벽의 측벽으로서 기능하는 제2 격벽을 포함하고;

상기 유기 화합물 층은 상기 제1 전극 위에 형성되고, 상기 제2 전극은 상기 유기 화합물 층 위에 형성되어 있고,

상기 제1 격벽은 상기 제2 전극과 접하여 있는, 발광장치.
제 29 항에 있어서,

상기 제1 격벽은 상기 소스 전극 또는 상기 드레인 전극의 산화물을 포함하는, 발광장치.
제 27 항 또는 제 28 항에 있어서,

상기 제1 격벽과 상기 제2 격벽은 동일 표면에 접하여 그 위에 있는, 발광장치.
제 27 항 또는 제 29 항에 있어서,

상기 제1 격벽은 상기 유기 화합물 층과 접하여 있는, 발광장치.
제 28 항에 있어서,

상기 제1 격벽은 상기 발광층과 접하여 있는, 발광장치.
제 1 항, 제 4 항, 제 18 항, 제 27 항, 제 28 항 중 어느 한 항에 있어서,

상기 제1 격벽을 형성하는 재료는 상기 제2 격벽을 형성하는 재료와 다른, 발광장치.
제 1 항 또는 제 18 항에 있어서,

상기 제1 격벽을 형성하는 재료는 무기 절연 재료이고, 상기 제2 격벽을 형성하는 재료는 유기 절연 재료인, 발광장치.
제 1 항, 제 18 항, 제 27 항, 제 28 항 중 어느 한 항에 있어서,

상기 제1 격벽을 형성하는 재료는 소수성 재료이고, 상기 제2 격벽을 형성하는 재료는 친수성 재료인, 발광장치.
제 1 항, 제 4 항, 제 8 항 중 어느 한 항에 있어서,

상기 유기 화합물 층과 접하는 제1 전극 표면의 요철은 상기 제1 격벽으로 덮이는 제1 전극 표면의 요철보다 작은, 발광장치.
제 1 항, 제 4 항, 제 8 항, 제 18 항 중 어느 한 항에 있어서,

상기 제1 전극 내에서 상기 제2 격벽과 접하는 영역의 요철은 상기 제1 격벽과 접하는 제1 전극 표면의 요철보다 작은, 발광장치.