[go: up one dir, main page]

KR100912073B1 - 연판정 디코딩 방법 및 연판정 디코딩 장치 - Google Patents

연판정 디코딩 방법 및 연판정 디코딩 장치 Download PDF

Info

Publication number
KR100912073B1
KR100912073B1 KR1020070136157A KR20070136157A KR100912073B1 KR 100912073 B1 KR100912073 B1 KR 100912073B1 KR 1020070136157 A KR1020070136157 A KR 1020070136157A KR 20070136157 A KR20070136157 A KR 20070136157A KR 100912073 B1 KR100912073 B1 KR 100912073B1
Authority
KR
South Korea
Prior art keywords
metrics
shortest
candidate symbols
bit
candidate
Prior art date
Application number
KR1020070136157A
Other languages
English (en)
Other versions
KR20090068508A (ko
Inventor
안승혁
Original Assignee
(주)카이로넷
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)카이로넷 filed Critical (주)카이로넷
Priority to KR1020070136157A priority Critical patent/KR100912073B1/ko
Priority to PCT/KR2008/007544 priority patent/WO2009082135A2/en
Priority to US12/809,122 priority patent/US8457238B2/en
Publication of KR20090068508A publication Critical patent/KR20090068508A/ko
Application granted granted Critical
Publication of KR100912073B1 publication Critical patent/KR100912073B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H04L25/03312—Arrangements specific to the provision of output signals
    • H04L25/03318—Provision of soft decisions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/0413—MIMO systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0837—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using pre-detection combining
    • H04B7/0842—Weighted combining
    • H04B7/0848—Joint weighting
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B7/00—Radio transmission systems, i.e. using radiation field
    • H04B7/02—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas
    • H04B7/04—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas
    • H04B7/08—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station
    • H04B7/0882—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using post-detection diversity
    • H04B7/0888—Diversity systems; Multi-antenna system, i.e. transmission or reception using multiple antennas using two or more spaced independent antennas at the receiving station using post-detection diversity with selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Error Detection And Correction (AREA)

Abstract

연판정 디코딩 방법은 동시에 전송되는 두 개의 데이터 스트림인 제1 및 제2 전송 심볼을 각각 제1 및 제2 수신 신호로 수신하는 다중 입출력 시스템에서 제1 및 제2 전송 심볼이 전송되는 통신 채널에 대응되는 채널 행렬을 이용하여, 제1 전송 심볼이 가질 수 있는 모든 비트 값들의 조합인 제1 후보 심볼들 각각으로부터 제1 수신 신호까지의 거리에 대응되는 공통 메트릭들을 계산하고, 제2 수신 신호와 제1 후보 심볼들 및 제2 전송 심볼이 가질 수 있는 모든 비트 값들의 조합인 제2 후보 심볼들 사이의 중간 노드들을 결정하는 단계, 신호 성상도 상에서 중간 노드들의 위치로부터 제2 후보 심볼들 중 최단 거리에 있는 제1 최단 후보 심볼들을 결정하고, 제1 최단 후보 심볼들과 공통 메트릭들을 기초로 제1 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정하는 단계, 및 제2 후보 심볼들 중 소정 비트의 논리 값과 신호 성상도 상의 중간 노드들의 위치에 기초하여 제2 최단 후보 심볼들을 결정하고, 제2 최단 후보 심볼들과 공통 메트릭들을 이용하여 제2 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정하는 단계를 포함한다.

Description

연판정 디코딩 방법 및 연판정 디코딩 장치{METHOD OF SOFT DECISION DECODING AND APPARATUS FOR SOFT DECISION DECODING}
본 발명은 다중 입출력 시스템(Multiple Input Multiple Output System)에 관한 것으로 특히, 다중 입출력 시스템에서의 연판정 디코딩 방법 및 연판정 디코딩 장치에 관한 것이다.
오늘날 고속 데이터 통신에 대한 수요가 점차 증가함에 따라 한정된 주파수 자원을 사용하여 높은 전송률을 얻기 위한 공간 다중화 기법(spatial multiplexing scheme)에 대한 연구가 진행되고 있다. 공간 다중화 기법은 데이터 전송률을 증가시키기 위하여 송신단에서 복수의 안테나를 사용하여 두 개 이상의 데이터 스트림을 동시에 전송하고, 수신단에서도 이와 마찬가지로 복수의 안테나를 사용하여 수신 후, 송신된 데이터 스트림을 분리, 검파한다.
도 1은 종래의 공간 다중화기의 구조를 나타낸 블록도이다.
도 1은 참조하면, 종래의 공간 다중화기는 전 처리부(110), 연판정 메트릭 연산부(120) 및 LLR 연산부(130)를 포함한다.
전 처리부(110)는 수신 신호와 채널 추정 값을 입력받아 심볼 부호 탐색이 용이하도록 QR 분해(QR decomposition)등을 사용해 전 처리를 해준다. 연판정 메트릭 연산부(120)는 최대 가능성(Maximum Likelihood) 방식, 스피어 디코딩(Spear Decoding), QRm-MLD 등의 알고리즘을 이용해서 송신된 신호의 후보 집합을 탐색하여, 송신 심볼의 각 비트 값에 대해(즉, 송신 심볼의 각 비트가 1인 경우와 0인 경우 각각에 대해) 후보 심볼들 중 가장 수신 신호와 가까운 심볼들을 찾아서 해당 심볼들과 수신 신호 사이의 거리인 최단 메트릭을 구한다. LLR 연산부(130)는 연판정 메트릭 연산부(120)에 의해 구해진 메트릭들을 이용해 송신 심볼의 각 비트 값에 대한 연판정 값인 LLR (log likelihood ratio)를 구하게 된다. 이런 연판정 값들은 채널 디코더의 입력으로 사용될 수 있다.
공간 다중화 수신기를 위한 방식들로는 여러 가지가 제안되고 있으나 일반적인 구조는 도 1과 같으며, 일반적으로 후보 심볼 탐색 기법에서 구현 및 성능 상에 차이가 발생한다.
후보 심볼 탐색 기법에는 여러 가지 방법들이 있는데, 최대 가능성 추정 방식을 사용할 경우 성능은 좋지만, 송신된 데이터 스트림 수가 늘어나면서 지수적으로 연산량이 증가해 시스템의 복잡도(complexity)가 높아진다. 최대 가능성 추정 방식의 후보 심볼 탐색 기법은 송신 심볼의 각 비트 값들에 대해 최단 메트릭을 구하기 위해 모든 송신 후보 심볼들의 메트릭을 구하고, 그 메트릭들 가운데에서 가장 작은 값을 선택한다. 예를 들어, 64 QAM 2x2 MIMO인 경우에는 26 x 26 = 4096 가지의 후보들에 대해 연산을 수행한다.
최근에는 최대 가능성 추정에 가까운 성능을 가지나 최대 가능성 추정보다 낮은 복잡도로 구현 가능한 근사 최대 가능성 추정 방식에 주로 초점이 맞추어져 왔다. 근사 최대 가능성 추정 방식은 구체적인 탐색 기법에 따라 여러 가지 변형들이 있지만 일반적으로 후보 집합을 추려내어 작은 부분 후보 집합을 선택하고, 이 선택된 부분 후보 집합에 대해 메트릭 연산과 선택을 실시한다. 하지만 이런 기법들은 기본적으로 최대 가능성 추정 기법에 비해서 필수 후보 누락 가능성에 의해 성능 저하가 있을 수 있으며, 최대 가능성 추정에 가까운 성능을 얻기 위해서는 부분 후보 집합의 크기를 증가시켜야 하므로 비교적 높은 연산량을 가진다. 또한 순차적으로 후보들을 탐색해 나가는 방식의 경우에는 처리 시간이 오래 걸릴 수 있고, 병렬 처리, 파이프라인 등의 효율적인 구현을 위한 기법 적용이 어려운 단점이 있다.
본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로써, 본 발명의 목적은 낮은 복잡도로 최대 가능성 추정 방식과 유사한 성능을 내는 연판정 디코딩 방법 및 이를 수행하는 연판정 디코딩 장치를 제공하는 것이다.
본 발명의 일 실시예에 따른 연판정 디코딩 방법은 동시에 전송되는 두 개의 데이터 스트림인 제1 및 제2 전송 심볼을 각각 제1 및 제2 수신 신호로 수신하는 다중 입출력 시스템에서, 상기 제1 및 제2 전송 심볼이 전송되는 통신 채널에 대응되는 채널 행렬을 이용하여, 상기 제1 전송 심볼이 가질 수 있는 모든 비트 값들의 조합인 제1 후보 심볼들 각각으로부터 상기 제1 수신 신호까지의 거리에 대응되는 공통 메트릭들을 계산하고, 상기 제2 수신 신호와 상기 제1 후보 심볼들 및 상기 제2 전송 심볼이 가질 수 있는 모든 비트 값들의 조합인 제2 후보 심볼들 사이의 중간 노드들을 결정하는 단계, 신호 성상도 상에서 상기 중간 노드들의 위치로부터 상기 제2 후보 심볼들 중 최단 거리에 있는 제1 최단 후보 심볼들을 결정하고, 상기 제1 최단 후보 심볼들과 상기 공통 메트릭들을 기초로 상기 제1 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정하는 단계, 및 상기 제2 후보 심볼들 중 소정 비트의 논리 값과 상기 신호 성상도 상의 상기 중간 노드들의 위치에 기초하여 제2 최단 후보 심볼들을 결정하고, 상기 제2 최단 후보 심볼들과 상기 공통 메트릭들을 이용하여 상기 제2 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정하는 단계를 포함한다.
상기 연판정 디코딩 방법은 상기 공통 메트릭들과 상기 중간 노드들을 계산하기 위해 상기 채널 행렬을 일반 행렬과 삼각행렬로 분해하여 분해된 채널 행렬들을 기초로 상기 제1 및 제2 수신 신호와 상기 제1 후보 심볼들을 변환하는 단계를 더 포함할 수 있다.
상기 채널 행렬에 QR 분해를 수행하여 상기 일반 행렬과 상기 삼각 행렬로 분해할 수 있다.
상기 공통 메트릭들은 다음 [수학식 1]에 의해 결정될 수 있다.
[수학식 1]
Figure 112007092453239-pat00001
(단, z1 은 상기 변환된 제1 및 제2 수신 신호에 의해 결정되는 행렬
Figure 112007092453239-pat00002
의 원소이며, r11 상기 분해된 삼각행렬
Figure 112007092453239-pat00003
의 원소이며, s1 j는 상기 제1 및 제2 후보 심볼에 의해 결정되는 행렬
Figure 112007092453239-pat00004
의 원소이고, i 및 j는 각각 제1 및 제2 후보 심볼들에 대한 인덱스를 나타냄.)
상기 중간 노드들은 다음의 [수학식 2]에 의해 결정될 수 있다.
[수학식 2]
Figure 112007092453239-pat00005
(단, z0은 상기 변환된 제1 및 제2 수신 신호에 결정되는 행렬
Figure 112007092453239-pat00006
의 원소이며, r01 상기 분해된 삼각행렬
Figure 112007092453239-pat00007
의 원소이며, s1 j는 상기 제1 및 제2 후보 심볼에 의해 결정되는 행렬
Figure 112007092453239-pat00008
의 원소이고, i 및 j는 각각 제1 및 제2 후보 심볼들에 대한 인덱스를 나타냄.)
상기 제1 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 계산하는 단계는 상기 제2 후보 심볼들 중 상기 신호 성상도 상에서 상기 중간 노드들의 위치로부터 최단 거리에 있는 제1 최단 후보 심볼을 결정하는 단계, 상기 제1 최단 후보 심볼들과 상기 중간 노드들 사이의 거리에 대응되는 메트릭들을 상기 공통 메트릭들과 합산하여 제1 최단 메트릭들을 결정하는 단계, 및 상기 제1 최단 메트릭들 중에서 상기 제1 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 선택하는 단계를 포함할 수 있다.
상기 제1 최단 후보 심볼을 결정하는 단계는 상기 신호 성상도를 상기 제1 후보 심볼들의 개수 이상의 구간으로 분할하여 상기 구간들 중 상기 중간 노드들이 속한 구간과 동일한 구간에 있는 후보 심볼을 상기 제1 최단 후보 심볼로 선택하는 단계를 포함할 수 있다.
상기 제1 최단 메트릭들 중에서 상기 제1 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 선택하는 단계는 상기 제1 최단 메트릭들 중 최소값을 경판정 메트릭으로 결정하고, 상기 제1 및 제2 후보 심볼들 중 상기 경판정 메트릭을 계산 하기 위해 선택된 후보 심볼들을 각각 제1 및 제2 경판정 후보 심볼로 결정하는 단계, 상기 제1 전송 심볼의 소정 비트의 논리 값이 상기 제1 경판정 후보 심볼의 동일 비트의 논리 값과 동일한 경우에는 상기 경판정 메트릭을 상기 제1 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭으로 선택하는 단계, 상기 제1 전송 심볼의 소정 비트의 논리 값이 상기 제1 경판정 후보 심볼의 동일 비트의 논리 값과 서로 다른 경우에는 상기 제2 후보 심볼들 중 동일 비트의 논리 값이 상기 제1 전송 심볼의 소정 비트의 논리 값과 동일한 후보 심볼들에 대한 메트릭들을 선택하고, 상기 선택된 메트릭들 중 최소값을 상기 제1 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭으로 선택하는 단계를 포함할 수 있다.
상기 제2 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정하는 단계는 상기 제2 전송 심볼의 소정 비트의 논리 값이 상기 제2 경판정 후보 심볼의 동일 비트의 논리 값과 동일한 경우에는 상기 경판정 메트릭을 상기 제2 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭으로 선택하는 단계, 및 상기 제2 전송 심볼의 소정 비트의 논리 값이 상기 제2 경판정 후보 심볼의 동일 비트의 논리 값과 서로 다른 경우에는 상기 중간 노드, 상기 제2 후보 심볼들 및 상기 공통 메트릭들을 기초로 상기 제2 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭을 계산하는 단계를 포함할 수 있다.
상기 제2 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭을 계산하는 단계는 (a) 상기 제2 전송 심볼의 소정 비트의 논리 값이 상기 제2 경판정 후보 심볼의 동일 비트의 논리 값과 서로 다른 경우에는 제2 후보 심볼들 중에서 동일 비트의 논리 값이 상기 제2 전송 심볼의 소정 비트의 논리 값과 동일한 후보 심볼들을 선택하는 단계, (b) 상기 (a) 단계에서 선택된 후보 심볼들 중 상기 신호 성상도 상에서 상기 중간 노드들과 최단 거리에 있는 후보 심볼들을 상기 제2 최단 후보 심볼들로 결정하는 단계, (c) 상기 제2 최단 후보 심볼들과 상기 중간 노드들 사이의 거리에 대응되는 메트릭들을 상기 공통 메트릭들과 합산하여 제2 최단 메트릭들을 계산하는 단계, (d) 상기 제2 전송 심볼의 적어도 둘 이상의 비트 값에 대해 (a) 내지 (c) 단계를 반복하고, 상기 반복된 (a) 내지 (c) 단계를 통해 계산된 제2 최단 메트릭들 중에서 상기 제2 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭을 선택하는 단계를 포함할 수 있다.
상기 제2 최단 후보 심볼들에 대한 정보를 룩 업 테이블에 저장하고 상기 저장된 제2 최단 후보 심볼들에 대한 정보를 이용하여 상기 제2 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭들을 계산할 수 있다.
본 발명의 일 실시예에 따른 연판정 디코딩 장치는 공통 메트릭 연산부, 제1 연판정 메트릭 연산부 및 제2 연판정 메트릭 연산부를 포함한다. 상기 공통 메트릭 연산부는 동시에 전송되는 두 개의 데이터 스트림인 제1 및 제2 전송 심볼을 각각 제1 및 제2 수신 신호로 수신하는 다중 입출력 시스템에서, 상기 제1 및 제2 전송 심볼이 전송되는 통신 채널에 대응되는 채널 행렬을 이용하여, 상기 제1 전송 심볼이 가질 수 있는 모든 비트 값들의 조합인 제1 후보 심볼들 각각으로부터 상기 제1 수신 신호까지의 거리에 대응되는 공통 메트릭들을 계산하고, 상기 제1 및 제2 수신 신호와 상기 제1 후보 심볼들 및 상기 제2 전송 심볼이 가질 수 있는 모든 비트 값들의 조합인 제2 후보 심볼들 사이의 중간 노드들을 결정한다. 상기 제1 연판정 메트릭 연산부는 신호 성상도 상에서 상기 중간 노드들의 위치로부터 상기 제2 후보 심볼들 중 최단 거리에 있는 제1 최단 후보 심볼들을 결정하고, 상기 제1 최단 후보 심볼들과 상기 공통 메트릭들을 기초로 상기 제1 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정한다. 상기 제2 연판정 메트릭 연산부는 상기 제2 후보 심볼들 중 소정 비트의 논리 값과 상기 신호 성상도 상의 상기 중간 노드들의 위치에 기초하여 제2 최단 후보 심볼들을 결정하고, 상기 제2 최단 후보 심볼들과 상기 공통 메트릭들을 이용하여 상기 제2 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정한다.
상기 연판정 디코딩 장치는 상기 공통 메트릭들과 상기 중간 노드들을 계산하기 위해 상기 채널 행렬을 일반 행렬과 삼각 행렬로 분해하여 분해된 채널 행렬들을 기초로 상기 제1 및 제2 수신 신호와 상기 제1 후보 심볼들을 변환하는 채널 행렬 분해부를 더 포함할 수 있다.
상기 제1 연판정 메트릭 연산부는 상기 제2 후보 심볼들 중 상기 신호 성상도 상에서 상기 중간 노드들의 위치로부터 최단 거리에 있는 제1 최단 후보 심볼을 결정하는 제1 최단 후보 심볼 결정부, 상기 제1 최단 후보 심볼들과 상기 중간 노드들 사이의 거리에 대응되는 메트릭들을 상기 공통 메트릭들과 합산하여 제1 최단 메트릭들을 결정하는 제1 최단 메트릭 연산부, 및 상기 제1 최단 메트릭들 중에서 상기 제1 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 선택하는 제1 연판정 메트릭 선택부를 포함할 수 있다.
상기 제2 연판정 메트릭 연산부는 상기 제2 후보 심볼들 중 소정 비트의 논리 값이 상기 제2 전송 심볼의 동일 비트의 논리 값과 동일한 후보 심볼들을 선택하고, 상기 선택된 후보 심볼들 중 상기 신호 성상도 상에서 상기 중간 노드들과 최단 거리에 있는 후보 심볼들을 상기 제2 최단 후보 심볼들로 결정하는 제2 최단 후보 심볼 결정부, 상기 제2 최단 후보 심볼들과 상기 중간 노드들 사이의 거리에 대응되는 메트릭들을 상기 공통 메트릭들과 합산하여 제2 최단 메트릭들을 계산하는 제2 최단 메트릭 연산부, 및 상기 제2 최단 메트릭들 중에서 상기 제2 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 선택하는 제2 연판정 메트릭 선택부를 포함할 수 있다.
상기 제1 연판정 메트릭 연산부와 상기 제2 연판정 메트릭 연산부는 상기 제1 및 제2 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정하는 과정을 병렬 처리할 수 있다.
본 발명의 일 실시예에 따른 연판정 디코딩 방법 및 연판정 디코딩 장치는 최대 가능성 추정 방식과 유사한 성능을 가지면서 적은 연산량과 낮은 복잡도를 가진다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예에 연판정 디코딩 방법 및 연판정 디코딩 장치를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 2는 본 발명의 일 실시예에 따른 연판정 디코딩 장치를 나타낸 블록도이며, 도 3은 도2의 공통 메트릭 연산부(220), 제1 연판정 메트릭 연산부(230) 및 제2 연판정 메트릭 연산부(240)의 구성을 나타내는 블록도이다.
도 2를 참조하면, 연판정 디코딩 장치(200)는 채널 행렬 분해부(210), 공통 메트릭 연산부(220), 제1 연판정 메트릭 연산부(230), 제2 연판정 메트릭 연산부(240), 연판정 결정부(250) 및 채널 디코더(260)를 포함한다.
일 실시예에 따른 연판정 디코딩 장치(200)는 동시에 전송되는 두 개의 데이터 스트림인 제1 및 제2 전송 심볼을 각각 제1 및 제2 수신 신호로 수신한다. 이 때 제1 및 제2 전송 심볼이 전송되는 채널의 특성은 채널 행렬로 표현될 수 있다.
채널 행렬 분해부(210)는 채널 행렬을 일반 행렬과 삼각 행렬로 분해하고, 분해된 행렬들을 기초로 제1 및 제2 수신 신호와 제1 후보 심볼들을 변환한다. 채 널 행렬을 분해하는 방법으로는 QR 분해(QR decomposition)등 여러 가지 방법들을 이용할 수 있다. 예를 들어 채널 행렬을 QR 분해할 경우 Q 행렬의 역행렬을 이용하여 제1 및 제2 수신 신호를 변환할 수 있다.
공통 메트릭 연산부(220)는 채널 행렬을 이용하여 공통 메트릭과 중간 노드들을 계산한다. 이를 위해 공통 메트릭 연산부(220)는 공통 메트릭을 연산하기 위한 블록(221)과 중간 노드를 연산하기 위한 블록(222)을 포함할 수 있다.
공통 메트릭들은 제1 후보 심볼들 각각으로부터 제1 수신 신호까지의 거리에 대응될 수 있다. 제1 후보 심볼들과 제2 후보 심볼들은 각각 제1 전송 심볼과 제2 전송 심볼이 가질 수 있는 모든 비트 값들의 조합이다. 예를 들어 64QAM 방식의 경우, 하나의 심볼은 6비트로 구성되며 6비트로 구성된 모든 2진수 조합은 000000부터 111111까지 모두 64가지가 된다. 따라서 64QAM 방식의 경우 제1 및 제2 후보 심볼들의 개수는 각각 64개가 된다. 그러나 실시예나 다양한 통신 방식에 따라 제1 및 제2 후보 심볼들의 개수는 달라질 수 있다.
본 발명의 일 실시예를 설명함에 있어서 메트릭은 신호와 심볼들 간의 유사성을 나타낼 수 있다. 예를 들어, 메트릭 값이 작으면 유사성이 높을 수 있다. 또한, 신호, 노드, 심볼들 상호간의 거리는 메트릭으로 나타낼 수 있으며, 메트릭 연산을 위해서 채널 행렬을 이용하여 신호, 노드, 심볼들을 변환할 수 있다.
중간 노드들은 채널 행렬과 제2 수신 신호에 의해 연산되는 노드들로 제1 및 제2 수신 신호와 제1 및 제2 후보 심볼들 사이에 노드에 대응될 수 있다.
공통 메트릭 연산부(210)에 의해 연산된 공통 메트릭들과 중간 노드들은 이 후 제1 및 제2 연판정 연산부(230, 240)에 의해 공통적으로 이용될 수 있어 연판정 디코딩 장치(200)의 연산량을 줄일 수 있다.
제1 연판정 메트릭 연산부(230)는 신호 성상도(signal constellation)상의 중간 노드들의 위치로부터 제2 후보 심볼들 중 최단 거리에 있는 제1 최단 후보 심볼들을 결정하고, 제1 최단 후보 심볼들과 공통 메트릭들을 기초로 제1 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정한다.
제1 연판정 연산부(230)는 제1 최단 후보 심볼 결정부(231), 제1 최단 메트릭 연산부(232), 제1 연판정 메트릭 선택부(233) 및 제1 비트 제어부(234)를 포함할 수 있다.
제1 최단 후보 심볼 결정부(231)는 제2 후보 심볼들 중 신호 성상도 상에서 중간 노드들의 위치로부터 최단 거리에 있는 제1 최단 후보 심볼들을 결정한다.
제1 최단 메트릭 연산부(232)는 제1 최단 후보 심볼들과 중간 노드들 사이의 거리에 대응되는 메트릭들을 상기 공통 메트릭들과 합산하여 제1 최단 메트릭들을 결정한다.
제1 연판정 메트릭 선택부(233)는 제1 최단 메트릭들 중에서 제1 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 선택한다. 제1 연판정 메트릭 선택부(233)는 제1 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 선택하기 위해 제1 비트 제어부(234)에 의해 제어될 수 있다.
제2 연판정 메트릭 연산부(240)는 제2 후보 심볼들 중 소정 비트의 논리 값과 신호 성상도 상의 중간 노드들의 위치에 기초하여 제2 최단 후보 심볼들을 결정 하고, 제2 최단 후보 심볼들과 공통 메트릭들을 이용하여 상기 제2 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정한다.
제2 연판정 연산부(240)는 제2 최단 후보 심볼 결정부(241), 제2 최단 메트릭 연산부(242), 제2 연판정 메트릭 선택부(243) 및 제2 비트 제어부(244)를 포함할 수 있다.
제2 최단 후보 심볼 결정부(241)는 제2 후보 심볼들 중 소정 비트의 논리 값이 제2 전송 심볼의 동일 비트의 논리 값과 동일한 후보 심볼들을 선택하고, 선택된 후보 심볼들 중 신호 성상도 상에서 중간 노드들과 최단 거리에 있는 후보 심볼들을 제2 최단 후보 심볼들로 결정한다. 제2 최단 후보 심볼들을 결정하는 과정은 제2 전송 심볼의 하나 이상의 비트들에 대해 반복될 수 있으며 제2 비트 제어부(244)에 의해 제어될 수 있다.
제2 최단 메트릭 연산부(242)는 제2 최단 후보 심볼들과 상기 중간 노드들 사이의 거리에 대응되는 메트릭들을 공통 메트릭들과 합산하여 제2 최단 메트릭들을 계산한다.
상기 제2 연판정 메트릭 선택부(243)는 제2 최단 메트릭들 중에서 상기 제2 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 선택한다.
연판정 결정부(250)는 제1 및 제2 연판정 메트릭 연산부(230, 240)에 의해 결정된 연판정 메트릭들을 기초하여 제1 및 제2 전송 심볼의 각 비트 값에 대한 연판정 값(Log Likelihood Ratio)을 결정하고, 채널 디코더(260)는 연판정 값들을 기초로 제1 및 제2 전송 심볼을 판단한다.
도 4는 공통 메트릭들과 중간 노드들을 나타낸 트리 다이어그램이다.
이하, 도 3 및 도 4를 수학식들과 함께 참조하여 공통 메트릭들과 중간 노드들을 연산하는 과정을 보다 상세히 설명한다.
일반적으로 복수의 데이터 스트림이 전송되는 채널의 특성은 채널 행렬 H로 나타낼 수 있는데, 이 때 수신 신호 행렬 y는 송신 신호 행렬 s와 채널 행렬 H의 곱에 노이즈 n이 더해진 신호이며 다음 [수학식 1]과 같이 나타낼 수 있다.
[수학식 1]
Figure 112007092453239-pat00009
본 발명의 일 실시예에 따른 연판정 디코딩 방법은 동시에 두개의 데이터 스트림이 전송되는 경우로써 2x2 채널 행렬 H는 다음 [수학식 2]와 같이 표현된다. 각 h 값들은 복소수 값을 가지는 채널 계수일 수 있다.
[수학식 2]
Figure 112007092453239-pat00010
도 2의 채널 행렬 변환부(210)에 의해 채널 행렬 H는 다음 [수학식 3]과 같 이 일반 행렬 Q와 삼각행렬 R의 곱의 형태로 분해될 수 있다.
[수학식 3]
Figure 112007092453239-pat00011
분해된 행렬을 이용하여 [수학식 1]을 변환하면 다음 [수학식 4]와 같이 표현된다.
[수학식 4]
Figure 112007092453239-pat00012
이 때, z0, z1 는 각각 분해된 행렬에 의해 변환된 제1 및 제2 수신 신호이며, s0, s1 는 제1 및 제2 전송 심볼을 나타낸다. 이와 같이 변환된 제1 및 제2 수신 신호와 송신 후보 심볼 집합과의 거리를 나타내는 메트릭들은 다음 [수학식 5]와 같이 표현될 수 있다.
[수학식 5]
Figure 112007092453239-pat00013
[수학식 5]에서 j 는 제1 후보 심볼들(즉, s1)에 대한 인덱스이고, i 는 제2 후보 심볼들(즉, s0)에 대한 인덱스이다. 일반적으로 최대 가능성 추정 방식에서는 [수학식 5]에서 모든 인덱스 j와 i에 대해 계산하고 계산한 결과들 중에서 전송 심볼의 각 비트 값에 대한 최소 메트릭들을 선택하므로써 많은 연산량이 요구되었다. 그러나 본 발명의 일 실시예에서는 제1 후보 심볼들과 제2 후보 심볼들에 대한 연산을 분리하고 공통적으로 사용되는 메트릭들을 재사용하므로써 최대 가능성 추정 방식과 유사한 성능을 나타내면서도 연산량과 시스템의 복잡도를 감소시킬 수 있다.
상기 [수학식 5]에서 공통 메트릭들은 ej,1 로 표현될 수 있으며, 제1 수신 신호 z1과 제1 후보 심볼 s1 j 의 거리에 대응된다. 신호와 심볼 사이의 거리를 연산함에 있어서 [수학식 5]에서는 2-norm을 사용하였으나 실시예에 따라서 1-norm이나 infinite-norm을 자유롭게 사용할 수 있을 것이다. 도 4에서 공통 메트릭들은 제1 수신 신호(z1)와 중간 노드들(z0,0~z0,M-1) 사이의 에지들(e0,1~eM-1,1)에 상응한다.
일 실시예에서 중간 노드들은 다음의 [수학식 6]에 의해 결정될 수 있다.
[수학식 6]
Figure 112007092453239-pat00014
[수학식 6]을 이용하여 제1 후보 심볼들의 인덱스 j에 대해 중간 노드들을 계산하면 도 4에서 중간 노드들(z0,0~z0,M-1)의 좌표, 즉, 신호 성상도 상의 위치를 결정할 수 있다.
도 5는 제1 전송 심볼의 각 비트 값에 대한 연판정 메트릭들을 결정하는 과정을 나타내기 위한 트리 다이어그램이다.
이하, 도 3 및 도 5를 참조하여 제1 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정하는 과정을 보다 상세히 설명한다.
도 5를 참조하면, 트리 다이어그램 상에서 에지들로 표시되는 메트릭들은 공통 메트릭 연산부(210)에 의해 결정된 중간 노드들(z0,0~z0,M-1)을 기준으로 제1 계층과 제2 계층으로 나눌 수 있으며, 제1 계층의 메트릭들(e0,1~eM-1,1)은 도 4의 공통 메트릭들과 동일하다.
공통 메트릭 연산부(220)는 중간 노드들(z0,0~z0,M-1)을 결정하고, 제1 연판정 메트릭 연산부(230)는 중간 노드들(z0,0~z0,M-1)과 제2 후보 심볼들(r00s0 i) 사이의 거 리에 대응되는 제2 계층의 메트릭들(e00,0~e(M-1)0,0)을 계산한다. 이 때 메트릭 계산을 위한 제2 후보 심볼들(r00s0 i)은 채널 행렬에 의해 변환된 제2 후보 심볼들일 수 있다.
연판정 디코딩을 위해서는 공통 메트릭들(e0,1~eM-1,1)과 제2 계층의 메트릭들(e00,0~e(M-1)0,0)과의 합을 연산하고 이렇게 계산된 메트릭들 중 제1 전송 심볼의 각 비트 값에 대해서 최소값들을 선택한다. 본 발명의 일 실시예에서 제2 계층 메트릭들(e00,0~e(M-1)0,0) 중에서 최소값을 신호 성상도 상에 직접 결정할 수 있어 반복적인 메트릭 연산과 비교 연산을 줄일 수 있다. 즉, 제2 후보 심볼들(r00s0 i) 중 신호 성상도 상에서 중간 노드들(z0,0~z0,M-1)과 최단 거리에 있는 제1 최단 후보 심볼을 선택하고 중간 노드들(z0,0~z0,M-1)들과 제1 최단 후보 심볼들과 거리에 대응되는 제2 계층의 메트릭들을 공통 메트릭들(e0,1~eM-1,1)과 합산하여 제1 최단 후보 메트릭을 결정한다. 도 5의 제2 계층 메트릭들(e00,0~e(M-1)0,0) 중 실선으로 나타낸 에지들은 메트릭 연산을 한 경우로서 이 에지들과 연결된 제2 후보 심볼들은 제1 최단 후보 심볼들을 나타내고, 점선으로 나타낸 에지들은 실질적으로 메트릭 연산이 필요하지 않은 경우를 나타낸다.
도 6은 제1 최단 후보 심볼을 결정하는 과정을 나타내기 위한 신호 성상도이 다.
도 6은 일 실시예에 따라 64QAM 방식을 사용할 경우의 신호 성상도의 일부 부분이다.
도 6을 참조하면, 신호 성상도에서 "O"는 제2 후보 심볼들의 위치를 나타내고 "*"는 중간 노드들 중 하나(z0,0)를 나타낸다. 일 실시예에서는 신호 성상도를 제2 후보 심볼들의 개수 이상으로 분할하여 분할된 구간들 중 중간 노드(z0,0)와 같은 구간에 있는 제1 최단 후보 심볼(100000)을 선택할 수 있다. 이렇게 선택된 제1 최단 후보 심볼(100000)은 중간 노드(z0,0)와 가장 가까운 거리에 있으므로, 중간 노드(z0,0)와 제1 최단 후보 심볼(100000)과의 메트릭은 중간 노드(z0,0)와 제2 후보 심볼들과의 메트릭들 중 최소값이 된다. 따라서 모든 제2 후보 심볼들과의 메트릭을 계산하여 비교하지 않더라도 최소 메트릭을 얻을 수 있어 연산량을 줄일 수 있다.
제2 계층 메트릭들을 연산한 후에는 공통 메트릭들과 합산하여 제1 최단 메트릭들을 결정한다. 일반적으로 제1 최단 메트릭들은 중간 노드들의 개수 이하이며, 제1 최단 메트릭들 중에서 제1 전송 심볼의 각 비트 값에 대한 연판정 메트릭들 선택한다.
이때, 제1 최단 메트릭들 중 최소값을 가지는 하나의 메트릭은 경판정 메트릭으로 결정하고 이때 경판정 메트릭의 계산에 이용된 제1 후보 심볼과 제2 후보 심볼을 각각 제1 경판정 후보 심볼 및 제2 경판정 후보 심볼로 결정한다.
제1 전송 심볼의 각 비트 값에 대한 연판정 메트릭을 결정할 때 제1 전송 심볼의 소정 비트의 논리 값이 제1 경판정 후보 심볼의 동일 비트의 논리 값과 동일한 경우에는 경판정 메트릭을 제1 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭으로 결정한다.
예를 들어, 제1 경판정 후보 심볼이 101100 이고, 제1 전송 심볼의 소정 비트의 논리 값이 제1 경판정 후보 심볼의 동일 비트의 논리 값과 동일한 경우, 즉 제1 전송 심볼의 첫 번째 비트가 1인 경우, 제1 전송 심볼의 두 번째 비트가 0인 경우, 제1 전송 심볼의 세 번째 비트가 1인 경우, 제1 전송 심볼의 네 번째 비트가 1인 경우, 제1 전송 심볼의 다섯 번째 비트가 0인 경우, 제1 전송 심볼의 여섯 번째 비트가 0인 경우에 대해서는 경판정 메트릭을 각 비트 값에 대한 연판정 메트릭으로 선택한다.
제1 전송 심볼의 소정 비트의 논리 값이 제1 경판정 후보 심볼의 동일 비트의 논리 값과 서로 다른 경우에는 제1 최단 메트릭 중 하나를 제1 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭으로 결정한다.
예를 들어, 제1 경판정 후보 심볼이 101100 이고, 제1 전송 심볼의 소정 비트의 논리 값이 제1 경판정 후보 심볼의 동일 비트의 논리 값과 서로 다른 경우, 즉 제1 전송 심볼의 첫 번째 비트가 0인 경우, 제1 전송 심볼의 두 번째 비트가 1인 경우, 제1 전송 심볼의 세 번째 비트가 0인 경우, 제1 전송 심볼의 네 번째 비트가 0인 경우, 제1 전송 심볼의 다섯 번째 비트가 1인 경우, 제1 전송 심볼의 여섯 번째 비트가 1인 경우에 대해서 제1 전송 심볼의 여섯 번째 비트가 0인 경우에 대해서는 제1 최단 메트릭들 중 하나를 각 비트 값에 대한 연판정 메트릭으로 선택한다. 제1 전송 심볼의 첫 번째 비트가 0인 경우에 대해서 연판정 메트릭을 선택할 때는 제1 최단 메트릭들 첫 번째 비트가 0 인 후보 심볼들과의 메트릭들을 선택하고 선택된 메트릭들 중 최소값을 연판정 메트릭으로 선택한다.
도 7은 제2 전송 심볼의 각 비트 값에 대한 연판정 메트릭들을 결정하는 과정을 나타내기 위한 트리 다이어그램이다.
이하, 도 3 및 도 7을 참조하여 제2 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정하는 과정을 보다 상세히 설명한다.
도 7을 참조하면, 도 5와 마찬가지로 트리 다이어그램 상에서 에지들로 표시되는 메트릭들은 중간 노드들(z0,0~z0,M-1)을 기준으로 제1 계층과 제2 계층으로 나눌 수 있으며, 제1 계층의 메트릭들(e0,1~eM-1,1)은 도 4의 공통 메트릭들과 동일하다.
공통 메트릭 연산부(220)는 중간 노드들(z0,0~z0,M-1)를 결정하고, 제2 연판정 메트릭 연산부(240)는 중간 노드들(z0,0~z0,M-1)과 제2 후보 심볼들(r00s0 i) 사이의 거리에 대응되는 제2 계층의 메트릭들(e00,0~e(M-1)0,0)을 계산한다. 이 때 메트릭 계산을 위한 제2 후보 심볼들은 채널 행렬에 의해 변환된 제2 후보 심볼(r00s0 i)일 수 있다.
연판정 디코딩을 위해서는 공통 메트릭들(e0,1~eM-1,1)과 제2 계층의 메트릭들과의 합을 연산하고 이렇게 계산된 메트릭들 중 제2 전송 심볼의 각 비트 값에 대 해서 최소값들을 선택한다. 본 발명의 일 실시예에서 제2 계층 메트릭들 중에서 최소값을 신호 성상도 상에 직접 결정할 수 있어 반복적인 연산과 크기 비교를 줄일 수 있다. 즉, 제2 후보 심볼들(r00s0 i) 중 신호 성상도 상에서 중간 노드들(z0,0~z0,M-1)과 최단 거리에 있는 제2 최단 후보 심볼을 선택하고 중간 노드들(z0,0~z0,M-1)들과 제2 최단 후보 심볼들과 거리에 대응되는 제2 계층의 메트릭들을 공통 메트릭들(e0,1~eM-1,1)과 합산하여 제2 최단 후보 메트릭을 결정한다. 도 5의 제2 계층 메트릭들(e00,0~e(M-1)0,0) 중 실선으로 나타낸 에지들은 메트릭 연산을 한 경우로서 이 에지들과 연결된 제2 후보 심볼들은 제2 최단 후보 심볼들을 나타내고, 점선으로 나타낸 에지들은 실질적으로 메트릭 연산이 필요하지 않은 경우를 나타낸다.
제2 전송 심볼의 각 비트 값에 대한 연판정 메트릭을 결정하기 위해서는 제2 후보 심볼의 모든 경우를 포함해서 각 비트 값에 대한 최소 메트릭을 결정해야 하기 때문에 제2 전송 심볼의 각 비트 값에 대해 메트릭 연산 과정을 반복한다. 따라서 반복된 계산을 통해 얻어지는 제2 최단 메트릭들의 수는 제1 최단 메트릭들의 수보다 많을 수 있다.
또한, 제2 전송 심볼의 소정 비트의 논리 값이 제2 경판정 후보 심볼의 동일 비트의 논리 값과 동일한 경우에는 경판정 메트릭을 제2 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭으로 결정할 수 있다. 제2 전송 심볼의 소정 비트의 논리 값이 제2 경판정 후보 심볼의 동일 비트의 논리 값과 서로 다른 경우에는 제2 전송 심볼의 소정 비트에 대한 연판정 메트릭 값들은 제2 최단 메트릭들 중에서 선택할 수 있다.
도 8은 제2 최단 메트릭들을 결정하는 과정을 나타내기 위한 신호 성상도이다.
도 8은 일 실시예에 따라, 64QAM 방식을 사용할 경우의 신호 성상도의 일부 부분이다.
도 8을 참조하면, 신호 성상도에서 "O"는 제2 후보 심볼들의 위치를 나타내고 "*"는 중간 노드들 중 하나를 나타낸다. 일 실시예에서는 신호 성상도상에서 중간 노들의 좌표를 이용해서 소정 비트 값을 가진 제2 후보 심볼들 중간 노드들과 가장 가까운 후보 심볼을 직접 결정할 수 있다.
예를 들어, 제2 전송 심볼의 세 번째 비트가 "1"인 경우의 연판정 메트릭을 결정하기 위해서는 세 번째 비트가 제2 전송 심볼과 동일한 "1"을 가지는 제2 후보 심볼들 중 중간 노드(z0,0)와 최소 거리에 있는 후보 심볼(101000)을 제2 최단 후보 심볼로 결정한다. 제2 최단 후보 심볼에 대한 정보는 룩 업 테이블에 저장되어 연판정 메트릭을 계산하기 위해 이용될 수 있다.
제2 전송 심볼에 대한 연판정 메트릭을 결정할 때는 상술한 바와 같이 모든 제2 후보 심볼들을 고려하여 최소 메트릭을 결정하기 위해서, 제2 최단 후보 심볼을 결정하고 제2 최단 후보 심볼과 중간 노드 사이의 거리에 대응되는 메트릭들을 공통 메트릭들과 합산하여 제2 최단 메트릭들을 결정하는 과정을 제2 전송 심볼의 각 비트 값에 대해 반복한다. 이 경우에도 제2 전송 심볼의 소정 비트의 논리 값이 제2 경판정 후보 심볼의 동일 비트의 논리 값이 동일한 경우에는 경판정 메트릭을 이용할 수 있으므로 제2 최단 후보 심볼과 제2 최단 메트릭을 결정하는 과정은 제2 전송 심볼의 소정 비트 값이 제2 경판정 후보 심볼의 동일 비트의 논리 값과 서로 다른 비트 값에 대해서 반복한다.
예를 들어 제2 경판정 후보 심볼이 010011이라면, 제2 전송 심볼의 첫 번째 비트가 "0"인 경우, 제2 전송 심볼의 두 번째 비트가 "1"인 경우, 제2 전송 심볼의 세 번째 비트가 "0"인 경우, 제2 전송 심볼의 네 번째 비트가 "0"인 경우, 제2 전송 심볼의 다섯 번째 비트가 "1"인 경우, 제2 전송 심볼의 여섯 번째 비트가 "1"인 경우에 대해서는 경판정 메트릭을 제2 전송 심볼의 해당 비트에 대한 연판정 메트릭으로 결정한다.
또한, 제2 경판정 후보 심볼이 010011일 때, 제2 전송 심볼의 첫 번째 비트가 "1"인 경우, 제2 전송 심볼의 두 번째 비트가 "0"인 경우, 제2 전송 심볼의 세 번째 비트가 "1"인 경우, 제2 전송 심볼의 네 번째 비트가 "1"인 경우, 제2 전송 심볼의 다섯 번째 비트가 "0"인 경우, 제2 전송 심볼의 여섯 번째 비트가 "0"인 경우에 대해서 제2 최단 후보 심볼과 제2 최단 메트릭을 결정하는 과정을 반복하여 얻어진 제2 최단 메트릭들 중에서 제2 전송 심볼에 대한 연판정 메트릭을 선택한다.
제2 전송 심볼의 각 비트 값에 대한 연판정 메트릭들을 결정하는 과정에서는 제1 전송 심볼의 각 비트 값에 대한 연판정 메트릭들을 결정하는 과정에서 연산된 일부 제1 최단 메트릭들을 이용할 수 있으므로 실질적인 연산량을 더 감소시킬 수 있다.
본 발명의 일 실시예에 따른 연판정 디코딩 방법은 동시에 전송되는 데이터 스트림이 두 개라면 임의의 개수의 송수신 안테나를 사용하는 경우에 대해 적용이 가능하다. 일 실시예에 따른 연판정 디코딩 방법은 하드웨어로 구현하거나, 소프트웨어로 구현될 수 있다. 일 실시예에서는 연산량을 감소시키기 위해 중간 연산 결과들을 재사용하였으나, 실시예에 따라 매번 반복 연산을 수행하는 방식으로 구현할 수도 있을 것이다.
상술한 바와 같이 본 발명의 일 실시예에 따른 연판정 디코딩 방법은 동시에 전송되는 전송 심볼에 대해 공통적으로 사용되는 메트릭들을 재사용하고, 중간 노드들의 신호 성상도 상의 위치로부터 최소 메트릭들을 용이하게 결정하여 최대 가능성 추정 기법과 유사한 성능을 얻으면서 시스템의 연산량 및 복잡도를 감소시킨다. 또한 각 심볼별/비트별로 유사한 연산에 대해서는 병렬 처리할 수 있어 하드웨어 구현 시에 병렬 구조, 파이프라인 구현, 동일 블록 재사용 등의 기법을 적용하기에 용이하다.
상술한 바와 같이 본 발명의 일 실시예에 따른 연판정 디코딩 방법 및 연판정 디코딩 장치는 최대 가능성 추정 기법과 유사한 성능을 얻으면서 시스템의 연산량 및 복잡도를 감소시킨다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래의 공간 다중화기의 구조를 나타낸 블록도이다.
도 2는 본 발명의 일 실시예에 따른 연판정 디코딩 장치를 나타낸 블록도이다.
도 3은 도2의 공통 메트릭 연산부, 제1 연판정 메트릭 연산부 및 제2 연판정 메트릭 연산부의 구성을 나타내는 블록도이다.
도 4는 공통 메트릭들과 중간 노드들을 나타낸 트리 다이어그램이다.
도 5는 제1 전송 심볼의 각 비트 값에 대한 연판정 메트릭들을 결정하는 과정을 나타내기 위한 트리 다이어그램이다.
도 6은 제1 최단 후보 심볼을 결정하는 과정을 나타내기 위한 신호 성상도이다.
도 7은 제2 전송 심볼의 각 비트 값에 대한 연판정 메트릭들을 결정하는 과정을 나타내기 위한 트리 다이어그램이다.
도 8은 제2 최단 메트릭들을 결정하는 과정을 나타내기 위한 신호 성상도이다.

Claims (12)

  1. 동시에 전송되는 두 개의 데이터 스트림인 제1 및 제2 전송 심볼을 각각 제1 및 제2 수신 신호로 수신하는 다중 입출력 시스템에서,
    상기 제1 및 제2 전송 심볼이 전송되는 통신 채널에 대응되는 채널 행렬을 이용하여, 상기 제1 전송 심볼이 가질 수 있는 모든 비트 값들의 조합인 제1 후보 심볼들 각각으로부터 상기 제1 수신 신호까지의 거리에 대응되는 공통 메트릭들을 계산하고, 상기 제2 수신 신호와 상기 제1 후보 심볼들 및 상기 제2 전송 심볼이 가질 수 있는 모든 비트 값들의 조합인 제2 후보 심볼들 사이의 중간 노드들을 결정하는 단계;
    신호 성상도 상에서 상기 중간 노드들의 위치로부터 상기 제2 후보 심볼들 중 최단 거리에 있는 제1 최단 후보 심볼들을 결정하고, 상기 제1 최단 후보 심볼들과 상기 공통 메트릭들을 기초로 상기 제1 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정하는 단계; 및
    상기 제2 후보 심볼들 중 소정 비트의 논리 값과 상기 신호 성상도 상의 상기 중간 노드들의 위치에 기초하여 제2 최단 후보 심볼들을 결정하고, 상기 제2 최단 후보 심볼들과 상기 공통 메트릭들을 이용하여 상기 제2 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정하는 단계를 포함하는 것을 특징으로 하는 연판정 디코딩 방법.
  2. 제1항에 있어서,
    상기 공통 메트릭들과 상기 중간 노드들을 계산하기 위해 상기 채널 행렬을 일반 행렬과 삼각행렬로 분해하여 분해된 채널 행렬들을 기초로 상기 제1 및 제2 수신 신호와 상기 제1 후보 심볼들을 변환하는 단계를 더 포함하는 것을 특징으로 하는 연판정 디코딩 방법.
  3. 제2항에 있어서,
    상기 채널 행렬에 QR 분해를 수행하여 상기 일반 행렬과 상기 삼각 행렬로 분해하는 것을 특징으로 하는 연판정 디코딩 방법.
  4. 제2항에 있어서,
    상기 공통 메트릭들은 다음 [수학식 1]에 의해 결정되는 것을 특징으로 하는 연판정 디코딩 방법.
    [수학식 1]
    Figure 112007092453239-pat00015
    (단, z1은 상기 변환된 제1 및 제2 수신 신호에 의해 결정되는 행렬
    Figure 112007092453239-pat00016
    의 원소이며, r11 상기 분해된 삼각행렬
    Figure 112007092453239-pat00017
    의 원소이며, s1 j는 상기 제1 및 제2 후보 심볼에 의해 결정되는 행렬
    Figure 112007092453239-pat00018
    의 원소이고, i 및 j는 각각 제1 및 제2 후 보 심볼들에 대한 인덱스를 나타냄.)
  5. 제2항에 있어서,
    상기 중간 노드들은 다음의 [수학식 2]에 의해 결정되는 것을 특징으로 하는 연판정 디코딩 방법.
    [수학식 2]
    Figure 112007092453239-pat00019
    (단, z0은 상기 변환된 제1 및 제2 수신 신호에 결정되는 행렬
    Figure 112007092453239-pat00020
    의 원소이며, r01 상기 분해된 삼각행렬
    Figure 112007092453239-pat00021
    의 원소이며, s1 j는 상기 제1 및 제2 후보 심볼에 의해 결정되는 행렬
    Figure 112007092453239-pat00022
    의 원소이고, i 및 j는 각각 제1 및 제2 후보 심볼들에 대한 인덱스를 나타냄.)
  6. 제1항에 있어서, 상기 제1 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 계산하는 단계는
    상기 제2 후보 심볼들 중 상기 신호 성상도 상에서 상기 중간 노드들의 위치로부터 최단 거리에 있는 제1 최단 후보 심볼을 결정하는 단계;
    상기 제1 최단 후보 심볼들과 상기 중간 노드들 사이의 거리에 대응되는 메트릭들을 상기 공통 메트릭들과 합산하여 제1 최단 메트릭들을 결정하는 단계; 및
    상기 제1 최단 메트릭들 중에서 상기 제1 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 선택하는 단계를 포함하는 것을 특징으로 하는 연판정 디코딩 방법.
  7. 제6항에 있어서, 상기 제1 최단 후보 심볼을 결정하는 단계는
    상기 신호 성상도를 상기 제1 후보 심볼들의 개수 이상의 구간으로 분할하여 상기 구간들 중 상기 중간 노드들이 속한 구간과 동일한 구간에 있는 후보 심볼을 상기 제1 최단 후보 심볼로 선택하는 단계를 포함하는 것을 특징으로 하는 연판정 디코딩 방법.
  8. 제6항에 있어서, 상기 제1 최단 메트릭들 중에서 상기 제1 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 선택하는 단계는
    상기 제1 최단 메트릭들 중 최소값을 경판정 메트릭으로 결정하고, 상기 제1 및 제2 후보 심볼들 중 상기 경판정 메트릭을 계산하기 위해 선택된 후보 심볼들을 각각 제1 및 제2 경판정 후보 심볼로 결정하는 단계;
    상기 제1 전송 심볼의 소정 비트의 논리 값이 상기 제1 경판정 후보 심볼의 동일 비트의 논리 값과 동일한 경우에는 상기 경판정 메트릭을 상기 제1 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭으로 선택하는 단계; 및
    상기 제1 전송 심볼의 소정 비트의 논리 값이 상기 제1 경판정 후보 심볼의 동일 비트의 논리 값과 서로 다른 경우에는 상기 제2 후보 심볼들 중 동일 비트의 논리 값이 상기 제1 전송 심볼의 소정 비트의 논리 값과 동일한 후보 심볼들에 대한 메트릭들을 선택하고, 상기 선택된 메트릭들 중 최소값을 상기 제1 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭으로 선택하는 단계를 포함하는 것을 특징으로 하는 연판정 디코딩 방법.
  9. 제8항에 있어서, 상기 제2 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정하는 단계는
    상기 제2 전송 심볼의 소정 비트의 논리 값이 상기 제2 경판정 후보 심볼의 동일 비트의 논리 값과 동일한 경우에는 상기 경판정 메트릭을 상기 제2 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭으로 선택하는 단계; 및
    상기 제2 전송 심볼의 소정 비트의 논리 값이 상기 제2 경판정 후보 심볼의 동일 비트의 논리 값과 서로 다른 경우에는 상기 중간 노드, 상기 제2 후보 심볼들 및 상기 공통 메트릭들을 기초로 상기 제2 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭을 계산하는 단계를 포함하는 것을 특징으로 하는 연판정 디코딩 방법.
  10. 제9항에 있어서, 상기 제2 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭을 계산하는 단계는
    (a) 상기 제2 전송 심볼의 소정 비트의 논리 값이 상기 제2 경판정 후보 심볼의 동일 비트의 논리 값과 서로 다른 경우에는 제2 후보 심볼들 중에서 동일 비 트의 논리 값이 상기 제2 전송 심볼의 소정 비트의 논리 값과 동일한 후보 심볼들을 선택하는 단계;
    (b) 상기 (a) 단계에서 선택된 후보 심볼들 중 상기 신호 성상도 상에서 상기 중간 노드들과 최단 거리에 있는 후보 심볼들을 상기 제2 최단 후보 심볼들로 결정하는 단계;
    (c) 상기 제2 최단 후보 심볼들과 상기 중간 노드들 사이의 거리에 대응되는 메트릭들을 상기 공통 메트릭들과 합산하여 제2 최단 메트릭들을 계산하는 단계; 및
    (d) 상기 제2 전송 심볼의 적어도 둘 이상의 비트 값에 대해 (a) 내지 (c) 단계를 반복하고, 상기 반복된 (a) 내지 (c) 단계를 통해 계산된 제2 최단 메트릭들 중에서 상기 제2 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭을 선택하는 단계를 포함하는 것을 특징으로 하는 연판정 디코딩 방법.
  11. 제10항에 있어서,
    상기 제2 최단 후보 심볼들에 대한 정보를 룩 업 테이블에 저장하고 상기 저장된 제2 최단 후보 심볼들에 대한 정보를 이용하여 상기 제2 전송 심볼의 소정 비트의 논리 값에 대한 연판정 메트릭들을 계산하는 것을 특징으로 하는 연판정 디코딩 방법.
  12. 동시에 전송되는 두 개의 데이터 스트림인 제1 및 제2 전송 심볼을 각각 제1 및 제2 수신 신호로 수신하는 다중 입출력 시스템에서,
    상기 제1 및 제2 전송 심볼이 전송되는 통신 채널에 대응되는 채널 행렬을 이용하여, 상기 제1 전송 심볼이 가질 수 있는 모든 비트 값들의 조합인 제1 후보 심볼들 각각으부터 상기 제1 수신 신호까지의 거리에 대응되는 공통 메트릭들을 계산하고, 상기 제1 및 제2 수신 신호와 상기 제1 후보 심볼들 및 상기 제2 전송 심볼이 가질 수 있는 모든 비트 값들의 조합인 제2 후보 심볼들 사이의 중간 노드들을 결정하는 공통 메트릭 연산부;
    신호 성상도 상에서 상기 중간 노드들의 위치로부터 상기 제2 후보 심볼들 중 최단 거리에 있는 제1 최단 후보 심볼들을 결정하고, 상기 제1 최단 후보 심볼들과 상기 공통 메트릭들을 기초로 상기 제1 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정하는 제1 연판정 메트릭 연산부; 및
    상기 제2 후보 심볼들 중 소정 비트의 논리 값과 상기 신호 성상도 상의 상기 중간 노드들의 위치에 기초하여 제2 최단 후보 심볼들을 결정하고, 상기 제2 최단 후보 심볼들과 상기 공통 메트릭들을 이용하여 상기 제2 전송 심볼의 각 비트 값들에 대한 연판정 메트릭들을 결정하는 제2 연판정 메트릭 연산부를 포함하는 것을 특징으로 하는 연판정 디코딩 장치.
KR1020070136157A 2007-12-24 2007-12-24 연판정 디코딩 방법 및 연판정 디코딩 장치 KR100912073B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070136157A KR100912073B1 (ko) 2007-12-24 2007-12-24 연판정 디코딩 방법 및 연판정 디코딩 장치
PCT/KR2008/007544 WO2009082135A2 (en) 2007-12-24 2008-12-19 Method of soft decision decoding and apparatus for soft decision decoding
US12/809,122 US8457238B2 (en) 2007-12-24 2008-12-19 Method of soft decision decoding and apparatus for soft decision decoding

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070136157A KR100912073B1 (ko) 2007-12-24 2007-12-24 연판정 디코딩 방법 및 연판정 디코딩 장치

Publications (2)

Publication Number Publication Date
KR20090068508A KR20090068508A (ko) 2009-06-29
KR100912073B1 true KR100912073B1 (ko) 2009-08-12

Family

ID=40801677

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070136157A KR100912073B1 (ko) 2007-12-24 2007-12-24 연판정 디코딩 방법 및 연판정 디코딩 장치

Country Status (3)

Country Link
US (1) US8457238B2 (ko)
KR (1) KR100912073B1 (ko)
WO (1) WO2009082135A2 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8934581B2 (en) * 2012-04-24 2015-01-13 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for soft symbol processing in a communication receiver
TWI599183B (zh) * 2016-05-02 2017-09-11 瑞昱半導體股份有限公司 最大可能性偵測器與偵測方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060043724A (ko) 2004-03-19 2006-05-15 루센트 테크놀러지스 인크 수신된 벡터 심볼의 디코딩 방법
KR20070090134A (ko) 2007-08-17 2007-09-05 한국정보통신대학교 산학협력단 신호 검출 장치 및 방법
KR20070099950A (ko) 2006-04-06 2007-10-10 삼성전자주식회사 다중 안테나 통신시스템에서 로그 우도 율 생성 장치 및방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0418263D0 (en) 2004-08-16 2004-09-15 Ttp Communications Ltd Soft decision enhancement
JP4478119B2 (ja) * 2005-05-25 2010-06-09 パナソニック株式会社 受信装置
KR100626654B1 (ko) 2005-06-16 2006-09-25 한국전자통신연구원 연판정 구복호 방법
KR101106682B1 (ko) 2005-10-31 2012-01-18 삼성전자주식회사 다중 안테나 로그 우도 율 생성 장치 및 방법
KR100863702B1 (ko) * 2005-12-14 2008-10-15 삼성전자주식회사 다중 안테나 통신시스템에서 반복적 검출 및 복호를 위한장치 및 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060043724A (ko) 2004-03-19 2006-05-15 루센트 테크놀러지스 인크 수신된 벡터 심볼의 디코딩 방법
KR20070099950A (ko) 2006-04-06 2007-10-10 삼성전자주식회사 다중 안테나 통신시스템에서 로그 우도 율 생성 장치 및방법
KR20070090134A (ko) 2007-08-17 2007-09-05 한국정보통신대학교 산학협력단 신호 검출 장치 및 방법

Also Published As

Publication number Publication date
WO2009082135A2 (en) 2009-07-02
WO2009082135A3 (en) 2009-08-20
KR20090068508A (ko) 2009-06-29
US8457238B2 (en) 2013-06-04
US20100272200A1 (en) 2010-10-28

Similar Documents

Publication Publication Date Title
JP4429945B2 (ja) Ｍｉｍｏ多重通信装置および信号分離方法
JP3674111B2 (ja) データ伝送装置
US20070266303A1 (en) Viterbi decoding apparatus and techniques
JP5854694B2 (ja) 受信装置、受信方法、及び受信プログラム
US7668267B2 (en) Search efficient MIMO trellis decoder
JP5630234B2 (ja) 信号処理方法及び受信機
KR20110089007A (ko) 공간 다중화-다중 입력 다중 출력 통신 시스템에서 신호 검출 장치 및 방법
CN102457470B (zh) 用于软判定球形解码的方法和装备
CN110336639B (zh) 一种基于容量分布的极化码多层编码调制方法及应用
KR20060071087A (ko) 구 복호기 및 그의 복호 방법
CN101119177B (zh) 一种相干通信机用的比特-符号信号处理方法
KR100912073B1 (ko) 연판정 디코딩 방법 및 연판정 디코딩 장치
KR100943519B1 (ko) 로그우도비 산출 방법 및 송신 신호 검출 방법
CN101379787A (zh) 无线通信设备
JP5859147B2 (ja) ビット尤度演算装置およびビット尤度演算方法
JP4376899B2 (ja) 受信装置
US7020223B2 (en) Viterbi decoder and method using sequential two-way add-compare-select operations
KR100926566B1 (ko) 연판정값 산출 방법 및 송신 신호 검출 방법
KR20090020247A (ko) 로그우도비 산출 방법, 송신 신호 검출 방법 및 수신기
KR100747595B1 (ko) 다수의 송수신 안테나를 구비한 통신시스템의 연판정 심볼검출 장치 및 그 방법
CN109639618B (zh) 一种适用于高阶正交幅度调制信号的低复杂度软输出解调方法
JP5586504B2 (ja) 復号装置
KR100893164B1 (ko) 연판정 디코딩 방법 및 연판정 디코딩 장치
JP2014039122A (ja) 受信装置、受信方法、受信プログラムおよびプロセッサ
JP5397257B2 (ja) 受信装置、及び受信方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20071224

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090730

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090806

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090807

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20120806

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20120806

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130806

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130806

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20140805

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20140805

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20150805

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20150805

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20160808

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20160808

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20180731

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20220725

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20230731

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20240731

Start annual number: 16

End annual number: 16