KR100877774B1 - 개선된 구조의 발광다이오드 - Google Patents

Abstract

활성영역 내의 결정 결함 발생을 최소화함과 동시에 그 활성영역 내에서의 전자와 정공의 재결합 효율을 보다 향상시킨 발광다이오드가 본 발명에 따라 개시된다. 개시된 발광다이오드는, 무극성의 기판 상에서 성장된 무극성의 질화갈륨계 반도체층들을 포함하되, 상기 반도체층들은, 무극성의 N형 및 P형 반도체층과; 상기 N형 반도체층과 상기 P형 반도체층 사이에 위치하며, 웰층과 초격자 구조의 장벽층이 포함된 무극성의 활성영역층들을 포함한다.

발광다이오드, 질화갈륨(GaN), 질화인듐갈륨(InGaN), 웰층, 장벽층, 초자(superlattice), 무극성, r면, a면, m면, 육방정계

Description

개선된 구조의 발광다이오드{LIGHT EMITTING DIODE WITH IMPROVED STRUCTURE}

본 발명은 무극성 질화갈륨계 반도체층의 성장에 의해 형성된 발광다이오드에 관한 것으로, 특히, 초격자 구조의 장벽층을 갖는 무극성 발광다이오드에 관한 것이다.

일반적으로 질화갈륨(GaN), 질화알루미늄(AlN), 질화인듐갈륨(InGaN) 등과 같은 Ⅲ족 원소의 질화물은 열적 안정성이 우수하고 직접 천이형의 에너지 밴드(band) 구조를 갖고 있어, 최근 청색 및 자외선 영역의 발광다이오드용 물질로 많은 각광을 받고 있다. 특히, 질화인듐갈륨(InGaN) 화합물 반도체는 좁은 밴드갭에 기인하여 많은 주목을 받고 있다. 이러한 질화갈륨 계열의 화합물 반도체를 이용한 발광다이오드는 대규모 천연색 평판 표시 장치, 백라이트 광원, 신호등, 실내 조명, 고밀도광원, 고해상도 출력 시스템과 광통신 등 다양한 응용 분야에 활용되고 있다.

도 1은 종래의 발광다이오드를 설명하기 위한 단면도이다.

도 1을 참조하면, 발광다이오드는 N형 반도체층(17)과 P형 반도체층(21)을 포함하고, 상기 N형 및 P형 반도체층들(17, 21) 사이에 활성영역(19)이 개재된다. 상기 N형 반도체층 및 P형 반도체층은 III족 원소의 질화물 반도체층, 즉 (Al, In, Ga)N 계열의 화합물 반도체층으로 형성된다. 한편, 활성영역(19)은 하나의 웰층을 갖는 단일 양자웰 구조이거나, 도시한 바와 같이, 복수개의 웰층을 갖는 다중 양자웰 구조로 형성된다. 다중 양자웰 구조의 활성영역은 InGaN 웰층(19a)과 GaN 장벽층(19b)이 교대로 적층되어 형성된다. 상기 웰층(19a)은 N형 및 P형 반도체층들(17, 19) 및 장벽층(19b)에 비해 밴드갭이 작은 반도체층으로 형성되어 전자와 정공이 재결합되는 양자웰을 제공한다.

이러한 III족 원소의 질화물 반도체층은 육방 정계의 구조를 갖는 사파이어(Sapphire)나 실리콘 카바이드(SiC) 등의 이종 기판(11)에서 금속유기화학기상증착법(MOCVD) 등의 공정을 통해 성장된다. 그러나, III족 원소의 질화물 반도체층이 이종기판(11) 상에 형성될 경우, 반도체층과 기판 사이의 격자상수 및 열팽창 계수의 차이에 기인하여 반도체층 내에 크랙(crack) 또는 뒤틀림(warpage)이 발생하고, 전위(dislocation)가 생성된다.

이를 방지하기 위해, 기판(11) 상에 버퍼층이 형성되며, 일반적으로 저온 버퍼층(13)과 고온 버퍼층(15)이 형성된다. 저온 버퍼층(13)은 일반적으로 Al_xGa_1-xN(0≤x≤1)로 MOCVD 공정 등을 사용하여 400~800℃의 온도에서 형성된다. 이어서, 저온 버퍼층(13) 상에 고온 버퍼층(15)이 형성된다. 고온 버퍼층(15)은 900~1200℃의 온도에서 GaN층으로 형성된다. 이에 따라, N형 GaN층(17), 활성영역(19) 및 P형 GaN층(21)의 결정 결함을 상당히 제거할 수 있다.

그러나, 버퍼층들(13, 15)의 채택에도 불구하고, 활성영역(19) 내의 결정결함밀도는 여전히 높은 편이다. 특히, 활성영역(19)은, 전자와 정공의 결합 효율을 높이기 위해, N형 GaN층(17) 및 P형 GaN층(19)에 비해 밴드갭이 작은 반도체층으로 형성되고, 또한 웰층(19a)은 장벽층(19b)에 비해 밴드갭이 작은 반도체층으로 형성된다. 밴드갭이 작은 반도체층은 일반적으로 In을 많이 함유하고, 따라서 격자 상수가 크다. 이에 따라, 웰층(19a)과 장벽층(19b) 사이에, 그리고 웰층(19a) N형 반도체층(17) 사이에 격자 부정합이 발생되고, 이러한 층 사이의 격자 부정합은 핀홀(pin hole), 표면 거침 및 결정질의 저하를 발생시킨다.

한편, 질화갈륨 또는 그것의 화합물들은 서로 120°회전되고 고유 c축과 모두 수직인 등가 기저면의 축들에 의해 표현되는 도 2에 도시된 것과 같은 육방정계 결정 구조에서 가장 안정하다. 도 2를 참조하여 설명하면, 결정 구조 내에서의 갈륨과 질소 원자의 위치의 결과로, 각 평면은 c축을 따라 평면별로 진행함에 따라 한 종류의 원자, 즉, Ga 또는 N만을 포함한다. 전하 중성을 유지하기 위해, GaN 결정은 질소 원자만을 포함하는 하나의 c면과 갈륨 원자만을 포함하는 하나의 c면으로 경계를 이룬다. 그 결과, GaN 결정은 c축을 따라 분극화되며, 이들 결정의 자발적인 분극은 벌크 속성으로서의 결정 구조 및 조성에 의존한다.

Ga 원자가 포함된 c면{0001}을 성장시키는 상대적인 용이함으로 인해, 종래의 거의 모든 질화갈륨계 발광다이오드는 극성의(polar) c축에 평행하게 성장하여 형성된다. 또한, 인접하는 이종 층간의 인터페이스 응력은 압전 분극을 추가로 야 기할 수 있으며, 이때, 총 분극은, 자발적인 분극과 압전에 의한 분극의 합이 된다.

종래의 질화갈륨계 발광다이오드는 c축 방향을 따라 성장하는 질화갈륨계 반도체층들을 포함한다. 그러나, 강한 압전 및 자발적 분극에 의해, 발광다이오드의 c면 양자웰 구조들은 활성영역 내에서 원치 않는 양자-가둠 스타크 효과(Quantum-Confined Stark Effect;QCSE)의 영향을 받으며, c방향을 따른 강한 내부 전기장들에 의해 전자와 정공들이 공간적으로 분리되어, 전자와 정공 사이의 재결합 효율을 크게 떨어뜨린다.

이에 따라, 활성영역에서 전자와 정공의 재결합 효율을 좋게 함과 동시에, 다중 웰의 웰층과 N형 반도체층 사이에 격자 부정합에 의한 여러 문제점을 해결하기 위한 많은 연구가 본 발명자들에 의해 이루어져 왔다.

따라서, 본 발명의 기술적 과제는, 활성영역 내의 결정 결함 발생을 최소화함과 동시에 그 활성영역 내에서의 전자와 정공의 재결합 효율을 보다 향상시킨 발광다이오드를 제공하는 데에 있다.

전술한 기술적 과제를 달성하기 위해, 본 발명은, 무극성의 기판 상에서 성장된 무극성의 질화갈륨계 반도체층들을 포함하는 발광다이오드를 제공하며, 상기 반도체층들은, 무극성의 N형 및 P형 반도체층과, 상기 N형 반도체층과 상기 P형 반 도체층 사이에 위치하는 활성영역층들을 포함한다. 그리고, 상기 활성영역층들은 웰층과 초격자 구조의 장벽층이 포함된 구조로 이루어진다. 무극성 질화갈륨계 반도체층들의 이용에 따라, 활성영역층들이 위치하는 활성영역 내에서의 전자와 정공의 재결합 효율이 향상된다. 그 전자와 정공의 재결합 효율의 향상과 동시에, 활성영역 내 초격자 구조의 장벽층 채택에 의해, 웰층과 장벽층 사이의 격자 불일치에 기인한 결함 발생을 최소화할 수 있다.

본 명세서에서, 용어 "활성영역층"은 활성영역 내에 위치하는 복수의 층들 중 하나의 층의로 정의된다. 또한, 본 명세서에서, 본 명세서에서, 용어 '무극성의 기판' 또는 그와 유사한 의미의 '기판'은 무극성의 a면 또는 m면 질화갈륨계 화합물이 성장하는 r면, m면 또는 a면을 갖는 기판인 것으로 정의된다.

상기 웰층은 InGaN으로 형성되고, 상기 장벽층은 InGaN 및 GaN이 교대로 적층된 초격자 구조일 수 있다. 이때, 상기 웰층의 InGaN은 장벽층의 InGaN에 비해 In을 더 많이 함유한다. 이에 따라, 상기 웰층의 In 조성을 변화시켜 가시광선 영역에서 다양한 파장의 광을 방출하는 발광다이오드를 제공할 수 있다.

한편, 상기 장벽층 내의 InGaN이 In을 많이 함유할수록 핀홀은 감소되나, 힐락(hillrock)이 발생될 수 있다. 이는 In이 핀홀을 채워 핀홀 발생을 방지하나, In이 과도하게 증가될 경우, 여분의 In에 의해 힐락이 생성되는 것으로 판단된다. 따라서, 장벽층 내의 InGaN의 In 함량을 적절하게 선택함으로써 핀홀 및 힐락이 발생되는 것을 방지할 수 있다.

몇몇 실시예들에 있어서, 상기 웰층은 InxGa(1-x)N으로 형성되고, 상기 장벽 층은, InyGa(1-y)N 및 GaN이 교대로 적층된 하부 초격자와, InyGa(1-y)N 및 GaN이 교대로 적층된 상부 초격자와, 상기 하부 초격자와 상부 초격자 사이에 개재되고, InzGa(1-z)N 및 GaN이 교대로 적층된 중부 초격자를 포함하며, 0<x<1, 0<y<0.05, 0<z<0.1 및 y<z<x일 수 있다. 이때, In 함량이 많은 초격자가 In 함량이 적은 초격자 사이에 배치되며, 이에 따라, In 함량이 다른 초격자들을 적층하여 핀홀 및 힐락을 억제할 수 있다.

또한, 상기 웰층과 상기 장벽층은 복수개로 이루어지되, 복수의 웰층들 각각과 복수의 장벽층들 각각이 교대로 적층되어, 다중 양자웰 구조의 활성영역을 형성한다.

본 발명의 바람직한 실시예에 따라, 상기 질화갈륨계 반도체층들은, r면 사파이어 기판 또는 a-GaN 기판을 상기 무극성의 기판으로 이용하여 성장된 a면 질화갈륨계 반도체층이거나, 또는, m면 사파이어 기판 또는 m-GaN 기판을 상기 무극성의 기판으로 이용하여 성장된 m면 질화갈륨계 반도체층이다.

또한, 상기 P형 반도체층은, 상기 활성영역층들의 최상층 상에 위치하는 P형 클래드층과, 상기 P형 클래드층 상에 위하는 정공 주입층과, 상기 정공 주입층 상에 위치하는 P형 콘택층을 포함할 수 있다. 상기 정공 주입층의 도핑농도는 상기 P형 클래드층의 도핑농도보다 낮고, 상기 P형 콘택층의 도핑농도는 상기 P형 클래드층의 도핑농도보다 높은 것이 바람직하다.

본 발명의 실시예들에 따르면, 질화갈륨계 반도체층들의 무극성 구조의 채택 에 의해, 활성영역 내에서의 전자와 정공의 재결합 효율 및 그에 따른 양자 효율의 향상이 가능하며, 그 활성영역 내에서 웰층과 함께 초격자 구조의 장벽층을 채택함으로써 활성영역 내의 핀홀 등의 결정 결함 발생을 감소시키고, 표면 거칠기를 개선한 발광다이오드를 제공할 수 있다. 또한, 활성영역 내에서 핀홀의 발생을 방지함과 아울러, 힐락이 발생되는 것을 제어할 수 있는 발광다이오드를 제공할 수 있다.

또한, 위 무극성 구조 및 활성영역 내 초격자 장벽층 구조의 채택과 더불어, 정공 주입층을 포함하는 P형 반도체층 구조에 의해, 상기 활성영역 내에서의 전자와 정공의 재결합 효율을 보다 더 향상시킬 수 있다.

이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 다음에 소개되는 실시예들은 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 예로서 제공되는 것이다. 따라서, 본 발명은 이하 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 그리고, 도면들에 있어서, 구성요소의 폭, 길이, 두께 등은 편의를 위하여 과장되어 표현될 수 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.

도 3은 본 발명의 일 실시예에 따른 발광다이오드를 설명하기 위한 단면도이다.

도 3을 참조하면, 기판(51) 상에 N형 화합물 반도체층(57)이 위치한다. 또한, 상기 기판(51)과 N형 화합물 반도체층(57) 사이에 버퍼층이 개재될 수 있으며, 상기 버퍼층은 저온 버퍼층(53) 및 고온 버퍼층(55)을 포함할 수 있다. 상기 저온 버퍼층(53)은 일반적으로 Al_xGa_1-xN(0≤x≤1)로 형성될 수 있고, 상기 고온 버퍼층(55)은 예컨대 언도프트 GaN 또는 n형 불순물이 도핑된 n형 GaN일 수 있다.

상기 N형 화합물 반도체층(57) 상부에 P형 화합물 반도체층(61)이 위치하고, 상기 N형 화합물 반도체층(57)과 P형 화합물 반도체층(61) 사이에 활성영역(59)이 위치한다. 상기 N형 화합물 반도체층, 활성영역의 층들(이하, '활성영역층들') 및 P형 화합물 반도체층은 (Al, In, Ga)N 계열의 III족 질화물 반도체층으로 형성될 수 있다. 예컨대, 상기 N형 화합물 반도체층(57) 및 P형 화합물 반도체층(61)은 각각 N형 및 P형 GaN일 수 있다.

상기 기판(51)은 무극성 기판으로서, 본 실시예에서는 r면{

}(도 2 참조) 사파이어 기판을 이용한다. 또한, 상기 N형 화합물 반도체층(57), P형 반도체층(61) 및 활성영역층들과, 더 나아가서는, 상기 버퍼층들(53, 55)은 상기 r면 사파이어 기판 상에서 성장하여, 무극성의 질화갈륨계 반도체층들, 특히, a면{

}(도 2 참조) 질화갈륨계 반도체층들이 된다. 그 무극성의 질화갈륨계 반도체층들은 적어도 무극성의 N형 화합물 반도체층(57), 무극성의 P형 화합물 반도체층(61) 및 그 사이의 활성영역(59)에 위치한 무극성의 활성영역층들을 포함한다. 그리고, 활성영역층들은, 이하 자세히 설명되는 것과 같이, 웰층과 초격자 장벽층을 적어도 한 층 이상 포함한다.

상기 r면 사파이어 기판 대신에 a면{

} 을 성장면으로 하는 a-GaN 기판 이 이용될 수 있다. 이때, a-GaN 기판은 r면 사파이어 기판에 성장시켜 형성될 수 있다.

또한, 상기 무극성 기판은, r면 사파이어 기판이나 a-GaN 기판 대신에, m면{

}(도 2 참조) 사파이어 또는 m-GaN 기판이 이용될 수 있다. 그와 같은 무극성의 기판 상에서 성장되는 무극성의 질화갈륨계 반도체층들은 m면 질화갈륨계 반도체층들이 된다. r면 또는 m면 사파이어 기판 상에서 또는 a-GaN 기판 또는 m-GaN 기판 상에서 무극성 질화갈륨계 반도체층들을 성장시키는 방법에는, 예를 들면, HVPE(Hydride Vapor Phase Epitaxy), MOCVD(Metal Organic Chemical Vapor Deposition), MBE(Molecular Beam Epitaxy), LPE(Liquid Phase Epitaxy), PECVD(Plasma-Enhanced Chemical Vapor Deposition) 등이 유리하게 이용될 수 있다.

전술한 것과 같이 얻어진 무극성의 질화갈륨계 반도체층들은, 이종 계면들이 극성 c축에 평행하므로, 활성영역에서의 전자와 정공의 재결합율을 떨어뜨리는 분극에 의한 전자기장을 제거하여, 활성영역(59) 내에서의 전자와 정공의 재결합 효율 개선에 의해 양자효율을 향상시켜준다.

다시 도 3을 참조하면, 상기 활성영역(59)은 웰층(59a)과 초격자 구조의 장벽층(59b)을 포함하는 활성영역층들을 포함한다. 상기 활성영역(59)은 단일의 웰층(59a)을 갖는 단일 양자웰 구조일 수 있으며, 이때, 상기 초격자 구조의 장벽층(59b)은 상기 웰층(59a)의 하부 및/또는 상부에 위치한다. 또한, 상기 활성영 역(59)은, 도시된 바와 같이, 웰층(59a) 및 초격자 구조의 장벽층(59b)이 교대로 적층된 다중 양자웰 구조일 수 있다. 즉, N형 화합물 반도체층(57) 상에 InGaN 웰층(59a) 및 장벽층(59b)이 교대로 적층되며, 상기 장벽층(59b)은 InGaN과 GaN이 교대로 적층된 초격자 구조를 갖는다. 웰층(59a)의 InGaN은 장벽층(59b) 내의 InGaN에 비해 In 함량이 더 크며, 이에 따라 양자웰을 형성한다.

장벽층(59b)을 초격자 구조로 형성함으로써, InGaN 웰층과 GaN 장벽층 사이의 격자 부정합에 의해 전위 및 핀홀 등의 결정 결함이 발생하는 것을 방지할 수 있다. 한편, 장벽층(59b)의 InGaN의 In 함량을 증가시키면, 핀홀의 생성은 방지할 수 있으나, 힐락(hillrock)이 발생된다. 힐락은 여분의 In이 InGaN층 상에 남게 되어 형성되는 것으로 생각된다. 따라서, 장벽층(59b)의 In 함량을 적절히 조절하여 핀홀과 힐락을 억제할 수 있으며, In은 0.01 내지 0.1의 범위 내에서 조절될 수 있다.

한편, 본 발명의 몇몇 실시예들은 핀홀과 힐락을 억제하기 위한 초격자 구조의 장벽층은 서로 다른 In 함량을 갖는 InGaN을 포함할 수 있으며, 이하에서 상세히 설명한다.

도 4는 본 발명의 일 실시예에 따른 In 함량이 다른 InGaN들을 갖는 초격자 구조의 장벽층을 설명하기 위해 도 3의 활성영역을 확대하여 도시한 단면도이다.

도 4를 참조하면, 상기 웰층(59a)은 InxGa(1-x)N으로 표현될 수 있으며, 여기서 0<x<1 이다. 한편, 상기 초격자 구조의 장벽층(59b)은 InyGa(1-y)N(71a) 및 GaN(71b)이 교대로 적층된 하부 초격자(71), InyGa(1-y)N(75a) 및 GaN(75b)이 교대 로 적층된 상부 초격자(75)와, 상기 하부 초격자와 상부 초격자 사이에 개재된 중부 초격자(73)를 포함한다. 상기 중부 초격자(73)는 InzGa(1-z)N 및 GaN이 교대로 적층되어 형성된다. 여기서, 0<x<1, 0<y<0.05, 0<z<0.1 및 y<z<x 일 수 있다.

상기 하부 초격자 및 상부 초격자의 InyGa(1-y)N(71a, 75a)은 중부 초격자의 InzGa(1-z)N(73a)에 비해 적은 함량의 In 조성을 갖는다. 따라서, 하부 초격자(71)를 형성한 단계에서 미세한 핀홀들이 형성될 수 있다. 그러나, 그 후에 형성되는 중부 초격자(73)는 여분의 In을 함유하여 상기 핀홀들을 채워 핀홀을 제거한다. 한편, 상기 중부 초격자(73)의 여분의 In은 힐락을 생성시킬 수 있으며, 이러한 여분의 In은 상부 초격자(75)에 의해 제거된다. 본 실시예에 따르면, In함량이 적은 InGaN들을 포함하는 초격자 구조와 In 함량이 많은 InGaN들을 포함하는 초격자를 채택하여 핀홀과 힐락을 억제할 수 있다.

상기 하부, 중부 및 상부 초격자들(71, 73, 75) 내의 InGaN 및 GaN은 교대로 적층되며, InGaN과 GaN이 쌍을 이루어 각각 4 내지 10회, 6 내지 20회 및 4 내지 10회 반복 적층될 수 있다. 이러한 적층수는 InGaN 및 GaN의 두께, InGaN 내의 In의 함량에 따라 변경될 수 있으며, 핀홀 및 힐락의 발생을 제어하도록 설정된다.

본 실시예에 있어서, 하부 및 상부 초격자들(71, 75) 내의 InGaN이 중부 초격자(73) 내의 InGaN에 비해 In 함량이 적은 것으로 설명하였으나, 하부 및 상부 초격자들(71, 75) 내의 InGaN이 중부 초격자(73) 내의 InGaN에 비해 In 함량이 많을 수도 있다. 즉, 상기 웰층 및 장벽층들 내의 In 조성비들은 0<x<1, 0<y<0.1, 0<z<0.05 및 z<y<x 를 만족할 수도 있다.

상기 하부 초격자(71), 중부 초격자(73) 및 상부 초격자(75) 내의 InGaN 및 GaN은 각각 800~900℃에서 MOCVD 기술을 사용하여 형성될 수 있으며, 상기 장벽층(59b) 내의 InGaN 및 GaN은 각각 2.5 Å내지 20 Å의 두께를 가질 수 있으며, 거의 동일한 두께를 갖도록 형성될 수 있다.

한편, 도 4에서, N형 화합물 반도체층(57)과 웰층(59a)이 접촉하는 것으로 도시되었으나, 도 5에 도시된 바와 같이 상기 N형 화합물 반도체층(57)과 웰층(59a) 사이에 도 4를 참조하여 설명한 바와 같은 초격자 구조의 장벽층(59b)이 개재될 수 있다. N형 화합물 반도체층(57)과 웰층(59a) 사이에 개재된 장벽층(59b)은 N형 화합물 반도체층(57)과 웰층(59a) 사이의 격자 부정합에 따른 스트레인을 감소시켜 웰층의 결정결함 발생을 방지할 수 있다.

본 발명의 실시예들에 있어서, N형 화합물 반도체층(57)과 P형 화합물 반도체층(61)은 서로 위치를 바꿀 수 있다.

전술한 실시예들에 따른 발광다이오드는, 위에서 설명한 질화갈륨계 반도체층들의 무극성(nonpolar) 구조에 의해, 전자와 정공의 재결합 효율이 좋아져 양자 효율이 크게 개선되고, 그와 동시에, 활성영역에서의 초격자 장벽층의 채택에 의해, 활성영역층들에서 핀홀 등과 같은 결함을 크게 줄이고, 기존에 비해 거칠기가 매끈해진 활성영역층들을 얻을 수 있다.

도 6은 본 발명의 또 다른 실시예에 따른 발광다이오드를 도시한 단면도이다. 도 6에 도시된 실시예의 발광다이오드는, 앞선 실시예의 발광다이오드와 마찬가지로, 무극성의 기판(51) 상에서 성장된 무극성 질화갈륨계 반도체층들을 포함하 는 구조이며, 또한, 그 질화갈륨계 반도체층들 중 활성영역층이 웰층(59a)과 함께 초격자 장벽층(59b)을 포함하는 구조이다. 다만, 본 실시예의 발광다이오드는, 앞선 실시예의 무극성 구조와 더불어, 전자와 정공의 재결합 효율을 향상시키는 구조를 P형 반도체층(61)에 포함하는 것이 앞선 실시예들과 다르다.

도 6을 참조하면, 본 실시예의 P형 반도체층(61)은 무극성의 P형 클래드층(612), 정공 주입층(613) 그리고 P형 콘택층(614)을 포함한다. 상기 P형 클래드층(612)의 밴드갭은 상기 정공 주입층(613)의 밴드갭보다 더 넓고, 상기 정공 주입층(613)의 밴드갭은 상기 P형 콘택층(614)의 밴드갭과 동일하다. P형 콘택층(614)의 밴드갭과 정공 주입층(613)의 밴드갭이 동일하므로, 전극(도시하지 않음)에서 유입된 전류가 P형 콘택층(614)에서 분산된 후, 에너지 장벽 없이 정공 주입층(613)으로 유입될 수 있다. 상기 P형 클래드층(612)은 전자를 활성영역(59) 내에 제한하기 위해 넓은 밴드갭을 갖는 반도체층으로 형성되며, 또한, 정공 주입층(613)에 비해 상대적으로 넓은 밴드갭을 가지므로 정공 주입층(613) 내에서 전류가 분산되는 것을 돕는다.

한편, 상기 정공 주입층(613)의 도핑농도는 상기 P형 클래드층(612)의 도핑농도보다 낮고, 상기 P형 콘택층(614)의 도핑농도는 상기 P형 클래드층(612)의 도핑농도보다 높을 수 있다. 상기 P형 콘택층(614)은 ITO 또는 금속 재료의 도전 전극(도시되지 않음)이 콘택되는 층으로, 도전 전극과 P형 콘택층(614) 사이의 콘택 저항을 낮추기 위해 불순물이 고농도로 도핑된다.

그러나, 상기 정공 주입층(613)은 활성영역(59) 내로 주입되는 정공을 생성 하는 층으로 도핑농도가 높으면 상기 정공 주입층(613) 내에서 정공 이동도가 감소될 수 있다. 따라서, 상기 정공 주입층(613)의 도핑농도를 P형 콘택층(614)에 비해 낮게 함으로써 정공의 이동도를 향상시킬 수 있다. P형 클래드층(612) 또한 정공의 이동을 원활하게 하기 위해 P형 콘택층(614)에 비해 도핑농도가 낮게 형성된다. 또한, 정공 주입층(613)에서 생성된 정공은 P형 클래드층(612)을 지나 활성영역(59) 내로 주입된다. 이때, P형 클래드층(612)의 도핑 농도를 상기 정공 주입층(613)의 도핑 농도에 비해 상대적으로 높게 함으로써, 정공 주입층(613)으로부터 P형 클래드층(612)으로의 정공 이동을 촉진시킬 수 있다.

도시하지는 않았지만, 전술한 활성영역(59)의 층들 중 최상측 층과 상기 P형 클래드층(612) 사이에는 언도프트층이 개재되어 P형 클래드층(612)에 도핑된 불순물, 예컨대, Mg가 활성영역(59) 내로 확산되는 것을 방지한다.

또한, 상기 P형 클래드층(612)과 상기 정공 주입층(613) 사이 및/또는 상기 정공 주입층(613)과 상기 P형 콘택층(614) 사이에도 언도포트층이 개재될 수 있다. 그와 같은 언도프트층들은, 정공 주입층과 동일한 반도체층으로 인위적인 도핑 없이 형성될 수 있는 것으로, 예를 들면, GaN으로 형성될 수 있다.

P형 클래드층(612)과 정공 주입층(613) 사이의 언도프트층은 반응챔버 내에서 AlInGaN로 P형 클래드층(612)을 성장시킨 후 Al과 In 소오스 가스의 유입을 차단하여 성장될 수 있다. 상기 언도프트층은 그것이 성장되는 동안 NH3의 수소가 P형 클래드층 내의 불순물과 결합하는 것을 방지하며, 또한 인-시투(in-situ) 공정에 의해 정공 주입층(613)을 형성하기 전, NH3 가스를 유입하는 단계에서 수소가 P 형 클래드층(29) 내의 불순물과 결합하는 것을 차단한다. 이에 따라, P형 클래드층(612) 내의 Mg 활성화가 향상된다.

상기 정공 주입층(613)과 상기 P형 콘택층(614) 사이의 언도프트층은 P형 콘택층(614)을 형성하기 전, 수소가 정공 주입층(613) 내의 불순물과 결합하는 것을 차단하여 정공 주입층(613) 내의 불순물의 활성화를 돕는다.

도 1은 종래의 발광다이오드를 설명하기 위한 단면도이다.

도 2는 질화갈륨계 반도체층의 성장면 및 성장방향을 설명하기 위해 도시된 육방정계의 구조의 도면.

도 3은 본 발명의 일 실시예에 따른 발광다이오드를 도시한 단면도.

도 4는 본 발명의 일 실시예에 따른 초격자 구조의 장벽층을 설명하기 위한 단면도이다.

도 5는 본 발명의 다른 실시예에 따른 초격자 구조의 장벽층을 갖는 발광다이오드를 설명하기 위한 단면도이다.

도 6은 본 발명의 다른 실시예에 따라 P형 반도체층이 정공 주입층을 포함하는 발광다이오드를 설명하기 위한 단면도.

Claims (8)

1. 무극성(non polar)의 기판 상에서 성장된 무극성의 질화갈륨계 반도체층들을 포함하되, 상기 반도체층들은,

   무극성의 N형 및 P형 반도체층과;

   상기 N형 반도체층과 상기 P형 반도체층 사이에 위치하며, 웰층과 초격자 구조의 장벽층이 포함된 무극성의 활성영역층들을 포함하며,

   상기 웰층은 InGaN으로 형성되고, 상기 장벽층은 InGaN 및 GaN이 교대로 적층된 초격자 구조인 것을 특징으로 하는 발광다이오드.
2. 청구항 1에 있어서, 상기 웰층의 InGaN은 장벽층의 InGaN에 비해 In을 더 많이 함유하는 것을 특징으로 하는 발광다이오드.
3. 청구항 1에 있어서, 상기 웰층은 InxGa(1-x)N으로 형성되고, 상기 장벽층은, InyGa(1-y)N 및 GaN이 교대로 적층된 하부 초격자와, InyGa(1-y)N 및 GaN이 교대로 적층된 상부 초격자와, 상기 하부 초격자와 상부 초격자 사이에 개재되고, InzGa(1-z)N 및 GaN이 교대로 적층된 중부 초격자를 포함하며, 0<x<1, 0<y<0.05, 0<z<0.1 및 y<z<x 인 것을 특징으로 하는 발광다이오드.
4. 청구항 1에 있어서, 상기 웰층과 상기 장벽층은 복수개로 이루어지되, 복수 의 웰층들 각각과 복수의 장벽층들 각각이 교대로 적층되어, 다중 양자웰 구조의 활성영역을 형성하는 것을 특징으로 하는 발광다이오드.
5. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서, 상기 질화갈륨계 반도체층들은, r면 사파이어 기판 또는 a-GaN 기판을 상기 무극성의 기판으로 이용하여 성장된 a면 질화갈륨계 반도체층인 것을 특징으로 하는 발광다이오드.
6. 청구항 1 내지 청구항 4 중 어느 한 항에 있어서, 상기 질화갈륨계 반도체층들은, m면 사파이어 기판 또는 m-GaN 기판을 상기 무극성의 기판으로 이용하여 성장된 m면 질화갈륨계 반도체층인 것을 특징으로 하는 발광다이오드.
7. 청구항 1에 있어서, 상기 P형 반도체층은,

   상기 활성영역층들의 최상층 상에 위치하는 P형 클래드층과,

   상기 P형 클래드층 상에 위하는 정공 주입층과,

   상기 정공 주입층 상에 위치하는 P형 콘택층을 포함하는 발광다이오드.
8. 청구항 7에 있어서, 상기 정공 주입층의 도핑농도는 상기 P형 클래드층의 도핑농도보다 낮고, 상기 P형 콘택층의 도핑농도는 상기 P형 클래드층의 도핑농도보다 높은 것을 특징으로 하는 발광다이오드.

Images