KR100830025B1

KR100830025B1 - 액정 패널

Info

Publication number: KR100830025B1
Application number: KR1020070060466A
Authority: KR
Inventors: 도모히데 오노기; 야스오 세가와
Original assignee: 엡슨 이미징 디바이스 가부시키가이샤
Priority date: 2006-06-21
Filing date: 2007-06-20
Publication date: 2008-05-15
Anticipated expiration: 2027-06-20
Also published as: JP2008003185A; CN100523972C; TW200801671A; KR20070121547A; TWI366016B; JP4404072B2; US20080123003A1; CN101093334A; US7701525B2

Abstract

액정 패널은, 인접하는 제1 화소와 제2 화소 사이에 연장되는 배선과, 상기 제1 화소용의 제1 화소 소자부와, 상기 제2 화소용의 제2 화소 소자부를 포함하고 있다. 상기 제1 화소 소자부는, 상기 배선에 대하여 상기 제1 화소의 측에 형성되어 있다. 상기 제2 화소 소자부는, 상기 제1 화소 소자부와 함께 상기 배선에 대하여 상기 제1 화소의 측에 형성되어 있다.

축적 용량, 블랙 매트릭스, 소스 전극, 컨택트 홀, 반도체층, 드레인 배선, 화소 전극

Description

액정 패널{LIQUID CRYSTAL PANEL}

도 1의 (a) 및 (b)는 본 발명에 따른 액정 패널의 화소를 설명하는 모식도.

도 2는 본 발명의 실시예에 따른 TN 모드 액정 패널을 설명하는 단면도.

도 3∼도 5는 본 발명의 실시예에 따른 TN 모드 액정 패널을 설명하는 평면도.

도 6은 본 발명의 실시예에 따른 FFS 모드 액정 패널을 설명하는 단면도.

도 7∼도 10은 본 발명의 실시예에 따른 FFS 모드 액정 패널을 설명하는 평면도.

도 11∼도 13은 종래의 TN 모드 액정 패널을 설명하는 평면도.

도 14∼도 17은 종래의 FFS 모드 액정 패널을 설명하는 평면도.

도 18의 (a) 및 (b)는, 종래의 색도 조정 방법을 설명하는 모식도.

<도면을 설명하기 위한 부호의 설명>

P1, P2 : 화소

30T, 30F : 액정 패널

32T, 32F : 어레이 기판

34 : 투광성 기판

36 : 반도체층

38 : 게이트 절연막

40 : 게이트 배선

42 : 축적 용량 배선

44 : 층간 절연막

46 : 드레인 배선

48 : 소스 전극

50 : 평탄화막

52 : 화소 전극

54 : 공통 전극 배선

56 : 공통 전극용 중계 전극

58 : FFS 절연막

60 : 공통 전극

70 : 화소 TFT

72 : 축적 용량

<우선권 정보>

2006년 6월 21일에 출원된 일본 특원 2006-170891호를 특정하고, 이것이 인코포레이트된다.

본 발명은, 액정 패널에 관한 것으로, 색도 조정 등을 위해 화소의 개구 면적을 조정하는 경우에 적용 가능한 액정 패널에 관한 것이다.

도 11∼도 13에, 종래의 TN(Twisted Nematic) 모드 액정 패널(130T)의 표시 영역의 4화소분의 평면시(平面視) 구조(레이아웃)를 도시한다. 또한, 알기 쉽게 하기 위해, 도 11에는 도 12로부터 화소 전극(152)을 제거한 상태를 도시하고, 도 12에는 도 13으로부터 블랙 매트릭스(BM)(162)를 제거한 상태를 도시하고 있다.

액정 패널(130T)에서, 화소 P는, 블랙 매트릭스(162)의 개구부에 대응하여, 그 개구부의 형상에 의해 윤곽이 형성되어 있다. 화소 P는 인접하는 드레인 배선(146) 사이에 형성되어 있다. 액정 패널(130T)의 각 화소 P는 동일한 크기이다. 인접하는 드레인 배선(146) 사이의 영역(146B) 각각에, 화소 P용의 화소 TFT(Thin Film Transistor)(170), 축적 용량(172) 및 화소 전극(152)이 배치되어 있다.

도 14∼도 17에, 종래의 FFS(Fringe Field Switching) 모드 액정 패널(130F)의 표시 영역의 4화소분의 평면시 구조(레이아웃)를 도시한다. 또한, 알기 쉽게 하기 위해, 도 14에는 도 15로부터 화소 전극(152)을 제거한 상태를 도시하고, 도 15는 도 16으로부터 공통 전극(160)을 제거한 상태를 도시하고, 도 16에는 도 17로부터 블랙 매트릭스(162)를 제거한 상태를 도시하고 있다.

액정 패널(130F)에서는, 공통 전극(160)이 어레이 기판에 형성되고 화소 전극(152)에 겹쳐 배치되어 있다. 공통 전극(160)과 화소 전극(152) 사이에 공통 전극(160)의 슬릿을 통하여 발생하는 전계에 의해 액정의 배향 상태가 제어된다. 액정 패널(130F)에서도, 화소 P는, 블랙 매트릭스(162)의 개구부에 의해 형성되고, 인접하는 드레인 배선(146) 사이에 형성되어 있다. 액정 패널(130F)의 각 화소 P는 동일한 크기이다. 인접하는 드레인 배선(146) 사이의 영역(146B) 각각에, 화소 P용의 화소 TFT(170), 화소 전극(152) 및 공통 전극(160)이 배치되어 있다. 또한, 블랙 매트릭스(162)의 개구부에는, 컬러 필터가 형성되어 있다.

예를 들면 적(R), 녹(G), 청(B) 및 시안(C)의 4색에 의해 색재현 영역을 확대하는 광색역화(廣色域化) 기술이 알려져 있다. 광색역화 기술에서는 색도를 조정하기 위해 특정한 색의 화소의 개구 면적을 저감할 필요가 생기는 경우가 있어, 예를 들면 대향 기판의 블랙 매트릭스나 TFT 기판의 메탈 배선을 이용하여 화소 P의 일부를 차광하여 화소 개구 면적을 감소시키고 있다.

이 종래의 색도 조정 방법에 대하여, 도 18의 (a)에 색도 조정 전의 상태를 나타내고, 도 18의 (b)에 색도 조정 후의 상태를 나타낸다. 도 18의 (a) 및 도 18의 (b)에는 각 화소의 개구율이 색도 조정 전은 모두 60%이며, 색도 조정을 위해 소정 표시색의 화소 Q의 화소 개구 면적을 인접하는 화소 P의 절반으로 하는 경우를 예시하고 있다. 이 경우, 블랙 매트릭스 등을 이용하여 화소 Q의 개구율은 30%로 설정된다.

그런데, 색도 조정 등을 위해 화소를 차광하면, 액정 패널의 전체의 휘도도 저하하는 경우가 있다. 도 18의 (b)의 예에서는, 색도 조정 후에 패널 개구율은 45%로 저하하고, 그 결과 액정 패널 전체의 휘도가 저하한다.

본 발명의 목적은, 색도 조정 등을 위해 화소의 개구 면적을 저감하는 경우 에 액정 패널 전체의 휘도 저하를 회피할 수 있는 액정 패널을 제공하는 것이다.

본 발명의 하나의 양태(aspect)에 따르면, 액정 패널은, 인접하는 제1 화소와 제2 화소 사이에 연장되는 배선과, 상기 제1 화소용의 제1 화소 소자부와, 상기 제2 화소용의 제2 화소 소자부를 포함하고 있다. 상기 제1 화소 소자부는, 상기 배선에 대하여 상기 제1 화소의 측에 형성되어 있다. 상기 제2 화소 소자부는, 상기 제1 화소 소자부와 함께 상기 배선에 대하여 상기 제1 화소의 측에 형성되어 있다.

<실시예>

이하에 도면을 이용하여 본 발명에 따른 실시예에 대하여 상세하게 설명한다.

도 1의 (a) 및 도 1의 (b)에 본 발명에 따른 액정 패널의 화소를 설명하는 모식도를 도시한다. 도 1의 (b)는 본 발명에 따른 액정 패널의 모식도이며, 색도 조정 등을 위해 화소 P1, P2의 화소 개구 면적을 서로 다르게 하고 있다. 또한, 도 1의 (a)는 색도 조정을 하지 않은 비교용 액정 패널의 모식도이며, 모든 화소 P의 개구 면적이 동일하다.

여기서, 화소는, 일반적으로, 액정 패널의 표시면의 평면시에서 밝기를 조정할 수 있는 최소 단위의 영역으로서 시인된다. 각 화소는 예를 들면 컬러 필터(CF)에 의해 착색 영역이 설정되고, 각각 소정의 표시색, 예를 들면 적(R), 녹(G), 청(B) 및 시안(C) 중 어느 한쪽의 표시색을 표시한다. 또한, 근접한 각 색 의 상기 화소의 집합체에 의해 컬러 표시를 위한 1 단위가 구성되며 그 집합체가 화소(픽셀)라고 불리는 경우도 있다. 이 경우에는 밝기가 변화하는 최소 단위로서의 상기 화소는 서브 픽셀이라고 불리는 경우도 있다.

예시적인 구조는 후술하지만, 각 화소의 개구부는, 블랙 매트릭스(차광막) 등에 의해 윤곽, 크기 등이 규정 가능하다. 후술하는 어레이 기판에 형성된 복수의 드레인 배선의 중심선 사이의 영역(배선 간 영역이라고 하기로 함) 내에 복수의 화소가 드레인 배선의 연장 방향으로 배열되어 있다. 배선 간 영역 내에 배열된 복수의 화소는 블랙 매트릭스 등에 의해 구획되어 있다. 즉, 각 배선 간 영역은 드레인 배선의 연장 방향으로 복수의 영역으로 구획되고, 그 각 구획에 화소가 형성되어 있다. 여기에서는, 상기 구획을 화소 배치 영역이라고 하기로 한다. 화소 배치 영역은 액정 패널의 표시 영역에서, 예를 들면 매트릭스 형상으로 규정되고, 이 경우, 매트릭스 형상으로 화소가 배치된다.

이 화소 배치 영역 중에서 블랙 매트릭스의 배치 부분과 화소 내에 존재하는 차광성의 요소, 예를 들면 TFT, 축적 용량, 배선 등의 배치 부분을 제외한 부분이 화소의 개구부로 된다. 이 개구부의 면적이 화소 개구 면적으로 된다.

도 1의 (a)에 도시한 바와 같이 비교용 액정 패널에서는 각 화소 P는 동일한 구성을 하고 있다. 화소 P의 개구부의 화소 배치 영역에 대한 면적비, 즉 화소 개구율이 60%인 경우를 예시하고 있다. 이 때, 액정 패널 전체에서의 개구율(패널 개구율)도 거의 60%로 된다.

이에 대하여, 도 1의 (b)에 도시한 바와 같이, 본 발명에 따른 액정 패널에 서의 화소 P2는, 상기 화소 P 내에 존재하고 있던 차광성 요소의 일부를 인접하는 화소 P1로 이동시킨 구성을 갖고 있다. 이에 의해, 화소 P2는 화소 P보다도 화소 개구 면적, 바꾸어 말하면 화소 개구율을 증가시킬 수 있다. 한편, 화소 P1은, 색도 조정 등을 위해 화소 P2보다도 화소 개구 면적, 바꾸어 말하면 화소 개구율이 낮게 설정되는 소정 표시색의 화소로 설정되어 있다. 화소 P1에서의 화소 개구 면적의 저감에, 추가된 상기 차광성 요소의 일부를 이용하고 있다.

여기서, 상기에서 설정된 화소 P1은 화소 P2보다도 강도가 강한 파장을 포함하는 표시색을 표시하는 화소이며, 예를 들면 적(R), 녹(G), 청(B) 및 시안(C)의 4색에 의해 컬러 표시를 행하는 액정 패널의 경우, 화소 P1의 표시색은 녹색 또는 시안이며, 화소 P2의 표시색은 청색 또는 적색이다. 이에 의해 색도가 조정된다.

예를 들면 색도 조정을 위해 화소 P1의 화소 개구 면적을 화소 P2의 화소 개구 면적의 절반으로 하는 경우, 화소 P 내에 존재하는 차광성 요소의 20%를 화소 P1에 형성함으로써, 화소 P2 및 화소 P1의 화소 개구율을 80% 및 40%로 각각 설정 할 수 있다. 이 예에 따르면, 종래의 색도 조정 방법(도 18의 (b) 참조)과 비교하여, 화소 P2의 개구 면적이 증가하고, 또한, 화소 P2의 개구 면적의 증가에 따라 화소 P1의 개구 면적의 저감량이 작게 되는 것을 알 수 있었다.

또한, 상기의 예에 따르면 패널 개구율은 60%이며, 색도 조정을 하지 않은 액정 패널(도 1의 (a) 참조)과 동일하다. 즉, 본 발명에 따른 액정 패널에 따르면, 액정 패널 전체에서의 휘도를 저하시키지 않고, 색도 조정을 할 수 있다. 혹은, 종래의 색도 조정 방법과 비교하여, 액정 패널 전체에서의 휘도를 향상시키는 것도 가능하다.

도 2에 본 발명에 따른 액정 패널의 일례인 TN 모드 액정 패널(30T)에 대하여 어레이 기판(32T)을 설명하는 단면도를 도시하고, 도 3∼도 5에 액정 패널(30T)의 표시 영역의 4화소분을 설명하는 평면도(레이아웃도)를 도시한다. 또한, 도 2는 도 3 중 2-2선에서의 단면도에 해당한다.

액정 패널(30T)은, 대향 배치된 어레이 기판(32T)과 도시하지 않은 대향 기판 사이에 도시하지 않은 액정이 협지된 구성을 갖고 있다. 액정 패널(30T)에서는, 어레이 기판(32T)의 화소 전극(52)과 대향 기판의 도시하지 않은 공통 전극 사이의 전계에 의해 액정의 배향 상태가 제어되어, 화소의 밝기가 조정된다. 액정 패널(30T)은, TN 모드뿐만 아니라, VA(Vertical Alignment) 모드나 ECB(Electrically Controlled Birefringence) 모드 등에도 적용 가능하다.

우선, 도 2를 참조하면서, 어레이 기판(32T)의 단면 구조를 설명한다.

어레이 기판(32T)은, 투광성 기판(34)과, 반도체층(36)과, 게이트 절연막(38)과, 게이트 배선(40)과, 축적 용량 배선(42)과, 층간 절연막(44)과, 드레인 배선(46)과, 소스 전극(48)과, 평탄화막(50)과, 화소 전극(52)을 포함하여 구성되어 있다.

투광성 기판(34)은 예를 들면 글래스에 의해 구성된다. 반도체층(36)은 예를 들면 폴리실리콘에 의해 구성되고, 투광성 기판(34) 상에 배치되어 있다. 게이트 절연막(38)은, 예를 들면 산화 실리콘, 질화 실리콘 등으로 구성되고, 반도체층(36)을 덮어 기판(34) 상에 배치되어 있다. 게이트 배선(40)은, 예를 들면 Mo, Al 등의 금속으로 구성된다. 게이트 배선(40)은, 반도체층(36)에 대향하여 게이트 절연막(38) 상에 배치되고, 게이트 절연막(38) 및 반도체층(36)과 함께 화소 TFT(70)를 구성하고 있다. 또한, 게이트 배선은 주사선이라고도 한다. 축적 용량 배선(42)은, 예를 들면 게이트 배선(40)과 동일한 재료로 구성된다. 축적 용량 배선(42)은, 반도체층(36)에 대향하여 게이트 절연막(38) 상에 배치되고, 게이트 절연막(38) 및 반도체층(36)과 함께 축적 용량(72)을 구성하고 있다.

층간 절연막(44)은, 예를 들면 산화 실리콘, 질화 실리콘 등으로 구성되고, 게이트 배선(40) 및 축적 용량 배선(42)을 덮어 게이트 절연막(38) 상에 배치되어 있다. 층간 절연막(44) 및 게이트 절연막(38)을 관통하여 컨택트 홀이 형성되어 있다. 그 컨택트 홀은 반도체층(36) 내에서 화소 TFT(70)의 소스 및 드레인에 해당하는 위치에 각각 형성되어 있다. 드레인 배선(46)은, 예를 들면 Mo, Al, Ti 등의 금속으로 구성된다. 드레인 배선(46)은, 층간 절연막(44) 상에 배치되어 있음과 함께 한쪽의 상기 컨택트 홀을 통하여 반도체층(36)에 접속되어 있다. 또한, 드레인 배선은 신호선이라고도 한다. 소스 전극(48)은, 예를 들면 드레인 배선(46)과 동일한 재료로 구성된다. 소스 전극(48)은, 층간 절연막(44) 상에 배치되어 있음과 함께 다른 쪽의 상기 컨택트 홀을 통하여 반도체층(36)에 접속되어 있다.

여기에서는, 반도체층(36)에서, 드레인 배선(46)이 접속되는 부분을 화소 TFT(70)의 드레인으로 하고, 소스 전극(48)을 통하여 화소 전극(52)이 접속되는 부분을 화소 TFT(70)의 소스로 하지만, 드레인과 소스를 상기와는 반대로 부르는 것 도 가능하다. 또한, 축적 용량(72)이 화소 TFT(70)의 소스와 접속되도록, 반도체층(36)의 소스측에서 축적 용량 배선(42)이 반도체층(36)에 대향하고 있다.

평탄화막(50)은, 예를 들면 아크릴 등의 절연성 투명 수지 등으로 구성되고, 드레인 배선(46) 및 소스 전극(48)을 덮어서 층간 절연막(44) 상에 배치되어 있다. 평탄화막(50)을 관통하여 소스 전극(48) 상에 컨택트 홀이 형성되어 있다. 화소 전극(52)은, 예를 들면 ITO(Indium Tin Oxide) 등의 투명 도전 재료로 구성된다. 화소 전극(52)은, 평탄화막(50) 상에 배치되어 있음과 함께 상기 컨택트 홀을 통하여 소스 전극(48)에 접속되어 있다.

상기 구성에 의해, 액정 패널(30T)에서는, 드레인 배선(46)과 화소 전극(52)이 화소 TFT(70) 및 소스 전극(48)을 통하여 전기적으로(회로적으로) 접속되어 있고, 드레인 배선(46)과 축적 용량(72)이 화소 TFT(70)를 통하여 전기적으로(회로적으로) 접속되어 있다. 따라서, 드레인 배선(46)에 인가된 전위가 화소 TFT(70)를 통하여 화소 전극(52) 및 축적 용량(72)에 인가된다.

다음으로, 도 3∼도 5를 참조하면서, 액정 패널(30T)의 표시 영역의 4화소분의 평면시 구조(레이아웃)를 설명한다. 또한, 알기 쉽게 하기 위해서, 도 3에는 도 4로부터 화소 전극(52)을 제거한 상태를 도시하고, 도 4에는 도 5로부터 블랙 매트릭스(62)를 제거한 상태를 도시하고, 도 3∼도 5에서는 기판(34) 등을 생략하고 있다. 또한, 도 4에서는 화소 전극(52)을 굵은 일점쇄선으로 나타내고, 도 5에서는 블랙 매트릭스(62)를 색칠하여 나타내고 있지만, 이들 선의 종류 및 색칠은 도면을 알기 쉽게 하기 위해 실시한 것이다.

액정 패널(30T)에서, 복수의 드레인 배선(46)은, 각각이 직선형상으로 연장되어 있다(도시한 예에서는 세로 방향으로 연장되어 있다). 복수의 드레인 배선(46)은, 연장 방향에 교차하는 방향(여기서는 직교하는 방향으로, 도시한 예에서는 가로 방향)으로 배열되어, 서로 나란히 배열되어 있다. 여기에서는, 각 드레인 배선(46)의 배열 피치는 복수의 드레인 배선(46) 전체에서 동일한 경우를 예시한다. 또한, 각 드레인 배선(46)의 폭(그 배선(46)의 배열 방향에서의 치수)도 동일한 것으로 한다. 또한, 도면에서는 드레인 배선(46)이 직선 형상인 경우를 도시하고 있지만, 예를 들면 국소적으로 사행부를 갖고 전체적으로 상기 연장 방향으로 연장하고 있어도 된다. 또한, 화소 배열로서는, 스트라이프 배열, 델타 배열, 모자이크 배열 등을 형성하여도 된다.

복수의 드레인 배선(46)에 의해 드레인 배선(46)의 배열 방향으로 복수의 화소 배치 영역(46B)이 규정된다. 이들 복수의 화소 배치 영역(46B)에 대하여 1개씩 걸러 화소 TFT(70)가 화소 P1, P2용으로 2개 배치되어 있다. 즉, 화소 TFT(70)가 배치된 화소 배치 영역(46B)과 화소 TFT(70)가 배치되어 있지 않은 화소 배치 영역(46B)이 드레인 배선(46)의 배열 방향으로 교대로 배열되어 있고, 화소 TFT(70)가 배치된 화소 배치 영역(46B) 내에는 화소 TFT(70)가 2개 배치되어 있다. 또한, 드레인 배선(46)의 연장 방향으로 배열된 화소 배치 영역(46B) 모두가, 화소 TFT(70)가 배치되어 있지 않은 화소 배치 영역(46B)일 필요는 없다. 예를 들면 화소 TFT(70)가 배치된 화소 배치 영역(46B)과 화소 TFT(70)가 배치되어 있지 않은 화소 배치 영역(46B)이 드레인 배선(46)의 연장 방향으로 교대로 배열되어 있어도 된다.

도시한 예에서는, 각 화소 TFT(70)에 대하여, 반도체층(36)은 대략 U자형으로 연장하고 있고(도면에서는 그 대략 U자형이 상하 반전되어 있음), 그 대략 U자형의 2개의 아암부를 가로질러서 게이트 배선(40)이 드레인 배선(46)의 배열 방향, 즉 드레인 배선(46)과 교차하는 방향으로 연장되어 있다. 이 구성에서는 각 화소 TFT(70)의 소스 및 드레인은 게이트 배선(40)에 대하여 동일한 측, 즉 한쪽 측에 위치하고 있다. 이에 의해, 화소 TFT(70)는, 게이트 배선(40)이 소스와 드레인 사이에서 반도체층(36)에 2회 교차하는 구성, 바꾸어 말하면 반도체층(36)의 소스와 드레인 사이에 게이트 전극이 2개 형성된 구성을 갖고 있다. 또한, 게이트 배선(40)은 상기 2개의 화소 TFT(70)에 공통으로 형성되어 있다. 또한, 화소 P1용 화소 TFT(70)의 소스 및 드레인과, 화소 P2용 화소 TFT(70)의 소스 및 드레인이 게이트 배선(40)에 대하여 한쪽 측에 형성되어 있다.

또한, 도면에서는, 상기 2개의 화소 TFT(70)에 대하여, 한쪽의(도면에서는 좌측의) 화소 TFT(70)의 반도체층(36)은 그 일부가 드레인 배선(46)에 겹쳐서 배치되고, 다른 쪽의(도면에서는 우측의) 화소 TFT(70)의 반도체층(36)은 드레인 배선(46)에 겹치지 않고 배치된 경우를 예시하고 있다. 이에 대하여, 양쪽의 반도체층(36)을 드레인 배선(46)에 겹치거나 또는 겹치지 않게 배치하여도 된다.

상기 2개의 화소 TFT(70)는, 화소 배치 영역(46B)에서 드레인 배선(46)의 배열 방향으로 배열되어 있다. 상기 2개의 화소 TFT(70) 각각에 대하여, 소스는 화소 배치 영역(46B)의 중앙 가까이에 형성되고, 드레인은 드레인 배선(46) 측에 형 성되어 있다. 드레인은 각각 바로 가까이의 드레인 배선(46)에 접속되어 있고, 2개의 화소 TFT(70)는 별도의 드레인 배선(46)에 접속되어 있다. 즉, 화소 P2용 화소 TFT(70)는 화소 P1, P2 간을 연장하는 드레인 배선(46)에 접속되고, 화소 P1용 화소 TFT(70)는 상기 드레인 배선(46)의 옆의 드레인 배선(46)에 접속되어 있다. 소스는 각각 소스 전극(48)을 통하여 화소 전극(52)에 접속되어 있음과 함께 축적 용량(72)에 접속되어 있다. 각 화소 TFT(70)의 각각에 접속된 화소 전극(52) 및 축적 용량(72)은 서로 접촉하지 않는다.

한쪽의(도면에서는 좌측의) 화소 TFT(70)에 접속된 화소 전극(52)은 그 전체가 상기 2개의 화소 TFT(70)가 배치된 화소 배치 영역(46B) 내에 형성되어 있다. 또한, 도면에서는, 상기 화소 전극(52)의 엣지가 드레인 배선(46)에 겹치지 않은 경우를 예시하고 있지만, 드레인 배선(46)에 겹치는 크기로 하여도 된다.

다른 쪽의(도면에서는 우측의) 화소 TFT(70)에 접속된 화소 전극(52)은, 상기 2개의 화소 TFT(70)가 배치된 화소 배치 영역(46B)에서 상기 다른 쪽의 화소 TFT(70)에 접속되어 있다. 즉, 화소 P1용 및 화소 P2용 양 화소 전극(52)은 드레인 배선(46)에 대하여 화소 P1 측에서 각각 대응하는 화소 TFT(70)에 접속되어 있다. 상기의 다른 쪽의 화소 TFT(70)에 접속된 화소 전극(52)은, 그 다른 쪽의 화소 TFT(70)가 접속된 드레인 배선(46)에 걸쳐서, 인접하는 화소 배치 영역(46B)(상기 화소 TFT(70)가 배치되어 있지 않은 화소 배치 영역(46B))에 도달하고, 그 인접하는 화소 배치 영역(46B) 내로 확대되어 있다. 즉, 상기 화소 전극(52)은 대략 L자형을 하고 있다(도면에서는, 상하 반전된 L자형). 또한, L자형의 화소 전극(52) 에서, 화소 TFT(70)가 배치되어 있지 않은 화소 배치 영역(46B) 내의 부분은, 2개의 화소 TFT(70)가 배치된 화소 배치 영역(46B) 내에 배치된 상기 화소 전극(52)보다도, 드레인 배선(46)의 연장 방향으로 길고, 이 때문에 넓다. 또한, 도면에서는, 대략 L자형의 화소 전극(52)의 엣지가, 드레인 배선(46)에 걸치는 부분을 제외하고, 드레인 배선(46)에 겹치지 않은 경우를 예시하고 있지만, 드레인 배선(46)에 겹치는 크기로 하여도 된다.

2개의 화소 TFT(70)가 배치된 화소 배치 영역(46B)에는, 화소 P1, P2용 상기 2개의 축적 용량(72)이 드레인 배선(46)의 배열 방향으로 나란히 배치되어 있다. 축적 용량(72)은 화소 TFT(70)와 드레인 배선(46)의 연장 방향으로 나란히 배치되어 있다. 상기한 바와 같이 축적 용량(72)이 접속되는 화소 P1, P2용 소스는 게이트 배선(40)에 대하여 한쪽 측에 형성되어 있으므로, 화소 P1, P2용 축적 용량(72)은 양쪽 모두 게이트 배선(40)에 대하여 한쪽 측에 형성되어 있다.

블랙 매트릭스(62)는, 예를 들면 크롬과 산화 크롬의 적층막으로 구성되고, 대향 기판에 형성되어 있다. 블랙 매트릭스(62)는, 인접하는 화소 전극(52) 사이에 형성되고, 각 화소 배치 영역(46B)에 대응하여, 개구부(62P1) 또는 개구부(62P2)를 갖고 형성되어 있다. 이 경우, 블랙 매트릭스(62)는 각 드레인 배선(46)에 겹치고 또한 그것을 따라 형성되어 있다. 한쪽의 개구부(62P1)는, 상기 2개의 화소 TFT(70)가 배치된 화소 배치 영역(46B)에 화소 전극(52)에 대응하여 형성되고, 화소 P1의 윤곽을 규정하고 있다. 다른 쪽의 개구부(62P2)는, 화소 TFT(70)가 배치되어 있지 않은 화소 배치 영역(46B)에 화소 전극(52)에 대응하여 형성되고, 화소 P2의 윤곽을 규정하고 있다. 액정 패널(30T)에서는, 블랙 매트릭스(62)는, 상기 2개의 화소 TFT(70) 및 대략 L자형의 화소 전극(52) 중에서 상기 2개의 화소 TFT(70)가 배치된 화소 배치 영역(46B) 내의 부분에도 형성되어 있고, 이 때문에, 개구부 P2 쪽이, 즉 화소 P2쪽이 크다.

드레인 배선(46), 게이트 배선(40), 축적 용량 배선(42), 및 소스 전극(48)은, 블랙 매트릭스와 동등하게 차광성이 있고, 블랙 매트릭스와 함께 화소의 개구부를 규정할 수도 있다.

액정 패널(30T)에 대하여 화소 TFT(70) 및 축적 용량(72)을 총칭하여 화소 소자부라고 부를 때, 화소 P2용 화소 소자부는, 화소 P1용 화소 소자부와 함께, 화소 P1이 배치된 화소 배치 영역(46B)에 형성되어 있다. 즉, 화소 P2용 화소 소자부는 드레인 배선(46)에 대하여(그 배선(46)을 기준으로 하여) 화소 P1 측에 배치되고, 화소 P2 측에는 배치되어 있지 않다. 이 때문에, 화소 P2용 화소 소자부가 화소 P2를 차광하는 경우가 없다. 화소 P2(즉 개구부(62P2))를 차광하는 것은 도시한 예에서는 그 화소 P2에 겹쳐 있는 게이트 배선(40) 및 축적 용량 배선(42)뿐이다. 이 때문에, 화소 P2의 개구 면적은, 화소 P1보다도 넓고, 또한, 종래의 액정 패널(130T)과 비교하여 증가한다.

색도 조정 등을 위해 화소 P1의 개구 면적을 소정 비율로 화소 P2의 개구 면적보다도 저감하는 경우, 액정 패널(30T)에 의하면 상기한 바와 같이 화소 P2의 개구 면적이 증가한다. 이 때문에, 종래의 색도 조정 방법(도 18의 (b) 참조)과 비교하여, 화소 P1의 개구 면적의 저감량이 적게 된다. 따라서, 액정 패널 전체에서 의 휘도를 저하시키는 일 없이, 색도 조정 등을 할 수 있다. 혹은, 종래의 색도 조정 방법과 비교하여, 액정 패널 전체에서의 휘도를 향상시키는 것이 가능하게 된다.

도 6에 본 발명에 따른 액정 패널의 다른 일례인 FFS 모드 액정 패널(30F)에 대하여 어레이 기판(32F)을 설명하는 단면도를 도시하고, 도 7∼도 10에 액정 패널(30F)의 표시 영역의 4화소분을 설명하는 평면도(레이아웃도)를 도시한다. 또한, 도 6은 도 7 중 6-6선에서의 단면도에 해당한다.

액정 패널(30F)은, 대향 배치된 어레이 기판(32F)과 도시하지 않은 대향 기판 사이에 도시하지 않은 액정이 협지된 구성을 갖고 있다. 액정 패널(30F)에서는, 어레이 기판(32F)의 화소 전극(52)과 공통 전극(60) 사이의 전계에 의해 액정의 배향 상태가 제어되어, 화소의 밝기가 조정된다.

우선, 도 6을 참조하면서, 어레이 기판(32F)의 단면 구조를 설명한다.

어레이 기판(32F)은, 상기 어레이 기판(32T)(도 2 참조)으로부터 축적 용량 배선(42), 즉 축적 용량(72)을 제거하고, 상기 어레이 기판(32T)에 대하여 공통 전극 배선(54)과, 공통 전극용 중계 전극(56)과, FFS 절연막(58)과, 공통 전극(60)을 추가한 구성을 갖고 있다.

공통 전극 배선(54)은, 예를 들면 게이트 배선(40)과 동일한 재료로 구성되고, 게이트 절연막(38) 상에 배치되고 층간 절연막(44)으로 덮여져 있다. 층간 절연막(44)에는 공통 전극 배선(54)에 이르는 컨택트 홀이 형성되어 있다. 공통 전극용 중계 전극(56)은, 예를 들면 드레인 배선(46)과 동일한 재료로 구성된다. 공 통 전극용 중계 전극(56)은, 층간 절연막(44) 상에 배치되어 있음과 함께 상기 컨택트 홀을 통하여 공통 전극 배선(54)에 접속되어 있다.

FFS 절연막(58)은, 예를 들면 질화 실리콘으로 구성되고, 화소 전극(52)을 덮어서 평탄화막(50) 상에 배치되어 있다. 평탄화막(50)에는 공통 전극용 중계 전극(56)에 이르는 컨택트 홀이 형성되어 있고, 그 컨택트 홀의 측벽 상에도 FFS 절연막(58)이 형성되어 있다. 공통 전극(60)은, 예를 들면 ITO 등의 투명 도전 재료로 구성된다. 공통 전극(60)은, FFS 절연막(58) 상에 배치되어 있음과 함께 상기 컨택트 홀을 통하여 공통 전극용 중계 전극(56)에 접속되어 있다. 공통 전극(60)은, FFS 절연막(58)을 개재하여 화소 전극(52)에 대향하여 형성되고, 화소 전극(52)에 대향하는 부분에 복수의 슬릿을 갖고 있다. 그 슬릿을 통한 화소 전극(52)과 공통 전극(60) 사이의 전계에 의해 액정의 배향 상태가 제어된다.

다음으로, 도 7∼도 10을 참조하면서, 액정 패널(30F)의 표시 영역의 4화소분의 평면시 구조(레이아웃)를 설명한다. 또한, 알기 쉽게 하기 위해서, 도 7에는 도 8로부터 화소 전극(52)을 제거한 상태를 도시하고, 도 8에는 도 9로부터 공통 전극(60)을 제거한 상태를 도시하고, 도 9에는 도 10으로부터 블랙 매트릭스(62)를 제거한 상태를 도시하고, 도 7∼도 10에서는 기판(34) 등을 생략하고 있다. 또한, 도 8 등에서는 화소 전극(52)을 굵은 일점쇄선으로 나타내고, 도 9 등에서는 공통 전극(60)을 굵은 실선으로 나타내고, 도 10에서는 블랙 매트릭스(62)를 색칠하여 나타내고 있지만, 이들 선의 종류 및 색칠은 도면을 알기 쉽게 하기 위해 실시한 것이다.

액정 패널(30F)에서는, 상기 액정 패널(30T)과 마찬가지로, 2개의 화소 TFT(70)가 배치된 화소 배치 영역(46B)과 화소 TFT(70)가 배치되어 있지 않은 화소 배치 영역(46B)이 교대로 배열되어 있다. 한쪽의(도면에서는 좌측의) 화소 TFT(70)에 접속된 화소 전극(52)은 그 전체가 상기 2개의 화소 TFT(70)가 배치된 화소 배치 영역(46B) 내에 형성되어 있다. 다른 쪽의(도면에서는 우측의) 화소 TFT(70)에 접속된 양 화소 전극(52)은, 그 화소 TFT(70)가 접속된 드레인 배선(46)에 걸쳐서, 인접하는 양 화소 배치 영역(46B)에 걸쳐서 형성되어 있다.

도 7∼도 10의 예시에서는, 화소 P1, P2용 반도체층(36)은 대략 U자형의 형상을 서로 역 방향으로 하여 형성되어 있다(도면에서는 화소 P1용 반도체층(36)이 대략 U자형을 상하 반전시킨 형태로 형성되어 있다). 이 경우, 화소 P1용 화소 TFT(70)의 소스 및 드레인은 게이트 배선(40)의 한쪽 측에 형성되고, 화소 P2용 화소 TFT(70)의 소스 및 드레인은 게이트 배선(40)에 대하여 다른 쪽 측에 형성되어 있다. 또한, 화소 TFT(70)의 상기 배치 형태를 상기의 액정 패널(30T)에 적용하는 것도 가능하다. 반대로, 액정 패널(30T)에 대하여 예시한 화소 TFT(70)의 상기 배치 형태(도 3 및 도 4 참조)를 액정 패널(30F)에 적용하는 것도 가능하다.

공통 전극(60)은, 각 화소 배치 영역(46B)에 양 화소 전극(52)에 겹쳐서 형성되어 있다. 도시에서는 공통 전극(60)을 각 화소 배치 영역(46B)에 형성한 경우를 예시하고 있다. 화소 P1, P2의 각각에서 화소 전극(52)과, 그 화소 전극(52)과 FFS 절연막(58)을 개재하여 형성된 공통 전극(60)을 포함하여 축적 용량이 구성되어 있다. 또한, 인접하는 복수의 화소 P1, P2, 나아가서는 모든 화소 P1, P2에 공 통으로 공통 전극을 형성하여도 되고, 이 경우에는 각 화소 P1, P2에 공통 전극 배선(54) 및 공통 전극용 중계 전극(56)을 형성하지 않아도 된다.

블랙 매트릭스(62)는, 상기 액정 패널(30T)의 경우와 마찬가지로 형성하는 것이 가능하다. 도시에서는, 블랙 매트릭스(62)가 화소 배치 영역(46B) 내에 형성된 2개의 화소 TFT(70)에는 겹치지 않고, 2개의 개구부(62P1, 62P2)가 동일한 형상 및 크기인 경우를 예시하고 있다.

액정 패널(30F)에 대하여 화소 TFT(70)를 화소 소자부라고 부를 때, 화소 P2용 화소 소자부는, 화소 P1용 화소 소자부와 함께, 화소 P1이 배치된 화소 배치 영역(46B)에 형성되어 있다. 이 때문에, 상기 액정 패널(30T)과 마찬가지로, 액정 패널 전체에서의 휘도를 저하시키지 않고, 색도 조정 등을 할 수 있다. 혹은, 종래의 색도 조정 방법과 비교하여, 액정 패널 전체에서의 휘도를 향상시키는 것이 가능하게 된다.

또한, 상기에서는 화소 소자부가 화소 TFT(70)를 포함하여 구성되는 경우 및 축적 용량(72)을 더 포함하여 구성되는 경우를 예시했다. 화소에 대하여 다른 소자가 형성되는 경우에는 그 다른 소자도, 인접하는 화소 배치 영역(46B)으로 이동시키는 화소 소자부에 포함시킬 수도 있다.

또한, 상기에서는 화소 TFT(70)가 반도체층(36)의 소스와 드레인 사이에 게이트 전극을 2개 형성하는 경우에 상당하는 구조를 예시했다. 화소 TFT(70)로서 일반적인 TFT, 즉 게이트 배선(40)이 소스와 드레인 사이에서 반도체층(36)에 1회 교차하는 구성의 TFT를 이용할 수도 있다. 또한, 화소 TFT(70) 대신에, 다른 스위 칭 소자, 예를 들면 MIM(Metal Insulator Metal) 소자를 이용하여도 된다. 또한, 상기 스위칭 소자로서 TFT를 이용한 어레이 기판은, TFT 기판으로도 불린다.

또한, 상기에서는 액정 패널(30T, 30F)이 적(R), 녹(G), 청(B) 및 시안(C)의 4색에 의한 컬러 표시를 행하는 경우를 예시했지만, 이들의 색에 한정되는 것은 아니고, 또한, 표시색의 수는 4색에 한정되지 않는다.

또한, 4색의 착색 영역으로 1화소를 구성하는 경우, 4색의 착색 영역은, 파장에 따라서 색상이 변화되는 가시광 영역(380∼780㎚) 중, 청색계의 색상의 착색 영역과, 적색계의 색상의 착색 영역과, 청색부터 황색까지의 색상 중에서 선택된 2종의 색상의 착색 영역으로 구성 가능하다. 여기서 계로 이용하고 있지만, 예를 들면 청색계이면 순수한 청색의 색상에 한정되는 것은 아니고, 청자색이나 청녹색 등을 포함하는 것이다. 적색계의 색상이면, 적색에 한정되는 것은 아니고 주황을 포함한다. 또한, 이들 착색 영역은 단일의 착색층(컬러 필터)으로 구성되어도 되고, 복수의 서로 다른 색상의 착색층을 겹쳐서 구성되어도 된다. 또한, 이들 착색 영역은 색상으로 설명하고 있지만, 그 색상은, 채도, 명도를 적절히 변경하여, 색을 설정할 수 있는 것이다.

구체적인 색상의 범위는, 청색계의 색상의 착색 영역은, 청자색부터 청녹색이며, 보다 바람직하게는 남색부터 청색이다. 적색계의 색상의 착색 영역은, 주황부터 적색이다. 청색부터 황색까지의 색상에서 선택되는 한쪽의 착색 영역은, 청색부터 녹색이며, 보다 바람직하게는 청녹색부터 녹색이다. 청색부터 황색까지의 색상에서 선택되는 다른 쪽의 착색 영역은, 녹색부터 주황이며, 보다 바람직하게는 녹색부터 황색, 또는, 녹색부터 황녹색이다.

여기서, 각 착색 영역은, 동일한 색상을 이용하는 경우는 없다. 예를 들면, 청색부터 황색까지의 색상에서 선택되는 2개의 착색 영역에 녹색계의 색상을 이용하는 경우에는, 다른 쪽은 한쪽의 녹색에 대하여 청색계 또는 황녹색계의 색상을 이용한다.

이에 의해, 종래의 RGB의 착색 영역보다도 광범위한 색재현성을 실현할 수 있다.

광범위한 색재현성을 색상으로 설명했지만, 이하에, 착색 영역을 투과하는 파장으로 표현한다.

청색계의 착색 영역은, 파장의 피크가 415∼500㎚에 있는 착색 영역, 바람직하게는, 435∼485㎚에 있는 착색 영역이다. 적색계의 착색 영역은, 파장의 피크가 600㎚ 이상에 있는 착색 영역이고, 바람직하게는, 605㎚ 이상에 있는 착색 영역이다. 청색부터 황색까지의 색상에서 선택되는 한쪽의 착색 영역은, 파장의 피크가 485∼535㎚에 있는 착색 영역이고, 바람직하게는, 495∼520㎚에 있는 착색 영역이다. 청색부터 황색까지의 색상에서 선택되는 다른 쪽의 착색 영역은, 파장의 피크가 500∼590㎚에 있는 착색 영역, 바람직하게는 510∼585㎚에 있는 착색 영역, 또는 530∼565㎚에 있는 착색 영역이다.

다음으로, x, y 색도도로 표현한다. 청색계의 착색 영역은, x≤0.151, y≤0.056에 있는 착색 영역이며, 바람직하게는, 0.134≤x≤0.151, 0.034≤y≤0.056에 있는 착색 영역이다. 적색계의 착색 영역은, 0.643≤x, y≤0.333에 있는 착색 영 역이며, 바람직하게는, 0.643≤x≤0.690, 0.299≤y≤0.333에 있는 착색 영역이다. 청색부터 황색까지의 색상에서 선택되는 한쪽의 착색 영역은, x≤0.164, 0.453≤y에 있는 착색 영역이며, 바람직하게는, 0.098≤x≤0.164, 0.453≤y≤0.759에 있는 착색 영역이다. 청색부터 황색까지의 색상에서 선택되는 다른 쪽의 착색 영역은, 0.257≤x, 0.606≤y에 있는 착색 영역이며, 바람직하게는, 0.257≤x≤0,357, 0.606≤y≤0.670에 있는 착색 영역이다.

액정 패널(30T, 30F)에 대하여 백라이트광을 조사하는 백라이트 유닛으로서, RGB의 각 광원으로서, LED(Light Emitting Diode), 형광관, 유기 EL(Electro Luminescence)을 이용하여도 된다. 또는 백색 광원을 이용하여도 된다. 또한, 백색 광원은 청색의 발광체와 YAG 형광체(이트륨·알루미늄·가닛계 형광체)에 의해 생성되는 백색 광원이어도 된다.

RGB 광원으로서는, 이하의 것이 바람직하다. 즉, B의 광원은 파장의 피크가 435㎚∼485㎚에 있는 것이 바람직하다. G의 광원은 파장의 피크가 520㎚∼545㎚에 있는 것이 바람직하다. R의 광원은 파장의 피크가 610㎚∼650㎚에 있는 것이 바람직하다.

그리고, RGB 광원의 파장에 의해, 상기 컬러 필터를 적절하게 선정하면, 보다 광범위한 색재현성을 얻을 수 있다.

또한, 파장이 예를 들면, 450㎚와 565㎚에 피크가 있는, 복수의 피크를 갖는 광원을 이용하여도 된다.

또한, 상기 4색의 착색 영역의 구성의 예로서, 이하의 것을 예로 들 수 있 다. 즉, 색상이, 적, 청, 녹, 시안(청녹)의 착색 영역, 색상이, 적, 청, 녹, 황의 착색 영역, 색상이, 적, 청, 짙은 녹색, 황의 착색 영역, 색상이, 적, 청, 에메랄드, 황의 착색 영역, 색상이, 적, 청, 짙은 녹색, 황녹의 착색 영역, 또는, 색상이, 적, 청녹, 짙은 녹색, 황녹의 착색 영역을 들 수 있다.

본 발명에 따르면, 색도 조정 등을 위해 화소의 개구 면적을 저감하는 경우에 액정 패널 전체의 휘도 저하를 회피할 수 있는 액정 패널을 제공할 수 있다.

Claims

인접하는 제1 화소와 제2 화소 사이에 연장되는 배선과,

상기 배선에 대하여 상기 제1 화소의 측에 형성된 상기 제1 화소용의 제1 화소 소자부와,

상기 제1 화소 소자부와 함께 상기 배선에 대하여 상기 제1 화소의 측에 형성된 상기 제2 화소용의 제2 화소 소자부

를 구비하는 액정 패널.
제1항에 있어서,

상기 제1 화소는 상기 제2 화소보다도 강도가 강한 파장을 포함하는 표시색을 표시하는 화소인 액정 패널.
제2항에 있어서,

상기 강도가 강한 파장을 포함하는 표시색은, 시안 또는 녹색인 액정 패널.
인접하는 제1 화소와 제2 화소 사이에 연장되는 드레인 배선과,

상기 드레인 배선에 대하여 상기 제1 화소의 측에 형성된 상기 제1 화소용의 제1 트랜지스터와,

상기 제1 트랜지스터와 함께 상기 드레인 배선에 대하여 상기 제1 화소의 측 에 형성된 상기 제2 화소용의 제2 트랜지스터

를 구비하는 액정 패널.
제4항에 있어서,

상기 제1 화소용의 제1 화소 전극과,

상기 제2 화소용의 제2 화소 전극을 더 구비하고,

상기 제1 화소 전극 및 상기 제2 화소 전극은 상기 드레인 배선에 대하여 상기 제1 화소의 측에서 각각 상기 제1 트랜지스터 및 상기 제2 트랜지스터에 접속되어 있는 액정 패널.
제4항에 있어서,

상기 드레인 배선과 교차하는 방향으로 연장되는 게이트 배선을 더 구비하고,

상기 제1 트랜지스터 및 상기 제2 트랜지스터 각각의 소스 및 드레인은 상기 게이트 배선에 대하여 한쪽 측에 형성되어 있는 액정 패널.
제6항에 있어서,

상기 드레인 배선에 대하여 상기 제1 화소의 측에 형성된 상기 제1 화소용의 제1 축적 용량과,

상기 제1 트랜지스터와 함께 상기 드레인 배선에 대하여 상기 제1 화소의 측 에 형성된 상기 제2 화소용의 제2 축적 용량을 더 구비하고,

상기 제1 축적 용량 및 상기 제2 축적 용량은 상기 게이트 배선에 대하여 한쪽 측에 형성되어 있는 액정 패널.
제4항에 있어서,

상기 드레인 배선과 교차하는 방향으로 연장되는 게이트 배선을 더 구비하고,

상기 제1 트랜지스터의 소스 및 드레인은 상기 게이트 배선에 대하여 한쪽 측에 형성되며, 상기 제2 트랜지스터의 소스 및 드레인은 상기 게이트 배선에 대하여 다른 쪽 측에 형성되어 있는 액정 패널.
제8항에 있어서,

상기 제1 화소용의 축적 용량은 상기 제1 화소 전극과, 이 제1 화소 전극과 절연막을 개재하여 형성된 제1 공통 전극을 포함하여 구성되고, 상기 제2 화소용의 축적 용량은 상기 제2 화소 전극과, 이 제2 화소 전극과 절연막을 개재하여 형성된 제2 공통 전극을 포함하여 구성되어 있는 액정 패널.
제4항에 있어서,

상기 제2 화소용의 제2 트랜지스터는 상기 드레인 배선에 전기적으로 접속되며, 상기 제1 화소용의 제1 트랜지스터는 상기 드레인 배선과는 별도의 드레인 배 선에 접속되어 있는 액정 패널.
제4항에 있어서,

상기 제1 화소는 상기 제2 화소보다도 강도가 강한 파장을 포함하는 표시색을 표시하는 화소인 액정 패널.
제11항에 있어서,

상기 강도가 강한 파장을 포함하는 표시색은, 시안 또는 녹색인 액정 패널.