[go: up one dir, main page]

KR100722729B1 - 반도체 장치, 반도체상의 회로 형성에 사용하는 금속적층판, 및 회로 형성 방법 - Google Patents

반도체 장치, 반도체상의 회로 형성에 사용하는 금속적층판, 및 회로 형성 방법 Download PDF

Info

Publication number
KR100722729B1
KR100722729B1 KR1020027008871A KR20027008871A KR100722729B1 KR 100722729 B1 KR100722729 B1 KR 100722729B1 KR 1020027008871 A KR1020027008871 A KR 1020027008871A KR 20027008871 A KR20027008871 A KR 20027008871A KR 100722729 B1 KR100722729 B1 KR 100722729B1
Authority
KR
South Korea
Prior art keywords
wiring
foil
semiconductor
formation
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020027008871A
Other languages
English (en)
Other versions
KR20020093788A (ko
Inventor
사이조긴지
오오사와신지
오까모또히로아끼
요시다가즈오
Original Assignee
도요 고한 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도요 고한 가부시키가이샤 filed Critical 도요 고한 가부시키가이샤
Publication of KR20020093788A publication Critical patent/KR20020093788A/ko
Application granted granted Critical
Publication of KR100722729B1 publication Critical patent/KR100722729B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05023—Disposition the whole internal layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05026—Disposition the internal layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05569—Disposition the external layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은, 반도체상으로의 배선형성을 높은 정밀도로 또한 경제적으로 실시할 수 있고, 또한 전극으로의 범프 형성도 마찬가지로 높은 정밀도 또한 저렴하게 실시할 수 있는 수단을 제공하는 것을 목적으로 한다. 이를 위해, 본 발명은 (1) 반도체와, 배선형성용 금속박과, 이 반도체상의 도체배선으로 이루어진 반도체 장치; 반도체상의 전극 형성면측에 배선형성용 금속박을 적층하는 공정, 이 금속박을 포토에칭하여 레지스트 배선 패턴을 형성하는 공정, 금속박의 에칭을 실시하는 공정 및 레지스트를 제거하여 배선을 형성하는 공정을 포함하는 반도체상의 도체배선 회로 형성 방법, 및 (2) (1)의 반도체 장치에 있어서, 배선형성용 금속박 대신에 배선형성용 다층 금속박을 사용하는 반도체 장치 ; (1) 의 도체배선 회로 형성 방법에 있어서, 추가로 배선형성용 다층 금속박을 포토에칭하여 범프 형성용 레지스트 배선 패턴을 형성하는 공정, 선택 에칭에 의해 범프를 형성하는 공정, 에칭 스톱층을 제거하는 공정을 포함하는 반도체상에 범프를 갖는 도체배선을 형성하는 방법으로 이루어진다.
금속적층

Description

반도체 장치, 반도체상의 회로 형성에 사용하는 금속 적층판, 및 회로 형성 방법{SEMICONDUCTOR DEVICE, METAL LAMINATED PLATE FOR FABRICATING CIRCUIT ON SEMICONDUCTOR, AND METHOD OF FABRICATING CIRCUIT}
기술분야
본 발명은 도체배선이 형성된 반도체 장치 및 도체배선의 형성 방법, 그리고 범프를 갖는 도체배선이 형성된 반도체 장치, 및 범프를 갖는 도체배선의 형성 방법을 제공하는 것이다.
배경기술
최근, IC 칩의 소형화, 고기능화, 고집적화, 다핀화가 현저히 진행되고 있다. 또한, 칩 사이즈의 축소와 다핀화에 의해 칩의 전극 피치는 점점 좁아지는 상황에 있다.
전극 배열 피치가 좁아지면, 칩을 인터포저 또는 프린트 기판에 실장할 때에 높은 정밀도가 요구되기 때문에, 설비면에서 비싸져서 바람직하지 못하다. 따라서, 칩의 주위에 좁은 피치로 나란한 전극을 칩상에서 재배치함으로써 전극 피치를 확대하여 그 후의 실장을 용이하게 할 필요가 있었다.
전극을 재배치하기 위해서는, 칩의 전극이 형성되는 면상에 도체배선을 형성할 필요가 있다. 종래, 이 배선은 증착법에 의해 형성되어 있고, 비용을 상승시키는 요인이 되어 왔다. 또한, 재배치한 전극에는 범프를 형성해야 하는데 이 형성에도 비용이 소요되었다.
본 발명은, 상기 종래의 문제점을 해결하여, 반도체상으로의 배선형성을 높은 정밀도로 또한 경제적으로 실시할 수 있고, 또한 전극으로의 범프 형성도 마찬가지로 높은 정밀도 또한 저렴하게 실시할 수 있는 수단을 제공하는 것을 목적으로 하는 것이다.
발명의 개시
본 발명자들은, 회로 형성된 반도체 칩 또는 웨이퍼의 전극이 형성되는 면측에, 본 발명자들이 이전에 출원한 금속박과 세라믹의 접합기술 (국제공개번호 WO99/58470호 참조) 을 사용해서 배선형성용 금속박을 적층한 후에 금속박을 에칭하여 배선을 형성함으로써, 상기 목적 중 반도체상으로의 배선형성에 대한 문제점을 해결할 수 있음을 발견하였다.
또한 범프의 형성에 대해서는, 반도체 칩 등의 전극 형성면측에 배선형성용 다층 금속박을 적층함으로써, 그 위에 범프를 갖는 배선을 에칭만으로 형성할 수 있음을 발견하였다.
즉, 청구항 1 에 기재된 본 발명은, 반도체와, 배선형성용 금속박과, 상기 반도체상의 도체배선으로 이루어진 반도체 장치를 제공하는 것이다 (이하, 본 발명의 제 1 태양이라 함).
이 경우에 있어서, 상기 배선형성용 금속박이 구리, 알루미늄, 니켈 또는 이들 2 이상의 조합으로 이루어진 합금인 것이 바람직하다.
또한 이 경우에 있어서, 상기 배선형성용 금속박이 두께 1 ∼ 50 ㎛ 의 금속 박인 것이 바람직하다.
이러한 본 발명의 제 1 태양의 반도체 장치는 청구항 4 에 기재된 본 발명과 같이, 반도체상의 전극 형성면측에 배선형성용 금속박을 적층하는 공정, 상기 금속박상에 레지스트 배선 패턴을 형성하는 공정, 금속박의 에칭을 실시하는 공정 및 레지스트를 제거하여 배선을 형성하는 공정으로 이루어진 반도체상에 도체배선을 형성하는 방법에 의해 얻어진다.
이 경우에 있어서, 상기 배선형성용 금속박이 구리, 알루미늄, 니켈 또는 이들 2 이상의 조합으로 이루어진 합금인 것이 바람직하다.
또한 이 경우에 있어서, 상기 배선형성용 금속박이 두께 1 ∼ 50 ㎛ 의 금속박인 것이 바람직하다.
또한 이 경우에 있어서, 반도체가 금속 박막이 표면에 형성된 반도체인 것이 바람직하고, 추가로 상기 금속 박막이 니켈인 것이 바람직하다.
또한 청구항 9 에 기재된 본 발명은, 반도체와, 배선형성용 다층 금속박과, 상기 반도체상의 범프 및 도체배선으로 이루어진 반도체 장치를 제공하는 것이다 (이하, 본 발명의 제 2 형태라 함).
이 경우에 있어서, 배선형성용 다층 금속박이 구리, 알루미늄, 니켈 또는 이들 2 이상의 조합으로 이루어진 합금인 금속의 적층체인 것이 바람직하다.
또한 배선형성용 다층 금속박이, 범프 형성용 구리 또는 땜납박 / 에칭 스톱층 니켈 / 배선용 동박의 금속 적층체인 것이 바람직하다.
또한, 에칭 스톱층 니켈이 도금으로 적층한 것임이 바람직하고, 추가로 이 경우에 있어서 배선형성용 다층 금속박의 범프 형성용 구리 또는 땜납박의 두께가 5 ∼ 100 ㎛, 에칭 스톱층 니켈 도금의 두께가 0.5 ∼ 3 ㎛, 배선용 동박의 두께가 l ∼ 100 ㎛ 인 것이 바람직하다.
또한, 이 경우에 있어서 에칭 스톱층 니켈이 박을 클래드한 것임이 바람직하고, 추가로 배선형성용 다층 금속박의 범프 형성용 구리 또는 땜납박의 두께가 5 ∼ 100 ㎛, 에칭 스톱층 니켈 클래드 박의 두께가 l ∼ 1O ㎛, 배선용 동박의 두께가 1 ∼ 1OO ㎛ 인 것이 바람직하다.
한편, 이 경우에 있어서, 배선형성용 다층 금속박이 범프 형성용 구리 또는 땜납박 / 배선형성용 알루미늄박 또는 은박의 금속 적층체인 것이 바람직하다.
이 경우에 있어서, 배선형성용 다층 금속박의 범프 형성용 구리 또는 땜납박의 두께가 5 ∼ 100 ㎛, 배선형성용 알루미늄박 또는 은박의 두께가 1 ∼ 100 ㎛ 인 것이 바람직하다.
이러한 본 발명의 제 2 태양의 반도체 장치는, 반도체상의 전극 형성면측에 배선형성용 다층 금속박을 적층하는 공정, 이 다층 금속박을 포토에칭하여 범프 형성용 레지스트 배선 패턴을 형성하는 공정, 선택 에칭에 의해 범프를 형성하는 공정, 에칭 스톱층을 제거하는 공정, 배선형성용 레지스트 배선 패턴을 형성하는 공정, 에칭에 의해 배선을 형성하는 공정 및 레지스트를 제거하여 배선을 형성하는 공정으로 이루어진 반도체상에 범프를 갖는 도체배선을 형성하는 방법에 의해 얻어진다.
이 경우에 있어서, 배선형성용 다층 금속박이 구리, 알루미늄, 니켈 또는 이 들 2 이상의 조합으로 이루어진 합금인 금속의 적층체인 것이 바람직하다.
이 경우에 있어서, 배선형성용 다층 금속박이 범프 형성용 구리 또는 땜납박 / 에칭 스톱층 니켈 / 배선용 동박의 금속 적층체인 것이 바람직하다.
이 경우에 있어서, 에칭 스톱층 니켈이 도금으로 적층한 것임이 바람직하고, 배선형성용 다층 금속박의 범프 형성용 구리 또는 땜납박의 두께가 5 ∼ 100 ㎛, 에칭 스톱층 니켈 도금의 두께가 0.5 ∼ 3 ㎛, 배선용 동박의 두께가 l ∼ lOO ㎛ 인 것이 바람직하다.
또한 이 경우에 있어서, 에칭 스톱층 니켈이 박을 클래드한 것임이 바람직하고, 배선형성용 다층 금속박의 범프 형성용 구리 또는 땜납박의 두께가 5 ∼ 100 ㎛, 에칭 스톱층 니켈 클래드 박의 두께가 1 ∼ 1O ㎛, 배선용 동박의 두께가 1 ∼ 1OO ㎛ 인 것이 바람직하다.
또한 이 경우에 있어서, 배선형성용 다층 금속박이 범프 형성용 구리 또는 땜납박 / 배선형성용 알루미늄박 또는 은박의 금속 적층체인 것이 바람직하고, 배선형성용 다층 금속박의 범프 형성용 구리 또는 땜납박의 두께가 5 ∼ 100 ㎛, 배선형성용 알루미늄박 또는 은박의 두께가 1 ∼ lOO ㎛ 인 것이 더욱 바람직하다.
그리고 이 경우에 있어서, 반도체가 금속 박막이 표면에 형성된 반도체인 것이 바람직하고, 추가로 상기 금속 박막이 니켈인 것이 바람직하다.
도면의 간단한 설명
도 1 은 본 발명의 제 1 형태에 있어서의 회로 형성 방법의 일공정을 도시한 도면이다 (반도체 웨이퍼상에 배선형성용 동박을 적층하는 공정).
도 2 는 본 발명의 제 1 형태에 있어서의 회로 형성 방법의 일공정을 도시한 도면이다 (레지스트 형성용 배선 패턴을 형성하는 공정).
도 3 은 본 발명의 제 1 형태에 있어서의 회로 형성 방법의 일공정을 도시한 도면이다 (동박을 선택 에칭하고, 배선을 형성하는 공정).
도 4 는 본 발명의 제 2 형태에 있어서의 회로 형성 방법의 일공정을 도시한 도면이다 (반도체 웨이퍼상에 배선형성용 금속 적층체를 적층하는 공정).
도 5 는 본 발명의 제 2 형태에 있어서의 회로 형성 방법의 일공정을 도시한 도면이다 (범프 형성용 레지스트 배선 패턴을 형성하는 공정).
도 6 은 본 발명의 제 2 형태에 있어서의 회로 형성 방법의 일공정을 도시한도면이다 (동박을 선택 에칭하는 공정).
도 7 은 본 발명의 제 2 형태에 있어서의 회로 형성 방법의 일공정을 도시한 도면이다 (에칭 스톱층 니켈의 선택 에칭 및 범프 형성 공정).
도 8 은 본 발명의 제 2 형태에 있어서의 회로 형성 방법의 일공정을 도시한 도면이다 (배선형성용 레지스트 배선 패턴을 형성하는 공정).
도 9 는 본 발명의 제 2 형태에 있어서의 회로 형성 방법의 일공정을 도시한 도면이다 (동박의 선택 에칭 및 배선의 형성공정).
발명을 실시하기 위한 최선의 형태
우선, 본 발명의 제 1 형태에 대해 설명한다.
본 발명의 제 1 형태는, 반도체와, 배선형성용 금속박과, 상기 반도체상의 도체배선으로 이루어진 반도체 장치에 관한 것이다.
배선형성용 금속박의 소재로서는, 통상 사용되는 금속이면 특별히 한정되지 않지만, 구리, 알루미늄, 니켈 또는 이들 2 이상의 조합으로 이루어진 합금인 것이 바람직하다.
그리고 배선형성용 금속박의 두께는 1 ∼ 50 ㎛, 바람직하게는 5 ∼ 20 ㎛ 인 것이 바람직하다.
그 외 반도체로서는, 통상 사용되는 칩이나 웨이퍼 등을 사용할 수 있고, 도체배선은 적절히 원하는 형상으로 할 수 있다.
이러한 본 발명의 제 1 형태의 반도체장치는, 반도체상의 전극 형성면측에 배선형성용 금속박을 적층하는 공정, 상기 금속박상에 레지스트 배선 패턴을 형성하는 공정, 금속박의 에칭을 실시하는 공정 및 레지스트를 제거하여 배선을 형성하는 공정으로 이루어진 반도체상에 도체배선을 형성하는 방법에 의해 제조할 수 있다.
기재로서는 반도체 웨이퍼, 칩 등의 통상 사용되는 것을 사용하는 수 있고, 배선형성용 금속박으로서는 바람직하게는 구리이고, 두께 1 ∼ 50 ㎛ 의 것을 사용할 수 있다 (도 1).
또한 경우에 따라서는, 표면 청정화후에 스퍼터법, 증착법 등을 사용하여 반도체 웨이퍼상에 금속 박막을 제공할 수도 있다. 그럼으로써, 반도체상으로의 금속박의 적층을 용이하게 실시할 수 있게 된다. 박막을 형성하는 금속으로서는, 반도체의 칩 전극이 Al인 경우 배리어 메탈로서 Cr, Mo, W 등이 사용되고 있으나, 그 후의 에칭 제거가 곤란하기 때문에 에칭 제거의 용이성의 관점에서 니켈을 사용하는 것이 바람직하다. 또한 칩 전극이 Cu 이면, 금속 박막으로서 Cu 를 사용하는 것이 바람직하다.
반도체로의 배선형성용 금속박의 적층은, 본 발명자들이 이전에 출원한 국제공개번호 WO99/58470 호에 기재된 기술을 사용하여 실시할 수 있다 (도 1).
적층후, 배선형성용 금속박상에 레지스트 도포후, 노광, 현상을 실시하여 레지스트 배선 패턴을 형성한다. 이들 일련의 수법에 대해서는 통상의 방법에 따라서 실시할 수 있다 (도 2).
이어서, 배선형성용 금속박의 에칭을 실시한다. 상기 금속박이 구리인 경우에는 시판되는 알칼리계 구리의 에칭액 등을 사용하여 구리의 에칭을 실시할 수 있다.
마지막으로 레지스트를 제거하여 배선을 형성한다 (도 3). 여기서, 금속 박막을 형성한 경우에는 에칭으로 제거한다.
이어서, 본 발명의 제 2 태양에 대해 설명한다.
본 발명의 제 2 태양은, 반도체와, 배선형성용 다층 금속박과, 상기 반도체상의 범프 및 도체배선으로 이루어진 반도체 장치를 제공하는 것이다.
여기서, 배선형성용 다층 금속박으로서는, 구리, 땜납, 알루미늄, 니켈 또는 이들 2 이상의 조합으로 이루어진 합금인 금속의 적층체를 사용하는 것이 바람직하다.
그 중에서도 배선형성용 다층 금속박이 범프 형성용 구리 또는 땜납박 / 에칭 스톱층 니켈 / 배선용 동박으로 하는 것이 바람직하다.
에칭 스톱층 니켈로서는, 도금으로 적층한 것이나 박을 클래드한 것이어도 된다.
도금으로 적층한 것을 사용하는 경우, 배선형성용 다층 금속박의 각 층의 두께는, 범프 형성용 구리 또는 땜납박이 5 ∼ 100 ㎛, 바람직하게는 10 ∼ 50 ㎛, 에칭 스톱층 니켈 도금이 0.5 ∼ 3 ㎛, 바람직하게는 1 ∼ 2 ㎛, 배선용 동박이 1 ∼ 100 ㎛, 바람직하게는 5 ∼ 20 ㎛ 로 할 수 있다.
또한 에칭 스톱층 니켈이 박을 클래드한 것인 경우에는, 배선형성용 다층 금속박의 각 층의 두께는, 범프 형성용 구리 또는 땜납박의 두께가 5 ∼ l00 ㎛, 바람직하게는 10 ∼ 50 ㎛, 에칭 스톱층 니켈 클래드 박의 두께가 1 ∼ 10 ㎛, 바람직하게는 1.5 ∼ 5 ㎛, 배선용 동박의 두께가 l ∼ 100 ㎛, 바람직하게는 5 ∼ 20 ㎛ 로 할 수 있다.
또한, 상기 다층 금속박 외에 배선형성용 다층 금속박이 범프 형성용 구리 또는 땜납박 / 배선용 알루미늄 또는 은의 금속 적층체여도 된다.
이 경우, 범프 형성용 구리 또는 땜납박의 두께가 5 ∼ 100 ㎛, 바람직하게는 l0 ∼ 50 ㎛, 배선형성용 알루미늄박 또는 은박의 두께가 1 ∼ 100 ㎛, 바람직하게는 5 ∼ 20 ㎛ 인 것이 바람직하다.
이러한 반도체 장치는, 반도체상의 전극 형성면측에 배선형성용 다층 금속박을 적층하는 공정, 상기 다층 금속박상에 범프 형성용 레지스트 배선 패턴을 형성하는 공정, 선택 에칭에 의해 범프를 형성하는 공정, 에칭 스톱층을 제거하는 공정, 배선형성용 레지스트 배선 패턴을 형성하는 공정, 에칭에 의해 배선을 형성하 는 공정 및 레지스트를 제거하여 배선을 형성하는 공정으로 이루어진 반도체상에 범프를 갖는 도체배선을 형성하는 방법에 의해 제조할 수 있다.
즉, 반도체 웨이퍼 등에 배선형성용 금속박을 적층한다 (도 4).
배선형성용 금속박으로서는, 상기 기술한 같이 범프 형성용 구리 또는 땜납박 / 에칭 스톱층 니켈 / 배선용 동박으로 이루어진 금속 적층체나 범프 형성용 구리 또는 땜납박 / 배선용 알루미늄 또는 은으로 이루어진 금속 적층체를 사용할 수 있다.
적층 방법에 대해서는, 상기 기술한 본 발명의 제 1 태양과 동일한 방법으로 실시할 수 있다. 또한, 제 1 형태와 마찬가지로 금속박 적층전에 금속 박막을 제공해도 된다.
배선형성용 다층 금속박상에 레지스트도포후, 노광, 현상을 실시하여 범프 형성용 레지스트 배선 패턴을 형성한다 (도 5). 이러한 수법은, 통상의 방법에 의해 진행시킬 수 있다.
이어서, 범프 형성층의 선택 에칭을 실시하여 (도 6) 범프를 형성한다. 범프형성층이 동박인 경우, 황산＋과산화수소 등의 시판되는 구리 에칭액을 사용할 수 있다.
에칭 스톱층을 제거한다. 에칭 스톱층이 니켈인 경우, 시판되는 니켈 제거액 (예컨대, 메르텍스사제 N-950) 을 사용할 수 있다 (도 7).
계속해서, 배선형성용 레지스트 배선 패턴을 원하는 형상으로 형성한다 (도 8). 마지막으로 시판되는 알칼리계 구리 에칭액 등을 사용해서 에칭하여 배선 을 형성한다. 그 후, 레지스트를 제거한다 (도 9).
실시예
이하, 실시예에 의해 본 발명을 상세하게 설명한다.
실시예 1 (반도체상으로의 배선형성)
(l) 재료 구성
기재로서 반도체 웨이퍼 (1) 를 사용하고, 배선형성용 금속박에는 구리 (15 ㎛ 두께) (2) 를 사용한다 (도 1). 또한, 반도체 웨이퍼 (1) 에는 알루미늄 전극 (3) 이 매립되어 있다.
(2) 반도체 웨이퍼상으로의 박막 형성
표면 청정화후에 스퍼터법, 증착법 등을 사용하여 반도체 웨이퍼상에 니켈(구리) 박막을 형성한다 (도시생략).
(3) 적층
본 발명자들이 이전에 출원한 국제공개번호 WO99/58470 호에 기재된 기술을 이용해서 반도체 웨이퍼 (1) 상에 배선형성용 동박 (2) 을 적층한다 (도 1).
(4) 레지스트 배선 패턴 형성
동박상에 레지스트 (4) 도포후, 노광, 현상을 실시하여 레지스트 배선 패턴 (5) 을 형성한다 (도 2).
(5) 에칭
시판되는 알칼리계 구리의 에칭액 등을 사용하여 구리의 에칭을 실시한다 (도 3).
(6) 레지스트 (4) 를 제거하여 배선 (6) 을 형성한다 (도 3). 마지막으로 니켈 박막을 에칭에 의해 제거한다.
실시예 2 (반도체상으로의 범프 형성)
(1) 재료 구성
기재로서 실시예 1 에서 사용한 것과 동일한 반도체 웨이퍼 (1) 를 사용한다. 한편, 배선형성용 금속박에 범프 형성용 구리 또는 땜납박 (35 ㎛ 두께) (8) / 에칭 스톱층 니켈 도금박 (1 ㎛ 두께) (7) / 배선용 동박 (15 ㎛) (2) 으로 이루어진 금속 적층체를 사용한다 (도 4).
(2) 적층
실시예 1 과 동일한 방법으로 반도체 웨이퍼 (1) 상에 금속 적층체 (부호 8, 7 및 2 의 다층 금속박) 를 적층한다 (도 4).
(3) 범프 형성용 레지스트 배선 패턴 형성
금속 적층체상에 레지스트 (4) 도포후, 노광, 현상을 실시하여 범프 형성용 레지스트 배선 패턴 (9) 을 형성한다 (도 5).
(4) 에칭
황산＋과산화수소 등의 시판되는 구리 에칭액을 사용하여 구리의 선택 에칭을 실시한다 (도 6).
(5) 에칭 스톱층 니켈의 제거
시판되는 니켈 제거액 (메르텍스사제 N-950) 을 사용해서 에칭 스톱층 니켈을 제거하여 범프 (10) 를 형성한다 (도 7).
(6) 배선형성용 레지스트 배선 패턴 (11) 의 형성
레지스트 (4) 를 도포후, 노광, 현상을 실시하여 배선형성용 레지스트 배선 패턴 (5) 을 형성한다 (도 8).
(7) 시판되는 알칼리계 구리 에칭액 등을 사용해서 에칭을 실시하여 배선을 형성한다. 그 후, 레지스트 (4) 를 제거한다 (도 9).
산업상 이용 가능성
본 발명은, 반도체상으로의 배선형성을 높은 정밀도로 또한 경제적으로 실시할 수 있고, 또한 전극으로의 범프 형성도 마찬가지로 높은 정밀도 또한 저렴하게 실시할 수 있는 배선형성 방법을 제공하는 것을 목적으로 하는 것이다.
따라서, 본 발명의 반도체 장치 및 배선형성 방법은 반도체 제조 분야에서 유용하다.

Claims (28)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 반도체, 반도체 상에 반도체 측으로부터 순차적으로 배선용 동박/에칭 스톱층 니켈/범프 형성용 구리 또는 땜납박을 적층한 금속 적층제로 이루어지는 배선형성용 다층 금속박, 상기 금속 적층체를 에칭하여 형성한 상기 반도체 상의 범프, 및 상기 금속 적층체를 에칭하여 형성한 도체배선으로 이루어진 것을 특징으로 하는 반도체 장치.
  10. 삭제
  11. 삭제
  12. 제 9 항에 있어서,
    상기 에칭 스톱층 니켈은 도금으로 적층된 것임을 특징으로 하는 반도체 장치.
  13. 제 12 항에 있어서,
    상기 배선형성용 다층 금속박의 범프형성용 구리 또는 땜납박의 두께는 5 ∼ 100 ㎛ 이고, 상기 에칭 스톱층 니켈 도금의 두께는 0.5 ∼ 3 ㎛ 이며, 상기 배선용 동박의 두께는 l ∼ 100 ㎛ 인 것을 특징으로 하는 반도체 장치.
  14. 제 9 항에 있어서,
    상기 에칭 스톱층 니켈은 박 (箔) 을 클래드한 것임을 특징으로 하는 반도체 장치.
  15. 제 14 항에 있어서,
    싱기 배선형성용 다층 금속박의 범프형성용 구리 또는 땜납박의 두께는 5 ∼ 100 ㎛ 이고, 상기 에칭 스톱층 니켈 클래드 박의 두께는 l ∼ 1O ㎛ 이며, 상기 배선용 동박의 두께는 1 ∼ 1OO ㎛ 인 것을 특징으로 하는 반도체 장치.
  16. 삭제
  17. 삭제
  18. 반도체상의 전극형성면측에 반도체측으로부터 순차적으로 배선용 동박/애칭 스톱층 니켈/범프 형성용 구리 또는 땜납박을 형성한 배선형성용 다층 금속박을 적층하는 공정,
    상기 다층 금속박을 포토에칭하여 범프 형성용 레지스트 배선 패턴을 형성하는 공정,
    선택 에칭에 의해 범프를 형성하는 공정,
    에칭 스톱층을 제거하는 공정,
    배선형성용 레지스트 배선 패턴을 형성하는 공정,
    에칭에 의해 배선을 형성하는 공정, 및
    레지스트를 제거하여 배선을 형성하는 공정으로 이루어지는 것을 특징으로 하는, 반도체상에 범프를 갖는 도체배선을 형성하는 방법.
  19. 삭제
  20. 삭제
  21. 제 18 항에 있어서,
    상기 에칭 스톱층 니켈은 도금으로 적층된 것임을 특징으로 하는, 반도체상에 범프를 갖는 도체배선을 형성하는 방법.
  22. 제 21 항에 있어서,
    상기 배선형성용 다층 금속박의 범프 형성용 구리 또는 땜납박의 두께는 5 ∼ 100 ㎛ 이고, 상기 에칭 스톱층 니켈 도금의 두께는 0.5 ∼ 3 ㎛ 이며, 상기 배선용 동박의 두께는 l ∼ lOO ㎛ 인 것을 특징으로 하는, 반도체상에 범프를 갖는 도체배선을 형성하는 방법.
  23. 제 18 항에 있어서,
    상기 에칭 스톱층 니켈은 박을 클래드한 것임을 특징으로 하는, 반도체상에 범프를 갖는 도체배선을 형성하는 방법.
  24. 제 23 항에 있어서,
    상기 배선형성용 다층 금속박의 범프 형성용 구리 또는 땜납박의 두께는 5 ∼ 100 ㎛ 이고, 상기 에칭 스톱층 니켈 클래드 박의 두께는 1 ∼ 1O ㎛ 이며, 상기 배선용 동박의 두께는 1 ∼ 1OO ㎛ 인 것을 특징으로 하는, 반도체상에 범프를 갖는 도체배선을 형성하는 방법.
  25. 삭제
  26. 삭제
  27. 제 18 항에 있어서,
    상기 반도체는 금속 박막이 표면에 형성된 반도체인 것을 특징으로 하는, 반도체상에 범프를 갖는 도체배선을 형성하는 방법.
  28. 제 27 항에 있어서,
    상기 금속 박막은 니켈인 것을 특징으로 하는, 반도체상에 범프를 갖는 도체배선을 형성하는 방법.
KR1020027008871A 2000-01-12 2000-12-26 반도체 장치, 반도체상의 회로 형성에 사용하는 금속적층판, 및 회로 형성 방법 Expired - Fee Related KR100722729B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00004041 2000-01-12
JP2000004041A JP2001196381A (ja) 2000-01-12 2000-01-12 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法

Publications (2)

Publication Number Publication Date
KR20020093788A KR20020093788A (ko) 2002-12-16
KR100722729B1 true KR100722729B1 (ko) 2007-05-29

Family

ID=18532874

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027008871A Expired - Fee Related KR100722729B1 (ko) 2000-01-12 2000-12-26 반도체 장치, 반도체상의 회로 형성에 사용하는 금속적층판, 및 회로 형성 방법

Country Status (8)

Country Link
US (1) US6841877B2 (ko)
EP (1) EP1255295A4 (ko)
JP (1) JP2001196381A (ko)
KR (1) KR100722729B1 (ko)
CN (1) CN1433571A (ko)
AU (1) AU2001222261A1 (ko)
TW (1) TW522773B (ko)
WO (1) WO2001052322A1 (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001308092A (ja) * 2000-04-18 2001-11-02 Toyo Kohan Co Ltd 半導体ウェハ上の配線形成に用いる金属積層板、および半導体ウェハ上への配線形成方法
JP2001308095A (ja) * 2000-04-19 2001-11-02 Toyo Kohan Co Ltd 半導体装置およびその製造方法
KR100598259B1 (ko) * 2003-07-31 2006-07-07 동부일렉트로닉스 주식회사 반도체의 하이브리드 레이어 배선 형성방법
US7495179B2 (en) 2003-10-06 2009-02-24 Tessera, Inc. Components with posts and pads
KR100702805B1 (ko) * 2005-12-28 2007-04-03 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
JP5080067B2 (ja) * 2006-11-24 2012-11-21 新光電気工業株式会社 半導体装置の製造方法
WO2009045371A2 (en) 2007-09-28 2009-04-09 Tessera, Inc. Flip chip interconnection with double post
US8003512B2 (en) * 2009-02-03 2011-08-23 International Business Machines Corporation Structure of UBM and solder bumps and methods of fabrication
US8330272B2 (en) 2010-07-08 2012-12-11 Tessera, Inc. Microelectronic packages with dual or multiple-etched flip-chip connectors
US8580607B2 (en) 2010-07-27 2013-11-12 Tessera, Inc. Microelectronic packages with nanoparticle joining
US20120139095A1 (en) * 2010-12-03 2012-06-07 Manusharow Mathew J Low-profile microelectronic package, method of manufacturing same, and electronic assembly containing same
US8853558B2 (en) 2010-12-10 2014-10-07 Tessera, Inc. Interconnect structure
US9269681B2 (en) * 2012-11-16 2016-02-23 Qualcomm Incorporated Surface finish on trace for a thermal compression flip chip (TCFC)
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9633971B2 (en) 2015-07-10 2017-04-25 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
CN105253854B (zh) * 2015-11-12 2017-05-24 中国工程物理研究院电子工程研究所 一种soi mems牺牲层腐蚀时金属电极的保护方法
CN106378583B (zh) * 2016-09-14 2018-11-30 厦门大学 一种高温封装用Sn/Cu/Sn冷压预制片的制备方法
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
CN114127981A (zh) * 2019-06-28 2022-03-01 阿莫绿色技术有限公司 薄膜箔及制造薄膜箔的方法
KR20230126736A (ko) 2020-12-30 2023-08-30 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 전도성 특징부를 갖는 구조 및 그 형성방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330355A (ja) * 1995-03-24 1996-12-13 Shinko Electric Ind Co Ltd 半導体装置
JPH08330313A (ja) * 1995-03-24 1996-12-13 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2428373C2 (de) * 1974-06-12 1982-05-27 Siemens AG, 1000 Berlin und 8000 München Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung
JPH0710030B2 (ja) * 1990-05-18 1995-02-01 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 多層配線基板の製造方法
JPH085664A (ja) 1994-06-22 1996-01-12 Hitachi Chem Co Ltd 半導体装置用検査板とその製造方法
EP1335422B1 (en) * 1995-03-24 2013-01-16 Shinko Electric Industries Co., Ltd. Process for making a chip sized semiconductor device
KR100218996B1 (ko) * 1995-03-24 1999-09-01 모기 쥰이찌 반도체장치
US5851911A (en) * 1996-03-07 1998-12-22 Micron Technology, Inc. Mask repattern process
JPH09246274A (ja) * 1996-03-11 1997-09-19 Ricoh Co Ltd 半導体装置
US5904859A (en) * 1997-04-02 1999-05-18 Lucent Technologies Inc. Flip chip metallization
JP3925752B2 (ja) * 1997-08-08 2007-06-06 日立化成工業株式会社 バンプ付き配線基板及び半導体パッケ−ジの製造法
JPH11204576A (ja) * 1998-01-19 1999-07-30 Citizen Watch Co Ltd 半導体配線の構造
TW450861B (en) * 1998-05-13 2001-08-21 Toyo Kohan Co Ltd Manufacturing method of a combination material of metal foil and ceramic, and metal foil laminated ceramic substrate
JPH11354563A (ja) * 1998-06-11 1999-12-24 Citizen Watch Co Ltd 半導体配線の構造
AU5104600A (en) * 1999-06-03 2000-12-28 Toyo Kohan Co. Ltd. Process for producing printed wiring board, ic card and printed wiring substrate
KR100711539B1 (ko) * 1999-06-10 2007-04-27 도요 고한 가부시키가이샤 반도체장치용 인터포저 형성용 클래드판, 반도체장치용인터포저 및 그 제조방법
TW495438B (en) * 1999-06-16 2002-07-21 Toyo Kohan Co Ltd Material for mounting, circuit for mounting using that material, printed circuit board using that circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330355A (ja) * 1995-03-24 1996-12-13 Shinko Electric Ind Co Ltd 半導体装置
JPH08330313A (ja) * 1995-03-24 1996-12-13 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2001196381A (ja) 2001-07-19
US20030134497A1 (en) 2003-07-17
CN1433571A (zh) 2003-07-30
KR20020093788A (ko) 2002-12-16
EP1255295A1 (en) 2002-11-06
EP1255295A4 (en) 2005-03-02
WO2001052322A1 (fr) 2001-07-19
US6841877B2 (en) 2005-01-11
TW522773B (en) 2003-03-01
AU2001222261A1 (en) 2001-07-24

Similar Documents

Publication Publication Date Title
KR100722729B1 (ko) 반도체 장치, 반도체상의 회로 형성에 사용하는 금속적층판, 및 회로 형성 방법
US8387239B2 (en) Manufacturing method of embedded circuit substrate
US7670962B2 (en) Substrate having stiffener fabrication method
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
US9691698B2 (en) Method of transferring and electrically joining a high density multilevel thin film to a circuitized and flexible organic substrate and associated devices
JP3502800B2 (ja) 半導体装置の製造方法
US7377030B2 (en) Wiring board manufacturing method
KR100746862B1 (ko) 반도체 장치 및 그 제조방법
JP5385452B2 (ja) 半導体装置の製造方法
CN108886025B (zh) 半导体封装基板及其制造方法
CN102446772A (zh) 制造半导体封装的方法
JP4525786B2 (ja) 電子部品及び電子部品モジュール
US7045393B2 (en) Method for manufacturing circuit devices
JP2008277749A (ja) 配線基板およびその製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
TWI305124B (en) Glass circuit board and manufacturing method thereof
CN108550531B (zh) 封装基板的制造方法
TWI361483B (en) Aluminum oxide-based substrate and method for manufacturing the same
CN108682630B (zh) 封装基板的制造方法
TWI355725B (en) Multilayer module of stacked aluminum oxide-based
TW561810B (en) Semiconductor device and its manufacturing method
JP2004363169A (ja) 半導体装置実装用テープ基板の製造方法
KR100377127B1 (ko) 웨이퍼 레벨 칩 사이즈 패키지 제조방법
JP2001308092A (ja) 半導体ウェハ上の配線形成に用いる金属積層板、および半導体ウェハ上への配線形成方法
JP2003103694A (ja) 積層体及びその製造方法、配線板の製造方法

Legal Events

Date Code Title Description
PA0105 International application

Patent event date: 20020709

Patent event code: PA01051R01D

Comment text: International Patent Application

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20051026

Comment text: Request for Examination of Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20060915

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070315

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070522

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070522

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
G170 Re-publication after modification of scope of protection [patent]
PG1701 Publication of correction
PR1001 Payment of annual fee

Payment date: 20100322

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110309

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20120221

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130403

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140314

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140314

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150519

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150519

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20160513

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160513

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20170512

Start annual number: 11

End annual number: 11

PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20210302