[go: up one dir, main page]

KR100598259B1 - 반도체의 하이브리드 레이어 배선 형성방법 - Google Patents

반도체의 하이브리드 레이어 배선 형성방법 Download PDF

Info

Publication number
KR100598259B1
KR100598259B1 KR1020030053016A KR20030053016A KR100598259B1 KR 100598259 B1 KR100598259 B1 KR 100598259B1 KR 1020030053016 A KR1020030053016 A KR 1020030053016A KR 20030053016 A KR20030053016 A KR 20030053016A KR 100598259 B1 KR100598259 B1 KR 100598259B1
Authority
KR
South Korea
Prior art keywords
aluminum
layer wiring
copper
semiconductor
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020030053016A
Other languages
English (en)
Other versions
KR20050014396A (ko
Inventor
이재석
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020030053016A priority Critical patent/KR100598259B1/ko
Priority to US10/902,903 priority patent/US7087520B2/en
Publication of KR20050014396A publication Critical patent/KR20050014396A/ko
Application granted granted Critical
Publication of KR100598259B1 publication Critical patent/KR100598259B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체의 하이브리드 레이어 배선 형성방법에 관한 것으로, 구리(Cu)를 알루미늄(Al)과 하이브리드(Hybrid)화 레이어 배선을 형성하여 건식 식각을 가능하게 하는 목적을 갖는다. 이러한 목적을 달성하기 위한 공정 과정은 알루미늄(Al)을 임의의 두께만큼 시작 물질로 하여 ALD(Atomic layer deposition) 법으로 구리(Cu)와 알루미늄을 순차적으로 증착한 다음 마지막 물질을 알루미늄으로 마무리 증착하는 단계와, 마무리 증착이 완료된 후, 포토 레지스트로 원하는 만큼 패터닝(patterning)을 실시하고, 건식 식각을 수행하여 패턴(pattern)을 완성하는 단계를 포함한다. 따라서, 알루미늄을 단독으로 사용하는 것보다 비저항을 감소시켜 RC 딜레이를 개선할 수 있는 효과가 있다.
메탈 라인, 알루미늄, 구리, ALD, 스퍼터링

Description

반도체의 하이브리드 레이어 배선 형성방법{METHOD FOR FORMATING HYBRID LAYER WIRE IN SEMICONDUCTOR}
도 1은 본 발명에 따른 반도체의 하이브리드 레이어 배선 형성방법에 대하여 도시한 도면이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 알루미늄 20 : 구리
30 : PR 40 : 패턴
본 발명은 반도체의 하이브리드 레이어 배선 형성방법에 관한 것으로, 특히 구리(Cu)를 알루미늄(Al)과 하이브리드(Hybrid)화 레이어 배선을 형성하여 건식 식각을 가능하게 하는 방법에 관한 것이다.
통상적으로, 반도체 배선 형성에 있어서, 구리(Cu)는 전도도가 좋아서 차세대 배선 재료로 각광받고 있지만, 건식 식각이 어려워 다마신 공정법을 이용하여 배선을 형성한다.
그러나, 다마신 공정을 위해서는 도금법을 써야만 하는데, 이 도금법은 불순 물 제어가 어렵고 폐수 처리가 곤란하여 양산을 하기에는 부적합한 공정 과정인 것이다.
또한, 구리를 대신하여 알루미늄을 사용하여 배선 형성을 할 경우, 증착도 용이하고 건식 식각도 쉽지만 구리에 비해 비저항이 높아 배선 형성 과정에서 사라지고 있는 추세이다.
따라서, 본 발명은 상술한 문제점을 해결하기 위해 안출된 것으로, 그 목적은 구리(Cu)를 알루미늄(Al)과 하이브리드(Hybrid)화 레이어 배선을 형성하여 건식 식각을 가능하게 하여 알루미늄을 단독으로 사용하는 것 보다 비저항을 감소시켜 RC 딜레이를 개선할 수 있도록 하는 반도체의 하이브리드 레이어 배선 형성방법을 제공함에 있다.
이러한 목적을 달성하기 위한 본 발명에서 반도체의 하이브리드 레이어 배선 형성방법은 알루미늄(Al)을 임의의 두께만큼 시작 물질로 하여 ALD(Atomic layer deposition) 법으로 구리(Cu)와 알루미늄을 순차적으로 증착한 다음 마지막 물질을 알루미늄으로 마무리 증착하는 단계와, 마무리 증착이 완료된 후, 포토 레지스트로 원하는 만큼 패터닝(patterning)을 실시하고, 건식 식각을 수행하여 패턴(pattern)을 완성하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 구성 및 동작에 대하여 상세히 설명한다.
도 1은 본 발명에 따른 반도체의 하이브리드 레이어 배선 형성방법에 대하여 도시한 도면이다.
즉, 도 1a를 참조하면, 알루미늄(Al)(10)을 임의의 두께만큼, 즉 3∼2000Å 두께만큼 증착한 후, 이어서, 그 위에 구리(Cu)(20)를 임의의 두께만큼, 즉 3∼2000Å 두께만큼 증착한다. 이렇게 원하는 만큼 수회 반복하여 마지막 층을 알루미늄(10)으로 마무리한다. 여기서, 증착되는 막은 스퍼터링(sputtering) 법과, ALD(Atomic layer deposition) 법으로 형성한다.
이후, 도 1b에 도시된 바와 같이, 포토 레지스트(Photo Resist, PR)(30)로 원하는 만큼 패터닝(patterning)을 실시하고, 건식 식각을 수행하여 도 1c에 도시된 바와 같이 패턴(pattern)(40)을 완성한다.
이때, 건식 식각을 수행하는 과정에 대하여 보다 세부적으로 설명하면, 식각을 시작하는 물질이 알루미늄(10)이므로, 쉽게 식각이 시작되며, 이를 구리(20)로 인해 문제가 드러나기 전에 다시 알루미늄(10)이 시작되므로 건식 식각을 가능하게 하는 것이다.
따라서, 건식 식각이 불가능한 구리를 알루미늄과 하이브리드(hybrid)화시킴으로써, 건식 식각이 가능해지며, 이로 인하여 알루미늄 단독 사용보다 비저항이 감소하여 RC 딜레이를 개선시킬 수 있다.
상기와 같이 설명한 본 발명은 구리(Cu)를 알루미늄(Al)과 하이브리드(Hybrid)화 레이어 배선을 형성하여 건식 식각을 가능하게 함으로써, 알루미늄을 단독으로 사용하는 것 보다 비저항을 감소시켜 RC 딜레이를 개선할 수 있는 효과가 있다.

Claims (4)

  1. 반도체의 레이어 배선 형성방법에 있어서,
    알루미늄(Al)을 임의의 두께만큼 시작 물질로 하여 ALD(Atomic layer deposition) 법으로 구리(Cu)와 알루미늄을 순차적으로 증착한 다음 마지막 물질을 알루미늄으로 마무리 증착하는 단계와,
    상기 마무리 증착이 완료된 후, 포토 레지스트로 원하는 만큼 패터닝(patterning)을 실시하고, 건식 식각을 수행하여 패턴(pattern)을 완성하는 단계
    를 포함하는 반도체의 하이브리드 레이어 배선 형성방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 알루미늄과 구리를 각각 3∼2000Å 두께만큼 증착하는 것을 특징으로 하는 반도체의 하이브리드 레이어 배선 형성방법.
KR1020030053016A 2003-07-31 2003-07-31 반도체의 하이브리드 레이어 배선 형성방법 Expired - Fee Related KR100598259B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030053016A KR100598259B1 (ko) 2003-07-31 2003-07-31 반도체의 하이브리드 레이어 배선 형성방법
US10/902,903 US7087520B2 (en) 2003-07-31 2004-07-30 Method for fabricating metal wiring

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030053016A KR100598259B1 (ko) 2003-07-31 2003-07-31 반도체의 하이브리드 레이어 배선 형성방법

Publications (2)

Publication Number Publication Date
KR20050014396A KR20050014396A (ko) 2005-02-07
KR100598259B1 true KR100598259B1 (ko) 2006-07-07

Family

ID=34101793

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030053016A Expired - Fee Related KR100598259B1 (ko) 2003-07-31 2003-07-31 반도체의 하이브리드 레이어 배선 형성방법

Country Status (2)

Country Link
US (1) US7087520B2 (ko)
KR (1) KR100598259B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582557B2 (en) * 2005-10-06 2009-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Process for low resistance metal cap
US7446034B2 (en) * 2005-10-06 2008-11-04 Taiwan Semiconductor Manufacturing Co., Ltd. Process for making a metal seed layer
US7777344B2 (en) * 2007-04-11 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Transitional interface between metal and dielectric in interconnect structures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855016A (en) * 1987-07-16 1989-08-08 Texas Instruments Incorporated Method for etching aluminum film doped with copper
US6291336B1 (en) * 1996-05-20 2001-09-18 Taiwan Semiconductor Manufacturing Company AlCu metal deposition for robust Rc via performance
US5795829A (en) * 1996-06-03 1998-08-18 Advanced Micro Devices, Inc. Method of high density plasma metal etching
JP2001196381A (ja) * 2000-01-12 2001-07-19 Toyo Kohan Co Ltd 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法
US6384468B1 (en) * 2000-02-07 2002-05-07 International Business Machines Corporation Capacitor and method for forming same
US6873027B2 (en) * 2001-10-26 2005-03-29 International Business Machines Corporation Encapsulated energy-dissipative fuse for integrated circuits and method of making the same

Also Published As

Publication number Publication date
KR20050014396A (ko) 2005-02-07
US20050023698A1 (en) 2005-02-03
US7087520B2 (en) 2006-08-08

Similar Documents

Publication Publication Date Title
TW201218316A (en) Method for processing semiconductor structure and device based on the same
CN101593691B (zh) 沟槽的刻蚀方法
CN105336670B (zh) 半导体结构及其形成方法
JPH10510953A (ja) 製造に適した、低誘電性、低配線抵抗かつ高性能ｉｃを達成するための新規なプロセス技術
CN104124205B (zh) 一种rdl布线层的制备方法
TW495855B (en) Fine pattern formation method
KR100598259B1 (ko) 반도체의 하이브리드 레이어 배선 형성방법
Shen et al. Copper seed layer repair using an electroplating process for through silicon via metallization
CN108470714A (zh) 双大马士革工艺方法
JP2003183874A (ja) 銅薄膜の電解メッキ液
JP2005310807A (ja) 半導体装置及びその製造方法
JP2008065284A5 (ko)
JP2008503073A5 (ko)
US7306962B2 (en) Electroformed metallization
TW575913B (en) Replacement deposition method of conductive wire molding
KR100190376B1 (ko) 반도체 소자의 금속배선 형성방법
KR20040055459A (ko) 반도체소자의 비트라인 형성방법
KR100673648B1 (ko) 텅스텐 플러그와 구리배선간의 접촉저항을 감소시키는 방법
JPH05109714A (ja) 半導体装置の製造方法
KR100853798B1 (ko) 반도체 소자의 금속배선 형성방법
TWI669994B (zh) Method for manufacturing miniaturized circuit and its products
CN106298635A (zh) 半导体器件的制造方法
KR20060077429A (ko) 구리 다마신 형성 방법
KR100226762B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100842489B1 (ko) 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20030731

PA0201 Request for examination
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20050203

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20050718

Patent event code: PE09021S01D

AMND Amendment
E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20060116

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20050718

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I

J201 Request for trial against refusal decision
PJ0201 Trial against decision of rejection

Patent event date: 20060216

Comment text: Request for Trial against Decision on Refusal

Patent event code: PJ02012R01D

Patent event date: 20060116

Comment text: Decision to Refuse Application

Patent event code: PJ02011S01I

Appeal kind category: Appeal against decision to decline refusal

Decision date: 20060425

Appeal identifier: 2006101001407

Request date: 20060216

AMND Amendment
PB0901 Examination by re-examination before a trial

Comment text: Amendment to Specification, etc.

Patent event date: 20060317

Patent event code: PB09011R02I

Comment text: Request for Trial against Decision on Refusal

Patent event date: 20060216

Patent event code: PB09011R01I

Comment text: Amendment to Specification, etc.

Patent event date: 20050914

Patent event code: PB09011R02I

B701 Decision to grant
PB0701 Decision of registration after re-examination before a trial

Patent event date: 20060425

Comment text: Decision to Grant Registration

Patent event code: PB07012S01D

Patent event date: 20060405

Comment text: Transfer of Trial File for Re-examination before a Trial

Patent event code: PB07011S01I

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20060630

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20060627

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20090616

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20100518

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20110520

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20120521

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20140509