[go: up one dir, main page]

CN105336670B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN105336670B
CN105336670B CN201410334110.1A CN201410334110A CN105336670B CN 105336670 B CN105336670 B CN 105336670B CN 201410334110 A CN201410334110 A CN 201410334110A CN 105336670 B CN105336670 B CN 105336670B
Authority
CN
China
Prior art keywords
layer
semiconductor structure
amorphous silicon
barrier layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410334110.1A
Other languages
English (en)
Other versions
CN105336670A (zh
Inventor
何作鹏
赵洪波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410334110.1A priority Critical patent/CN105336670B/zh
Priority to US14/722,153 priority patent/US9607895B2/en
Publication of CN105336670A publication Critical patent/CN105336670A/zh
Application granted granted Critical
Publication of CN105336670B publication Critical patent/CN105336670B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

一种半导体结构及其形成方法，其中半导体结构的形成方法包括：提供衬底，所述衬底内形成有通孔；在所述通孔底部和侧壁表面形成非晶硅层；在所述非晶硅层表面形成阻挡层，且所述阻挡层择优取向晶面(111)；在所述阻挡层表面形成金属层，所述金属层填充满所述通孔，且所述金属层择优取向晶面(111)。本发明在硅通孔底部和侧壁表面形成非晶硅层后，在非晶硅层表面形成择优取向晶面(111)的阻挡层以及金属层，提高金属层的抗电迁移能力，降低金属层的电阻，提高半导体结构的抗电迁移能力，降低半导体结构的RC延迟效应，从而改善半导体结构的电学性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制作领域技术，特别涉及半导体结构及其形成方法。
背景技术
随着半导体制作技术的飞速发展，为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸(CD：Critical Dimension)越小。
三维集成电路(IC：Integrated Circuit)是利用先进的芯片堆叠技术制备而成，其是将具不同功能的芯片堆叠成具有三维结构的集成电路。相较于二维结构的集成电路，三维集成电路的堆叠技术不仅可使三维集成电路信号传递路径缩短，还可以使三维集成电路的运行速度加快；简言之，三维集成电路的堆叠技术具有以下优点：满足半导体器件更高性能、更小尺寸、更低功耗以及更多功能的需求。
硅通孔技术(TSV：Trough Silicon Via)是新一代实现三维集成电路互连的技术，是目前热门的关键技术之一。TSV技术使得集成电路中芯片间的信号传递路径更短，因此三维集成电路的运行速度更快，且不存在堆叠芯片数目的限制。
与传统集成电路封装键合的叠加技术不同，TSV技术能够使芯片在三维方向堆叠的密度最大，外形尺寸最小，大大改善芯片速度和低功耗的性能，因此，TSV技术也被称为三维(3D)TSV技术。TSV技术的主要优势为：具有最小的尺寸和重量，将不同种类的技术集成到单个封装中，用短的垂直互连代替长的二维(2D)互连，降低寄生效应和功耗等。
然而，现有采用TSV技术形成的半导体结构的电学性能有待提高。
发明内容
本发明解决的问题是提高半导体结构中金属层的质量，从而提高半导体结构的电学性能和可靠性。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底内形成有通孔；在所述通孔底部和侧壁表面形成非晶硅层；在所述非晶硅层表面形成阻挡层，且所述阻挡层择优取向晶面(111)；在所述阻挡层表面形成金属层，所述金属层填充满所述通孔，且所述金属层择优取向晶面(111)。
可选的，所述阻挡层的材料为TiN、TaN或Ta。
可选的，采用化学气相沉积工艺形成所述阻挡层。
可选的，所述阻挡层的材料为TiN时，所述化学气相沉积工艺的工艺参数为：反应气体包括钛源气体、氮源气体以及H2，其中，钛源气体为TiCl4，氮源气体为N2，钛源气体流量为20sccm至200sccm，氮源气体流量为20sccm至200sccm，H2流量为10sccm至100sccm，反应腔室压强为1托至20托，反应腔室温度为750度至1000度。
可选的，所述阻挡层的厚度为100埃至1000埃。
可选的，采用化学气相沉积工艺形成所述非晶硅层。
可选的，所述化学气相沉积工艺的工艺参数为：反应气体包括硅源气体，所述硅源气体为SiH4，硅源气体流量为20sccm至50sccm，反应腔室压强为20托至50托，反应腔室温度为400度至500度。
可选的，所述非晶硅层的厚度为100埃至500埃。
可选的，所述金属层包括位于阻挡层表面的籽晶层、以及位于籽晶层表面的金属体层，且所述金属体层填充满所述通孔。
可选的，所述金属层的材料为Cu。
可选的，在形成所述非晶硅层之前，还包括步骤：在所述通孔底部和侧壁表面形成氧化层。
可选的，采用热氧化工艺，在所述通孔的底部和侧壁表面形成氧化层。
可选的，所述非晶硅层表面的悬挂键数量大于氧化层表面的悬挂键数量。
可选的，所述衬底表面还形成有层间介质层，且通孔贯穿所述层间介质层。
可选的，还包括步骤：减薄所述衬底，直至暴露出金属层底部表面。
本发明还提供一种半导体结构，包括：衬底，位于所述衬底内的通孔；位于所述通孔侧壁表面的非晶硅层；位于所述非晶硅层表面的阻挡层，且所述阻挡层择优取向晶面(111)；位于所述阻挡层表面且填充满通孔的金属层，且所述金属层择优取向晶面(111)。
可选的，所述阻挡层的材料为TiN、Ta或TaN。
可选的，所述通孔贯穿所述衬底。
可选的，在所述通孔侧壁和非晶硅层之间还形成有氧化层。
可选的，所述通孔底部位于衬底内，且氧化层还覆盖于所述通孔底部表面。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例中，在形成阻挡层之前首先形成非晶硅层，受到非晶硅层表面具有较多悬挂键因素的影响，非晶硅层表面化学活性较高，在所述非晶硅层表面形成的阻挡层择优取向晶面(111)；在所述择优取向晶面(111)的阻挡层表面形成金属层时，所述金属层也为择优取向晶面(111)。由于阻挡层择优取向晶面(111)，则形成的阻挡层的电阻较低，有利于减小半导体结构的整体电阻；并且，由于具有(111)晶面的晶粒的抗电迁移能力比具有(200)晶面的晶粒的抗电迁移能力强的多，且具有(111)晶面的晶粒的电阻率比具有(200)晶面的晶粒的电阻率更低，因此本发明实施例形成金属层的电阻得到降低，且金属层的抗电迁移能力更强，使得形成的半导体结构的抗电迁移能力以及RC延迟效应均得到有效改善，优化半导体结构的电学性能。
进一步，在形成所述非晶硅层之前，采用热氧化工艺，在通孔底部和侧壁表面形成氧化层，所述氧化层能够修复刻蚀形成通孔带来的刻蚀损伤，为形成非晶硅层提供良好的界面基础；所述氧化层还可以提高非晶硅层与通孔侧壁和侧壁之间的粘附性，进一步优化半导体结构的电学性能。
进一步，本发明实施例中金属层包括籽晶层以及金属体层，由于籽晶层择优取向晶面(111)，有利于提高在籽晶层表面形成金属体层工艺的浸润性，提高形成的金属体层的质量，防止由于浸润性差而造成金属体层内出现孔洞的问题，提高形成的半导体结构的电学性能。
进一步，本发明实施例采用化学气相沉积工艺形成所述阻挡层，提高阻挡层的台阶覆盖性(即，通孔底部和侧壁表面均可形成较高质量的阻挡层)，使得阻挡层阻挡金属层中的Cu扩散的能力得到提高，进一步提高形成的半导体结构的电学性能以及可靠性。
更进一步，本发明实施例采用TiN作为阻挡层的材料，使得阻挡层具有良好的台阶覆盖性，并且降低半导体结构的生产成本。
本发明实施例还提供一种结构性能优越的半导体结构，包括：衬底，位于衬底内的通孔；位于通孔侧壁表面的非晶硅层；位于非晶硅层表面的阻挡层，且所述阻挡层择优取向晶面(111)；位于所述阻挡层表面且填充满通孔的金属层，且所述金属层择优取向晶面(111)。由于金属层择优取向晶面(111)，使得金属层的电阻率较低，且金属层的抗电迁移能力更强，并且阻挡层择优取向晶面(111)，使得阻挡层的电阻率更低，因此本发明实施例提供的半导体结构的抗电迁移能力更高，且RC延迟效应得到有效改善，半导体结构的电学性能得到提高。
进一步，本发明实施例在通孔侧壁和非晶硅层之间还形成有氧化层，所述氧化层提高通孔和非晶硅层之间的粘附性，进一步优化半导体结构的电学性能。
附图说明
图1为一实施例半导体结构的剖面结构示意图；
图2至图10为本发明另一实施例半导体结构形成过程的剖面结构示意图；
图11为本发明另一实施例形成的金属层的XRD图谱示意图。
具体实施方式
由背景技术可知，现有技术形成的半导体结构的电性能较差。
针对半导体结构的形成方法进行研究，半导体结构的形成方法包括以下步骤，请参考图1，图1为半导体结构的剖面结构示意图，提供具有通孔的衬底100；在所述通孔底部和侧壁表面、衬底100顶部表面形成氧化层101；在所述氧化层101表面形成阻挡层102；在所述阻挡层102表面形成籽晶层103；在所述籽晶层103表面形成金属体层104，且所述金属体层104填充满所述通孔。
由于Cu具有比Al更小的电阻率、更高的熔点以及更低的热膨胀系数，因此通常采用Cu作为金属体层104的材料。然而，半导体结构的电学性能仍然有待提高，例如，半导体结构中的RC延迟效应以及电迁移问题较为严重。
经研究发现，对于金属Cu而言，由于Cu的(111)晶面的原子密度更大，(111)晶面比(200)晶面的原子结构致密性更高，使得(111)晶面的抗电迁移能力比(200)晶面的抗电迁移能力高得多(具体的，(111)晶面的抗电迁移能力是(200)晶面抗电迁移能力的4倍)，且(111)晶面形成的晶粒的电阻系数比(200)晶面形成的晶粒的电阻系数小。若籽晶层103以及金属体层104的晶面以(111)晶面为主，即籽晶层103以及金属体层104择优取向(111)晶面，则有利于提高籽晶层103以及金属体层104的质量，降低籽晶层103以及金属体层104的电阻率，改善半导体结构的RC延迟效应，提高半导体结构的抗电迁移能力。
具体的，择优取向指的是：在一般多晶体中，每个晶粒有不同于邻晶的结晶学取向，从整体看，所有晶粒的晶面取向是任意的；某些情况下，多晶聚集体中各晶粒的取向不是在空间均匀分布，而是相对集中在某些晶面方向的现象，就称为择优取向。
对采用上述方法形成的半导体结构进行XRD(X-ray diffraction)分析，从XRD图谱中发现，籽晶层103以及金属体层104在(111)晶面以及(200)晶面均具有衍射峰，且(200)晶面衍射峰强度比(111)晶面的衍射峰强度大得多，由此可知，采用上述方法形成的半导体结构中，籽晶层103以及金属体层104并非以(111)晶面为主，且(200)晶面比(111)晶面的数量多，这是导致半导体结构电性能差的一个主要原因。
同时，由于籽晶层103晶面随机取向，籽晶层103晶面(200)比晶面(111)数量多，导致在籽晶层103表面进行电镀工艺的浸润性差，导致在籽晶层103表面形成的金属体层104中容易出现孔洞105，所述孔洞105也是导致半导体结构点性能差的另一个主要原因。
进一步研究发现，导致籽晶层103以及金属体层104中难以以(111)晶面取向为主的原因如下：
氧化层101材料通常为氧化硅，氧化层101表面为相对较为稳定的Si-O键，且氧化层101为多晶相结构，因此氧化层101表面化学活性较稳定，氧化层101表面难以为形成阻挡层102提供额外的能量。若在氧化层101表面沉积阻挡层102的工艺本身提供的能量较低，则提供给沿氧化层101表面晶核生长的能量较低；且由于晶核生长成(200)晶面所需的能量比晶核生长成(111)晶面所需的能量低，因此沉积阻挡层102的工艺提供的能量难以到达晶核生长成(111)晶面所需的能量，导致阻挡层102中(200)晶面的数量比(111)晶面的数量更多，阻挡层102的晶面为随机取向的。
相较于择优取向的阻挡层而言，随机取向的阻挡层的抗腐蚀能力更低且电阻率更高；并且，由于阻挡层102的晶面随机取向，会影响在阻挡层102表面形成的籽晶层103的晶面取向，具体的，籽晶层103的Cu在(200)晶面的取向远多于在(111)晶面的取向；进而导致在所述籽晶层103表面形成的金属体层104的Cu也具有相同的晶面取向，即金属体层104的Cu在(200)晶面的取向远多于在(111)晶面的取向。
特别的，当采用化学气相沉积工艺形成阻挡层102时，由于化学气相沉积工艺中的反应能量主要由热源加热(例如，增加反应腔室温度)获得的，物理气相沉积工艺的反应能量主要由离子体粒子(电子、离子与中性粒子)、电子束能量或激光束提供的；一般的，相对于物理气相沉积工艺而言，化学气相沉积工艺提供的反应能量比物理气相沉积工艺提供的反应能量小的多，因此，当采用化学气相沉积工艺形成阻挡层102时，阻挡层102晶面随机取向的现象更为严重，进而造成籽晶层103以及金属体层104晶面随机取向问题更严重。
为此，本发明提供一种半导体结构的形成方法，在通孔底部和侧壁的氧化层表面形成非晶硅层，在非晶硅层表面形成阻挡层，且阻挡层择优取向晶面(111)，在所述阻挡层表面形成金属层时，所述金属层择优取向晶面(111)。本发明由于阻挡层择优取向晶面(111)，使得阻挡层的抗腐蚀能力得到提高，且阻挡层材料的电阻率下降，从而降低了半导体结构的整体电阻，改善RC延迟效应；并且由于阻挡层择优取向晶面(111)，在所述阻挡层表面形成的金属层也将择优取向晶面(111)，减少金属层中(200)晶面出现的概率，有利于降低金属层材料的电阻率，提高形成的金属层的抗电迁移能力，改善半导体结构的RC延迟效应以及抗电迁移能力，优化半导体结构的电学性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图11为本发明另一实施例提供的互连结构形成过程的剖面结构示意图。
请参考图2，提供衬底200。
所述衬底200的材料为硅、锗、锗化硅或砷化镓。本实施例中，所述衬底200的材料为硅，后续在衬底200内形成的通孔为硅通孔。
所述衬底200还可以形成有半导体器件，例如，MOS晶体管、鳍式场效应晶体管、电阻或电容。
所述衬底200具有正面和与所述正面相对的背面，其中，后续形成有图形化的掩膜层的面为衬底200的正面，待减薄的面为衬底200的背面。所述衬底200的正面还可以形成有层间介质层(未图示)。
请继续参考图2，在所述衬底200表面形成图形化的掩膜层202，所述图形化的掩膜层202具有开口203，且所述开口203暴露出衬底200表面。
所述开口203的位置和大小定义出后续形成的通孔的位置和大小。所述图形化的掩膜层202的材料为氧化硅、氮化硅、氮氧化硅或金属，所述图形化的掩膜层202为单层结构或叠层结构。
本实施例中，所述图形化的掩膜层202为单层结构，图形化的掩膜层202的材料为氮化硅。
作为一个具体实施例，形成图形化的掩膜层202的工艺步骤包括：在所述衬底200表面形成初始掩膜层；在所述初始掩膜层表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述初始掩膜层，形成具有开口203的图形化的掩膜层202；去除所述图形化的光刻胶层。
请参考图3，以所述图形化的掩膜层202(请参考图2)为掩膜，沿开口203(请参考图2)刻蚀去除部分厚度的衬底200形成通孔204；去除所述图形化的掩膜层202。
本实施例中，采用交替进行的刻蚀步骤和聚合物沉积步骤，对衬底200进行刻蚀。
所述聚合物沉积步骤在通孔204侧壁形成聚合物层(钝化层)，使得在刻蚀步骤中，刻蚀工艺对垂直方向的刻蚀速度远远大于对通孔204侧壁的刻蚀速度，保护通孔204侧壁不被刻蚀工艺损伤，从而改善通孔204侧壁粗糙度。
作为一个实施例，所述刻蚀步骤采用的工艺为反应离子刻蚀，所述反应离子刻蚀的工艺参数为：刻蚀气体包括S6F8、NF3或SF6中的一种或几种，刻蚀气体还包括O2，其中，S6F8、NF3或SF6的流量之和为200sccm至500sccm，O2流量为100sccm至200sccm，反应腔室压强为200毫托至600毫托，射频功率为1000瓦至2500瓦。所述聚合物沉积步骤的工艺参数为：反应气体包括C4H8和O2，C4H8的流量为300sccm至600sccm，O2流量为100sccm至200sccm，反应腔室压强为300毫托至450毫托。
本实施例中，所述刻蚀步骤时间为5秒至15秒，所述刻蚀步骤时间大于聚合物沉积步骤时间的5倍，有利于缩短形成通孔204的工艺时间，减小半导体结构的生产周期。
所述刻蚀步骤和聚合物沉积步骤交替进行，直至形成的通孔204深度满足要求。
本实施例中，衬底200的材料为硅，则形成的通孔204可称为硅通孔。
采用湿法刻蚀工艺去除所述图形化的掩膜层202。作为一个实施例，所述湿法刻蚀的刻蚀液体为热磷酸溶液，其中，溶液温度为120度至200度，溶液中磷酸的质量百分比为70％至85％。
在其他实施例中，所述衬底表面形成有层间介质层时，通孔贯穿所述层间介质层。
请参考图4，在所述通孔204顶部和侧壁、以及衬底200表面形成氧化层205。
经历刻蚀工艺形成通孔204后，通孔204侧壁以及底部会受到刻蚀损伤，若后续直接在通孔204底部和侧壁形成非晶硅层，由于通孔204界面性能差，则形成的非晶硅层与沟槽侧壁和底部之间的粘附性较差，不利于形成高质量的半导体结构。
为此，本实施例在形成非晶硅层之前，在通孔204顶部和侧壁、以及衬底200表面形成氧化层205，为后续形成非晶硅层提供良好的界面基础，提高非晶硅层与通孔204底部和侧壁之间的粘附性。
采用热氧化工艺形成所述氧化层205。作为一个具体实施例，所述热氧化工艺为炉管热氧化工艺，所述炉管热氧化工艺的工艺参数为：反应气体为O2，O2流量为20sccm至200sccm，反应腔室温度为600度至850度。
本实施例中，所述氧化层205的材料为氧化硅，所述氧化层205的厚度为10埃至20埃。
请参考图5，在所述氧化层205表面形成非晶硅层206。
所述非晶硅层206的材料为非晶硅。非晶硅层206中的原子分布为短程有序的，且非晶硅层206中产生了许多缺陷，所述缺陷为大量的悬挂键(即，未饱和的键)和空洞等；由于氧化层205的材料为氧化硅，氧化层205以Si-O键为主要化学键结构，且Si-O键具有较高的键解离能，使得Si-O键具有优异的高温稳定性；因此所述非晶硅层206表面的悬挂键数量大于氧化层205表面的悬挂键数量。
由于非晶硅层206表面具有数量较多的悬挂键，悬挂键具有很高的能量，为不稳定结构，因此非晶硅层206表面具有较高的化学活性；后续在非晶硅层206表面沉积阻挡层时，由于非晶硅层206表面具有较高的化学活性，有利于阻挡层择优取向晶面(111)，进而使得后续形成的金属层择优取向晶面(111)，提高半导体结构的电学性能。
若后续直接在氧化层205表面形成阻挡层，由于氧化层205表面的化学活性较低，容易造成在氧化层205表面形成的阻挡层晶面随机取向。
采用化学气相沉积、物理气相沉积或原子层沉积工艺形成所述非晶硅层206。
作为一个实施例，采用化学气相沉积工艺形成所述非晶硅层206，所述化学气相沉积工艺的工艺参数为：反应气体包括硅源气体，硅源气体为SiH4，硅源气体流量为20sccm至50sccm，反应腔室压强为20托至50托，反应腔室温度为400度至500度。
由于非晶硅层206的材料为不导电材料，若非晶硅层206的厚度过厚，容易造成半导体结构的电阻更大；由于通孔204具有较高的纵宽比，若非晶硅层206的厚度过薄，则难以形成完全覆盖在氧化层205表面的非晶硅层206，造成氧化层205表面某些位置未形成有非晶硅层206。
综合上述因素考虑，本实施例中所述非晶硅层206的厚度为100埃至500埃。
在其他实施例中，在通孔底部和侧壁表面未形成有氧化层时，则直接在通孔底部和侧壁表面形成非晶硅层。
请参考图6，在所述非晶硅层206表面形成阻挡层207，且所述阻挡层207择优取向晶面(111)。
然而，由于Cu属于重金属材料，在高温或加电场的情况下，Cu可以在Si以及SiO2中快速的扩散，因此，在形成金属层之前，需要在金属层与衬底200之间形成阻挡层207，所述阻挡层207既阻挡Cu向衬底200中扩散，又可以提高衬底200与金属层之间的粘附性。
所述阻挡层207的材料为Ta、TaN或TiN。
随着半导体结构向小型化微型化方向发展，通孔204的高宽比越来越大，要求阻挡层207具有良好的台阶覆盖性(step coverage)，即位于通孔204底部和侧壁均形成有性能良好的阻挡层207。为了获得更高的台阶覆盖性，且降低生产工艺成本，本实施例中阻挡层207的材料为TiN。
采用物理气相沉积或化学气相沉积工艺形成所述阻挡层207。与物理气相沉积工艺相比，化学气相沉积工艺形成的阻挡层207的台阶覆盖能力更强，使得通孔204底部和侧壁均形成质量较高的阻挡层207，提高阻挡层207阻挡后续形成金属层中Cu的扩散，且化学气相沉积工艺成本更加低廉，降低半导体生产成本，为此，本实施例采用化学气相沉积工艺形成所述阻挡层207。
作为一个具体实施例，采用化学气相沉积工艺形成所述阻挡层207的工艺参数为：所述阻挡层的材料为TiN时，所述化学气相沉积工艺的工艺参数为：反应气体包括钛源气体、氮源气体以及H2，其中，钛源气体为TiCl4，氮源气体为N2，钛源气体流量为20sccm至200sccm，氮源气体流量为20sccm至200sccm，H2流量为10sccm至100sccm，反应腔室压强为1托至20托，反应腔室温度为750度至1000度。
所述阻挡层207的厚度为100埃至1000埃。
由于阻挡层207在非晶硅层206表面形成，非晶硅层206中具有大量的不稳定的Si-Si键，在外界环境(例如，高温)影响下，所述不稳定的Si-Si键断裂形成悬挂键，因此所述非晶硅层206表面具有大量的悬挂键，使得非晶硅层206表面的化学活性很高。当在非晶硅层206表面生长晶核时，悬挂键与晶核中的原子结合后释放较高的能量，所述释放的能量进一步参与到晶核的生长中。因此本实施例中，在化学气相沉积工艺中的阻挡层207生长初期(即，晶核形成阶段)，外界提供的反应能量不仅包括高温提供的能量，还包括悬挂键释放的能量，因此在晶核形成阶段即具有较高的反应能量；所述较高的反应能量为晶核生长成晶面为(111)的晶粒提供能量基础，晶核较易生长为择优取向晶面(111)的晶粒，所述晶粒长大后形成的阻挡层207也将择优取向晶面(111)。
若直至在氧化层表面形成阻挡层，由于氧化层表面大多为稳定的Si-O键使得氧化层表面的化学活性低，因此阻挡层生长初期中，外界提供的反应能量仅包括高温提供的能量；而晶核生长为晶面(111)的晶粒所需的反应能量比生长为晶面(200)的晶粒所需的反应能量更高，因此若直接在氧化层表面形成阻挡层，则所述阻挡层具有随机取向的晶面，不利于提高形成的阻挡层的质量，且后续在具有随机取向晶面的阻挡层表面形成的金属层也将具有随机取向晶面，不利于提高半导体结构的电学性能。
本实施例中，形成的阻挡层207择优取向晶面(111)，因此阻挡层207的抗腐蚀能力得到提高，并且所述阻挡层207材料的电阻率减小了，从而减小半导体结构的整体电阻，降低RC延迟效应。
请参考图7，在所述阻挡层207表面形成籽晶层208，且所述籽晶层208择优取向晶面(111)。
所述籽晶层208作为后续金属体层形成的电镀工艺中的导电层(电镀工艺中的阴极)，为后续形成金属体层作准备；所述籽晶层208也可以为后续形成金属体层提供良好的界面态，有助于形成与籽晶层208紧密粘结的金属体层，改善半导体结构的电迁移问题。
本实施例中，由于阻挡层207择优取向晶面(111)，受到阻挡层207表面性质的影响，在阻挡层207表面形成的籽晶层208也为择优取向晶面(111)，为后续形成择优取向晶面(111)的金属体层提供基础。并且，择优取向晶面(111)的籽晶层208材料的电阻率也更低。
所述籽晶层208可以为单层结构，也可以为由晶粒直径不同的小晶粒层和大晶粒层构成的多层结构。选用多层结构时，小晶粒层在大晶粒层之下，可以提高籽晶层208与阻挡层207之间的粘附性。
所述籽晶层208的形成工艺为物理气相沉积或化学气相沉积。
本实施例中，所述籽晶层208的形成工艺为化学气相沉积，与所述阻挡层207在同一个化学气相沉积设备内完成，所述籽晶层208的厚度为10埃至50埃。
请参考图8，在所述籽晶层208表面形成金属体层209，且所述金属体层209填充满所述通孔204(请参考图7)。
所述金属体层209的材料为Cu，所述金属体层209的形成工艺为物理气相沉积或电镀法。
本实施例中，采用电镀法形成所述金属体层209。将所述衬底200转移至电镀反应池中，电镀形成金属体层209。在电镀的过程中，金属铜填充满所述沟槽，另外部分金属铜溢出沟槽覆盖在所述籽晶层208表面，形成块铜。
所述电镀反应池中有电镀溶液、金属铜阳极和电源正负极。所述电镀溶液主要由硫酸铜、硫酸和水组成，所述电镀溶液中还包含有催化剂、抑制剂、调整剂等多种添加剂。
所述电镀的过程为：所述籽晶层208连接电源的负极，所述金属铜阳极连接电源的正极，位于所述金属铜阳极上的铜原子发生氧化反应形成金属铜离子，位于所述籽晶层208表面附近的金属铜离子发生还原反应，生成的铜原子沉积在所述籽晶层208表面形成金属体层209。
铜原子沉积在籽晶层208表面后，经历沿籽晶层208的晶面形成晶核、晶核长成晶粒、以及晶粒长大的微观过程后，形成金属体层209。由于本实施例形成的籽晶层208择优取向晶面(111)，因此沿晶面(111)生长的晶核更多，进而使得形成的金属体层209择优取向晶面(111)。
由于晶面(111)具有较大的原子密度，择优取向晶面(111)的金属体层209的质量较高，所述金属体层209的电阻率较低，有利于提高半导体结构的电学性能，降低半导体结构的RC延迟效应。并且，由于晶面(111)的抗电迁移能力为晶面(200)的抗电迁移能力的4倍，因此本实施例中形成的金属体层209的抗电迁移能力更强，且金属体层209的电阻率更低，有利于改善半导体结构的电迁移问题以及RC延迟效应。
同时，由于籽晶层208择优取向晶面(111)，晶面(111)的浸润性比晶面(200)的浸润性好，因此在所述籽晶层208表面进行电镀工艺时，电镀工艺在籽晶层208表面具有较高的浸润性，从而提高在籽晶层208表面形成的金属体层209的质量，提高金属体层209的致密性，防止在金属体层209内出现孔洞，进一步提高半导体结构的电学性能和可靠性。
本实施例以金属层为多层结构为例做示范性说明，所述金属层包括：位于沟槽底部和侧壁的籽晶层208、以及位于籽晶层208表面且填充满沟槽的金属体层209。在其他实施例中，金属层也可以为单层结构，所述金属层包括填充满所述沟槽的金属体层。
请参考图9，去除高于衬底200表面的氧化层205、非晶硅层206、阻挡层207、籽晶层208以及金属体层209。
作为一个具体实施例，采用化学机械抛光工艺，去除所述高于衬底200表面的氧化层205、非晶硅层206、阻挡层207、籽晶层208以及金属体层209，直至氧化层205、非晶硅层206、阻挡层207、籽晶层208以及金属体层209顶部表面与衬底200表面齐平。
请参考图10，减薄所述衬底200，直至暴露出金属层底部表面。
本实施例中，减薄所述衬底200的方法为：对衬底200背面进行第一研磨减薄，直至暴露出氧化层205底部表面；继续进行第二研磨减薄，直至暴露出非晶硅层206底部表面；继续进行第三研磨减薄，直至暴露出阻挡层207底部表面；继续进行第四研磨减薄，直至暴露出籽晶层208底部表面；继续进行第四研磨减薄，直至暴露出金属体层209底部表面。其中，底部表面指的是：与通孔204(请参考图9)底部距离最近的面。
通过改变第一研磨减薄、第二研磨减薄、第三研磨减薄和第四研磨减薄的研磨剂，可以有效的改善研磨速率，防止过渡研磨造成半导体结构失效。
图11为本实施例形成的金属层(籽晶层208以及金属体层209)的XRD图谱示意图，其中，横坐标X轴为x射线的2倍入射角(即，2Theta)，单位为度，纵坐标Y轴为衍射后的强度(即，intensity)，对形成的金属层的4个不同区域分别进行XRD分析，获得的如图11所示的XRD图谱示意图，从而XRD图谱示意图中发现，金属层在43度左右具有峰值，43度左右峰值对应晶面(111)，说明本实施例形成的金属层择优取向晶面(111)。
本发明提供的半导体结构的形成方法的技术方案具有以下优点：
首先，在形成阻挡层之前先形成非晶硅层，由于非晶硅层表面具有大量的悬挂键，当在所述非晶硅层表面形成阻挡层时，在阻挡层形成初期(即晶核生长阶段)，悬挂键与晶核中的原子结合后释放出较大能量，所述释放出的能量参与到晶核生长中，为晶核生长为(111)晶面的晶粒提供能量基础，因此在所述非晶硅层表面形成的阻挡层将择优取向晶面(111)，进而使得在阻挡层表面形成的金属层择优取向晶面(111)。由于具有(111)晶面的晶粒的抗电迁移能力比具有(200)晶面的晶粒的抗电迁移能力强的多，且具有(111)晶面的晶粒的电阻率比具有(200)晶面的晶粒的电阻率更低，因此本发明实施例形成金属层的电阻得到降低，且金属层的抗电迁移能力更强，使得形成的半导体结构的抗电迁移能力以及RC延迟效应均得到有效改善，优化半导体结构的电学性能。
其次，在形成所述非晶硅层之前，采用热氧化工艺，在通孔底部和侧壁表面形成氧化层，所述氧化层能够修复刻蚀形成通孔带来的刻蚀损伤，为形成非晶硅层提供良好的界面基础；所述氧化层还可以提高非晶硅层与通孔侧壁和侧壁之间的粘附性，进一步优化半导体结构的电学性能。
相应的，本实施例还提供一种半导体结构，请参考图9，所述半导体结构包括：
衬底200，位于所述衬底200内的通孔；
位于所述通孔侧壁表面的非晶硅层206；
位于所述非晶硅层206表面的阻挡层207，且所述阻挡层207择优取向晶面(111)；
位于所述阻挡层207表面且填充满通孔的金属层，且所述金属层择优取向晶面(111)。
具体的，所述衬底200为硅衬底、锗衬底、锗化硅衬底或砷化镓衬底；所述衬底200内还可以形成有半导体器件，例如，MOS晶体管、鳍式场效应管、电阻或电容。所述衬底200表面还可以形成有层间介质层，且通孔贯穿所述层间介质层。
本实施例中所述衬底200为硅衬底。
为了提高非晶硅层206与通孔之间的粘附性，本实施例中，所述通孔侧壁和非晶硅层206之间还形成有氧化层205。
本实施例中，如图9所示，所述通孔底部位于衬底200内，且氧化层205还覆盖于所述通孔底部表面。所述氧化层205的材料为氧化硅，所述氧化层205的厚度为10埃至20埃。
由于所述非晶硅层206择优取向晶面(111)，晶面(111)具有较大的原子密度，因此所述非晶硅层206的致密度高，且非晶硅层206的抗腐蚀能力强，非晶硅层206材料的电阻率低，有利于改善半导体结构的RC延迟效应。
所述非晶硅层206和阻挡层207阻挡金属层中Cu原子扩散至不期望区域，且所述非晶硅层206和阻挡层207还可以提高金属层与衬底200之间的粘附性。
所述非晶硅层206的厚度为100埃至500埃；所述阻挡层207的材料为TiN、Ta或TaN，所述阻挡层207的厚度为100埃至1000埃。
所述金属层为单层结构或底层结构，本实施例中，所述金属层为叠层结构，所述金属层包括：位于阻挡层207表面的籽晶层208；位于籽晶层208表面且填充满通孔的金属体层209。
所述籽晶层208的厚度为10埃至50埃。
所述籽晶层208以及金属层体层209的材料为Cu，且籽晶层208以及金属体层209均择优取向晶面(111)，使得籽晶层208以及金属体层209的性能较佳，籽晶层208以及金属体层209材料的电阻率较低，且籽晶层208以及金属体层209的抗电迁移能力较高，有利于减小半导体结构的整体电阻，改善半导体结构的RC延迟效应以及电迁移问题。
所述金属层为单层结构时，所述金属层包括：位于阻挡层表面且填充满通孔的金属体层。
在本发明其他实施例中，如图10所示，所述通孔贯穿衬底200，衬底200具有正面和与所述正面相对的背面，则氧化层205顶部表面与衬底200正面齐平，氧化层205底部表面与衬底200背面齐平；非晶硅层206顶部表面与衬底200正面齐平，非晶硅层206底部表面与衬底200背面齐平；阻挡层207顶部表面与衬底200正面齐平；阻挡层207底部表面与衬底200背面齐平；籽晶层208顶部表面与衬底200正面齐平，籽晶层208底部表面与衬底200背面齐平；金属体层209顶部表面与衬底200正面齐平，金属体层209底部表面与衬底200背面齐平。
本发明提供的半导体结构的技术方案具有以下优点：
首先，由于金属层择优取向晶面(111)，使得金属层的电阻率较低，且金属层的抗电迁移能力更强，并且阻挡层择优取向晶面(111)，使得阻挡层的电阻率更低，因此本发明实施例提供的半导体结构的抗电迁移能力更高，且RC延迟效应得到有效改善，半导体结构的电学性能得到提高。
其次，在通孔侧壁和非晶硅层之间还形成有氧化层，所述氧化层提高通孔和非晶硅层之间的粘附性，进一步优化半导体结构的电学性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底内形成有通孔；
在所述通孔底部和侧壁表面形成非晶硅层；
在所述非晶硅层表面形成阻挡层，且所述阻挡层择优取向晶面(111)；
在所述阻挡层表面形成金属层，所述金属层填充满所述通孔，且所述金属层择优取向晶面(111)。
2.如权利要求1所述半导体结构的形成方法，其特征在于，所述阻挡层的材料为TiN、TaN或Ta。
3.如权利要求2所述半导体结构的形成方法，其特征在于，采用化学气相沉积工艺形成所述阻挡层。
4.如权利要求3所述半导体结构的形成方法，其特征在于，所述阻挡层的材料为TiN时，所述化学气相沉积工艺的工艺参数为：反应气体包括钛源气体、氮源气体以及H2，其中，钛源气体为TiCl4，氮源气体为N2，钛源气体流量为20sccm至200sccm，氮源气体流量为20sccm至200sccm，H2流量为10sccm至100sccm，反应腔室压强为1托至20托，反应腔室温度为750度至1000度。
5.如权利要求1所述半导体结构的形成方法，其特征在于，所述阻挡层的厚度为100埃至1000埃。
6.如权利要求1所述半导体结构的形成方法，其特征在于，采用化学气相沉积工艺形成所述非晶硅层。
7.如权利要求6所述半导体结构的形成方法，其特征在于，所述化学气相沉积工艺的工艺参数为：反应气体包括硅源气体，所述硅源气体为SiH4，硅源气体流量为20sccm至50sccm，反应腔室压强为20托至50托，反应腔室温度为400度至500度。
8.如权利要求1所述半导体结构的形成方法，其特征在于，所述非晶硅层的厚度为100埃至500埃。
9.如权利要求1所述半导体结构的形成方法，其特征在于，所述金属层包括位于阻挡层表面的籽晶层、以及位于籽晶层表面的金属体层，且所述金属体层填充满所述通孔。
10.如权利要求9所述半导体结构的形成方法，其特征在于，所述金属层的材料为Cu。
11.如权利要求1所述半导体结构的形成方法，其特征在于，在形成所述非晶硅层之前，还包括步骤：在所述通孔底部和侧壁表面形成氧化层。
12.如权利要求11所述半导体结构的形成方法，其特征在于，采用热氧化工艺，在所述通孔的底部和侧壁表面形成氧化层。
13.如权利要求11所述半导体结构的形成方法，其特征在于，所述非晶硅层表面的悬挂键数量大于氧化层表面的悬挂键数量。
14.如权利要求1所述半导体结构的形成方法，其特征在于，所述衬底表面还形成有层间介质层，且通孔贯穿所述层间介质层。
15.如权利要求1所述半导体结构的形成方法，其特征在于，还包括步骤：减薄所述衬底，直至暴露出金属层底部表面。
16.一种半导体结构，其特征在于，包括：
衬底，位于所述衬底内的通孔；
位于所述通孔侧壁表面的非晶硅层；
位于所述非晶硅层表面的阻挡层，且所述阻挡层择优取向晶面(111)；
位于所述阻挡层表面且填充满通孔的金属层，且所述金属层择优取向晶面(111)。
17.如权利要求16所述半导体结构，其特征在于，所述阻挡层的材料为TiN、Ta或TaN。
18.如权利要求16所述半导体结构，其特征在于，所述通孔贯穿所述衬底。
19.如权利要求16所述半导体结构，其特征在于，在所述通孔侧壁和非晶硅层之间还形成有氧化层。
20.如权利要求19所述半导体结构，其特征在于，所述通孔底部位于衬底内，且氧化层还覆盖于所述通孔底部表面。
CN201410334110.1A 2014-07-14 2014-07-14 半导体结构及其形成方法 Active CN105336670B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410334110.1A CN105336670B (zh) 2014-07-14 2014-07-14 半导体结构及其形成方法
US14/722,153 US9607895B2 (en) 2014-07-14 2015-05-27 Silicon via with amorphous silicon layer and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410334110.1A CN105336670B (zh) 2014-07-14 2014-07-14 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN105336670A CN105336670A (zh) 2016-02-17
CN105336670B true CN105336670B (zh) 2018-07-10

Family

ID=55068148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410334110.1A Active CN105336670B (zh) 2014-07-14 2014-07-14 半导体结构及其形成方法

Country Status (2)

Country Link
US (1) US9607895B2 (zh)
CN (1) CN105336670B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108063116B (zh) * 2016-11-08 2020-10-09 中芯国际集成电路制造(上海)有限公司 互连结构及其形成方法
CN108573911B (zh) * 2017-03-07 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
KR102071937B1 (ko) * 2017-04-27 2020-01-31 김태욱 식별키 생성장치 및 식별키 생성방법
KR102714970B1 (ko) * 2018-03-09 2024-10-07 어플라이드 머티어리얼스, 인코포레이티드 Pecvd에 의한 si 갭 충전을 위한 방법
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
CN211127745U (zh) * 2019-08-27 2020-07-28 中电科技德清华莹电子有限公司 一种压电衬底
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
CN114420568A (zh) * 2020-01-02 2022-04-29 长江存储科技有限责任公司 存储器的制作方法及存储器
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) * 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
CN113035829B (zh) * 2021-03-04 2022-11-25 复旦大学 Tsv无源转接板及其制造方法
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging
US12183684B2 (en) 2021-10-26 2024-12-31 Applied Materials, Inc. Semiconductor device packaging methods

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617322A (zh) * 2003-11-13 2005-05-18 海力士半导体有限公司 在半导体装置中形成金属线的方法
CN1697156A (zh) * 2004-05-10 2005-11-16 海力士半导体有限公司 使用低温形成的阻挡金属层制作金属互连线的方法
CN1779915A (zh) * 2004-11-24 2006-05-31 中芯国际集成电路制造(上海)有限公司 用于金属阻挡层与晶种集成的方法与系统
WO2009001896A1 (ja) * 2007-06-28 2008-12-31 Tokyo Electron Limited 成膜方法および処理システム
CN101728315A (zh) * 2008-10-24 2010-06-09 中芯国际集成电路制造(上海)有限公司 导电插塞的制作方法
CN102054758A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 钨栓塞的形成方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514900A (en) * 1994-03-31 1996-05-07 Crosspoint Solutions, Inc. Mutlilayered antifuse with intermediate metal layer
TW483102B (en) * 1999-04-27 2002-04-11 Taiwan Semiconductor Mfg Manufacturing method of copper damascene
US6372636B1 (en) * 2000-06-05 2002-04-16 Chartered Semiconductor Manufacturing Ltd. Composite silicon-metal nitride barrier to prevent formation of metal fluorides in copper damascene
US6436840B1 (en) * 2000-10-19 2002-08-20 Advanced Micro Devices, Inc. Metal gate with CVD amorphous silicon layer and a barrier layer for CMOS devices and method of making with a replacement gate process
US6498061B2 (en) * 2000-12-06 2002-12-24 International Business Machines Corporation Negative ion implant mask formation for self-aligned, sublithographic resolution patterning for single-sided vertical device formation
KR100920054B1 (ko) * 2008-02-14 2009-10-07 주식회사 하이닉스반도체 반도체 소자의 제조방법
US8531033B2 (en) * 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug
US8334197B2 (en) * 2009-12-16 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating high-k/metal gate device
US20130270712A1 (en) * 2012-04-16 2013-10-17 Hsin-Yu Chen Through silicon via structure and method of fabricating the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617322A (zh) * 2003-11-13 2005-05-18 海力士半导体有限公司 在半导体装置中形成金属线的方法
CN1697156A (zh) * 2004-05-10 2005-11-16 海力士半导体有限公司 使用低温形成的阻挡金属层制作金属互连线的方法
CN1779915A (zh) * 2004-11-24 2006-05-31 中芯国际集成电路制造(上海)有限公司 用于金属阻挡层与晶种集成的方法与系统
WO2009001896A1 (ja) * 2007-06-28 2008-12-31 Tokyo Electron Limited 成膜方法および処理システム
CN101728315A (zh) * 2008-10-24 2010-06-09 中芯国际集成电路制造(上海)有限公司 导电插塞的制作方法
CN102054758A (zh) * 2009-11-10 2011-05-11 中芯国际集成电路制造(上海)有限公司 钨栓塞的形成方法

Also Published As

Publication number Publication date
US20160013135A1 (en) 2016-01-14
US9607895B2 (en) 2017-03-28
CN105336670A (zh) 2016-02-17

Similar Documents

Publication Publication Date Title
CN105336670B (zh) 半导体结构及其形成方法
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
CN107039372B (zh) 半导体结构及其形成方法
US20130323883A1 (en) Device with through-silicon via (tsv) and method of forming the same
CN102543835B (zh) 开口的填充方法
TW200915485A (en) Method of depositing tungsten using plasma-treated tungsten nitride
CN101483150A (zh) 一种加工硅通孔互连结构的工艺方法
CN104517894B (zh) 半导体结构及其形成方法
CN105609431A (zh) 半导体结构及其形成方法
TW201344843A (zh) 於積體電路設備上形成銅基導電結構之方法
US9184134B2 (en) Method of manufacturing a semiconductor device structure
CN102903673A (zh) 一种圆片级穿硅通孔tsv的制作方法
Spiesshoefer et al. Copper electroplating to fill blind vias for three-dimensional integration
CN106505036A (zh) 硅通孔的形成方法
CN103681478B (zh) 一种铜互连结构及其制备方法
CN116130413A (zh) 基于改进硅通孔技术的多层芯片三维堆叠封装方法
CN113629006B (zh) 形成铜结构的方法
CN102044478B (zh) 金属插塞制作方法
TW202335228A (zh) 包含無銅導孔的積體電路互連結構
US9275894B2 (en) Method for forming semiconductor device structure
CN104637862A (zh) 半导体结构形成方法
US6903011B2 (en) Displacement method to grow cu overburden
CN103378064A (zh) 金属互连结构及其制作方法
CN105336661A (zh) 半导体结构的形成方法
CN104078416B (zh) 硅通孔布局结构、硅通孔互联结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant