JP3925752B2 - バンプ付き配線基板及び半導体パッケ−ジの製造法 - Google Patents
バンプ付き配線基板及び半導体パッケ−ジの製造法 Download PDFInfo
- Publication number
- JP3925752B2 JP3925752B2 JP21493097A JP21493097A JP3925752B2 JP 3925752 B2 JP3925752 B2 JP 3925752B2 JP 21493097 A JP21493097 A JP 21493097A JP 21493097 A JP21493097 A JP 21493097A JP 3925752 B2 JP3925752 B2 JP 3925752B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- wiring
- etching
- planar
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000004065 semiconductor Substances 0.000 title claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 150
- 239000002184 metal Substances 0.000 claims description 150
- 238000005530 etching Methods 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 64
- 239000000758 substrate Substances 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 28
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 24
- 238000007747 plating Methods 0.000 description 20
- 229910000679 solder Inorganic materials 0.000 description 16
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 15
- 239000000463 material Substances 0.000 description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 13
- 239000010931 gold Substances 0.000 description 13
- 229910052737 gold Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 229910052759 nickel Inorganic materials 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 239000000243 solution Substances 0.000 description 9
- 239000011888 foil Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229920001721 polyimide Polymers 0.000 description 6
- 238000003825 pressing Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 5
- 239000007788 liquid Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000009429 electrical wiring Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 230000004907 flux Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000011256 inorganic filler Substances 0.000 description 2
- 229910003475 inorganic filler Inorganic materials 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 206010028980 Neoplasm Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 201000011510 cancer Diseases 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- -1 etc. Inorganic materials 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000011133 lead Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、突起状バンプを介して他のデバイス等に接続したり、試験等で一時的に接触させたりするバンプ付き配線基板の製造方法に関する。また、半導体チップをフェイスダウンで配線基板に搭載してなる半導体パッケ−ジの製造法に関する。
【０００２】
【従来の技術】
従来より配線上にバンプをつけた配線付き配線基板が提案されている。配線板上にバンプを形成する方法として一般的に用いられている方法は例えば次の通りである。
すなわち、図３に示したように（ａ）絶縁基板２上に銅箔１が貼られた処理基板１９を用意する。（ｂ）めっき用レジスト３をフォトリソ法でバンプとなるべき部分を開口させて形成する。（ｃ）その配線板の銅箔上にに銅めっき、ニッケルめっき、金めっき等によりバンプ４を形成する。（ｄ）このバンプを形成する際に使用したレジストを剥離し、（ｅ）フォトリソ法で配線を形成する方法である。従来法では、バンプは図４に示すようにバンプパッドより小さくなるように配置されている。
一方半導体実装の分野では、半導体チップの端子数の増加や実装面積の低減要請に伴い、チップのフェース面を接続する基板面に向けたフリップチップ（フェースダウン）実装が使われはじめている。フリップチップ実装においては、半導体チップ上にバンプを形成する方法が一般に行われている。バンプ形成法としては、ウェハー電極上にバリア層、半田層を蒸着し、還元雰囲気炉等に通すことで半田バンプを形成する方法、スタッドバンプ等により金バンプを形成する方法などがある。半田バンプの場合はリフローによって、金バンプの場合は導電性ペースト、異方導電フィルム、圧接などの方法によって接続される。
【０００３】
【発明が解決しようとする課題】
このように従来からのバンプ付き配線板形成法では、バンプを配線上にめっきで形成させるために、フォトリソ工程での精密な位置合わせが要求される。図２に示したように通常はバンプ形成する部分の配線を大きくしたバンプパッドを設けることが行われるが、図２に示すような端部等で発生する位置ずれが大きくなるとバンプが配線上にのらないなどの不良が発生する。バンプパッドを大きする方法でもよいが、配線密度が高い場合にはフォトリソ工程の限界があるために配線設計が困難になる。また、バンプを小さくする方法も考えられるが、小さいバンプを形成することはフォトリソ工程に限界があったり、バンプめっきの析出不良が発生したりするために困難である。また、バンプを必要以上に小さくすることは、他の基板や半導体チップとの接触や接続面積を小さくすることになり好ましくない。
まためっきで形成する従来からの方法では、無電解めっきを用いると析出速度を上げることが難しいため、高さのあるバンプを作製することが困難である。また電気めっきを用いると、バンプ高さを揃えることが困難であるため、他の基板や半導体チップとの接続・接触不良が発生するなどの問題がある。
一方フリップチップ実装においては、従来からの半導体チップ上にバンプを形成する方法ではバンプ形成コストが高いため、低コストなバンプ形成方法が望まれている。
本発明は、配線上に高さ精度のよいバンプを形成したバンプ付き配線板の製造法を安価に提供するものである。また、高さ精度がよい等の利点により、フリップチップ実装に適したバンプ付き配線板の製造法及び基板とバンプ間の接続信頼性の高い半導体パッケージの製造法を提供するものである。
【０００４】
【課題を解決するための手段】
本発明はこれらの問題に鑑みなされたもので、本発明の配線基板の少なくとも一表面配線上にバンプが形成されているバンプ付き配線基板の製造法は、バンプ領域帯を形成する工程及び配線パターンを形成する工程を含み、バンプ領域帯と配線パターンを交差させることによって、交差した箇所にバンプ形成することを特徴とするものである。
【０００５】
本発明の配線板の製造法は、平面配線上に突起状バンプが形成されたバンプ付配線が複数形成された配線板の製造法であって、
１Ａ．絶縁基板の第一の金属層の上に、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の金属層からなる帯状パタ−ンを形成する工程、
１Ｂ．前記帯状パタ−ンの平面配線の間隙部の領域をエッチング除去すると共に、第一の金属層による平面配線を含む所定の配線パタ−ンを第一の金属層をエッチングして形成する工程を備えることを特徴とする。
【０００６】
又本発明の配線板の製造法は、平面配線上に突起状バンプが形成されたバンプ付配線が複数形成された配線板の製造法であって、
２Ａ．絶縁基板に第一の金属層を形成する工程、
２Ｂ．第二の金属層によって、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の帯状パタ−ンを形成する工程、
２Ｃ．第二の金属層による帯状パタ−ンの平面配線の間隙部の領域をエッチング除去すると共に、第一の金属層による平面配線を含む所定の配線パタ−ンを第一の金属層をエッチングして形成する工程
を備えることを特徴とする。
【０００７】
又本発明の配線板の製造法は、平面配線上に突起状バンプが形成されたバンプ付配線が複数以上形成された配線板の製造法であって、
３Ａ．絶縁基板に第一の金属層と第一の金属層に対し選択エッチング可能な第二の金属層を備える金属層を形成する工程、
３Ｂ．第二の金属層によって、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の帯状のパタ−ンを形成する工程、
３Ｃ．第二の金属層による帯状パタ−ンの平面配線の間隙部の領域をエッチング除去すると共に、第一の金属層による平面配線を含む所定の配線パタ−ンを第一の金属層をエッチングして形成する工程
を備えることを特徴とする。
【０００８】
又本発明の配線板の製造法は、平面配線上に突起状バンプが形成されたバンプ付配線が複数以上形成された配線板の製造法であって、
４Ａ．絶縁基板に第一の金属層と第一の金属層に対し選択エッチング可能な第二の金属層と第二の金属層に対し選択エッチング可能な第三の金属層を備える金属層を形成する工程、
４Ｂ．第三の金属層によって、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の帯状パタ−ンを形成する工程、
４Ｃ．帯状パタ−ンが形成された箇所以外に露出する第二の金属層をエッチング除去した後、帯状パタ−ンの平面配線の間隙領域部の第三、第二の金属層をエッチング除去すると共に、第一の金属層による平面配線を含む所定の配線パタ−ンを第一の金属層をエッチングして形成する工程
を備えることを特徴とする。
【０００９】
又本発明の配線板の製造法は、平面配線上に突起状バンプが形成されたバンプ付配線が複数以上形成された配線板の製造法であって、
５Ａ．絶縁基板に第一の金属層と第一の金属層に対し選択エッチング可能な第二の金属層と第二の金属層に対し選択エッチング可能な第三の金属層を備える金属層を形成する工程、
５Ｂ．第三の金属層によって、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の帯状パタ−ンを形成する工程、
５Ｃ．帯状パタ−ンの平面配線の間隙領域部の第三、第二の金属層をエッチング除去すると共に、第二、第一の金属層による平面配線を含む所定の配線パタ−ンを第二、第一の金属層をエッチングして形成する工程
を備えることを特徴とする。
５Ｃ工程の後、露出する第二の金属層をエッチング除去するようにすることもできる。
【００１０】
本発明の半導体パッケージの製造法は、上記のの方法により製造されたバンプ付配線を備えた配線板を用意し、バンプと半導体チップ電極を対向させて接続する工程を備えることを特徴とする。
本発明の半導体パッケージの製造法は、上記の方法により製造されたバンプ付配線が形成された配線板であって、平面配線は半導体チップ搭載領域内に形成されたものであり前記平面配線が形成される絶縁基板には貫通孔が設けられている配線板を準備し、半導体チップを半導体チップ電極とバンプと対向させて接続し搭載する工程、前記貫通孔で前記平面配線と導通する外部接続端子部を形成する工程を備えるようにすることができる。
上記本発明の半導体パッケージの製造法において、バンプと半導体チップ電極の接続を異方導電フィルムを介して行うことができる。
【００１１】
【発明の実施の形態】
本発明におけるバンプ付き配線板は、通常のプリント配線板の平面配線板上に突起状バンプが形成されたものである。
第一の発明の実施の形態を説明する。絶縁基板に第一の金属層を形成する。この金属層は、後に平面配線を形成するものである。材質としては、銅、ニッケル、金、すず、鉛、それらを含む４２アロイ等等の合金など、実質的に電気配線として用いるにたる導電性があればよい。厚みは特に問わないが、２μｍ以上７５μｍ以下などが選択される。また、材質の異なる多層構成のものでもよい。第一の金属層は接着性のある絶縁層に金属を熱板プレス、ロールラミネート等により接着してもよいし、めっき、蒸着により形成してもよい。絶縁基板の材質としてはポリイミド、エポキシフィルム、液晶ポリマー等のフィルム基材、ガラスクロスや各種無機フィラーとポリイミド、エポキシ樹脂等による複合材料、酸化アルミニウム、酸化シリコン、窒化アルミニウム、窒化シリコン等によるセラミック材料等、実質的に絶縁性があれば材質は問わない。絶縁基板は単独の絶縁基板であってもよいが、内層回路を有するものであってもよい。次に、第二の金属層による帯状パターンを形成する。帯状パターンは後工程で形成される平面配線上及びそれに隣接する平面配線の間隙部を含む領域に突起状バンプの幅で、アディティブ法（めっき）により形成する。突起状バンプの幅とは、突起状バンプの外形を構成する２組の幅の内、後にエッチングして形成される隣接する平面配線間の間隙と接する平面配線に沿う方向のものである。第二の金属の材質としては、第一の金属と同様に、銅、ニッケル、金、アルミニウム、すず、鉛、それらを含む合金、４２アロイ等、実質的に電気配線として用いるにたる導電性があればよい。第一の同一金属を選択してもよいが、異なる種類でもよい。次に配線形成を行う。このとき、前記の帯状パターンのうち、平面配線の間隙部をエッチング除去する。結果として、第二の金属による突起状バンプは、帯状パターンと平面配線が交差した部分に形成される。バンプの形状は特に問わないが、正方形、長方形などが用いられる。大きさとしては、例えばチップのアルミ電極やチップに設けられた金、はんだ等による突起などとの接続する場合やチップの電極に接触させて検査等に用いる場合には、３０μｍ角程度から２００μｍ角程度の大きさが選択される。また配線板や液晶用基板の検査や接続等に用いられる場合には、５０μｍ角から１０００μｍ角程度が選択される。また、バンプの高さは、第二金属層の厚みに相当するが、平面配線のうねりや面粗さに対して実質的に突起となっていればよい。通常は、高さ約３μｍ以上ある突起であり、他の配線板や半導体チップと接続したり、接触して導通させるためには、高さ５μｍ以上が好ましい。
【００１２】
第二の実施の形態では、絶縁層上に第一の金属層と第二の金属層からなる金属層を絶縁基板上に形成する。これらの金属層の材質としては第一の実施の形態のものと同様であり、熱板プレス、めっき、蒸着等により形成される。本実施の形態では、第二金属層の材質は、第一金属層に対し選択エッチング性の高い条件（エッチング液、温度など）がある組み合わせを選択する。この選択エッチング性の高い条件（選択エッチング条件）においては、［第二金属層のエッチングレート]が［第一金属層のエッチングレート]に対して３倍以上あることが好ましく、より大きいほど望ましい。次にこの選択エッチング条件にて第二金属をエッチングし帯状パターンを形成する。この帯状パターンは、第一の実施の形態でめっきにて形成したものと同様である。以下の工程は、第一の実施の形態と同様に行われる。
【００１３】
第三の実施の形態では、絶縁基板に第一の金属層と第一の金属層に対し選択エッチング可能な中間金属層と中間金属層に対し選択エッチング可能な第二の金属層を備える金属層を形成した。第一金属層、第二金属層及び中間金属層は、例えば、銅、ニッケル、金、アルミニウム、すず、鉛、それらを含む合金、４２アロイ等、実質的に電気配線として用いるにたる導電性があればよい。これら第一／中間／第二金属層の組み合わせとしては、例えば、銅／ニッケル／銅、銅／アルミニウム／銅などが選択される。次に第二の金属層を中間層より選択エッチング性が高い条件でエッチングし、帯状パターンを形成する。帯状パターンの配置等は第一の実施の形態と同様である。次に、露出した中間層を第一の金属層より選択エッチング性が高い条件でエッチングする。次に配線形成を行う。このとき、前記の帯状パターンのうち、平面配線の間隙部をエッチング除去する。
【００１４】
第四の実施の形態としては、第三の実施の形態で中間層をエッチング除去する前に配線形成を行う。このとき、中間層、第一金属層を別個の条件でエッチングしてもよいし、同一の条件でエッチングしてもよい。
【００１５】
第五の実施の形態としては、第四の実施の形態の後、露出した中間層を第一の金属層より選択エッチング性が高い条件でエッチングする。
【００１６】
第六の実施の形態について説明する。第一から第五の実施の形態で述べた方法によりバンプ付き配線板を形成する。このとき、前記配線の少なくとも一部はチップ搭載領域に形成されている。また、チップ搭載領域の配線下部の樹脂の一部分に開口部がある。この開口部は外部接続用端子穴である。次に露出した配線及びバンプの表面には無電解ニッケルめっき及び金めっきを施す。次にチップのアルミニウム電極とバンプを対向させ、加圧しながら熱及び／又は超音波によりバンプ上の金とアルミニウムを金属接合させる。このとき配線板上の接合部以外の箇所に接着フィルムや接着用ペーストを配置しておき、接合とともにチップとの接着性をもたせると接合部の信頼性が高くなる。接着材の硬化を促進したり、揮発分除去などのために、熱処理や紫外線硬化などの後処理を行ってもよい。必要に応じてエポキシ樹脂と無機フィラー等を主成分にする半導体パッケージ用封止材により、樹脂封止を行ってもよい。また、バンプとチップのアルミ電極とを接合させたあと、チップと配線板の間にがん浸性の高い液状の未硬化樹脂（アンダーフィル材）をがん浸させ、熱や紫外線等により硬化させてもよい。また、チップのアルミ電極上に金などをめっき、ボールボンディング等により形成させておいてもよい。次に開口部に半田ボールを搭載する。半田ボールはフラックスを塗布した後に開口部に挿入させ、窒素リフロー装置で半田を溶融させて配線と接合する。
【００１７】
第七の実施の形態について説明する。第六の実施の形態と同様、バンプ付き配線板を形成し、配線及びバンプの表面には無電解ニッケルめっき及び金めっきを施す。このとき、前記配線の少なくとも一部はチップ搭載領域に形成されている。また、チップ搭載領域の配線下部の樹脂の一部分に開口部がある。この開口部は外部接続用端子穴である。次に露出した配線及びバンプの表面には無電解ニッケルめっき及び金めっきを施す。次に、未硬化のエポキシ樹脂中に導電性粒子を分散させた異方導電性フィルムをバンプや配線を含むチップ搭載領域上に適度な温度、圧力を加えて仮接着する。これは、フィルムを所定の位置に仮固定する意味がある。次に、チップのアルミ電極面をバンプ付きの配線板のバンプと対向させて、前記異方導電性フィルムを介して一定の圧力・温度を加えながら、接着とともに接続させる。次に開口部に半田ボールを搭載する。半田ボールはフラックスを塗布した後に開口部に挿入させ、窒素リフロー装置で半田を溶融させて配線と接合する。
【００１８】
第八の実施の形態について説明する。絶縁基板の第一の金属層の上に、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の帯状パタ−ンを形成する工程を、第一の金属層の上に突起状バンプの幅で一連の帯状パタ−ン形状のエッチングレジストを形成し、エッチングにより行うことができる。この後前記帯状パタ−ンの平面配線の間隙部の領域をエッチング除去すると共に、第一の金属層による平面配線を含む所定の配線パタ−ンを第一の金属層をエッチングして形成する。
【００１９】
【実施例】
本発明の具体例を図面に基づき説明する。図１に本発明のバンプ付き配線基板の製造方法の一例を断面図で示す。図２に図１のそれぞれの工程に対応させた平面図の一例を示す。絶縁基板（日立化成工業（株）製、Ｅ−６７９）２上に金属箔が形成された処理基板を用意する（図１及び図２（ａ））。金属箔は第二の金属層（材質：銅、厚み：５μｍ）７、中間金属層（材質：ニッケル、厚み：１８μｍ）８、第一の金属層（材質：銅、厚み：５μｍ）９の三層箔（日本電解製、特注品）とした。金属箔の材質構成、厚みは一例にすぎない。次に、アルカリエッチング液対応のフォトレジスト（日立化成工業（株）製、フォテックＨＮ６４０）を通常のフォトリソ工程によって、バンプ領域帯１０部をマスクするようにエッチングレジストを形成した。次にアルカリエッチング液（メルテックス（株）製、Ａプロセス）を用いてバンプ形成層を選択的にエッチングし、帯状パターン１０を形成した。エッチング条件としては例えば液温４０℃、スプレー圧力１．２ｋｇｆ／ｃｍ２とした。このエッチング液、条件は一例にすぎなく、本実施例で使用した三層構成の場合、ニッケルに比べて銅の溶解速度が著しく高いエッチング液、条件を選択するのがよい。このような工程を経て、帯状パターン以外の箇所に中間バリア層が露出される。マスクとして用いたレジストは水酸化カリウム３ｗｔ％溶液（液温３８℃）にて除去する（図１及び図２（ｂ））。次に中間金属層を酸性エッチング液（メルテックス（株）製、メルストリップＮ９５０）を用いて選択的にエッチング除去し、第一の金属層を露出させた（図１及び図２（ｃ））。このエッチング液や条件も該アルカリエッチング液と同様に一例にすぎない。また、中間金属層をそのまま用いる場合や、２層構成の金属箔を使用した場合はこの工程が省略される。次にバンプ領域帯を形成したのと同様に、フォトリソ工程を用いて配線を形成する。フォトレジストは日立化成工業（株）製、フォテックＨＮ６４０を用いた。また、エッチング液は塩化第二鉄水溶液（液温３８℃、ボーメ度４０）を用いた。ここで使用したエッチング液及び条件ではニッケル、銅ともに十分にエッチング可能であるものを選択した一例にすぎない。このように配線形成すると同時に先程形成したバンプ領域帯と交差する部分にバンプが形成されたバンプ付き配線基板となる（図１及び図２（ｄ））。さらに一つの処理基板に多数個作製した場合は、各々の個片（図１及び図２（ｅ））に分割される。図３は図１及び図２の方法により作製したバンプつき配線基板を用いて半導体パッケージを作製する一例を示したものである。ここで、図３（ａ）のポリイミド基板１２は接着材付きのポリイミドフィルム（日立化成工業（株）製、ＭＣＦ−５５１０Ｉ）を用いた。また半田ボール搭載穴１１は、図１及び図２（ａ）に先立ちドリルで穴をあけた接着材付きのポリイミドフィルムを作製しておき金属箔にプレスして作製した。穴の形成法としては、パンチング加工、レーザ加工などもあり、金属箔にフィルムを接着した後に穴開けしてもよい。また、バンプ４及び配線５の表面には無電解ニッケルめっき５μｍ及び金めっき０．５μｍを形成した。これに異方導電性フィルム１３（日立化成工業（株）製、ＡＣ８３０１）を搭載し、温度１００℃、圧力３ｋｇｆ／ｃｍ２、加圧時間５秒で仮接着した（図３（ｂ））。次に半導体チップのアルミ端子と基板上のバンプを対向させ、位置合わせを行い所定位置にチップを搭載し、温度１８０℃、圧力１５ｋｇｆ／ｃｍ２、加圧時間２０秒の条件で本圧着した（図３（ｃ））。その後、通常の半田ボール搭載装置を用いて半田ボール穴にフラックスをぬって半田ボール（ボール径４５０μｍ）を搭載した後、窒素雰囲気リフロー炉（最高温度：２３０℃）にてボールを溶融させて外部接続端子を作製し、半導体パッケージが得られた。チップと基板との接続抵抗を調べたところ、初期１０ミリオーム以下であり、熱サイクル試験（条件：ー４０℃／１２５℃）１０００サイクルによっても接続部の抵抗上昇は全くみられなかった。また、バンプ間距離３０μｍにおける試験基板での高温加湿バイアス試験を１５００時間実施したが、各バンプ間の絶縁抵抗は１０８オーム以上のレベルであり、接続部の接続抵抗も１０ミリオームと一定であった。
【００２０】
【発明の効果】
本発明によるバンプ付き基板は、このように配線板のエッチングプロセスで形成されるために安価に製造することが可能となる。
また、配線密度が上がった場合や処理基板が大型化した場合でも配線上に確実にバンプが形成することが可能である。結果として、歩留まりの向上も期待できる。
絶縁基板上に第一の金属層と第一の金属層と選択エッチング可能な第二の金属層を形成しておき、第二の金属層を選択エッチングすることによりバンプを形成することができるので、工法が簡素化されるだけではなく、エッチングによりバンプを形成するためにバンプの高さばらつきを小さくすることができる。このため、これらのバンプを利用して他の半導体チップや配線板と接続や接触導通させる場合の接続抵抗のばらつき、接続不良、ヒートサイクル後の接続不良等を低減できる。特に、バンプの高さばらつきが小さいことにより、微粒子樹脂中に分散させた異方導電性フィルムを利用して半導体と接続する方法が利用でき、信頼性の高い安価な小型パッケージが実現する。
また、中間金属層を挿入することでバンプを構成する金属と配線を形成する金属の種類や組み合わせを増やすことができ、様々な要求特性に対応できる。
【図面の簡単な説明】
【図１】本発明のバンプ付き基板の製造法の断面図。
【図２】本発明のバンプ付き基板の製造法の平面図。
【図３】本発明のバンプ付き基板を用いた半導体パッケージ製造法の断面図。
【図４】従来のバンプ付き基板の製造法を示す断面図。
【図５】従来のバンプ付き基板のバンプ配置を説明する平面図。
【符号の説明】
１ 銅箔
２ 絶縁基板
３ めっきレジスト
４ バンプ
５ 配線
６ バンプパッド
７ 第二の金属層
８ 中間金属層
９ 第一の金属層
１０ 帯状パターン
１１ 半田ボール搭載穴
１２ ポリイミド基板
１３ 異方導電性フィルム
１４ チップ
１５ チップ端子部（アルミ端子）
１６ チップ表面絶縁層
１７ 半導体チップ
１８ 外部接続端子（半田ボール）
１９ 処理基板
【産業上の利用分野】
本発明は、突起状バンプを介して他のデバイス等に接続したり、試験等で一時的に接触させたりするバンプ付き配線基板の製造方法に関する。また、半導体チップをフェイスダウンで配線基板に搭載してなる半導体パッケ−ジの製造法に関する。
【０００２】
【従来の技術】
従来より配線上にバンプをつけた配線付き配線基板が提案されている。配線板上にバンプを形成する方法として一般的に用いられている方法は例えば次の通りである。
すなわち、図３に示したように（ａ）絶縁基板２上に銅箔１が貼られた処理基板１９を用意する。（ｂ）めっき用レジスト３をフォトリソ法でバンプとなるべき部分を開口させて形成する。（ｃ）その配線板の銅箔上にに銅めっき、ニッケルめっき、金めっき等によりバンプ４を形成する。（ｄ）このバンプを形成する際に使用したレジストを剥離し、（ｅ）フォトリソ法で配線を形成する方法である。従来法では、バンプは図４に示すようにバンプパッドより小さくなるように配置されている。
一方半導体実装の分野では、半導体チップの端子数の増加や実装面積の低減要請に伴い、チップのフェース面を接続する基板面に向けたフリップチップ（フェースダウン）実装が使われはじめている。フリップチップ実装においては、半導体チップ上にバンプを形成する方法が一般に行われている。バンプ形成法としては、ウェハー電極上にバリア層、半田層を蒸着し、還元雰囲気炉等に通すことで半田バンプを形成する方法、スタッドバンプ等により金バンプを形成する方法などがある。半田バンプの場合はリフローによって、金バンプの場合は導電性ペースト、異方導電フィルム、圧接などの方法によって接続される。
【０００３】
【発明が解決しようとする課題】
このように従来からのバンプ付き配線板形成法では、バンプを配線上にめっきで形成させるために、フォトリソ工程での精密な位置合わせが要求される。図２に示したように通常はバンプ形成する部分の配線を大きくしたバンプパッドを設けることが行われるが、図２に示すような端部等で発生する位置ずれが大きくなるとバンプが配線上にのらないなどの不良が発生する。バンプパッドを大きする方法でもよいが、配線密度が高い場合にはフォトリソ工程の限界があるために配線設計が困難になる。また、バンプを小さくする方法も考えられるが、小さいバンプを形成することはフォトリソ工程に限界があったり、バンプめっきの析出不良が発生したりするために困難である。また、バンプを必要以上に小さくすることは、他の基板や半導体チップとの接触や接続面積を小さくすることになり好ましくない。
まためっきで形成する従来からの方法では、無電解めっきを用いると析出速度を上げることが難しいため、高さのあるバンプを作製することが困難である。また電気めっきを用いると、バンプ高さを揃えることが困難であるため、他の基板や半導体チップとの接続・接触不良が発生するなどの問題がある。
一方フリップチップ実装においては、従来からの半導体チップ上にバンプを形成する方法ではバンプ形成コストが高いため、低コストなバンプ形成方法が望まれている。
本発明は、配線上に高さ精度のよいバンプを形成したバンプ付き配線板の製造法を安価に提供するものである。また、高さ精度がよい等の利点により、フリップチップ実装に適したバンプ付き配線板の製造法及び基板とバンプ間の接続信頼性の高い半導体パッケージの製造法を提供するものである。
【０００４】
【課題を解決するための手段】
本発明はこれらの問題に鑑みなされたもので、本発明の配線基板の少なくとも一表面配線上にバンプが形成されているバンプ付き配線基板の製造法は、バンプ領域帯を形成する工程及び配線パターンを形成する工程を含み、バンプ領域帯と配線パターンを交差させることによって、交差した箇所にバンプ形成することを特徴とするものである。
【０００５】
本発明の配線板の製造法は、平面配線上に突起状バンプが形成されたバンプ付配線が複数形成された配線板の製造法であって、
１Ａ．絶縁基板の第一の金属層の上に、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の金属層からなる帯状パタ−ンを形成する工程、
１Ｂ．前記帯状パタ−ンの平面配線の間隙部の領域をエッチング除去すると共に、第一の金属層による平面配線を含む所定の配線パタ−ンを第一の金属層をエッチングして形成する工程を備えることを特徴とする。
【０００６】
又本発明の配線板の製造法は、平面配線上に突起状バンプが形成されたバンプ付配線が複数形成された配線板の製造法であって、
２Ａ．絶縁基板に第一の金属層を形成する工程、
２Ｂ．第二の金属層によって、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の帯状パタ−ンを形成する工程、
２Ｃ．第二の金属層による帯状パタ−ンの平面配線の間隙部の領域をエッチング除去すると共に、第一の金属層による平面配線を含む所定の配線パタ−ンを第一の金属層をエッチングして形成する工程
を備えることを特徴とする。
【０００７】
又本発明の配線板の製造法は、平面配線上に突起状バンプが形成されたバンプ付配線が複数以上形成された配線板の製造法であって、
３Ａ．絶縁基板に第一の金属層と第一の金属層に対し選択エッチング可能な第二の金属層を備える金属層を形成する工程、
３Ｂ．第二の金属層によって、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の帯状のパタ−ンを形成する工程、
３Ｃ．第二の金属層による帯状パタ−ンの平面配線の間隙部の領域をエッチング除去すると共に、第一の金属層による平面配線を含む所定の配線パタ−ンを第一の金属層をエッチングして形成する工程
を備えることを特徴とする。
【０００８】
又本発明の配線板の製造法は、平面配線上に突起状バンプが形成されたバンプ付配線が複数以上形成された配線板の製造法であって、
４Ａ．絶縁基板に第一の金属層と第一の金属層に対し選択エッチング可能な第二の金属層と第二の金属層に対し選択エッチング可能な第三の金属層を備える金属層を形成する工程、
４Ｂ．第三の金属層によって、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の帯状パタ−ンを形成する工程、
４Ｃ．帯状パタ−ンが形成された箇所以外に露出する第二の金属層をエッチング除去した後、帯状パタ−ンの平面配線の間隙領域部の第三、第二の金属層をエッチング除去すると共に、第一の金属層による平面配線を含む所定の配線パタ−ンを第一の金属層をエッチングして形成する工程
を備えることを特徴とする。
【０００９】
又本発明の配線板の製造法は、平面配線上に突起状バンプが形成されたバンプ付配線が複数以上形成された配線板の製造法であって、
５Ａ．絶縁基板に第一の金属層と第一の金属層に対し選択エッチング可能な第二の金属層と第二の金属層に対し選択エッチング可能な第三の金属層を備える金属層を形成する工程、
５Ｂ．第三の金属層によって、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の帯状パタ−ンを形成する工程、
５Ｃ．帯状パタ−ンの平面配線の間隙領域部の第三、第二の金属層をエッチング除去すると共に、第二、第一の金属層による平面配線を含む所定の配線パタ−ンを第二、第一の金属層をエッチングして形成する工程
を備えることを特徴とする。
５Ｃ工程の後、露出する第二の金属層をエッチング除去するようにすることもできる。
【００１０】
本発明の半導体パッケージの製造法は、上記のの方法により製造されたバンプ付配線を備えた配線板を用意し、バンプと半導体チップ電極を対向させて接続する工程を備えることを特徴とする。
本発明の半導体パッケージの製造法は、上記の方法により製造されたバンプ付配線が形成された配線板であって、平面配線は半導体チップ搭載領域内に形成されたものであり前記平面配線が形成される絶縁基板には貫通孔が設けられている配線板を準備し、半導体チップを半導体チップ電極とバンプと対向させて接続し搭載する工程、前記貫通孔で前記平面配線と導通する外部接続端子部を形成する工程を備えるようにすることができる。
上記本発明の半導体パッケージの製造法において、バンプと半導体チップ電極の接続を異方導電フィルムを介して行うことができる。
【００１１】
【発明の実施の形態】
本発明におけるバンプ付き配線板は、通常のプリント配線板の平面配線板上に突起状バンプが形成されたものである。
第一の発明の実施の形態を説明する。絶縁基板に第一の金属層を形成する。この金属層は、後に平面配線を形成するものである。材質としては、銅、ニッケル、金、すず、鉛、それらを含む４２アロイ等等の合金など、実質的に電気配線として用いるにたる導電性があればよい。厚みは特に問わないが、２μｍ以上７５μｍ以下などが選択される。また、材質の異なる多層構成のものでもよい。第一の金属層は接着性のある絶縁層に金属を熱板プレス、ロールラミネート等により接着してもよいし、めっき、蒸着により形成してもよい。絶縁基板の材質としてはポリイミド、エポキシフィルム、液晶ポリマー等のフィルム基材、ガラスクロスや各種無機フィラーとポリイミド、エポキシ樹脂等による複合材料、酸化アルミニウム、酸化シリコン、窒化アルミニウム、窒化シリコン等によるセラミック材料等、実質的に絶縁性があれば材質は問わない。絶縁基板は単独の絶縁基板であってもよいが、内層回路を有するものであってもよい。次に、第二の金属層による帯状パターンを形成する。帯状パターンは後工程で形成される平面配線上及びそれに隣接する平面配線の間隙部を含む領域に突起状バンプの幅で、アディティブ法（めっき）により形成する。突起状バンプの幅とは、突起状バンプの外形を構成する２組の幅の内、後にエッチングして形成される隣接する平面配線間の間隙と接する平面配線に沿う方向のものである。第二の金属の材質としては、第一の金属と同様に、銅、ニッケル、金、アルミニウム、すず、鉛、それらを含む合金、４２アロイ等、実質的に電気配線として用いるにたる導電性があればよい。第一の同一金属を選択してもよいが、異なる種類でもよい。次に配線形成を行う。このとき、前記の帯状パターンのうち、平面配線の間隙部をエッチング除去する。結果として、第二の金属による突起状バンプは、帯状パターンと平面配線が交差した部分に形成される。バンプの形状は特に問わないが、正方形、長方形などが用いられる。大きさとしては、例えばチップのアルミ電極やチップに設けられた金、はんだ等による突起などとの接続する場合やチップの電極に接触させて検査等に用いる場合には、３０μｍ角程度から２００μｍ角程度の大きさが選択される。また配線板や液晶用基板の検査や接続等に用いられる場合には、５０μｍ角から１０００μｍ角程度が選択される。また、バンプの高さは、第二金属層の厚みに相当するが、平面配線のうねりや面粗さに対して実質的に突起となっていればよい。通常は、高さ約３μｍ以上ある突起であり、他の配線板や半導体チップと接続したり、接触して導通させるためには、高さ５μｍ以上が好ましい。
【００１２】
第二の実施の形態では、絶縁層上に第一の金属層と第二の金属層からなる金属層を絶縁基板上に形成する。これらの金属層の材質としては第一の実施の形態のものと同様であり、熱板プレス、めっき、蒸着等により形成される。本実施の形態では、第二金属層の材質は、第一金属層に対し選択エッチング性の高い条件（エッチング液、温度など）がある組み合わせを選択する。この選択エッチング性の高い条件（選択エッチング条件）においては、［第二金属層のエッチングレート]が［第一金属層のエッチングレート]に対して３倍以上あることが好ましく、より大きいほど望ましい。次にこの選択エッチング条件にて第二金属をエッチングし帯状パターンを形成する。この帯状パターンは、第一の実施の形態でめっきにて形成したものと同様である。以下の工程は、第一の実施の形態と同様に行われる。
【００１３】
第三の実施の形態では、絶縁基板に第一の金属層と第一の金属層に対し選択エッチング可能な中間金属層と中間金属層に対し選択エッチング可能な第二の金属層を備える金属層を形成した。第一金属層、第二金属層及び中間金属層は、例えば、銅、ニッケル、金、アルミニウム、すず、鉛、それらを含む合金、４２アロイ等、実質的に電気配線として用いるにたる導電性があればよい。これら第一／中間／第二金属層の組み合わせとしては、例えば、銅／ニッケル／銅、銅／アルミニウム／銅などが選択される。次に第二の金属層を中間層より選択エッチング性が高い条件でエッチングし、帯状パターンを形成する。帯状パターンの配置等は第一の実施の形態と同様である。次に、露出した中間層を第一の金属層より選択エッチング性が高い条件でエッチングする。次に配線形成を行う。このとき、前記の帯状パターンのうち、平面配線の間隙部をエッチング除去する。
【００１４】
第四の実施の形態としては、第三の実施の形態で中間層をエッチング除去する前に配線形成を行う。このとき、中間層、第一金属層を別個の条件でエッチングしてもよいし、同一の条件でエッチングしてもよい。
【００１５】
第五の実施の形態としては、第四の実施の形態の後、露出した中間層を第一の金属層より選択エッチング性が高い条件でエッチングする。
【００１６】
第六の実施の形態について説明する。第一から第五の実施の形態で述べた方法によりバンプ付き配線板を形成する。このとき、前記配線の少なくとも一部はチップ搭載領域に形成されている。また、チップ搭載領域の配線下部の樹脂の一部分に開口部がある。この開口部は外部接続用端子穴である。次に露出した配線及びバンプの表面には無電解ニッケルめっき及び金めっきを施す。次にチップのアルミニウム電極とバンプを対向させ、加圧しながら熱及び／又は超音波によりバンプ上の金とアルミニウムを金属接合させる。このとき配線板上の接合部以外の箇所に接着フィルムや接着用ペーストを配置しておき、接合とともにチップとの接着性をもたせると接合部の信頼性が高くなる。接着材の硬化を促進したり、揮発分除去などのために、熱処理や紫外線硬化などの後処理を行ってもよい。必要に応じてエポキシ樹脂と無機フィラー等を主成分にする半導体パッケージ用封止材により、樹脂封止を行ってもよい。また、バンプとチップのアルミ電極とを接合させたあと、チップと配線板の間にがん浸性の高い液状の未硬化樹脂（アンダーフィル材）をがん浸させ、熱や紫外線等により硬化させてもよい。また、チップのアルミ電極上に金などをめっき、ボールボンディング等により形成させておいてもよい。次に開口部に半田ボールを搭載する。半田ボールはフラックスを塗布した後に開口部に挿入させ、窒素リフロー装置で半田を溶融させて配線と接合する。
【００１７】
第七の実施の形態について説明する。第六の実施の形態と同様、バンプ付き配線板を形成し、配線及びバンプの表面には無電解ニッケルめっき及び金めっきを施す。このとき、前記配線の少なくとも一部はチップ搭載領域に形成されている。また、チップ搭載領域の配線下部の樹脂の一部分に開口部がある。この開口部は外部接続用端子穴である。次に露出した配線及びバンプの表面には無電解ニッケルめっき及び金めっきを施す。次に、未硬化のエポキシ樹脂中に導電性粒子を分散させた異方導電性フィルムをバンプや配線を含むチップ搭載領域上に適度な温度、圧力を加えて仮接着する。これは、フィルムを所定の位置に仮固定する意味がある。次に、チップのアルミ電極面をバンプ付きの配線板のバンプと対向させて、前記異方導電性フィルムを介して一定の圧力・温度を加えながら、接着とともに接続させる。次に開口部に半田ボールを搭載する。半田ボールはフラックスを塗布した後に開口部に挿入させ、窒素リフロー装置で半田を溶融させて配線と接合する。
【００１８】
第八の実施の形態について説明する。絶縁基板の第一の金属層の上に、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の帯状パタ−ンを形成する工程を、第一の金属層の上に突起状バンプの幅で一連の帯状パタ−ン形状のエッチングレジストを形成し、エッチングにより行うことができる。この後前記帯状パタ−ンの平面配線の間隙部の領域をエッチング除去すると共に、第一の金属層による平面配線を含む所定の配線パタ−ンを第一の金属層をエッチングして形成する。
【００１９】
【実施例】
本発明の具体例を図面に基づき説明する。図１に本発明のバンプ付き配線基板の製造方法の一例を断面図で示す。図２に図１のそれぞれの工程に対応させた平面図の一例を示す。絶縁基板（日立化成工業（株）製、Ｅ−６７９）２上に金属箔が形成された処理基板を用意する（図１及び図２（ａ））。金属箔は第二の金属層（材質：銅、厚み：５μｍ）７、中間金属層（材質：ニッケル、厚み：１８μｍ）８、第一の金属層（材質：銅、厚み：５μｍ）９の三層箔（日本電解製、特注品）とした。金属箔の材質構成、厚みは一例にすぎない。次に、アルカリエッチング液対応のフォトレジスト（日立化成工業（株）製、フォテックＨＮ６４０）を通常のフォトリソ工程によって、バンプ領域帯１０部をマスクするようにエッチングレジストを形成した。次にアルカリエッチング液（メルテックス（株）製、Ａプロセス）を用いてバンプ形成層を選択的にエッチングし、帯状パターン１０を形成した。エッチング条件としては例えば液温４０℃、スプレー圧力１．２ｋｇｆ／ｃｍ２とした。このエッチング液、条件は一例にすぎなく、本実施例で使用した三層構成の場合、ニッケルに比べて銅の溶解速度が著しく高いエッチング液、条件を選択するのがよい。このような工程を経て、帯状パターン以外の箇所に中間バリア層が露出される。マスクとして用いたレジストは水酸化カリウム３ｗｔ％溶液（液温３８℃）にて除去する（図１及び図２（ｂ））。次に中間金属層を酸性エッチング液（メルテックス（株）製、メルストリップＮ９５０）を用いて選択的にエッチング除去し、第一の金属層を露出させた（図１及び図２（ｃ））。このエッチング液や条件も該アルカリエッチング液と同様に一例にすぎない。また、中間金属層をそのまま用いる場合や、２層構成の金属箔を使用した場合はこの工程が省略される。次にバンプ領域帯を形成したのと同様に、フォトリソ工程を用いて配線を形成する。フォトレジストは日立化成工業（株）製、フォテックＨＮ６４０を用いた。また、エッチング液は塩化第二鉄水溶液（液温３８℃、ボーメ度４０）を用いた。ここで使用したエッチング液及び条件ではニッケル、銅ともに十分にエッチング可能であるものを選択した一例にすぎない。このように配線形成すると同時に先程形成したバンプ領域帯と交差する部分にバンプが形成されたバンプ付き配線基板となる（図１及び図２（ｄ））。さらに一つの処理基板に多数個作製した場合は、各々の個片（図１及び図２（ｅ））に分割される。図３は図１及び図２の方法により作製したバンプつき配線基板を用いて半導体パッケージを作製する一例を示したものである。ここで、図３（ａ）のポリイミド基板１２は接着材付きのポリイミドフィルム（日立化成工業（株）製、ＭＣＦ−５５１０Ｉ）を用いた。また半田ボール搭載穴１１は、図１及び図２（ａ）に先立ちドリルで穴をあけた接着材付きのポリイミドフィルムを作製しておき金属箔にプレスして作製した。穴の形成法としては、パンチング加工、レーザ加工などもあり、金属箔にフィルムを接着した後に穴開けしてもよい。また、バンプ４及び配線５の表面には無電解ニッケルめっき５μｍ及び金めっき０．５μｍを形成した。これに異方導電性フィルム１３（日立化成工業（株）製、ＡＣ８３０１）を搭載し、温度１００℃、圧力３ｋｇｆ／ｃｍ２、加圧時間５秒で仮接着した（図３（ｂ））。次に半導体チップのアルミ端子と基板上のバンプを対向させ、位置合わせを行い所定位置にチップを搭載し、温度１８０℃、圧力１５ｋｇｆ／ｃｍ２、加圧時間２０秒の条件で本圧着した（図３（ｃ））。その後、通常の半田ボール搭載装置を用いて半田ボール穴にフラックスをぬって半田ボール（ボール径４５０μｍ）を搭載した後、窒素雰囲気リフロー炉（最高温度：２３０℃）にてボールを溶融させて外部接続端子を作製し、半導体パッケージが得られた。チップと基板との接続抵抗を調べたところ、初期１０ミリオーム以下であり、熱サイクル試験（条件：ー４０℃／１２５℃）１０００サイクルによっても接続部の抵抗上昇は全くみられなかった。また、バンプ間距離３０μｍにおける試験基板での高温加湿バイアス試験を１５００時間実施したが、各バンプ間の絶縁抵抗は１０８オーム以上のレベルであり、接続部の接続抵抗も１０ミリオームと一定であった。
【００２０】
【発明の効果】
本発明によるバンプ付き基板は、このように配線板のエッチングプロセスで形成されるために安価に製造することが可能となる。
また、配線密度が上がった場合や処理基板が大型化した場合でも配線上に確実にバンプが形成することが可能である。結果として、歩留まりの向上も期待できる。
絶縁基板上に第一の金属層と第一の金属層と選択エッチング可能な第二の金属層を形成しておき、第二の金属層を選択エッチングすることによりバンプを形成することができるので、工法が簡素化されるだけではなく、エッチングによりバンプを形成するためにバンプの高さばらつきを小さくすることができる。このため、これらのバンプを利用して他の半導体チップや配線板と接続や接触導通させる場合の接続抵抗のばらつき、接続不良、ヒートサイクル後の接続不良等を低減できる。特に、バンプの高さばらつきが小さいことにより、微粒子樹脂中に分散させた異方導電性フィルムを利用して半導体と接続する方法が利用でき、信頼性の高い安価な小型パッケージが実現する。
また、中間金属層を挿入することでバンプを構成する金属と配線を形成する金属の種類や組み合わせを増やすことができ、様々な要求特性に対応できる。
【図面の簡単な説明】
【図１】本発明のバンプ付き基板の製造法の断面図。
【図２】本発明のバンプ付き基板の製造法の平面図。
【図３】本発明のバンプ付き基板を用いた半導体パッケージ製造法の断面図。
【図４】従来のバンプ付き基板の製造法を示す断面図。
【図５】従来のバンプ付き基板のバンプ配置を説明する平面図。
【符号の説明】
１ 銅箔
２ 絶縁基板
３ めっきレジスト
４ バンプ
５ 配線
６ バンプパッド
７ 第二の金属層
８ 中間金属層
９ 第一の金属層
１０ 帯状パターン
１１ 半田ボール搭載穴
１２ ポリイミド基板
１３ 異方導電性フィルム
１４ チップ
１５ チップ端子部（アルミ端子）
１６ チップ表面絶縁層
１７ 半導体チップ
１８ 外部接続端子（半田ボール）
１９ 処理基板
Claims (9)
- 平面配線上に突起状バンプが形成されたバンプ付配線が複数形成された配線板の製造法であって、
１Ａ．絶縁基板の第一の金属層の上に、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の金属層からなる帯状パタ−ンを形成する工程、
１Ｂ．前記帯状パタ−ンの平面配線の間隙部の領域をエッチング除去すると共に、第一の金属層による平面配線を含む所定の配線パタ−ンを第一の金属層をエッチングして形成する工程を備えることを特徴とする配線板の製造法。 - 平面配線上に突起状バンプが形成されたバンプ付配線が複数形成された配線板の製造法であって、
２Ａ．絶縁基板に第一の金属層を形成する工程、
２Ｂ．第二の金属層によって、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の帯状パタ−ンを形成する工程、
２Ｃ．第二の金属層による帯状パタ−ンの平面配線の間隙部の領域をエッチング除去すると共に、第一の金属層による平面配線を含む所定の配線パタ−ンを第一の金属層をエッチングして形成する工程
を備えることを特徴とする配線板の製造法。 - 平面配線上に突起状バンプが形成されたバンプ付配線が複数以上形成された配線板の製造法であって、
３Ａ．絶縁基板に第一の金属層と第一の金属層に対し選択エッチング可能な第二の金属層を備える金属層を形成する工程、
３Ｂ．第二の金属層によって、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の帯状のパタ−ンを形成する工程、
３Ｃ．第二の金属層による帯状パタ−ンの平面配線の間隙部の領域をエッチング除去すると共に、第一の金属層による平面配線を含む所定の配線パタ−ンを第一の金属層をエッチングして形成する工程
を備えることを特徴とする配線板の製造法。 - 平面配線上に突起状バンプが形成されたバンプ付配線が複数以上形成された配線板の製造法であって、
４Ａ．絶縁基板に第一の金属層と第一の金属層に対し選択エッチング可能な第二の金属層と第二の金属層に対し選択エッチング可能な第三の金属層を備える金属層を形成する工程、
４Ｂ．第三の金属層によって、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の帯状パタ−ンを形成する工程、
４Ｃ．帯状パタ−ンが形成された箇所以外に露出する第二の金属層をエッチング除去した後、帯状パタ−ンの平面配線の間隙領域部の第三、第二の金属層をエッチング除去すると共に、第一の金属層による平面配線を含む所定の配線パタ−ンを第一の金属層をエッチングして形成する工程
を備えることを特徴とする配線板の製造法。 - 平面配線上に突起状バンプが形成されたバンプ付配線が複数以上形成された配線板の製造法であって、
５Ａ．絶縁基板に第一の金属層と第一の金属層に対し選択エッチング可能な第二の金属層と第二の金属層に対し選択エッチング可能な第三の金属層を備える金属層を形成する工程、
５Ｂ．第三の金属層によって、後工程で第一の金属層をエッチングして形成される平面配線上部と隣接する平面配線の間隙部を含む領域に、突起状バンプの幅で一連の帯状パタ−ンを形成する工程、
５Ｃ．帯状パタ−ンの平面配線の間隙領域部の第三、第二の金属層をエッチング除去すると共に、第二、第一の金属層による平面配線を含む所定の配線パタ−ンを第二、第一の金属層をエッチングして形成する工程
を備えることを特徴とする配線板の製造法。 - ５Ｃ工程の後、露出する第二の金属層をエッチング除去する工程を備える請求項５記載の配線板の製造法。
- 請求項１〜６記載の方法により製造されたバンプ付配線を備えた配線板を用意し、バンプと半導体チップ電極を対向させて接続する工程を備えることを特徴とする半導体パッケ−ジの製造法。
- 請求項１〜６記載の方法により製造されたバンプ付配線が形成された配線板であって、平面配線は半導体チップ搭載領域内に形成されたものであり前記平面配線が形成される絶縁基板には貫通孔が設けられている配線板を準備し、半導体チップを半導体チップ電極とバンプと対向させて接続し搭載する工程、前記貫通孔で前記平面配線と導通する外部接続端子部を形成する工程を備えることを特徴とする半導体パッケ−ジの製造法。
- バンプと半導体チップ電極の接続を異方導電フィルムを介して行う請求項７又は８記載の半導体パッケ−ジの製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21493097A JP3925752B2 (ja) | 1997-08-08 | 1997-08-08 | バンプ付き配線基板及び半導体パッケ−ジの製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21493097A JP3925752B2 (ja) | 1997-08-08 | 1997-08-08 | バンプ付き配線基板及び半導体パッケ−ジの製造法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1167823A JPH1167823A (ja) | 1999-03-09 |
| JP3925752B2 true JP3925752B2 (ja) | 2007-06-06 |
Family
ID=16663935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21493097A Expired - Lifetime JP3925752B2 (ja) | 1997-08-08 | 1997-08-08 | バンプ付き配線基板及び半導体パッケ−ジの製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3925752B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001196381A (ja) | 2000-01-12 | 2001-07-19 | Toyo Kohan Co Ltd | 半導体装置、半導体上の回路形成に用いる金属積層板、および回路形成方法 |
| JP2001308092A (ja) * | 2000-04-18 | 2001-11-02 | Toyo Kohan Co Ltd | 半導体ウェハ上の配線形成に用いる金属積層板、および半導体ウェハ上への配線形成方法 |
| JP2001308095A (ja) * | 2000-04-19 | 2001-11-02 | Toyo Kohan Co Ltd | 半導体装置およびその製造方法 |
| JP4644696B2 (ja) | 2007-05-30 | 2011-03-02 | 富士フイルム株式会社 | 裏面照射型撮像素子及びその製造方法 |
| US7911805B2 (en) * | 2007-06-29 | 2011-03-22 | Tessera, Inc. | Multilayer wiring element having pin interface |
| JP5429890B2 (ja) * | 2008-12-10 | 2014-02-26 | 国立大学法人九州工業大学 | 配線用電子部品及びその製造方法、並びに該配線用電子部品を組み込んで用いる電子デバイスパッケージ及びその製造方法 |
| JP2014045221A (ja) * | 2013-12-09 | 2014-03-13 | Sumitomo Electric Printed Circuit Inc | フレキシブルプリント配線板シートの製造方法 |
-
1997
- 1997-08-08 JP JP21493097A patent/JP3925752B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1167823A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7640655B2 (en) | Electronic component embedded board and its manufacturing method | |
| JP2004343030A (ja) | 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール | |
| JP2002184904A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR20060105595A (ko) | 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판 | |
| KR100654338B1 (ko) | 테이프 배선 기판과 그를 이용한 반도체 칩 패키지 | |
| US7019404B2 (en) | Multilayered circuit substrate, semiconductor device and method of producing same | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JPH11126795A (ja) | 実装基板およびその製造方法ならびに電子部品の実装方法 | |
| WO1999004424A1 (en) | Semiconductor device, mounting structure thereof and method of fabrication thereof | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11163024A (ja) | 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法 | |
| WO2000026959A1 (en) | Semiconductor device, method of manufacture thereof, circuit board and electronic device | |
| JPH10335528A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JP2002231765A (ja) | 半導体装置 | |
| WO2000057469A1 (fr) | Structure et procédé de montage de semi-conducteur | |
| JP2000031319A (ja) | 半導体素子搭載用基板キャリアー及びこれを用いた半 導体装置 | |
| JPH063821B2 (ja) | 両面保護コート型ｔａｂ用テープキャリア | |
| JP2002118210A (ja) | 半導体装置用インタポーザ及びこれを用いた半導体装置 | |
| JP2006147620A (ja) | フリップチップ実装半導体装置の製造方法及びフリップチップ実装半導体装置 | |
| JPH11163054A (ja) | 半導体装置の構造及びその製造方法 | |
| JP2003188212A (ja) | 半導体装置及びその製造方法 | |
| JP3692810B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20040730 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Effective date: 20050428 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070222 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |