JPH11126795A - 実装基板およびその製造方法ならびに電子部品の実装方法 - Google Patents
実装基板およびその製造方法ならびに電子部品の実装方法Info
- Publication number
- JPH11126795A JPH11126795A JP9290641A JP29064197A JPH11126795A JP H11126795 A JPH11126795 A JP H11126795A JP 9290641 A JP9290641 A JP 9290641A JP 29064197 A JP29064197 A JP 29064197A JP H11126795 A JPH11126795 A JP H11126795A
- Authority
- JP
- Japan
- Prior art keywords
- land
- wiring
- solder
- solder ball
- mounting board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Landscapes
- Wire Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【課題】 実装基板において、半田ボールとランドとの
接合により生じる熱応力に起因した亀裂の発生を防止す
る。 【解決手段】 絶縁性を有する基材２上に形成された配
線５と、基材２および配線５を覆うソルダーレジスト３
と、配線５から連続し且つソルダーレジスト３から突出
して形成されるとともにソルダーレジスト３により側面
が所定の高さにわたって隙間なく包囲され、電子部品６
の一方面に形成された半田ボール７が固定されるランド
８とを有し、半田ボール７が突出したランド８の側面全
周を覆い得るようにした実装基板１とする。
接合により生じる熱応力に起因した亀裂の発生を防止す
る。 【解決手段】 絶縁性を有する基材２上に形成された配
線５と、基材２および配線５を覆うソルダーレジスト３
と、配線５から連続し且つソルダーレジスト３から突出
して形成されるとともにソルダーレジスト３により側面
が所定の高さにわたって隙間なく包囲され、電子部品６
の一方面に形成された半田ボール７が固定されるランド
８とを有し、半田ボール７が突出したランド８の側面全
周を覆い得るようにした実装基板１とする。
Description
【０００１】
【発明の属する技術分野】本発明は半田ボールを介して
電子部品を実装する実装基板およびその製造方法ならび
に電子部品の実装方法に関するものである。
電子部品を実装する実装基板およびその製造方法ならび
に電子部品の実装方法に関するものである。
【０００２】
【従来の技術】近年、半導体製品の小型化・高機能化に
伴い、ＢＧＡ（Ｂａｌｌ ＧｒｉｄＡｒｒａｙ）・ＣＳ
Ｐ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等のように
実装面に半田ボールの形成された裏面接合タイプの電子
部品を実装基板上に実装することが多くなっている。
伴い、ＢＧＡ（Ｂａｌｌ ＧｒｉｄＡｒｒａｙ）・ＣＳ
Ｐ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等のように
実装面に半田ボールの形成された裏面接合タイプの電子
部品を実装基板上に実装することが多くなっている。
【０００３】ここで、このような裏面接合タイプの電子
部品が実装される実装基板の構造について説明する。
部品が実装される実装基板の構造について説明する。
【０００４】図１１（ａ）は従来の実装基板を示す斜視
図、図１１（ｂ）は図１１（ａ）の一部を拡大して示す
斜視図である。また、図１２は図１１（ａ）におけるXI
I−XII線に沿った断面図である。
図、図１１（ｂ）は図１１（ａ）の一部を拡大して示す
斜視図である。また、図１２は図１１（ａ）におけるXI
I−XII線に沿った断面図である。
【０００５】図１１（ａ）に示すように、実装基板１０
１は絶縁性を有する基材１０２を有している。基材１０
２上にはソルダーレジスト１０３が積層されている。こ
のソルダーレジスト１０３に覆われるようにして配線１
０５が基材１０２上に形成されている。そして、ランド
１０４がソルダーレジスト１０３から露出して配線１０
５と一体に形成されている。
１は絶縁性を有する基材１０２を有している。基材１０
２上にはソルダーレジスト１０３が積層されている。こ
のソルダーレジスト１０３に覆われるようにして配線１
０５が基材１０２上に形成されている。そして、ランド
１０４がソルダーレジスト１０３から露出して配線１０
５と一体に形成されている。
【０００６】図１１（ｂ）に示すように、ランド１０４
はソルダーレジスト１０３に形成された貫通孔から露出
しており、ソルダーレジスト１０３は所定量の隙間を空
けてランド１０４の周囲を包囲している。そして、図１
２に示すように、相互に一体に形成されたランド１０４
と配線１０５の上面は同一平面上にあり、断面において
両者の境界ははっきりしていない。
はソルダーレジスト１０３に形成された貫通孔から露出
しており、ソルダーレジスト１０３は所定量の隙間を空
けてランド１０４の周囲を包囲している。そして、図１
２に示すように、相互に一体に形成されたランド１０４
と配線１０５の上面は同一平面上にあり、断面において
両者の境界ははっきりしていない。
【０００７】このように構成された従来の実装基板に電
子部品を実装した場合について説明する。
子部品を実装した場合について説明する。
【０００８】図１３は図１１の実装基板に裏面接合タイ
プの電子部品が実装された状態を示す断面図である。
プの電子部品が実装された状態を示す断面図である。
【０００９】図１３に示すように、裏面接合タイプの電
子部品６の裏面には、電子部品６とランド１０４とを電
気的・機械的に接続する半田ボール７が形成されてい
る。そして、一般にランド１０４の直径は半田ボール７
の直径よりも小さいため、ランド１０４は半田ボール７
によってその全体が覆われる構造になる。したがって、
ランド１０４の配線１０５と反対方向における半田ボー
ル７との境界部Ａにおける半田ボール７とランド１０４
とでなす界面角αは鈍角となる。一方、ランド１０４の
上面と配線５の上面は同一平面であるために半田ボール
７は配線５の上面に向けて濡れようとするが、レジスト
１０３が妨げとなる。したがって、ランド１０４の配線
方向における半田ボール７との境界部Ｂにおける半田ボ
ール７とランド１０４とでなす界面角βは鋭角となる。
子部品６の裏面には、電子部品６とランド１０４とを電
気的・機械的に接続する半田ボール７が形成されてい
る。そして、一般にランド１０４の直径は半田ボール７
の直径よりも小さいため、ランド１０４は半田ボール７
によってその全体が覆われる構造になる。したがって、
ランド１０４の配線１０５と反対方向における半田ボー
ル７との境界部Ａにおける半田ボール７とランド１０４
とでなす界面角αは鈍角となる。一方、ランド１０４の
上面と配線５の上面は同一平面であるために半田ボール
７は配線５の上面に向けて濡れようとするが、レジスト
１０３が妨げとなる。したがって、ランド１０４の配線
方向における半田ボール７との境界部Ｂにおける半田ボ
ール７とランド１０４とでなす界面角βは鋭角となる。
【００１０】ところで、半導体製品の実際の使用時や信
頼性試験時に半田ボール７とランド１０４とで構成され
る接合部が高温あるいは低温になると、電子部品６と基
材１０２との線膨張係数の差により接合部に熱応力が生
じる。ここで、熱応力について説明する。
頼性試験時に半田ボール７とランド１０４とで構成され
る接合部が高温あるいは低温になると、電子部品６と基
材１０２との線膨張係数の差により接合部に熱応力が生
じる。ここで、熱応力について説明する。
【００１１】図１４は図１３における半田ボールと実装
基板との接合部に作用する熱応力を示す説明図である。
基板との接合部に作用する熱応力を示す説明図である。
【００１２】図１４に示すように、熱応力の作用時には
相対的に接合部に対して剪断力Ｆが作用する。この剪断
力Ｆは材料内部で剪断応力τとなり、半田ボール７とラ
ンド１０４との界面に剪断応力τが作用することにな
る。図１４において、実装基板１０１の平面に沿った方
向にｘ軸を、平面と直交する方向にｙ軸をとると、ｘ軸
方向の面には剪断応力τyxが、ｙ軸方向の面には剪断応
力τxyがそれぞれ作用する。
相対的に接合部に対して剪断力Ｆが作用する。この剪断
力Ｆは材料内部で剪断応力τとなり、半田ボール７とラ
ンド１０４との界面に剪断応力τが作用することにな
る。図１４において、実装基板１０１の平面に沿った方
向にｘ軸を、平面と直交する方向にｙ軸をとると、ｘ軸
方向の面には剪断応力τyxが、ｙ軸方向の面には剪断応
力τxyがそれぞれ作用する。
【００１３】
【発明が解決しようとする課題】ここで、前述した境界
部Ａにおける界面角αが鈍角となり、境界部Ｂにおける
界面角βが鋭角となっているので、境界部Ｂにおいて界
面角βが鋭角となる界面端が存在する。異種材の界面端
の応力場は界面角が小さいほど応力集中が生じ、鋭角の
場合には応力特異場となる。そして、応力特異場では熱
応力作用時に極度の応力集中を生じる。
部Ａにおける界面角αが鈍角となり、境界部Ｂにおける
界面角βが鋭角となっているので、境界部Ｂにおいて界
面角βが鋭角となる界面端が存在する。異種材の界面端
の応力場は界面角が小さいほど応力集中が生じ、鋭角の
場合には応力特異場となる。そして、応力特異場では熱
応力作用時に極度の応力集中を生じる。
【００１４】このため、実使用時あるいは信頼性試験時
において繰り返し熱応力が作用した場合や実装時の半田
溶融温度からの冷却過程において、鋭角となった界面端
βで剪断応力τyxによる極度の応力集中を生じ、境界部
Ｂに亀裂が生じる。これでは、実装信頼性が著しく損な
われてしまう。
において繰り返し熱応力が作用した場合や実装時の半田
溶融温度からの冷却過程において、鋭角となった界面端
βで剪断応力τyxによる極度の応力集中を生じ、境界部
Ｂに亀裂が生じる。これでは、実装信頼性が著しく損な
われてしまう。
【００１５】特に、電子部品６と基材１０２の膨張方向
と配線１０５の延在方向が一致する場合には亀裂の発生
が顕著になるので、これを防止するためには配線１０５
の引き回し方向に制約が生じ、自由度の高い配線設計が
できなくなっていた。
と配線１０５の延在方向が一致する場合には亀裂の発生
が顕著になるので、これを防止するためには配線１０５
の引き回し方向に制約が生じ、自由度の高い配線設計が
できなくなっていた。
【００１６】そこで、本発明は、半田ボールとランドと
の接合により生じる熱応力に起因した亀裂の発生を防止
することのできる実装基板についての技術を提供するこ
とを目的とする。
の接合により生じる熱応力に起因した亀裂の発生を防止
することのできる実装基板についての技術を提供するこ
とを目的とする。
【００１７】
【課題を解決するための手段】この課題を解決するため
に、本発明の実装基板は、電子部品がその一方面に形成
された半田ボールを介して実装されるものであり、絶縁
性を有する基材上に形成された配線と、基材および配線
を覆うソルダーレジストと、配線から連続し且つソルダ
ーレジストから突出して形成されるとともにソルダーレ
ジストにより側面が所定の高さにわたって隙間なく包囲
され、半田ボールが固定されるランドとを有し、半田ボ
ールが突出したランドの側面全周を覆い得るようにした
ものである。
に、本発明の実装基板は、電子部品がその一方面に形成
された半田ボールを介して実装されるものであり、絶縁
性を有する基材上に形成された配線と、基材および配線
を覆うソルダーレジストと、配線から連続し且つソルダ
ーレジストから突出して形成されるとともにソルダーレ
ジストにより側面が所定の高さにわたって隙間なく包囲
され、半田ボールが固定されるランドとを有し、半田ボ
ールが突出したランドの側面全周を覆い得るようにした
ものである。
【００１８】これにより、半田ボールとランドとでなす
界面角は全ての箇所で鈍角になるので、半田ボールとラ
ンドとの接合により熱応力が生じた場合にも亀裂が発生
しない。
界面角は全ての箇所で鈍角になるので、半田ボールとラ
ンドとの接合により熱応力が生じた場合にも亀裂が発生
しない。
【００１９】
【発明の実施の形態】本発明の請求項１に記載の発明
は、電子部品がその一方面に形成された半田ボールを介
して実装される実装基板であって、絶縁性を有する基材
上に形成された配線と、基材および配線を覆うソルダー
レジストと、配線から連続し且つソルダーレジストから
突出して形成されるとともにソルダーレジストにより側
面が所定の高さにわたって隙間なく包囲され、半田ボー
ルが固定されるランドとを有し、半田ボールが突出した
ランドの側面全周を覆い得るようにした実装基板であ
り、半田ボールとランドとでなす界面角は全ての箇所で
鈍角になるので、半田ボールとランドとの接合により熱
応力が生じた場合にも亀裂が発生しないという作用を有
する。
は、電子部品がその一方面に形成された半田ボールを介
して実装される実装基板であって、絶縁性を有する基材
上に形成された配線と、基材および配線を覆うソルダー
レジストと、配線から連続し且つソルダーレジストから
突出して形成されるとともにソルダーレジストにより側
面が所定の高さにわたって隙間なく包囲され、半田ボー
ルが固定されるランドとを有し、半田ボールが突出した
ランドの側面全周を覆い得るようにした実装基板であ
り、半田ボールとランドとでなす界面角は全ての箇所で
鈍角になるので、半田ボールとランドとの接合により熱
応力が生じた場合にも亀裂が発生しないという作用を有
する。
【００２０】本発明の請求項２に記載の発明は、導体か
らなる薄膜の形成された絶縁性を有する基材を用意し、
ランド形成位置を残して薄膜を深さ方向に所定量除去し
てランドを形成し、ランドと配線形成位置とを残して薄
膜を除去してランドに連続する配線を形成し、ランドが
突出するようにして配線および基材を覆うソルダーレジ
ストを形成する実装基板の製造方法であり、半田ボール
とランドとの接合により熱応力が生じた場合にも亀裂が
発生しないという作用を有する。
らなる薄膜の形成された絶縁性を有する基材を用意し、
ランド形成位置を残して薄膜を深さ方向に所定量除去し
てランドを形成し、ランドと配線形成位置とを残して薄
膜を除去してランドに連続する配線を形成し、ランドが
突出するようにして配線および基材を覆うソルダーレジ
ストを形成する実装基板の製造方法であり、半田ボール
とランドとの接合により熱応力が生じた場合にも亀裂が
発生しないという作用を有する。
【００２１】本発明の請求項３に記載の発明は、導体か
らなる薄膜の形成された絶縁性を有する基材を用意し、
配線形成位置およびランド形成位置を残して薄膜を除去
して配線を形成し、配線上の所定位置に配線から連続す
るランドを形成し、ランドが突出するようにして配線お
よび基材を覆うソルダーレジストを形成する実装基板の
製造方法であり、半田ボールとランドとの接合により熱
応力が生じた場合にも亀裂が発生しないという作用を有
する。
らなる薄膜の形成された絶縁性を有する基材を用意し、
配線形成位置およびランド形成位置を残して薄膜を除去
して配線を形成し、配線上の所定位置に配線から連続す
るランドを形成し、ランドが突出するようにして配線お
よび基材を覆うソルダーレジストを形成する実装基板の
製造方法であり、半田ボールとランドとの接合により熱
応力が生じた場合にも亀裂が発生しないという作用を有
する。
【００２２】本発明の請求項４に記載の発明は、ソルダ
ーレジストに覆われた基材および配線、ならびに基材を
覆うソルダーレジストとの間に隙間を空けて配線と同じ
高さに露出形成された陥没ランドを有する実装基板を用
意し、ソルダーレジスト上にマスクを形成し、前記隙間
を埋めるようにして陥没ランド上にソルダーレジストよ
りも高さの高いランドを形成し、ランド形成後、メッキ
マスクを除去することを特徴とする実装基板の製造方法
であり、従来の実装基板を用いてランドの突出した亀裂
の発生しない実装基板を作成することができるという作
用を有する。
ーレジストに覆われた基材および配線、ならびに基材を
覆うソルダーレジストとの間に隙間を空けて配線と同じ
高さに露出形成された陥没ランドを有する実装基板を用
意し、ソルダーレジスト上にマスクを形成し、前記隙間
を埋めるようにして陥没ランド上にソルダーレジストよ
りも高さの高いランドを形成し、ランド形成後、メッキ
マスクを除去することを特徴とする実装基板の製造方法
であり、従来の実装基板を用いてランドの突出した亀裂
の発生しない実装基板を作成することができるという作
用を有する。
【００２３】本発明の請求項５に記載の発明は、請求項
３または４記載の発明において、ランドがメッキまたは
ペースト材塗布により形成された実装基板の製造方法で
あり、半田ボールとランドとの接合により熱応力が生じ
た場合にも亀裂が発生しないという作用を有する。
３または４記載の発明において、ランドがメッキまたは
ペースト材塗布により形成された実装基板の製造方法で
あり、半田ボールとランドとの接合により熱応力が生じ
た場合にも亀裂が発生しないという作用を有する。
【００２４】本発明の請求項６に記載の発明は、請求項
３、４または５記載の発明において、ランドおよび配線
の材料がともに銅である実装基板の製造方法であり、ラ
ンドと配線とが同材料で構成されているので、ランドと
配線間の剥離強度を大きくすることができるという作用
を有する。
３、４または５記載の発明において、ランドおよび配線
の材料がともに銅である実装基板の製造方法であり、ラ
ンドと配線とが同材料で構成されているので、ランドと
配線間の剥離強度を大きくすることができるという作用
を有する。
【００２５】本発明の請求項７に記載の発明は、請求項
１記載の実装基板を用意し、ランドに対応した位置に貫
通孔が形成されるとともに実装基板を取り付けた際にお
けるランドとの干渉を避ける回避部が少なくとも貫通孔
の周囲に形成されたプレートを用意し、ランドが貫通孔
から露出するように位置合わせしてプレートを実装基板
に取り付け、貫通孔内に半田ペーストを充填した後にプ
レートを実装基板から取り外し、一方面に半田ボールの
形成された電子部品を、半田ペーストが形成されたラン
ドに半田ボールを位置合わせして搭載し、ランドの側面
全周を覆うように半田ボールと半田ペーストとをリフロ
ーすることを特徴とする電子部品の実装方法であり、半
田ボールとランドとの接合により熱応力が生じた場合に
も亀裂が発生しないという作用を有する。
１記載の実装基板を用意し、ランドに対応した位置に貫
通孔が形成されるとともに実装基板を取り付けた際にお
けるランドとの干渉を避ける回避部が少なくとも貫通孔
の周囲に形成されたプレートを用意し、ランドが貫通孔
から露出するように位置合わせしてプレートを実装基板
に取り付け、貫通孔内に半田ペーストを充填した後にプ
レートを実装基板から取り外し、一方面に半田ボールの
形成された電子部品を、半田ペーストが形成されたラン
ドに半田ボールを位置合わせして搭載し、ランドの側面
全周を覆うように半田ボールと半田ペーストとをリフロ
ーすることを特徴とする電子部品の実装方法であり、半
田ボールとランドとの接合により熱応力が生じた場合に
も亀裂が発生しないという作用を有する。
【００２６】以下、本発明の実施の形態について、図１
から図１０を用いて説明する。なお、これらの図面にお
いて同一の部材には同一の符号を付しており、また、重
複した説明は省略されている。
から図１０を用いて説明する。なお、これらの図面にお
いて同一の部材には同一の符号を付しており、また、重
複した説明は省略されている。
【００２７】（実施の形態１）図１は本発明の一実施の
形態における実装基板を示す断面図、図２は図１の実装
基板に電子部品が実装された状態を示す断面図、図３は
図２における熱応力の作用を示す説明図、図４は図１の
実装基板の製造プロセスを連続して示す断面図である。
形態における実装基板を示す断面図、図２は図１の実装
基板に電子部品が実装された状態を示す断面図、図３は
図２における熱応力の作用を示す説明図、図４は図１の
実装基板の製造プロセスを連続して示す断面図である。
【００２８】図１に示すように、本実施の形態の実装基
板１は、たとえばガラス布基材エポキシ樹脂積層板等で
構成された絶縁性を有する基材２を有している。基材２
上には、たとえば銅から構成されて所定の形状を有する
配線５が形成されている。そして、配線５および配線５
の形成されていない箇所の基材２を覆うようにしてソル
ダーレジスト３が積層されている。
板１は、たとえばガラス布基材エポキシ樹脂積層板等で
構成された絶縁性を有する基材２を有している。基材２
上には、たとえば銅から構成されて所定の形状を有する
配線５が形成されている。そして、配線５および配線５
の形成されていない箇所の基材２を覆うようにしてソル
ダーレジスト３が積層されている。
【００２９】配線５から連続し、且つソルダーレジスト
３から突出して、後述する電子部品の半田ボールが接合
されるランド８が形成されている。したがって、ランド
８の高さは配線５の高さよりも高くなっている。そし
て、たとえば円形の形状を有するこのランド８は、ソル
ダーレジスト３によりその側面が所定の高さにわたって
隙間なく包囲されている。
３から突出して、後述する電子部品の半田ボールが接合
されるランド８が形成されている。したがって、ランド
８の高さは配線５の高さよりも高くなっている。そし
て、たとえば円形の形状を有するこのランド８は、ソル
ダーレジスト３によりその側面が所定の高さにわたって
隙間なく包囲されている。
【００３０】このような構造を有する本実施の形態の実
装基板に裏面接合タイプの電子部品を実装した場合につ
いて説明する。
装基板に裏面接合タイプの電子部品を実装した場合につ
いて説明する。
【００３１】図２に示すように、たとえばＢＧＡ・ＣＳ
Ｐ等の裏面接合タイプの電子部品６の裏面には、電子部
品６とランド８とを電気的・機械的に接続する半田ボー
ル７が形成されている。そして、ランド８と半田ボール
７とが接合したときにランド８の全体が半田ボール７に
よって覆われるように、ランド８の直径は半田ボール７
の直径よりも小さくなっている。
Ｐ等の裏面接合タイプの電子部品６の裏面には、電子部
品６とランド８とを電気的・機械的に接続する半田ボー
ル７が形成されている。そして、ランド８と半田ボール
７とが接合したときにランド８の全体が半田ボール７に
よって覆われるように、ランド８の直径は半田ボール７
の直径よりも小さくなっている。
【００３２】ここで、前述のように、ランド８の側面は
ソルダーレジスト３によって隙間なく包囲され、ランド
８はソルダーレジスト３より突出した形状になってい
る。したがって、図示するように、ランド８に接合され
た半田ボール７は、配線５の方向とは無関係にランド８
の上面全体から側面の全周を覆う。これにより、ランド
８と半田ボール７との境界部分は、基材２の表面に対し
て垂直に延びるランド８の側面に形成される。このた
め、半田ボール７とランド８とでなす界面角は、配線方
向以外の境界部Ａの界面角αのみならず、配線方向の境
界部Ｂの界面角βにおいても鈍角になる。すなわち、半
田ボール７とランド８のなす界面角は全ての箇所におい
て鈍角になる。
ソルダーレジスト３によって隙間なく包囲され、ランド
８はソルダーレジスト３より突出した形状になってい
る。したがって、図示するように、ランド８に接合され
た半田ボール７は、配線５の方向とは無関係にランド８
の上面全体から側面の全周を覆う。これにより、ランド
８と半田ボール７との境界部分は、基材２の表面に対し
て垂直に延びるランド８の側面に形成される。このた
め、半田ボール７とランド８とでなす界面角は、配線方
向以外の境界部Ａの界面角αのみならず、配線方向の境
界部Ｂの界面角βにおいても鈍角になる。すなわち、半
田ボール７とランド８のなす界面角は全ての箇所におい
て鈍角になる。
【００３３】このような接合形状における熱応力の作用
について以下に説明する。実際の使用時や信頼性試験時
などにおける熱応力作用時には、図３に示すように、相
対的に接合部に対して剪断力Ｆが作用する。そして、剪
断力Ｆは材料内部で剪断応力τとなり、半田ボール７と
ランド８の界面にこの剪断応力τが作用する。
について以下に説明する。実際の使用時や信頼性試験時
などにおける熱応力作用時には、図３に示すように、相
対的に接合部に対して剪断力Ｆが作用する。そして、剪
断力Ｆは材料内部で剪断応力τとなり、半田ボール７と
ランド８の界面にこの剪断応力τが作用する。
【００３４】ここで、前述のように、半田ボール７とラ
ンド８とでなす界面角は、全ての箇所において鈍角とな
っているので、実装基板１の平面に沿った方向にｘ軸
を、平面と直交する方向にｙ軸をとると、剪断応力τは
ｙ軸方向の面に作用する剪断応力τxyのみとなる。
ンド８とでなす界面角は、全ての箇所において鈍角とな
っているので、実装基板１の平面に沿った方向にｘ軸
を、平面と直交する方向にｙ軸をとると、剪断応力τは
ｙ軸方向の面に作用する剪断応力τxyのみとなる。
【００３５】したがって、熱応力が作用した場合でも応
力特異場が形成されて極度の応力集中が生じることがな
くなり、半田ボール７とランド８との接合により熱応力
が生じた場合にも亀裂が発生しない。また、配線５の方
向とは無関係に半田ボール７とランド８とでなす界面角
は鈍角になるので、配線５を任意の方向に引き回すこと
ができる。
力特異場が形成されて極度の応力集中が生じることがな
くなり、半田ボール７とランド８との接合により熱応力
が生じた場合にも亀裂が発生しない。また、配線５の方
向とは無関係に半田ボール７とランド８とでなす界面角
は鈍角になるので、配線５を任意の方向に引き回すこと
ができる。
【００３６】次に、このような構造を有する実装基板１
の製造方法について図４を参照して説明する。
の製造方法について図４を参照して説明する。
【００３７】先ず、図４（ａ）に示すように、基材２お
よびこの基材２に導体である銅箔（薄膜）１０が形成さ
れた銅張り積層板９を用意する。なお、銅箔１０の厚さ
は後述する配線５の厚さのたとえば約２倍から３倍であ
る。
よびこの基材２に導体である銅箔（薄膜）１０が形成さ
れた銅張り積層板９を用意する。なお、銅箔１０の厚さ
は後述する配線５の厚さのたとえば約２倍から３倍であ
る。
【００３８】次に、図４（ｂ）に示すように、ドライフ
ィルムフォトレジスト等からなりエッチング時にエッチ
ング不要部を保護するためのエッチングマスク１１を銅
箔１０の上面のランド形成位置に形成する。そして、図
４（ｃ）に示すように、ランド形成位置を残して、銅箔
１０を深さ方向に所定量ハーフエッチングを行い、必要
な配線高さにする。これにより、ランド８が形成され
る。ここで、必要な配線高さとは一般に９μｍから１８
μｍである。なお、エッチングにはたとえば塩化鉄や塩
化銅等が用いられる。
ィルムフォトレジスト等からなりエッチング時にエッチ
ング不要部を保護するためのエッチングマスク１１を銅
箔１０の上面のランド形成位置に形成する。そして、図
４（ｃ）に示すように、ランド形成位置を残して、銅箔
１０を深さ方向に所定量ハーフエッチングを行い、必要
な配線高さにする。これにより、ランド８が形成され
る。ここで、必要な配線高さとは一般に９μｍから１８
μｍである。なお、エッチングにはたとえば塩化鉄や塩
化銅等が用いられる。
【００３９】次に、図４（ｄ）に示すように、ランド８
および配線形成位置上にエッチングマスク１１を形成す
る。このとき、ランド８の形成時に用いられたエッチン
グマスク１１は、前もって除去していてもいなくても良
い。
および配線形成位置上にエッチングマスク１１を形成す
る。このとき、ランド８の形成時に用いられたエッチン
グマスク１１は、前もって除去していてもいなくても良
い。
【００４０】次に、図４（ｅ）に示すように、ランド８
と配線形成位置を残して銅箔１０をエッチングにて完全
に除去する。これにより、ランド８に連続する配線５が
形成される。
と配線形成位置を残して銅箔１０をエッチングにて完全
に除去する。これにより、ランド８に連続する配線５が
形成される。
【００４１】ランド８および配線５が形成されたなら
ば、図４（ｆ）に示すように、エッチングマスク１１の
除去を行う。
ば、図４（ｆ）に示すように、エッチングマスク１１の
除去を行う。
【００４２】最後に、図４（ｇ）に示すように、ランド
８が突出するようにして、基材２および配線５上にソル
ダーレジスト３を形成する。ここで、ソルダーレジスト
３はランド８の側面まで隙間なく形成するとともに、ラ
ンド８はソルダーレジスト３の上面からたとえば５μｍ
以上突出するようにする。
８が突出するようにして、基材２および配線５上にソル
ダーレジスト３を形成する。ここで、ソルダーレジスト
３はランド８の側面まで隙間なく形成するとともに、ラ
ンド８はソルダーレジスト３の上面からたとえば５μｍ
以上突出するようにする。
【００４３】このようにして、図１に示す実装基板１が
製造される。 （実施の形態２）図５は本発明の他の実施の形態におけ
る実装基板の製造プロセスを連続して示す断面図であ
る。
製造される。 （実施の形態２）図５は本発明の他の実施の形態におけ
る実装基板の製造プロセスを連続して示す断面図であ
る。
【００４４】本実施の形態においては、ランド８が配線
５の材質である銅とメッキ性の良い金属、たとえば、半
田やニッケル等で形成されたものである。
５の材質である銅とメッキ性の良い金属、たとえば、半
田やニッケル等で形成されたものである。
【００４５】このような構造を有する実装基板の製造方
法について説明する。先ず、前述した実施の形態１の場
合と同様に、図５（ａ）に示すように、基材２およびこ
の基材２に導体である銅箔（薄膜）１０が形成された銅
張り積層板９を用意する。なお、銅箔１０をハーフエッ
チングすることなくそのまま配線５の厚さとする本実施
の形態の場合では、銅箔１０の厚さはたとえば９μｍか
ら１８μｍとなっている。
法について説明する。先ず、前述した実施の形態１の場
合と同様に、図５（ａ）に示すように、基材２およびこ
の基材２に導体である銅箔（薄膜）１０が形成された銅
張り積層板９を用意する。なお、銅箔１０をハーフエッ
チングすることなくそのまま配線５の厚さとする本実施
の形態の場合では、銅箔１０の厚さはたとえば９μｍか
ら１８μｍとなっている。
【００４６】次に、図５（ｂ）に示すように、銅箔１０
の上面のランド形成位置および配線形成位置にエッチン
グマスク１１を形成する。なお、このとき、ランド形成
位置のエッチングマスク１１の寸法はランド８の寸法よ
り小さくても良い。
の上面のランド形成位置および配線形成位置にエッチン
グマスク１１を形成する。なお、このとき、ランド形成
位置のエッチングマスク１１の寸法はランド８の寸法よ
り小さくても良い。
【００４７】次に、図５（ｃ）に示すように、ランド形
成位置および配線形成位置を残して銅箔１０を完全に除
去し、その後、図５（ｄ）に示すように、エッチングマ
スク１１を除去する。これにより、配線５が形成され
る。
成位置および配線形成位置を残して銅箔１０を完全に除
去し、その後、図５（ｄ）に示すように、エッチングマ
スク１１を除去する。これにより、配線５が形成され
る。
【００４８】次に、図５（ｅ）に示すように、配線の一
部をなすランド形成位置以外にメッキマスク１２を形成
する。ランド形成位置はメッキマスク１２に形成された
開口部１３から露出した状態にする。そして、図５
（ｆ）に示すように、開口部１３内をメッキで充填する
ようにしてランド８を形成する。なお、このようにラン
ド８をメッキにて形成するために、メッキマスク１２に
はメッキ耐性のある高分子材料などが用いられる。この
ようにしてランド８を形成した後に、図５（ｇ）に示す
ように、メッキマスク１２を除去する。
部をなすランド形成位置以外にメッキマスク１２を形成
する。ランド形成位置はメッキマスク１２に形成された
開口部１３から露出した状態にする。そして、図５
（ｆ）に示すように、開口部１３内をメッキで充填する
ようにしてランド８を形成する。なお、このようにラン
ド８をメッキにて形成するために、メッキマスク１２に
はメッキ耐性のある高分子材料などが用いられる。この
ようにしてランド８を形成した後に、図５（ｇ）に示す
ように、メッキマスク１２を除去する。
【００４９】最後に、図５（ｈ）に示すように、ランド
８が突出するようにして、基材２および配線５上にソル
ダーレジスト３を形成する。ここで、本実施の形態にお
いても、ソルダーレジスト３はランド８の側面まで隙間
なく形成するとともに、ランド８はソルダーレジスト３
の上面からたとえば５μｍ以上突出するようにする。
８が突出するようにして、基材２および配線５上にソル
ダーレジスト３を形成する。ここで、本実施の形態にお
いても、ソルダーレジスト３はランド８の側面まで隙間
なく形成するとともに、ランド８はソルダーレジスト３
の上面からたとえば５μｍ以上突出するようにする。
【００５０】このように、配線５上にランド８を形成す
るようにしてもよい。そして、配線５上にランド８を形
成するようにすれば、銅箔１０の厚さがそのまま配線５
の厚さになるので、厚い特殊仕様の銅張り積層板を用い
る必要がない。
るようにしてもよい。そして、配線５上にランド８を形
成するようにすれば、銅箔１０の厚さがそのまま配線５
の厚さになるので、厚い特殊仕様の銅張り積層板を用い
る必要がない。
【００５１】なお、ランド８は、メッキではなく、金属
のペースト材を用いて形成することもできる。この場合
には、前述したメッキによるランド形成のプロセスがペ
ースト塗布によるランド形成のプロセスになり、開口部
１３にペースト材を塗布することでランド８が形成され
る。
のペースト材を用いて形成することもできる。この場合
には、前述したメッキによるランド形成のプロセスがペ
ースト塗布によるランド形成のプロセスになり、開口部
１３にペースト材を塗布することでランド８が形成され
る。
【００５２】（実施の形態３）図６は本発明のさらに他
の実施の形態における実装基板の製造プロセスを連続し
て示す断面図である。
の実施の形態における実装基板の製造プロセスを連続し
て示す断面図である。
【００５３】本実施の形態においては、ランド８および
配線５がともに銅により形成されたものである。なお、
このような構造を有する実装基板の製造方法において、
図６（ａ）〜（ｅ）に示す工程および図６（ｇ），
（ｈ）に示す工程は実施の形態２における図５（ａ）〜
（ｅ）に示す工程および図５（ｇ），（ｈ）に示す工程
と同様である。したがって、図６（ｆ）に示す工程のみ
について説明する。
配線５がともに銅により形成されたものである。なお、
このような構造を有する実装基板の製造方法において、
図６（ａ）〜（ｅ）に示す工程および図６（ｇ），
（ｈ）に示す工程は実施の形態２における図５（ａ）〜
（ｅ）に示す工程および図５（ｇ），（ｈ）に示す工程
と同様である。したがって、図６（ｆ）に示す工程のみ
について説明する。
【００５４】すなわち、図６（ｆ）に示すように、開口
部１３内を配線５の材質と同じ銅メッキで充填するよう
にしてランド８を形成するものである。なお、本実施の
形態においても、ランド８をペースト材により形成する
ことができる。
部１３内を配線５の材質と同じ銅メッキで充填するよう
にしてランド８を形成するものである。なお、本実施の
形態においても、ランド８をペースト材により形成する
ことができる。
【００５５】このように、ランド８と配線５の材質を同
じ銅にすると、ランド８と配線５との間の剥離強度が大
きくなる。
じ銅にすると、ランド８と配線５との間の剥離強度が大
きくなる。
【００５６】（実施の形態４）図７は本発明のさらに他
の実施の形態における実装基板の製造プロセスを連続し
て示す断面図である。
の実施の形態における実装基板の製造プロセスを連続し
て示す断面図である。
【００５７】本実施の形態においては、あらかじめ配線
パターンが構成された実装基板を用意し、これに突出し
たランド８を形成するものである。
パターンが構成された実装基板を用意し、これに突出し
たランド８を形成するものである。
【００５８】つまり、図７（ａ）に示すように、基材２
および配線５がソルダーレジスト３に覆われ、基材２を
覆うソルダーレジスト３との間に隙間を空けて配線５と
同じ高さに露出形成された陥没ランドを有する実装基板
を用意する。
および配線５がソルダーレジスト３に覆われ、基材２を
覆うソルダーレジスト３との間に隙間を空けて配線５と
同じ高さに露出形成された陥没ランドを有する実装基板
を用意する。
【００５９】次に、図７（ｂ）に示すように、ランド形
成位置以外にメッキマスク１２を形成する。そして、ラ
ンド形成位置には開口部１３を形成しておく。
成位置以外にメッキマスク１２を形成する。そして、ラ
ンド形成位置には開口部１３を形成しておく。
【００６０】次に、図７（ｃ）に示すように、開口部１
３内をメッキで充填し、ランド８を形成する。このと
き、ランド８がソルダーレジスト３の上面からたとえば
５μｍ以上突出するまでメッキを成長させる。なお、ラ
ンド８は、配線５の材質である銅とメッキ性の良い金
属、たとえば、半田やニッケル等で構成される。
３内をメッキで充填し、ランド８を形成する。このと
き、ランド８がソルダーレジスト３の上面からたとえば
５μｍ以上突出するまでメッキを成長させる。なお、ラ
ンド８は、配線５の材質である銅とメッキ性の良い金
属、たとえば、半田やニッケル等で構成される。
【００６１】そして、図７（ｄ）に示すように、最後に
メッキマスク１２を除去すると、ランド８の突出した実
装基板が得られる。
メッキマスク１２を除去すると、ランド８の突出した実
装基板が得られる。
【００６２】このようにすれば、従来の実装基板を用い
てランド８の突出した亀裂の発生しない実装基板を作成
することができる。
てランド８の突出した亀裂の発生しない実装基板を作成
することができる。
【００６３】なお、ここにおいても、ランド８は、メッ
キではなく、金属のペースト材を用いて形成することも
できる。この場合には、前述したメッキによるランド形
成のプロセスがペースト塗布によるランド形成のプロセ
スになり、開口部１３にペースト材を塗布することでラ
ンド８が形成される。
キではなく、金属のペースト材を用いて形成することも
できる。この場合には、前述したメッキによるランド形
成のプロセスがペースト塗布によるランド形成のプロセ
スになり、開口部１３にペースト材を塗布することでラ
ンド８が形成される。
【００６４】（実施の形態５）図８は本発明のさらに他
の実施の形態における実装基板の製造プロセスを連続し
て示す断面図である。
の実施の形態における実装基板の製造プロセスを連続し
て示す断面図である。
【００６５】本実施の形態においては、ランド８および
配線５がともに銅により形成されたものである。なお、
この実施の形態５に示す実装基板の製造方法において、
図８（ａ），（ｂ），（ｄ）に示す工程は前述の実施の
形態４における図７（ａ），（ｂ），（ｈ）に示す工程
と同様である。したがって、ここでは図８（ｃ）に示す
工程のみについて説明する。
配線５がともに銅により形成されたものである。なお、
この実施の形態５に示す実装基板の製造方法において、
図８（ａ），（ｂ），（ｄ）に示す工程は前述の実施の
形態４における図７（ａ），（ｂ），（ｈ）に示す工程
と同様である。したがって、ここでは図８（ｃ）に示す
工程のみについて説明する。
【００６６】すなわち、図８（ｃ）に示すように、開口
部１３内を配線５の材質と同じ銅メッキで充填するよう
にしてランド８を形成するものである。なお、本実施の
形態においても、ランド８をペースト材により形成する
ことができる。
部１３内を配線５の材質と同じ銅メッキで充填するよう
にしてランド８を形成するものである。なお、本実施の
形態においても、ランド８をペースト材により形成する
ことができる。
【００６７】このように、ランド８と配線５の材質を同
じ銅にすると、従来の実装基板を用いてランド８の突出
した亀裂の発生しない実装基板を作成することが可能に
なることに加えて、ランド８と配線５との間の剥離強度
が大きくなる。
じ銅にすると、従来の実装基板を用いてランド８の突出
した亀裂の発生しない実装基板を作成することが可能に
なることに加えて、ランド８と配線５との間の剥離強度
が大きくなる。
【００６８】（実施の形態６）図９は本発明の一実施の
形態における電子部品実装用のプレートを示す断面図、
図１０は図９のプレートを用いて電子部品を実装基板に
実装して行くプロセスを連続して示す断面図である。
形態における電子部品実装用のプレートを示す断面図、
図１０は図９のプレートを用いて電子部品を実装基板に
実装して行くプロセスを連続して示す断面図である。
【００６９】図９に示すプレート１５はたとえばステン
レス等の金属で形成されている。プレート１５には、実
装基板１のランド８に対応した位置に貫通孔１６が形成
されており、プレート１５を実装基板１に位置合わせし
て貫通孔１６内に半田ペーストが充填される。なお、こ
の貫通孔１６の直径はランド８の直径より小さくなって
いる。
レス等の金属で形成されている。プレート１５には、実
装基板１のランド８に対応した位置に貫通孔１６が形成
されており、プレート１５を実装基板１に位置合わせし
て貫通孔１６内に半田ペーストが充填される。なお、こ
の貫通孔１６の直径はランド８の直径より小さくなって
いる。
【００７０】貫通孔１６の周囲には、ランド８とプレー
ト１５との干渉を避けるためにプレート１５の裏面をハ
ーフエッチングした回避部１７が形成されている。な
お、回避部１７のハーフエッチング深さは、ランド８の
ソルダーレジスト３からの突出寸法と同じになってい
る。
ト１５との干渉を避けるためにプレート１５の裏面をハ
ーフエッチングした回避部１７が形成されている。な
お、回避部１７のハーフエッチング深さは、ランド８の
ソルダーレジスト３からの突出寸法と同じになってい
る。
【００７１】このようなプレート１５を用いて電子部品
を実装基板に実装して行く手順を説明する。
を実装基板に実装して行く手順を説明する。
【００７２】先ず、図１０（ａ）に示すように、ランド
８が貫通孔１６から露出するように位置合わせしてプレ
ート１５を実装基板に取り付ける。ここで、プレート１
５に形成された回避部１７のハーフエッチング深さは、
ランド８がソルダーレジスト３の上面から突出している
寸法と同じとなっているので、ランド８がプレート１５
を突き上げることによるプレート１５の反りは発生しな
い。また、貫通孔１６の直径はランド８の直径より小さ
く、回避部１７のハーフエッチング深さがランド８の突
出寸法と同じでなので、貫通孔１６とランド８の上面と
の間には隙間が存在しない。これにより、半田ペースト
１８が回避部１７に入り込んで隣接するランド８との間
に短絡を生じる恐れもない。
８が貫通孔１６から露出するように位置合わせしてプレ
ート１５を実装基板に取り付ける。ここで、プレート１
５に形成された回避部１７のハーフエッチング深さは、
ランド８がソルダーレジスト３の上面から突出している
寸法と同じとなっているので、ランド８がプレート１５
を突き上げることによるプレート１５の反りは発生しな
い。また、貫通孔１６の直径はランド８の直径より小さ
く、回避部１７のハーフエッチング深さがランド８の突
出寸法と同じでなので、貫通孔１６とランド８の上面と
の間には隙間が存在しない。これにより、半田ペースト
１８が回避部１７に入り込んで隣接するランド８との間
に短絡を生じる恐れもない。
【００７３】そして、この状態でスキージ１９を用いて
半田ペースト１８を貫通孔に充填する）。
半田ペースト１８を貫通孔に充填する）。
【００７４】次に、図１０（ｂ）に示すようにプレート
１５を実装基板１から取り外すと、ランド８の上面にの
み半田ペースト１８が印刷された状態となる。
１５を実装基板１から取り外すと、ランド８の上面にの
み半田ペースト１８が印刷された状態となる。
【００７５】このように半田ペースト１８をランド８上
に形成したならば、図１０（ｃ）に示すように、半田ボ
ール７が半田ペースト１８の印刷されたランド８上に位
置するようにして裏面接合タイプの電子部品６を実装基
板１上に搭載する。このとき、印刷された半田ペースト
１８の厚さの５０％以上の深さまで半田ボール７が入り
込むまで電子部品６を実装基板１側に押圧する。これに
より、半田ペースト１８はランド８の上面からはみ出し
て、ランド８の側面を取り囲む形状となる。
に形成したならば、図１０（ｃ）に示すように、半田ボ
ール７が半田ペースト１８の印刷されたランド８上に位
置するようにして裏面接合タイプの電子部品６を実装基
板１上に搭載する。このとき、印刷された半田ペースト
１８の厚さの５０％以上の深さまで半田ボール７が入り
込むまで電子部品６を実装基板１側に押圧する。これに
より、半田ペースト１８はランド８の上面からはみ出し
て、ランド８の側面を取り囲む形状となる。
【００７６】最後に、図１０（ｄ）に示すように、リフ
ロー装置によって半田ボール７と半田ペースト１８とを
溶融、冷却すると、半田ペースト１８が半田ボール７に
吸収されて突出したランド８の側面を取り囲んだ形状の
半田ボール７が形成される。
ロー装置によって半田ボール７と半田ペースト１８とを
溶融、冷却すると、半田ペースト１８が半田ボール７に
吸収されて突出したランド８の側面を取り囲んだ形状の
半田ボール７が形成される。
【００７７】これにより、半田ボール７とランド８とで
なす界面角は全ての箇所で鈍角になり、半田ボール７と
ランド８との接合により熱応力が生じた場合にも亀裂は
発生しない。
なす界面角は全ての箇所で鈍角になり、半田ボール７と
ランド８との接合により熱応力が生じた場合にも亀裂は
発生しない。
【００７８】
【発明の効果】以上のように、本発明によれば、ランド
を突出形成することによって半田ボールによって電子部
品を実装基板に実装した際に、半田ボールが突出したラ
ンドの側面を全周にわたって覆うようにしているので、
半田ボールとランドとでなす界面角は全ての箇所で鈍角
になる。これにより、半田ボールとランドとの接合によ
り熱応力が生じた場合にも、当該熱応力による亀裂は発
生しないという有効な効果が得られる。
を突出形成することによって半田ボールによって電子部
品を実装基板に実装した際に、半田ボールが突出したラ
ンドの側面を全周にわたって覆うようにしているので、
半田ボールとランドとでなす界面角は全ての箇所で鈍角
になる。これにより、半田ボールとランドとの接合によ
り熱応力が生じた場合にも、当該熱応力による亀裂は発
生しないという有効な効果が得られる。
【００７９】また、ランドおよび配線をともに銅で構成
することにより、ランドと配線間の剥離強度を大きくす
ることができるという有効な効果が得られる。
することにより、ランドと配線間の剥離強度を大きくす
ることができるという有効な効果が得られる。
【図１】本発明の実施の形態１における実装基板を示す
断面図
断面図
【図２】図１の実装基板に電子部品が実装された状態を
示す断面図
示す断面図
【図３】図２における熱応力の作用を示す説明図
【図４】（ａ）〜（ｇ）は図１の実装基板の製造プロセ
スを連続して示す断面図
スを連続して示す断面図
【図５】（ａ）〜（ｈ）は本発明の実施の形態２におけ
る実装基板の製造プロセスを連続して示す断面図
る実装基板の製造プロセスを連続して示す断面図
【図６】（ａ）〜（ｈ）は本発明の実施の形態３におけ
る実装基板の製造プロセスを連続して示す断面図
る実装基板の製造プロセスを連続して示す断面図
【図７】（ａ）〜（ｄ）は本発明の実施の形態４におけ
る実装基板の製造プロセスを連続して示す断面図
る実装基板の製造プロセスを連続して示す断面図
【図８】（ａ）〜（ｄ）は本発明の実施の形態５におけ
る実装基板の製造プロセスを連続して示す断面図
る実装基板の製造プロセスを連続して示す断面図
【図９】本発明の一実施の形態における電子部品実装用
のプレートを示す断面図
のプレートを示す断面図
【図１０】（ａ）〜（ｄ）は図９のプレートを用いて電
子部品を実装基板に実装して行くプロセスを連続して示
す断面図
子部品を実装基板に実装して行くプロセスを連続して示
す断面図
【図１１】（ａ）は従来の実装基板を示す斜視図、
（ｂ）は（ａ）の一部を拡大して示す斜視図
（ｂ）は（ａ）の一部を拡大して示す斜視図
【図１２】図１１（ａ）におけるXII−XII線に沿った断
面図
面図
【図１３】図１１の実装基板に裏面接合タイプの電子部
品が実装された状態を示す断面図
品が実装された状態を示す断面図
【図１４】図１３における半田ボールと実装基板との接
合部に作用する熱応力を示す説明図
合部に作用する熱応力を示す説明図
１ 実装基板 ２ 基材 ３ ソルダーレジスト ５ 配線 ６ 電子部品 ７ 半田ボール ８ ランド １５ プレート １６ 貫通孔 １７ 回避部 １８ 半田ペースト
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 21/92 ６０４Ｂ
Claims (7)
- 【請求項１】電子部品がその一方面に形成された半田ボ
ールを介して実装される実装基板であって、 絶縁性を有する基材上に形成された配線と、 前記基材および前記配線を覆うソルダーレジストと、 前記配線から連続し且つ前記ソルダーレジストから突出
して形成されるとともに前記ソルダーレジストにより側
面が所定の高さにわたって隙間なく包囲され、前記半田
ボールが固定されるランドとを有し、 前記半田ボールが突出した前記ランドの側面全周を覆い
得るようにしたことを特徴とする実装基板。 - 【請求項２】導体からなる薄膜の形成された絶縁性を有
する基材を用意し、 ランド形成位置を残して前記薄膜を深さ方向に所定量除
去してランドを形成し、 前記ランドと配線形成位置とを残して前記薄膜を除去し
て前記ランドに連続する配線を形成し、 前記ランドが突出するようにして前記配線および前記基
材を覆うソルダーレジストを形成することを特徴とする
実装基板の製造方法。 - 【請求項３】導体からなる薄膜の形成された絶縁性を有
する基材を用意し、 配線形成位置およびランド形成位置を残して前記薄膜を
除去して配線を形成し、 前記配線上の所定位置に前記配線から連続するランドを
形成し、 前記ランドが突出するようにして前記配線および前記基
材を覆うソルダーレジストを形成することを特徴とする
実装基板の製造方法。 - 【請求項４】ソルダーレジストに覆われた基材および配
線、ならびに前記基材を覆う前記ソルダーレジストとの
間に隙間を空けて前記配線と同じ高さに露出形成された
陥没ランドを有する実装基板を用意し、 前記ソルダーレジスト上にマスクを形成し、 前記隙間を埋めるようにして前記陥没ランド上に前記ソ
ルダーレジストよりも高さの高いランドを形成し、 前記ランド形成後、前記メッキマスクを除去することを
特徴とする実装基板の製造方法。 - 【請求項５】前記ランドはメッキまたはペースト材塗布
により形成されることを特徴とする請求項３または４記
載の実装基板の製造方法。 - 【請求項６】前記ランドの材料は銅であることを特徴と
する請求項３、４または５記載の実装基板の製造方法。 - 【請求項７】請求項１記載の実装基板を用意し、 前記ランドに対応した位置に貫通孔が形成されるととも
に前記実装基板を取り付けた際における前記ランドとの
干渉を避ける回避部が少なくとも前記貫通孔の周囲に形
成されたプレートを用意し、 前記ランドが前記貫通孔から露出するように位置合わせ
して前記プレートを前記実装基板に取り付け、 前記貫通孔内に半田ペーストを充填した後に前記プレー
トを前記実装基板から取り外し、 一方面に半田ボールの形成された電子部品を、前記半田
ペーストが形成された前記ランドに前記半田ボールを位
置合わせして搭載し、 前記ランドの側面全周を覆うように前記半田ボールと前
記半田ペーストとをリフローすることを特徴とする電子
部品の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29064197A JP3424526B2 (ja) | 1997-10-23 | 1997-10-23 | 電子部品の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29064197A JP3424526B2 (ja) | 1997-10-23 | 1997-10-23 | 電子部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11126795A true JPH11126795A (ja) | 1999-05-11 |
| JP3424526B2 JP3424526B2 (ja) | 2003-07-07 |
Family
ID=17758603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29064197A Expired - Fee Related JP3424526B2 (ja) | 1997-10-23 | 1997-10-23 | 電子部品の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3424526B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1065915A3 (en) * | 1999-06-30 | 2003-05-02 | Murata Manufacturing Co., Ltd. | Electronic part, dielectric filter, dielectric duplexer, and manufacturing method of the electronic part |
| US6887738B2 (en) | 2000-06-28 | 2005-05-03 | Sharp Kabushiki Kaisha | Method of making semiconductor device with flip chip mounting |
| JP2006339351A (ja) * | 2005-06-01 | 2006-12-14 | Daisho Denshi:Kk | プリント配線板 |
| JP2009117600A (ja) * | 2007-11-06 | 2009-05-28 | Nippon Mektron Ltd | バンプ付き回路配線板の製造方法 |
| JP2010135347A (ja) * | 2008-10-28 | 2010-06-17 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| JP2011258921A (ja) * | 2010-06-10 | 2011-12-22 | Stats Chippac Ltd | 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法 |
| US9125332B2 (en) | 2008-03-25 | 2015-09-01 | Stats Chippac, Ltd. | Filp chip interconnection structure with bump on partial pad and method thereof |
| JPWO2015050164A1 (ja) * | 2013-10-03 | 2017-03-09 | シャープ株式会社 | 発光装置、および、発光装置の製造方法 |
| CN107613666A (zh) * | 2017-07-28 | 2018-01-19 | 青岛海尔智能技术研发有限公司 | 一种qfn芯片pcb封装方法及pcb板 |
| WO2019111573A1 (ja) * | 2017-12-08 | 2019-06-13 | オリンパス株式会社 | 成型回路部品の製造方法および成型回路部品 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100743233B1 (ko) * | 2005-07-18 | 2007-07-27 | 엘지전자 주식회사 | 인쇄회로기판의 패드 및 그 제조방법 |
-
1997
- 1997-10-23 JP JP29064197A patent/JP3424526B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1065915A3 (en) * | 1999-06-30 | 2003-05-02 | Murata Manufacturing Co., Ltd. | Electronic part, dielectric filter, dielectric duplexer, and manufacturing method of the electronic part |
| US6887738B2 (en) | 2000-06-28 | 2005-05-03 | Sharp Kabushiki Kaisha | Method of making semiconductor device with flip chip mounting |
| JP2006339351A (ja) * | 2005-06-01 | 2006-12-14 | Daisho Denshi:Kk | プリント配線板 |
| JP4732009B2 (ja) * | 2005-06-01 | 2011-07-27 | 株式会社 大昌電子 | プリント配線板 |
| JP2009117600A (ja) * | 2007-11-06 | 2009-05-28 | Nippon Mektron Ltd | バンプ付き回路配線板の製造方法 |
| US9345148B2 (en) | 2008-03-25 | 2016-05-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad |
| US9125332B2 (en) | 2008-03-25 | 2015-09-01 | Stats Chippac, Ltd. | Filp chip interconnection structure with bump on partial pad and method thereof |
| JP2010135347A (ja) * | 2008-10-28 | 2010-06-17 | Kyocer Slc Technologies Corp | 配線基板およびその製造方法 |
| JP2011258921A (ja) * | 2010-06-10 | 2011-12-22 | Stats Chippac Ltd | 部分パット上にバンプを有するフリップチップ相互接続構造を形成する半導体デバイスおよびその方法 |
| JPWO2015050164A1 (ja) * | 2013-10-03 | 2017-03-09 | シャープ株式会社 | 発光装置、および、発光装置の製造方法 |
| US9728697B2 (en) | 2013-10-03 | 2017-08-08 | Sharp Kabushiki Kaisha | Light emitting device including a metal substrate for high heat dissipation and increased light efficiency |
| CN107613666A (zh) * | 2017-07-28 | 2018-01-19 | 青岛海尔智能技术研发有限公司 | 一种qfn芯片pcb封装方法及pcb板 |
| CN107613666B (zh) * | 2017-07-28 | 2021-06-22 | 青岛海尔智能技术研发有限公司 | 一种qfn芯片pcb封装方法及pcb板 |
| WO2019111573A1 (ja) * | 2017-12-08 | 2019-06-13 | オリンパス株式会社 | 成型回路部品の製造方法および成型回路部品 |
| JP2019106394A (ja) * | 2017-12-08 | 2019-06-27 | オリンパス株式会社 | 成型回路部品の製造方法および成型回路部品 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3424526B2 (ja) | 2003-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6140707A (en) | Laminated integrated circuit package | |
| US6495909B2 (en) | Low-pin-count chip package and manufacturing method thereof | |
| US6262489B1 (en) | Flip chip with backside electrical contact and assembly and method therefor | |
| US6594891B1 (en) | Process for forming multi-layer electronic structures | |
| US6316830B1 (en) | Bumpless flip chip assembly with strips and via-fill | |
| US6285086B1 (en) | Semiconductor device and substrate for semiconductor device | |
| GB2286084A (en) | Electronic package with thermally conductive support | |
| JPH0888245A (ja) | 半導体装置 | |
| JP2000031327A (ja) | 半導体装置及びその製造方法 | |
| US6441486B1 (en) | BGA substrate via structure | |
| JP3424526B2 (ja) | 電子部品の実装方法 | |
| JP3925752B2 (ja) | バンプ付き配線基板及び半導体パッケ−ジの製造法 | |
| JP3394479B2 (ja) | 半導体装置 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JP3117688B2 (ja) | 表面実装用の半導体パッケージ | |
| JP3030605B2 (ja) | 半導体装置 | |
| JP3258564B2 (ja) | 半導体装置およびその製造方法 | |
| JP3039485B2 (ja) | 表面実装用の半導体パッケージ及びその製造方法 | |
| JPH04142095A (ja) | 部材の接続構造 | |
| JP3063733B2 (ja) | 半導体パッケージ | |
| JP3903025B2 (ja) | 半導体装置の製造方法 | |
| KR101133126B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
| JP2898678B2 (ja) | 電子部品搭載用基板 | |
| JP2674394B2 (ja) | テープキャリアパッケージ実装装置 | |
| JPH04350989A (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |