JP2009117600A - バンプ付き回路配線板の製造方法 - Google Patents
バンプ付き回路配線板の製造方法 Download PDFInfo
- Publication number
- JP2009117600A JP2009117600A JP2007288648A JP2007288648A JP2009117600A JP 2009117600 A JP2009117600 A JP 2009117600A JP 2007288648 A JP2007288648 A JP 2007288648A JP 2007288648 A JP2007288648 A JP 2007288648A JP 2009117600 A JP2009117600 A JP 2009117600A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- etching
- resist layer
- seed layer
- circuit wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 238000005530 etching Methods 0.000 claims abstract description 51
- 238000007747 plating Methods 0.000 claims abstract description 24
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 22
- 239000004020 conductor Substances 0.000 description 10
- 238000012937 correction Methods 0.000 description 7
- 239000000654 additive Substances 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000003475 lamination Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Manufacturing Of Printed Circuit Boards (AREA)
- Wire Bonding (AREA)
Abstract
【課題】バンプ付き回路配線板を形成するに際して、エッチングによる回路パターンの幅細りをなくすことにより、微細な回路パターンを形成可能にして高密度化を図る。
【解決手段】絶縁ベース材１１の一方の面にシード層１２を有する片面積層板１０を用意し、前記シード層１２の表面の回路形成部１３を除く部分にめっきレジスト層１４を設け、露出したシード層１２の表面にめっき処理にて回路配線パターン１５を形成し、この回路配線パターン１５上のバンプ形成予定部分１６ａにエッチングレジスト層１７を設け、前記バンプ形成予定部分１６ａが所定の高さとなるように前記回路配線パターンの露出した部分をエッチング処理にて薄くし、前記めっきレジスト層１４およびエッチングレジスト層１７を除去した後に、露出したシード層１２をエッチング処理にて除去する。
【選択図】図５
【解決手段】絶縁ベース材１１の一方の面にシード層１２を有する片面積層板１０を用意し、前記シード層１２の表面の回路形成部１３を除く部分にめっきレジスト層１４を設け、露出したシード層１２の表面にめっき処理にて回路配線パターン１５を形成し、この回路配線パターン１５上のバンプ形成予定部分１６ａにエッチングレジスト層１７を設け、前記バンプ形成予定部分１６ａが所定の高さとなるように前記回路配線パターンの露出した部分をエッチング処理にて薄くし、前記めっきレジスト層１４およびエッチングレジスト層１７を除去した後に、露出したシード層１２をエッチング処理にて除去する。
【選択図】図５
Description
本発明はバンプ付き回路配線板の製造方法に関するものであり、特に、セミアディティブ法によって形成される回路の端子部にバンプを設けた回路配線板の製造方法に関するものである。
端子部にバンプを設けた回路配線板としては、テープキャリアが知られている。例えば絶縁フィルム上に任意のパターン構造で、バンプ部分を含む厚みに導体層を被着し、導体層のバンプを設けようとする部分にレジスト層を形成して被覆し、残りの露出した導体層をエッチング処理にてバンプが所望の高さとなるまで除去し、その後レジスト層を除去して所望のバンプを形成する構成が知られている（特許文献１参照）。
実開昭５１−１６１０７３号公報（第５〜６頁、第３図）
特許文献１記載のテープキャリアは、絶縁フィルム上に任意のパターン構造で、バンプ部分を含む厚みに導体層を被着しておき、エッチング処理にて導体層の厚みを除去してバンプを形成する方法が開示されている。この場合、図８に示すように、絶縁フィルム５０の上に、予めパターン構造に形成された導体層５１がバンプ部分を含む厚みに設けられており、バンプ５２を形成する部分に斜線で示すレジスト層５３を被覆し、露出した導体層５１をエッチング処理にてバンプが所望の高さとなるまで除去する。
しかし、実際には、図９に示すように、エッチングにより導体層５１の厚みが除去されるだけではなく、導体層５１の幅方向も細くなる。エッチングによる幅細りの補正量を設計段階で考慮して、最初のパターン幅を補正量だけ太くすることも考えられるが、微細な回路パターンの場合は、すでに設計の段階で隣接する回路パターンに接触するおそれがある。また、この幅細りに対する補正量とともに導体層５１が厚いため、微細な回路パターンを形成するのに支障を来たし、高密度化に対応することが困難となる。
そこで、本発明は、バンプ付き回路配線板を形成するに際して、エッチングによる回路パターンの幅細りをなくすことにより、微細な回路パターンを形成可能にして高密度化を図ることを目的とする。
本発明は上記目的を達成するために提案されたものであり、請求項１記載の発明は、絶縁ベース材の一方の面にシード層を有する片面積層板を用意し、前記シード層の表面の回路形成部を除く部分にめっきレジスト層を設け、露出したシード層の表面にめっき処理にて回路配線パターンを形成し、この回路配線パターン上のバンプ形成予定部分にエッチングレジスト層を設け、前記バンプ形成予定部分が所定の高さとなるように前記回路配線パターンの露出した部分をエッチング処理にて薄くし、前記めっきレジスト層およびエッチングレジスト層を除去した後に、露出したシード層をエッチング処理にて除去することを特徴とするバンプ付き回路配線板の製造方法を提供する。
この構成によれば、片面積層板のシード層の回路形成部を除く部分にめっきレジスト層を設け、めっき処理にて回路配線パターンを形成する。この回路配線パターンのめっき厚みは、形成されるバンプの高さを含む厚みに設けられる。その後、バンプ形成予定部分にエッチングレジスト層を設け、それ以外の回路配線パターン部分を所定高さのバンプが形成されるに至るまでエッチング処理にて薄くする。
このとき、回路配線パターン部分の表面はエッチング除去されて、回路配線パターン部分の側面（周縁部）はめっきレジスト層で囲繞されているため、エッチング除去されない。さらに、めっきレジスト層およびエッチングレジスト層を除去した後に、露出したシード層をエッチング除去すれば、回路配線パターンが電気的に独立して、バンプ付き回路配線板が形成される。
請求項２記載の発明は、上記エッチングレジスト層はインクジェット手段にて形成することを特徴とする請求項１記載のバンプ付き回路配線板の製造方法を提供する。
この構成によれば、ノズルから液状のレジストインクを噴射させてバンプ形成予定部分にエッチングレジスト層を設ける。インクジェット手段にてエッチングレジスト層を形成するため、エッチングレジストの塗布またはラミネート、フォトマスクを用いた露光、現像を含む一連の工程が不要となる。
請求項１記載の発明は、セミアディティブ法によって形成される回路の端子部にバンプを設ける際、バンプ以外の回路配線パターン部分の表面のみがエッチング除去されて薄くなり、回路配線パターン部分の側面（周縁部）はエッチング除去されない。したがって、エッチングによる回路パターンの幅細りを防止することができ、エッチングによる幅細りの補正量を考慮して最初のパターン幅を補正量だけ太くする必要がなく、微細な回路パターンを形成可能にして高密度化を図ることできる。
請求項２記載の発明は、インクジェット手段にてエッチングレジスト層を形成するので、エッチングレジストの塗布またはラミネート、フォトマスクを用いた露光、現像を含む一連の工程が不要となり、工数が削減されてコストダウンに寄与できる。
以下、本発明に係るバンプ付き回路配線板の製造方法について、好適な実施例をあげて説明する。バンプ付き回路配線板を形成するに際して、エッチングによる回路パターンの幅細りをなくすことにより、微細な回路パターンを形成可能にして高密度化を図るという目的を達成するために、本発明は絶縁ベース材の一方の面にシード層を有する片面積層板を用意し、前記シード層の表面の回路形成部を除く部分にめっきレジスト層を設け、露出したシード層の表面にめっき処理にて回路配線パターンを形成し、この回路配線パターン上のバンプ形成予定部分にエッチングレジスト層を設け、前記バンプ形成予定部分が所定の高さとなるように前記回路配線パターンの露出した部分をエッチング処理にて薄くし、前記めっきレジスト層およびエッチングレジスト層を除去した後に、露出したシード層をエッチング処理にて除去することにより実現した。
図１〜図７は本発明に係るバンプ付き回路配線板の製造工程を示す説明図であり、各図（ａ）は斜視図、（ｂ）は（ａ）のＸ−Ｘ断面図である。
図１は回路配線板の素材となる片面積層板１０を示し、該片面積層板１０は絶縁ベース材１１の一方の面に、回路配線パターンを形成する際の給電層となる薄膜金属層いわゆるシード層１２を有している。
このシード層１２は、絶縁ベース材１１との密着やマイグレーションを抑制するための下地層であり、いわゆるアンカー層をスパッタリング手法や蒸着手法などの薄膜形成手法によって形成し、続いて導電層となる銅層を同様の薄膜形成手法やめっき手法で形成したものである。あるいは、広く採用されている無接着剤型の銅張積層板の銅層にエッチング処理を施して薄くし、それをシード層としてもよい。また、これらの手法や形態に限られず、セミアディティブ法で採用できる種々のシード層が使用可能である。
次に、図２に示すように、前記シード層１２の表面の回路形成部１３を除く部分に、めっきレジスト層１４を設ける。このめっきレジスト層１４は、めっきレジストの塗布またはラミネート、フォトマスクを用いた露光、現像を含む一連の手法によって形成される。
続いて、図３に示すように、回路形成部１３として露出しているシード層１２の表面に、該シード層１２を給電層として電解銅めっき処理を施し、回路配線パターン１５を形成する。この回路配線パターン１５のめっき厚みは、形成されるバンプの高さを含む厚みに設けられる。
次に、図４に示すように、回路配線パターン１５上のバンプ形成予定部分１６ａにエッチングレジスト層１７を設ける。本発明においては、このエッチングレジスト層１７をインクジェット手段にて形成する。すなわち、ノズルから液状のレジストインクを噴射して、バンプ形成予定部分１６ａへ部分的にレジストインクを塗布し、紫外線もしくは熱によるキュア（硬化）を行う。インクジェット手段にてエッチングレジスト層１７を形成するので、エッチングレジストの塗布またはラミネート、フォトマスクを用いた露光、現像を含む一連の工程が不要となり、工数が削減されてコストダウンに寄与できる。
続いて、図５に示すように、エッチングレジスト層１７が形成されていない露出した回路配線パターン１５部分を、所定高さのバンプ１６が形成されるに至るまでエッチング処理して薄くする。このとき、回路配線パターン１５の表面は、所定のバンプ１６の高さに相当する厚み分だけエッチング除去されるが、回路配線パターン１５の側面（周縁部）はめっきレジスト層１４で囲繞されているため、エッチング除去されない。したがって、エッチングによる回路パターンの幅細りを防止することができる。
次に、図６に示すように、前記めっきレジスト層１４およびエッチングレジスト層１７を除去すると、シード層１２が露出する。
さらに、図７に示すように、不要となったシード層１２の露出部分をエッチング処理にて除去すれば、絶縁ベース材１１の表面が露出して、回路配線パターン１５およびバンプ１６が電気的に独立して、バンプ付き回路配線板２０が形成される。
このように、セミアディティブ法によって形成される回路の端子部にバンプを設ける際、バンプ１６以外の回路配線パターン部１５の表面のみがエッチング除去されて薄くなり、回路配線パターン部１５の側面（周縁部）はエッチング除去されないので、エッチングによる回路パターンの幅細りを防止することができ、幅細りの補正量を考慮して最初のパターン幅を補正量だけ太くする必要がなく、微細な回路パターンを形成可能にして高密度化を図ることできる。
なお、本発明は、本発明の精神を逸脱しない限り種々の改変を為すことができ、そして、本発明が該改変されたものに及ぶことは当然である。
１０ 片面積層板
１１ 絶縁ベース材
１２ シード層
１３ 回路形成部
１４ めっきレジスト層
１５ 回路配線パターン
１６ バンプ
１６ａ バンプ形成予定部分
１７ エッチングレジスト層
２０ バンプ付き回路配線板
１１ 絶縁ベース材
１２ シード層
１３ 回路形成部
１４ めっきレジスト層
１５ 回路配線パターン
１６ バンプ
１６ａ バンプ形成予定部分
１７ エッチングレジスト層
２０ バンプ付き回路配線板
Claims (2)
- 絶縁ベース材の一方の面にシード層を有する片面積層板を用意し、前記シード層の表面の回路形成部を除く部分にめっきレジスト層を設け、露出したシード層の表面にめっき処理にて回路配線パターンを形成し、この回路配線パターン上のバンプ形成予定部分にエッチングレジスト層を設け、前記バンプ形成予定部分が所定の高さとなるように前記回路配線パターンの露出した部分をエッチング処理にて薄くし、前記めっきレジスト層およびエッチングレジスト層を除去した後に、露出したシード層をエッチング処理にて除去することを特徴とするバンプ付き回路配線板の製造方法。
- 上記エッチングレジスト層はインクジェット手段にて形成することを特徴とする請求項１記載のバンプ付き回路配線板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007288648A JP2009117600A (ja) | 2007-11-06 | 2007-11-06 | バンプ付き回路配線板の製造方法 |
| TW97122611A TW200922411A (en) | 2007-11-06 | 2008-06-18 | Manufacturing method of circuit wiring board containing bump |
| CN2008101712826A CN101431864B (zh) | 2007-11-06 | 2008-10-30 | 带有隆起焊盘的电路布线板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007288648A JP2009117600A (ja) | 2007-11-06 | 2007-11-06 | バンプ付き回路配線板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009117600A true JP2009117600A (ja) | 2009-05-28 |
Family
ID=40646950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007288648A Pending JP2009117600A (ja) | 2007-11-06 | 2007-11-06 | バンプ付き回路配線板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2009117600A (ja) |
| CN (1) | CN101431864B (ja) |
| TW (1) | TW200922411A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110495260A (zh) * | 2017-02-14 | 2019-11-22 | 印可得株式会社 | 利用导电性金属薄膜种子层的选择性蚀刻的电路形成方法及蚀刻液组合物 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103441079B (zh) * | 2013-09-12 | 2015-10-28 | 江阴长电先进封装有限公司 | 一种晶圆级高密度布线制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5666089A (en) * | 1979-11-01 | 1981-06-04 | Minolta Camera Kk | Method of manufacturing printed board |
| JPH11126795A (ja) * | 1997-10-23 | 1999-05-11 | Matsushita Electric Ind Co Ltd | 実装基板およびその製造方法ならびに電子部品の実装方法 |
| JP2004039771A (ja) * | 2002-07-02 | 2004-02-05 | Nitto Denko Corp | 配線回路基板の製造方法 |
| JP2006005158A (ja) * | 2004-06-17 | 2006-01-05 | Shinko Electric Ind Co Ltd | 回路基板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1280133C (zh) * | 2001-02-24 | 2006-10-18 | 莱奥尼股份公司 | 制造具有集成的导线带的模制件的方法及模制件 |
| JP4713131B2 (ja) * | 2004-11-19 | 2011-06-29 | 株式会社マルチ | プリント配線板及びそのプリント配線板の製造方法 |
-
2007
- 2007-11-06 JP JP2007288648A patent/JP2009117600A/ja active Pending
-
2008
- 2008-06-18 TW TW97122611A patent/TW200922411A/zh unknown
- 2008-10-30 CN CN2008101712826A patent/CN101431864B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5666089A (en) * | 1979-11-01 | 1981-06-04 | Minolta Camera Kk | Method of manufacturing printed board |
| JPH11126795A (ja) * | 1997-10-23 | 1999-05-11 | Matsushita Electric Ind Co Ltd | 実装基板およびその製造方法ならびに電子部品の実装方法 |
| JP2004039771A (ja) * | 2002-07-02 | 2004-02-05 | Nitto Denko Corp | 配線回路基板の製造方法 |
| JP2006005158A (ja) * | 2004-06-17 | 2006-01-05 | Shinko Electric Ind Co Ltd | 回路基板の製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110495260A (zh) * | 2017-02-14 | 2019-11-22 | 印可得株式会社 | 利用导电性金属薄膜种子层的选择性蚀刻的电路形成方法及蚀刻液组合物 |
| CN110495260B (zh) * | 2017-02-14 | 2022-07-26 | 印可得株式会社 | 利用导电性金属薄膜种子层的选择性蚀刻的电路形成方法及蚀刻液组合物 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101431864B (zh) | 2011-12-21 |
| TW200922411A (en) | 2009-05-16 |
| CN101431864A (zh) | 2009-05-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101137272A (zh) | 布线电路基板及其制造方法 | |
| JP2005191408A (ja) | コイル導電体とその製造方法およびこれを用いた電子部品 | |
| JP2008219018A (ja) | 金属ナノ粒子のエアロゾルを用いたフォトレジスト積層基板の形成方法、絶縁基板のメッキ方法、回路基板の金属層の表面処理方法、及び積層セラミックコンデンサの製造方法 | |
| JP2009272549A (ja) | 配線回路基板の製造方法 | |
| TWI542260B (zh) | 印刷電路板及其製造方法 | |
| JP7464352B2 (ja) | 配線基板およびその製造方法 | |
| TW201025529A (en) | Substrate structure and manufacturing method thereof | |
| US11037803B2 (en) | Method for making redistribution circuit structure | |
| JP2009278070A (ja) | 配線回路基板の製造方法 | |
| KR101987378B1 (ko) | 인쇄회로기판의 제조 방법 | |
| JP2009117600A (ja) | バンプ付き回路配線板の製造方法 | |
| JP2003198085A (ja) | 回路基板およびその製造方法 | |
| KR101241291B1 (ko) | 미세 피치 인쇄회로기판 제조방법 | |
| CN216217750U (zh) | 一种电镀式阶梯焊盘pcb | |
| JP2010108537A (ja) | サスペンション基板の製造方法 | |
| JP2006045626A (ja) | 配線回路基板前駆構造物集合シート及び該シートを用いた配線回路基板の製造方法 | |
| JP2008263026A (ja) | Ｃｏｆ配線基板およびその製造方法 | |
| JP2008302567A (ja) | 印刷用メタルマスク | |
| JP2006310758A (ja) | 回路配線板、及びその製造方法 | |
| JP2006332346A (ja) | 基板、電子部品、及び、これらの製造方法 | |
| JP2008177302A (ja) | プリント基板の製造方法 | |
| JP2004103605A (ja) | 微細配線形成方法 | |
| JP2009123971A (ja) | バンプ付き回路配線板の製造方法 | |
| JP4227967B2 (ja) | 基板及び電子部品の製造方法 | |
| CN113316318A (zh) | 一种电镀式阶梯焊盘pcb及制造技术 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100910 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
| A02 | Decision of refusal |
Effective date: 20120327 Free format text: JAPANESE INTERMEDIATE CODE: A02 |