KR100647333B1 - 비휘발성 메모리 소자 및 그 제조 방법 - Google Patents
비휘발성 메모리 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100647333B1 KR100647333B1 KR1020050080617A KR20050080617A KR100647333B1 KR 100647333 B1 KR100647333 B1 KR 100647333B1 KR 1020050080617 A KR1020050080617 A KR 1020050080617A KR 20050080617 A KR20050080617 A KR 20050080617A KR 100647333 B1 KR100647333 B1 KR 100647333B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide layer
- memory device
- nonvolatile memory
- substrate
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 239000002070 nanowire Substances 0.000 claims abstract description 30
- 239000000463 material Substances 0.000 claims abstract description 23
- 238000006243 chemical reaction Methods 0.000 claims abstract description 17
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 14
- 150000003624 transition metals Chemical class 0.000 claims abstract description 14
- 229910000314 transition metal oxide Inorganic materials 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 26
- 239000012535 impurity Substances 0.000 claims description 17
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 229910052741 iridium Inorganic materials 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052735 hafnium Inorganic materials 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- 229910052707 ruthenium Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 229910052725 zinc Inorganic materials 0.000 claims description 6
- 229910052726 zirconium Inorganic materials 0.000 claims description 6
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 5
- 238000007743 anodising Methods 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052758 niobium Inorganic materials 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 80
- 239000004065 semiconductor Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 229910000480 nickel oxide Inorganic materials 0.000 description 5
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000002048 anodisation reaction Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910004140 HfO Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- KRVSOGSZCMJSLX-UHFFFAOYSA-L chromic acid Substances O[Cr](O)(=O)=O KRVSOGSZCMJSLX-UHFFFAOYSA-L 0.000 description 1
- 238000001124 conductive atomic force microscopy Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- AWJWCTOOIBYHON-UHFFFAOYSA-N furo[3,4-b]pyrazine-5,7-dione Chemical compound C1=CN=C2C(=O)OC(=O)C2=N1 AWJWCTOOIBYHON-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/028—Formation of switching materials, e.g. deposition of layers by conversion of electrode material, e.g. oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 비휘발성 메모리 소자 및 그 제조 방법에 관한 것이다. 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 있어서, 하부 전극; 상기 하부 전극 상에 전이 금속으로 형성된 나노 와이어; 상기 나노 와이어 상에 상기 전이 금속 산화물을 포함하여 형성된 산화층; 및 상기 산화층 상에 형성된 상부 전극;을 포함하는 비휘발성 메모리 소자를 제공한다. 본 발명에 의하면, 산화층의 current path을 단일화하여 리셋 전류를 안정화시킬 수 있다.
Description
도 1a 및 도 1b 종래 기술에 의한 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 전압을 인가하는 경우, 산화층에 형성된 current path을 나타낸 도면이다.
도 2는 종래 기술에 의한 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 대해 전압을 인가하는 경우, 인가 전압에 대한 전류 값을 나타낸 그래프이다.
도 3a는 본 발명의 실시예에 의한 비휘발성 메모리 소자의 구조를 나타낸 도면이다.
도 3b는 상기 도 3a의 단위 셀(C)을 트랜지스터 구조체와 연결한 메모리 소자를 나타낸 도면이다.
도 4a 내지 도 4g는 본 발명의 실시예에 의한 비휘발성 메모리 소자의 제조 방법을 나타낸 도면이다.
도 5는 저항 변환 물질을 포함하는 메모리 소자의 동작 특성을 나타낸 그래프이다.
< 도면의 주요 부분에 대한 부호의 설명 >
11, 25... 하부 전극 12, 26... 산화층
13, 27... 상부 전극 10... current path
21... Al 기판 22... Al 산화층
23... 홀 24... 나노 와이어
30... 기판 31a... 제 1불순물 영역
31b... 제 2불순물 영역 32... 게이트 절연층
33... 게이트 전극층 34, 35... 층간 절연막
36... 콘택 플러그
본 발명은 비휘발성 메모리 소자 및 그 제조 방법에 관한 것으로, 보다 상세하게는 저항 구배를 지닌 산화층을 포함하는 비휘발성 메모리 소자의 산화층을 양극 산화에 의해 폭을 조절함으로써 current path을 단일화한 비휘발성 메모리 소자 및 그 제조 방법에 관한 것이다.
반도체 메모리 소자는 즉 집적도가 높으며, 동작 속도가 빠르고 저전력에서 구동이 가능한 것이 바람직하므로 이에 관한 많은 연구가 진행되어 왔다.
통상적 반도체 메모리 장치는 회로적으로 연결된 많은 메모리 셀들을 포함한다. 대표적인 반도체 메모리 장치인 DRAM(Dynamic Random Access Memory)의 경우, 단위 메모리 셀은 한 개의 스위치와 한 개의 캐패시터로 구성되는 것이 일반적이 다. DRAM은 집적도가 높고 동작 속도가 빠른 이점이 있다. 그러나, DRAM은 비휘발성(volatile) 메모리 소자로서 전원이 꺼진 후에는 저장된 데이타가 모두 소실되는 단점이 있다.
전원이 꺼진 후에도 저장된 데이타가 보존될 수 있는 비휘발성(non-volatile) 메모리 소자의 대표적인 예가 플래쉬 메모리이다. 플래쉬 메모리는 DRAM과 달리 비휘발성의 특성을 지니고 있으나 DRAM에 비해 집적도가 낮고 동작 속도가 느린 단점이 있다.
현재, 많은 연구가 진행되고 있는 비휘발성 메모리 소자로, MRAM(Magnetic Random Access Memory), FRAM(Ferro-electric Random Access Memory), PRAM(Phase-change Random Access Memory) 및 RRAM(Resistive Random Access Memory)등이 있다.
MRAM은 터널 접합에서의 자화 방향에 변화를 이용하여 데이타를 저장하는 방식이며, FRAM은 강유전체의 분극 특성을 이용하여 데이타를 저장하는 방식이다. 이들은 모두 각각의 장단점을 지니고 있으나, 기본적으로는 상술한 바와 같이, 집적도가 높으며, 고속의 동작 특성을 지니고, 저전력에서 구동가능하며, 데이타 리텐션(retention) 특성이 좋은 방향으로 연구 개발되고 있다.
PRAM은 상변화에 따른 저항 값의 변화를 이용하여 데이타를 저장하는 방식으로 구동한다. PRAM에 사용되는 저항체는 통상 캘코게나이드(calcogenide)계 저항체이며, 비정질 상태에서의 저항이 결정질일 때보다 높은 특성을 이용하여 메모리 소자를 형성시키는 것이다. PRAM의 제조 시 종래의 반도체 소자 제조 공정을 이용하 는 경우 식각이 어렵고 장시간을 요한다. 따라서, 생산성이 낮아져 제품 단가가 상승하여 경쟁력을 감소시키는 단점이 있다.
RRAM(resistance random access memory)은 주로 전이 금속 산화물을 데이타 저장층으로 사용한 것으로, 인가 전압에 따른 저항 값이 달라지는 특성(저항 변환 특성)을 이용한 것이다. 도 1a 및 도 1b는 RRAM의 일반적인 구조 및 인가 전압에 의해 산화층에 형성되는 current path을 나타낸 도면이다.
도 1a 및 도 1b를 참조하면, RRAM은 기본적으로 하부 전극(11) 상에 산화층(12) 및 상부 전극(13)이 형성된 구조를 지닌다. 여기서, 하부 전극(11) 및 상부 전극(13)은 통상 메모리 소자의 전극으로 사용되는 Ir, Ru, Au 또는 Pt와 같은 금속이나 이들의 산화물로 형성된다. 그리고, 산화층(12)은 저항 변환(가변 저항) 특성을 지닌 전이 금속 산화물로 형성된다. 산화층(12)은 데이타 저장층의 역할을 하는 것으로, 하부 전극(11) 및 상부 전극(13)을 통해 산화층(12) 전압을 인가하여 데이타를 기록하거나 기록된 데이타를 재생하게 된다.
하부 전극(11) 및 상부 전극(13)을 통해 전압을 인가하게 되면, 산화층(12)에는 전위차에 의한 전류가 흐르게 되는데, 이 전류는 산화층(12)의 모든 영역에 동일하게 흐르는 것이 아니라, 결정립계 등을 통하여 산화층(12) 내부에 순간적인 current path(10)을 형성하면서 흐르게 된다. 이때 산화층(12) 내에 형성되는 current path(10)은 랜덤(random)하게 형성되는 것으로, 하부 전극(11) 및 상부 전극(13)을 통하여 동일한 전압을 인가하더라도 current path(10)의 형성 위치, 개수는 항상 변하게 된다.
도 2는 일반적인 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 대해 전압을 인가하는 경우, 인가 전압에 대한 전류 값을 나타낸 그래프이다. 구체적으로 설명하면, 도 2는 도 1a와 같은 구조를 지닌 RRAM의 하부 전극(11) 및 상부 전극(13)에 대해 소정의 전압을 인가한 경우, 산화층(12)에 흐르는 전류의 값을 나타낸 그래프이다. 구체적으로 산화층(12)은 니켈 산화물(NiO)로 형성시키고, 하부 전극(11) 및 상부 전극(13)은 Pt로 형성시킨 것이다.
도 2를 참조하면, 하부 전극(11) 및 상부 전극(13)을 통하여 인가하는 전압을 0V로부터 점차 증가시키면서, 산화층(12)에 흐르는 전류 값을 측정한 결과 매 측정시마다 인가 전압에 대한 전류 값이 일정하지 않고, 조금씩 차이가 있다. 특히, 리셋 전류(RC: reset current)의 경우 동일한 인가 전에 대해 10배의 차이가 나며, 셋 전압(SV: set voltage) 값도 일정하게 유지되지 않음을 알 수 있다. 이와 같은 리셋 전류 값의 불안정하며, 높은 값을 지니는 경우 메모리 소자 자체의 신뢰도를 감소시키고 소비 전력을 증가시키는 문제점이 있다.
본 발명에서는 상기 종래 기술의 문제점을 해결하기 위한 것으로, 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자의 리셋 전류 값을 감소시키고 안정화시키며, 셋 전압을 안정화시켜 신뢰성 있는 메모리 소자를 제공하는 것을 목적으로 한다.
또한, 본 발명에서는 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자의 리셋 전류 값을 감소 및 안정화시키며, 셋 전압을 안정화시킨 비휘발성 메모 리 소자의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에서는 상기 목적을 달성하기 위하여,
저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 있어서,
하부 전극;
상기 하부 전극 상에 전이 금속으로 형성된 나노 와이어;
상기 나노 와이어 상에 상기 전이 금속 산화물을 포함하여 형성된 산화층; 및
상기 산화층 상에 형성된 상부 전극;을 포함하는 것을 비휘발성 메모리 소자를 제공한다.
또한, 본 발명에서는 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 있어서,
기판;
상기 기판에 형성된 제 1불순물 영역 및 제 2불순물 영역;
상기 제 1불순물 영역 및 제 2불순물 영역과 접촉하며 상기 기판 상에 형성된 게이트 절연층 및 게이트 전극층;
상기 제 2불순물 영역과 전기적으로 연결된 하부 전극;
상기 하부 전극 상에 전이 금속으로 형성된 나노 와이어;
상기 나노 와이어 상에 상기 전이 금속 산화물을 포함하여 형성된 산화층; 및
상기 산화층 상에 형성된 상부 전극;을 포함하는 비휘발성 메모리 소자를 제공한다.
본 발명에 있어서, 상기 산화층의 폭은 50nm 이하인 것을 특징으로 한다.
본 발명에 있어서, 상기 산화층의 두께는 5 내지 200nm인 것을 특징으로 한다.
본 발명에 있어서, 상기 산화층은 NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 적어도 어느 한 물질을 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 하부 전극은 Al, Au, Pt, Ru, Ir, Ti 등의 금속 또는 금속 산화물을 포함하는 전도성 물질로 형성된 것을 특징으로 하는 비휘발성 메모리 소자.
또한, 본 발명에서는, 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자의 제조 방법에 있어서,
(가) Al 기판을 마련하고, 상기 Al 기판을 양극 산화시켜 다수의 홀을 형성시키는 단계;
(나) 상기 홀 내에 전이 금속을 충진하여 나노 와이어를 형성시키고 그 상부에 하부 전극을 형성시키는 단계;
(다) 상기 Al 기판을 제거하여 상기 나노 와이어의 하부를 노출시키고, 산화시켜 산화층을 형성시키는 단계; 및
(라) 상기 산화층에 상부 전극을 형성시키는 단계;를 포함하는 비휘발성 메 모리 소자의 제조 방법을 제공한다.
본 발명에 있어서, 상기 홀의 폭은 50nm 이하로 형성시키는 것을 특징으로 한다.
본 발명에 있어서, 상기 전이 금속은 Ni, Ti, Hf, Zr, Zn, W, Co 또는 Nb 중 어느 하나를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 산화층은 상기 나노 와이어를 산소 플라즈마 공정 또는 열산화 공정에 의해 형성시키는 것을 특징으로 한다.
본 발명에 있어서, 상기 열산화 공정은 섭씨 200도 이상의 온도에서 실시하는 것을 특징으로 한다.
본 발명에 있어서, 상기 양극 산화는, 상기 Al 기판 표면에 다수의 홀을 포함하는 Al 산화층을 형성시키는 제 1차 양극 산화; 및
상기 Al 산화층을 제거하여 상기 Al 기판을 노출시킨 뒤, 다수의 홀을 포함하는 Al 산화층을 다시 형성시키는 제 2차 양극 산화;를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 의한 비휘발성 메모리 소자 및 그 제조 방법에 대해 상세히 설명하고자 한다. 도면에 도시된 각 층이나 영역들의 두께 및 폭은 설명을 위하여 과장되게 도시한 것임을 명심하여야 한다.
도 3a는 본 발명의 실시예에 의한 비휘발성 메모리 소자의 구조를 나타낸 단면도이다.
도 3a를 참조하면, 하부 전극(25) 상에 나노 와이어층(24), 산화층(26) 및 상부 전극(27)이 순차적으로 형성된 구조가 나타나 있다. 여기서, 하부 전극(25)은 통상 반도체 메모리 소자의 전극에 사용하는 전도성 물질이며, 구체적으로 예를 들면, Al, Au, Pt, Ru, Ir, Ti 등의 금속 또는 금속 산화물을 포함하는 전도성 물질을 사용할 수 있다. 나노 와이어층(24)은 Ni, Ti, Hf, Zr, Zn, W, Co 또는 Nb와 같은 전이금속들 중 적어도 어느 하나를 포함하여 형성된다. 산화층(26)은 다층 저항 변환 물질을 포함한 것으로, 기본적으로는 상술한 나노 와이어층(24)을 형성하는 물질의 산화물을 포함한다. 즉, NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 적어도 어느 하나를 포함하여 형성된다. 상부 전극(27)은 통상 반도체 메모리 소자의 전극에 사용하는 전도성 물질이며, 구체적으로 예를 들면, Al, Au, Pt, Ru, Ir, Ti 등의 금속 또는 금속 산화물을 포함하는 전도성 물질을 사용할 수 있다. 본 발명의 실시예에 의한 비휘발성 메모리 소자는 산화층(26)의 폭(d)을 50nm 이하로 형성시킨 것을 특징으로 한다. 본 발명자는 C-AFM 실험을 통하여 RRAM의 산화층(26)에 가장 짧은 길이로 형성되는 current path의 폭이 약 20nm임을 밝혀내었다. 따라서, 본 발명의 실시예에 의한 비휘발성 메모리 소자의 경우, 그 산화층(26)의 폭을 50nm 이하로 형성시켜, 산화층(26) 내에 형성되는 current path을 단일화하였다. 따라서, 메모리 소자로서의 구동 시 리셋 전류 값이 감소하면서 안정화하며, 셋 전류 값도 안정화하는 효과를 얻을 수 있다.
도 3a에 나타낸 구조는 다수의 다층 저항 변환 물질로 형성된 산화층(26) 상하부에 하부 전극(25) 및 상부 전극(27)이 형성된 어레이 구조를 나타낸 것이며, C 로 나타낸 영역이 메모리 소자의 단위 셀로 사용될 수 있다. 메모리 소자로서 사용하기 위하여, 트랜지스터 또는 다이오드와 단위 셀(C)의 하부 전극(25) 또는 상부 전극(27)이 전기적으로 연결된 구조가 바람직하다. 기본적으로 본 발명의 실시예에 의한 메모리 소자는 1S(switch)-1R(resistance) 구조를 지니며, 여기서 S는 트랜지스터(이 경우 1T-1R) 또는 다이오드(이 경우 1D-1R)가 사용될 수 있다.
도 3b는 상기 도 3a의 단위 셀(C)을 스위칭 구조와 연결한 것을 나타낸 도면이다. 여기서는 대표적인 스위칭 소자 중 트랜지스터 구조체와 연결한 메모리 소자를 나타내었으나, 이에 한정되지 아니하며 다이오드도 사용가능하다.
도 3b를 참조하면, 기판(30)에 제 1불순물 영역(31a) 및 제 2불순물 영역(31b)가 형성되어 있으며, 제 1불순물 영역(31a) 및 제 2불순물 영역(31b)과 접촉하며 게이트 절연층(32)이 기판(30) 상에 형성되어 있다. 게이트 절연층(32) 상에는 게이트 전극층(33)이 형성되어 있으며, 기판(30), 게이트 절연층(32) 및 게이트 전극층(33) 표면에는 층간 절연막(34, 35)이 형성되어 있다. 도 3a의 단위 셀(C)의 하부 전극(25)은 층간 절연막(34, 35)을 관통하는 콘택 플러그(36)에 의해 제 2불순물 영역(31b)과 전기적으로 연결되어 있다. 트랜지스터 구조체는 종래의 일반적인 반도체 소자 제조 공정을 이용하여 용이하게 형성시킬 수 있다. 통상 스퍼터링(sputtering)과 같은 PVD(physical vapor deposition), ALD(atomic layer deposition) 또는 CVD(chemical vapor deposition) 등의 공정을 사용할 수 있다.
본 발명의 실시예에 의한 비휘발성 메모리 소자의 동작 특성을 도 5를 참조하여 설명하면 다음과 같다. 도 5는 저항 변환 물질을 포함하는 메모리 소자의 전 기적인 특성을 나타낸 그래프로서, 가로축은 인가 전압을 나타내며, 세로축은 인가 전압에 대한 전류 값을 나타낸다.
도 5를 참조하면, 하부 전극(25) 및 상부 전극(27)을 통하여 전압을 0V에서 점차적으로 증가시키면, 전압에 비례하여 G1 그래프를 따라 전류 값이 증가한다. 그러나, V1 이상의 전압을 인가하면, 저항의 갑작스런 증가하여 전류 값이 감소하는 현상이 나타난다. V1 ~ V2 범위의 전압을 인가하면, 전류 값이 G2 그래프를 따라 증가한다. 그리고, V2(V2 > V1) 이상의 전압을 인가하면, 저항이 갑자기 감소하여 전류가 증가하면서 다시 G1 그래프를 따르는 것을 알 수 있다.
한편, V1보다 큰 전압 범위에서는 인가하는 전압의 크기에 따라 메모리 소자의 전기적 특성이 설정되는데, 이 전기적 특성은 V1 보다 작은 전압 인가시 확인할 수 있다. 이를 상세히 설명하면 다음과 같다.
먼저, V1 ~ V2 범위의 전압을 메모리 소자에 인가한 후, V1 보다 작은 전압을 다시 인가하면, 측정되는 전류는 G2 그래프에 따른 전류 값이 측정된다. 반면, V2보다 큰 범위의 전압(예를 들어 V3)을 메모리 소자에 인가한 후, V1 보다 작은 전압을 다시 인가하면, 측정되는 전류는 도 7의 G1 그래프에 따른 전류 값이 측정된다. 따라서, V1 ~ V2 범위의 전압 인가에 의해 설정되는 메모리 소자의 전기적 특성을 "0" 으로 지정하고, V2보다 큰 범위의 전압 인가에 의해 설정되는 메모리 소자의 전기적 특성을 "1"로 지정하여 메모리 소자로 사용할 수 있게 되는 것이다.
도 1a 및 도 1b에 나타낸 종래 기술에 의한 메모리 소자의 경우에는 current path이 전압 인가하는 경우마다 다르게 나타나 리셋 상태의 전류 값이 일정하지 않았다 그러나,, 본 발명과 같은 구조에서는 current path을 단일화하여 리셋 상태의 전류 값을 일정하게 유지할 수 있어 신뢰성 있는 메모리 소자를 구현할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예에 의한 비휘발성 메모리 소자의 제조 공정에 대해 상세히 설명하고자 한다. 여기서는 도 3a에 나타낸 구조의 제조 방법을 제 4a 내지 도 4g를 참조하여 설명한다.
기본적으로 본 발명의 실시예에 따른 비휘발성 메모리 소자의 제조 공정은 양극 산화 공정에 의해 산화층(26)의 폭을 50nm 이하로 용이하게 제조하는 것을 특징으로 한다.
도 4a를 참조하면, Al(알루미늄) 기판(21)을 마련한다. Al 기판(21)은 순수 Al 판으로 형성될 수도 있으나, 별도의 지지판 상에 Al이 막 형태로 형성된 구조를 지닐 수 있다.
도 4b를 참조하면, 양극산화법(anodizing)에 의해 Al 기판(21)을 소정 깊이로 산화시켜 다공성 Al 산화층(Al2O3)을 형성한다. 도 4b의 부재번호 22는 Al 산화층이며, 부재번호 23은 Al 산화층(22)에 형성된 홀이다.
최초 양극 산화 공정을 실시하는 경우 Al 기판(21)의 표면 모폴로지 (morphology)의 영향으로 최초 형성된 홀의 내벽이 굴곡이 생기게 된다. 따라서, 양극 산화 공정을 2단계로 진행할 수 있다. 즉, 제 1차 양극 산화 공정에 의해 형성된 Al 산화층을 식각액으로 제거하고, 다시 노출된 Al 기판(21)의 표면에 동일한 조건으로 제 2차 양극 산화를 실시할 수 있다. 결과적으로 균일한 크기의 다수 홀(23)이 형성된 Al 산화층(22)을 얻을 수 있다.
홀(23)의 직경 및/또는 깊이 양극 산화 공정에서 사용하는 황산, 수산 또는 크롬산 등의 용액의 온도, 농도 또는 인가 전압을 적절히 설정하여 조절할 수 있다. 본 발명의 실시예에 의한 비휘발성 메모리 소자에서는 도 3a의 산화층(26)의 폭을 50nm 이하로 형성시키는 것이 바람직하므로, 홀(23)은 직경이 50nm 이하이며, 그 깊이가 수백 nm 내지 10 마이크로미터로 형성시키는 것이 바람직하다.
도 4c를 참조하면, 전기 도금(electroplating)과 같은 증착법(electrodeposition)으로 홀(23) 내부에 Ni, Ti, Hf, Zr, Zn, W, Co 또는 Nb와 같은 전이 금속 물질을 적어도 하나 이상을 충전시켜 나노 와이어(24)를 형성시킨다. 이때, 홀(23) 내부에 전이 금속 물질을 한번에 도포하게 되면 나노 와이어(24)가 다공성(porous) 구조가 될 가능성이 크다. 따라서, 간헐적으로 홀(23)을 충진시키는 것이 바람직하다. Ni, Ti, Hf, Zr, Zn, W, Co 또는 Nb와 같은 전이 금속 물질은 그 자체로 전도성을 지니며, 산화물로 형성시키는 경우 저항 변환 물질로 사용될 수 있음을 유의하여야 한다.
도 4d를 참조하면, 나노 와이어(24) 상에 Al, Au, Pt, Ru, Ir, Ti 등의 금속 또는 금속 산화물을 포함하는 전도성 물질을 도포하여 하부 전극(25)을 형성시킨 다. 이때에는 일반적인 전극 형성 공정과 다르지 않으며, CVD, PVD 또는 ALD 공정을 사용할 수 있다. 도 4d에서는 전체 나노 와이어(24)들 상에 전극 물질을 일괄적으로 도포하는 것을 나타내고 있으나, 필요한 경우에는 나노 와이어(24)들 사이의 전극 물질을 제거하여 각각의 나노 와이어(24)들의 하부 전극(25)을 별도로 분리할 수 있다.
도 4e를 참조하면, 도 4d의 A 선을 따라 Al 기판(21)을 제거한다. 이를 위하여 Ar 에칭 공정 또는 CMP(chemical mechanical polishing) 공정을 사용할 수 있다. Al 기판(21)이 제거되면서 나노 와이어(24)의 단부가 노출된다.
도 4f를 참조하면, 노출된 나노 와이어(24)에 대해 산소 플라즈마 공정 또는 열산화 공정을 실시하여 산화층(26)을 형성시킨다. 상술한 바와 같이 나노 와이어(24)는 전이 금속으로 형성시키며, 따라서, 산화층(26)은 전이 금속 산화물로 형성된다. 구체적으로 나노 와이어(24)가 Ni, Ti, Hf, Zr, Zn, W, Co 또는 Nb로 형성되는 경우, 산화층(26)은 각각 Ni 산화물(NiO), Ti 산화물(TiO2), Hf 산화물(HfO), Zr 산화물(ZrO), Zn 산화물(ZnO), W 산화물(WO3), Co 산화물(CoO) 또는 Nb 산화물(Nb2O5)으로 형성될 것이다. 물론 산화 상태는 차이가 있을 수 있다. 산소 플라즈마 공정시에는 상온이나 고온 등 온도에 크게 영향을 받지 않고 실시할 수 있다. 열산화 공정의 경우에는 섭씨 약 200도 이상의 온도에서 실시하는 것이 바람직하다. 이때, 산화층(26)은 current path의 형성을 고려하여 5nm 내지 200nm의 두께 범위로 형성하는 것이 바람직하다.
도 4g를 참조하면, 도 4f에서 형성된 산화층(26) 상에 상부 전극(27)을 형성시켜 본 발명의 실시예에 의한 비휘발성 메모리 소자를 완성한다. 상부 전극(27)은 하부 전극(25)과 마찬가지로 Al, Au, Pt, Ru, Ir, Ti 등의 금속 또는 금속 산화물을 포함하는 전도성 물질을 도포하여 형성시킬 수 있다. 물론, 산화층(26)들 사이의 전극 물질을 제거하여 각각의 산화층(26)들의 상부 전극(27)을 별도로 분리할 수 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 도 3b에서는 트랜지스터와 연결된 구조를 나타내었으나, 다이오드와 연결시켜 비휘발성 메모리 소자로 사용하는 것도 가능하다. 또한, 산화층의 재료는 개시된 재료 외에 저항 변환 물질이면 제한 없이 사용가능하다. 결과적으로, 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
본 발명에 따르면, 다음과 같은 효과가 있다.
첫째, 산화층의 폭을 제한함으로써 current path을 단일화하여 저항 변환 물질을 사용하는 메모리 소자의 리셋 전류 값을 감소시키고 안정화시켜 소비 전력을 감소시키고 메모리 소자로서의 신뢰성을 확보할 수 있다.
둘째, 셋 전압의 산포를 개선하여 안정화시킴으로써 메모리의 동작 제어시 신뢰성을 확보할 수 있다.
셋째, 양극 산화 시 사용하는 용액의 농도, 온도 등을 조절하여 산화층의 폭을 용이하게 조절 가능하다.
Claims (15)
- 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 있어서,하부 전극;상기 하부 전극 상에 전이 금속으로 형성된 나노 와이어;상기 나노 와이어 상에 상기 전이 금속 산화물을 포함하여 형성된 산화층; 및상기 산화층 상에 형성된 상부 전극;을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1항에 있어서,상기 산화층의 폭은 50nm 이하인 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1항에 있어서,상기 산화층의 두께는 5 내지 200nm인 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1항에 있어서,상기 산화층은 NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 적어도 어 느 한 물질을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1항에 있어서,상기 하부 전극은 Al, Au, Pt, Ru, Ir, Ti 등의 금속 또는 금속 산화물을 포함하는 전도성 물질로 형성된 것을 특징으로 하는 비휘발성 메모리 소자.
- 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자에 있어서,기판;상기 기판에 형성된 제 1불순물 영역 및 제 2불순물 영역;상기 제 1불순물 영역 및 제 2불순물 영역과 접촉하며 상기 기판 상에 형성된 게이트 절연층 및 게이트 전극층;상기 제 2불순물 영역과 전기적으로 연결된 하부 전극;상기 하부 전극 상에 전이 금속으로 형성된 나노 와이어;상기 나노 와이어 상에 상기 전이 금속 산화물을 포함하여 형성된 산화층; 및상기 산화층 상에 형성된 상부 전극;을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 6항에 있어서,상기 산화층의 폭은 50nm 이하인 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 6항에 있어서,상기 산화층의 두께는 5 내지 200nm인 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 6항에 있어서,상기 산화층은 NiO, TiO2, HfO, ZrO, ZnO, WO3, CoO 또는 Nb2O5 중 적어도 어느 한 물질을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 저항 변환 물질로 형성된 산화층을 포함하는 메모리 소자의 제조 방법에 있어서,(가) Al 기판을 마련하고, 상기 Al 기판을 양극 산화시켜 다수의 홀을 형성시키는 단계;(나) 상기 홀 내에 전이 금속을 충진하여 나노 와이어를 형성시키고 그 상부에 하부 전극을 형성시키는 단계;(다) 상기 Al 기판을 제거하여 상기 나노 와이어의 하부를 노출시키고, 산화시켜 산화층을 형성시키는 단계; 및(라) 상기 산화층에 상부 전극을 형성시키는 단계;를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 제 10항에 있어서,상기 홀의 폭은 50nm 이하로 형성시키는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 제 10항에 있어서,상기 전이 금속은 Ni, Ti, Hf, Zr, Zn, W, Co 또는 Nb 중 어느 하나를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 제 10항에 있어서,상기 산화층은 상기 나노 와이어를 산소 플라즈마 공정 또는 열산화 공정에 의해 형성시키는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 제 13항에 있어서,상기 열산화 공정은 섭씨 200도 이상의 온도에서 실시하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
- 제 10항에 있어서, 상기 양극 산화는,상기 Al 기판 표면에 다수의 홀을 포함하는 Al 산화층을 형성시키는 제 1차 양극 산화; 및상기 Al 산화층을 제거하여 상기 Al 기판을 노출시킨 뒤, 다수의 홀을 포함하는 Al 산화층을 다시 형성시키는 제 2차 양극 산화;를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050080617A KR100647333B1 (ko) | 2005-08-31 | 2005-08-31 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US11/511,469 US7446333B2 (en) | 2005-08-31 | 2006-08-29 | Nonvolatile memory devices and methods of manufacturing the same |
| JP2006234170A JP2007067415A (ja) | 2005-08-31 | 2006-08-30 | 不揮発性メモリ素子及びその製造方法 |
| CN200610125682.4A CN1925184B (zh) | 2005-08-31 | 2006-08-31 | 非易失存储器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050080617A KR100647333B1 (ko) | 2005-08-31 | 2005-08-31 | 비휘발성 메모리 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100647333B1 true KR100647333B1 (ko) | 2006-11-23 |
Family
ID=37712832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050080617A KR100647333B1 (ko) | 2005-08-31 | 2005-08-31 | 비휘발성 메모리 소자 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7446333B2 (ko) |
| JP (1) | JP2007067415A (ko) |
| KR (1) | KR100647333B1 (ko) |
| CN (1) | CN1925184B (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008075471A1 (ja) | 2006-12-19 | 2008-06-26 | Fujitsu Limited | 抵抗変化素子及びその製造方法 |
| KR100885434B1 (ko) | 2007-10-12 | 2009-02-24 | 연세대학교 산학협력단 | 저항변화 메모리 소자 및 그 제조방법 |
| KR101007562B1 (ko) | 2008-05-20 | 2011-01-14 | 주식회사 하이닉스반도체 | 저항성 메모리 소자 및 그 제조 방법 |
| US7894239B2 (en) | 2007-12-07 | 2011-02-22 | Sharp Kabushiki Kaisha | Variable resistance element, method for producing the same, and nonvolatile semiconductor storage device |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100733147B1 (ko) * | 2004-02-25 | 2007-06-27 | 삼성전자주식회사 | 상변화 메모리 장치 및 그 제조 방법 |
| KR100790861B1 (ko) * | 2005-10-21 | 2008-01-03 | 삼성전자주식회사 | 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 |
| KR100790882B1 (ko) * | 2006-07-10 | 2008-01-03 | 삼성전자주식회사 | 가변 저항 물질을 포함하는 비휘발성 메모리 소자 |
| WO2008078197A2 (en) * | 2006-08-31 | 2008-07-03 | Interuniversitair Microelektronica Centrum (Imec) | Method for controlled formation of the resistive switching material in a resistive switching device and devices obtained thereof |
| KR100982424B1 (ko) * | 2006-11-28 | 2010-09-15 | 삼성전자주식회사 | 저항 메모리 소자의 제조 방법 |
| WO2008120480A1 (ja) * | 2007-03-29 | 2008-10-09 | Nec Corporation | 半導体集積回路 |
| US20080278988A1 (en) * | 2007-05-09 | 2008-11-13 | Klaus Ufert | Resistive switching element |
| US7977152B2 (en) * | 2008-05-10 | 2011-07-12 | Intermolecular, Inc. | Non-volatile resistive-switching memories formed using anodization |
| KR20100011292A (ko) * | 2008-07-24 | 2010-02-03 | 삼성전자주식회사 | 수직 스트링 상변화 메모리 소자 |
| TWI385118B (zh) * | 2008-11-28 | 2013-02-11 | Univ Nat Cheng Kung | Heterogeneous surface nanowire structure and its manufacturing method |
| US8488362B2 (en) | 2009-04-29 | 2013-07-16 | Macronix International Co., Ltd. | Graded metal oxide resistance based semiconductor memory device |
| JP5120967B2 (ja) * | 2009-12-25 | 2013-01-16 | シャープ株式会社 | 可変抵抗素子 |
| US8599533B2 (en) * | 2010-09-07 | 2013-12-03 | International Business Machines Corporation | Nanostructure electrode for pseudocapacitive energy storage |
| US8699258B2 (en) | 2011-01-21 | 2014-04-15 | Macronix International Co., Ltd. | Verification algorithm for metal-oxide resistive memory |
| KR20160010432A (ko) * | 2013-05-15 | 2016-01-27 | 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. | 저항성 메모리 소자용 나노와이어의 나노채널 어레이 |
| CN104392746A (zh) * | 2014-10-20 | 2015-03-04 | 中国科学院微电子研究所 | 一种用以获得电阻转变存储器多转变模式的操作方法 |
| CN111725398B (zh) * | 2020-05-27 | 2022-03-15 | 北京航空航天大学 | 基于人工神经突触功能的双层多孔氧化物结构的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040047777A (ko) * | 2001-07-20 | 2004-06-05 | 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 | 전이금속 산화물 나노와이어, 및 그 나노와이어를포함하는 장치 |
| KR20040101069A (ko) * | 2003-05-21 | 2004-12-02 | 샤프 가부시키가이샤 | 산소 함유 시스템 및 메모리 저항 속성을 제어하는 방법 |
| KR20050011059A (ko) * | 2003-07-21 | 2005-01-29 | 이헌 | 상변화 메모리 소자 및 그 제조 방법 |
| KR20050055582A (ko) * | 2003-12-08 | 2005-06-13 | 샤프 가부시키가이샤 | Ｒｒａｍ 메모리 셀 전극 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3387897B2 (ja) * | 1999-08-30 | 2003-03-17 | キヤノン株式会社 | 構造体の製造方法、並びに該製造方法により製造される構造体及び該構造体を用いた構造体デバイス |
| JP3754876B2 (ja) * | 2000-07-03 | 2006-03-15 | キヤノン株式会社 | 細孔を有する構造体の製造方法及び細孔を有する構造体 |
| US7079250B2 (en) * | 2002-01-08 | 2006-07-18 | Fuji Photo Film Co., Ltd. | Structure, structure manufacturing method and sensor using the same |
| KR100459895B1 (ko) * | 2002-02-09 | 2004-12-04 | 삼성전자주식회사 | 퀀텀 도트를 가지는 메모리 소자 및 그 제조방법 |
| JP4221660B2 (ja) * | 2003-10-16 | 2009-02-12 | ソニー株式会社 | 細孔構造体及びその製造方法、メモリ装置及びその製造方法、吸着量分析装置、並びに磁気記録媒体 |
-
2005
- 2005-08-31 KR KR1020050080617A patent/KR100647333B1/ko not_active IP Right Cessation
-
2006
- 2006-08-29 US US11/511,469 patent/US7446333B2/en not_active Expired - Fee Related
- 2006-08-30 JP JP2006234170A patent/JP2007067415A/ja active Pending
- 2006-08-31 CN CN200610125682.4A patent/CN1925184B/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040047777A (ko) * | 2001-07-20 | 2004-06-05 | 프레지던트 앤드 펠로우즈 오브 하바드 칼리지 | 전이금속 산화물 나노와이어, 및 그 나노와이어를포함하는 장치 |
| KR20040101069A (ko) * | 2003-05-21 | 2004-12-02 | 샤프 가부시키가이샤 | 산소 함유 시스템 및 메모리 저항 속성을 제어하는 방법 |
| KR20050011059A (ko) * | 2003-07-21 | 2005-01-29 | 이헌 | 상변화 메모리 소자 및 그 제조 방법 |
| KR20050055582A (ko) * | 2003-12-08 | 2005-06-13 | 샤프 가부시키가이샤 | Ｒｒａｍ 메모리 셀 전극 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008075471A1 (ja) | 2006-12-19 | 2008-06-26 | Fujitsu Limited | 抵抗変化素子及びその製造方法 |
| EP2099072A1 (en) * | 2006-12-19 | 2009-09-09 | Fujitsu Limited | Resistance change element and method for manufacturing the same |
| EP2099072A4 (en) * | 2006-12-19 | 2012-08-08 | Fujitsu Ltd | RESISTANCE CHANGING ELEMENT AND METHOD FOR THE PRODUCTION THEREOF |
| KR100885434B1 (ko) | 2007-10-12 | 2009-02-24 | 연세대학교 산학협력단 | 저항변화 메모리 소자 및 그 제조방법 |
| WO2009048301A2 (en) * | 2007-10-12 | 2009-04-16 | Industry-Academic Cooperation Foundation Yonsei University | Resistive random access memory device and method of the same |
| WO2009048301A3 (en) * | 2007-10-12 | 2009-07-02 | Ind Academic Coop | Resistive random access memory device and method of the same |
| US8278642B2 (en) | 2007-10-12 | 2012-10-02 | Industry-Academic Cooperation Foundation Yonsei University | Resistive random access memory device and method of same |
| US7894239B2 (en) | 2007-12-07 | 2011-02-22 | Sharp Kabushiki Kaisha | Variable resistance element, method for producing the same, and nonvolatile semiconductor storage device |
| KR101007562B1 (ko) | 2008-05-20 | 2011-01-14 | 주식회사 하이닉스반도체 | 저항성 메모리 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7446333B2 (en) | 2008-11-04 |
| CN1925184A (zh) | 2007-03-07 |
| CN1925184B (zh) | 2010-06-16 |
| JP2007067415A (ja) | 2007-03-15 |
| US20070045692A1 (en) | 2007-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100647333B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR101206036B1 (ko) | 전이 금속 고용체를 포함하는 저항성 메모리 소자 및 그제조 방법 | |
| KR100790861B1 (ko) | 나노 도트를 포함하는 저항성 메모리 소자 및 그 제조 방법 | |
| JP5472888B2 (ja) | 抵抗体を利用した不揮発性メモリ素子の製造方法 | |
| JP4698630B2 (ja) | 下部電極上に形成されたバッファ層を備える可変抵抗メモリ素子 | |
| CN101064359B (zh) | 包括可变电阻材料的非易失存储器件 | |
| JP4805865B2 (ja) | 可変抵抗素子 | |
| US20190074441A1 (en) | Resistive random access memory device containing replacement word lines and method of making thereof | |
| JP2008135752A (ja) | ドーパントを含む抵抗性メモリ素子及びその製造方法 | |
| US11659779B2 (en) | Memory cell and method of forming the same | |
| CN102239557A (zh) | 非易失性存储装置及其制造方法 | |
| US20170077184A1 (en) | Three-dimensional resistive random access memory containing self-aligned memory elements | |
| US20130270510A1 (en) | Nonvolatile semiconductor memory element, nonvolatile semiconductor memory device, and method for manufacturing nonvolatile semiconductor memory device | |
| CN102104110A (zh) | 一种阻变特性优化的阻变存储器及其制备方法 | |
| CN101159309A (zh) | 一种低功耗电阻存储器的实现方法 | |
| CN101237025A (zh) | 非易失性存储器件及其制造方法 | |
| US8106394B2 (en) | Multi-layer storage node, resistive random access memory device including a multi-layer storage node and methods of manufacturing the same | |
| JP2008258616A (ja) | 不揮発性記憶装置のストレージ及びその形成方法 | |
| JP2007049156A (ja) | リセット電流の安定化のためのメモリ素子の製造方法 | |
| US20160315256A1 (en) | V-shape resistive memory element | |
| JP2010016075A (ja) | 記憶装置及び半導体装置 | |
| KR100959755B1 (ko) | 저항 변화 메모리 장치용 가변 저항 산화막의 제조방법 | |
| JP2007311807A (ja) | プログラマブル抵抗層を備えたプログラマブル抵抗メモリセル、および抵抗メモリセルの製造方法 | |
| WO2015038158A1 (en) | Switching resistance memory devices with interfacial channels | |
| KR100647332B1 (ko) | 저항 변환 물질을 포함하는 ｒｒａｍ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20050831 |
|
| PA0201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20060925 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20061110 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20061113 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20091001 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20101011 Start annual number: 5 End annual number: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20111010 Year of fee payment: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20111010 Start annual number: 6 End annual number: 6 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |