[go: up one dir, main page]

CN102239557A - 非易失性存储装置及其制造方法 - Google Patents

非易失性存储装置及其制造方法 Download PDF

Info

Publication number
CN102239557A
CN102239557A CN2009801485721A CN200980148572A CN102239557A CN 102239557 A CN102239557 A CN 102239557A CN 2009801485721 A CN2009801485721 A CN 2009801485721A CN 200980148572 A CN200980148572 A CN 200980148572A CN 102239557 A CN102239557 A CN 102239557A
Authority
CN
China
Prior art keywords
electrode
resistance change
change layer
layer
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801485721A
Other languages
English (en)
Other versions
CN102239557B (zh
Inventor
三河巧
川岛良男
姬野敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102239557A publication Critical patent/CN102239557A/zh
Application granted granted Critical
Publication of CN102239557B publication Critical patent/CN102239557B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种在低电压下稳定地发生电阻变化，适合微细化的电阻变化型非易失性存储装置及其制造方法。非易失性存储装置包括：基板(100)；第一电极(101)；层间绝缘层(102)；形成于层间绝缘层的存储器单元孔(103)；第一电阻变化层(104a)，其形成于存储器单元孔的至少底部，与第一电极连接；第二电阻变化层(104b)，其形成于存储器单元孔(103)内的第一电阻变化层(104a)上；和第二电极(105)，第一电阻变化层(104a)和第二电阻变化层(104b)由同种金属氧化物构成，第一电阻变化层(104a)的氧含有率比第二电阻变化层(104b)的氧含有率高。

Description

非易失性存储装置及其制造方法
技术领域
本发明涉及具有保持稳定的电阻值因电脉冲的施加而发生变化的电阻变化元件的电阻变化型的非易失性存储装置。
背景技术
近年来，随着数字技术的发展，便携式信息设备、信息家电等电子设备更进一步高机能化。伴随着这些电子设备的高机能化，所使用的半导体元件的微细化和高速化正在急速发展。其中，以闪存器(flashmemory)为代表的大容量的非易失性存储器的用途正在急速地扩大。并且，作为替换该闪存器的下一代的新型非易失性存储器，所谓的使用了电阻变化元件的电阻变化型非易失性存储装置的研究开发正在进行。这里，电阻变化元件是指，具有电阻值根据电信号可逆地变化的性质，并且能将对应该电阻值的信息非易失地进行存储的元件。
作为搭载了该电阻变化元件的大容量非易失性存储器的一个例子，提案有交叉点(cross-point)型非易失性存储元件。公开有使用了电阻变化膜作为存储部、使用了二极管元件作为开关元件的结构的元件(例如，参照专利文献1)。
在图14(a)和(b)中，表示搭载了现有技术中的电阻变化元件的非易失性存储装置50。图14(a)表示由位线、字线和在他们的各交点处形成的存储器单元组成的交叉存储器单元阵列的立体图，另外，图14(b)表示沿着位线方向的存储器单元280以及位线210和字线220的截面图。通过由电的压力(stress)引起的电阻变化来存储信息的电阻变化层230被夹在上部电极240和下部电极250之间，形成电阻变化元件260。在电阻变化元件260的上部形成有具有使电流双方向流动的非线形的电流、电压特性的两接头的非线形元件270，由电阻变化元件260和非线形元件270的串连电路形成存储器单元280。非线形元件270是像二极管等那样具有相对于电压变化的电流变化不是定值的非线形的电流、电压特性的两接头元件。此外，成为上部配线的位线210与非线形元件270电连接，成为下部配线的字线220与电阻变化元件260的下部电极250电连接。该非线形元件270，为了在存储器单元280改写时能使电流双方向地流动，使用例如在双方向上对称的具有非线形的电流、电压特性的变阻器(varistor)(ZnO、SrTiO3等)。依据上述的结构，能使电阻变化元件260改写所需要的电流密度、30kA/cm2以上的电流流动，能实现大容量化。
现有技术文献
专利文献
专利文献1：日本特开2006-203098号公报
发明内容
发明概要
发明要解决的问题
可是，在上述说明的现有结构中，使上部电极240、电阻变化层230、下部电极250、非线形元件270在加工位线210时沿着位线210的方向同时图案化、在加工字线220时沿着字线的方向同时图案化。通过所谓的双图案化，只在其交点处形成存储器单元280。在该制造方法中，由于图案化的对象膜的膜厚变厚，同时形成由不同材料构成的多个元件膜等，因此利用蚀刻法的图案化是困难的，不能认为是适合微细化的结构。
本发明是解决上述问题，提出在适合微细化的孔结构的内部埋入电阻变化元件的结构。尤其，特别是，与第一电极连接，将氧含有率高的第一电阻变化层配置在存储器单元孔的底部，在其上部配置氧含有率低的第二电阻变化层，因此能在第一电极的界面区域可靠地发生电阻变化，能得到稳定的存储器特性。进而，由于电阻变化元件的第二电极用于成为开关元件的二极管元件的电极，因此除了配置在存储器单元孔的底部的电阻变化元件，也能够在存储器单元孔的上部埋入二极管元件。此外，根据本发明的制造方法，则由于在电阻变化层成膜后不使用利用干蚀刻进行的图案化工序，因此能够从原理上回避存在与蚀刻气体的反应、氧还原的损伤、由充电(charge)引起的损伤的担忧的蚀刻法而形成电阻变化层。即，本发明的目的是提供在低电压下稳定而发生电阻变化，适合微细化的电阻变化型非易失性存储装置及其制造方法。
解决问题的技术手段
为达成上述目的，本发明的第一电阻变化型非易失性存储装置，特征是具备：基板；形成于上述基板上的第一电极；形成于上述基板和上述第一电极上的层间绝缘层；在上述第一电极上的上述层间绝缘层形成的存储器单元孔；第一电阻变化层，其形成于上述存储器单元孔的至少底部，与上述第一电极连接；第二电阻变化层，其形成于上述存储器单元孔的内部，形成于上述第一电阻变化层之上；和第二电极，其覆盖上述第二电阻变化层，形成于上述层间绝缘层上，上述第一电阻变化层和上述第二电阻变化层含有同种金属氧化物，第一电阻变化层的氧含有率(含氧率)比第二电阻变化层的氧含有率高。
通过采用这样的结构，由于能在适合微细化的孔结构中埋入电阻变化元件，因此能实现适合大容量、高集成化的电阻变化型非易失性存储装置。此外，由于与第一电极连接，在存储器单元孔的底部配置氧含有率高的第一电阻变化层，在其上部配置氧含有率低的第二电阻变化层，因此在第一电极的界面区域能可靠地发生电阻变化，电阻变化的极性总是稳定的，所以能得到稳定的存储器特性。电阻变化动作的机制是，在电极界面附近氧的氧化、还原支配性的存在，在有助于氧化、还原的氧较多的界面优先地动作。
此外，本发明的第二电阻变化型非易失性存储装置，特征是具备：基板；形成于上述基板上的第一电极；形成于上述基板和上述第一电极上的层间绝缘层；在上述第一电极上的上述层间绝缘层形成的存储器单元孔；第一电阻变化层，其形成于上述存储器单元孔的至少底部，与上述第一电极连接；第二电阻变化层，其形成于上述存储器单元孔的内部，形成于上述第一电阻变化层之上；第二电极，其形成于上述存储器单元孔的内部，形成于上述第二电阻变化层之上；和第三电极，其覆盖上述第二电极，形成于上述层间绝缘层上，上述第一电阻变化层和上述第二电阻变化层包含同种金属氧化物，第一电阻变化层的氧含有率比第二电阻变化层的氧含有率高。
通过采用这样的结构，由于能在适合微细化的孔结构中埋入电阻变化元件，因此能实现适合大容量、高集成化的电阻变化型非易失性存储装置。此外，因为由于与第一电极连接，在存储器单元孔的底部配置氧含有率高的第一电阻变化层，在其上部配置氧含有率低的第二电阻变化层，因此在第一电极的界面区域能可靠地发生电阻变化，电阻变化的极性总是稳定的，所以能得到稳定的存储器特性。进而，通过将第二电极埋入存储器单元孔内，能降低第二电阻变化层的膜厚，此外由于第一和第二电阻变化层中的电场变强，因此能在低电压下动作。此外，也能够根据用途针对第二电极选择易于埋入的导电材料，针对第三电极选择能抑制配线电阻的上升的低电阻率的导电材料。
此外，本发明的第三电阻变化型非易失性存储装置，特征是具备：基板；形成于上述基板上的第一电极；形成于上述基板和上述第一电极上的层间绝缘层；在上述第一电极上的上述层间绝缘层形成的存储器单元孔；第一电阻变化层，其形成于上述存储器单元孔的至少底部，与上述第一电极连接；第二电阻变化层，其形成于上述存储器单元孔的内部，形成于上述第一电阻变化层之上；第二电极，其形成于上述存储器单元孔的内部，形成于上述第二电阻变化层之上；半导体层或者绝缘体层，其覆盖上述第二电极，形成于上述层间绝缘层上；和第三电极，其形成为至少覆盖上述第二电极上的上述半导体层或者绝缘体层，上述第一电阻变化层和上述第二电阻变化层包含同种金属氧化物，第一电阻变化层的氧含有率比第二电阻变化层的氧含有率高。
通过采用这样的结构，除了将电阻变化元件埋入存储器单元孔的底部，还能在存储器单元孔的上部形成由第二电极和第三电极夹着的半导体层或者绝缘体层构成的双方向二极管。因此，不需配置晶体管等的开关元件，能实现能大容量、高集成化的电阻变化型非易失性存储装置。此外，因为由于与第一电极连接，在存储器单元孔的底部配置氧含有率高的第一电阻变化层，在其上部配置氧含有率低的第二电阻变化层，因此能在第一电极的界面区域可靠地发生电阻变化，电阻变化的极性总是稳定的，所以能得到稳定的存储器特性。进而，在上述二极管元件的结构中，第三电极与半导体层或者绝缘体层的接触面积，因为比第二电极与半导体层或者绝缘体层的接触面积大，所以电力线扩大到第二电极的周围，能提高电流的驱动能力。依据以上情况，能充分确保稳定地发生电阻变化所必要的电流。
此外，在上述第一、第二和第三电阻变化型非易失性存储装置的电阻变化层的结构中，第一电阻变化层的特征是除了在存储器单元孔的底部形成，至少还能形成于存储器单元孔的侧壁的一部分。
通过采用这样的结构，在形成于存储器单元的侧壁的氧含有率高的成为高电阻的第一电阻变化层处单元电流几乎不流动。因为单元电流集中在形成于其内侧的电阻低的第二电阻变化层而电流流动，因此能在存储器单元孔的中央附近的底部更稳定地发生电阻变化。进而，因为在存储器单元孔的侧壁的第一电阻变化层处单元电流不流动，所以具有单元电流降低、消費电力降低的効果。此外，由于不只在存储器单元的底部，在侧壁也配置第一电阻变化层，因此能通过溅射法、CVD法等形成电阻变化层，在制造方法上也有优点。
这里，第一电阻变化层和第二电阻变化层也可以由氧不足型的过渡金属氧化物构成。更具体而言，第一电阻变化层和第二电阻变化层也可以由钽或者铪的过渡金属氧化物构成。通过采用这样的结构，除了动作的高速性，还有可逆的稳定改写特性和良好的电阻值的保持(retention)特性。特别是在使用了钽氧化物的情况下，能通过与通常的Si半导体工序亲和性高的制造工序制造。
此外，在上述第一、第二和第三电阻变化型非易失性存储装置的电阻变化元件的电极的结构中，优选第一电极和第二电极由包含不同元素的材料构成，第一电极的标准电极电位V1、第二电极的标准电极电位V2以及上述第一和第二电阻氧化层的标准电极电位Vt满足Vt＜V1且V2＜V1的关系。通过采用这样的结构，能将电阻变化层的变化区域固定在与具有更高标准电极电位V1的与第一电极的界面处，能抑制与具有比第一电极的标准电极电位V1低的标准电极电位V2的与第二电极的界面处的误动作。即，由于电阻变化的极性总是稳定的，因此能实现更稳定地进行电阻变化动作的电阻变化型非易失性存储装置。
这里，也可以是第一电极由Pt、Ir、Pd、Cu中的任一种金属，或者这些金属的组合以及合金构成，第二电极由TaN、TiN、W中的任一种金属构成的结构。
Pt(1.188eV；表示标准电极电位。以下相同。单位是electron volt)、Ir(1.156eV)、Pd(0.951eV)、Cu(0.521eV)等，与Ta(-0.6eV)、Hf(-1.55eV)相比标准电极电位相对大，优选作为在界面使电阻变化发生的第一电极的候补。特别也有Pt、Cu等利用电镀和CMP(Chemical-mechanical polishing，化学机械研磨)的镶嵌工艺的制造方法，实用性也高。另一方面，TaN(0.48eV)、TiN(0.55eV)、W(-0.12eV)通过与第一电极的组合能设定相对低的标准电极电位，优选作为第二电极的候补。此外，也因为这些电极作为MSM(Metal-semiconductor-metal，金属-半导体-金属)或者MIM(Metal-insulator-metel，金属-绝缘体-金属)二极管的电极，其特性被确认，所以优选作为第二电极。
此外，在上述第三电阻变化型非易失性存储装置的MSM二极管元件的半导体层的结构中，半导体层优选由氮缺乏型氮化硅构成。由于因使氮的缺乏量小，更大的电流流动，且能使电流双方向流动，因此适于作为开关元件。
此外，在上述第三电阻变化型非易失性存储装置中，也可以是以下结构：多个第一电极相互平行形成为条形状，多个第三电极相互平行形成为条形状，在存储器单元孔上第一电极和第三电极交叉地形成。
通过采用这样的结构，能提供一种除了使电阻变化动作稳定地进行，还能降低泄漏电流，能实现大容量的高集成的交叉式存储器型非易失性存储装置。
本发明的第一电阻变化型非易失性存储装置的制造方法，特征是具备：在基板上形成第一电极的工序；在上述基板和上述第一电极上形成层间绝缘层的工序；在上述层间绝缘层的上述第一电极上的规定位置形成存储器单元孔的工序；在上述存储器单元孔的至少底部以与上述第一电极连接的方式埋入形成第一电阻变化层的工序；在上述存储器单元孔的内部的上述第一电阻变化层上形成第二电阻变化层的工序；和覆盖上述第二电阻变化层在上述层间绝缘层上形成第二电极的工序，上述第一电阻变化层和上述第二电阻变化层含有同种金属氧化物，第一电阻变化层的氧含有率比第二电阻变化层的氧含有率高。
通过采用这样的制造方法，由于能在适合微细化的孔结构中埋入电阻变化元件，因此能制造适合大容量、高集成化的电阻变化型非易失性存储装置。此外，由于与第一电极连接，在存储器单元孔的底部配置氧含有率高的第一电阻变化层，在其上部配置氧含有率低的第二电阻变化层，因而能在第一电极的界面区域可靠地发生电阻变化，电阻变化的极性总是稳定的，所以能得到稳定的存储器特性。
本发明的第二电阻变化型非易失性存储装置的制造方法，特征是具备：在基板上形成第一电极的工序；在上述基板和上述第一电极上形成层间绝缘层的工序；在上述层间绝缘层的上述第一电极上的规定位置形成存储器单元孔的工序；在上述存储器单元孔的至少底部以与上述第一电极连接的方式埋入形成第一电阻变化层的工序；在上述存储器单元孔的内部的上述第一电阻变化层上形成第二电阻变化层的工序；在上述存储器单元孔的内部并且在上述第二电阻变化层上形成第二电极的工序；和覆盖上述第二电极在上述层间绝缘层上形成第三电极的工序，上述第一电阻变化层和上述第二电阻变化层含有同种金属氧化物，第一电阻变化层的氧含有率比第二电阻变化层的氧含有率高。
通过采用这样的制造方法，由于能在适合微细化的孔结构中埋入电阻变化元件，因此能制造适合大容量、高集成化的电阻变化型非易失性存储装置。此外，由于能在第一电极的界面区域可靠地发生电阻变化，电阻变化的极性总是稳定的，因此能得到稳定的存储器特性。进而，因为通过将第二电极埋入存储器单元孔内，能降低第二电阻变化层的膜厚，第一和第二电阻变化层中的电场进一步变强，所以能在低电压下动作。此外，也能够根据用途对第二电极选择易于埋入的导电材料，对第三电极选择能抑制配线电阻的上升的低电阻率的导电材料。
本发明的第三电阻变化型非易失性存储装置的制造方法，特征是具备：在基板上形成第一电极的工序；在上述基板和上述第一电极上形成层间绝缘层的工序；在上述层间绝缘层的上述第一电极上的规定位置形成存储器单元孔的工序；在上述存储器单元孔的至少底部以与上述第一电极连接的方式埋入形成第一电阻变化层的工序；在上述存储器单元孔的内部的上述第一电阻变化层上形成第二电阻变化层的工序；在上述存储器单元孔的内部并且在上述第二电阻变化层上形成第二电极的工序；覆盖上述第二电极在上述层间绝缘层上形成半导体层或者绝缘体层的工序；和覆盖至少上述第二电极上的上述半导体层或者绝缘体层地形成第三电极的工序，其中，上述第一电阻变化层和上述第二电阻变化层含有同种金属氧化物，第一电阻变化层的氧含有率比第二电阻变化层的氧含有率高。
通过采用这样的制造方法，除了将电阻变化元件埋入在存储器单元孔的底部，还能在存储器单元孔的上部形成由第二电极和第三电极夹着的半导体层构成的双方向二极管。由此，在不配置晶体管等开关元件的状态下，能实现大容量、高集成化的电阻变化型非易失性存储装置。此外，由于能在第一电极的界面区域可靠地发生电阻变化，电阻变化的极性总是稳定的，因此能得到稳定的存储器特性。进而，在上述二极管元件的结构中，由于第三电极与半导体层或者绝缘体层的接触面积，比第二电极与半导体层或者绝缘体层的接触面积大，所以电力线扩大到第二电极的周围，能提高电流的驱动能力。根据以上情况，能充分确保稳定地引起电阻变化所需要的电流。
此外，在上述第一、第二和第三电阻变化型非易失性存储装置的制造方法中，第一电阻变化层，除了在存储器单元孔的底部，也可以还形成于存储器单元孔的至少侧壁的一部分。
通过采用这样的制造方法，能通过实用性高的溅射法、CVD法形成电阻变化层，也能使膜厚的偏差变小，在制造方法上有优点。
本发明的上述目的、其他的目的、特征和优点，参照附图，在以下优选实施形态的详细说明中得以明确。
发明的效果
本发明的电阻变化型非易失性存储装置，将电阻变化元件埋入适合微细化的孔结构，与第一电极连接，将氧含有率高的第一电阻变化层配置在存储器单元孔的底部，在其上部配置氧含有率低的第二电阻变化层，由此能得到在第一电极的界面区域可靠地发生电阻变化而得到稳定的存储器特性的效果。进而，通过将电阻变化元件的第二电极用于成为开关元件的二极管元件的电极，而在存储器单元孔的上部也形成二极管元件，由此具有能实现适合大容量、高集成化的电阻变化型非易失性存储装置的效果。
附图说明
图1是表示本发明的实施方式1的电阻变化型非易失性存储装置的结构的例子的截面图。
图2(a)～图2(d)是表示本发明的实施方式1的电阻变化型非易失性存储装置的主要部分的制造方法的截面图。
图3(a)～图3(c)是表示本发明的实施方式1的电阻变化型非易失性存储装置的主要部分的制造方法的截面图。
图4是表示本发明的实施方式2的电阻变化型非易失性存储装置的结构的例子的截面图。
图5(a)是表示简易结构的电阻变化元件的附图，图5(b)是表示该元件的电流-电压特性的图表，图5(c)是表示其电阻变化特性的图表。
图6(a)～图6(d)是表示本发明的实施方式2的电阻变化型非易失性存储装置的主要部分的制造方法的截面图。
图7(a)～图7(c)是表示本发明的实施方式2的电阻变化型非易失性存储装置的主要部分的制造方法的截面图。
图8是表示本发明的实施方式3的电阻变化型非易失性存储装置的结构的例子的截面图。
图9(a)～图9(d)是表示本发明的实施方式3的电阻变化型非易失性存储装置的主要部分的制造方法的截面图。
图10(a)和图10(b)是表示本发明的实施方式4的电阻变化型非易失性存储装置的结构的例子的截面图。
图11是表示本发明的实施方式4的电阻变化型非易失性存储装置的结构的例子的平面图。
图12(a)～图12(d)是表示本发明的实施方式4的电阻变化型非易失性存储装置的主要部分的制造方法的截面图。
图13(a)～图13(c)是表示本发明的实施方式4的电阻变化型非易失性存储装置的主要部分的制造方法的截面图。
图14(a)和图14(b)是现有技术中一般的非易失性存储装置的截面图。
具体实施方式
以下，针对本发明的实施方式的非易失性存储装置和其制造方法，参照附图进行说明。而且，在附图中赋予相同符号的部件有时省略说明。此外，为了易于理解附图，模式化地表示各个结构要素，因此对形状、尺寸等并非正确的表示。
(实施方式1)
图1是表示本发明的实施方式1的电阻变化型非易失性存储装置10的结构的例子的截面图。如图1中所示的，本实施方式1的电阻变化型非易失性存储装置10具有：形成有第一电极101的基板100；在该基板100上由覆盖第一电极101而形成的硅氧化膜(150～500nm)构成的层间绝缘层102；和贯穿该层间绝缘层102而形成的存储器单元孔103、接触孔106(都是
Figure BPA00001382637400101
)。而且，在存储器单元孔103的底部，与第一电极101连接形成第一电阻变化层104a(1～10nm)，在其上方形成第二电阻变化层104b(150～500nm)，由两者充填存储器单元孔103。此外，在接触孔106中充填以钨为主要成分的导电柱(插头)107，第一电极101、导电柱107和引出配线108电连接。在层间绝缘层102上，覆盖形成于存储器单元孔103内的第二电阻变化层104b而形成第二电极105，与形成于接触孔106内的导电柱107连接而形成引出配线108。电阻变化元件由第一电极101、第一电阻变化层104a、第二电阻变化层104b、第二电极105构成。
这里，电阻变化元件的电阻变化层104，由氧不足型钽氧化物组成的过渡金属氧化物或者氧不足型铪氧化物组成的过渡金属氧化物构成。这里，氧不足型过渡金属氧化物是，在使过渡金属为M、氧元素为O，将过渡(跃迁)金属氧化物用MOx来表示的情况下，氧元素O的组成x为比化学计量中稳定的状态少的组成时的氧化物。通过使用由上述氧不足型钽氧化物或者氧不足型铪氧化物形成的过渡金属氧化物的电阻变化层，能得到具有可逆的稳定的改写的特性，利用电阻变化现象的非易失性存储元件。对于这些，分别作为相关专利申请，在国际公开2008/059701号公报、日本特愿2007-267584号中有详细的说明。此外，针对氧不足型钽氧化物、氧不足型铪氧化物通过高浓度氧含有层和低浓度氧含有层的两层层叠的形态，在日本特愿2008-535819号和日本特愿2008-180946号中有详细的说明。在本实施方式中，第一电阻变化层(高浓度氧含有层)104a的氧含有率为65～80atm％，第二电阻变化层(低浓度氧含有层)104b的氧含有率为50～65atm％。其目的在于通过将第一电极101附近的氧含有率设计得高而容易发现由在第一电极界面的氧化、还原引起的电阻变化。由此，能够得到能低电压驱动的良好的存储器单元特性。
成为电阻变化元件的下部电极的第一电极101使用了铂(白金)，成为上部电极的第二电极105使用了钽氮化物。铂的标准电极电位V1＝1.188eV，钽氮化物的标准电极电位V2＝0.48eV。一般，标准电极电位是氧化难易程度的一个指标，意味着若该值大则氧化难，若小则氧化容易。因为电极与电阻变化层的标准电极电位的差越大电阻变化越容易发生，随着差变小，电阻变化的发生变难，所以推测氧化的难易程度对电阻变化现象的机制起大作用。因为表示钽的氧化、还原的难易程度的标准电极电位Vt＝-0.6eV，或者表示铪的氧化、还原的难易程度的标准电极电位Vt＝-1.55eV，而使用钽、铪中的任一个作为电阻变化层，都要满足Vt＜V1的关系，所以在由铂组成的第一电极101与第一电阻变化层104a的界面处，发生氧化、还原反应，进行氧的授受，发现电阻变化现象。此外，因为满足V1＞V2的关系，所以该氧化、还原反应，与包含钽氮化物(由钽氮化物组成)的第二电极105与第二电阻变化层104b的界面相比，优先发现于在由铂组成的第一电极101与第一电阻变化层104a的界面。即，能将发现电阻变化现象的界面固定在一方的界面，能防止伴随在另一方电极上的电阻变化现象的误动作。此外，因为第一电极能够实现作为配线的功能(电阻率低)，所以作为第一电极，也可以是下层为铜，上层为铂的层叠结构。此外，也可以在存储器单元孔103内的底部形成第一电极101的一部分。
图2(a)～(d)和图3(a)～(c)是表示本实施方式一的电阻变化型非易失性存储装置10的主要部分的制造方法的截面图。用这些附图来说明其制造方法。
首先，如图2(a)所示，在形成有晶体管和下层配线等的基板100上，使用希望的掩膜形成由铂(白金)组成的第一电极101。
接着，如图2(b)所示，覆盖第一电极101形成整个面由硅氧化膜构成的层间绝缘层102之后，贯穿该层间绝缘层102形成与第一电极101连接的开口(存储器单元孔)。
接着，如图2(c)所示，通过无电场(非电解)镀层法仅在(从)存储器单元孔103的底部露出的第一电极101上以选择成长的方式形成金属(这里使用钽)。将该金属在氧氛围中(400～450℃)氧化形成由钽氧化物构成的第一电阻变化层104a。因为完全氧化，所以其氧含有率为接近Ta2O5的化学计量学(化学计量组成)的72atm％的程度。此外，这里，为了从金属完全地氧化成金属氧化物，使用了效率好的热氧化。
接着，如图2(d)所示，在存储器单元孔内形成氧含有率比第一电阻变化层104a低的第二电阻变化层104b的钽氧化物，该形成是将钽靶(target)在氩与氧气氛围中进行溅射，通过所谓反应性溅射而形成。其氧含有率在65atm％左右。直到将存储器单元孔103内完全充填，通过溅射成膜，之后将层间绝缘层102上的无用的钽氧化物通过CMP除去，只在存储器单元孔103内形成第二电阻变化层104b。对于铪氧化物，也同样的将铪靶在氩与氧气氛围中进行溅射通过反应性溅射来形成。
通过以上的图2(c)和(d)的工序，由于存储器单元孔已经进行了图案化，因此在将电阻变化层成膜时，电阻变化层在包括存储器单元孔内部的整个晶片堆叠。之后，只需通过CMP除去存储器单元孔外的无用的电阻变化层，电阻变化层的图案化完成。因而，由于不需要蚀刻的工序，因此能在原理上回避存在与蚀刻气体的反应、氧还原的损伤、由充电引起的损伤的担忧的蚀刻法而形成电阻变化层。
接着，如图3(a)所示，贯穿层间绝缘层102形成与第一电极101连接的开口(接触孔)。
接着，如图3(b)所示，在接触孔内的底部和侧面的整个面通过溅射法形成密接层(上层钛氮化物/下层钛；未图示)，之后进一步通过CVD使钨成膜。之后，通过CMP除去层间绝缘层102上无用的钨等，只在接触孔106内形成导电柱107。
最后，如图3(c)所示，在层间绝缘层102上，将覆盖存储器单元孔103内的第二电阻变化层104b的第二电极105，和与接触孔106内的导电柱107连接的引出配线108通过希望的掩膜来进行图案化。通过采用这样的制造方法，电阻变化元件，由第一电极101、第一电阻变化层104a、第二电阻变化层104b、第二电极105构成，能实现以适合微细化的孔埋入型，且稳定地进行电阻变化动作的电阻变化型非易失性存储装置。
(实施方式2)
图4是表示本发明的实施方式2的电阻变化型非易失性存储装置20的结构的例子的截面图。与本实施方式1的非易失性存储装置20的不同点在于，电阻变化元件的第一电阻变化层104a不只在存储器单元孔103的底部，在侧壁也形成。若俯视，则沿着存储器单元孔103的内壁环状地形成有第一电阻变化层104a，进而在其内侧形成有第二电阻变化层104b。第一电阻变化层104a，氧含有率高，与第二电阻变化层104b相比是相对的高电阻，所以单元电流几乎不通过形成于存储器单元孔103的侧壁部的第一电阻变化层104a流动。单元电流在形成于其内侧的电阻相对低的第二电阻变化层104b处集中而电流流动，所以在存储器单元孔的中央附近的底部能更稳定地发生电阻变化。由于电流的流动面积变小，因此具有单元电流降低、消耗电力(功率)降低的效果。此外，由于不只在存储器单元的底部，在侧壁也配置第一电阻变化层，能够通过溅射法、CVD法等形成电阻变化层，在制造方法方面也有优点。另外，对于电阻变化型非易失性存储装置20的其他的结构要素的代表例子，因为与电阻变化型非易失性存储装置10相同，所以省略说明。
以下针对使用了钽氧化物作为电阻变化层104(膜厚约50nm)时的电阻变化元件的单体的特性进行说明。
图5(a)是这次评价的简易结构的电阻变化元件的结构图，(b)是表示电阻变化元件的电流-电压特性的图表，(c)是表示电阻变化元件的由电脉冲引起的电阻变化的图表。如图5(a)所示，在第一电极105上依次形成氧含有率高的第一电阻变化层104a、氧含有率低的第二电阻变化层104b，进而在其上形成有第二电极105。如图5(b)所示，在对第一电极101施加了正电位(以第二电极105的电位为基准时对第一电极101施加正电压)时，在A点从低电阻状态向高电阻状态变化。这时的电阻变化开始电压是+0.9V的程度。接着，在从该状态对第一电极101施加负电位(以第二电极105的电位为基准时对第一电极101施加负电压)时，在C点从高电阻状态向低电阻状态变化。这时的电阻变化开始电压是-0.7V的程度。这样，通过施加极性不同的电压，表示存在高电阻状态和低电阻状态这两个状态的电阻变化特性。此外，图5(c)是，在第一电极101与第二电极105之间交替施加脉冲宽度为100nsec、以第二电极105为基准在第一电极101上具有+1.5V和-1.2V电压的电脉冲时的电阻的测定结果。这种情况下，由于施加+1.5V电压的电脉冲而电阻值为1200～1500Ω的程度，在施加-1.2V电压的电脉冲时为150Ω的程度，表示约一个数位(十倍)的电阻变化。
图6(a)～(d)和图7(a)～(c)是表示本实施方式二的电阻变化型非易失性存储装置20的主要部分的制造方法的截面图。用这些针对其制造方法进行说明。
首先，如图6(a)所示，在形成有晶体管和下层配线等的基板100上，用希望的掩膜形成由铂构成的第一电极101。
接着，如图6(b)所示，覆盖第一电极101在整个面上形成由硅氧化膜构成的层间绝缘层102之后，贯穿该层间绝缘层102形成与第一电极101连接的开口(存储器单元孔)。
接着，如图6(c)所示，将钽靶在氩和氧气的氛围中进行溅射，通过所谓的反应性溅射使钽氧化物在存储器单元孔103的底部、侧壁部和层间绝缘层102上成膜。之后，通过CMP除去层间绝缘层102上的无用的钽氧化物，只在存储器单元孔103内的底部和侧壁形成第一电阻变化层104a。在反应性溅射法中，若将成膜时的氧流量提高，则能使氧含有率提高，这里在氩为34sccm、氧为24sccm、功率为1.6kW的条件下，形成了氧含有率为72atm％程度的第一电阻变化层104a。
接着，如图6(d)所示，在表面形成了有第一电阻变化层104a的存储器单元孔的内部，形成氧含有率比第一电阻变化层104a低的第二电阻变化层104b的钽氧化物。该形成过程，与形成第一电阻变化层104a相同地通过反应性溅射而形成。直到将存储器单元孔103内完全充填，通过溅射法成膜，之后通过CMP除去层间绝缘层102上无用的钽氧化物，只在存储器单元孔103内形成第二电阻变化层104b。这里在氩为34sccm、氧为20.5sccm、功率1.6kW的条件下，形成了氧含有率为65atm％程度的第二电阻变化层104b。
依据以上的图6(c)和(d)的工序，由于存储器单元孔已经进行图案化，因此在将电阻变化层成膜时，电阻变化层在包括存储器单元孔内部的整个晶片堆叠。之后，只需通过CMP除去存储器单元孔外的无用的电阻变化层，电阻变化层的图案化完成。因而，由于不需要蚀刻的工序，因此能在原理上回避存在与蚀刻气体的反应、氧还原的损伤、由充电引起的损伤的担忧的蚀刻法而形成电阻变化层。
接着，如图7(a)所示，形成贯穿层间绝缘层102与第一电极101连接的开口(接触孔)。
接着，如图7(b)所示，在接触孔内的底部和侧面的整个面通过溅射法形成密接层(上层钛氮化物/下层钛；未图示)，之后进一步通过CVD使钨成膜，之后，通过CMP除去层间绝缘层102上无用的钨等，只在接触孔106内形成导电柱107。
最后，如图7(c)所示，在层间绝缘层102上，将覆盖存储器单元孔103内的第一电阻变化层104a和第二电阻变化层104b的第二电极105，还有与接触孔106内的导电柱107连接的引出配线108用希望的掩膜来进行图案化。通过采用这样的制造方法，电阻变化元件由第一电极101、第一电阻变化层104a、第二电阻变化层104b、第二电极105构成，能实现以适合微细化的孔埋入型的、且稳定地进行电阻变化动作的电阻变化型非易失性存储装置。
(实施方式3)
图8是表示本发明的实施方式3的电阻变化型非易失性存储装置30的结构例子的截面图。与本实施方式2的非易失性存储装置20的不同点是，在存储器单元孔103的上方埋入形成第二电极105。进而，与第二电极105连接地形成第三电极109。
通过采用这样的结构，能使第二电阻变化层104b的膜厚降低将第二电极105埋入到存储器单元孔内的部分(20～100nm)。由此，因为第一电阻变化层104a和第二电阻变化层104b中的电场变强，所以能在更低电压下进行动作。此外，在本实施方式中，因为容易埋入且标准电极电位相对小，所以第二电极105使用了钽氮化物。此外，为了抑制配线电阻的上升，第三电极使用了以铝为主要成分的导电材料，但是也可以通过镶嵌工艺(damascene)使用以铜为主要成分的导电材料。如以上那样，对第二电极105和第三电极109能够根据用途进行选择。并且，对于电阻变化型非易失性存储装置30的其他的结构要素的代表例子，由于与实施方式1中叙述的电阻变化型非易失性存储装置10相同，所以省略说明。
图9(a)～(d)是表示本实施方式3的电阻变化型非易失性存储装置30的主要部分的制造方法的截面图。用这些附图针对其制造方法进行说明。并且，图9(a)之前的工序的制造方法与图6(a)～(d)相同，所以省略。
图6(d)的工序之后，如图9(a)所示，对于在存储器单元孔103中的底部和侧壁形成有第一电阻变化层104a以及在其内部埋入形成有第二电阻变化层104b的基础上，第一电阻变化层104a和第二电阻变化层104b在与层间绝缘层102比较选择性地蚀刻的条件下进行凹蚀(回蚀，etch back)。由此，在存储器单元孔103处形成凹部110。凹部的深度为20～100nm的程度。此外，这里，使用凹蚀形成了凹部110，但是作为图6(d)的工序的延长，进而还可以实施CMP的过(over)研磨形成凹部。在这种情况下，使层间绝缘层102为层叠结构，更优选在上层侧配置难以通过CMP研磨的硅氮化膜。原因是在由金属氧化物构成的第一电阻变化层104a、第二电阻变化层104b被研磨的条件下，硅氮化膜难以被研磨，容易产生凹部110。
其次，如图9(b)所示，覆盖存储器单元孔103的凹部110在整个面上形成钽氮化物之后，通过CMP除去层间绝缘层102上无用的钽氮化物，仅在存储器单元孔103内形成由钽氮化物构成的第二电极105。这里，钽氮化物是将钽靶在氩和氮气氛围中进行溅射，通过所谓的反应性溅射而形成。
接着，如图9(c)所示，首先，形成贯穿层间绝缘层102与第一电极101连接的接触孔106。之后，在整个面上通过溅射法形成密接层(上层钛氮化物/下层钛；未图示)，通过CVD使钨成膜，通过CMP除去层间绝缘层102上无用的钨等，只在接触孔106内形成导电柱107。
最后，如图9(d)所示，在层间绝缘层102上，将与存储器单元孔103内的第二电极105连接的第三电极109，还有与接触孔106内的导电柱107连接的引出配线108，通过希望的掩膜进行图案化。第三电极109、引出配线108使用电阻率低的铝。通过采用这样的制造方法，电阻变化元件由第一电极101、第一电阻变化层104a、第二电阻变化层104b、第二电极105构成，能实现以适合微细化的孔埋入型的、且稳定地进行电阻变化动作的电阻变化型非易失性存储装置。
(实施方式4)
图10(a)、(b)是表示本发明的实施方式4的电阻变化型非易失性存储装置40的结构例子的截面图。此外，图11是表示本发明的实施方式4的电阻变化型非易失性存储装置的结构例子的平面图，图11中的1A表示的点划线的截面从箭头方向看的截面图相当于图10(a)，图11中的1B表示的点划线的截面从箭头方向观察的截面图相当于图10(b)。如图11的平面图所示，本实施方式4中，在相互平行形成为条形状的多个第一电极101与相互平行形成为条形状的多个第三电极109交叉的位置上形成有存储器单元孔103。
如图10(a)和(b)所示，本实施方式4的电阻变化型非易失性存储装置40包括：形成有第一电极101的基板100；在该基板100上由覆盖第一电极101形成的硅氧化膜(150～500nm)而形成的层间绝缘层102；贯穿该层间绝缘层102、与第一电极101电连接地形成的存储器单元孔103、接触孔106(都是
Figure BPA00001382637400171
)。而且，在存储器单元孔103的底部和侧壁，与第一电极101连接地形成有第一电阻变化层104a(1～10nm)，在其上方并且在内侧形成有第二电阻变化层104b。在存储器单元孔103的上方设置凹部(20～100nm)，在该凹部，覆盖第一电阻变化层104a和第二电阻变化层104b地埋入形成第二电极105。进而，在层间绝缘层102上，形成由硅氧化膜构成的配线间层间绝缘层112，在形成于配线间层间绝缘层的配线槽的底部和侧壁，覆盖第二电极105地形成半导体层111，至少覆盖该第二电极105上的半导体层111地形成第三电极109。
另一方面，在形成于层间绝缘层102中的接触孔106，形成由铜构成的引出配线108作为与第三电极109的密接层。引出配线108，将配线和接触柱作为一体地形成，一直形成到存储器单元孔103的上方。电阻变化元件由第一电极101、第一电阻变化层104a、第二电阻变化层104b、第二电极105构成，二极管元件由第二电极105、半导体层111、第三电极109构成。
俯视上述电阻变化型非易失性存储装置时，如图11所示，由第一电极101构成的下层配线层和由第三电极109、半导体层111、引出配线108构成的上层配线层分别具有条形状，相互垂直。在其交差点通过存储器单元孔103形成有电阻变化元件、二极管元件。此外第一电极101，通过接触孔106与引出配线108连接，构成交叉点式存储器阵列。
通过采用这样的结构，除了能将电阻变化元件埋入存储器单元孔103的底部之外，还能将由第二电极105与第三电极109夹着的半导体层111构成的双方向二极管形成于存储器单元孔的上部。由此，在不配置晶体管等开关元件的状态下，能实现能大容量、高集成化的电阻变化型非易失性存储装置。此外，因为由于与第一电极101连接地将氧含有率高的第一电阻变化层104a配置在存储器单元孔103的底部，在其上部配置氧含有率低的第二电阻变化层104b，因而能在第一电极101的界面区域可靠地发生电阻变化，电阻变化的极性总是稳定的，所以能得到稳定的存储器特性。进而，在上述二极管元件的结构中，因为第三电极109与半导体层111的接触面积比第二电极105与半导体层111的接触面积大，所以电力线扩大到第二电极105的周围，能提高电流的驱动能力。根据以上情况，能充分确保稳定地产生电阻变化所需要的电流。
这里，二极管元件的结构，使用了钽氮化物作为第二电极105和第三电极109，使用了氮缺乏型硅氮化膜作为半导体层111。因为钽氮化物的工作系数为4.76eV以及硅的电子亲和力远高于3.78eV，所以能在界面形成肖特基势垒(Schottky-barrier)(二极管)，能实现双方向的MSM二极管。除此之外，由钽氮化物构成的第二电极105，由于作为使电阻变化元件的电阻变化不发生的电极，因此与第一电极相比较标准电极电位低，如前所述。此外，由钽氮化物构成的第二电极105，作为由铜构成的引出配线108的种(seed)层非常相符(密合性好)。而且，电阻变化型非易失性存储装置40的其他的结构要素的代表例子，因为与电阻变化型非易失性存储装置10相同，所以省略说明。
图12(a)～(d)和图13(a)～(c)是表示本实施方式4的电阻变化型非易失性存储装置40的主要部分的制造方法的截面图。用这些附图针对其制造方法进行说明。而且，因为图12(a)之前的工序的制造方法与图6(a)～(d)、图9(a)、(b)相同，所以省略。
图12(a)与已经叙述的图9(b)相同。即，如图12(a)所示，覆盖存储器单元孔103的凹部在整个面上形成钽氮化物之后，通过CMP除去层间绝缘层102上无用的钽氮化物，只在存储器单元孔103内形成由钽氮化物构成的第二电极105。
接着，如图12(b)所示，在层间绝缘层102上使由硅氧化膜构成的配线间绝缘层112(膜厚100～300nm)成膜，将为了埋入后面的引出配线108等的配线槽108a通过希望的掩膜进行图案化。这时，在配线槽108a的底部，第二电极105露出。
接着，如图12(c)所示，在包含露出了第二电极105的配线槽108a的整个面形成由氮缺乏型硅氮化膜构成的半导体层111a。氮缺乏型硅氮化膜是将硅靶在氩和氮气的氛围中进行溅射，通过所谓的反应性溅射法而形成。其氮含有率为25～40atm％。
接着，如图12(d)所示，形成贯穿层间绝缘层102和形成于配线槽108a中的半导体层111a的、与第一电极101连接的开口(接触孔)106。
接着，如图13(a)所示，覆盖配线槽108a上、配线间绝缘膜112上的半导体层111a和接触孔106在整个面形成由钽氮化物构成的第三电极109a。
接着，如图13(b)所示，覆盖配线槽108a上、配线间绝缘膜112上和接触孔106上的第三电极109a在整个面形成由铜构成的引出配线层108b。
最后，如图13(c)所示，通过CMP除去配线间绝缘层112上无用的铜、钽氮化物、氮缺乏型硅氮化膜，只在配线槽108a内形成由氮缺乏型硅氮化膜构成的半导体层111、由钽氮化物构成的第三电极109、引出配线108。其另一方面，在接触孔106内，形成起密接层作用的由钽氮化物构成的第三电极109、引出配线108。
通过采用这种制造方法，由于电阻变化元件由第一电极101、第一电阻变化层104a、第二电阻变化层104b、第二电极105构成，能在第一电极101的界面区域可靠地发生电阻变化，电阻变化的极性通常是稳定的，因此能得到稳定的存储器特性。此外，由于二极管元件由第二电极105、半导体层111、第三电极109构成，能使双方向二极管形成于存储器单元孔的上部，所以没有必要配置晶体管等的开关元件。依据以上情况，能实现适合微细化的孔埋入型的、能够实现大容量、高集成化的电阻变化型非易失性存储装置。
通过上述说明，对于本领域技术人员，本发明的多种改良和其他的实施方式是明确的。因此，上述说明只解释为举例说明，目的是指导本领域技术人员实施本发明的优选形态。在不脱离本发明的主旨的情况下，能够将其结构和/或者功能的详细内容进行实质的变更。
产业上的可利用性
本发明提供适合微细化的电阻变化型非易失性存储装置的结构及其制造方法，由于能实现存储器容量极大的非易失性存储器，因此在使用非易失性存储装置的各种电子设备领域中是有用的。
符号说明
10、20、30、40、50 电阻变化型非易失性存储装置
100 基板
101 第一电极
102 层间绝缘层
103 存储器单元孔
104a 第一电阻变化层
104b 第二电阻变化层
105 第二电极
106 接触孔
107 导电柱
108、108a、108b 引出配线
109、109a 第三电极
110 层间绝缘层中的凹部
111、111a 半导体层
112 配线间层间绝缘层
113 电路连接配线
210 上部配线(位线)
220 下部配线(字线)
230 电阻变化层
240 上部电极
250 下部电极
260 电阻变化元件
270 非线形元件(变阻器)
280 存储器单元

Claims (15)

1.一种电阻变化型非易失性存储装置，其特征在于，包括：
基板；
形成于所述基板上的第一电极；
形成于所述基板和所述第一电极上的层间绝缘层；
在所述第一电极上的所述层间绝缘层形成的存储器单元孔；
第一电阻变化层，其形成于所述存储器单元孔的至少底部，与所述第一电极连接；
第二电阻变化层，其形成于所述存储器单元孔的内部，形成于所述第一电阻变化层上；和
第二电极，其覆盖所述第二电阻变化层，形成于所述层间绝缘层上，其中
所述第一电阻变化层和所述第二电阻变化层含有同种金属氧化物，第一电阻变化层的氧含有率比第二电阻变化层的氧含有率高。
2.一种电阻变化型非易失性存储装置，其特征在于，包括：
基板；
形成于所述基板上的第一电极；
形成于所述基板和所述第一电极上的层间绝缘层；
在所述第一电极上的所述层间绝缘层形成的存储器单元孔；
第一电阻变化层，其形成于所述存储器单元孔的至少底部，与所述第一电极连接；
第二电阻变化层，其形成于所述存储器单元孔的内部，形成于所述第一电阻变化层上；
第二电极，其形成于所述存储器单元孔的内部，形成于所述第二电阻变化层上；和
第三电极，其覆盖所述第二电极而形成于所述层间绝缘层上，其中
所述第一电阻变化层和所述第二电阻变化层含有同种金属氧化物，第一电阻变化层的氧含有率比第二电阻变化层的氧含有率高。
3.一种电阻变化型非易失性存储装置，其特征在于，包括：
基板；
形成于所述基板上的第一电极；
形成于所述基板和所述第一电极上的层间绝缘层；
在所述第一电极上的所述层间绝缘层形成的存储器单元孔；
第一电阻变化层，其形成于所述存储器单元孔的至少底部，与所述第一电极连接；
第二电阻变化层，其形成于所述存储器单元孔的内部，形成于所述第一电阻变化层上；
第二电极，其形成于所述存储器单元孔的内部，形成于所述第二电阻变化层上；
半导体层或者绝缘体层，其覆盖所述第二电极而形成于所述层间绝缘层上；和
第三电极，其至少覆盖所述第二电极上的所述半导体层或者绝缘体层而形成，其中
所述第一电阻变化层和所述第二电阻变化层含有同种金属氧化物，第一电阻变化层的氧含有率比第二电阻变化层的氧含有率高。
4.如权利要求1～3中任一项所述的电阻变化型非易失性存储装置，其特征在于：
所述第一电阻变化层，除了形成于所述存储器单元孔的底部，还形成于所述存储器单元孔的侧壁的至少一部分。
5.如权利要求1～4中任一项所述的电阻变化型非易失性存储装置，其特征在于：
所述第一电阻变化层和所述第二电阻变化层含有钽或者铪的氧化物层。
6.如权利要求1～3中任一项所述的电阻变化型非易失性存储装置，其特征在于：
所述第一电极和所述第二电极由包含不同的元素的材料构成，所述第一电极的标准电极电位V1、所述第二电极的标准电极电位V2、以及所述第一电阻氧化层和所述第二电阻氧化层的标准电极电位Vt满足如下关系：Vt＜V1且V2＜V1。
7.如权利要求6所述的电阻变化型非易失性存储装置，其特征在于：
所述第一电极由Pt、Ir、Pd、Cu中的任一种金属、或者这些金属的组合及合金构成，所述第二电极由TaN、TiN、W中的任一种金属构成。
8.如权利要求3所述的电阻变化型非易失性存储装置，其特征在于：
所述半导体层由氮缺乏型氮化硅构成。
9.如权利要求3所述的电阻变化型非易失性存储装置，其特征在于：
具有相互平行形成为条形状的多个所述第一电极和相互平行形成为条形状的多个所述第三电极，在所述存储器单元孔上所述第一电极和所述第三电极交叉地形成。
10.如权利要求1～4中任一项所述的电阻变化型非易失性存储装置，其特征在于：
所述第一电阻变化层和所述第二电阻变化层包含氧不足型的过渡金属氧化物。
11.一种电阻变化型非易失性存储装置的制造方法，其特征在于，包括：
在基板上形成第一电极的工序；
在所述基板和所述第一电极上形成层间绝缘层的工序；
在所述层间绝缘层的所述第一电极上的规定位置形成存储器单元孔的工序；
在所述存储器单元孔的至少底部以与所述第一电极连接的方式埋入形成第一电阻变化层的工序；
在所述存储器单元孔的内部的所述第一电阻变化层上形成第二电阻变化层的工序；和
覆盖所述第二电阻变化层在所述层间绝缘层上形成第二电极的工序，其中
所述第一电阻变化层和所述第二电阻变化层含有同种金属氧化物，第一电阻变化层的氧含有率比第二电阻变化层的氧含有率高。
12.一种电阻变化型非易失性存储装置的制造方法，其特征在于，包括：
在基板上形成第一电极的工序；
在所述基板和所述第一电极上形成层间绝缘层的工序；
在所述层间绝缘层的所述第一电极上的规定位置形成存储器单元孔的工序；
在所述存储器单元孔的至少底部以与所述第一电极连接的方式埋入形成第一电阻变化层的工序；
在所述存储器单元孔的内部的所述第一电阻变化层上形成第二电阻变化层的工序；
在所述存储器单元孔的内部并且在所述第二电阻变化层上形成第二电极的工序；和
覆盖所述第二电极在所述层间绝缘层上形成第三电极的工序，其中
所述第一电阻变化层和所述第二电阻变化层含有同种金属氧化物，第一电阻变化层的氧含有率比第二电阻变化层的氧含有率高。
13.一种电阻变化型非易失性存储装置的制造方法，其特征在于，包括：
在基板上形成第一电极的工序；
在所述基板和所述第一电极上形成层间绝缘层的工序；
在所述层间绝缘层的所述第一电极上的规定位置形成存储器单元孔的工序；
在所述存储器单元孔的至少底部以与所述第一电极连接的方式埋入形成第一电阻变化层的工序；
在所述存储器单元孔的内部的所述第一电阻变化层上形成第二电阻变化层的工序；
在所述存储器单元孔的内部并且在所述第二电阻变化层上形成第二电极的工序；
覆盖所述第二电极在所述层间绝缘层上形成半导体层或者绝缘体层的工序；和
至少覆盖所述第二电极上的所述半导体层或者绝缘体层而形成第三电极的工序，其中
所述第一电阻变化层和所述第二电阻变化层含有同种金属氧化物，第一电阻变化层的氧含有率比第二电阻变化层的氧含有率高。
14.如权利要求11～13中任一项所述的电阻变化型非易失性存储装置的制造方法，其特征在于：
所述第一电阻变化层除了形成于所述存储器单元孔的底部，还形成于所述存储器单元孔的侧壁的至少一部分。
15.如权利要求11～14中任一项所述的电阻变化型非易失性存储装置的制造方法，其特征在于：
所述第一电阻变化层和所述第二电阻变化层包含氧不足型的过渡金属氧化物。
CN200980148572.1A 2008-12-03 2009-06-30 非易失性存储装置及其制造方法 Expired - Fee Related CN102239557B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008308162 2008-12-03
JP2008-308162 2008-12-03
PCT/JP2009/003004 WO2010064340A1 (ja) 2008-12-03 2009-06-30 不揮発性記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN102239557A true CN102239557A (zh) 2011-11-09
CN102239557B CN102239557B (zh) 2014-03-26

Family

ID=42233000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980148572.1A Expired - Fee Related CN102239557B (zh) 2008-12-03 2009-06-30 非易失性存储装置及其制造方法

Country Status (4)

Country Link
US (1) US8426836B2 (zh)
JP (1) JP4897089B2 (zh)
CN (1) CN102239557B (zh)
WO (1) WO2010064340A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390628A (zh) * 2012-05-08 2013-11-13 复旦大学 集成于集成电路的后端结构的电阻型存储器及其制备方法
CN108123036A (zh) * 2017-12-26 2018-06-05 德淮半导体有限公司 利用后端制程实现的器件及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8581225B2 (en) 2010-04-28 2013-11-12 Panasonic Corporation Variable resistance nonvolatile memory device and method of manufacturing the same
WO2012001993A1 (ja) * 2010-07-02 2012-01-05 パナソニック株式会社 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
JP5436674B2 (ja) * 2010-07-27 2014-03-05 パナソニック株式会社 不揮発性記憶装置の製造方法
CN103119716B (zh) * 2010-09-27 2016-03-02 松下电器产业株式会社 存储单元阵列、半导体存储装置、存储单元阵列的制造方法及半导体存储装置的读出方法
WO2012081248A1 (ja) * 2010-12-15 2012-06-21 パナソニック株式会社 不揮発性記憶装置
WO2012127861A1 (ja) * 2011-03-22 2012-09-27 パナソニック株式会社 不揮発性記憶装置の製造方法
JP5724651B2 (ja) * 2011-06-10 2015-05-27 ソニー株式会社 記憶素子および記憶装置
US9041129B2 (en) 2012-02-24 2015-05-26 National Applied Research Laboratories Semiconductor memory storage array device and method for fabricating the same
TWI463641B (zh) * 2012-02-24 2014-12-01 Nat Applied Res Laboratories Ultra - high density resistive memory structure and its manufacturing method
JP2014082279A (ja) * 2012-10-15 2014-05-08 Panasonic Corp 不揮発性記憶装置及びその製造方法
US8962466B2 (en) * 2013-03-13 2015-02-24 Macronix International Co., Ltd. Low temperature transition metal oxide for memory device
KR20150030422A (ko) 2013-09-12 2015-03-20 에스케이하이닉스 주식회사 전자 장치
US9455401B2 (en) * 2013-09-12 2016-09-27 SK Hynix Inc. Memory device having a tunnel barrier layer in a memory cell, and electronic device including the same
US9514815B1 (en) 2015-05-13 2016-12-06 Macronix International Co., Ltd. Verify scheme for ReRAM
US9691478B1 (en) 2016-04-22 2017-06-27 Macronix International Co., Ltd. ReRAM array configuration for bipolar operation
US20180138292A1 (en) * 2016-11-11 2018-05-17 Sandisk Technologies Llc Methods and apparatus for three-dimensional nonvolatile memory
US9959928B1 (en) 2016-12-13 2018-05-01 Macronix International Co., Ltd. Iterative method and apparatus to program a programmable resistance memory element using stabilizing pulses

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241535A (ja) * 2003-02-05 2004-08-26 Matsushita Electric Ind Co Ltd 抵抗変化素子および製造方法
WO2006075574A1 (ja) * 2005-01-14 2006-07-20 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
WO2008059701A1 (ja) * 2006-11-17 2008-05-22 Panasonic Corporation 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101051704B1 (ko) 2004-04-28 2011-07-25 삼성전자주식회사 저항 구배를 지닌 다층막을 이용한 메모리 소자
JP2006203098A (ja) 2005-01-24 2006-08-03 Sharp Corp 不揮発性半導体記憶装置
US7303971B2 (en) 2005-07-18 2007-12-04 Sharp Laboratories Of America, Inc. MSM binary switch memory device
US20070015348A1 (en) 2005-07-18 2007-01-18 Sharp Laboratories Of America, Inc. Crosspoint resistor memory device with back-to-back Schottky diodes
US7446010B2 (en) 2005-07-18 2008-11-04 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal (MSM) back-to-back Schottky diode
JP4061328B2 (ja) 2005-12-02 2008-03-19 シャープ株式会社 可変抵抗素子及びその製造方法
JP4017650B2 (ja) 2005-12-02 2007-12-05 シャープ株式会社 可変抵抗素子及びその製造方法
KR100738116B1 (ko) 2006-07-06 2007-07-12 삼성전자주식회사 가변 저항 물질을 포함하는 비휘발성 메모리 소자
CN101506980B (zh) 2006-11-20 2012-01-11 松下电器产业株式会社 非易失性半导体存储装置及其制造方法
JP4868518B2 (ja) 2006-12-22 2012-02-01 シャープ株式会社 抵抗変化型不揮発性メモリ素子とその作製方法及び不揮発性半導体記憶装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004241535A (ja) * 2003-02-05 2004-08-26 Matsushita Electric Ind Co Ltd 抵抗変化素子および製造方法
WO2006075574A1 (ja) * 2005-01-14 2006-07-20 Matsushita Electric Industrial Co., Ltd. 抵抗変化素子とその製造方法
WO2008059701A1 (ja) * 2006-11-17 2008-05-22 Panasonic Corporation 不揮発性記憶素子、不揮発性記憶装置、不揮発性半導体装置、および不揮発性記憶素子の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103390628A (zh) * 2012-05-08 2013-11-13 复旦大学 集成于集成电路的后端结构的电阻型存储器及其制备方法
CN103390628B (zh) * 2012-05-08 2016-08-03 复旦大学 集成于集成电路的后端结构的电阻型存储器及其制备方法
CN108123036A (zh) * 2017-12-26 2018-06-05 德淮半导体有限公司 利用后端制程实现的器件及其制造方法

Also Published As

Publication number Publication date
JPWO2010064340A1 (ja) 2012-05-10
US20120097915A1 (en) 2012-04-26
US8426836B2 (en) 2013-04-23
JP4897089B2 (ja) 2012-03-14
WO2010064340A1 (ja) 2010-06-10
CN102239557B (zh) 2014-03-26

Similar Documents

Publication Publication Date Title
CN102239557B (zh) 非易失性存储装置及其制造方法
US8592798B2 (en) Non-volatile storage device and method for manufacturing the same
CN102648522B (zh) 非易失性存储元件及其制造方法、以及非易失性存储装置
CN103168359B (zh) 非易失性存储元件和非易失性存储装置及它们的制造方法
JP4531863B2 (ja) 不揮発性記憶素子および不揮発性記憶装置
JP4948688B2 (ja) 抵抗変化型不揮発性記憶素子、抵抗変化型不揮発性記憶装置及び抵抗変化型不揮発性記憶素子の製造方法
JP5422231B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US8093578B2 (en) Nonvolatile memory element, nonvolatile memory element array, and method for manufacturing nonvolatile memory element
JP4969707B2 (ja) 不揮発性半導体記憶装置およびその製造方法
CN103370790B (zh) 非易失性存储装置及其制造方法
US8471235B2 (en) Nonvolatile memory element having a resistance variable layer and manufacturing method thereof
CN102077347B (zh) 存储单元阵列以及其制造方法、非易失性存储装置、存储单元
JP5291269B2 (ja) 不揮発性半導体記憶素子、不揮発性半導体記憶装置およびその製造方法
JPWO2010050094A1 (ja) 不揮発性半導体記憶装置及びその製造方法
TW201334121A (zh) 鄰接溝槽側壁之三維記憶陣列及其製造方法
CN103247653B (zh) 邻接沟道侧壁的三维存储阵列及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140326

Termination date: 20150630

EXPY Termination of patent right or utility model