CN101159309A - 一种低功耗电阻存储器的实现方法 - Google Patents

Abstract

本发明属微电子技术领域，具体是一种低功耗电阻存储器的实现方法。具体是在属氧化物电阻存储薄膜和导电电极之间插入一层二元金属氧化物或者二元金属氮化物介质薄膜，从而降低电阻存储器的复位操作或读操作的电流，实现电阻存储器的功耗降低。所插入的金属氧化物介质层具有容易制作形成、工艺兼容性强的优点。

Description

一种低功耗电阻存储器的实现方法

技术领域

本发明属微电子技术领域，具体涉及一种低功耗电阻存储器的实现方法。

背景技术

存储器在半导体市场中占有着重要的地位。由于便携式电子设备的不断普及，不挥发存储器在整个存储器市场中的份额也越来越大，其中90％以上的份额被FLASH占据。但是由于串扰(CROSS TALK)、以及隧穿层不能随技术代发展无限制减薄、与嵌入式系统集成等FLASH发展的瓶颈问题，迫使人们寻找性能更为优越的新型不挥发存储器。最近，电阻随机存储器(Resistive RandomAccess Memory，简称为RRAM)因为其高密度、低成本、有很强的随技术代发展能力等特点引起高度关注，所使用的材料有相变材料、掺杂的SrZrO₃、铁电材料PbZrTiO₃、铁磁材料Pr_1-xCa_xMnO₃、二元金属氧化物材料^[1]、有机材料等。其中一些二元金属氧化物(如铜的氧化物^[2]、钨的氧化物、钛的氧化物、镍的氧化物、铝的氧化物等)由于在组份精确控制、与集成电路工艺兼容性及成本方面的潜在优势格外受关注。

图1是电阻存储单元的I-V特性曲线的示意图^[2]，曲线101表示起始态为高阻的IV曲线，电压扫描方向如箭头所示，当电压从0开始向正向逐渐增大到V_T1时，电流会突然迅速增大，表明存储电阻从高阻突变成低阻状态，曲线100表示起始态为低阻的状态，当电压由0向负向逐渐增大到V_T2时，电流达到最大值，此后电流会突然迅速减小，表明存储电阻从低阻突变成高阻状态。在电信号作用下，器件可在高阻和低阻间可逆转换，从而达到信号存储的作用。通常称从高阻转换为低阻的操作为置位(set)操作，从低阻转换为高阻的为复位(reset)操作。

图2是已报道的传统的电阻存储单元结构图^[2]。其中21是金属下电极，23是电阻存储薄膜，25是金属上电极，三者共同组成存储单元10，可以看到，它采用了金属电极-电阻存储薄膜一金属电极(MIM)的三明治结构。

图3是一种Al/CuxO/Cu结构电阻存储器的I-V特性曲线图，从图中可以看出当电压从0V向负电压扫描时，存储器从低阻态向高阻态转变实现RESET操作，RESET操作电流达到约0.01A。由于其低阻态电阻值很低(约几十欧姆)，在此时存储状态读的电流也将达到mA数量级。因此，根据功耗公式P＝I²Rt，复位操作电流大意味着大的功耗，这将将成为电阻存储技术发展的瓶颈之一。有文献研究的结果表明^[3]，复位操作过程与电流流过产生的焦耳热有关，是一种热擦除的机制，当产生的焦耳热高时，会对复位操作过程有利。找到一种降低电阻存储器复位操作电流的方法具有很大实际应用意义。

图4a是Sumsang Electronics公司专利申请的另外一种RRAM结构^[4]，它与传统的MIM三明治结构的不同之处在于：在两个电极之间增加了一层电流控制层。如图4a所示，21是金属下电极，23是电阻存储薄膜，25是金属上电极，26是电流控制层。其中电流控制层26是一种氧化物，它可以为：过渡金属元素掺杂的ZnOx和RuOx、过渡金属元素的氧化物、掺杂Al和In的ZnOx和RuOx、金属掺杂的SiO2和ZrO2。图4b是图4a所示结构的电阻示意图，R_TE、R_R、R_NiO、R_BE分别示25、26、20和21的电阻，电流控制层26的电阻范围在大约10Ω到10kΩ。通过电流控制层26的电阻R_R，可以使RRAM单元的低阻态电阻升高，从而可以减小低电阻态的电流值，根据功耗公式P＝I²Rt，电流I明显减小，电阻R部分增加，整体存储单元的读或写的功耗P将可以得到降低。

但是在实际电阻存储器的制造过程中，图4a所示结构电阻存储器的电流控制层的实现是通过CVD或者溅射等方法形成，过渡金属元素的氧化物和多元掺杂的金属氧化物形成过程相对复杂，特别是金属掺杂的氧化物，在常规集成电路制造方法中其薄膜成份比例控制较难，同时均匀性难以保证，这将影响电阻存储器的制造成本和均匀可靠性。同时过渡金属元素相对于CMOS集成电路的前端和后段工艺是一种新的元素，对设备有一定的污染性，因此在制造过程种必须谨慎考虑。

发明内容

本发明的目的在于提供一种工艺简单、均匀可靠性好的低功耗电阻存储器的实现方法。

本发明提供的低功耗电阻存储器的实现方法，具体通过降低电阻存储器的复位操作或读操作的电流方法实现电阻存储器的功耗降低。实现方法在于通过在金属氧化物电阻存储薄膜和导电电极之间或者在两层金属氧化物电阻存储薄膜之间插入一层二元金属氧化物或者二元金属氮化物介质薄膜，其介质薄膜的电阻率在10欧·cm以上。所插入的介质薄膜作为串联电阻层来减小存储器的复位操作电流和读电流；或者通过通过所插入介质薄膜产生的热量对电阻存储薄膜加热，使电阻存储层更加容易实现复位操作，从而降低复位操作电流。

所述的二元金属氧化物介质薄膜，可以是氧化铝(Al₂O₃)、氧化钽(Ta₂O₅)、氧化铜(CuO)、氧化铪(HfO₂)或氧化钨(WO₃)等材料。

所述的二元金属氮化物介质薄膜，可以是氮化铜(Cu₃N)等材料。

所述的金属氧化物电阻存储薄膜可以是Cu_xO(1＜x≤2)，或者WO_x(1≤x≤3)，或者NiO_x(0.66＜x≤1)，或者TiO₂。

所述的介质薄膜的制造具有易于与集成电路制造工艺兼容的特点，成本低，厚度和成份易于控制；其中氧化铜(CuO)介质薄膜形成于CuxO存储介质层之上时，还可以通过控制氧化工艺来氧化铜，自对准形成氧化铜。

附图说明

图1电阻存储器的I-V特性曲线。

图2目前报道的MIM电阻存储器结构图。

图3 CuxO电阻存储器的I-V特性曲线。

图4a Samsung报道的电阻存储器横截面图。

图4b为图4a所示结构的电阻示意图。

图5为低功耗电阻存储器实施例横截面图。

图6到图10为形成图5结构所示实施例的方法示意图。

图中标号：100是初始态为低阻电压扫描曲线，101分别为初始态为高阻的电压扫描曲线，10为电阻存储单元，11为电阻存储单元，110为电阻存储单元，21表示下电极，23表示电阻存储层，26表示电流控制层，25表示上电极，200表示衬底，201下电极，203表示电阻存储层，204表示绝缘介质层，205表示上电极，206表示插入介质层，601表示沟槽。

具体实施方式

在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但不应该被认为仅限于在此阐述的实施例。在图中，为了清楚放大了层和区域的厚度，但作为示意图不应该被认为严格反映了几何尺寸的比例关系。

在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅限于图中所示的区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如干法刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例图示中，均以矩形表示，图中的表示是示意性的，但这不应该被认为限制本发明的范围。

图5为根据本发明电阻存储器实施例的剖面图的一部分。

参考图5，110为电阻存储单元，电阻存储单元110可以在集成电路衬底200上形成，衬底200可以使用二氧化硅，掺杂的二氧化硅，氮化硅或其它材料形成。电阻存储单元110包括下电极201、存储介质层203、插入介质层206和上电极205。下电极201可以是使用标准大马士革工艺形成的铜下电极；或是用化学气相沉积的方法形成的W下电极；或是其它金属或半金属，其包含但不限于钛、铂、氮化钛(TiN)或氮化铝钛(TiAlN)，电极也可是金属和半金属的复合层，可以用物理溅射、化学反应溅射、物理汽相沉积、化学汽相沉积或电化学沉积(ECP)等方法形成。存储介质层203形成在下电极201之上，能在外部电信号的作用下在高阻态和低阻态之间来会转变，它起存储特性的作用，它可以是CuxO(1＜x≤2)电阻存储薄膜，或者WOx(1≤x≤3)电阻存储薄膜，或者NiO(0.66＜x≤1)电阻存储薄膜，或者TiO₂电阻存储薄膜，可以用热氧化或化学反应溅射或物理汽相沉积或化学汽相沉积或原子层淀积(ALD)等的方法制作存储层薄膜。上电极205可以是金属或者导电金属化合物，它可以用物理溅射、化学反应溅射、物理汽相沉积、化学汽相沉积或电化学沉积(ECP)等方法形成。插入介质层206位于上电极205和存储介质层203之间，它也可以位于下电极201和存储介质层203之间，其位置不受本实施例图限制；插入介质层206可以是氧化铝(Al₂O₃)、氧化钽(Ta₂O₅)、氧化铜(CuO)、氧化铪(HfO₂)、氧化钨(WO3)等是二元金属氧化物介质材料，也可以是是氮化铜(Cu₃N)等二元金属氮化物介质薄膜材料，插入介质层206电阻率大于电阻存储层203低阻状态的电阻率，其电阻率在10Ω·cm以上。当存储介质层203是低阻态时，插入介质层电阻206高于存储介质层203，电流流过高电阻的插入介质层206，产生的热量对电阻存储层203加热，从而有利于复位操作时从低阻到高阻的转变，换而言之，用较小的电流就能产生复位操作所需的热量；同时，插入介质层206可以作为串联电阻层，增加存器器的低阻态电阻，从而减小存储器的读操作电流；因此插入介质层206能从整体上降低电阻存储单元的复位操作电流和读操作电流，起降低存储器功耗的作用。由于所插入介质层206是氧化铝(Al₂O₃)、氧化钽(Ta₂O₅)、氧化铜(CuO)、氧化铪(HfO₂)、氧化钨(WO3)等是二元金属氧化物介质材料，这些材料可以通过ALD等薄膜生长办法形成，薄膜的厚度成分容易控制，成熟的集成电路工艺条件下能够完成；也可以通过氧化金属的办法形成二元金属氧化物介质，例如热氧化和等离子氧化铜或者钨的方法分别形成氧化铜和氧化钨，这种方法也与集成电路制造工艺兼容；从而整体上能在降低功耗电阻存储的实现方法上能实现低低成本。

接下来，将以基于CuxO的电阻随机存储器结合图5示实施例基本结构更完全地描述形成低功耗电阻存储器单元的实现方法方法，图6到图10图示了形成本实施例的电阻随机存取器件单元的方法的剖面图。

参考图6，衬底200可以为单晶硅，也可以是铜互连中铜线层，利用化学汽相淀积(CVD)工艺在衬底200上形成SiO₂介质层204。

本发明的进一步实施，参考图7，利用光刻工艺形成窗口，再利用如刻蚀工艺在窗口处干法刻蚀去除204的一部分形成沟槽601，然后湿法去除光刻胶。

本发明的进一步实施，参考图8，采用铜互连中大马士革的方法，先形成Ta/TaN阻挡层，形成籽晶层，电镀铜，退火，然后再CMP去除多余铜，下电极201形成。

本发明的进一步实施，参考图9，用等离子体氧化或热氧化的办法在下电极201上形成CuxO电阻存储薄膜203。

本发明的进一步实施，参考图10a，在CuxO电阻存储薄膜203及SiO₂介质层204上原子层淀积2nmAl₂O₃介质层206。

在另一实施例中，参考图10b，在氧气气氛中350度退火5分钟，Cu_xO电阻存储薄膜203上表面层自对准成10nm左右的CuO介质层206。

本发明的进一步实施，参考图3a，在Al₂O₃介质层206上溅射Al形成上电极205。

在另一实施例中，参考图3b，在CuO介质层206和SiO₂介质层204上溅射Al形成上电极205。

至此，本发明电阻存储器单元形成，该电阻存储器具有较小读操作和复位操作电流，功耗低，同时实现过程相对简单，工艺兼容性强。

参考文献

[1]I.G.Baek，M.S.Lee，S.Seo，M.J.Lee，D.H.Seo，.S.Suh，J.C.Park，S.O.Park，H.S.Kim，I.K.Yoo，U-InChung，and J.T.Moon，“Highly scalable non-volatile resistive memory using simple binary oxide drivenby asymmetric unipolar voltage pulses”，IEDMTech.Dig.p.587(2004).

[2]A.Chen，S.Haddad，Y.-C.Wu，“on-Volatile Resistive Switching for Advanced Memory Applications”IEDM Tech Dig.，p.746，2005

[3]Tzu-Ning Fang，Swaroop Kaza，Sameer Haddad，etal.“Erase Mechanism for Copper Oxide ResistiveSwitching”.IEDM Tech Dig.，2006

[4]Myoung Lee，Yongin-si Yoon-dong Park，Hyun-sang Hwang，Dong-soo Lee，“Resistance Random access memoryDevice and a Method of Manufacturing the Same”.United States Patent Application，Application serialnumber：11/654003.

Claims (2)

1.一种低功耗电阻存储器的实现方法，其特征在于：在金属氧化物电阻存储薄膜和导电电极之间或者在两层金属氧化物电阻存储薄膜之间插入一层二元金属氧化物或者二元金属氮化物介质薄膜；所述介质薄膜是氧化铝、氧化钽、氧化铜、氮化铜、氧化铪、氧化钨或氮氧化铜；其电阻率在10欧·cm以上；所述金属氧化物电阻存储薄膜是Cu_xO，1＜x≤2，或者WO_x，1≤x≤3，或者NiO_x，0.66＜x≤1，或者TiO₂。

2.根据权利要求1中所述的方法，其特征在于所述氧化铜介质薄膜形成于Cu_xO存储介质层之上时，通过控制工艺自对准形成氧化铜。

Images