[go: up one dir, main page]

KR100511038B1 - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100511038B1
KR100511038B1 KR10-2003-0075139A KR20030075139A KR100511038B1 KR 100511038 B1 KR100511038 B1 KR 100511038B1 KR 20030075139 A KR20030075139 A KR 20030075139A KR 100511038 B1 KR100511038 B1 KR 100511038B1
Authority
KR
South Korea
Prior art keywords
source
region
drain
sidewall
gate
Prior art date
Application number
KR10-2003-0075139A
Other languages
English (en)
Other versions
KR20040038710A (ko
Inventor
사이또도모히로
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20040038710A publication Critical patent/KR20040038710A/ko
Application granted granted Critical
Publication of KR100511038B1 publication Critical patent/KR100511038B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/027—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs
    • H10D30/0273—Manufacture or treatment of FETs having insulated gates [IGFET] of lateral single-gate IGFETs forming final gates or dummy gates after forming source and drain electrodes, e.g. contact first technology
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/017—Manufacture or treatment using dummy gates in processes wherein at least parts of the final gates are self-aligned to the dummy gates, i.e. replacement gate processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/665—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of elemental metal contacting the insulator, e.g. tungsten or molybdenum
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/667—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers
    • H10D64/668—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN workfunction layers the layer being a silicide, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

메탈 게이트 전극과 저저항의 소스·드레인 전극을 구비한 반도체 장치를 제공한다. 반도체 기판(1) 위에 소자 영역과 소자 분리 영역을 형성한다. 소자 영역을 횡단하여, 단부가 상기 소자 분리 영역에 형성된 더미 게이트를 형성한다. 소자 분리 영역에 더미 게이트보다 낮은 제1 영역을 형성하고, 더미 게이트를 제외한 소자 영역에 제1 영역의 상면보다 낮은 소스·드레인 영역을 형성한다. 소스·드레인 영역의 주변부에 측벽을 형성하고 소스·드레인 불순물 확산층을 형성한다. 소스·드레인 영역과 제1 영역의 상방에 더미 게이트와 동일한 높이의 반도체막을 형성한다. 반도체막의 상면을 산화하여 실리콘 산화막을 형성하고, 이 실리콘 산화막을 마스크로 하여 소자 영역에 형성된 더미 게이트를 제거한다. 반도체막을 에칭 스토퍼로 하여 소자 분리 영역에 형성된 더미 게이트를 후퇴시켜 실리콘 산화막을 제거한다. 더미 게이트 대신에 게이트 절연막과 게이트 전극을 형성한다. 반도체막을 제거하여 소스·드레인 불순물 확산층을 노출시키고, 소스·드레인 불순물 확산층 위에 소스·드레인 전극을 형성한다.

Description

반도체 장치 및 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 다마신 게이트 프로세스에 의한 메탈 게이트 전극을 구비한 반도체 장치에 관한 것으로, 특히 저저항의 소스·드레인 전극에 관한 것이다.
메탈 게이트 전극을 구비한 트랜지스터는 다마신 게이트 프로세스를 사용하여 제작할 수 있다(예를 들면, 특허 문헌1 참조). 또한, 소스·드레인 불순물 확산층 위에 니켈 실리사이드를 형성하여 소스·드레인 불순물 확산층에 접속되는 소스·드레인 전극의 저항을 저감시킨 트랜지스터도 있다(예를 들면, 특허 문헌2 참조).
다마신 게이트 프로세스에서는 소스·드레인 불순물 확산층을 형성 후에 게이트 절연막 형성이나, 채널 부분으로의 이온 주입 후의 활성화의 어닐링을 행한다. 이들의 게이트 절연막 형성이나 어닐링은 600℃ 이상의 열 공정이다. 그러나, 니켈 실리사이드는, 500℃ 이상의 열 공정에 의해 응집을 일으켜, 소스·드레인 전극의 저항이 고저항으로 되는 문제점이 있었다.
[특허 문헌1]
일본 특개평4-123439호 공보(청구항 1, 도 1)
[특허 문헌2]
일본 특개2002-198368호 공보(청구항 1, 도 1)
본 발명은 상기 사정을 감안하여 이루어진 것으로, 그 목적은 메탈 게이트 전극과 저저항의 소스·드레인 전극을 구비한 반도체 장치를 제공하는 것에 있다.
또한, 본 발명의 목적은 메탈 게이트 전극과 저저항의 소스·드레인 전극을 구비한 반도체 장치의 제조 방법을 제공하는 것에 있다.
상기 문제점을 해결하기 위한 본 발명의 제1 특징은, 제1 상면을 갖는 소자 영역과 제1 상면보다 낮은 제2 상면을 갖고 소자 영역을 둘러싼 분리 영역을 갖는 반도체 기판(1)과, 제2 상면 위에 형성되며 소자 영역에 접하여 제1 상면보다 높은 제3 상면을 갖는 제1 절연체와, 제2 상면 위에 형성되며 소자 영역과 제1 절연체에 접하여 제3 상면보다 높은 제4 상면을 갖는 제2 절연체를 갖는 소자 분리 절연체와, 제1 상면 위에 형성되며 제2 절연체(51)의 측면에 접하는 제1 측벽과 제1 상면 위에 형성되며 양 단부가 제1 측벽의 양 단부에 각각 접속되는 제2 측벽을 갖는 소스 측벽 절연체와, 제1 상면 위에 형성되며 제2 절연체의 측면에 접하는 제3 측벽과 제1 상면 위에 제2 측벽에 평행하게 형성되어 양 단부가 제3 측벽의 양 단부에 각각 접속되는 제4 측벽을 갖는 드레인 측벽 절연체와, 제1 상면 위와 제3 상면 위에 형성되며 제2 절연체, 제2 측벽과 제4 측벽의 측면에 접하는 게이트 절연막과, 게이트 절연막 위에 형성되며 측면이 게이트 절연막에 접하는 게이트 도전체와, 제1 상면 상방에 형성되어 제1 상면과 전기적으로 접속되고 측면이 제1 측벽과 제2 측벽에 접하는 소스 도전체와, 제1 상면 상방에 형성되어 제1 상면과 전기적으로 접속되어 측면이 제3 측벽과 제4 측벽에 접하는 드레인 도전체를 구비하는 반도체 장치에 있다.
본 발명의 제2 특징은, 반도체 기판 위에 섬 형상의 소자 영역을 형성하는 단계와, 소자 영역의 외주부에 소자 분리 영역을 형성하는 단계와, 소자 영역을 횡단하여 단부가 소자 분리 영역에 형성된 더미 게이트를 형성하는 단계와, 더미 게이트를 제외한 소자 분리 영역을 더미 게이트보다 낮게 하는 단계와, 더미 게이트를 제외한 소자 영역을 노출시켜 소자 분리 영역보다 낮은 소스·드레인 영역을 형성하는 단계와, 소스·드레인 영역의 주변에 더미 게이트와 소자 분리 영역에 접하도록 측벽을 형성하는 단계와, 소스·드레인 영역의 반도체 기판에 소스·드레인 불순물 확산층을 형성하는 단계와, 소스·드레인 영역 및 게이트 배선을 제외한 소자 분리 영역에 더미 게이트와 동일한 높이의 반도체막을 형성하는 단계와, 반도체막의 상면을 산화하여 실리콘 산화막을 형성하는 단계와, 실리콘 산화막을 마스크로 하여 더미 게이트를 제거하는 단계와, 반도체막 상면의 산화막과 더미 게이트 아래에 있는 버퍼막을 게이트 배선 부분의 소자 분리 영역의 일부분을 제거함으로써 소자 분리 영역, 소자 영역에 게이트 홈을 형성하는 단계와, 게이트 홈에 게이트 절연막과 게이트 전극을 형성하는 단계와, 반도체막을 제거하여 소스·드레인 불순물 확산층을 노출시키는 단계와, 소스·드레인 불순물 확산층 위에 소스·드레인 전극을 형성하는 단계를 포함하는 반도체 장치의 제조 방법에 있다.
이어서, 도면을 참조하면서, 본 발명의 실시예에 대하여 설명한다. 이하의 도면의 기재에서, 동일하거나 또는 유사한 부분에는 동일하거나 또는 유사한 부호를 붙인다. 또한, 도면은 모식적인 것으로, 두께와 평면 치수와의 관계, 각 층의 두께의 비율 등은 현실의 것과는 다른 것임을 유의해야한다.
(제1 실시예)
본 발명의 제1 실시예에 따른 반도체 장치는, 도 1과 도 2에 도시한 바와 같이, 반도체 기판(1), 소자 분리 절연체(51 내지 53)와, 소스 측벽 절연체(7, 8, 27, 28)와, 드레인 측벽 절연체(9, 10, 29, 30)와, 게이트 절연막(19)과, 게이트 도전체(20)와, 소스 도전체(21)와, 드레인 도전체(22)를 갖는다.
반도체 기판(1)은 소자 영역과 분리 영역을 갖는다. 소자 영역의 상면은, 분리 영역의 상면보다 높다. 분리 영역은 소자 영역을 둘러싸고 있다. 반도체 기판(1)의 소자 영역은 소스 불순물 확산층(13), 드레인 불순물 확산층(16), 경 도핑된 드레인(LDD) 영역(11, 14)과 헤일로(Halo) 영역(12, 15)을 갖고 있다. 반도체 기판(1)의 도전형이 p형이면, 헤일로 영역(12, 15)의 도전형은 p형이고, 소스 불순물 확산층(13), 드레인 불순물 확산층(16)과 LDD 영역(11, 14)의 도전형은 n형이다. 반대로, 반도체 기판(1)의 도전형이 n형이면, 헤일로 영역(12, 15)의 도전형은 n형이고, 소스 불순물 확산층(13), 드레인 불순물 확산층(16)과 LDD 영역(11, 14)의 도전형은 p형이다.
소자 분리 절연체(51 내지 53)는, 제1 절연체(52, 53)와 제2 절연체(51)를 갖는다. 제1 절연체(52, 53)는, 반도체 기판(1)의 분리 영역의 상면 위에 형성된다. 제1 절연체(52, 53)는, 반도체 기판(1)의 소자 영역에 접한다. 제1 절연체(52, 53)의 상면은, 반도체 기판(1)의 소자 영역의 상면보다 높다. 제2 절연체(51)는, 반도체 기판(1)의 분리 영역의 상면 위에 형성된다. 제2 절연체(51)는, 반도체 기판(1)의 소자 영역과 제1 절연체(52, 53)에 접한다. 제2 절연체(51)의 상면은, 제1 절연체(52, 53)의 상면보다 높다.
소스 측벽 절연체(7, 8, 27, 28)는 제1 측벽(7, 27)과 제2 측벽(8, 28)을 갖는다. 제1 측벽(7, 27)은 반도체 기판(1)의 소자 영역의 상면 위에 형성된다. 제1 측벽(7, 27)은 제2 절연체(51)의 측면에 접한다. 제2 측벽(8, 28)은 반도체 기판(1)의 소자 영역의 상면 위에 형성된다. 제2 측벽(8, 28)의 양 단부는, 제1 측벽(7, 27)의 양 단부에 각각 접속된다. 제2 측벽(8, 28)은 양 단부가 제2 절연체(51)에 접한다. 제1 측벽(7, 27)은 하층(27)이 실리콘 산화막이고, 상층(7)이 실리콘 질화막의 2층 구조이다. 제2 측벽(8, 28)은 하층(28)이 실리콘 산화막이고, 상층(8)이 실리콘 질화막의 2층 구조이다. 또, 제2 측벽(8, 28) 아래의 반도체 기판(1)의 소자 영역 내에는 LDD 영역(11)이 형성되어 있다. LDD 영역(11) 아래의 반도체 기판(1)의 소자 영역 내에는, 헤일로 영역(12)이 형성되어 있다. 제1 측벽(7, 27) 아래의 반도체 기판(1)의 소자 영역 내에도 LDD 영역과 헤일로 영역(12)이 형성되지만, 트랜지스터의 전기 특성에 영향을 주지 않으므로 도시하지 않는다.
드레인 측벽 절연체(9, 10, 29, 30)는, 제3 측벽(10, 30)과 제4 측벽(9, 29)을 갖는다. 제3 측벽(10, 30)은 반도체 기판(1)의 소자 영역의 상면 위에 형성된다. 제3 측벽(10, 30)은 제2 절연체(51)의 측면에 접한다. 제4 측벽(9, 29)의 양 단부는 제3 측벽(10, 30)의 양 단부에 각각 접속된다. 제4 측벽(9, 29)은 양 단부가 제2 절연체(51)에 접한다. 제3 측벽(10, 30)은 하층(30)이 실리콘 산화막이고, 상층(10)이 실리콘 질화막의 2층 구조이다. 제4 측벽(9, 29)은 하층(29)이 실리콘 산화막이고, 상층(9)이 실리콘 질화막의 2층 구조이다. 제1 측벽(7, 27)과 제3 측벽(10, 30)의 최상부의 높이는 제2 절연체(51)의 상면의 높이와 동일하거나, 더 낮다. 제2 측벽(8, 28)과 제4 측벽(9, 29)의 최상부의 높이는 제2 절연체(51)의 상면의 높이와 동일하다. 또, 제4 측벽(9, 29) 아래의 반도체 기판(1)의 소자 영역 내에는 LDD 영역(14)이 형성되어 있다. LDD 영역(14) 아래의 반도체 기판(1)의 소자 영역 내에는 헤일로 영역(15)이 형성되어 있다. 제3 측벽(10, 30) 아래의 반도체 기판(1)의 소자 영역 내에도 LDD 영역과 헤일로 영역이 형성되어 있지만, 트랜지스터의 전기 특성에 영향을 주지 않으므로 도시하지 않는다.
게이트 절연막(19)은 반도체 기판(1)의 소자 영역의 상면 위와 제1 절연체(52, 53)의 상면 위에 형성된다. 게이트 절연막(19)은 제2 절연체(51), 제2 측벽(8, 28)과 제4 측벽(9, 29)의 측면에 접한다. 게이트 절연막(19)은 고유전체를 갖는다.
게이트 도전체(20)는 게이트 절연막(19) 위에 형성된다. 게이트 도전체(20)의 측면은 게이트 절연막(19)에 접한다. 게이트 절연막(19)과 게이트 도전체(20)의 최상부의 높이는 제2 절연체(51)의 상면의 높이와 동일하다. 게이트 도전체(20)는 메탈이다.
소스 도전체(21)는 반도체 기판(1)의 소자 영역의 소스 영역(13)의 상면 상방에 형성된다. 소스 도전체(21)는 반도체 기판(1)의 소자 영역과 전기적으로 접속된다. 소스 도전체(21)의 측면은 제1 측벽(7, 27)과 제2 측벽(8, 28)에 접한다. 또, 소스 불순물 확산층(13)은 제2 절연체(51)에 접하지 않는다. 혹은, 제2 절연체(51)에 접하는 경우에도, 제2 절연체(51) 근방의 소스 불순물 확산층(13)의 활성 불순물 농도는 소스 불순물 확산층(13)의 활성 불순물 농도의 평균값보다 낮다.
드레인 도전체(22)는 반도체 기판(1)의 소자 영역의 드레인 불순물 확산층(16)의 상면 상방에 형성된다. 드레인 도전체(22)는 반도체 기판(1)의 소자 영역과 전기적으로 접속된다. 드레인 도전체(22)의 측면은 제3 측벽(10, 30)과 제4 측벽(9, 29)에 접한다. 또, 드레인 불순물 확산층(16)은 제2 절연체(51)에 접하지 않는다. 혹은, 제2 절연체(51)에 접하는 경우에도, 제2 절연체(51) 근방의 드레인 불순물 확산층(16)의 활성 불순물 농도는 드레인 불순물 확산층(16)의 활성 불순물 농도의 평균값보다 낮다.
소스 도전체(21)와 드레인 도전체(22)의 최상부의 높이는 제2 절연체(51)의 상면의 높이와 동일하다. 소스 도전체(21)와 상기 드레인 도전체(22)가 메탈이다. 또한, 소스 도전체(21)와 드레인 도전체(22)는 실리사이드라도 무방하다.
게이트 전극에 다결정 실리콘을 채용한 경우에는, 게이트 전극에 공핍층이 생겨, 게이트 절연막의 실효 막 두께가 증가한다. 이 실효 막 두께의 증가는 게이트 절연막을 박막화하면 무시할 수 없으며, 트랜지스터의 구동력을 저하시킨다. 따라서, 게이트 전극으로서 메탈 전극을 채용한다. 그 결과, 게이트 전극의 공핍층을 억제할 수 있다.
또한, 소스·드레인 전극도 메탈 전극으로 함으로써 소스·드레인 전극의 저항을 저감시킬 수 있다. 이에 의해서도, 트랜지스터의 구동력 등의 성능을 향상시킬 수 있다. 소스·드레인 불순물 확산층(13, 16)이 제2 절연체(51)에 접하고 있는 경우에는, 그 접촉면을 개재하여 소스·드레인 불순물 확산층(13, 16)과 소스·드레인 불순물 확산층(13, 16) 아래의 반도체 기판(1) 사이에 누설 전류가 흐르는 경우가 있다. 제1 실시예의 반도체 장치에서는 소스·드레인 불순물 확산층(13, 16)이 제2 절연체(51)에 접하고 있지 않으므로, 소스·드레인 불순물 확산층(13, 16)과 소스·드레인 불순물 확산층(13, 16) 아래의 반도체 기판(1) 사이에서 누설 전류는 흐르기 어렵다.
본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명한다. 우선, 반도체 기판(1)으로서, p형 실리콘(Si) 기판을 준비한다. 도 3에 도시한 바와 같이, 실리콘 기판(1) 위에 버퍼 산화막(2)으로 되는 실리콘 산화(SiO2)막을 열 산화법에 의해 성막한다. 버퍼 산화막(2) 위에 더미 다결정 실리콘(Si : 3)과 실리콘 질화(Si3N4)막을 화학 기상 성장(CVD)법에 의해 성막한다.
이어서, 레지스트를 소자 영역의 패턴으로 패터닝한다. 도 4와 도 5에 도시한 바와 같이, 반응성·이온·에칭(RIE)에 의해, 실리콘 질화막(4), 다결정 실리콘(3) 모두와, 실리콘 기판(1)을 소정의 깊이까지 이방성 에칭한다. 레지스트를 제거한다. 이에 의해, 반도체 기판(1) 위에 섬 형상의 소자 영역이 형성된다.
웨이퍼 전면에 절연막, 예를 들면 실리콘 산화막(5)을 CVD법에 의해 퇴적시킨다. 도 6에 도시한 바와 같이, 화학적 기계적 연마(CMP : Chemical Mechanical Polishing)에 의해 실리콘 질화막(4)의 상면이 노출될 때까지 연마하여, 웨이퍼 표면을 평탄화한다. 이에 의해, 소자 영역의 외주부에, 실리콘 산화막(5)이 매립된 소자 분리 영역이 형성된다.
이어서, 도 7과 도 8에 도시한 바와 같이, 게이트 전극의 영역을 규정하는 레지스트(6)를 패터닝한다. 레지스트(6)는 소자 영역을 횡단하고, 단부가 소자 분리 영역에 형성된다. 도 9에 도시한 바와 같이, 레지스트(6)를 마스크로 하고, 다결정 실리콘(3)을 스토퍼로 하여, 실리콘 질화막(4)을 이방성 에칭한다. 이 이방성 에칭에 의해, 소자 분리 영역의 실리콘 산화막(51)을 실리콘 질화막(4)의 막 두께보다는 얕은 깊이만큼 이방성 에칭한다. 또, 이들의 이방성 에칭은, 동시에 행하는 것이 바람직하지만, 따로 행해도 된다. 이어서, 도 10에 도시한 바와 같이, 레지스트(6)와 실리콘 산화막(51)을 마스크로 하고, 버퍼 산화막(2)을 스토퍼로 하여, 다결정 실리콘(3)을 이방성 에칭한다. 레지스트(6)를 제거한다. 이에 의해, 소자 영역을 횡단하고, 단부가 소자 분리 영역에 접한 더미 게이트(3, 4)가 형성된다. 더미 게이트는 상층(4)이 실리콘 질화층이고, 상층(4)의 아래의 층(3)이 다결정 실리콘층(3)의 2층 구조를 갖는다. 그리고, 소자 분리 영역에 더미 게이트(3, 4)보다 낮은 실리콘 산화막(51)의 상면을 갖는 제1 영역이 형성되고, 더미 게이트(3, 4)를 제외한 소자 영역에 제1 영역보다 낮은 버퍼 산화막(2)의 상면을 갖는 소스·드레인 영역이 형성된다.
버퍼 산화막(2)을 에칭하지 않고, 더미 게이트의 실리콘 질화막(4)을 마스크로 하여, 즉 게이트 전극의 패턴에 자기 정합적으로 LDD 영역(11, 14)과 헤일로 영역(13, 16)에 각각 익스텐션 및 헤일로의 이온 주입을 행한다. 그 후에 손상 회복의 어닐링을 행한다. 실리콘 질화막을 전면에 퇴적시키고, 실리콘 산화막(2, 51, 52)을 스토퍼로 하여 실리콘 질화막을 이방성 에칭에 의해 에치백한다. 이에 의해, 소스·드레인 영역의 주변부에 측벽(7 내지 10)이 형성된다. 도 11과 도 12에 도시한 바와 같이, 소스·드레인 불순물 확산층(13, 16)에 이온 주입을 행하고, 주입한 불순물의 활성화와 손상 회복을 위해 어닐링을 행한다. 소스·드레인 영역의 하방의 반도체 기판(1)에 소스·드레인 불순물 확산층(13, 16)이 형성된다. 또, 이후의 더미 게이트를 제거한 후의 게이트 홈의 개구에 반도체 기판(1)의 채널 부분으로의 이온 주입을 행하는 경우에는, 그 채널 부분으로의 이온 주입 후에 통합하여 활성화의 어닐링을 행할 수 있다. 어닐링의 횟수를 줄일 수 있으므로, 불순물의 열 확산에 의한 소스·드레인 불순물 확산층(13, 16)의 확대를 최소한으로 억제할 수 있어, 작은 소스·드레인 불순물 확산층(13, 16)을 요구하는 미세한 트랜지스터의 형성에 유리하다.
웨이퍼 전면에 더미 소스·드레인 전극으로 되는 다결정 실리콘막(17)을 CVD법에 의해 퇴적시킨다. 또, 다결정 실리콘막(17)은 열 산화막이 형성 가능한 반도체막이면 되고, 예를 들면 실리콘 게르마늄(SiGe)이어도 된다. CMP에 의해 더미 게이트의 실리콘 질화막(4)의 상면까지 연마하여 웨이퍼를 평탄화한다. 도 13과 도 14에 도시한 바와 같이, 게이트 패턴 이외의 영역에 다결정 실리콘(17)이 매립되어 노출된다. 게이트 패턴 이외의 영역에 상기 더미 게이트와 동일한 높이의 반도체막(17)이 형성된다.
이어서, 도 15에 도시한 바와 같이, 다결정 실리콘막(17)의 상면을 열 산화하고, 실리콘 산화막(18)을 형성한다. 이에 의해, 트랜지스터의 채널에 상당하는 영역 중에서, 더미 게이트의 실리콘 질화막(4)과 실리콘 질화막의 측벽(8, 9)을 제외한 영역이 실리콘 산화막(18, 52, 53)으로 피복된다.
도 16과 도 17에 도시한 바와 같이, 실리콘 산화막(18, 52, 53)을 마스크로 하여 노출되어 있는 실리콘 질화막(4)을 에칭한다. 또한, 측벽(8, 9)의 상부를 에칭한다.
도 18에 도시한 바와 같이, 실리콘 산화막(18, 52, 53)을 마스크로 하여, 버퍼 산화막(2)을 스토퍼로 하여, 더미 게이트의 다결정 실리콘(3)을 에칭한다.
도 19와 도 20에 도시한 바와 같이, 다결정 실리콘막(17)과 반도체 기판(1)을 에칭 스토퍼로 하여, 이방성 에칭에 의해, 소자 분리 영역에 형성된 더미 게이트 패턴의 실리콘 산화막(52, 53)을 파내어 후퇴시키고, 실리콘 산화막(18)과 버퍼 산화막(2)을 제거한다. 이에 의해, 소자 영역에 형성된 더미 게이트가 제거되고, 게이트 전극이 매립되는 게이트 홈이 형성된다. 또, 이 때, 게이트 홈 이외의 영역은 더미 소스·드레인 전극으로서 퇴적시킨 다결정 실리콘막(17)으로 피복되어 있다. 노출된 실리콘 기판(1)에, 필요에 따라 채널 이온 주입을 행하여, 주입한 불순물이 활성화되는 어닐링을 행한다.
게이트 절연막(19)을 퇴적시킨다. 게이트 전극 재료로 되는 메탈을 퇴적시킨다. CMP에 의해 측벽(8, 9)의 상면까지 연마하여, 웨이퍼를 평탄화한다. 이것으로, 도 21과 도 22에 도시한 바와 같이, 게이트 홈에 게이트 절연막(19)과 게이트 전극(20)이 매립되어, 게이트 배선이 완성된다. 게이트 전극(20)에는 질화 티탄(TiN), 질화 텅스텐(WN), 질화 탄탈(TaN), 텅스텐(W), 탄탈(Ta), 몰리브덴(Mo), 백금(Pt), 금(Au) 등이 있다. 단, 반드시 상기 재료에만 한정되는 것은 아니다. 게이트 전극(20)에 실리사이드를 사용할 수 있다. 실리사이드로서는, 코발트 실리사이드(CoSi), 니켈 실리사이드(NiSi), 니오븀 실리사이드(NbSi), 탄탈 실리사이드(TaSi) 등으로 이용할 수 있다. 게이트 전극(20)은 단층에 한하지 않고, 복층 또는 복수의 메탈을 혼합 및 반응시켜 형성해도 된다. 또한, 복수 종류의 전극이 한 장의 웨이퍼 위에 형성되며 있어도 된다. 게이트 절연막(19)은 고유전체를 갖는 것이 바람직하다. 게이트 절연막(19)에는 산화 탄탈(Ta2O5)막, 하프늄(Hf)이나 지르코늄(Zr)을 포함한 고유전체막, 메탈 산화물막, 실리케이트막이나 산화 알루미늄(Al2O3)막, 혹은 이들의 막의 혼합막이어도 된다.
버퍼 산화막(28, 29)을 스토퍼로 하여, 평탄화 후에도 노출되어 있는 더미 소스·드레인 전극의 다결정 실리콘막(17)을 CDE로 제거한다. 또한, 측벽(7 내지 10)을 마스크로 하고, 실리콘 기판(1)을 스토퍼로 하여, 버퍼 산화막(28, 29)을 에칭한다. 이에 의해, 도 23에 도시한 바와 같이, 실리콘 기판(1)의 소스 불순물 확산층(13)의 상면과 드레인 불순물 확산층(16)의 상면이 노출된다.
소스 불순물 확산층(13)의 상면과 드레인 불순물 확산층(16)의 상면을 포함하여 웨이퍼 전면에 메탈을 퇴적시킨다. 측벽(7 내지 10)과 실리콘 절연막(51)의 상면에 퇴적한 메탈을 CMP로 연마하여 제거하고, 웨이퍼를 평탄화한다. 이에 의해, 도 1과 도 2에 도시한 바와 같이, 소스·드레인 불순물 확산층(13, 16) 위에 메탈의 소스·드레인 전극(21과 22)이 형성된다. 소스·드레인 전극(21과 22)에는 게이트 전극과 동일한 재료를 이용할 수 있다. 실리콘 기판(1)과 소스·드레인 전극(21, 22) 사이의 접촉 저항을 저감시키기 위해, 소스·드레인 전극(21, 22)의 하층에 실리사이드를 형성해도 된다. 또, 실리사이드는 퇴적시켜도 되고, 메탈과 실리콘 기판(1)을 반응시켜 실리콘 기판(1)에 침식되도록 형성해도 된다. 반응시키는 메탈로서는, 코발트(Co), 니켈(Ni), 니오븀(Nb), 탄탈(Ta) 등으로 이용할 수 있다. 실리사이드 형성의 열 공정은 1회에 한하지 않고, 복수회 행해도 된다. 예를 들면, 코발트 실리사이드(CoSi)인 경우에는, 우선 코발트를 퇴적하여, 475℃ 정도의 저온의 열 처리를 행한다. 에칭제에 황산과 과산화수소수의 혼합 용액을 이용한 웨트 에칭으로 미반응의 코발트를 제거한다. 그리고, 재차 800℃ 정도의 고온의 열 처리를 행한다. 이와 같이, 코발트인 경우, 실리사이드 반응을 2회에 나눠 행한다.
이 후의 반도체 장치의 제조 방법은, 통상의 반도체 장치의 제조 방법과 동일하다. 즉, 층간 절연막으로서 예를 들면 실리콘 산화막을 웨이퍼 전면에 퇴적하고, 게이트 전극(20)과 소스·드레인 전극(21, 22) 위에 층간 절연막을 관통하는 컨택트홀을 형성한다. 게이트 전극(20)이나 소스·드레인 전극(21, 22)에 접속되는 컨택트 전극을 컨택트홀 내에 형성한다. 마지막으로 컨택트 전극에 접속되는 배선을 층간 절연막 위에 형성한다.
또, 웰 형성을 위한 이온 주입과 어닐링은 더미 게이트의 적층막(3, 4)을 형성하기 전이나, 실리콘 기판(1)을 에칭하기 전에 행한다. 이 때, 웰 영역과 소자 영역과의 위치 정렬을 위해, 더미 게이트의 적층막(3, 4)을 형성하기 전에 미리 실리콘 기판(1)을 에칭하여 정합 마크를 형성한다. 이에 의해, 정합 정밀도를 향상시킬 수 있다. 또한, 트랜지스터의 임계값 조정을 위해 행해지는 채널의 이온 주입도, 웰 형성을 위한 이온 주입에 전후하여 행해도 된다.
제1 실시예에 따르면, 게이트 전극(20)에서는 게이트 저항을 저감하고, 게이트 공핍화를 방지하여 트랜지스터 자체의 구동력을 향상시킬 수 있다. 소스·드레인 전극(21, 22)에서는 소스-드레인 사이의 온 저항을 저감시킬 수 있다. 이에 의해, 집적 회로 등의 반도체 장치에서는 회로 저항이 억제되고, 인버터 회로에서 동작 속도가 향상하는 등의 성능이 향상한다.
(제2 실시예)
본 발명의 제2 실시예에 따른 반도체 장치는, 도 24와 도 25에 도시한 바와 같이, 도 1과 도 2의 제1 실시예에 따른 반도체 장치와 비교하여, 측벽(7 내지 10)과 그 주변의 구조와 실리사이드층(25, 26)을 갖는 것이 다르다.
측벽(7 내지 10)은 제1 실시예의 반도체 장치의 2층 구조와 달리, 단층 구조이다. 측벽(7, 10)의 상단의 높이는 실리콘 산화막(51)의 상면의 높이와 동일하거나 혹은 낮아도 된다.
실리사이드층(25, 26)은 소스·드레인 전극(21, 22)과 소스·드레인 불순물 확산층(13, 16) 사이에 형성된다. 이에 의해, 소스·드레인 불순물 확산층(13, 16)과 소스·드레인 전극(21, 22) 사이의 접촉 저항이 저감한다. 또한, 실리사이드층(25, 26)은, 실리콘 산화막(51)에 접하지 않는다. 실리콘 산화막(51)에 접하고 있는 경우에는, 그 접촉면을 개재하여 실리사이드층(25, 26)과 소스·드레인 불순물 확산층(13, 16) 아래의 반도체 기판(1) 사이에 누설 전류가 흐르는 경우가 있다. 제2 실시예의 반도체 장치에서는 실리사이드층(25, 26)이 제2 절연체(51)에 접하고 있지 않으므로, 실리사이드층(25, 26)과 소스·드레인 불순물 확산층(13, 16) 아래의 반도체 기판(1) 사이에서 누설 전류는 흐르기 어렵다.
본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법에 대하여 설명한다. 제2 실시예의 반도체 장치의 제조 방법의 시작은 제1 실시예의 반도체 장치의 제조 방법에서의 도 3 내지 도 8에 관한 제조 방법과 동일하다
이어서, 도 26에 도시한 바와 같이, 레지스트(6)를 마스크로 하고, 다결정 실리콘(3)을 스토퍼로 하여, 실리콘 질화막(4)을 이방성 에칭한다. 이 이방성 에칭에 의해, 소자 분리 영역의 실리콘 산화막(51)을 실리콘 질화막(4)의 막 두께와 동일한 깊이만큼이나, 혹은 더 깊게 이방성 에칭한다. 이어서, 도 27에 도시한 바와 같이, 레지스트(6)와 실리콘 산화막(51)을 마스크로 하고, 버퍼 산화막(2)을 스토퍼로 하여, 다결정 실리콘(3)을 이방성 에칭한다. 레지스트(6)를 제거한다. 이에 의해, 더미 게이트(3, 4)가 형성된다.
실리콘 질화막(4)을 마스크로 하고, 실리콘 기판(1)을 스토퍼로 하여, 버퍼 산화막(2)을 이방성 에칭한다. 이에 의해, 소자 분리 영역에 더미 게이트(3, 4)보다 낮은 실리콘 산화막(51)의 상면이 형성되고, 더미 게이트(3, 4)를 제외한 소자 영역에 실리콘 기판(1)의 상면을 갖는 소스·드레인 영역이 형성된다.
더미 게이트의 실리콘 질화막(4)을 마스크로 하여, LDD 영역(11, 14)과 헤일로 영역(12, 15)에 각각 익스텐션 및 헤일로의 이온 주입을 행한다. 그 후에 손상 회복의 어닐링을 행한다. 도 28과 도 29에 도시한 바와 같이, 소스·드레인 영역의 주변부에 측벽(7 내지 10)이 형성된다. 또한, 실리콘 절연막(52, 53)의 측면에 접하도록 측벽(23, 24)이 형성된다.
실리콘 산화막(31)을 웨이퍼 전면에 컨포멀하게 퇴적시킨다. 도 28과 도 29에 도시한 바와 같이, 소스·드레인 불순물 확산층(13, 16)에 이온 주입을 행하고, 주입한 불순물의 활성화와 손상 회복을 위해 어닐링을 행한다.
웨이퍼 전면에 다결정 실리콘막(17)을 CVD법에 의해 퇴적시킨다. 도 30과 도 31에 도시한 바와 같이, CMP에 의해 실리콘 질화막(4)의 상면까지 연마한다.
이어서, 도 32에 도시한 바와 같이, 다결정 실리콘막(17)의 상면을 열 산화하여, 실리콘 산화막(18)을 형성한다.
도 33과 도 34에 도시한 바와 같이, 실리콘 산화막(18, 52, 53)을 마스크로 하여, 실리콘 질화막(4)을 에칭한다. 또한, 측벽(8, 9)의 상부가 에칭된다.
도 35에 도시한 바와 같이, 실리콘 산화막(18, 52, 53)을 마스크로 하고, 버퍼 산화막(2)을 스토퍼로 하여, 다결정 실리콘(3)을 에칭한다.
도 36과 도 37에 도시한 바와 같이, 다결정 실리콘막(17)과 반도체 기판(1)을 에칭 스토퍼로 하여, 실리콘 산화막(52, 53)을 파내어 후퇴시키고, 실리콘 산화막(18)과 버퍼 산화막(2)을 제거한다.
게이트 절연막(19)을 퇴적시킨다. 게이트 전극 재료로 되는 메탈을 퇴적시킨다. CMP에 의해 실리콘 산화막(51)의 상면까지 연마한다. 그 결과, 도 38과 도 39에 도시한 바와 같이, 게이트 홈에 게이트 절연막(19)과 게이트 전극(20)이 매립된다.
실리콘 산화막(31)을 스토퍼로 하여, 다결정 실리콘막(17)을 CDE로 제거한다. 또한, 측벽(7 내지 10)과 실리콘 기판(1)을 스토퍼로 하여, 실리콘 산화막(31)을 등방적으로 에칭한다. 이 때 실리콘 산화막(51)도 에칭되지만 반도체 장치의 구조에 큰 변화는 없다. 실리콘 기판(1)의 소스 불순물 확산층(13)의 상면과 드레인 불순물 확산층(16)의 상면이 노출된다.
메탈막을 웨이퍼 전면에 성막한다. 메탈막과 실리콘 기판(1)을 가열하여 반응시켜 실리콘 기판(1)에 침식되도록 실리사이드층(25, 26)을 형성한다. 도 40과 도 41에 도시한 바와 같이, 미반응의 메탈막을 실리사이드층(25, 26)에 대하여 선택적으로 에칭한다. 측벽(7과 10)에 의해, 실리사이드층(25, 26)이 실리콘 절연막(51)의 측면에 접하지는 않는다.
실리사이드층(25, 26)의 상면을 포함하여 웨이퍼 전면에 메탈을 퇴적시킨다.도 24와 도 25에 도시한 바와 같이, 측벽(8, 9)과 실리콘 절연막(51)의 상면에 퇴적시킨 메탈을 CMP에 의해 연마하여 제거한다.
이 후의 반도체 장치의 제조 방법은, 제1 실시예의 반도체 장치의 제조 방법과 동일하다
제2 실시예에 의하면, 게이트 전극(20)에서는 게이트 저항을 저감시키고, 게이트 공핍화를 방지하여 트랜지스터 자체의 구동력을 향상시킬 수 있다. 소스·드레인 전극(21, 22)에서는 누설 전류를 증가시키지 않고, 소스-드레인 사이의 온 저항을 제1 실시예의 경우보다 저감시킬 수 있다.
(제2 실시예의 변형예)
본 발명의 제2 실시예의 변형예에 따른 반도체 장치는, 도 42에 도시한 바와 같이 도 25의 제2 실시예에 따른 반도체 장치와 비교하여, 측벽(7 내지 10, 37 내지 40)과 그 주변의 구조가 다르다.
측벽(7 내지 10, 37 내지 40)은 제2 실시예의 반도체 장치의 단층 구조와 달리, 측면에 대한 수선 방향으로 실리콘 산화막(37 내지 40)과 실리콘 질화막(7 내지 10)의 2층 구조이다.
또한, 실리사이드층(25, 26)을 실리콘 산화막(51)으로부터, 또한 실리콘 산화막(37 내지 40)의 막 두께정도만 분리할 수 있다. 제2 실시예의 변형예의 반도체 장치에서는, 또한 실리사이드층(25, 26)과 소스·드레인 불순물 확산층(13, 16) 아래의 반도체 기판(1) 사이에서 누설 전류는 흐르기 어렵다.
본 발명의 제2 실시예의 변형예에 따른 반도체 장치의 제조 방법에 대하여 설명한다. 제2 실시예의 변형예의 반도체 장치의 제조 방법의 시작은 제2 실시예의 반도체 장치의 제조 방법에서의 도 39까지에 관한 제조 방법과 동일하다
이어서, 실리콘 산화막(31)을 스토퍼로 하여, 다결정 실리콘막(17)을 CDE로 제거한다. 또한, 실리콘 기판(1)을 스토퍼로 하여, 실리콘 산화막(31)을 이방성 에칭한다. 실리콘 기판(1)의 소스 불순물 확산층(13)의 상면과 드레인 불순물 확산층(16)의 상면이 노출된다. 측벽(37 내지 40)이 형성된다.
메탈막을 웨이퍼 전면에 성막한다. 메탈막과 실리콘 기판(1)을 가열하여 반응시켜 실리콘 기판(1)에 침식되도록 실리사이드층(25, 26)을 형성한다. 도 43에 도시한 바와 같이, 미반응의 메탈막을 실리사이드층(25, 26)에 대하여 선택적으로 에칭한다. 측벽(37)과 측벽(40)에 의해, 실리사이드층(25, 26)이 실리콘 절연막(51)의 측면으로부터 더 이격된다.
실리사이드층(25, 26)의 상면을 포함하여 웨이퍼 전면에 메탈을 퇴적시킨다. 도 42에 도시한 바와 같이, 측벽(8, 9)과 실리콘 절연막(51)의 상면에 퇴적시킨 메탈을 CMP에 의해 연마하여 제거한다.
이 후의 반도체 장치의 제조 방법은, 제1 실시예의 반도체 장치의 제조 방법과 동일하다
제2 실시예의 변형예에 의하면, 게이트 전극(20)에서는 게이트 저항을 저감시키고, 게이트 공핍화를 방지하여 트랜지스터 자체의 구동력을 향상시킬 수 있다. 소스·드레인 전극(21, 22)에서는 누설 전류를 증가시키지 않고, 소스-드레인 사이의 온 저항을 제1 실시예인 경우보다 저감시킬 수 있다.
또, 본 발명은 상기 실시예에 한정되는 것은 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 다양하게 변형하여 실시할 수 있다.
메탈 전극의 형성 방법도 CMP에 의해 홈에 매립하는 경우 외에, 레지스트와 패터닝 후에 RIE 등의 이방성 에칭을 행하여 게이트 전극을 가공해도 된다.
또한, 실리콘 기판(1)은 반도체 기판이면 된다. 반도체 기판으로서는, 실리콘 온 인슐레이터(SOI) 기판의 실리콘층, 또는 실리콘 게르마늄(SiGe) 혼정, 탄화 실리콘 게르마늄(SiGeC) 혼정 등의 반도체 기판이어도 된다. 기타, 본 발명의 요지를 일탈하지 않는 범위에서 다양하게 변형시켜 실시할 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 메탈 게이트 전극과 저저항의 소스·드레인 전극을 구비한 반도체 장치를 제공할 수 있다.
또한, 본 발명에 의하면, 메탈 게이트 전극과 저저항의 소스·드레인 전극을 구비한 반도체 장치의 제조 방법을 제공할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 장치의 상면도.
도 2는 본 발명의 제1 실시예에 따른 반도체 장치의 단면도로서, 도 2의 (a)는 도 1의 I-I 방향의 단면도이고, 도 2의 (b)는 도 1의 II-II 방향의 단면도.
도 3은 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 1)의 단면도.
도 4는 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 2)의 상면도.
도 5는 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 2)의 단면도로서, 도 5의 (a)는 도 4의 I-I 방향의 단면도이고, 도 5의 (b)는 도 4의 II-II 방향의 단면도.
도 6은 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 3)의 단면도.
도 7은 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 4)의 상면도.
도 8은 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 4)의 단면도로서, 도 8의 (a)는 도 7의 I-I 방향의 단면도이고, 도 8의 (b)는 도 7의 II-II 방향의 단면도.
도 9는 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 5)의 단면도.
도 10은 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 6)의 단면도.
도 11은 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 7)의 상면도.
도 12는 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 7)의 단면도로서, 도 12의 (a)는 도 11의 I-I 방향의 단면도이고, 도 12의 (b)는 도 11의 II-II 방향의 단면도.
도 13은 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 8)의 상면도.
도 14는 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 8)의 단면도로서, 도 14의 (a)는 도 13의 I-I 방향의 단면도이고, 도 14의 (b)는 도 13의 II-II 방향의 단면도.
도 15는 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 9)의 단면도.
도 16은 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 10)의 상면도.
도 17은 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 10)의 단면도로서, 도 17의 (a)는 도 16의 I-I 방향의 단면도이고, 도 17의 (b)는 도 16의 II-II 방향의 단면도.
도 18은 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 11)의 단면도.
도 19는 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 12)의 상면도.
도 20은 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 12)의 단면도로서, 도 20의 (a)는 도 19의 I-I 방향의 단면도이고, 도 20의 (b)는 도 19의 II-II 방향의 단면도.
도 21은 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 13)의 상면도.
도 22는 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 13)의 단면도로서, 도 22의 (a)는 도 21의 I-I 방향의 단면도이고, 도 22의 (b)는 도 21의 II-II 방향의 단면도.
도 23은 본 발명의 제1 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 14)의 단면도.
도 24는 본 발명의 제2 실시예에 따른 반도체 장치의 상면도.
도 25는 본 발명의 제2 실시예에 따른 반도체 장치의 단면도로서, 도 25의 (a)는 도 24의 I-I 방향의 단면도이고, 도 25의 (b)는 도 24의 II-II 방향의 단면도.
도 26은 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 1)의 단면도.
도 27은 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 2)의 단면도.
도 28은 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 3)의 상면도.
도 29는 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 3)의 단면도로서, 도 29의 (a)는 도 28의 I-I 방향의 단면도이고, 도 29의 (b)는 도 28의 II-II 방향의 단면도.
도 30은 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장지의 제조 도중(그 4)의 상면도.
도 31은 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 4)의 단면도로서, 도 31의 (a)는 도 30의 I-I 방향의 단면도이고, 도 31의 (b)는 도 30의 II-II 방향의 단면도.
도 32는 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 5)의 단면도.
도 33은 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 6)의 상면도.
도 34는 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 6)의 단면도로서, 도 34의 (a)는 도 33의 I-I 방향의 단면도이고, 도 34의 (b)는 도 33의 II-II 방향의 단면도.
도 35는 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 7)의 단면도.
도 36은 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 8)의 상면도.
도 37은 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 8)의 단면도로서, 도 37의 (a)는 도 36의 I-I 방향의 단면도이고, 도 37의 (b)는 도 36의 II-II 방향의 단면도.
도 38은 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 9)의 상면도.
도 39는 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 9)의 단면도로서, 도 39의 (a)는 도 38의 I-I 방향의 단면도이고, 도 39의 (b)는 도 38의 II-II 방향의 단면도.
도 40은 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 10)의 상면도.
도 41은 본 발명의 제2 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중(그 10)의 단면도로서, 도 41의 (a)는 도 40의 I-I 방향의 단면도이고, 도 41의 (b)는 도 40의 II-II 방향의 단면도.
도 42는 본 발명의 제2 실시예의 변형예에 따른 반도체 장치의 단면도.
도 43은 본 발명의 제2 실시예의 변형예에 따른 반도체 장치의 제조 방법을 설명하기 위한 반도체 장치의 제조 도중의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 실리콘 기판
2, 18, 27 내지 31, 37 내지 40 : 실리콘 산화막
3, 17 : 폴리실리콘막
4 : 실리콘 질화막
5, 51, 52, 53 : STI(실리콘 산화막)
6 : 레지스트
7 내지 10, 23, 24 : 측벽(실리콘 질화막)
11, 14 : LDD 영역
12, 15 : 헤일로 영역
13 : 소스 불순물 확산층
16 : 드레인 불순물 확산층
19 : 게이트 절연막
20 : 게이트 전극
21 : 소스 전극
22 : 드레인 전극
25, 26 : 실리사이드

Claims (20)

  1. 제1 상면을 갖는 소자 영역과, 상기 제1 상면보다 낮은 제2 상면을 갖고 상기 소자 영역을 둘러싼 분리 영역을 갖는 반도체 기판과,
    상기 제2 상면 위에 형성되며 상기 소자 영역에 접하여 상기 제1 상면보다 높은 제3 상면을 갖는 제1 절연체와, 상기 제2 상면 위에 형성되며 상기 소자 영역과 상기 제1 절연체에 접하여 상기 제3 상면보다 높은 제4 상면을 갖는 제2 절연체를 갖는 소자 분리 절연체와,
    상기 제1 상면 위에 형성되며 상기 제2 절연체의 측면에 접하는 제1 측벽과, 상기 제1 상면 위에 형성되며 양 단부가 상기 제1 측벽의 양 단부에 각각 접속되는 제2 측벽을 갖는 소스 측벽 절연체와,
    상기 제1 상면 위에 형성되며 상기 제2 절연체의 측면에 접하는 제3 측벽과, 상기 제1 상면 위에 상기 제2 측벽에 평행하게 형성되어 양 단부가 상기 제3 측벽의 양 단부에 각각 접속되는 제4 측벽을 갖는 드레인 측벽 절연체와,
    상기 제1 상면 위와 상기 제3 상면 위에 형성되고, 상기 제2 절연체, 상기 제2 측벽과 상기 제4 측벽의 측면에 접하는 게이트 절연막과,
    상기 게이트 절연막 위에 형성되고, 측면이 상기 게이트 절연막에 접하는 게이트 도전체와,
    상기 제1 상면 상방에 형성되고, 상기 제1 상면과 전기적으로 접속되어, 측면이 상기 제1 측벽과 제2 측벽에 접하는 소스 도전체와,
    상기 제1 상면 상방에 형성되고, 상기 제1 상면과 전기적으로 접속되고, 측면이 상기 제3 측벽과 제4 측벽에 접하는 드레인 도전체를 갖는 것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 제1 측벽과 상기 제3 측벽의 최상부의 높이가 상기 제4 상면의 높이와 동일하거나 더 낮은 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서,
    상기 제2 측벽과 상기 제4 측벽의 최상부의 높이가 상기 제4 상면의 높이와 동일한 것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 게이트 절연막과 상기 게이트 도전체의 최상부의 높이가 상기 제4 상면의 높이와 동일한 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서,
    상기 소스 도전체와 상기 드레인 도전체의 최상부의 높이가 상기 제4 상면의 높이와 동일한 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서,
    상기 게이트 도전체가 메탈인 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서,
    상기 소스 도전체와 상기 드레인 도전체가 메탈인 것을 특징으로 하는 반도체 장치.
  8. 제1항에 있어서,
    상기 소스 도전체와 상기 드레인 도전체가 실리사이드인 것을 특징으로 하는 반도체 장치.
  9. 제1항에 있어서,
    상기 게이트 절연막이 고유전체를 갖는 것을 특징으로 하는 반도체 장치.
  10. 제1항에 있어서,
    상기 반도체 기판이 제1 도전형이고,
    상기 반도체 기판이, 상기 소스 도전체의 하방에 형성되어 상기 제1 상면을 포함한 제2 도전형의 소스 불순물 확산층과, 상기 드레인 도전체의 하방에 형성되어 상기 제1 상면을 포함한 제2 도전형의 드레인 불순물 확산층을 더 갖는 것을 특징으로 하는 반도체 장치.
  11. 제1항에 있어서,
    상기 제1 상면과 상기 소스 도전체 사이에 형성된 소스 실리사이드층과, 상기 제1 상면과 상기 드레인 도전체 사이에 형성된 드레인 실리사이드층을 더 갖는 것을 특징으로 하는 반도체 장치.
  12. 제1항에 있어서,
    상기 제1 측벽, 상기 제2 측벽, 상기 제3 측벽과 상기 제4 측벽은, 하층이 실리콘 산화막이고, 상층이 실리콘 질화막의 2층 구조인 것을 특징으로 하는 반도체 장치.
  13. 제1항에 있어서,
    상기 제1 측벽, 상기 제2 측벽, 상기 제3 측벽과 상기 제4 측벽은, 측면에 대한 수선 방향으로 실리콘 산화막과 실리콘 질화막의 2층 구조인 것을 특징으로 하는 반도체 장치.
  14. 반도체 기판 위에 섬 형상의 소자 영역을 형성하는 단계와,
    상기 소자 영역의 외주부에 소자 분리 영역을 형성하는 단계와,
    상기 소자 영역을 횡단하며, 단부가 상기 소자 분리 영역에 접한 더미 게이트를 형성하는 단계와,
    상기 소자 분리 영역에 상기 더미 게이트보다 낮은 제1 영역을 형성하는 단계와,
    상기 더미 게이트를 제외한 상기 소자 영역에 소스·드레인 영역을 형성하는 단계와,
    상기 소스·드레인 영역의 주변부에 측벽을 형성하는 단계와,
    상기 소스·드레인 영역의 하방의 반도체 기판에 소스·드레인 불순물 확산층을 형성하는 단계와,
    더미 게이트를 포함하는 게이트 배선 이외의 영역에 상기 더미 게이트와 동일한 높이의 반도체막을 형성하는 단계와,
    상기 반도체막의 상면을 산화하여, 실리콘 산화막을 형성하는 단계와,
    상기 실리콘 산화막을 마스크로 하여, 상기 소자 영역에 형성된 더미 게이트를 제거하는 단계와,
    상기 반도체막을 에칭 스토퍼로 하여, 상기 소자 분리 영역에 형성된 게이트 배선 영역을 후퇴시켜, 상기 실리콘 산화막을 제거하는 단계와,
    상기 더미 게이트 대신에 게이트 절연막과 게이트 전극을 형성하는 단계와,
    상기 반도체막을 제거하고, 상기 소스·드레인 불순물 확산층을 노출시키는 단계와,
    상기 소스·드레인 불순물 확산층 위에 소스·드레인 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 소스·드레인 전극이 실리사이드를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  16. 제14항에 있어서,
    상기 소스·드레인 전극을 형성하는 단계는,
    반도체 기판을 화학 반응시켜 실리사이드를 형성하는 단계와,
    상기 실리사이드 위에 도전체를 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  17. 제14항에 있어서,
    상기 게이트 절연막은 고유전체를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  18. 제14항에 있어서,
    상기 소스·드레인 영역의 표면이, 반도체 기판의 표면과 일치하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  19. 제14항에 있어서,
    상기 더미 게이트는, 상층이 실리콘 질화층이고, 상기 상층의 아래의 층이 반도체층의 2층 구조를 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  20. 제14항에 있어서,
    상기 반도체막이 실리콘 게르마늄인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2003-0075139A 2002-10-28 2003-10-27 반도체 장치 및 반도체 장치의 제조 방법 KR100511038B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002312994A JP2004152790A (ja) 2002-10-28 2002-10-28 半導体装置、及び、半導体装置の製造方法
JPJP-P-2002-00312994 2002-10-28

Publications (2)

Publication Number Publication Date
KR20040038710A KR20040038710A (ko) 2004-05-08
KR100511038B1 true KR100511038B1 (ko) 2005-08-30

Family

ID=32457730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0075139A KR100511038B1 (ko) 2002-10-28 2003-10-27 반도체 장치 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US6958500B2 (ko)
JP (1) JP2004152790A (ko)
KR (1) KR100511038B1 (ko)
CN (1) CN1326251C (ko)
TW (1) TWI235495B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902029B2 (en) * 2002-08-12 2011-03-08 Acorn Technologies, Inc. Process for fabricating a self-aligned deposited source/drain insulated gate field-effect transistor
JP4751705B2 (ja) * 2005-11-18 2011-08-17 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100731096B1 (ko) * 2005-12-28 2007-06-22 동부일렉트로닉스 주식회사 반도체 소자 및 이의 제조방법
US8067772B2 (en) * 2006-12-05 2011-11-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7968884B2 (en) * 2006-12-05 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
DE102008006960B4 (de) * 2008-01-31 2009-11-26 Advanced Micro Devices, Inc., Sunnyvale Halbleiterbauelement mit selbstjustierter Kontaktstruktur und Verfahren zur Herstellung
US8367508B2 (en) * 2010-04-09 2013-02-05 International Business Machines Corporation Self-aligned contacts for field effect transistor devices
CN102468174B (zh) * 2010-11-18 2014-01-01 中国科学院微电子研究所 一种半导体器件及其形成方法
CN102683190A (zh) * 2011-03-07 2012-09-19 中芯国际集成电路制造(上海)有限公司 一种金属栅极及mos晶体管的形成方法
US8610280B2 (en) * 2011-09-16 2013-12-17 Micron Technology, Inc. Platinum-containing constructions, and methods of forming platinum-containing constructions
US8846513B2 (en) 2011-09-23 2014-09-30 Globalfoundries Inc. Semiconductor device comprising replacement gate electrode structures and self-aligned contact elements formed by a late contact fill
US8927406B2 (en) * 2013-01-10 2015-01-06 Taiwan Semiconductor Manufacturing Company, Ltd. Dual damascene metal gate
JP2014241386A (ja) * 2013-06-12 2014-12-25 富士通セミコンダクター株式会社 半導体装置の製造方法及び半導体装置
CN104752215B (zh) * 2013-12-30 2017-12-29 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
CN105742230B (zh) * 2014-12-10 2019-01-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10186599B1 (en) * 2017-07-20 2019-01-22 International Business Machines Corporation Forming self-aligned contact with spacer first
US11101386B2 (en) 2017-08-04 2021-08-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI852333B (zh) 2017-12-07 2024-08-11 日商半導體能源研究所股份有限公司 半導體裝置以及半導體裝置的製造方法
JP7132318B2 (ja) 2018-02-23 2022-09-06 株式会社半導体エネルギー研究所 半導体装置
WO2019207429A1 (ja) 2018-04-27 2019-10-31 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11038029B2 (en) 2018-11-08 2021-06-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and method for forming the same
WO2020208458A1 (ja) 2019-04-12 2020-10-15 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3029653B2 (ja) * 1990-09-14 2000-04-04 株式会社東芝 半導体装置の製造方法
US6054355A (en) * 1997-06-30 2000-04-25 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device which includes forming a dummy gate
US6346438B1 (en) 1997-06-30 2002-02-12 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device
US6274421B1 (en) 1998-01-09 2001-08-14 Sharp Laboratories Of America, Inc. Method of making metal gate sub-micron MOS transistor
US6445050B1 (en) * 2000-02-08 2002-09-03 International Business Machines Corporation Symmetric device with contacts self aligned to gate
JP2002198368A (ja) * 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法
KR100448911B1 (ko) * 2002-09-04 2004-09-16 삼성전자주식회사 더미 패턴을 갖는 비휘발성 기억소자

Also Published As

Publication number Publication date
JP2004152790A (ja) 2004-05-27
TWI235495B (en) 2005-07-01
US20040115890A1 (en) 2004-06-17
CN1499646A (zh) 2004-05-26
CN1326251C (zh) 2007-07-11
US6958500B2 (en) 2005-10-25
TW200411938A (en) 2004-07-01
KR20040038710A (ko) 2004-05-08

Similar Documents

Publication Publication Date Title
KR100511038B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US6908801B2 (en) Method of manufacturing semiconductor device
US7767535B2 (en) Semiconductor device and method of manufacturing the same
USRE45944E1 (en) Structure for a multiple-gate FET device and a method for its fabrication
KR100653711B1 (ko) 쇼트키 배리어 핀 펫 소자 및 그 제조방법
CN101490822B (zh) 半导体器件及其制造方法
US7163853B2 (en) Method of manufacturing a capacitor and a metal gate on a semiconductor device
JP2008541446A (ja) Ｓｏｉデバイスの製造方法
US20060105527A1 (en) Semiconductor device and manufacturing method therefor
KR100414735B1 (ko) 반도체소자 및 그 형성 방법
JP2007165558A (ja) 半導体装置およびその製造方法
US20050212040A1 (en) Semiconductor device having gate sidewall structure in silicide process and producing method of the semiconductor device
US20050040473A1 (en) Semiconductor device and method of manufacturing the same
JPH0730104A (ja) 半導体装置及びその製造方法
JPH11312804A (ja) 半導体装置およびその製造方法
JPH08241988A (ja) 半導体集積回路装置およびその製造方法
US20090142895A1 (en) Method of forming a via
KR100265595B1 (ko) 엠엠엘 반도체소자 및 그 제조방법
JPH10200096A (ja) Ｍｏｓ型電界効果トランジスタ及びその製造方法
US8114721B2 (en) Method of controlling gate thickness in forming FinFET devices
KR100645837B1 (ko) 반도체 소자 제조 방법
CN117672856A (zh) 半导体结构的形成方法
KR20050069057A (ko) 반도체 소자의 제조 방법
KR20020009266A (ko) 반도체장치의 트랜지스터 및 그 제조방법
JP2005159335A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20031027

PA0201 Request for examination
PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20050629

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050822

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050823

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080725

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090727

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100730

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20110720

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20120802

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20130801

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20140722

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20140722

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20150716

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20150716

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20160722

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20160722

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20170719

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20170719

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20180730

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20180730

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20190729

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20190729

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20220811

Start annual number: 18

End annual number: 18

PR1001 Payment of annual fee

Payment date: 20230810

Start annual number: 19

End annual number: 19

PC1801 Expiration of term

Termination date: 20240427

Termination category: Expiration of duration