KR100480558B1 - 내부전압발생회로및이를구비한반도체메모리장치 - Google Patents
내부전압발생회로및이를구비한반도체메모리장치 Download PDFInfo
- Publication number
- KR100480558B1 KR100480558B1 KR1019970034783A KR19970034783A KR100480558B1 KR 100480558 B1 KR100480558 B1 KR 100480558B1 KR 1019970034783 A KR1019970034783 A KR 1019970034783A KR 19970034783 A KR19970034783 A KR 19970034783A KR 100480558 B1 KR100480558 B1 KR 100480558B1
- Authority
- KR
- South Korea
- Prior art keywords
- internal voltage
- unit memory
- voltage generator
- cores
- memory cores
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 14
- 238000004088 simulation Methods 0.000 abstract description 5
- 238000003491 array Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 내부 전압 발생 회로 및 이를 구비한 반도체 메모리 장치를 개시한다. 내부 전압 발생 회로는 단위 메모리 코아들에 내부 전압을 공급하기 위해 상기 단위 메모리 코아들 각각에 공통적으로 요구되는 커패시터와 회로들로 형성된 제 1 내부 전압 발생부, 및 상기 단위 메모리 코아들의 메모리 크기에따라 서로 다른 커패시터와 회로들로 형성된 제 2 내부 전압 발생부들을 구비함으로써 단위 메모리 코아의 크기가 달라질 때마다 반복적으로 수행해야하는 레이아웃 및 시뮬레이션 작업을 줄일 수 있다.
Description
본 발명은 반도체 장치에 관한 것으로, 특히 내부 전압 발생 회로 및 이를 구비한 반도체 메모리 장치에 관한 것이다.
반도체 메모리 장치에서는 메모리를 동작시키기 위해 각종 직류(DC;Direct Current)의 내부 전압을 발생하는 내부 전압 발생 회로를 구비하는데, 상기 내부 전압 발생 회로의 내부 전압 공급 능력은 메모리의 크기에 따라 그 요구량이 달라진다.
또한 전압 공급선을 통해 내부 전압이 공급되는 메모리 코아의 안정된 동작을 위해 전압 공급선 라인에 더미 커패시터를 연결하는데 상기 더미 커패시터는 메모리 코아의 크기에 비례하여 크게함으로써 메모리 코아는 보다 안정된 동작을 진행할 수 있다.
종래의 메모리 장치에서는 각 메모리 코아의 내부 전압의 부하량에 따라 내부 전압 발생 회로를 각각 다르게 구성하였는데, 이는 메모리 코아의 크기에 따라 레이아웃과 시뮬레이션 작업을 반복해야하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 단위 메모리 코아의 크기가 달라질 때마다 반복적으로 수행해야하는 레이아웃 및 시뮬레이션 작업을 줄이기 위한 내부 전압 발생 회로를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 내부 전압 발생 회로를 구비한 반도체 메모리 장치를 제공하는데 있다.
상기 과제를 이루기 위하여 본 발명은, 단위 메모리 코아들에 내부 전압을 공급하기 위해 상기 단위 메모리 코아들 각각에 공통적으로 요구되는 커패시터와 회로들로 형성된 제 1 내부 전압 발생부; 및 상기 단위 메모리 코아들의 메모리 크기에따라 서로 다른 커패시터와 회로들로 형성된 제 2 내부 전압 발생부들을 구비하는 것을 특징으로 하는 내부 전압 발생 회로를 공급한다.
상기 제 1 내부 전압 발생부 및 제 2 내부 전압 발생부들은 상기 단위 메모리 코아들 주변에서 서로 다른 위치에 레이아웃되는 것이 바람직하다.
상기 다른 과제를 이루기 위하여 본 발명은, 단위 메모리 코아들: 및 상기 단위 메모리 코아들에 공통적으로 요구되는 커패시터와 회로들로 형성된 제 1 내부 전압 발생부와 상기 단위 메모리 코아들의 각 메모리 크기에따라 서로 다른 커패시터와 회로들로 형성된 제 2 내부 전압 발생부들로 이루어진 내부 전압 발생 회로를 구비하여, 상기 내부 전압 발생 회로로부터 출력된 내부 전압은 상기 단위 메모리 코아들에 공급되어 상기 단위 메모리 코아들을 동작시키는 것을 특징으로하는 반도체 메모리 장치를 제공한다.
상기 제 1 내부 전압 발생부 및 제 2 내부 전압 발생부들은 상기 단위 메모리 코아들 주변에서 서로 다른 위치에 레이아웃되는 것이 바람직하다.
또한 상기 제 1 내부 전압 발생부는 상기 단위 메모리 코아의 상부에 레이아웃하고 상기 제 2 내부 전압 발생부들은 상기 단위 메모리 코아의 좌우측에 레이아웃하는데, 이때 상기 단위 메모리 코아 및 상기 제 2 내부 전압 발생부를 종렬로 연속하여 레이아웃하는 것이 바람직하다.
따라서 본 발명에 의한 내부 전압 발생 회로 및 이를 구비한 반도체 메모리 장치는 내부 전압 회로를 제 1 및 제 2 내부 전압 회로로 구분함으로써 단위 메모리 코아의 크기가 달라질 때마다 반복적으로 수행해야하는 레이아웃 및 시뮬레이션 작업을 줄일 수 있다.
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 1은 본 발명에 의한 내부 전압 발생 회로 및 이를 구비한 반도체 메모리 장치를 설명하기 위한 도면이다.
상기 도 1을 참조하면, 내부 전압 발생 회로는 제 1 내부 전압 발생부(3)와 제 2 내부 전압 발생부(2)로 이루어진다.
상기 제 1 내부 전압 발생부(3)는 내부 전압 회로중 단위 메모리 코아(1)들 각각에 공통적으로 요구되는 커패시터와 회로들로 형성되고, 상기 제 2 내부 전압 발생부(2)는 내부 전압 회로중 단위 메모리 코아(1)들의 메모리 크기에따라 서로 다른 커패시터와 회로들로 형성된다.
그리고 상기 제 1 내부 전압 발생부(3)와 제 2 내부 전압 발생부(2)는 상기 단위 메모리 코아(1)들의 주변에서 서로 다른 위치에 레이아웃하는데, 예컨대 상기 제 1 내부 전압 발생부(3)는 상기 단위 메모리 코아(1)들이 공유할 수 있도록 상기 단위 메모리 코아(1)들의 상부에 레이아웃하고 상기 제 2 내부 전압 발생부(2)들은 상기 단위 메모리 코아(1)들 각각의 좌측, 우측, 및 좌우측 중 어느 하나에 레이아웃한다.
상기 단위 메모리 코아(1)들은 다수의 메모리 셀들로 이루어진 메모리 어레이들 및 내부 전압을 공급받기 위한 내부 전압 공급선등으로 이루어진다.
상기 제 1 내부 전압 발생부(3)와 제 2 내부 전압 발생부(2)로 이루어진 내부 전압 발생 회로는 내부 전압을 발생하고 상기 내부 전압을 상기 단위 메모리 코 아(1)들에 공급함으로써 상기 단위 메모리 코아(1)들을 동작시킨다. 이때 상기 단위 메모리 코아(1)들은 서로 동일한 메모리 크기로 형성하거나 서로 다른 메모리 크기로 형성할 수 있다.
따라서 상기 단위 메모리 코아(1)와 그 좌우측에 위치한 상기 제 2 내부 전압 발생부(2)를 종렬로 연속하여 레이아웃함으써 원하는 크기의 반도체 메모리 장치를 얻을 수 있다.
본 발명은 이에 한정되지 않으며, 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 가능함은 명백하다.
이상, 설명된 바와 같이 본 발명에 의한 내부 전압 발생 회로 및 이를 구비한 반도체 메모리 장치는 내부 전압 회로를 제 1 및 제 2 내부 전압 회로로 구분함으로써 단위 메모리 코아의 크기가 달라질 때마다 반복적으로 수행해야하는 레이아웃 및 시뮬레이션 작업을 줄일 수 있다.
도 1은 본 발명에 의한 내부 전압 발생 회로 및 이를 구비한 반도체 메모리 장치를 설명하기 위한 도면이다.
Claims (6)
- 단위 메모리 코아들에 내부 전압을 공급하기 위해 상기 단위 메모리 코아들 각각에 공통적으로 요구되는 커패시터와 회로들로 형성된 제 1 내부 전압 발생부; 및상기 단위 메모리 코아들의 메모리 크기에따라 서로 다른 커패시터와 회로들로 형성된 제 2 내부 전압 발생부들을 구비하는 것을 특징으로 하는 내부 전압 발생 회로.
- 제 1 항에 있어서, 상기 제 1 내부 전압 발생부 및 제 2 내부 전압 발생부들은상기 단위 메모리 코아들의 상부, 좌측, 우측 및 좌우측 중에서 어느 한 곳 에 선택적으로 위치하는 것을 특징으로 하는 내부 전압 발생 회로.
- 단위 메모리 코아들; 및상기 단위 메모리 코아들에 공통적으로 요구되는 커패시터와 회로들로 형성된 제 1 내부 전압 발생부와 상기 단위 메모리 코아들의 각 메모리 크기에따라 서로 다른 커패시터와 회로들로 형성된 제 2 내부 전압 발생부들로 이루어진 내부 전압 발생 회로를 구비하여,상기 내부 전압 발생 회로로부터 출력된 내부 전압은 상기 단위 메모리 코아들에 공급되어 상기 단위 메모리 코아들을 동작시키는 것을 특징으로하는 반도체 메모리 장치.
- 제 3 항에 있어서, 상기 제 1 내부 전압 발생부 및 제 2 내부 전압 발생부들은상기 단위 메모리 코아들의 상부, 좌측, 우측 및 좌우측 중에서 어느 한 곳 에 선택적으로 위치하는 것을 특징으로 하는 반도체 메모리 장치.
- 제 4 항에 있어서, 상기 제 1 내부 전압 발생부는 상기 단위 메모리 코아의 상부에 레이아웃하고 상기 제 2 내부 전압 발생부들은 상기 단위 메모리 코아의 좌우측에 레이아웃하는 것을 특징으로하는 반도체 메모리 장치.
- 제 5 항에 있어서, 상기 단위 메모리 코아 및 상기 제 2 내부 전압 발생부를 종렬로 연속하여 레이아웃하는 것을 특징으로하는 반도체 메모리 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970034783A KR100480558B1 (ko) | 1997-07-24 | 1997-07-24 | 내부전압발생회로및이를구비한반도체메모리장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970034783A KR100480558B1 (ko) | 1997-07-24 | 1997-07-24 | 내부전압발생회로및이를구비한반도체메모리장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990011623A KR19990011623A (ko) | 1999-02-18 |
| KR100480558B1 true KR100480558B1 (ko) | 2005-06-13 |
Family
ID=37302920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970034783A KR100480558B1 (ko) | 1997-07-24 | 1997-07-24 | 내부전압발생회로및이를구비한반도체메모리장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100480558B1 (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08315570A (ja) * | 1995-05-15 | 1996-11-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR970017600A (ko) * | 1995-09-23 | 1997-04-30 | 김광호 | 상이한 속도를 가진 메모리 어레이 뱅크를 구비한 반도체 메모리 장치 |
| KR970029788A (ko) * | 1995-11-09 | 1997-06-26 | 김광호 | 반도체메모리장치의 내부전원공급장치 |
-
1997
- 1997-07-24 KR KR1019970034783A patent/KR100480558B1/ko not_active IP Right Cessation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08315570A (ja) * | 1995-05-15 | 1996-11-29 | Mitsubishi Electric Corp | 半導体記憶装置 |
| KR970017600A (ko) * | 1995-09-23 | 1997-04-30 | 김광호 | 상이한 속도를 가진 메모리 어레이 뱅크를 구비한 반도체 메모리 장치 |
| KR970029788A (ko) * | 1995-11-09 | 1997-06-26 | 김광호 | 반도체메모리장치의 내부전원공급장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990011623A (ko) | 1999-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11505374A (ja) | マクロセル・アレイのための静電気放電保護 | |
| KR960030233A (ko) | 반도체 기억 장치 | |
| KR930005020A (ko) | 망사 구조의 전원선을 가지는 반도체 메모리 장치 | |
| KR970053608A (ko) | 반도체 장치 | |
| KR890008973A (ko) | 반도체 집적회로장치 및 그 배선방법 | |
| US5394338A (en) | Module cell generating device for a semiconductor integrated circuit | |
| KR100480558B1 (ko) | 내부전압발생회로및이를구비한반도체메모리장치 | |
| JP2002190572A5 (ko) | ||
| Salerno et al. | A 6× 6 cells interconnection-oriented programmable chip for CNN | |
| US5434436A (en) | Master-slice type semiconductor integrated circuit device having multi-power supply voltage | |
| US7643366B2 (en) | Semiconductor integrated circuit | |
| KR910015049A (ko) | 집적회로 및 전원간선 레이아웃방법 | |
| KR100369506B1 (ko) | 공급 전압의 셀프 버퍼링 기능을 갖는 집적 반도체 메모리장치 | |
| JPS58166743A (ja) | マスタ−スライス基板 | |
| US6420780B1 (en) | Voltage regulator | |
| JP2500355B2 (ja) | ジョゼフソン論理集積回路装置 | |
| JP2830781B2 (ja) | マスタスライス型ゲートアレイ | |
| JP4447210B2 (ja) | 電源端子パターン生成方法及び半導体装置 | |
| JPS6415948A (en) | Semiconductor integtated circuit | |
| US5315157A (en) | Semiconductor integrated circuit device having voltage level converting circuits | |
| KR0152354B1 (ko) | 혼합된 입출력 셀의 레이아웃방법 | |
| JPH05175468A (ja) | 半導体集積回路の設計方法 | |
| KR960042725A (ko) | 외부전원전압을 워드라인구동전압으로 사용하는 반도체 메모리 | |
| JPH118306A (ja) | マクロセル | |
| JPH04118969A (ja) | 半導体集積回路装置及びその製造方法、並びにその製造装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 19970724 |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20020723 Comment text: Request for Examination of Application Patent event code: PA02011R01I Patent event date: 19970724 Comment text: Patent Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20040625 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20050217 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20050324 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20050325 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |