[go: up one dir, main page]

KR970017600A - 상이한 속도를 가진 메모리 어레이 뱅크를 구비한 반도체 메모리 장치 - Google Patents

상이한 속도를 가진 메모리 어레이 뱅크를 구비한 반도체 메모리 장치 Download PDF

Info

Publication number
KR970017600A
KR970017600A KR1019950031525A KR19950031525A KR970017600A KR 970017600 A KR970017600 A KR 970017600A KR 1019950031525 A KR1019950031525 A KR 1019950031525A KR 19950031525 A KR19950031525 A KR 19950031525A KR 970017600 A KR970017600 A KR 970017600A
Authority
KR
South Korea
Prior art keywords
array
memory
blocks
memory array
memory device
Prior art date
Application number
KR1019950031525A
Other languages
English (en)
Other versions
KR0167685B1 (ko
Inventor
한진만
유동열
유제환
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950031525A priority Critical patent/KR0167685B1/ko
Publication of KR970017600A publication Critical patent/KR970017600A/ko
Application granted granted Critical
Publication of KR0167685B1 publication Critical patent/KR0167685B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

1. 청구범위에 기재된 발명이 속하는 기술 분야
반도체 메모리 장치의 메모리 쎌 어레이 뱅크에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은 메모리를 뱅크별로 나누어 각 뱅크가 서로 다른 속도를 갖도록 하여 고속을 요하는 응용분야에는 고속의 메모리 뱅크로 저속을 요하는 응용분야에는 저속의 메모리 뱅크가 억세스되도록 하여 메모리의 효율적인 관리와 물리적 사이즈의 감축을 가져오는 메모리 어레이 뱅크를 제공한다.
3. 발명의 해결방법의 요지
본 발명은 두개 이상의 메모리 쎌 어레이 블럭과, 상기 메모리 쎌 어레이 블럭들과 서브워드라인드라이버로 구성되어 서로 다른 어드레스에 의해 선택되는 메모리 쎌 어레이 뱅크들을 구비한 반도체 메모리 장치에 있어서, 상기 어드레스중 열을 지정하는 어드레스에 응답하여 상기 메모지 쎌 어레이 블럭들에 어드레스를 공급하는 컫럼디코더와, 상기 어드레스중 행을 지정하는 어드레스에 응답하여 상기 메모리 쎌 어레이 블럭들에 어드레스를 공급하는 로우디코더와, 입력된 상기 어드레스에 응답하여 메모리 쎌 어레이 블럭에 해당하는 갯수로 2의 블럭갯수제곱한만큼의 메모리 쎌 어레이 블럭중 하나의 상기 메모리 쎌 어레이 블럭을 지정한 블럭디코더와, 두개의 상기 서브워드라인드라이버사이에 위치하는 적어도 하나 이상의 상기 메모리 쎌 어레이 블럭을 제공함에 있다.
4. 발명의 중요한 용도
반도체 메모리 장치에 적합하게 사용된다.

Description

상이한 속도를 가진 메모리 어레이 뱅크를 구비한 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 메모리 어레이 뱅크 구조의 블럭도,
제3도는 본 발명에 따른 뱅크사이즈가 다른 메모리 어레이 뱅크 구조의 블럭도,
제4도는 본 발명에 따른 입출력속도가 다른 메모리 어레이 뱅크의 구조의 블럭도.

Claims (20)

  1. 두개 이상의 메모리 쎌 어레이 블럭과, 상기 메모리 쎌 어레이 블럭들과 서브워드라인드라이버로 구성되어 서로 다른 어드레스에 의해 선택되는 메모리 쎌 어레이 뱅크들을 구비한 반도체 메모리 장치에 있어서, 상기 어드레스중 열을 지정하는 어드레스에 응답하여 상기 메모리 쎌 어레이 블럭들에 어드레스를 공급하는 컬럼디코더와, 상기 어드레스중 행을 지정하는 어드레스에 응답하여 상기 메모리 쎌 어레이 블럭들에 어드레스를 공급하는 로우디코더와, 입력된 상기 어드레스에 응답하여 메모리 쎌 어레이 블럭에 해당하는 갯수로 2의 블럭갯수제곱한만큼의 메모리 긴 어레이 블럭중 하나의 상기 메모리 쎌 어레이 블럭을 지정한 블럭디코더와, 두개의 상기 서브워드라인드라이버사이에 위치하는 적어도 하나 이상의 상기 메모리 쎌 어레이 블럭을 구비하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 메모리 쎌 어레이 뱅크들이 두개의 상기 서브라인드라이버사이에 상기 메모리 쎌 어레이 블럭이 하나가 위치함으로써 고속으로 정보를 입출력할 수 있음을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 메모리 쎌 어레이 뱅크들이 두개의 상기 서브라인드라이버사이에 상기 메모리 쎌 어레이 블럭이 두개가 위치함으로써 중속으로 정보를 입출력할 수 있음을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 메모리 쎌 어레이 뱅크들이 두개의 상기 서브라인드라이버사이에 상기 메모리 쎌 어레이 블럭이 적어도 네개 이상이 위치함으로써 저속으로 정보를 입출력할 수 있음을 특징으로 하는 반도체 메 모리 장치.
  5. 제1항에 있어서, 두개 이상의 상기 메모리 쎌 어레이 블럭들이 서로 동작전압이 다름을 특징으로 하는 반도체 메모리 장치.
  6. 제1항에 있어서, 상기 메모리 쎌 어레이 뱅크들이 서로 사이즈가 다름을 특징으로 하는 반도체 메모리 장치.
  7. 행을 지정하는 어드레스에 응답하여 해독된 신호를 공급하는 독립된 로우디코더와 데이타라인을 구비한 두개 이상의 메모리 쎌 어레이 블럭과, 상기 메모리 쎌 어레이 블럭들과 서브워드라인드라이버로 구성되어 서로 다른 어드레스에 의해 선택되는 메모리 쎌 어레이 뱅크들을 구비한 반도체 메모리 장치에 있어서, 상기 어드레스 중 열을 지정하는 어드레스에 응답하여 상기 메모리 쎌 어레이 블럭들에 어드레스를 공급하는 컬럼디코더와, 입력된 상기 어드레스에 응답하여 메모리 쎌 어레이 블럭에 해당하는 갯수로 2의 블럭갯수제곱한 만큼의 메모리 쎌 어레이 블럭중 하나의 상기 메모리 쎌 어레이 블럭을 지정하는 블럭디코더와, 두개의 상기 서브워드라인드라이버사이에 위치하는 적어도 하나 이상의 상기 메모리 쎌 어레이 블럭을 구비하는 반도체 메모리 장치.
  8. 제7항에 있어서, 상기 메모리 쎌 어레이 블럭들이 각각의 상기 로우디코더에서 출력된 신호선 또는 상기 데이타라인의 레이아웃상의 길이가 각각마다 서로 다름을 특징으로 하는 반도체 메모리 장치.
  9. 제7항에 있어서, 상기 메모리 쎌 어레이 뱅크들이 두개의 상기 서브라인드라이버사이에 상기 메모리 쎌 어레이 블럭이 하나가 위치함으로써 고속으로 정보를 입출력할 수 있음을 특징으로 하는 반도체 메모리 장치.
  10. 제7항에 있어서, 상기 메모리 쎌 어레이 뱅크들이 두개의 상기 서브라인드라이버사이에 상기 메모리 쎌 어레이 블럭이 두개가 위치함으로써 중속으로 정보를 입출력할 수 있음을 특징으로 하는 반도체 메모리 장치.
  11. 제7항에 있어서, 상기 메모리 쎌 어레이 뱅크들이 두개의 상기 서브라인드라이버사이에 상기 메모리 쎌 어레이 블럭이 적어도 네개 이상이 위치함으로써 저속으로 정보를 입출력할 수 있음을 특징으로 하는 반도체 메모리 장치.
  12. 제7항에 있어서, 두개 이상의 상기 메모리 쎌 어레이 블럭들이 서로 동작전압이 다름을 특징으로 하는 반도체 메모리 장치.
  13. 제7항에 있어서, 상기 메모리 쎌 어레이 뱅크들이 서로 사이즈가 다름을 특징으로 하는 반도체 메모리 장치.
  14. 열을 지정하는 어드레스에 응답하여 해독된 신호를 공급하는 독립된 컬럼디코더와 데이타라인을 구비한 두개 이상의 메모리 쎌 어레이 블럭과, 상기 메모리 쎌 어레이 블럭들과 서브워드라인드라이버로 구성되어 서로 다른 어드레스에 의해 선택되는 메모리 쎌 어레이 뱅크들을 구비한 반도체 메모리 장치에 있어서, 상기 어드레스 중 행을 지정하는 어드레스에 응답하여 상기 메모리 쎌 어레이 블럭들에 어드레스를 공급하는 로우디코더와, 입력된 상기 어드레스에 응답하여 메모리 쎌 어레이 블럭에 해당하는 갯수로 2의 블럭갯수제곱한만큼의 메모리 쎌 어레이 블럭중 하나의 상기 메모리 쎌 어레이 블럭을 지정하는 블럭디코더와, 두개의 상기 서브워드라인드라이버사이에 위치하는 적어도 하나 이상의 상기 메모리 쎌 어레이 블럭을 구비하는 반도체 메모리 장치.
  15. 제14항에 있어서, 상기 메모리 쎌 어레이 블럭들이 각각의 상기 로우디코더에서 출력된 신호선 또는 상기 데이타라인의 레이아웃상의 길이가 각각마다 서로 다름을 특징으로 하는 반도체 메모리 장치.
  16. 제14항에 있어서, 상기 메모리 쎌 어레이 뱅크들이 두개의 상기 서브라인드라이버사이에 상기 메모리 쎌 어레이 블럭이 하나가 위치함으로써 고속으로 정보를 입출력할 수 있음을 특징으로 하는 반도체 메모리 장치.
  17. 제14항에 있어서 상기 메모리 쎌 어레이 뱅크들이 두개의 상기 서브라인드라이버사이에 상기 메모리 쎌 어레이 블럭이 두개가 위치함으로써 중속으로 정보를 입출력할 수 있음을 특징으로 하는 반도체 메모리 장치.
  18. 제14항에 있어서, 상기 메모리 쎌 어레이 뱅크들이 두개의 상기 서브라인드라이버사이에 상기 메모리 쎌 어레이 블럭이 적어도 네개 이상이 위치함으로써 저속으로 정보를 입출력할 수 있음을 특징으로 하는 반도체 메모리 장치.
  19. 제14항에 있어서, 두개 이상의 상기 메모리 쎌 어레이 블럭들이 서로 동작전압이 다름을 특징으로 하는 반도체 메모리 장치.
  20. 제14항에 있어서, 상기 메모리 쎌 어레이 뱅크들이 서로 사이즈가 다름을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950031525A 1995-09-23 1995-09-23 상이한 속도를 가진 메모리 어레이 뱅크를 구비한 반도체 메모리 장치 KR0167685B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950031525A KR0167685B1 (ko) 1995-09-23 1995-09-23 상이한 속도를 가진 메모리 어레이 뱅크를 구비한 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950031525A KR0167685B1 (ko) 1995-09-23 1995-09-23 상이한 속도를 가진 메모리 어레이 뱅크를 구비한 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR970017600A true KR970017600A (ko) 1997-04-30
KR0167685B1 KR0167685B1 (ko) 1999-02-01

Family

ID=19427665

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950031525A KR0167685B1 (ko) 1995-09-23 1995-09-23 상이한 속도를 가진 메모리 어레이 뱅크를 구비한 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR0167685B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100332469B1 (ko) * 1998-05-29 2002-07-18 박종섭 뱅크 동작제어에 의한 전력절감형 메모리 소자
KR100361862B1 (ko) * 1998-12-30 2003-02-20 주식회사 하이닉스반도체 반도체 메모리장치 및 이의 센싱전류 감소방법
KR100480558B1 (ko) * 1997-07-24 2005-06-13 삼성전자주식회사 내부전압발생회로및이를구비한반도체메모리장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480558B1 (ko) * 1997-07-24 2005-06-13 삼성전자주식회사 내부전압발생회로및이를구비한반도체메모리장치
KR100332469B1 (ko) * 1998-05-29 2002-07-18 박종섭 뱅크 동작제어에 의한 전력절감형 메모리 소자
KR100361862B1 (ko) * 1998-12-30 2003-02-20 주식회사 하이닉스반도체 반도체 메모리장치 및 이의 센싱전류 감소방법

Also Published As

Publication number Publication date
KR0167685B1 (ko) 1999-02-01

Similar Documents

Publication Publication Date Title
KR950006853A (ko) 소정의 뱅크 형태로 세트하여 인에이블하는 복수개의 뱅크를 갖는 반도체 메모리
KR950027625A (ko) 화상 데이타의 고속 리라이트가 가능한 반도체 집적회로 장치와 그것을 이용한 화상 데이타 처리시스템
KR910013266A (ko) 반도체 메모리 어레이의 구성방법
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR970067348A (ko) 향상된 동기식 판독 및 기록 가능한 반도체 메모리
KR950020713A (ko) 다이나믹 반도체기억장치
KR930001231A (ko) 반도체 기억 장치의 컬럼 선택 회로
KR950030151A (ko) 반도체 기억장치
KR970029066A (ko) 명령어 인출 방법 및 장치
KR970051152A (ko) 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
KR930020678A (ko) 반도체 기억 장치
KR880010421A (ko) 오픈 비트선 구조를 가지는 다이나믹형 랜덤 억세스 메모리
US5005157A (en) Apparatus for selectively providing RAS signals or RAS timing and coded RAS address signals
KR920010632A (ko) 반도체 메모리 디바이스
GB2259383A (en) Block selection in semiconductor memory devices
KR970029768A (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
KR970017600A (ko) 상이한 속도를 가진 메모리 어레이 뱅크를 구비한 반도체 메모리 장치
KR910019059A (ko) 반도체 불휘발성 메모리장치
US5530934A (en) Dynamic memory address line decoding
KR970023432A (ko) 신속한 랜덤 액세스를 위한 반도체 메모리 소자
KR20010021062A (ko) 반도체 메모리장치 및 이의 메모리셀 어레이 블락 제어방법
US6147919A (en) Semiconductor memory employing direct-type sense amplifiers capable of realizing high-speed access
KR20050067578A (ko) 일정한 데이터 억세스 타이밍을 유지할 수 있는 반도체메모리 장치
KR970051149A (ko) 이중 워드라인 구조를 갖는 반도체 메모리장치
KR19990034768A (ko) 프리디코더를 구비한 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950923

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19950923

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19980922

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19980929

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19980929

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20010807

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20020807

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20030808

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20040331

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20050802

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20060830

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20080809