[go: up one dir, main page]

KR100467383B1 - 반도체 칩 실장 기판, 전기 광학 장치, 액정 장치, 전자발광 장치 및 전자 기기 - Google Patents

반도체 칩 실장 기판, 전기 광학 장치, 액정 장치, 전자발광 장치 및 전자 기기 Download PDF

Info

Publication number
KR100467383B1
KR100467383B1 KR10-2001-0074827A KR20010074827A KR100467383B1 KR 100467383 B1 KR100467383 B1 KR 100467383B1 KR 20010074827 A KR20010074827 A KR 20010074827A KR 100467383 B1 KR100467383 B1 KR 100467383B1
Authority
KR
South Korea
Prior art keywords
wiring
substrate
electrode
power supply
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR10-2001-0074827A
Other languages
English (en)
Other versions
KR20020042480A (ko
Inventor
도다다카토모
마키노나오키
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20020042480A publication Critical patent/KR20020042480A/ko
Application granted granted Critical
Publication of KR100467383B1 publication Critical patent/KR100467383B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • H10K59/1315Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/17Passive-matrix OLED displays
    • H10K59/179Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/17Passive-matrix OLED displays
    • H10K59/179Interconnections, e.g. wiring lines or terminals
    • H10K59/1795Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 전기 저항값이 낮은 금속 재료를 이용하여 배선 패턴을 형성한 경우에도, 그 금속 배선에 부식 또는 마이그레이션(migration)이 발생하는 것을 방지하는 것으로, 기판(4a) 상에 반도체 칩(19a, 19b)이 탑재된 반도체 칩 실장 기판이다. 반도체 칩(19a, 19b)에 전원 전위를 공급하는 전원 배선(22)과, 반도체 칩(19a, 19b)에 접지 전위를 공급하는 접지 배선(23)과, 반도체 칩(19a, 19b)으로부터의 출력 신호가 공급되는 출력 배선(21a, 21b)과, 출력 배선(21a, 21b)을 피복하는 절연막(11)을 갖는다. 절연막(11)은 전원 배선(22)과 접지 배선(23) 사이의 영역을 피해 형성된다.

Description

반도체 칩 실장 기판, 전기 광학 장치, 액정 장치, 전자 발광 장치 및 전자 기기{INSTALLATION SUBSTRATE FOR SEMICONDUCTOR CHIP, ELECTRIC OPTICAL DEVICE, LIQUID CRYSTAL DEVICE, ELECTRO-LUMINESCENCE DEVICE AND ELECTRONIC DEVICE}
본 발명은 기판 상에 반도체 칩을 실장하여 이루어지는 반도체 칩 실장 기판에 관한 것이다. 또한, 본 발명은 액정이나 전자 발광 등과 같은 전기 광학 물질을 이용하여 표시를 행하는 전기 광학 장치에 관한 것이다. 또한, 본 발명은 액정의 배향을 제어함으로써 광을 변조하여 표시하는 액정 장치에 관한 것이다. 또한,본 발명은 유기 전자 발광 소자를 이용하여 이미지를 표시하는 전자 발광 장치에 관한 것이다. 또한, 본 발명은 전기 광학 장치를 이용하여 구성되는 전자 기기에 관한 것이다.
최근, 휴대형 컴퓨터, 휴대 전화기, 비디오 카메라 등과 같은 전자 기기의 표시부에 액정 장치나 전자 발광 장치(이하, EL장치라고 함) 등과 같은 전기 광학 장치가 표시 장치로서 널리 이용되고 있다.
액정 장치에서는 전기 광학 물질로서의 액정을 한 쌍의 전극 사이에 유지하고, 그들 전극에 인가하는 전압을 제어함으로써 액정의 배향을 제어하고, 이 액정의 배향 제어에 의해 해당 액정을 통과하는 광을 변조하고, 이에 따라 문자, 숫자 등과 같은 이미지를 외부에 표시한다.
또한, EL 장치에서는 전기 광학 물질로서의 EL 발광층을 한 쌍의 전극 사이에 유지하고, 그들 전극에 인가하는 전압을 제어함으로써 상기 EL 발광층에 공급하는 전류를 제어하여 EL 발광층으로부터의 발광을 제어하는 것에 의해, 문자, 숫자 등과 같은 이미지를 외부에 표시한다.
액정 장치나 EL 장치 등에서는 액정이나 EL 발광층 등을 사이에 유지하는 전극이 하나 또는 복수의 기판 상에 형성된다. 예컨대, 액정 장치에서는 서로 대향하여 배치되는 한 쌍의 기판 각각에 전극이 형성된다. 한편, EL 장치에서는 하나의 기판 표면에 한 쌍의 전극이 EL 발광층을 사이에 두고 적층된다. 이들 전기 광학 장치에서는 기판 상의 유효 표시 영역 내부에 복수의 전극이 형성되고, 그 유효 표시 영역 외부에는 상기 복수의 전극으로부터 연장되는 연장 배선이나 그들 연장 배선과는 별도의 금속 배선이 형성된다. 유효 표시 영역 내에 형성되는 전극은 ITO 등과 같은 산화물인 경우도 있고, APC합금, Cr 등과 같은 금속인 경우도 있다. 전극이 금속으로 형성되는 경우에는 그것으로부터 연장되는 연장 배선도 금속선이 된다.
유효 표시 영역의 외부로 연장되는 상기 연장 배선과는 별도의 금속 배선으로는, 예컨대, 기판 상에 반도체 칩을 직접 실장하는 구조의 배선 기판, 소위 COG(Chip On Glass) 방식의 배선 기판에서 그 반도체 칩의 입력 단자, 예컨대, 입력측 범프에 접속되는 금속 배선으로서, 외부 회로로부터 연장되는 FPC(Flexible Printed Circuit) 등에 접속되는 금속 배선이 고려된다.
상기한 액정 장치나 EL 장치 등에서, 종래 기판 상에 형성하는 전극의 재료로서 ITO(Indium Tin Oxide) 등과 같은 도전성 산화물이 이용되는 것이나, 기판 상에 형성되는 금속 배선의 재료로서 APC, Cr 등과 같은 금속이 이용되는 것은 알려져 있다. 여기서, APC라고 하는 것은 Ag(은), Pd(팔라듐), Cu(구리)로 이루어지는 합금이다.
ITO는 전극 등의 재료로서 종래부터 널리 이용되고 있지만, 이 ITO는 전기 저항값이 높기 때문에, 이것을 기판 상에서 길게 배선하면, 전기 저항값이 높아져 구동 회로를 정상적으로 구동시킬 수 없게 된다는 문제가 있었다. 이러한 문제점을 해소하기 위해 유효하다고 생각되는 것이, APC, Cr 등과 같은 전기 저항값이 낮은 금속이다. 예컨대, ITO의 단위 면적당 저항치가 15Ω 정도인 데 비해, Cr의 단위 면적당의 저항값은 1.5Ω 정도이며, APC의 단위 면적당의 저항값은 0.1Ω 정도이다. 이와 같은 전기 저항값이 낮은 금속 재료를 이용하여 기판 상에 배선 패턴을 형성하면, 배선 패턴의 배선 길이를 길게 해도 전기 저항값을 낮게 억제할 수 있기 때문에, 매우 유리하다.
이상과 같이, 기판 상에 형성하는 배선 패턴을 APC, Cr 등과 같은 금속으로 형성하면, 전기 저항값을 낮추는 데 있어서 매우 유리하지만, 한편 금속 배선이 부식에 의해서, 바꿔 말해 마이그레이션, 즉, 원자 이동에 의해 손상되어 배선 품질을 유지할 수 없게 된다는 다른 문제가 발생하는 것을 알 수 있었다.
본 발명자는 이 금속 부식 또는 마이그레이션의 문제를 해소하기 위해서 여러 가지의 실험을 행하여, 이하의 것을 알아냈다. 즉, 기판 상의 복수의 금속 배선이 서로 이웃하여 배치되는 경우로서, 그들 금속 배선 중 서로 이웃하는 금속 배선 사이에 전위차가 발생할 때, 즉, 금속 배선 사이에 양극과 음극의 관계가 발생할 때에, 양극 측의 금속 성분, 예컨대, Ag가 용해되기 때문이라고 생각된다.
본 발명은 종래의 배선 기판에 대한 상기한 문제점을 감안하여 이루어진 것으로서, 전기 저항값이 낮은 금속 재료를 이용하여 배선 패턴을 형성한 경우에도 그 금속 배선에 부식 또는 마이그레이션이 발생하는 것을 방지하는 것을 목적으로 한다.
도 1은 본 발명에 따른 액정 장치의 일 실시예를 나타내는 평면도,
도 2는 도 1의 Ⅱ-Ⅱ선에 따른 액정 장치의 단면 구조를 나타내는 단면도,
도 3은 도 1의 액정 장치를 구성하는 한쪽 기판의 평면도,
도 4는 도 1의 액정 장치를 구성하는 다른쪽 기판의 평면도,
도 5는 도 3(a)에서의 V-V선 단면도,
도 6은 도 1의 액정 장치의 변형예를 나타내는 평면도,
도 7은 본 발명에 따른 액정 장치의 다른 실시예를 나타내는 평면도,
도 8은 도 7에서의 Ⅷ-Ⅷ선에 따른 액정 장치의 단면 구조를 나타내는 단면도,
도 9는 도 7의 액정 장치를 구성하는 한쪽 기판을 나타내는 평면도,
도 10은 도 7의 액정 장치에서 이용되는 액티브 소자의 일례를 나타내는 사시도,
도 11은 본 발명에 따른 액정 장치의 또 다른 실시예를 나타내는 평면도,
도 12는 도 11에서의 Ⅱ-Ⅱ선에 따른 액정 장치의 단면 구조를 나타내는 단면도,
도 13은 도 11의 액정 장치를 구성하는 한쪽 기판을 나타내는 평면도,
도 14는 도 13의 화살표 A로 나타내는 부분을 확대하여 나타내는 도면,
도 15는 도 14에서의 B-B선 단면도,
도 16은 본 발명에 따른 전자 발광 장치의 일 실시예를 나타내는 평면도,
도 17은 도 16에서의 Ⅶ-Ⅶ선 단면도,
도 18은 도 16에서의 Ⅷ-Ⅷ선 단면도,
도 19는 본 발명에 따른 전자 기기의 일례인 휴대 전화기의 실시예를 나타내는 도면,
도 20은 본 발명에 따른 전자 기기의 일례인 손목 시계의 일 실시예를 나타내는 도면,
도 21은 본 발명에 따른 전자 기기의 일례인 휴대형 정보 처리 장치의 일 실시예를 나타내는 도면.
도면의 주요부분에 대한 부호의 설명
1 : 액정 장치 2 : 액정 패널
4a, 4b : 기판 6 : 밀봉재
8a, 8b : 연장부 9a, 9b : 전극
11 : 절연막 13a, 13b : 기재(基材)
14a, 14b : 편광판 19a, 19b : 액정 구동용 IC(반도체 칩)
21a, 21b, 21c : 출력 배선 23 : 접지 배선
24 : 제어 배선 26 : 데이터 배선
27 : 도통재 28 : 입력 배선
31 : 액정 장치 32 : TFD 요소
33 : 라인 배선 41 : 액정 장치
46 : 개구 47 : 보호막
51 : 전자 발광 장치 52 : 유기 전자 발광층
53 : 기재 59a, 59b : 전극
60 : 휴대 전화기 70 : 손목 시계
L : 액정 H1 : 제 1 변
H2 : 제 2 변
(1) 상기 목적을 달성하기 위해서, 본 발명에 따른 반도체 칩 실장 기판은 기판 상에 반도체 칩이 탑재된 반도체 칩 실장 기판에 있어서, 상기 반도체 칩에 전원 전위를 공급하는 전원 배선과, 상기 반도체 칩에 접지 전위를 공급하는 접지 배선과, 상기 반도체 칩으로부터의 출력 신호가 공급되는 출력 배선과, 상기 출력 배선을 피복하는 절연막을 갖되, 상기 절연막은 상기 전원 배선과 상기 접지 배선 사이의 영역을 피해 형성되는 것을 특징으로 한다.
일반적으로, 기판 상에 형성되는 배선에는 전극과 구동용 소자 사이를 접속하는 배선과, 외부의 배선 기판과 구동용 소자 사이를 접속하는 배선이 있다. 이들 중, 마이그레이션 등이 발생하는 것은 주로 외부 배선 기판과 구동용 소자를 접속하는 배선이었다. 여기서, 외부 배선 기판과 구동용 소자를 접속하는 배선으로는 전원 배선이나 접지 배선 등과 같은 전원 전압계의 배선과, 데이터 신호를 전송하는 데이터 배선이나 드라이버 등을 제어하기 위한 제어 신호를 전송하는 제어 배선 등과 같은 신호계의 배선이 고려된다.
본 발명자가 불량의 발생 상황을 분석한 결과, 부식 또는 마이그레이션은 거의 정해진 장소에서 발생하는 것을 알 수 있었고, 특히, 상기한 전원 전압계의 배선에 발생하는 것을 알 수 있었다. 이에 비해, 상기 신호계의 배선에는 거의 마이그레이션 등은 발생하지 않았다. 즉, 인접하는 배선간의 전위차가 커지는 경우가 있는 전원 전압계의 배선에 마이그레이션 등이 발생하는 것을 알 수 있었다.
본 발명자의 고찰에 따르면, 마이그레이션 등의 발생에는 배선을 피복하는절연막의 존재가 크게 영향을 미치고 있다고 생각된다. 즉, 배선의 형성 공정에서는 금속막을 성막한 후, 이것을 패터닝하여 배선으로 하지만, 패터닝 시에 금속막 상에 포토레지스트를 도포하고, 또 에칭을 실행하기 때문에 배선의 표면이 오염되는 것을 피할 수 없다. 배선의 형성 후, 기판의 세정이 행해지지만, 오염은 완전하게 제거할 수 없는 경우도 있다.
그래서, 배선의 표면이 오염된 채로 배선 상에 절연막을 형성하면, 그 오염이 절연막에 의해 봉입된 상태로 되어, 배출될 수 없게 된다. 이와 같은 상태로 배선에 전압이 인가되면, 특히 전원 전압계의 배선에서는 인접하는 배선간의 전위차, 즉, 전계가 크기 때문에, 마이그레이션 등이 다른 장소에 비해 발생하기 쉽다고 생각했다. 즉, 전원 전압계의 배선일 경우는 오염의 부착, 그 오염이 절연막에 의해 봉입되는 것, 고 전계의 인가 등과 같은 마이그레이션이 발생하기 쉬운 조건이 갖추어져 있다고 할 수 있다.
그래서, 본 발명에서는 전원 배선과 접지 배선 사이의 영역을 피해 절연막을 형성했다. 바꿔 말하면, 전원 배선과 접지 배선 사이의 영역에는 절연막을 마련하지 않는 구성을 채용했다. 이러한 구성에 의해, 제조 공정 중에 전원 전압계 배선의 표면이 오염되었어도 그 오염이 절연막에 의해 봉입되는 일이 없어지므로, 구동 시에 고전계가 인가되었어도 마이그레이션의 발생을 방지할 수 있다.
또, 전원 전압계 배선을 구성하는 금속막으로는 여러 가지를 이용할 수 있지만, 그 하나로서 APC를 이용할 수 있다. 또한, 이 APC를 반사층의 구성 재료로 사용할 수도 있다. 이 구성에 따르면, 알루미늄 등을 이용한 경우에 비해 반사율이높은 반사층이 얻어지고, 또한, 저항이 낮은 배선을 얻을 수 있다.
(2) 다음으로, 본 발명에 따른 다른 반도체 칩 실장 기판은 기판 상에 반도체 칩이 탑재된 반도체 칩 실장 기판에 있어서, 상기 기판에 형성되어, 상기 반도체 칩으로부터의 출력 신호가 공급되는 출력 배선과, 상기 기판의 한 변 측에 형성된 제 1 영역과, 상기 기판의 상기 한 변과 교차하는 변 측에 형성된 제 2 영역과, 상기 제 1 영역 및 상기 제 2 영역에 걸쳐 형성되어 상기 반도체 칩에 전원 전위를 공급하는 전원 배선과, 상기 제 1 영역 및 상기 제 2 영역에 걸쳐 형성되어 상기 반도체 칩에 접지 전위를 공급하는 접지 배선과, 상기 제 2 영역에서 상기 접지 배선 및 상기 전원 배선에 접속되는 외부 회로 기판과, 상기 출력 배선을 피복하는 절연막을 갖되, 상기 반도체 칩은 상기 제 1 영역에 실장되고, 상기 절연막은 상기 전원 배선과 상기 접지 배선 사이의 영역을 피해 형성되는 것을 특징으로 한다.
이러한 구성의 반도체 칩 실장 기판에서는 전원 배선 및 접지 배선이 제 1 영역과 제 2 영역의 두 개 영역에 걸쳐 배치되므로, 결과적으로, 그들 배선 길이가 길어져 있다. 이와 같이 배선 길이가 길어지는 경우에는 배선 길이가 짧은 경우에 비해 마이그레이션 등이 발생하기 쉬운 경향이 있다. 그러나, 이와 같은 구조의 반도체 칩 실장 기판에 대하여 본 발명을 적용하면, 마이그레이션 등의 발생을 확실하게 방지할 수 있다.
(3) 다음으로, 본 발명에 따른 반도체 칩 실장 기판에 있어서는, 제 1 영역에 실장되는 제 1 반도체 칩에 부가하여, 제 2 반도체 칩을 상기 제 2 영역에 더 실장할 수 있다. 기판 상에 마련되는 반도체 칩의 수가 증가하면, 전위차가 크게다른 배선이 서로 이웃할 가능성도 높아지기 때문에, 마이그레이션 등의 발생 가능성도 높아진다. 그러나, 이와 같은 구조의 반도체 칩 실장 기판에 대하여 본 발명을 적용하면, 마이그레이션 등의 발생을 확실하게 방지할 수 있다.
(4) 다음으로, 본 발명에 따른 전기 광학 장치는 전기 광학층을 구비하는 전기 광학 장치에 있어서, 상기 전기 광학층을 지지하는 기판과, 상기 전기 광학층을 구동시키는 전극과, 상기 기판에 탑재된 구동용 소자와, 상기 구동용 소자에 접속되어 그 구동용 소자로부터 출력된 출력 신호를 상기 전극에 공급하는 출력 배선과, 상기 출력 배선을 피복하는 절연막과, 상기 기판에 형성되어 상기 구동용 소자에 전원 전위를 공급하는 전원 배선과, 상기 기판에 형성되어 상기 구동용 소자에 접지 전위를 공급하는 접지 배선을 갖되, 상기 절연막은 상기 전원 배선과 상기 접지 배선 사이의 영역을 피해 형성되는 것을 특징으로 한다.
이러한 구성의 전기 광학 장치에 따르면, 전원 배선과 접지 배선 사이의 영역을 피해 절연막을 형성했다. 바꿔 말하면, 전원 배선과 접지 배선 사이의 영역에는 절연막을 마련하지 않는 구성을 채용했다. 이러한 구성에 따라, 제조 공정 중에 전원 전압계 배선의 표면이 오염되었어도 그 오염이 절연막에 의해 봉입되는 일이 없기 때문에, 구동 시에 높은 전계가 인가되었어도 마이그레이션의 발생을 방지할 수 있다.
(5) 본 발명에 따른 전기 광학 장치에 있어서, 상기 전원 배선은 금속을 주성분으로 하는 층을 포함하여 구성할 수 있다. 이에 따라, 배선의 전기 저항값을 낮게 억제할 수 있기 때문에 전기 회로를 안정 상태로 유지할 수 있고, 또한 배선을 길게 배치할 수도 있다.
(6) 본 발명에 따른 전기 광학 장치에 있어서, 상기 금속을 주성분으로 하는 층은 은, 팔라듐 및 구리으로 이루어지는 군 중에서 선택되는 금속을 포함할 수 있다. 은, 팔라듐 및 구리 전부를 포함하는 합금은 소위 APC라고 불리는 금속이다. 이 APC는 양호한 광반사 특성을 갖기 때문에, 이것을 광반사 요소로서 전기 광학 장치에 이용하면, Al(알루미늄) 등을 광반사 요소로서 이용하는 경우에 비해 밝은 표시를 얻을 수 있다.
(7) 본 발명에 따른 전기 광학 장치에 있어서, 상기 전원 배선 및 상기 접지 배선 중 적어도 어느 하나는 금속 및 금속 산화물의 적층 구조를 가질 수 있다. 전원 배선 및 접지 배선을 금속만으로 형성하는 경우에는, 이들 배선이 부식되거나 박리되기 쉽지만, 이 금속에 금속 산화물을 적층하면, 그와 같은 부식 및 박리를 방지할 수 있다. 또한, 전원 배선 및 접지 배선을 금속만으로 형성하는 경우에는, 그 금속으로부터 불순물이 용해되어, 액정, EL 등과 같은 전기 광학 물질을 오염시킬 우려가 있지만, 이 금속에 금속 산화물을 적층하면, 그와 같은 오염을 방지할 수 있다.
(8) 본 발명에 따른 전기 광학 장치에 있어서, 상기 전기 광학층은 유기 전자 발광층 및 액정층 중에서 선택할 수 있다. 액정층을 선택한 경우에는 액정의 배향을 제어함으로써 해당 액정을 통과하는 광의 변조를 제어하고, 편광판을 통과하는 편광과 편광판에 의해서 진행이 저지되는 편광에 의해 표시가 행해진다. 한편, 유기 전자 발광를 선택한 경우에는 해당 유기 전자 발광을 화소마다 발광시킴으로써 표시가 행해진다.
(9) 본 발명에 따른 전기 광학 장치에 있어서, 상기 전기 광학층은 상기 전극과 상기 제 2 전극 사이에 마련될 수 있고, 또 상기 전극 및 상기 제 2 전극 중 어느 한쪽에는 스위칭 소자를 접속할 수 있다. 이 구성에 따르면, 표시 영역을 구성하는 복수 화소의 ON/OFF를 스위칭 소자에 의한 스위칭 기능에 따라 제어할 수 있다.
(10) 본 발명에 따른 전기 광학 장치에 있어서, 상기 스위칭 소자는 박막 트랜지스터 및 박막 다이오드 중에서 선택할 수 있다. 박막 트랜지스터는 3단자형의 스위칭 소자이다. 또한, 박막 다이오드는 2단자형의 스위칭 소자이다.
(11) 본 발명에 따른 전기 광학 장치에 있어서는 상기 전기 광학층을 구동시키는 제 2 전극을 더 포함하고, 상기 전기 광학층은 상기 전극 및 상기 제 2 전극사이에 유지할 수 있다. 그리고, 본 전기 광학 장치는 상기 기판에 탑재된 제 2 구동용 소자와, 상기 출력 배선을 피복하는 절연막과, 상기 기판에 형성되어, 상기 제 2 구동용 소자에 전원 전위를 공급하는 제 2 전원 배선과, 상기 기판에 형성되어, 상기 제 2 구동용 소자에 접지 전위를 공급하는 제 2 접지 배선을 갖되, 상기 절연막은 상기 제 2 전원 배선과 상기 제 2 접지 배선 사이의 영역을 피해 형성할 수 있다.
이러한 구성의 전기 광학 장치는 한 개의 기판 상에 두 개의 구동용 소자가 실장되는 구조의 전기 광학 장치를 상정하고 있고, 절연막은 양쪽의 구동용 소자에 대해 전원 배선과 접지 배선 사이의 영역을 피해 형성할 수 있다.
(12) 다음으로, 본 발명에 따른 다른 전기 광학 장치는 전기 광학층을 갖는 전기 광학 장치에 있어서, 상기 전기 광학층을 지지하는 기판과, 상기 전기 광학층을 구동시키는 전극과, 상기 기판에 탑재된 구동용 소자와, 상기 구동용 소자에 접속되어 그 구동용 소자로부터 출력된 출력 신호를 상기 전극에 공급하는 출력 배선과, 상기 출력 배선을 피복하는 절연막과, 상기 기판에 형성되어 상기 구동용 소자에 전원 전위를 공급하는 전원 배선과, 상기 기판에 형성되어 상기 구동용 소자에 접지 전위를 공급하는 접지 배선과, 상기 기판에 형성되어 상기 구동용 소자를 제어하는 신호를 공급하는 제어 배선과, 상기 기판에 형성되어 상기 구동용 소자에 데이터 신호를 공급하는 데이터 배선을 가질 수 있다. 그리고, 상기 절연막은 ① 상기 전원 배선과 상기 제어 배선 사이의 영역, ② 상기 전원 배선과 상기 데이터 배선 사이의 영역, ③ 상기 접지 배선과 상기 제어 배선 사이의 영역, 또는 ④ 상기 접지 배선과 상기 데이터 배선 사이의 영역을 피해 형성할 수 있다.
이러한 구성의 전기 광학 장치에서는 전원 배선과 접지 배선에 관련해서 절연막의 패턴을 결정하는 것에 부가하여, 제어 배선 및 데이터 배선도 고려하여 절연막의 패턴을 결정하는 것으로 하고 있다. 이 구성에 따르면, 전원 배선과 접지 배선 사이에 큰 전위차가 발생하는 것과 마찬가지로, 제어 배선 및 데이터 배선을 포함한 복수의 배선 사이에 큰 전위차가 발생하는 경우에도, 마이그레이션 등의 발생을 확실하게 방지할 수 있다.
(13) 다음으로, 본 발명에 따른 액정 장치는 제 1 전극을 구비한 제 1 기판과, 상기 제 1 기판에 대향하여 배치되고 제 2 전극을 구비한 제 2 기판과, 상기제 1 전극과 상기 제 2 전극 사이에 배치된 액정층과, 상기 제 1 기판 중 상기 제 2 기판으로부터 연장된 영역에 실장된 액정 구동용 IC와, 상기 액정 구동용 IC에 접속되어, 그 액정 구동용 IC로부터 출력된 출력 신호를 상기 제 1 전극 또는 상기 제 2 전극에 공급하는 출력 배선과, 상기 출력 배선을 피복하는 절연막과, 상기 제 1 기판 또는 상기 제 2 기판에 형성되어 상기 액정 구동용 IC에 전원 전위를 공급하는 전원 배선과, 상기 제 1 기판 또는 상기 제 2 기판에 형성되어 상기 액정 구동용 IC에 접지 전위를 공급하는 접지 배선을 갖되, 상기 절연막은 상기 전원 배선과 상기 접지 배선 사이의 영역을 피해 마련되는 것을 갖는다.
이러한 구성의 액정 장치에 따르면, 전원 배선과 접지 배선 사이의 영역을 피해 절연막을 형성했다. 바꿔 말하면, 전원 배선과 접지 배선 사이의 영역에는 절연막을 마련하지 않는 구성을 채용했다. 이러한 구성에 의해, 액정 장치의 제조 공정 중에 전원 전압계 배선의 표면이 오염되었어도 그 오염이 절연막에 의해 봉입되는 일이 없기 때문에, 액정 장치의 구동 시에 높은 전계가 인가되었어도 마이그레이션의 발생을 방지할 수 있다.
(14) 본 발명에 따른 액정 장치에 있어서, 상기 전원 배선은 복수 층을 포함하는 적층 구조를 갖고, 또한, 상기 제 1 전극 또는 상기 제 2 전극으로서 상기 전원 배선과 동일 기판에 형성된 전극도 복수 층을 포함하는 적층 구조를 가질 수 있다. 즉, 동일 기판 상의 전극과 전원 배선은 서로 동일한 층 구조로 형성할 수 있다. 이렇게 하면, 전원 배선과 전극을 동일한 공정으로 동시에 형성할 수 있어, 공정이 간단해진다.
(15) 본 발명에 따른 액정 장치에 있어서는 반사막을 더 가질 수 있고, 상기 적층 구조는 금속막 및 그 금속막 상에 형성된 금속 산화물막을 포함하며, 상기 금속막은 상기 반사막과 동일층으로 할 수 있다. 이렇게 하면, 액정 장치의 제조 공정을 간략화할 수 있다.
(16) 다음으로, 본 발명에 따른 액정 장치는 제 1 전극을 구비한 제 1 기판과, 상기 제 1 기판에 대향하여 배치되어 제 2 전극을 구비한 제 2 기판과, 상기 제 1 전극과 상기 제 2 전극 사이에 배치된 액정층과, 상기 제 1 기판의 제 1 변에서 상기 제 2 기판으로부터 연장된 영역에 실장된 제 1 액정 구동용 IC와, 상기 제 1 기판의 상기 제 1 변과 교차하는 제 2 변에서 상기 제 2 변으로부터 연장된 영역에 실장된 제 2 액정 구동용 IC와, 상기 제 1 액정 구동용 IC 또는 상기 제 2 액정 구동용 IC에 접속된 복수의 배선과, 상기 복수의 배선 중 일부를 피복하는 절연막을 갖되, 상기 복수의 배선은 전원 전위를 상기 제 1 액정 구동용 IC에 공급하는 전원 배선 및 접지 전위를 상기 제 1 액정 구동용 IC에 공급하는 접지 배선을 포함하며, 상기 절연막은 상기 전원 배선과 상기 접지 배선 사이를 피해 형성되는 것을 특징으로 한다.
이러한 구성의 액정 장치는 한 개의 기판 상에 두 개의 구동용 소자가 실장되는 구조의 액정 장치를 상정하고 있고, 절연막은 양쪽의 액정 구동용 IC에 관하여 전원 배선과 접지 배선 사이의 영역을 피해 형성할 수 있다.
(17) 다음으로, 본 발명에 따른 다른 액정 장치는 제 1 전극을 구비한 제 1 기판과, 상기 제 1 기판에 대향하여 배치되고 제 2 전극을 구비한 제 2 기판과, 상기 제 1 전극과 상기 제 2 전극 사이에 배치된 액정층과, 상기 제 1 기판 중 상기 제 2 기판으로부터 연장된 영역에 실장된 액정 구동용 IC와, 상기 액정 구동용 IC에 접속되어 그 액정 구동용 IC로부터 출력된 출력 신호를 상기 제 1 전극 또는 상기 제 2 전극에 공급하는 출력 배선과, 상기 출력 배선을 피복하는 절연막과, 상기 제 1 기판 또는 상기 제 2 기판에 형성되어 상기 액정 구동용 IC에 전원 전위를 공급하는 전원 배선과, 상기 제 1 기판 또는 상기 제 2 기판에 형성되어 상기 액정 구동용 IC에 접지 전위를 공급하는 접지 배선과, 상기 제 1 기판 또는 상기 제 2 기판에 형성되어 상기 액정 구동용 IC를 제어하는 신호를 공급하는 제어 배선과, 상기 제 1 기판 또는 상기 제 2 기판에 형성되어 상기 액정 구동용 IC에 데이터 신호를 공급하는 데이터 배선을 갖되, 상기 절연막은 ① 상기 전원 배선과 상기 제어 배선 사이의 영역, ② 상기 전원 배선과 상기 데이터 배선 사이의 영역, ③ 상기 접지 배선과 상기 제어 배선 사이의 영역, 또는 ④ 상기 접지 배선과 상기 데이터 배선 사이의 영역을 피해 형성되는 것을 특징으로 한다.
이러한 구성의 액정 장치에 있어서는 전원 배선과 접지 배선에 관련해서 절연막의 패턴을 결정하는 것에 부가하여, 제어 배선 및 데이터 배선도 고려하여 절연막의 패턴을 결정하는 것으로 하고 있다. 이 구성에 따르면, 전원 배선과 접지 배선 사이에 큰 전위차가 발생하는 것과 마찬가지로, 제어 배선 및 데이터 배선을 포함한 복수의 배선 사이에 큰 전위차가 발생하는 경우에도 마이그레이션 등의 발생을 확실하게 방지할 수 있다.
(18) 다음으로, 본 발명에 따른 전자 발광 장치는 기재와, 해당 기재에 마련된 제 1 전극과, 해당 제 1 전극 상에 배치된 전자 발광층과, 해당 전자 발광층 상에 마련된 제 2 전극과, 상기 기재의 제 1 변 측에 실장되어 상기 제 1 전극에 접속된 제 1 구동용 IC와, 상기 기재의 상기 제 1 변과 교차하는 제 2 변 측에 실장되어 상기 제 2 전극에 접속된 제 2 구동용 IC와, 상기 제 1 구동용 IC 또는 상기 제 2 구동용 IC에 전원 전위를 공급하는 전원 배선과, 상기 제 1 구동용 IC 또는 상기 제 2 구동용 IC에 접지 전위를 공급하는 접지 배선과, 상기 제 1 구동용 IC 또는 상기 제 2 구동용 IC로부터의 출력 신호가 공급되는 출력 배선과, 상기 출력 배선을 피복하는 절연막을 갖되, 상기 절연막은 상기 전원 배선과 상기 접지 배선 사이의 영역을 피해 형성되는 것을 특징으로 한다.
이러한 구성의 전자 발광 장치에 따르면, 전원 배선과 접지 배선 사이의 영역을 피해 절연막을 형성했다. 바꿔 말하면, 전원 배선과 접지 배선 사이의 영역에는 절연막을 마련하지 않는 구성을 채용했다. 이러한 구성에 의해, 전자 발광 장치의 제조 공정 중에 전원 전압계 배선의 표면이 오염되었어도 그 오염이 절연막에 의해 봉입되는 일이 없기 때문에, 전자 발광 장치의 구동 시에 높은 전계가 인가되었어도 마이그레이션의 발생을 방지할 수 있다.
(19) 다음으로, 본 발명에 따른 전자 발광 장치는 기재와, 해당 기재에 마련된 애노드 전극과, 해당 애노드 전극 상에 배치된 전자 발광층과, 해당 전자 발광층 상에 마련된 캐소드 전극과, 상기 애노드 전극 및 상기 캐소드 전극 중 적어도 하나에 접속된 제 1 구동용 소자와, 해당 제 1 구동용 소자에 접속된 복수의 제 1 입력 배선과, 해당 제 1 입력 배선의 일부를 피복하는 절연막을 갖되, 상기 제 1입력 배선은 전원 전위를 상기 제 1 구동용 소자에 공급하는 전원 배선 및 접지 전위를 상기 제 1 구동용 소자에 공급하는 접지 배선을 포함하며, 상기 절연막은 상기 전원 배선과 상기 접지 배선 사이의 영역을 피해 형성되는 것을 특징으로 한다.
이러한 구성의 전자 발광 장치에 따르면, 전원 배선과 접지 배선 사이의 영역을 피해 절연막을 형성했다. 바꿔 말하면, 전원 배선과 접지 배선 사이의 영역에는 절연막을 마련하지 않는 구성을 채용했다. 이러한 구성에 의해, 전자 발광 장치의 제조 공정 중에 전원 전압계 배선의 표면이 오염되었어도 그 오염이 절연막에 의해 봉입되는 일이 없기 때문에, 전자 발광 장치의 구동 시에 높은 전계가 인가되었어도 마이그레이션의 발생을 방지할 수 있다.
(20) 본 발명에 따른 전자 발광 장치에 있어서는 상기 애노드 전극 및 상기 캐소드 전극의 다른쪽에 접속된 제 2 구동용 소자와, 해당 제 2 구동용 소자에 접속되어 있고 해당 제 2 구동용 소자로부터 출력된 출력 신호를 상기 다른쪽의 전극에 공급하는 출력 배선과, 상기 기판에 형성되어 있고 상기 제 2 구동용 소자에 입력 신호를 공급하는 복수의 제 2 입력 배선을 마련할 수 있다. 그리고, 해당 제 2 입력 배선은 전원 전위를 상기 제 2 구동용 소자에 공급하는 전원 배선 및 접지 전위를 상기 제 2 구동용 소자에 공급하는 접지 배선을 포함하되, 상기 절연막은 상기 전원 배선과 상기 접지 배선 사이의 영역을 피해 형성할 수 있다.
이러한 구성의 전자 발광 장치에 따르면, 전원 배선과 접지 배선 사이의 영역을 피해 절연막을 형성했다. 바꿔 말하면, 전원 배선과 접지 배선 사이의 영역에는 절연막을 마련하지 않는 구성을 채용했다. 이러한 구성에 의해, 전자 발광장치의 제조 공정 중에 전원 전압계 배선의 표면이 오염되었어도 그 오염이 절연막에 의해 봉입되는 일이 없기 때문에, 전자 발광 장치의 구동 시에 높은 전계가 인가되었어도 마이그레이션의 발생을 방지할 수 있다.
(21) 다음으로, 본 발명에 따른 전자 발광 장치는 기재와, 해당 기재에 마련된 애노드 전극과, 해당 애노드 전극 상에 배치된 전자 발광층과, 해당 전자 발광층 상에 마련된 캐소드 전극과, 상기 애노드 전극 및 상기 캐소드 전극 중 적어도 하나에 접속된 구동용 소자와, 상기 구동 소자에 접속되어 그 제 1 구동용 소자로부터 출력된 출력 신호를 상기 애노드 전극 또는 상기 캐소드 전극에 공급하는 출력 배선과, 상기 출력 배선을 피복하는 절연막과, 상기 기재에 형성되어 상기 구동용 소자에 전원 전위를 공급하는 전원 배선과, 상기 기재에 형성되어 상기 구동용 소자에 접지 전위를 공급하는 접지 배선과, 상기 기재에 형성되어 상기 구동용 소자를 제어하는 신호를 공급하는 제어 배선과, 상기 기재에 형성되어 상기 구동용 소자에 데이터 신호를 공급하는 데이터 배선을 갖되, 상기 절연막은 ① 상기 전원 배선과 상기 제어 배선 사이의 영역, ② 상기 전원 배선과 상기 데이터 배선 사이의 영역, ③ 상기 접지 배선과 상기 제어 배선 사이의 영역, 또는 ④ 상기 접지 배선과 상기 데이터 배선 사이의 영역을 피해 형성되는 것을 특징으로 한다.
이러한 구성의 전자 발광 장치에 있어서는 전원 배선과 접지 배선에 관련해서 절연막의 패턴을 결정하는 것에 부가하여, 제어 배선 및 데이터 배선도 고려하여 절연막의 패턴을 결정하는 것으로 하고 있다. 이러한 구성에 따르면, 전원 배선과 접지 배선 사이에 큰 전위차가 발생하는 것과 마찬가지로, 제어 배선 및 데이터 배선을 포함한 복수의 배선 사이에 큰 전위차가 발생하는 경우에도 마이그레이션 등의 발생을 확실하게 방지할 수 있다.
(22) 다음으로, 본 발명에 따른 전자 기기는 전기 광학 장치를 표시부로서 갖는 전자 기기에서, 상기 전기 광학 장치는 이상에서 기재한 각종 구성의 전기 광학 장치 중 어느 하나에 의해 구성되는 것을 특징으로 한다. 이 전자 기기에 따르면, 내장하는 전기 광학 장치에서 가동 중에 마이그레이션 등이 발생할 염려가 없기 때문에, 장기간에 걸쳐 고품질의 표시를 유지할 수 있다. 이와 같은 전자 기기로는 휴대 전화기, 휴대 정보 단말기 등과 같은 휴대 기기나 비디오 카메라 등이 고려된다.
(실시예 1)
도 1은 본 발명에 따른 반도체 칩 실장 기판을 이용한 본 발명에 따른 전기 광학 장치의 일례인 본 발명에 따른 액정 장치의 일 실시예를 나타내고 있다. 여기에 나타내는 액정 장치(1)는 반사형의 표시 방식으로 컬러 표시를 행하는 액정 패널(2)에, 외부 배선 기판, 예컨대, FPC(Flexible Printed Circuit)(3)를 접속하거나 그 밖의 부대 기기를 부설함으로써 형성된다.
FPC(3)는 폴리이미드 등에 의해 형성된 가요성 기판 상에 구리 등에 의해서 금속막 패턴을 형성하여 전기 회로를 탑재한 구조의 배선 기판으로서, 액정 패널(2)을 내장하는 전자 기기에 속하는 제어 회로와 액정 패널(2)을 전기적으로 접속한다. 또한, 상기한 부대 기기로는 FPC(3) 이외에 백 라이트, 프론트 라이트등과 같은 조명 장치가 고려되지만, 본 실시예는 반사형의 액정 장치이므로, 조명 장치는 이용되지 않는다.
도 1에서, 액정 패널(2)은 도면 안쪽의 제 1 기판(4a)과 도면 앞쪽의 제 2 기판(4b)을 고리 형상의 밀봉재(6)를 이용하여 접합함으로써 형성되어 있다. 밀봉재(6)의 일부에는 액정을 주입하기 위한 개구(6a)가 형성된다. 제 1 기판(4a)과 제 2 기판(4b) 사이에는, 도 2에 도시하는 바와 같이, 밀봉재(6)에 의하여 접합된 상태로 간극, 소위 셀 갭이 형성되고, 그 셀 갭 내에 개구(6a)(도 1 참조)를 통해 액정 L이 봉입된다. 액정 L이 봉입된 후, 개구(6a)는 수지(7) 등으로 봉지된다.
도 2에서, 제 1 기판(4a)은 유리, 플라스틱 등으로 형성된 기재(13a)를 갖고, 그 기재(13a)의 액정측 표면(도 2의 상측 표면)에 제 1 전극(9a)이 형성되고, 그 위에 절연막(11)이 형성되고, 그 위에 배향막(12a)이 형성된다. 또한, 제 1 기재(13a)의 외측 표면(도 2의 하측 표면)에는 편광판(14a)이, 예컨대, 접착에 의해 장착되어 있다. 또, 절연막(11)은, 예컨대, 실리콘 산화막으로 형성된다. 또한, 배향막(12a)은, 예컨대, 폴리이미드로 형성된다.
또, 제 1 기재(13a)의 표리(表裏) 양면에는 필요에 따라 상기한 것 이외의 광학 요소가 이용된다. 예컨대, 제 1 기재(13a)와 편광판(14a) 사이에 위상차 판이 마련되거나 제 1 기재(13a)와 제 1 전극(9a) 사이에 하지막이 마련되거나 한다.
제 1 전극(9a)은, 예컨대, 포토리소그래피법에 의해 형성되고, 도 1에 도시하는 바와 같이, 복수의 직선 형상의 전극을 서로 간격을 두고 평행하게 복수개 나열함으로써, 전체적으로 스트라이프 형상으로 형성된다. 또, 도 1에서는 제 1 전극(9a)은 한 개의 폭이 실제보다 넓은 폭으로, 또한, 서로 이웃하는 전극 간의 간격이 실제보다 넓은 간격으로, 모식적으로 그려져 있지만, 실제로는 더 좁은 폭의 전극이 더 좁은 간격으로 형성된다.
본 실시예에서는, 제 1 전극(9a)은, 도 2(a)에 도시하는 바와 같이, 금속 산화물인 ITO로 형성된 제 1 층(16a)과, 금속인 APC로 형성된 제 2 층(16b)과, 금속 산화물인 ITO로 형성된 제 3 층(16c)을 순서대로 적층함으로써, 3층 구조로서 형성되어 있다. 제 2 층(16b)인 APC층은 전극으로서 작용하고, 또한, 광반사층으로도 기능한다.
제 1 전극(9a)에서, 제 1 층(16a)인 ITO 층은 제 2 층(16b)인 APC층의 기재(13a)에 대한 밀착성을 향상시킨다. 또한, 제 3 층(16c)인 ITO 층은 APC로 형성된 제 2 층의 부식 및 박리를 방지하거나 제 2 층으로부터 불순물이 용해되는 것을 방지한다.
도 2에서, 제 2 기판(4b)은 유리, 플라스틱 등으로 형성된 기재(13b)를 갖고, 그 기재(13b)의 액정측 표면(도 2의 하측 표면)에 컬러 필터(17)가 형성되며, 그 위에 평탄화막(18)이 형성되고, 그 위에 제 2 전극(9b)이 형성되고, 그 위에 배향막(12b)이 형성된다. 또한, 제 2 기재(13b)의 외측 표면(도 2의 상측 표면)에는 편광판(14b)이, 예컨대, 접착에 의해 장착되어 있다.
또, 컬러 필터(17)는, 예컨대, 적색, 녹색, 청색 또는 시안색, 마젠타색, 황색의 3색의 색요소를 스트라이프 배열 또는 그 밖의 주지의 배열 상태로 평면적으로 배열하고, 그들 색요소 사이를 블랙 마스크로 채움으로써 형성된다. 또한, 평탄화막(18)은, 예컨대, 아크릴 수지로 형성된다. 또한, 배향막(12b)은, 예컨대, 폴리이미드로 형성된다.
또, 제 2 기재(13b)의 표리 양면에는 필요에 따라 상기한 것 이외의 광학 요소가 이용된다. 예컨대, 제 2 기재(13b)와 편광판(14b) 사이에 위상차 판이 마련되거나 한다.
제 2 전극(9b)은, 예컨대, 투명한 금속 산화물인 ITO를 재료로 하여 포토리소그래피법에 의해 형성되고, 도 1에 도시하는 바와 같이, 복수의 직선 형상의 전극을 서로 간격을 두고 복수개 나열함으로써, 전체적으로 스트라이프 형상으로 형성된다. 또, 도 1에서는 제 2 전극(9b)은 1개의 폭이 실제보다 넓은 폭으로, 또한, 이웃하는 전극 간의 간격이 실제보다 넓은 간격으로, 모식적으로 그려져 있지만, 실제로는 더 좁은 폭의 전극이 더 좁은 간격으로 형성된다.
또, 제 1 전극(9a)과 제 2 전극(9b)은 제 1 기판(4a)과 제 2 기판(4b)을 밀봉재(6)에 의해 접합시킨 상태로, 서로 거의 직각으로 교차하도록 형성된다. 그리고, 그들 제 1 전극(9a) 및 제 2 전극(9b) 중 어느 하나가 주사 전극으로서 기능하고, 다른 하나가 신호 전극으로서 기능한다.
문자, 숫자 등과 같은 이미지를 표시하기 위한 최소 단위인 도트는 스트라이프 형상의 제 1 전극(9a)과 스트라이프 형상의 제 2 전극(9b)의 교차점에 의해 형성된다. 그리고, 그들 도트가 3개 모여 1개의 화소가 형성되고, 그 화소가 복수개 매트릭스 형상으로 배열됨으로써 표시 영역이 구성된다. 상기한 컬러 필터(17)에 대해서는 적색, 녹색, 청색 각각의 색화소가 각각의 도트에 대응하여 배치되고, 적색, 녹색, 청색의 3색이 모여 1개의 화소가 형성된다.
도 1에서, 제 1 기판(4a)은 제 2 기판(4b)보다 크게 형성되어 있고, 제 2 기판(4b)의 우측으로 연장된 부분(8b)과 제 2 기판(4b)의 하측으로 연장된 부분(8a)을 갖는다. 이들 연장 부분(8a, 8b)은 액정 장치(1)의 표시 영역의 주연 표시에 기여하지 않는 부분인, 소위 프레임 영역에 포함되게 된다.
연장부(8a)에는 구동용 소자로서의 액정 구동용 IC(19a)가 ACF(Anisotropic Conductive Film : 이방성 도전막)에 의해 접착, 즉, 실장된다. 또한, 연장부(8b)에는 구동용 소자로서의 액정 구동용 IC(19b)가 ACF에 의해 접착, 즉, 실장된다. 액정 구동용 IC(19a, 19b) 중 하나는 데이터 신호를 공급하기 위한 구동용 IC로서 이용되고, 다른 하나는 주사 신호를 공급하기 위한 구동용 IC로서 이용된다.
도 3에 도시하는 바와 같이, 제 1 기판(4a)의 액정측 표면(즉, 도 3의 앞쪽 표면)에는 밀봉재(6) 아래에 절연막(11)이 마련되고, 절연막(11) 아래에 제 1 전극(9a)이 마련된다. 그리고, 제 1 전극(9a)이 마련되고, 또한, 출력 배선(21a, 21b)과 입력 배선(28a, 28b)이 마련된다. 입력 배선(28a, 28b)의 각각은 전원 배선(22), 접지 배선(23), 제어 배선(24), 그리고 데이터 배선(26)과 같은 각종 배선이 포함된다.
출력 배선(21a)은 제 1 전극(9a)에서 연장되어 밀봉재(6)를 통과하여 연장부(8a)에 이르고 있다. 또한, 출력 배선(21b)은 밀봉재(6)를 통과하여 그 일단이 밀봉재(6)에 의해 둘러싸인 영역, 즉, 액정 봉입 영역 내로 들어가 있고, 타단이 기판(4a)의 연장부(8b)로 연장되어 있다. 밀봉재(6)의 내부에는 구형 형상또는 원통형 형상의 도통재(27)가 분산 상태로 혼입되어 있다.
도 4에 도시하는 바와 같이, 제 2 기판(4b)의 액정측 표면(즉, 도 4의 안쪽 표면)에는 제 2 전극(9b)이 형성되고, 그와 동시에 출력 배선(21c)이 형성된다. 출력 배선(21c)은 밀봉재(6)(도 3참조)를 통과할 수 있을 정도의 길이를 갖도록 형성된다.
도 3의 제 1 기판(4a)과 도 4의 제 2 기판(4b)을, 도 1에 도시하는 바와 같이, 접합했을 때, 제 1 기판(4a) 측의 출력 배선(21b)은 밀봉재(6) 내에 분산된 도통재(27)를 거쳐서 제 2 기판(4b) 측의 출력 배선(21c)과 도전 접속한다. 이에 따라, 연장부(8b)에 액정 구동용 IC(19b)를 실장했을 때, 그 액정 구동용 IC(19b)의 출력 단자, 즉, 출력 범프는 출력 배선(21b), 도통재(27), 그리고 출력 배선(21c)을 거쳐서 제 2 전극(9b)에 도전 접속된다. 이에 따라, 제 1 기판(4a)과 제 2 기판(4b) 사이에서, 소위 상하 도통이 달성된다. 한편, 연장부(8a)에 액정 구동용 IC(19a)를 실장하면, 그 액정 구동용 IC(19a)의 출력 단자, 즉, 출력 범프는 출력 배선(21a)을 거쳐서 제 1 전극(9a)에 연결된다.
도 1에서, 입력 배선(28a, 28b)에 각각 포함되는 전원 배선(22)은 제 1 기판(4a)에 접속된 FPC(3)로부터 액정 구동용 IC(19a, 19b)를 향해 전원 전위 VDD를 공급한다. 또한, 접지 배선(23)은 FPC(3)로부터 액정 구동용 IC(19a, 19b)를 향해 접지 전위 V0을 공급한다. 또한, 제어 배선(24)은 FPC(3)로부터 액정 구동용 IC(19a, 19b)를 향해 제어 신호를 공급한다. 또한, 데이터 배선(26)은 FPC(3)로부터 액정 구동용 IC(19a, 19b)를 향해 데이터 신호를 공급한다. 각 배선은, 도1(a)에 도시하는 바와 같이, 그 선단에 단자부(29)를 갖고 있고, 이 단자부(29)가 액정 구동용 IC(19b)의 범프와 접촉한다.
또, 상기 제어 신호란, 액정 구동용 IC(19a, 19b)의 동작을 제어하기 위한 신호를 의미한다. 또한, 데이터 신호란, 표시하는 문자, 숫자 등에 대응하는 데이터 신호를 의미한다. 이들 제어 신호 및 데이터 신호는 상기한 전원 전위 VDD와 접지 전위 V0의 전위차에 비해 현저히 작은 값의 전위이다.
본 실시예에서, 도 3에 나타내는 절연막(11)은 제 1 전극(9a), 출력 배선(21a, 21b) 및 입력 배선(28a, 28b)을 피복함으로써, 그들을 손상으로부터 보호한다. 단, 본 실시예에서 절연막(11)은 그들 전극 및 배선 전부를 완전하게 피복하는 것은 아니고, 도 3(a), 도 1(a) 및 도 5에 도시하는 바와 같이, 전원 배선(22)과 접지 배선(23) 사이의 영역을 피해 형성된다.
본 실시예에 따른 액정 장치(1)는 이상과 같이 구성되어 있으므로, 도 2에서, 제 2 기판(4b)의 외측, 즉, 관찰되는 쪽으로부터 입사된 광은 액정층 L을 통과하여 APC층을 포함하는 제 1 전극(9a), 즉, 반사층에 도달하고, 그 반사층에서 반사되어 다시 액정층 L을 통과해서 제 1 기판(4b)을 통과하여 편광판(14b)에 도달한다.
도 1에서, 액정 구동용 IC(19a)에 의해 구동되는 제 1 전극(9a) 및 액정 구동용 IC(19b)에 의해 구동되는 제 2 전극(9b)의 교차점, 즉, 도트는 주사 신호 및 데이터 신호의 조합에 의해 도트마다 인가 전압이 제어되고, 이에 의해, 그들의 도트에 존재하는 액정 L의 배향이 도트마다 제어된다. 그리고, 이러한 액정의 배향제어에 의해, 액정층 L을 통과하는 광이 도트마다 변조되고, 그 결과, 편광판(14b)을 통과하는 편광과 통과가 저지되는 편광이 특정되고, 이에 따라 제 1 기판(4b)의 외측에 문자 등과 같은 이미지가 표시된다.
그런데, 출력 배선(21a, 21b) 및 입력 배선(28a, 28b)의 표면은 액정 장치의 제조 과정 중에 오염되는 경우가 있고, 그 위에 절연막(11)을 형성하면, 그 오염이 절연막(11)에 의해서 봉입될 우려가 있다. 이와 같은 상태로 배선에 전압이 인가되면, 특히 인접하는 배선 사이에 큰 전위차가 가해질 때, 마이그레이션이 발생하여 해당 배선이 손상되고 표시 품질이 저하할 우려가 있다.
이에 비해, 본 실시예에서는 큰 전위차, 즉, 큰 전계가 가해질 것으로 고려되는 영역, 즉, 전원 배선(22)과 접지 배선(23) 사이의 영역을 피해 절연막(11)을 형성했다. 바꿔 말하면, 전원 배선(22)과 접지 배선(23) 사이의 영역에는 절연막(11)을 마련하지 않는 구성을 채용했다. 이러한 구성에 의해, 제조 공정 중에 전원 배선(22) 등의 표면이 오염되었어도 그 오염이 절연막(11)에 의해 봉입되는 일이 없기 때문에, 액정 장치의 구동 시에 배선 사이에 높은 전계가 인가되었어도 마이그레이션의 발생을 방지할 수 있게 되었다.
또, 본 실시예에서는 제 1 전극(9a)만을 반사층인 APC층(16b)을 포함하여 구성하는 것은 아니고, 출력 배선(21a, 21b) 및 입력 배선(28a, 28b)도 APC층(16b)을 포함하여 구성했으므로, 광반사율의 반사층이 얻어지게 되고, 그 때문에, 표시 화면의 휘도를 높게 하여 밝은 표시를 달성할 수 있다. 또한, APC층에 의해 배선을 형성함으로써 배선 저항을 낮게 억제할 수 있기 때문에, 동작의 고속성을 확보할수 있다.
(변형예)
이상의 실시예에서는 제 2 기판(4b)에 컬러 필터(17)를 마련했지만, 컬러 필터(17)는 제 1 기판(4a)의 반사 전극(9a) 상에 마련할 수도 있다. 또한, 본 발명은 컬러 필터를 이용하지 않는 구조의 액정 장치에도 적용할 수 있다. 또한, 도 1에 나타낸 액정 구동용 IC(19a, 19b)의 배치 위치나 배선(21a, 21b, 28a, 28b) 등의 패턴 형상은 적절하게 변경할 수 있다.
또한, 도 1에 나타낸 실시예에서는 제 1 전극(9a)이나 배선(28a, 28b) 등을 ITO/APC/ITO의 3층 구조로 했지만, 이것 대신에 Cr, Al 등으로 이루어지는 단층으로 해도 무방하다. 또한, 이상에서 설명한 실시예에서는 단순 매트릭스형의 액정 장치를 예시했지만, 이것 대신에 액티브 매트릭스형의 액정 장치에 본 발명을 적용할 수도 있다.
(실시예 2)
도 6은 도 1에 나타낸 앞의 실시예에 변형을 가한 실시예를 나타내고 있다. 도 1에 나타낸 실시예에서는 절연막(11)으로 전원 배선(22)과 접지 배선(23) 사이의 영역은 피복하지 않지만, 그 이외의 입력 배선(28a, 28b) 영역은 절연막(11)으로 피복하도록 설정하였다.
이에 비해, 도 6에 나타내는 본 실시예에서는 입력 배선(28a, 28b)의 모든영역을 절연막(11)으로 피복하지 않도록 하였다. 즉, 절연막(11)은 전원 배선(22)과 접지 배선(23) 사이의 영역에 한정되지 않고, 전원 배선(22)과 제어 배선(24) 사이의 영역, 전원 배선(22)과 데이터 배선(26) 사이의 영역, 접지 배선(23)과 제어 배선(24) 사이의 영역, 그리고 접지 배선(23)과 데이터 배선(26) 사이의 영역의 각 영역에 대해서도, 그들 영역을 피복하지 않도록 설정하였다.
이러한 구성의 액정 장치에 따르면, 전원 배선(22)과 접지 배선(23) 사이에 큰 전위차가 발생하는 것과 마찬가지로, 제어 배선(24) 및 데이터 배선(26)을 포함한 복수의 배선 사이에 큰 전위차가 발생하는 경우에도 마이그레이션 등의 발생을 확실하게 방지할 수 있다.
(실시예 3)
도 7은 본 발명에 따른 반도체 칩 실장 기판을 이용한 본 발명에 따른 전기 광학 장치의 일례인 본 발명에 따른 액정 장치의 다른 실시예를 나타내고 있다. 또, 도 7에서, 도 1과 동일 부호로 나타내는 요소는 동일 요소를 나타내고 있으며, 그들 요소에 대한 설명은 생략한다.
여기에 나타내는 액정 장치(31)는 반사형의 표시 방식으로 컬러 표시를 행하는 액티브 매트릭스 방식의 액정 패널(2)에, 외부 배선 기판, 예컨대, FPC(Flexible Printed Circuit)(3)를 접속하거나, 그 밖의 부대 기기를 부설함으로써 형성된다.
도 7에서, 액정 패널(2)은 도면 안쪽의 제 1 기판(4a)과 도면 앞쪽의 제 2기판(4b)을 고리 형상의 밀봉재(6)를 이용하여 접합함으로써 형성되어 있다. 밀봉재(6)의 일부에는 액정을 주입하기 위한 개구(6a)가 형성된다. 제 1 기판(4a)과 제 2 기판(4b) 사이에는, 도 8에 도시하는 바와 같이, 밀봉재(6)에 의해 접합된 상태로 간격, 소위 셀 갭이 형성되고, 그 셀 갭 내에 개구(6a)(도 1참조)를 통해서 액정 L이 봉입된다. 액정 L이 봉입된 후, 개구(6a)는 수지(7) 등에 의해 봉지된다.
도 8에서, 제 1 기판(4a)은 유리, 플라스틱 등으로 형성된 기재(13a)를 갖고, 그 기재(13a)의 액정측 표면(도 8의 상측 표면)에 제 1 전극(9a)이 형성되고, 그 위에 절연막(11)이 형성되고, 그 위에 배향막(12a)이 형성된다. 또한, 제 1 기재(13a)의 외측 표면(도 8의 하측 표면)에는 편광판(14a)이, 예컨대, 접착에 의해 장착되어 있다. 또, 절연막(11)은, 예컨대, 실리콘 산화막으로 형성된다. 또한, 배향막(12a)은, 예컨대, 폴리이미드로 형성된다.
또, 제 1 기재(13a)의 표리 양면에는 필요에 따라 상기한 것 이외의 광학 요소가 이용된다. 예컨대, 제 1 기재(13a)와 편광판(14a) 사이에 위상차 판을 마련하거나, 제 1 기재(13a)와 제 1 전극(9a) 사이에 하지막을 마련하거나 한다.
제 1 전극(9a)은, 예컨대, 포토리소그래피법에 의해 형성되고, 도 7에 도시하는 바와 같이, 복수의 직선 형상의 전극을 서로 간격을 두고 평행하게 복수개 나열함으로써 전체적으로 스트라이프 형상으로 형성된다. 또, 도 7에서는 제 1 전극(9a)은 1개의 폭이 실제보다 넓은 폭으로, 또한, 서로 이웃하는 전극간의 간격이 실제보다 넓은 간격으로, 모식적으로 그려져 있지만, 실제로는 더 좁은 폭의 전극이 더 좁은 간격으로 형성되는 것이다.
본 실시예에서는 제 1 전극(9a)은, 도 8(a)에 도시하는 바와 같이, 금속 산화물인 ITO로 형성된 제 1 층(16a)과, 금속인 APC로 형성된 제 2 층(16b)과, 금속 산화물인 ITO로 형성된 제 3 층(16c)을 순서대로 적층함으로써, 3층 구조로서 형성되어 있다. 제 2 층(16b)인 APC층은 전극으로서 작용하고, 또한, 광반사층으로서도 기능한다.
도 8에서, 제 2 기판(4b)은 유리, 플라스틱 등으로 형성된 기재(13b)를 갖고, 그 기재(13b)의 액정측 표면(도 8의 하측 표면)에 컬러 필터(17)가 형성되고, 그 위에 평탄화막(18)이 형성되고, 그 위에 제 2 전극으로서의 화소 전극(9b)이 형성되고, 그 위에 배향막(12b)이 형성된다. 또한, 제 2 기재(13b)의 외측 표면(도 2의 상측 표면)에는 편광판(14b)이, 예컨대, 접착에 의해서 장착되어 있다.
또, 컬러 필터(17)는, 예컨대, 적색, 녹색, 청색 또는 시안, 마젠타, 옐로우의 3색의 색요소를 스트라이프 배열 또는 그 밖의 주지의 배열 상태로 평면적으로 배열하고, 그들 색요소 사이를 블랙 마스크로 채움으로써 형성된다. 또한, 평탄화막(18)은, 예컨대, 아크릴 수지로 형성된다. 또한, 배향막(12b)은, 예컨대, 폴리이미드로 형성된다.
또, 제 2 기재(13b)의 표리 양면에는 필요에 따라 상기한 것 이외의 광학 요소가 이용된다. 예컨대, 제 2 기재(13b)와 편광판(14b) 사이에 위상차 판이 마련되거나 한다.
본 실시예에서 이용하는 제 1 기판(4a)은 도 3에 나타낸 앞의 실시예에 따른제 1 기판(4a)과 동일 구성으로 할 수 있다. 즉, 본 실시예에서도 도 3에 나타내는 절연막(11)은 제 1 전극(9a), 출력 배선(21a, 21b) 및 입력 배선(28a, 28b)을 피복함으로써 그들을 손상으로부터 보호한다. 또한, 절연막(11)은 그들 전극 및 배선 전부를 완전하게 피복하는 것은 아니고, 도 3(a), 도 1(a) 및 도 5에 도시하는 바와 같이, 전원 배선(22)과 접지 배선(23) 사이의 영역을 피해 형성된다.
본 실시예에서 이용하는 제 2 기판(4b)에 대해서는, 도 9에 도시하는 바와 같이, 그 액정측 표면(도 9의 안쪽 표면)에 스트라이프 형상으로 형성된 복수의 직선 형상의 라인 배선(33)과, 그들 라인 배선(33)에 일정 간격으로 접속된 액티브 소자로서의 TFD(Thin Film Diode) 소자(32)가 형성된다. 복수의 화소 전극(9b)은 TFD 소자(32)를 거쳐서 라인 배선(33)에 접속되어, 전체적으로 도트 매트릭스 형상으로 배열되어 있다.
또, 도 7에서, 제 1 전극(9a)과 화소 전극(9b)은 제 1 기판(4a)과 제 2 기판(4b)을 밀봉재(6)에 의해 접합한 상태로 서로 중첩하도록 형성된다. 그리고, 그들 제 1 전극(9a) 및 화소 전극(9b) 중 어느 하나가 주사 전극으로서 기능하고, 다른 하나가 신호 전극으로서 기능한다.
문자, 숫자 등과 같은 이미지를 표시하기 위한 최소 단위인 도트는 스트라이프 형상의 제 1 전극(9a)과 도트 형상의 화소 전극(9b)이 중첩되는 영역에 의해 형성된다. 그리고, 그들 도트가 세 개 모여 한 개의 화소가 형성되고, 그 화소가 매트릭스 형상으로 복수개 배열됨으로써 표시 영역이 구성된다. 상기한 컬러 필터(17)에 대해서는 적색, 녹색, 청색 각각의 색화소가 각각의 도트에 대응하여배치되고, 적색, 녹색, 청색의 3색이 모여 1개의 화소가 형성된다.
TFD 소자(32) 근방의 구조를 나타내면, 예컨대, 도 10에 나타내는 바와 같다. 도 10에 나타내는 것은, 소위 백-투-백(back-to-back) 구조의 TFD 소자를 이용한 것이다. 도 10에서, 라인 배선(33)은, 예컨대, TaW(탄탈·텅스텐)로 형성된 제 1 층(33a)과, 예컨대, 양극 산화막인 Ta2O5(산화 탄탈)로 형성된 제 2 층(33b)과, 예컨대, Cr으로 형성된 제 3 층(33c)으로 이루어지는 3층 구조로 형성되어 있다.
또한, TFD 소자(32)를 구성하는 제 1 TFD 요소(32a) 및 제 2 TFD 요소(32b)는 각각 TaW로 형성된 제 1 금속층(36)과, 양극 산화에 의해 형성된 Ta2O5의 절연층(37)과, 라인 배선(33)의 제 3 층(33c)과 동일층인 Cr의 제 2 금속층(38)의 3층 적층 구조로 구성되어 있다.
제 1 TFD 요소(32a)는 라인 배선(33) 측으로부터의 전류가 제 2 금속층(38)→ 절연층(37)→ 제 1 금속층(36)의 순으로 흐르는 적층 구조로 구성된다. 한편, 제 2 TFD 요소(32b)는 라인 배선(33) 측으로부터의 전류가 제 1 금속층(36)→ 절연층(37)→ 제 2 금속층(38)의 순으로 흐르는 적층 구조로 구성된다. 이와 같이, 한 쌍의 TFD 요소(32a, 32b)를 전기적으로 반대 방향으로 직렬 접속하여 백-투-백 구조의 TFD 소자를 구성함으로써, TFD 소자의 스위칭 특성의 안정화가 달성되고 있다. 화소 전극(9b)은 제 2 TFD 요소(32b)의 제 2 금속층(38)과 도통하도록, 예컨대, 투명 도전재인 ITO로 형성된다.
도 3에 나타내는 제 1 기판(4a)과 도 9에 나타내는 제 2 기판(4b)을, 도 7에 도시하는 바와 같이, 접합했을 때, 제 1 기판(4a) 측의 출력 배선(21b)은 밀봉재(6) 내에 분산된 도통재(27)를 거쳐서 제 2 기판(4b) 측의 라인 배선(33)과 도전 접속한다. 이에 따라, 연장부(8b)에 액정 구동용 IC(19b)를 실장했을 때, 그 액정 구동용 IC(19b)의 출력 단자, 즉, 출력 범프는 출력 배선(21b), 도통재(27), 라인 배선(33), 그리고 TFD 소자(32)를 거쳐서 화소 전극(9b)에 도전 접속된다. 이에 따라, 제 1 기판(4a)과 제 2 기판(4b) 사이에서, 소위 상하 도통이 달성된다. 한편, 연장부(8a)에 액정 구동용 IC(19a)를 실장하면, 그 액정 구동용 IC(19a)의 출력 단자, 즉, 출력 범프는 출력 배선(21a)을 거쳐서 제 1 전극(9a)에 연결된다.
본 실시예에 따른 액정 장치(31)는 상기한 바와 같이 구성되어 있기 때문에, 도 8에서 제 2 기판(4b)의 외측, 즉, 관찰되는 쪽으로부터 입사된 광은 액정층 L을 통과하여, APC층을 포함하는 제 1 전극(9a), 즉, 반사층에 도달하고, 그 반사층에서 반사되어 다시 액정층 L을 통과하고 제 1 기판(4b)을 통과해서 편광판(14b)에 도달한다.
한편, 도 10에서, 라인 배선(33)에 인가되어 있는 전압에 관계없이, TFD 소자(32)가 온(ON) 상태로 되는 선택 전압을 제 1 전극(9a)에 인가하면, 해당 제 1 전극(9a)과 해당 라인 배선(33)의 교차부에 대응하는 TFD 소자(32)가 온 상태로 되고, 그 온 상태로 된 TFD 소자(32)에 접속된 액정 용량에 해당 선택 전압과 해당 데이터 전압의 차에 따른 전하가 축적된다. 그 전하 축적 후, 제 1 전극(9a)에 비선택 전압을 인가하여 해당 TFD 소자(32)를 오프(OFF) 상태로 되게 해도, 액정 용량에서의 전하의 축적은 유지된다.
여기서, 액정 용량에 축적되는 전하량에 따라서 액정 L의 배향 상태가 변화되기 때문에, 편광(14b)(도 8 참조)을 통과하는 광량도 축적된 전하량에 따라 변화된다. 따라서, 선택 인가되었을 때의 데이터 전압에 의해 액정 용량에서의 전하 축적량을 도트마다 제어함으로써 소정의 계조 표시를 할 수 있게 된다.
그런데, 본 실시예에 있어서도, 도 7에서 출력 배선(21a, 21b) 및 입력 배선(28a, 28b)의 표면은 액정 장치의 제조 과정 중에 오염되는 경우가 있고, 그 위에 절연막(11)을 형성하면, 그 오염이 절연막(11)에 의해서 봉입될 우려가 있다. 이와 같은 상태로 배선에 전압이 인가되면, 특히 인접하는 배선 사이에 큰 전위차가 가해질 때, 마이그레이션이 발생해 해당 배선이 손상되어, 표시 품질이 저하될 우려가 있다.
이에 비해, 본 실시예에서는 큰 전위차, 즉, 큰 전계가 가해질 것으로 고려되는 영역, 즉, 전원 배선(22)과 접지 배선(23) 사이의 영역을 피해 절연막(11)을 형성했다. 바꿔 말하면, 전원 배선(22)과 접지 배선(23) 사이의 영역에는 절연막(11)을 마련하지 않는 구성을 채용했다. 이러한 구성에 의해, 제조 공정 중에 전원 배선(22) 등의 표면이 오염되었어도 그 오염이 절연막(11)에 의해 봉입되는 일이 없기 때문에, 액정 장치의 구동 시에 배선 사이에 높은 전계가 인가되었어도 마이그레이션의 발생을 방지할 수 있게 되었다.
(실시예 4)
도 11은 본 발명에 따른 반도체 칩 실장 기판을 이용한 본 발명에 따른 전기 광학 장치의 일례인 본 발명에 따른 액정 장치의 또 다른 실시예를 나타내고 있다. 또, 도 11에서, 도 1과 동일 부호로 나타내는 요소는 동일 요소를 나타내고 있고, 그들 요소에 대한 설명은 생략한다.
여기에 나타내는 액정 장치(41)는 반투과 반사형 표시 방식으로 컬러 표시를 행하는 액티브 매트릭스 방식의 액정 패널(2)에, 외부 배선 기판, 예컨대, FPC(Flexible Printed Circuit)(3)를 접속하거나, 도 12에 도시하는 바와 같이, 조명 장치(42)를 백 라이트로서 부설하거나, 또 필요에 따라 그 밖의 부대 기기를 부설함으로써 형성된다.
도 11에서, 액정 패널(2)은 도면 안쪽의 제 1 기판(4a)과 도면 앞쪽의 제 2 기판(4b)을 고리 형상의 밀봉재(6)를 이용하여 접합함으로써 형성되어 있다. 밀봉재(6)의 일부에는 액정을 주입하기 위한 개구(6a)가 형성된다. 제 1 기판(4a)과 제 2 기판(4b) 사이에는, 도 12에 도시하는 바와 같이, 밀봉재(6)에 의해 접합된 상태로 간격 소위 셀 갭이 형성되고, 그 셀 갭 내에 개구(6a)(도 1 참조)를 통하여 액정 L이 봉입된다. 액정 L이 봉입된 후, 개구(6a)는 수지(7) 등에 의해서 봉지된다.
도 12에서, 제 1 기판(4a)은 유리, 플라스틱 등으로 형성된 기재(13a)를 갖고, 그 기재(13a)의 액정측 표면(도 12의 상측 표면)에 라인 배선(33), TFD 소자(32) 및 화소 전극(9a)이 형성되고, 그 위에 절연막(11)이 형성되고, 그 위에배향막(12a)이 형성된다. 또한, 제 1 기재(13a)의 외측 표면(도 12의 하측 표면)에는 편광판(14a)이, 예컨대, 접착에 의해 부착되어 있다. 또, 절연막(11)은, 예컨대, 실리콘 산화막으로 형성된다. 또한, 배향막(12a)은, 예컨대, 폴리이미드로 형성된다.
또한, 조명 장치(42)는 LED나 냉음극선관 등과 같은 광원(43)과, 광원(43)으로부터의 직선광을 평면광으로 변환하는 도광체(44)로 구성된다. 이 조명 장치(42)는 관찰되는 쪽과 반대측 기판인 제 1 기판(4a)의 외측에 배치된다.
또, 제 1 기재(13a)의 표리 양면에는 필요에 따라 상기한 것 이외의 광학 요소가 이용된다. 예컨대, 제 1 기재(13a)와 편광판(14a) 사이에 위상차 판이 마련되거나, 제 1 기재(13a)와 제 1 전극(9a) 사이에 하지막이 마련된다.
라인 배선(33)은, 도 13에 도시하는 바와 같이, 복수개가 서로 간격을 두고 평행하게 나열됨으로써 전체적으로 스트라이프 형상으로 형성되고, TFD 소자(32)는 각각의 라인 배선(33)에 간격을 두고 설치되며, 각각의 TFD 소자(32)에 화소 전극(9a)이 접속된다. 이에 따라, 복수의 화소 전극(9a)은 도트 매트릭스 형상으로 배열된다.
도 13에서의 화살표 A 부분을 확대하여 나타내면 도 14와 같다. 도시한 바와 같이, 라인 배선(33)과 화소 전극(9a) 사이에 개재하는 TFD 소자(32)는 제 1 TFD 요소(32a)와 제 2 TFD 요소(32b)를 직렬로 접속한 구조의, 소위 백-투-백 구조의 TFD 소자로서 구성되어 있다. 도 14에서의 B-B선 단면도인 도 15에 도시하는 바와 같이, 라인 배선(33)은, 예컨대, TaW(탄탈·텅스텐)로 형성된 제 1 층(33a)과, 예컨대, 양극 산화막인 Ta2O5(산화 탄탈)로 형성된 제 2 층(33b)과, 예컨대, 반사성 금속인 APC로 형성된 제 3 층(33c)으로 이루어지는 3층 구조로 형성되어 있다.
또한, TFD 소자(32)를 구성하는 제 1 TFD 요소(32a) 및 제 2 TFD 요소(32b)는 각각, 예컨대, TaW로 형성된 제 1 금속층(36)과, 양극 산화에 의해 형성된 Ta2O5의 절연층(37)과, 라인 배선(33)의 제 3 층(33c)과 동일층인 APC로 형성된 제 2 금속층(38)의 3층 적층 구조로 구성되어 있다.
제 1 TFD 요소(32a)는 라인 배선(33) 측으로부터의 전류가 제 2 금속층(38)→ 절연층(37)→ 제 1 금속층(36) 순으로 흐르는 적층 구조로 구성된다. 한편, 제 2 TFD 요소(32b)는 라인 배선(33) 측으로부터의 전류가 제 1 금속층(36)→ 절연층(37)→ 제 2 금속층(38) 순으로 흐르는 적층 구조로 구성된다. 이와 같이 한 쌍의 TFD 요소(32a, 32b)를 전기적으로 반대 방향으로 직렬 접속하여 백-투-백 구조의 TFD 소자를 구성함으로써, TFD 소자의 스위칭 특성 안정화가 달성되고 있다.
화소 전극(9a)은 제 2 TFD 요소(32b)의 제 2 금속층(38)과 동일층인 APC로 형성된다. 그리고, 도 14에 도시하는 바와 같이, 화소 전극(9a)의 대각선 상의 2장소에는 광투과용의 개구(46)가 형성되어 있다. 또한, 도 15에서, 라인 배선(33), TFD 소자(32) 및 화소 전극(9a)의 표면에, 예컨대, 투명 도전막인 ITO에 의해 보호막(47)이 형성된다. 그리고, 도 12를 이용하여 설명한 절연막(11)이 그보호막(47)의 위에 적층되고, 배향막(12a)이 그 보호막(47) 위에 더 적층된다.
도 13에서, 제 1 기판(4a)의 액정측 표면(즉, 도 13의 앞쪽 표면)에는 밀봉재(6) 아래에 절연막(11)이 마련되고, 절연막(11) 아래에 라인 배선(33), TFD 소자(32) 및 화소 전극(9a)이 마련된다. 또한, 액정 구동용 IC(19a)를 위한 출력 배선(21a), 액정 구동용 IC(19b)를 위한 출력 배선(21b), 그리고 액정 구동용 IC(19b)를 위한 입력 배선(28)이 마련된다. 입력 배선(28)에는 전원 배선(22), 접지 배선(23), 제어 배선(24), 그리고 데이터 배선(26)과 같은 각종 배선이 포함된다. 액정 구동용 IC(19a)에 대해서는 외부 접속용 단자(49)가 근접하여 마련되기 때문에, 액정 구동용 IC(19a)를 위한 입력 배선은 거의 필요없게 되어 있다.
본 실시예에서도, 절연막(11)은 화소 전극(9a), 출력 배선(21a, 21b) 및 입력 배선(28a, 28b)을 피복함으로써, 그들을 손상으로부터 보호한다. 또한, 절연막(11)은 그들 전극 및 배선 전부를 완전하게 피복하는 것은 아니고, 도 3(a), 도 1(a) 및 도 5에 도시하는 바와 같이, 전원 배선(22)과 접지 배선(23) 사이의 영역을 피해 형성된다.
출력 배선(21a)은 라인 배선(33)으로부터 연장되어 밀봉재(6)를 통과하여 연장부(8a)로 연장되도록 형성된다. 또한, 출력 배선(21b)은 밀봉재(6)를 통과하여 그 일단이 밀봉재(6)에 의해서 둘러싸이는 영역, 즉, 액정 봉입 영역 내로 들어가 있고, 타단이 기판(4a)의 연장부(8b)로 연장되어 있다. 밀봉재(6)의 내부에는 구형 형상 또는 원통형 형상의 도통재(27)가 분산 상태로 혼입되어 있다.
출력 배선(21a, 21b)과 입력 배선(28)은 모두, 도 12(a)에 도시하는 바와 같이, 제 1 층(48a) 및 제 2 층(48b)의 2층 구조로 형성된다. 제 1 층(48a)은 도 15에 나타낸 라인 배선(33)의 제 3 층(33c), TFD 소자(32)의 제 2 금속층(38) 및 화소 전극(9a)을 각각 APC로 형성할 때, 동시에 APC로 형성된다. 또한, 도 12(a)의 제 2 층(48b)은 도 15에서 보호막(47)을 ITO로 형성할 때, 동일한 ITO로 형성된다. 이와 같이 배선을 APC로 형성함으로써, 배선의 저저항화가 달성되고, 또한, 그 위에 ITO를 덮음으로써, APC의 보호가 달성된다.
또, 액정 구동용 IC(19b)는 제 1 기판(4a)의 제 1 변 H1에 실장되도록 설정되고, 다른쪽의 액정 구동용 IC(19a)는 제 1 변 H1과 교차하는 방향, 더 구체적으로는 거의 직각으로 교차하는 방향으로 연장하는 제 2 변 H2에 실장되도록 설정된다. 본 실시예에서는 외부 접속 단자(49)를 제 2 변 H2의 거의 중앙부의 변의 단부에 형성했으므로, 제 1 변 H1 측의 액정 구동용 IC(19b)를 위한 입력 배선(28)은 제 1 변 H1에서 제 2 변 H2에 걸쳐 길게 형성되어 있다.
도 12에서, 제 2 기판(4b)은 도 2에 나타낸 실시예의 제 2 기판(4b)과 거의 동일하게 구성된다. 따라서, 중복을 피하기 위해서 제 2 기판(4b)에 관한 설명에 대해서는 도 2에 관련하여 설명한 내용을 참조하기로 하고, 그 설명을 생략한다.
본 실시예에 따른 액정 장치(41)는 광의 공급 방법으로서 반사형 및 투과형의 두 종류를 선택하여 실행할 수 있다. 우선, 반사형의 광 공급 방법을 채용하는 경우에는, 도 12에서 제 2 기판(4b)의 외측, 즉, 관찰되는 쪽으로부터 입사된 광이 액정층 L을 통과하여 APC층을 포함하는 화소 전극(9a), 즉, 반사층에 도달하고, 그 반사층에서 반사되어 다시 액정층 L에 공급된다.
또한, 투과형의 광 공급 방법을 채용하는 경우에는, 조명 장치(42)의 광원(43)이 발광하고, 그 광이 도광체(44)에 의해 면 형상으로 변환되어 액정 패널(2)에 공급된다. 이렇게 해서 공급된 광은 제 1 기재(13a), 화소 전극(9a)의 개구(46)(도 14 참조), 절연막(22), 그리고 배향막(12a)을 투과하여 액정층 L에 공급된다.
한편, 도 11에서, 액정 구동용 IC(19a, 19b)에 의해 각 도트에 소속된 TFD 소자(32)의 온/오프를 도트마다 제어함으로써, 액정 용량에 축적되는 전하량을 제어하고, 이에 따라, 액정 L의 배향 상태를 도트마다 변화시킨다. 그 결과, 반사형 표시 및 투과형 표시 시에 액정층 L에 공급되는 광을 화소마다 변조함으로써, 도 12의 제 2 기판(4b)의 외측에 문자 등과 같은 이미지를 표시한다.
그런데, 본 실시예에서도, 도 11에서 출력 배선(21a, 21b) 및 입력 배선(28)의 표면은 액정 장치의 제조 과정 중에 오염되는 경우가 있고, 그 위에 절연막(11)을 형성하면, 그 오염이 절연막(11)에 의해 봉입될 우려가 있다. 이와 같은 상태로 배선에 전압이 인가되면, 특히 인접하는 배선 사이에 큰 전위차가 가해질 때, 마이그레이션이 발생해 해당 배선이 손상되어, 표시 품질이 저하될 우려가 있다.
이에 비해, 본 실시예에서는 큰 전위차, 즉, 큰 전계가 가해질 것으로 고려되는 영역, 즉, 전원 배선(22)과 접지 배선(23) 사이의 영역을 피해 절연막(11)을 형성했다. 바꿔 말하면, 전원 배선(22)과 접지 배선(23) 사이의 영역에는 절연막(11)을 마련하지 않는 구성을 채용했다. 이러한 구성에 의해, 제조 공정 중에 전원 배선(22) 등의 표면이 오염되었어도 그 오염이 절연막(11)에 의해 봉입되는 일이 없기 때문에, 액정 장치의 구동 시에 배선 사이에 높은 전계가 인가되었어도 마이그레이션의 발생을 방지할 수 있게 되었다.
또, 본 실시예의 경우는, 도 13에 도시하는 바와 같이, 전원 배선(22) 및 접지 배선(23)이 제 1 변 측 영역 H1과 제 2 변 측 영역 H2의 두 개의 영역에 걸쳐 배치되므로, 결과적으로, 그들 배선 길이가 길어져 있다. 이와 같이 배선 길이가 길어지는 경우에는, 도 1이나 도 7의 경우와 같이, 배선 길이가 짧은 경우에 비해 마이그레이션 등이 발생하기 쉬운 경향이 있다. 그러나, 이와 같은 경우에도 본 발명을 적용하여, 전원 배선(22)과 접지 배선(23) 사이의 영역을 피해 절연막(11)을 마련하면, 마이그레이션 등의 발생을 확실하게 방지할 수 있다.
(실시예 5)
도 16은 본 발명에 따른 반도체 칩 실장 기판을 이용한 본 발명에 따른 전기 광학 장치의 일례인 본 발명에 따른 전자 발광 장치의 일 실시예를 나타내고 있다. 여기에 나타내는 전자 발광 장치(51)는 Ⅶ-Ⅶ선 단면도인 도 17에 도시하는 바와 같이, 기재(53) 상에 제 1 전극으로서의 양극, 즉, 애노드(59a)를 간격을 두고 서로 평행하게 복수개 형성하고, 그들 애노드(59a) 사이에 절연막(11)을 더 형성하고, 그 위에 유기 전자 발광 발광층(52)을 형성하고, 그 위에 제 2 전극으로서의 음극, 즉, 캐소드(59b)를 더 형성함으로써 제작되어 있다.
애노드(59a)는, 도 16에 도시하는 바와 같이, 복수개가 간격을 두고 서로 평행하게 나열되어 전체적으로 스트라이프 형상으로 형성되어 있다. 또한,캐소드(59b)는 동일하게 복수개가 간격을 두고 서로 평행하게, 또한 애노드(59a)와 거의 직교하도록 나열되어 전체적으로 스트라이프 형상으로 형성되어 있다. 또한, 유기 전자 발광 발광층(52)은 도 16에서의 Ⅷ-Ⅷ선 단면도인 도 18로부터도 알 수 있듯이, 캐소드(59b)와 거의 동일 위치에 형성되어 있다.
유기 전자 발광 발광층(52)은 주지와 같이, 그것을 사이에 두는 전극에 소정의 전압을 인가했을 때에 고유의 색으로 발광하는 물질로서, 본 실시예에서는, 예컨대, 적색으로 발색하는 것, 녹색으로 발색하는 것, 청색으로 발색하는 것의 3종류를 서로 이웃하게 배열하여 하나의 유닛으로 하고, 이 유닛을 애노드(59a)의 연장 방향, 즉, 긴 방향으로 서로 평행하게 나열하고 있다. 적색, 녹색, 청색의 3색의 유기 전자 발광 발광층(52)과 애노드(59a)가 교차하는 영역이 하나의 화소를 구성하고, 이 화소가 도트 매트릭스 형상으로 배열됨으로써 표시 영역이 형성된다.
도 16에서, 기재(53) 우측의 제 1 변 H1에는 구동용 IC(19b)가 실장되고, 제 1 변 H1과 교차하는 제 2 변 H2에는 구동용 IC(19a)가 실장된다. 또한, 외부 회로와의 사이에 전기적인 접속을 달성하기 위한 배선 기판, 예컨대, FPC(3)가 기재(53)의 모서리부에 접속된다. 그리고, 구동용 IC(19a)의 출력 범프와 캐소드(59b)가 출력 배선(21a)에 의해 접속되고, 구동용 IC(19b)의 출력 범프와 애노드(59a)가 출력 배선(21b)에 의해 접속되어 있다.
또한, 구동용 IC(19a)와 FPC(3) 사이가 입력 배선(28a)에 의해 접속되고, 또한, 구동용 IC(19b)와 FPC(3) 사이가 입력 배선(28b)에 의해 접속되어 있다. 입력 배선(28a, 28b)은 각각 전원 배선(22), 접지 단자(23), 제어 배선(24), 그리고 데이터 배선(26)을 포함하고 있다. 출력 배선(21a, 21b)과 입력 배선(28a, 28b)은 모두 APC를 포함하여 구성되어 있고, 이에 따라, 배선 저항이 낮은 저항화가 달성되고 있으므로 표시 동작의 안정성 및 확실성이 확보되고 있다.
또, 본 실시예에서, 절연막(11)은 복수의 애노드(59a) 사이의 절연을 확보하고, 또한, 출력 배선(21b) 및 입력 배선(28a, 28b)을 피복함으로써, 그들을 손상으로부터 보호한다. 또한, 절연막(11)은 그들 전극 및 배선 모두를 완전하게 피복하는 것은 아니고, 전원 배선(22)과 접지 배선(23) 사이의 영역을 피해 형성된다.
본 실시예에 따른 전자 발광 장치(51)는 이상과 같이 구성되어 있으므로, 유기 전자 발광층(52)에 인가되는 전압을 도트마다 제어함으로써, 희망하는 좌표 위치를 희망하는 색으로 발광시킴으로써, 가법 혼색((加法混色)의 원리에 의해 문자, 도형 등과 같은 이미지를 희망하는 색으로 표시할 수 있다.
또한, 본 실시예에서는 배선 중 큰 전위차, 즉, 큰 전계가 가해질 것으로 고려되는 영역, 즉, 전원 배선(22)과 접지 배선(23) 사이의 영역을 피해 절연막(11)을 형성했다. 바꿔 말하면, 전원 배선(22)과 접지 배선(23) 사이의 영역에는 절연막(11)을 마련하지 않는 구성을 채용했다. 이러한 구성에 의해, 전자 발광 장치의 제조 공정 중에 전원 배선(22) 등의 표면이 오염되었어도 전원 배선(22)과 접지 배선(23) 사이에서 그 오염이 절연막(11)에 의해 봉입되는 일이 없기 때문에, 전자 발광 장치의 구동 시에 배선 사이에 높은 전계가 인가되었어도 마이그레이션의 발생을 방지할 수 있게 되었다.
(실시예 6)
도 19는 본 발명에 따른 전자 기기의 일례인 휴대 전화기의 일 실시예를 나타내고 있다. 이 휴대 전화기(60)는 액정 장치나 유기 전자 발광 장치 등과 같은 전기 광학 장치에 의해 구성된 표시부(61)와, 안테나(62)와, 스피커(63)와, 키 스위치군(64)과, 마이크로폰(65)을 갖는다. 표시부로서의 전기 광학 장치(61)는, 예컨대, 도 1, 도 7, 도 11에 나타내는 바와 같은 각종 액정 장치나 도 16에 나타낸 유기 전자 발광 장치 등을 이용하여 구성할 수 있다.
(실시예 7)
도 20은 본 발명에 따른 전자 기기의 일례인 손목 시계의 일 실시예를 나타내고 있다. 이 손목 시계(70)는 표시부로서 전기 광학 장치(61)를 갖고 있고, 이 전기 광학 장치(61)는, 예컨대, 도 1, 도 7, 도 11에 나타낸 바와 같은 각종 액정 장치나 도 16에 나타낸 유기 전자 발광 장치 등을 이용하여 구성할 수 있다.
(실시예 8)
도 21은 본 발명에 따른 전자 기기의 일례인 휴대형 정보 처리 장치의 일 실시예를 나타내고 있다. 이 휴대형 정보 처리 장치(80)는, 예컨대, 워드 프로세서, 퍼스널 컴퓨터 등으로 제공되는 것이다. 여기에 나타내는 휴대형 정보 처리 장치(80)는 본체(78)의 표면에 마련된 키보드 등과 같은 입력 장치(79)와 표시부로서의 전기 광학 장치(61)를 갖는다.
본체(78) 내부에 배치된 프로세서의 처리에 의해, 키보드(79)를 통해서 입력된 정보나 그 정보에 근거한 하등의 연산 처리가 표시부(61)에 표시된다.
본 발명에 따르면, 높은 전위가 인가되는 전원 배선과 접지 배선 사이의 영역을 피해 절연막을 형성했으므로, 환언하면, 전원 배선과 접지 배선 사이의 영역에는 절연막을 마련하지 않는 구성을 채용했으므로, 반도체 칩 실장 기판이나 액정 장치 등의 제조 공정 중에 전원 전압계 배선의 표면이 오염되었어도, 그 오염이 절연막에 의해 봉입되는 일이 없기 때문에, 반도체 칩 실장 기판 등의 구동 시에 높은 전계가 인가되었어도 마이그레이션의 발생을 방지할 수 있다.

Claims (22)

  1. 기판 상에 반도체 칩이 탑재된 반도체 칩 실장 기판에 있어서,
    상기 반도체 칩에 전원 전위를 공급하는 전원 배선과, 상기 반도체 칩에 접지 전위를 공급하는 접지 배선을 포함하는 입력 배선과,
    상기 반도체 칩으로부터의 출력 신호가 공급되는 출력 배선과,
    상기 출력 배선을 피복하는 절연막
    을 갖되,
    상기 절연막은 상기 전원 배선과 상기 접지 배선 사이의 영역을 피해 상기 입력 배선을 덮도록 형성되는 것을 특징으로 하는
    반도체 칩 실장 기판.
  2. 기판 상에 반도체 칩이 탑재된 반도체 칩 실장 기판에 있어서,
    상기 기판에 형성되어, 상기 반도체 칩으로부터의 출력 신호가 공급되는 출력 배선과,
    상기 기판의 한 변 측에 형성된 제 1 영역과,
    상기 기판의 상기 한 변과 교차하는 변 측에 형성된 제 2 영역과,
    상기 제 1 영역 및 상기 제 2 영역에 걸쳐 형성되어, 상기 반도체 칩에 전원 전위를 공급하는 전원 배선과, 상기 제 1 영역 및 상기 제 2 영역에 걸쳐 형성되어, 상기 반도체 칩에 접지 전위를 공급하는 접지 배선을 포함하는 입력 배선과,
    상기 제 2 영역에서 상기 접지 배선 및 상기 전원 배선에 접속되는 외부 회로 기판과,
    상기 출력 배선을 피복하는 절연막
    을 갖되,
    상기 반도체 칩은 상기 제 1 영역에 실장되고, 상기 절연막은 상기 전원 배선과 상기 접지 배선 사이의 영역을 피해 상기 입력 배선을 덮도록 형성되는 것을 특징으로 하는
    반도체 칩 실장 기판.
  3. 제 2 항에 있어서,
    상기 제 2 영역에 실장된 제 2 반도체 칩을 더 구비한 것을 특징으로 하는 반도체 칩 실장 기판.
  4. 전기 광학층을 구비하는 전기 광학 장치에 있어서,
    상기 전기 광학층을 지지하는 기판과,
    상기 전기 광학층을 구동시키는 전극과,
    상기 기판에 탑재된 구동용 소자와,
    상기 구동용 소자에 접속되어 그 구동용 소자로부터 출력된 출력 신호를 상기 전극에 공급하는 출력 배선과,
    상기 출력 배선을 피복하는 절연막과,
    상기 기판에 형성되어, 상기 구동용 소자에 전원 전위를 공급하는 전원 배선과, 상기 기판에 형성되어, 상기 구동용 소자에 접지 전위를 공급하는 접지 배선을 포함하는 입력 배선
    을 갖되,
    상기 절연막은 상기 전원 배선과 상기 접지 배선 사이의 영역을 피해 상기 입력 배선을 덮도록 형성되는 것을 특징으로 하는
    전기 광학 장치.
  5. 제 4 항에 있어서,
    상기 전원 배선은 금속을 주성분으로 하는 층을 포함하는 것을 특징으로 하는 전기 광학 장치.
  6. 제 5 항에 있어서,
    상기 금속을 주성분으로 하는 층은 은, 팔라듐 및 구리로 이루어지는 군 중에서 선택되는 금속을 포함하는 것을 특징으로 하는 전기 광학 장치.
  7. 제 5 항에 있어서,
    상기 전원 배선 및 상기 접지 배선 중 적어도 어느 하나는 금속 및 금속 산화물의 적층 구조를 갖는 것을 특징으로 하는 전기 광학 장치.
  8. 제 6 항에 있어서,
    상기 전기 광학층은 유기 전자 발광층 및 액정층으로부터 선택되는 것을 특징으로 하는 전기 광학 장치.
  9. 제 5 항에 있어서,
    상기 전기 광학층은 상기 전극과 제 2 전극 사이에 유지되고,
    상기 전극 및 상기 제 2 전극 중 어느 하나는 스위칭 소자에 접속되는 것을 특징으로 하는 전기 광학 장치.
  10. 제 9 항에 있어서,
    상기 스위칭 소자는 박막 트랜지스터 및 박막 다이오드로부터 선택되는 것을 특징으로 하는 전기 광학 장치.
  11. 제 5 항에 있어서,
    상기 전기 광학층을 구동시키는 제 2 전극을 더 포함하고,
    상기 전기 광학층은 상기 전극과 상기 제 2 전극 사이에 유지되고,
    상기 기판에 탑재된 제 2 구동용 소자와,
    상기 출력 배선을 피복하는 절연막과,
    상기 기판에 형성되어, 상기 제 2 구동용 소자에 전원 전위를 공급하는 제 2 전원 배선과, 상기 기판에 형성되어, 상기 제 2 구동용 소자에 접지 전위를 공급하는 제 2 접지 배선을 포함하는 제 2 입력 배선
    을 갖되,
    상기 절연막은 상기 제 2 전원 배선과 상기 제 2 접지 배선 사이의 영역을 피해 상기 제 2 입력 배선을 덮도록 형성되는 것을 특징으로 하는
    전기 광학 장치.
  12. 전기 광학층을 갖는 전기 광학 장치에 있어서,
    상기 전기 광학층을 지지하는 기판과,
    상기 전기 광학층을 구동시키는 전극과,
    상기 기판에 탑재된 구동용 소자와,
    상기 구동용 소자에 접속되어 그 구동용 소자로부터 출력된 출력 신호를 상기 전극에 공급하는 출력 배선과,
    상기 출력 배선을 피복하는 절연막과,
    상기 기판에 형성되어, 상기 구동용 소자에 전원 전위를 공급하는 전원 배선과, 상기 기판에 형성되어, 상기 구동용 소자에 접지 전위를 공급하는 접지 배선과, 상기 기판에 형성되어, 상기 구동용 소자를 제어하는 신호를 공급하는 제어 배선과, 상기 기판에 형성되어, 상기 구동용 소자에 데이터 신호를 공급하는 데이터 배선을 포함하는 입력 배선
    을 갖되,
    상기 절연막은 상기 전원 배선과 상기 제어 배선 사이의 영역, 상기 전원 배선과 상기 데이터 배선 사이의 영역, 상기 접지 배선과 상기 제어 배선 사이의 영역 또는 상기 접지 배선과 상기 데이터 배선 사이의 영역을 피해 상기 입력 배선을 덮도록 형성되는 것을 특징으로 하는
    전기 광학 장치.
  13. 제 1 전극을 구비한 제 1 기판과,
    상기 제 1 기판에 대향하여 배치되어 제 2 전극을 구비한 제 2 기판과,
    상기 제 1 전극과 상기 제 2 전극 사이에 배치된 액정층과,
    상기 제 1 기판 중 상기 제 2 기판으로부터 연장된 영역에 실장된 액정 구동용 IC와,
    상기 액정 구동용 IC에 접속되고, 그 액정 구동용 IC로부터 출력된 출력 신호를 상기 제 1 전극 또는 상기 제 2 전극에 공급하는 출력 배선과,
    상기 출력 배선을 피복하는 절연막과,
    상기 제 1 기판 또는 상기 제 2 기판에 형성되어, 상기 액정 구동용 IC에 전원 전위를 공급하는 전원 배선과, 상기 제 1 기판 또는 상기 제 2 기판에 형성되어, 상기 액정 구동용 IC에 접지 전위를 공급하는 접지 배선을 포함하는 입력 배선
    을 갖되,
    상기 절연막은 상기 전원 배선과 상기 접지 배선 사이의 영역을 피해 상기 입력 배선을 덮도록 마련되는 것을 특징으로 하는
    액정 장치.
  14. 제 13 항에 있어서,
    상기 전원 배선은 복수의 층을 포함하는 적층 구조를 갖고, 또한, 상기 제 1 전극 또는 상기 제 2 전극으로서 상기 전원 배선과 동일한 기판에 형성된 전극도 복수의 층을 포함하는 적층 구조를 갖는 것을 특징으로 하는 액정 장치.
  15. 제 14 항에 있어서,
    반사막을 더 갖고,
    상기 적층 구조는 금속막 및 그 금속막 상에 형성된 금속 산화물막을 포함하며,
    상기 금속막은 상기 반사막과 동일층인 것을 특징으로 하는 액정 장치.
  16. 제 1 전극을 구비한 제 1 기판과,
    상기 제 1 기판에 대향하여 배치되어 제 2 전극을 구비한 제 2 기판과,
    상기 제 1 전극과 상기 제 2 전극 사이에 배치된 액정층과,
    상기 제 1 기판의 제 1 변에서 상기 제 2 기판으로부터 연장된 영역에 실장된 제 1 액정 구동용 IC와,
    상기 제 1 기판의 상기 제 1 변과 교차하는 제 2 변에서 상기 제 2 변으로부터 연장된 영역에 실장된 제 2 액정 구동용 IC와,
    상기 제 1 액정 구동용 IC 또는 상기 제 2 액정 구동용 IC에 접속된 복수의 배선과,
    상기 복수의 배선 중 일부를 피복하는 절연막
    을 갖되,
    상기 복수의 배선은 전원 전위를 상기 제 1 액정 구동용 IC에 공급하는 전원 배선 및 접지 전위를 상기 제 1 액정 구동용 IC에 공급하는 접지 배선을 포함하며,
    상기 절연막은 상기 전원 배선과 상기 접지 배선 사이를 피해 상기 복수의 배선중 일부를 덮도록 형성되는 것을 특징으로 하는
    액정 장치.
  17. 제 1 전극을 구비한 제 1 기판과,
    상기 제 1 기판에 대향하여 배치되어 제 2 전극을 구비한 제 2 기판과,
    상기 제 1 전극과 상기 제 2 전극 사이에 배치된 액정층과,
    상기 제 1 기판 중 상기 제 2 기판으로부터 연장된 영역에 실장된 액정 구동용 IC와,
    상기 액정 구동용 IC에 접속되어, 그 액정 구동용 IC로부터 출력된 출력 신호를 상기 제 1 전극 또는 상기 제 2 전극에 공급하는 출력 배선과,
    상기 출력 배선을 피복하는 절연막과,
    상기 제 1 기판 또는 상기 제 2 기판에 형성되어, 상기 액정 구동용 IC에 전원 전위를 공급하는 전원 배선과, 상기 제 1 기판 또는 상기 제 2 기판에 형성되어, 상기 액정 구동용 IC에 접지 전위를 공급하는 접지 배선과, 상기 제 1 기판 또는 상기 제 2 기판에 형성되어, 상기 액정 구동용 IC를 제어하는 신호를 공급하는 제어 배선과, 상기 제 1 기판 또는 상기 제 2 기판에 형성되어, 상기 액정 구동용 IC에 데이터 신호를 공급하는 데이터 배선을 포함하는 입력 배선
    을 갖되,
    상기 절연막은 상기 전원 배선과 상기 제어 배선 사이의 영역, 상기 전원 배선과 상기 데이터 배선 사이의 영역, 상기 접지 배선과 상기 제어 배선 사이의 영역 또는 상기 접지 배선과 상기 데이터 배선 사이의 영역을 피해 상기 입력 배선을 덮도록 형성되는 것을 특징으로 하는
    액정 장치.
  18. 기재와,
    해당 기재에 마련된 제 1 전극과,
    해당 제 1 전극 상에 배치된 전자 발광층과,
    해당 전자 발광층 상에 마련된 제 2 전극과,
    상기 기재의 제 1 변 측에 실장되어 상기 제 1 전극에 접속된 제 1 구동용 IC와,
    상기 기재의 상기 제 1 변과 교차하는 제 2 변 측에 실장되어 상기 제 2 전극에 접속된 제 2 구동용 IC와,
    상기 제 1 구동용 IC 또는 상기 제 2 구동용 IC에 전원 전위를 공급하는 전원 배선과, 상기 제 1 구동용 IC 또는 상기 제 2 구동용 IC에 접지 전위를 공급하는 접지 배선을 포함하는 입력 배선과,
    상기 제 1 구동용 IC 또는 상기 제 2 구동용 IC로부터의 출력 신호가 공급되는 출력 배선과,
    상기 출력 배선을 피복하는 절연막
    을 갖되,
    상기 절연막은 상기 전원 배선과 상기 접지 배선 사이의 영역을 피해 상기 입력 배선을 덮도록 형성되는 것을 특징으로 하는
    전자 발광 장치.
  19. 기재와,
    해당 기재에 마련된 애노드 전극과,
    해당 애노드 전극 상에 배치된 전자 발광층과,
    해당 전자 발광층 상에 마련된 캐소드 전극과,
    상기 애노드 전극 및 상기 캐소드 전극 중 적어도 하나에 접속된 제 1 구동용 소자와,
    해당 제 1 구동용 소자에 접속된 복수의 제 1 입력 배선과,
    해당 제 1 입력 배선의 일부를 피복하는 절연막
    을 갖되,
    상기 제 1 입력 배선은 전원 전위를 상기 제 1 구동용 소자에 공급하는 전원 배선 및 접지 전위를 상기 제 1 구동용 소자에 공급하는 접지 배선을 포함하며,
    상기 절연막은 상기 전원 배선과 상기 접지 배선 사이의 영역을 피해 제 1 입력 배선의 일부를 덮도록 형성되는 것을 특징으로 하는
    전자 발광 장치.
  20. 제 19 항에 있어서,
    상기 애노드 전극 및 상기 캐소드 전극의 다른 쪽에 접속된 제 2 구동용 소자와,
    해당 제 2 구동용 소자에 접속되어 있고, 해당 제 2 구동용 소자로부터 출력된 출력 신호를 상기 다른 쪽의 전극에 공급하는 출력 배선과,
    상기 기판에 형성되어 있고, 상기 제 2 구동용 소자에 입력 신호를 공급하는 복수의 제 2 입력 배선을 갖고,
    해당 제 2 입력 배선은 전원 전위를 상기 제 2 구동용 소자에 공급하는 전원 배선 및 접지 전위를 상기 제 2 구동용 소자에 공급하는 접지 배선을 포함하며,
    상기 절연막은 상기 전원 배선과 상기 접지 배선 사이의 영역을 피해 상기 제 2 입력 배선의 일부를 덮도록 형성되는 것을 특징으로 하는
    전자 발광 장치.
  21. 기재와,
    해당 기재에 마련된 애노드 전극과,
    해당 애노드 전극 상에 배치된 전자 발광층과,
    해당 전자 발광층 상에 마련된 캐소드 전극과,
    상기 애노드 전극 및 상기 캐소드 전극 중 적어도 하나에 접속된 구동용 소자와,
    상기 구동 소자에 접속되어 그 제 1 구동용 소자로부터 출력된 출력 신호를 상기 애노드 전극 또는 상기 캐소드 전극에 공급하는 출력 배선과,
    상기 출력 배선을 피복하는 절연막과,
    상기 기판에 형성되어, 상기 구동용 소자에 전원 전위를 공급하는 전원 배선과,
    상기 기판에 형성되어, 상기 구동용 소자에 접지 전위를 공급하는 접지 배선과,
    상기 기판에 형성되어, 상기 구동용 소자를 제어하는 신호를 공급하는 제어 배선과,
    상기 기판에 형성되어, 상기 구동용 소자에 데이터 신호를 공급하는 데이터 배선
    을 갖되,
    상기 절연막은 상기 전원 배선과 상기 제어 배선 사이의 영역, 상기 전원 배선과 상기 데이터 배선 사이의 영역, 상기 접지 배선과 상기 제어 배선 사이의 영역 또는 상기 접지 배선과 상기 데이터 배선 사이의 영역을 피해 형성되는 것을 특징으로 하는
    전자 발광 장치.
  22. 전기 광학 장치를 표시부로서 갖는 전자 기기에 있어서,
    상기 전기 광학 장치는 청구항 4 내지 청구항 12 중 어느 한 항에 기재된 전기 광학 장치에 의해서 구성되는 것을 특징으로 하는 전자 기기.
KR10-2001-0074827A 2000-11-30 2001-11-29 반도체 칩 실장 기판, 전기 광학 장치, 액정 장치, 전자발광 장치 및 전자 기기 Expired - Lifetime KR100467383B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000365715 2000-11-30
JPJP-P-2000-00365715 2000-11-30
JPJP-P-2001-00317142 2001-10-15
JP2001317142A JP3757840B2 (ja) 2000-11-30 2001-10-15 半導体チップ実装基板、電気光学装置、液晶装置、エレクトロルミネッセンス装置及び電子機器

Publications (2)

Publication Number Publication Date
KR20020042480A KR20020042480A (ko) 2002-06-05
KR100467383B1 true KR100467383B1 (ko) 2005-01-24

Family

ID=26604990

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0074827A Expired - Lifetime KR100467383B1 (ko) 2000-11-30 2001-11-29 반도체 칩 실장 기판, 전기 광학 장치, 액정 장치, 전자발광 장치 및 전자 기기

Country Status (5)

Country Link
US (1) US6809390B2 (ko)
JP (1) JP3757840B2 (ko)
KR (1) KR100467383B1 (ko)
CN (1) CN1331219C (ko)
TW (1) TW530274B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7126161B2 (en) * 1998-10-13 2006-10-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having El layer and sealing material
JP2002268079A (ja) * 2001-03-09 2002-09-18 Seiko Epson Corp 電気光学装置と電子機器
JP4068942B2 (ja) * 2001-12-17 2008-03-26 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
JP3748075B2 (ja) * 2002-08-30 2006-02-22 セイコーエプソン株式会社 電子モジュール及びその製造方法並びに電子機器
JP2004247373A (ja) 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
JP3770240B2 (ja) 2003-02-20 2006-04-26 セイコーエプソン株式会社 電気光学装置および電子機器
TWI266108B (en) 2003-05-01 2006-11-11 Seiko Epson Corp Electrical wiring structure, manufacturing method of electrical c wiring structure, substrate for optical device having electrical wiring structure and electro-optical device, and method for manufacturing electro-optical device
JP4518747B2 (ja) * 2003-05-08 2010-08-04 三洋電機株式会社 有機el表示装置
KR101001549B1 (ko) * 2003-11-20 2010-12-17 삼성모바일디스플레이주식회사 유기 전계 발광 소자
US7027044B2 (en) * 2004-02-20 2006-04-11 Au Optronics Corporation Power line arrangement for electroluminescence display devices
JP4393253B2 (ja) * 2004-04-05 2010-01-06 シャープ株式会社 液晶表示装置およびその製造方法
US7315116B2 (en) * 2004-07-09 2008-01-01 Au Optronics Corporation Organic electroluminescent display device with separately connected signal lines and power lines
US7868903B2 (en) 2004-10-14 2011-01-11 Daktronics, Inc. Flexible pixel element fabrication and sealing method
US8001455B2 (en) * 2004-10-14 2011-08-16 Daktronics, Inc. Translation table
EP1648033A3 (en) * 2004-10-14 2008-04-23 LG Electronics Inc. Organic Electro-Luminescence display device and method of fabricating the same
US8344410B2 (en) * 2004-10-14 2013-01-01 Daktronics, Inc. Flexible pixel element and signal distribution means
US7893948B1 (en) 2004-10-14 2011-02-22 Daktronics, Inc. Flexible pixel hardware and method
JP4600263B2 (ja) * 2005-12-06 2010-12-15 エプソンイメージングデバイス株式会社 電気光学装置および電子機器
JP2007250519A (ja) * 2006-03-14 2007-09-27 Samsung Sdi Co Ltd 有機電界発光表示装置
KR100914784B1 (ko) * 2006-05-17 2009-08-31 엘지디스플레이 주식회사 전계발광소자 및 그 제조방법
US8446445B2 (en) * 2006-09-27 2013-05-21 Casio Computer Co., Ltd. Exposure device, image forming apparatus and method for operating exposure device
US7968382B2 (en) * 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
KR101494315B1 (ko) 2008-08-12 2015-02-17 삼성디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
JP5264535B2 (ja) * 2009-01-30 2013-08-14 キヤノン株式会社 表示装置
JP5270497B2 (ja) * 2009-09-02 2013-08-21 シャープ株式会社 半導体装置およびその電力供給方法
JP5452290B2 (ja) * 2010-03-05 2014-03-26 ラピスセミコンダクタ株式会社 表示パネル
KR101064430B1 (ko) * 2010-04-13 2011-09-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR102156341B1 (ko) * 2013-11-21 2020-09-15 엘지디스플레이 주식회사 디스플레이 장치
WO2017033952A1 (ja) * 2015-08-26 2017-03-02 シャープ株式会社 表示装置
JP2017181594A (ja) * 2016-03-28 2017-10-05 パナソニック液晶ディスプレイ株式会社 表示装置
CN107085333B (zh) * 2017-07-06 2021-02-02 上海天马微电子有限公司 一种阵列基板及显示面板
CN109285873B (zh) * 2018-10-24 2020-11-24 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364737A (ja) * 1989-08-02 1991-03-20 Sharp Corp 液晶表示装置
JPH07199224A (ja) * 1994-01-11 1995-08-04 Fujitsu Ltd Tftマトリクス基板
JPH086059A (ja) * 1994-06-23 1996-01-12 Nec Corp アクティブマトリクス基板
JPH0895075A (ja) * 1994-09-26 1996-04-12 Sanyo Electric Co Ltd 液晶表示装置
JP2000284261A (ja) * 1999-03-29 2000-10-13 Seiko Epson Corp 液晶装置及び電子機器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0493826A (ja) 1990-08-03 1992-03-26 Olympus Optical Co Ltd カメラの巻き上げ装置
JPH05158056A (ja) * 1991-12-04 1993-06-25 Advantest Corp 液晶表示素子の画素欠陥を検出する方法
JP2871592B2 (ja) 1996-05-14 1999-03-17 凸版印刷株式会社 表示装置用電極基板
JPH1152405A (ja) 1997-07-30 1999-02-26 Nanotsukusu Kk 液晶表示素子
JP2000009808A (ja) * 1998-06-25 2000-01-14 Seiko Epson Corp 半導体装置および液晶駆動装置
KR100590746B1 (ko) * 1998-11-06 2006-10-04 삼성전자주식회사 서로다른공통전압을가지는액정표시장치
JP2000275666A (ja) 1999-03-25 2000-10-06 Hitachi Ltd 液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0364737A (ja) * 1989-08-02 1991-03-20 Sharp Corp 液晶表示装置
JPH07199224A (ja) * 1994-01-11 1995-08-04 Fujitsu Ltd Tftマトリクス基板
JPH086059A (ja) * 1994-06-23 1996-01-12 Nec Corp アクティブマトリクス基板
JPH0895075A (ja) * 1994-09-26 1996-04-12 Sanyo Electric Co Ltd 液晶表示装置
JP2000284261A (ja) * 1999-03-29 2000-10-13 Seiko Epson Corp 液晶装置及び電子機器

Also Published As

Publication number Publication date
TW530274B (en) 2003-05-01
JP2002229474A (ja) 2002-08-14
US20020088984A1 (en) 2002-07-11
US6809390B2 (en) 2004-10-26
JP3757840B2 (ja) 2006-03-22
KR20020042480A (ko) 2002-06-05
CN1356723A (zh) 2002-07-03
CN1331219C (zh) 2007-08-08

Similar Documents

Publication Publication Date Title
KR100467383B1 (ko) 반도체 칩 실장 기판, 전기 광학 장치, 액정 장치, 전자발광 장치 및 전자 기기
KR100556309B1 (ko) 전기 광학 장치, 그 제조 방법 및 전자 기기
KR100472998B1 (ko) 전기 광학 장치 및 전자기기
KR100763408B1 (ko) 액정 표시 장치
US12027530B2 (en) Transparent display device
US7148427B2 (en) Wiring substrate, display device, semiconductor chip, and electronic equipment
US6970225B2 (en) Electrooptic device, method for manufacturing the same, and electronic apparatus
US12256615B2 (en) Transparent display device
JP3702899B2 (ja) 電気光学装置、その製造方法及び電子機器
EP4580362A1 (en) Transparent display apparatus
US20250004336A1 (en) Liquid crystal panel and display device
US20230200194A1 (en) Transparent display apparatus
JP4069930B2 (ja) 電気光学装置、その製造方法及び電子機器
JP3702895B2 (ja) 電気光学装置、その製造方法及び電子機器
JP4120655B2 (ja) 電気光学装置及び電子機器
KR20250102880A (ko) 투명 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20011129

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20040302

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20041019

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20050112

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20050113

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20080107

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20090109

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20100111

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20101223

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20111216

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20121227

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20131218

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 11

PR1001 Payment of annual fee

Payment date: 20141219

Start annual number: 11

End annual number: 11

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20151217

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20161219

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20161219

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20180104

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20190107

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20200106

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20201216

Start annual number: 17

End annual number: 17

PC1801 Expiration of term

Termination date: 20220529

Termination category: Expiration of duration