[go: up one dir, main page]

KR100308241B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100308241B1
KR100308241B1 KR1020000007760A KR20000007760A KR100308241B1 KR 100308241 B1 KR100308241 B1 KR 100308241B1 KR 1020000007760 A KR1020000007760 A KR 1020000007760A KR 20000007760 A KR20000007760 A KR 20000007760A KR 100308241 B1 KR100308241 B1 KR 100308241B1
Authority
KR
South Korea
Prior art keywords
film
electrode
oxygen
capacitor
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020000007760A
Other languages
English (en)
Inventor
아오야마도모노리
이마이게이타로
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Application granted granted Critical
Publication of KR100308241B1 publication Critical patent/KR100308241B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명에 따른 반도체장치의 제조방법은, 제1전극과, 유전체막 및, 제2전극으로 이루어진 캐패시터가 제공되는 반도체장치의 제조방법에 있어서, 1~40%의 산소농도를 갖는 분위기에서 주기테이블의 제5 및 제6주기중 어느 한쪽에 속하는 그룹 7A와 그룹 8중 어느 한쪽으로부터 선택된 적어도 하나의 원소를 스퍼터링에 의해 반도체 기판 상에서 제1전극이 되도록 상기 원소의 산화물의 형태로 존재할 수 있는 산소의 화학양론적 양보다 적은 미량의 산소를 함유하고 있는 금속막을 형성하는 단계와, 상기 금속막 상에 금속산화물로 이루어진 유전체막을 형성하는 단계 및, 상기 유전체막 상에 제2전극을 형성하는 단계를 구비하여 이루어지고, 적어도 상기 제1전극 또는 제2전극에 형성하는 금속막중에는 산소를 산소농도 0.004∼5원자%의 범위에서 함유시키는 것을 특징으로 한다.

Description

반도체장치의 제조방법{A METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE}
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 금속산화물로 이루어진 유전체막을 구비하는 캐패시터가 제공된 반도체장치의 제조방법에 관한 것이다.
반도체집적회로의 집적도를 높이는 최근의 경향에 따라, 그 회로 패턴이 더욱 미세화되고 있다. 예컨대, 캐패시터를 위한 셀의 크기가 매우 작아졌다. 본 방법에 따라 캐패시터의 셀크기가 작아짐으로써 캐패시터의 용량도 또한 대응되게 감소되어진다. 그러나, 장치의 감도 또는 소프트 에러의 관점에서 캐패시터의 용량감소에는 한계가 있다.
상기 문제를 해결하기 위한 시도로, 셀영역과 가능한한 용량을 증가하기 위해 3차원 캐패시터를 형성하도록 제안되었다. 그러나, 캐패시터의 가공과 전극 또는 절연막의 형성이 점점 곤란해지는 문제가 있다.
그와 같은 상황 하에서 캐패시터를 위한 절연막으로서 고유전율을 갖는 막을 채용하도록 최근 연구되고 있다. 통상, 그와 같은 고유전율을 갖는 절연막은 페로브스카이트 결정구조를 갖춘 BaxSr1-xTiO3막을 포함한다. 만약, 이 BaxSr1-xTiO3막이 채용되면, 산화하는 분위기에서도 산화로부터 자유로운 백금과 같은 귀금속이 축적 노드전극에 이용되도록 요구된다.그러나, 그와 같은 귀금속의 드라이 에칭은 다소 어렵기 때문에, 금속과 거의 동일한 도전성을 나타낼 수 있는 축적 노드전극과 같은 금속산화물을 채용하도록 연구되고 있다. 통상, 그와 같은 금속산화물은 루테늄 2산화물(RuO2)을 포함한다. 이 RuO2를 이용하여 캐패시터를 형성하는 방법은 다음과 같다.
우선, 도 1a에 나타낸 바와 같이 분리영역(2)이 p형 Si기판(1)에 형성되고, 다음에 게이트절연막(3a), 게이트전극(3b; 워드선) 및, 트랜지스터의 n+확산영역(4)이 형성된다. 그 후, 층간절연층(5a)이 기판의 표면을 평탄하게 하도록 퇴적되고, 다음에 비트선(6)이 형성된다. 이어서, 또 다른 층간절연층(5b)이 다시 퇴적되고, 콘택트홀이 형성되며, 다음에 이 콘택트홀이 n+형 다결정 Si막(7)으로 매립된다. 다음에, 도 1b에 나타낸 바와 같이 TiN막(14)이 확산장벽막(장벽금속)으로서 퇴적되고, RuO2막(15)이 TiN막(14) 상에 퇴적된다. 이어서, SiO2막(16)이 도 1c에 나타낸 바와 같이 퇴적되고, 캐패시터 패턴을 형성하도록 포토리소그래픽처리가 수행된다.
다음에, 도 1d에 나타낸 바와 같이 RuO2막(15)이 마스크로 이용된 SiO2막(16)과 함께 반응성 이온에칭의 방식에 의해 처리되고, 이어서 SiO2막(16)이 에칭에 의해 제거된다. 이어서, 도 1e에 나타낸 바와 같이 TiN막(14)이 마스크로 이용된 RuO2막(15)과 함께 반응성 이온에칭에 의해 처리된다. 그 후, 도 1f에 나타낸 바와 같이 BaxSr1-xTiO3막(9)이 캐패시터 절연막으로서 퇴적되고, 다음에 산소분위기에서열처리된다. 최종적으로, WNx막(10)이 퇴적되고, 상부전극을 형성하도록 가공된다.
그러나, 상기 방법에 따라 형성된 캐패시터는 다음과 같은 문제를 수반한다. 즉, 확산방지막을 구성하는 TiN막(14)이 RuO2막(15)을 형성하는 단계에서 산화되어 도 2a에 나타낸 바와 같이, TiOx막(21)을 형성함에 따라 접촉저항을 증가시킨다. 한편, RuO2막은 감소되고, TiN막이 BaxSr1-xTiO3막(9)을 형성하는 단계에서 산화됨에 따라 접촉저항을 증가시킨다.
상기 문제를 해결하기 위하여, 루테늄(Ru)막(22)이 확산방지막을 구성하는 TiN막(14)의 형성에 이어 퇴적되고, 다음에 RuO2막(15)이 루테늄(Ru)막(22) 상에 더욱 퇴적된다. 그러나, 이러한 처리에 있어서도 TiN막(14)의 측벽은 TiN막(14)의 측벽이 BaxSr1-xTiO3막(9)의 성막단계 동안 또는, 다음의 열처리 동안 도 2b에 나타낸 바와 같이 산화되기 위하여 전극의 동작 후에 노출되도록 야기됨으로써 누설전류가 증가하거나 장치의 용량이 저하된다.
한편, RuO2막(15)은 도 3a에 나타낸 바와 같이, Si플러그(7)와 직접 접촉되고, SiO2막(23)은 RuO2막(15)과 TiN 사이에서와 같이 동일한 방법으로 RuO2막(15)과 Si플러그(7) 사이의 공유영역에 형성되도록 됨으로써 접촉저항의 증가를 일으키게 된다. 더욱이, 루테늄이 Si플러그와 직접 접촉되면, 루테늄 규화물(24)은 Ru와 Si 사이에서 반응의 결과로서 도 3b에 나타낸 바와 같이 형성되도록 야기되고,SiO2막(25)은 BaxSr1-xTiO3막과 루테늄 규화물(24) 사이에 형성되도록 야기됨으로써 용량 저하의 문제를 일으키게 된다. 즉, 이는 고유전체 캐패시터의 전극을 위한 재료로서 RuO2막 또는 Ru막을 채용하는 종래 방법에 있어서는 매우 어려웠다.
상기한 바와 같이, BaxSr1-xTiO3와 같은 고유전율을 갖는 재료가 캐패시터 절연막을 위한 재료로서 이용될 때, 루테늄막 또는 루테늄 산화막과 같이 그것이 산화되더라도 금속도전성을 나타낼 수 있는 재료가 캐패시터용 전극으로서 이용되도록 요구된다. 그러나, 이러한 전극용 재료의 채용은 전극이 Si와 접촉함으로써 규화물화 될 수 있는 상기 문제를 수반한다. 한편, TiN과 같은 확산방지막이 규화물 형성 방지의 목적을 위하여 채용되면, 확산방지막이 산화됨으로써 접촉저항을 증가시키는 문제를 일으킨다.
본 발명은 상기한 점을 감안하여 발명된 것으로, 금속산화물이 캐패시터 절연막용 재료로서 이용되어 확산방지막의 채용을 생략할 수 있음과 더불어 규화물화되는 것으로부터 캐패시터 전극을 방지할 수 있는 반도체장치의 제조방법을 제공함에 그 목적이 있다.
또한, 본 발명은, 금속산화물이 캐패시터 절연막으로서 이용되어 장벽금속으로서 기능하는 확산방지막의 산화로부터 야기될 수 있는 접촉저항의 증가를 방지할 수 있는 반도체장치의 제조방법을 제공함에 그 목적이 있다.
도 1a 내지 도 1f는 각각 종래의 반도체장치를 제조하기 위한 공정을 도시한 단면도,
도 2a 및 도 2b는 각각 종래 기술에 따른 문제를 도시한 단면도,
도 3a 및 도 3b는 각각 종래 기술에 따른 문제를 도시한 단면도,
도 4는 성막공정에서 산소의 농도와 관련하여 열처리 후에 얻어진 X-레이 회절 스펙트럼을 나타낸 그래프,
도 5는 성막공정에서 산소의 농도와 관련한 비저항의 변화를 나타낸 그래프,
도 6은 성막공정에서 산소의 농도와 관련한 응력의 변화를 나타낸 그래프,
도 7은 성막공정에서 산소의 농도와 관련한 SiO2-감소된 막 두께(SiO2로 계산된)의 변화를 나타낸 그래프,
도 8a~도 10b는 각각 성막공정에서 산소의 농도와 관련한 열처리 전후의 SIMS 프로파일,
도 11은 본 발명의 제1실시예에 따른 반도체장치의 소자구조를 나타낸 단면도,
도 12a~도 12c는 각각 도 11의 반도체장치를 위한 공정을 도시한 단면도,
도 13은 본 발명의 제2실시예에 따른 반도체장치의 소자구조를 나타낸 단면도,
도 14는 본 발명의 제3실시예에 따른 반도체장치의 소자구조를 나타낸 단면도,
도 15a 및 도 15b는 각각 본 발명의 제4실시예의 반도체장치를 제조하기 위한 공정을 도시한 단면도,
도 16a 및 도 16b는 각각 본 발명의 제5실시예의 반도체장치를 제조하기 위한 공정을 도시한 단면도,
도 17a 및 도 17b는 각각 본 발명의 제6실시예의 반도체장치를 제조하기 위한 공정을 도시한 단면도,
도 18a~도 18f는 각각 본 발명의 제7실시예의 반도체장치를 제조하기 위한 공정을 도시한 단면도,
도 19a~도 19f는 각각 본 발명의 제8실시예의 반도체장치를 제조하기 위한 공정을 도시한 단면도,
도 20a는 본 발명의 제9실시예에 따른 반도체장치의 소자구조를 도시한 단면도,
도 20b는 도 20a의 반도체장치의 소자구조를 도시한 등가회로도,
도 21a~도 21d는 각각 본 발명의 제10실시예의 반도체장치를 제조하기 위한 공정을 도시한 단면도,
도 22a~도 22d는 각각 본 발명의 제11실시예의 반도체장치를 제조하기 위한 공정을 도시한 단면도,
도 23a~도 23d는 각각 본 발명의 제12실시예의 반도체장치를 제조하기 위한 공정을 도시한 단면도이다.
상기 목적을 달성하기 위한 본 발명은, 제1전극과, 유전체막 및, 제2전극으로 이루어진 캐패시터가 제공되는 반도체장치의 제조방법에 있어서, 1~40%의 산소농도를 갖는 분위기에서 주기테이블의 제5 및 제6주기중 어느 한쪽에 속하는 그룹 7A와 그룹 8중 어느 한쪽으로부터 선택된 적어도 하나의 원소를 스퍼터링에 의해 반도체 기판 상에서 제1전극이 되도록 상기 원소의 산화물의 형태로 존재할 수 있는 산소의 화학양론적 양보다 적은 미량의 산소를 함유하고 있는 금속막을 형성하는 단계와, 상기 금속막 상에 금속산화물로 이루어진 유전체막을 형성하는 단계 및, 상기 유전체막 상에 제2전극을 형성하는 단계를 구비하여 이루어지고, 적어도 상기 제1전극 또는 제2전극에 형성하는 금속막중에는 산소를 산소농도 0.004∼5원자%의 범위에서 함유시키는 것을 특징으로 하는 반도체장치의 제조방법을 제공한다.
더욱이 본 발명은, 제1전극과, 유전체막 및, 제2전극으로 이루어진 캐패시터가 제공되는 반도체장치의 제조방법에 있어서, 1~40%의 산소농도를 갖는 분위기에서 화학적 기상성장에 대해 주기테이블의 제5 및 제6주기중 어느 한쪽에 속하는 그룹 7A와 그룹 8중 어느 한쪽으로부터 선택된 적어도 하나의 원소를 노출함으로써 반도체 기판 상에서 제1전극 되도록 상기 원소의 산화물의 형태로 존재할 수 있는 산소의 화학양론적 양보다 적은 미량의 산소를 함유하고 있는 금속막을 퇴적하는 단계와, 상기 금속막 상에 금속산화물로 이루어진 유전체막을 형성하는 단계 및, 상기 유전체막 상에 제2전극을 형성하는 단계를 구비하여 이루어지고, 적어도 상기 제1전극 또는 제2전극에 형성하는 금속막중에는 산소를 산소농도 0.004∼5원자%의 범위에서 함유시키는 것을 특징으로 하는 반도체장치의 제조방법을 제공한다.
(실시예)
이하, 예시도면을 참조하면서 본 발명의 실시예를 상세히 설명한다.
본 발명의 제1실시예에 따른 반도체장치는 반도체 기판과, 이 반도체 기판 상에 형성된 캐패시터로 이루어지고, 캐패시터를 구성하는 전극쌍중 적어도 하나가 미량의 산소를 함유하는 도전재료로 형성된 것을 특징으로 한다.
도전재료가 미량의 산소를 함유함에 따라 그 산화물의 형태에서도 도전성을 나타낼 수 있는 금속이나 그 화합물이 채용될 수 있다. 산화물의 형태임에도 불구하고 도전성을 나타낼 수 있는 이러한 금속 또는 그 화합물의 예는 주기테이블의 제5 및 제6주기중 어느 하나에 속하는 그룹 7A와 그룹 8 원소중 어느 하나로부터 선택된 원소를 포함하고, 또는 그 화합물을 포함한다. 그와 같은 원소와 그 화합물의 예는 백금, 루테늄, 팔라듐, 레늄, 오스뮴, 이리듐, 로듐, 이들 원소의 화합물 및, 이들 원소의 혼합물이 있다. 그중, 가장 바람직한 도전재료는 루테늄이다.
도전재료에 포함된 산소의 양은 원소의 산화물의 형태로 존재할 수 있는 산소의 이론적 양보다 적은 것이 바람직하고, 더욱 바람직하게는 0.004~5atom%, 더욱 더 바람직하게는 0.1~5atom%이 바람직하다. 만약, 산소농도가 0.004원자% 미만이면, 하지의 Si와 반응하여 실리사이드를 형성하여 버리기 때문에, 금속막중의 산소농도는 0.004원자% 이상 필요하고, 만약 산소농도가 5원자%를 넘으면 하지의 콘택트저항이 10-6Ω㎠로 커지게 되기 때문에, 금속막중의 산소농도는 5원자% 이하일 필요가 있다.
캐패시터를 구성하는 유전체막은 금속산화물로 형성되고, 금속산화물의 예는 BaxSr1-xTiO3막, SrTiO3막, PZT막 및, Ta2O5막이 있다.
도전재료의 산화층은 미량의 산소를 함유하는 도전재료로 형성된 전극과 유전체막 사이의 경계에 삽입된다. 이 산화층의 두께는 20nm 이하가 바람직하다. 산화층의 두께가 20nm 이상일 때, 산화층의 표면 형태는 좋지 않게 성장하여 그 특성이 저하된다.
미량의 산소를 함유하는 도전재료로 형성된 전극은 실리콘 기판 표면의 도전영역에 형성되거나 실리콘 기판 상에 형성된 다결정 실리콘층과 접촉하는 방법으로 형성될 수 있다.
본 발명의 제2실시예에 따른 반도체장치는 실리콘 기판과 실리콘 기판 상에 형성된 캐패시터로 이루어지고, 상기 캐패시터는 상기 실리콘 기판에 가깝게 배치된 제1전극과, 상기 실리콘 기판으로부터 떨어져 배치된 제2전극 및, 금속산화물로 형성됨과 더불어 상기 제1전극과 상기 제2전극 사이에 위치한 유전체막으로 이루어진 다층으로 형성되며, 상기 제1 및 제2전극중 적어도 어느 하나가 금속원소, 도전성이 있는 산화물, 또는 상기 금속원소의 화합물로 형성되고, 실리콘 기판의 도전영역과 실리콘을 함유하는 도전층과 접촉하도록 배치되며, 혼합된 산화층은 실리콘과 상기 제1 및 제2전극중 적어도 어느 한쪽과 상기 도전영역 또는 실리콘을 함유하는 상기 도전층 사이에 삽입되는 상기 금속원소로 이루어진 것을 특징으로 한다.
도전재료의 혼합 산화물층의 두께는 1~10nm가 바람직하고, 더욱 바람직하게는 1~7nm가 바람직하다.
이 혼합 산화물층은 이하에 기술한 바와 같이, 다양한 방법으로 제조될 수 있다.
(1) 미량의 산소를 포함한 도전재료가 실리콘 기판 상에 퇴적된 후, 결과적인 층이 열처리 된다.
(2) 0.5~6.5nm의 두께를 갖는 도전재료의 산화막이 실리콘 기판 상에 퇴적된 후, 결과적인 층이 열처리 되고, 다음에 전극을 형성하기 위한 도전재료가 산화막 상에 퇴적된다.
(3) 실리콘과 도전재료를 이용하는 2원(two-source)스퍼터링은 산소를 함유하는 분위기에서 수행되고, 반응성 스퍼터링은 타겟으로서 도전재료의 규화물을 이용하여 수행되며, 다음에 전극을 형성하기 위한 도전재료는 상기 언급한 스퍼터링에 의해 얻어진 막 상에 퇴적된다.
산소는 상기한 방법 (2) 및 (3)에서 채용한 도전재료에 첨가되거나 첨가되지 않을 수도 있다. 그러나, 산소를 함유하는 도전재료를 채용하는 것이 바람직하다.본 발명의 반도체장치에 있어서, 캐패시터는 DRAM의 셀 캐패시터를 구성하기 위하여 이용된다.
본 발명의 반도체장치에 따른 미량의 산소를 함유하는 도전재료로 이루어진 전극은 산소를 함유하는 분위기에서 도전재료 막의 형성을 수행함으로써 형성된다. 도전재료 성막방법에 관해서는 스퍼터링법 또는 CVD법이 채용될 수 있다. 상기한 산소를 함유하는 분위기에서의 산소농도는 1~40%가 바람직하다.이 성막시의 산소분위기중의 산소농도(O2농도)의 바람직한 범위가 1∼40%인 이유는 전극을 구성하는 금속막에 0.004∼5원자%의 막중의 산소농도(O농도)를 얻기 위해 필요한 범위이다.만약, 성막시의 산소분위기중의 산소농도(O2농도)가 1% 미만이면, 하지의 Si와 반응하여 실리사이드를 형성하여 버린다. 또한, 성막시의 산소분위기중의 산소농도(O2농도)가 40%를 초과하면 하지와의 콘택트저항이 10-6Ω㎠ 이상으로 됨과 더불어 금속막의 성막 후의 응력이 커지게 되어 박리가 쉽게 발생된다.이 때문에, 성막시의 산소분위기중의 산소농도(O2농도)의 바람직한 범위로서는 1∼40%의 범위로 된다.
도전재료 막의 형성이 상기한 바와 같이 수행될 때, 막은 도전재료 막이 Si기판 또는 다결정 실리콘층 상에 형성된 후에 열처리되어도 규화물 형성의 가능성을 회피하는 동안 낮은 저항의 전극을 얻을 수 있다.
그러나, 미량의 산소를 함유하고 산소를 함유하는 분위기에서 형성된 도전재료 막이 열처리될 때, ＜001＞의 배향을 갖는 막이 얻어질 수 있고, 그 결과 고유전체막의 열처리 후에 결정성이 개선될 수 있음으로써, 고유전율을 달성할 수 있게 된다.
더욱이, 미량의 산소를 함유함과 더불어 산소를 함유하는 분위기에서 형성된 도전재료 막이 전극을 형성하도록 작용하고, 열처리될 때, (001)결정면을 상부 표면으로, (110)결정면, (1-10)결정면, (-110)결정면 및, (-1-10)결정면을 측부 표면으로 갖는 막이 축적노드의 상부 및 측부 표면 모두에 고유전체막의 열처리 후에 결정성이 우수하게 되도록 얻어질 수 있고, 고용량을 얻을 수 있게 된다.
본 발명에 따른 캐패시터용 전극에 미량의 산소를 함유시킴으로써 우수한 효과를 얻을 수 있도록 된 메카니즘에 대해 루테늄이 전극재료로 채용되는 예를 취하여 설명한다.
도 4는 Si 웨이퍼 상에 성막 처리동안 파라메터로서 산소농도를 취하여 형성되고, 다음에 700℃의 온도로 N2분위기에서 1분 동안 열처리된 Ru막 또는 RuO2막의 X-레이 회절의 스펙트럼 그래프를 나타낸 것이다.
전혀 산소를 첨가하지 않고 형성된 Ru막은 열처리로 RuSi3로 바뀌는 것을 도 4에서 볼 수 있고, 반면에 산소의 첨가로 형성된 Ru막은 규화물화의 현상을 나타내지 않는다. 더욱이, 10%의 산소가 성막단계에서 첨가될 때, Ru의 피크만이 인지된다. 그러나, 30%의 산소가 성막단계에서 첨가될 때, RuO2의 피크는 이상 또는이하가 인지되고, 50% 이상의 산소가 성막단계에서 첨가될 때, RuO2로 완전히 바뀐다. 이는 또한, 10% 또는 30%의 산소농도를 함유하는 분위기에서 얻어진 Ru막이 열처리될 때, 매우 우수한 ＜001＞배향을 갖는 막이 얻어지는 것을 인지할 수 있다.
도 5는 Si기판 상에 성막 처리중의 파라메터로서 산소농도를 취하여 형성된 Ru막 또는 RuO2막의 비저항의 변화를 설명하는 그래프를 나타낸다. 도 5로부터 알 수 있는 바와 같이, 산소를 전혀 첨가하지 않고 형성된 Ru막은 어닐링 후에 Ru2Si3로 바뀌었기 때문에 비저항이 증가하고, 반면에 산소의 첨가로 형성된 Ru막은 열처리로 비저항의 감소를 나타낸다. 특히, 10%로 설정된 산소농도로 형성된 Ru막은 11μΩ㎝의 비저항을 나타내고, 이는 Ru의 저항값, 예컨대 7μΩ㎝에 가깝다.
도 6은 Si기판 상에 성막 처리중 파라메터로서 산소농도를 취하여 형성된 Ru막 또는 RuO2막의 응력의 변화를 설명하는 그래프를 나타낸다. 도 6에서 알 수 있는 바와 같이, 전혀 산소를 첨가하지 않고 형성된 Ru막 또는 50% 이상의 산소를 첨가하여 형성된 RuO2막은 상당히 큰 압축응력을 나타내고, 반면에 10% 및 30%의 산소농도를 첨가하여 형성된 Ru막은 막 형성 후에 즉시 작은 응력을 나타낸다. 50% 이상으로 설정한 산소농도로 형성된 RuO2막은 막이 200nm 이상의 두께로 하면, 쉽게 떨어지는 경항이 나타난다.
한편, 산소를 첨가하여 형성된 Ru막 및 RuO2막은 열처리를 함으로써 작은 인장응력을 나타내기 때문에, 이들 막의 형성 후에 열처리를 행할 때, 막 떨어짐의 문제로부터 자유로운 양호한 전극을 얻을 수 있다.
도 7은 샘플 C-V특성으로 결정되고, 다음 처리에 따라 형성된 Ba0.5Sr0.5TiO3막의 SiO2(SiO2등가 두께)로서 평가된 두께의 변화를 설명하는 그래프를 나타낸다. 즉, 20nm의 두께를 갖는 Ru막 또는 RuO2막은 n+형 Si기판 상에 성막 처리중 파라메터로서 산소농도를 취하여 형성된 후, 700℃의 온도로 N2분위기에서 1분 동안 열처리 한다. 그 후, 40nm의 두께를 갖는 Ba0.5Sr0.5TiO3막을 Ru막 또는 RuO2막 상에 형성한 후, 650℃의 온도로 산소 분위기에서 1분 동안 열처리 한다. 최종적으로, 100nm의 두께를 갖는 Ru전극이 Ba0.5Sr0.5TiO3막 상에 형성됨으로써 상기한 샘플을 얻게 된다.
샘플의 전기적 특성은 상부전극의 Ru막과 기판의 n+형 확산영역 사이의 경계에서 측정된다. 도 7에 나타낸 그래프로부터 알 수 있는 바와 같이, 비록 성막 처리에서 산소농도로서 얻어진 0%로 설정된 샘플이 5.2nm 두꺼운 두께의 SiO2-감소된 막을 나타낼 지라도, 또 다른 샘플은 2.0nm 이하의 두께를 갖는 비교적 얇은 SiO2-감소된 막을 나타낸다. 특히, 0%로 설정된 산소농도로서 얻어진 Ru막이 전극으로 채용될 때, 0.36nm의 아주 얇은 두께를 갖는 SiO2-감소된 막이 얻어진다. 성막 처리시에 0%로 설정한 산소농도로 얻어진 샘플의 경우에 있어서, Ru2Si3의 화합물은 SiO2가 하부전극 및 Ba0.5Sr0.5TiO3막 사이의 경계에서 형성되도록 야기시키기 위하여 형성되고, 따라서 SiO2-등가 막두께는 증가한다. 한편, 성막의 처리시에 50% 이상으로 설정한 산소농도로서 얻어진 RuO2막의 경우에 있어서, SiOx는 n+형 Si층 및 RuO2막 사이의 경계에서 형성되도록 야기된다. 결국, SiO2-등가 막두께는 50% 미만으로 설정한 성막 처리시에 산소농도로서 얻어진 이들 샘플과 비교한 것과 같이 증가되도록 야기된 것으로 추측된다.
도 8a~도 10b는 각각 스퍼터링에 의해 얻어진 후, 1분 동안 N2가스 분위기에서 열처리된 Ru막의 SIMS프로파일을 나타낸다. 도 8a 및 도 8b는 각각 스퍼터링을 통하여 형성되는 막에서 산소농도가 0%일 때 SIMS프로파일을 나타내고, 도 9a 및 도 9b는 각각 스퍼터링을 통하여 형성되는 막에서 산소농도가 10%일 때 SIMS프로파일을 나타내며, 도 10a 및 도 10b는 각각 스퍼터링으로 통하여 형성되는 막에서 산소농도가 50%일 때 SIMS프로파일을 나타낸다. 그런데, 도 8a, 도 9a 및, 도 10a는 열처리가 전혀 수행되지 않는 프로파일을 설명하고, 반면 도 8b, 도 9b 및, 도 10b는 열처리가 700 에서 수행되는 프로파일을 설명한다.
이들 도면에서 알 수 있는 바와 같이, 0%로 설정한 성막 처리시에 산소농도로서 얻어진 Ru막의 경우에 있어서, Si는 Ru막의 표면까지 확산하도록 야기되고, 그것에 의해서 루테늄 규화물을 형성하며, 반면 50%로 설정한 성막 처리시에 산소농도로서얻어진 Ru막의 경우에 있어서, 상호확산은 열처리 후에 Si 및 Ru 사이에서 발생하도록 야기된다. 이에 대하여, 10%로 설정한 성막 처리시에 산소농도로서 얻어진 Ru막의 경우에 있어서, 상호확산은 열처리 후에 Si 및 Ru 사이에서 거의 발생하지 않는다.
Ru막의 산소농도와 경계면의 안정성에 관하여 상세히 조사한 결과, Ru막의 산소농도가 0.004% 이하일 때, 모든 Ru가 Si와 반응하여 루테늄 규화물을 형성하고, 반면 Ru막에 산소농도가 5% 이상으로 설정될 때, 실리콘의 표면을 산화하여 Ru와 Si 사이의 경계에서 두꺼운 실리콘 산화막을 형성한다. 이 때문에, Ru막의 산소농도를 0.004~5%의 범위내로 제어 할 수 있다. 이 경우, 성막단계중 분위기의 산소농도가 1~40%로 제어되면, 상기한 산소농도를 갖는 Ru막이 얻어질 수 있는 것이 판명됐다.
상기 산소농도를 함유하는 루테늄막의 효과 때문에, 매우 얇은 아몰퍼스층이 루테늄막과 실리콘층 사이의 경계면에서 형성되고, 이 때문에 루테늄막이 다음에 열처리될 지라도 루테늄의 아주 한정된 양만이 실리콘층 내로 확산된다. 즉, 모든 루테늄과 실리콘 사이의 반응을 통하여 루테늄 규화물의 형성이 억제된다.
상기한 바와 같이, 캐패시터의 성능향상 및 제조비용의 절감은 본 발명에 따른 미량의 산소량을 포함한 금속막(루테늄막과 같은)으로 이루어진 전극의 채용으로 가능하다.
또한, 혼합 산화물층은 캐패시터의 전극과 하지실리콘(실리콘 기판 표면 상에 도전영역 또는 실리콘 플러그) 사이의 캐패시터의 전극과 하지실리콘을 구성하는금속원소 사이에서 형성되도록 야기될 때, 전극과 하지실리콘 사이의 반응이 방지될 수 있고, 따라서 반도체 집적회로등에 적용할 수 있는 고용량 및 고신뢰성을 갖는 캐패시터를 제공할 수 있다. 다음에, 그와 같은 캐패시터의 효과를 이하에서 설명한다.
만약, 페로브스카이트 결정구조를 갖는 고유전체막 등을 캐패시터의 유전체막에 적용하여 캐패시터 용량을 높이면, 극히 낮은 반응성을 갖는 백금 또는 산화물이 도전성을 갖는 루테늄, 레늄, 백금, 오스뮴과 같은 귀금속에 속하는 금속재료의 채용은 캐패시터를 위한 전극과 유전체막 사이의 경계에서 형성되는 것으로부터 낮은 유전체층을 방지하기 위하여 효과적인 것으로 볼 수 있다. 이들의 어떤 재료가 하지실리콘 상에 형성될 때, 장벽금속(확산방지층)은 규화물 형성반응(규화물화)의 발생을 방지하기 위하여 전극과 실리콘 플러그 사이에 형성되도록 요구된다. 한편, 산소는 고온조건 하에서 이들 금속내로 쉽게 확산될 수 있기 때문에, 통상 하지의 장벽금속으로 채용된 TiN은 고유전체 형성단계에 있어서, 산소 분위기에 있어서의 고온처리중 산화될 수 있고, 그 결과 캐패시터의 특성이 저하된다.
이에 대하여, 전극/실리콘(다결정 실리콘)이 전극과 실리콘을 구성하는 금속원소로 이루어진 혼합 산화물층에 의해 삽입될 때, 상기한 반응은 방지될 것이고, 동시에 상기한 산화의 문제는 자체 산화물 형성인 혼합 산화물층으로서 회피할 수 있다. 이들 금속산화물은 도전성이 있기 때문에, 혼합 산화물층은 도전성이 우수하다. 더욱이, 혼합 산화물층은 실리콘으로 혼합되었기 때문에, 확산차단성 또한 개선된다. 비록, 그와 같은 막의 최적 두께가 재료에 의존하여 알맞게 선택될 지라도 상기한 효과는 막이 비교적 얇은 두께에서 조차 기대될 수 있다.
본 발명은 이하의 다양한 예를 참조하여 더욱 상세하게 설명한다.
(제1실시예)
도 11는 본 발명의 제1실시예에 따른 반도체장치의 소자구조를 나타낸 단면도이다.
도 11에 있어서, MOS트랜지스터가 게이트절연막(3a)과, 게이트전극(3b; 워드선) 및, 소스/드레인 확산영역(4)으로 이루어지고, 하부전극으로서의 Ru막(8)과, 캐패시터 절연막으로서의 BaxSr1-xTiO3막(9) 및, 상부전극으로서의 WXx막(10)을 구비한 캐패시터가 p형 실리콘 기판 상에 형성됨으로써 DRAM셀을 구성한다. 참조번호 2는 소자분리영역을 나타내고, 5a 및 5b는 각각 층간절연막을 나타내며, 6은 비트선을, 7은 n+형 다결정 실리콘막을 나타낸다.
다음에, 도 11에 나타낸 반도체장치의 제조방법에 대해 도 12a~도 12c를 참조하여 설명한다.
도 12a에 나타낸 바와 같이, 소자분리영역(2)이 p형 실리콘 기판 상에 형성되고, 다음에 게이트절연막(3a)과, 게이트전극(3b) 및, n+형 확산영역(4)이 연속적으로 형성된다. 기판(1)의 표면 전면에 층간절연막(5a)을 퇴적한 후에, 콘택트홀이 층간절연막(5a)에 형성되고, 비트선(6)이 상기 콘택트홀을 통해 형성된다. 다음에, 층간절연막(5a)과 비트선(6)의 노출된 표면 전면에 층간절연막(5b)을 퇴적한 후에, 층간절연막(5a,5b)을 통해 지나가면서 확산영역(4)에도 도달되는 콘택트홀을형성한다. 다음에, n+형 다결정 실리콘막(7)이 층간절연막(5b)의 표면 전면에 퇴적됨으로써 n+형 다결정 실리콘막(7)으로 콘택트홀을 매립하고, 다음에 콘택트홀을 제외한 층간절연막(5b)상에 퇴적된 모든 n+형 다결정 실리콘막(7)이 에칭됨으로써 콘택트홀에만 n+형 다결정 실리콘막(7)이 남겨진다.
다음에, 도 12b에 나타낸 바와 같이 Ru막(8)이 40%의 산소를 함유하는 Ar 분위기에서 스퍼터링에 의해 콘택트홀의 일부분을 함유하는 층간절연막(5b) 표면의 전면에 퇴적된다. 그 후, Ru막(8)이 도 12c에 나타낸 바와 같이 기둥형상으로 만들어지기 위하여 가공된다.
다음에, BaxSr1-xTiO3막(9)이 노출된 표면 전면에 퇴적되고, 550~800℃의 온도에서 산소를 함유하는 분위기에서 열처리된다. 질소를 함유한 분위기는 이 열처리에 이용될 수 있다. WNx막(10)이 BaxSr1-xTiO3막(9)상에 퇴적된 후, WNx막(10)이 상부전극을 형성하기 위하여 가공되고, 그 결과 도 11에 나타낸 구조가 얻어진다.
본 실시예에 따른 미량의 산소를 함유한 Ru막(8)은 다결정 실리콘막(7)과 직접적으로 접촉하는 캐패시터 전극으로서 채용되어, 확산방지층의 채용을 요구하지 않고 규화물로 바뀌는 것으로부터 캐패시터 전극을 방지할 수 있다. 더욱이, 확산방지층이 채용되지 않았기 때문에, 확산방지층의 산화를 통한 접촉저항을 증가시키지도 않는다.
(제2실시예)
도 13는 본 발명의 제2실시예에 따른 반도체장치의 소자구조를 나타낸 단면도이다.
제1실시예와 동일한 공정이 장치의 상부 표면에 노출된 전면에 Ru막(8)을 퇴적하는 단계까지 반복된다. 다음에, Ru막(8)이 450~800℃의 온도로 N2분위기에서 열처리되고, Ru막(8)을 기둥형상으로 만들기 위하여 가공한다. 다음에, SrTiO3막(11)이 500~800℃의 온도로 산소를 함유하는 분위기에서 열처리 된다. 질소를 함유하는 분위기가 이 열처리에 이용될 수 있다. Ni막(12)은 SrTiO3막(11) 전면에 퇴적된다. 그 후, Ni막(12)이 상부전극을 형성하기 위하여 가공된다.
본 실시예가 제1실시예와 다른 것은 고유전체막이 산소를 함유한 분위기에서 미리 형성된 Ru막(8)의 열처리 후에 형성된다는 것이다. 만약, Ru막(8)이 이 방법으로 열처리되면, ＜001＞배향을 갖는 막을 얻을 수 있고, 그 결과 고유전체막의 열처리 후에 결정성이 개선됨으로써 고유전체를 얻을 수 있게 된다.
(제3실시예)
도 14는 본 발명의 제3실시예에 따른 반도체장치의 소자구조를 나타낸 단면도이다.
제1실시예와 동일한 공정이 장치의 상부 표면에 노출된 전면에 Ru막(8)을 퇴적하는 단계까지 반복된다. 다음에, Ru막(8)을 기둥형상으로 만들기 위하여 가공되고, 다음에 기둥형상의 Ru막(8)이 450~800℃의 온도로 N2분위기에서 열처리된다.다음에, 막을 절연하는 캐패시터로서 기능하는 Ta2O5막(13)이 퇴적되고 680~800℃의 온도로 산소를 함유하는 분위기에서 열처리되며, 이어서 300~450℃의 온도로 산소 플라즈마중에서 열처리된다. 그 후, TiN막(14)이 Ta2O5막(13) 전면에 퇴적되어 상부전극을 형성하기 위하여 가공된다.
본 실시예가 제1실시예 및 제2실시예와 다른 점은 산소를 함유하는 분위기에서 형성된 Ru막(8)의 열처리가 기둥형상으로 형성되도록 Ru막(8)의 가공에 의해 처리된다는 점이다. 만약, Ru막(8)이 이 방법으로 열처리되면, (001)결정면에 의해 구성된 상부 표면과 (001)결정면, (1-10)결정면, (-110)결정면 및, (-1-10)결정면을 갖는 막을 얻을 수 있기 때문에, 축적노드의 상부표면과 측부 표면에서 고유전체막의 열처리 후에 결정성이 개선됨으로써 고용량을 얻을 수 있게 된다.(제4실시예)
도 15a 및 도 15b는 각각 본 발명의 제4실시예의 반도체장치 제조공정을 도시한 단면도를 나타낸다.
제1실시예와 동일한 공정이 콘택트홀 내에 n+형 다결정 실리콘막의 매립단계까지 반복된다. 다음에, Ru막(8)이 40%의 산소를 함유하는 아르곤 분위기기에서 노출된 상부 표면 전면에 퇴적되고, 다음에 도 15a에 나타낸 바와 같이 Ru막(8)의 기둥형상을 얻기 위하여 가공된다. 다음에, 이 기둥형상 Ru막(8)이 500~800℃의 온도로 산소를 함유하는 분위기에서 열처리되고, 그 결과 얇은 RuO2막(15)이 형성된다.
다음에, 도 15b에 나타낸 바와 같이 BaxSr1-xTiO3막(9)이 얇은 RuO2막(15)의 표면을 함유하는 장치의 상부 표면 전면에 퇴적되고, 그 후 650~800℃의 온도로 질소가스 분위기 또는 불활성가스 분위기에서 열처리되며, 이어서 200~600℃의 온도로 산소분위기에서 열처리된다. 다음에, 또 다른 Ru막(8)이 산소를 함유하는 분위기에서 퇴적되고, 상부전극을 형성하기 위하여 가공된다.
(제5실시예)
도 16a 및 도 16b는 각각 본 발명의 제5실시예의 반도체장치 제조를 위한 공정을 도시한 단면도를 나타낸다.
제1실시예와 동일한 공정이 콘택트홀 내에 n+형 다결정 실리콘막을 매립하는 단계까지 반복된다. 다음에, Ru막(8)이 도 16a에 나타낸 바와 같이 10%의 산소를 함유하는 아르곤 분위기에서 노출된 상부표면 전면에 스퍼터링에 의해 퇴적된다. 450~800℃의 온도로 N2분위기에서 Ru막(8)의 열처리 후, Ru막(8)은 Ru막(8)의 기둥형상을 얻기 위하여 가공된다. 이어서, 이 기둥형상 Ru막(8)이 500~800℃의 온도로 산소를 함유하는 분위기에서 열처리되고, Ru막(8)의 표면 상에 RuO2막(15)을 형성한다.
다음에, 도 16b에 나타낸 바와 같이 BaxSr1-xTiO3막(9)이 BaxSr1-xTiO3막(15)의 표면을 포함하는 장치의 상부 표면 전면에 퇴적되고, 그 후 550~800℃의 온도로 산소를 함유하는 분위기에서 열처리되며, 다음에 TiN막(14)이 퇴적되고 TiN막(14)에 의해 구성된 상부전극을 형성하기 위하여 가공된다.
(제6실시예)
도 17a 및 도 17b는 각각 본 발명의 제6실시예의 반도체장치 제조를 위한 공정을 설명하는 단면도를 나타낸다.
제1실시예와 동일한 공정이 콘택트홀 내에 n+형 다결정 실리콘막을 매립하는 단계까지 반복된다. 다음에, 도 17a에 나타낸 바와 같이 Ru막(8)이 10%의 산소를 함유하는 아르곤 분위기에서 노출된 상부 표면 전면에 스퍼터링에 의해 퇴적된다. 450~800℃의 온도로 N2분위기에서 Ru막(8)의 열처리 후에 Ru막(8)은 Ru막(8)의 기둥형상을 얻기 위하여 가공된다. 이어서, BaxSr1-xTiO3막(9)이 장치의 상부 표면 전면에 퇴적되고, 500~800℃의 온도로 산소를 함유하는 분위기에서 열처리되며, 그 결과 Ru막(8)과 BaxSr1-xTiO3막(9) 사이의 경계면에서 RuO2막(15)이 형성된다.
다음에, 도 17b에 나타낸 바와 같이 WNx막(10)이 퇴적되고 WNx막(10)에 의해 구성된 상부전극을 형성하기 위하여 가공된다.
(제7실시예)
도 18a~도 18f는 각각 본 발명의 제7실시예의 반도체장치 제조를 위한 공정을 설명하는 단면도를 나타낸다.
도 18a에 나타낸 바와 같이, 소자분리영역(2)이 p형 실리콘 기판 상에 형성되고, 다음에 게이트절연막(3a)과, 게이트전극(3b; 워드선) 및, n+형 확산영역(4)이연속적으로 형성된다. 기판(1)의 표면 전면에 층간절연막(5a)이 퇴적된 후에, 콘택트홀이 층간절연막(5a)에 형성되고, 비트선(6)이 이 콘택트홀을 통하여 형성된다. 다음에, 층간절연막(5a)과 비트선(6)의 노출된 표면 전면에 층간절연막(5b)이 퇴적된 후에, 층간절연막(5a,5b)을 통하여 지나가면서 확산영역(4)에 도달되는 콘택트홀이 형성된다. 다음에, n+형 다결정 실리콘막(7)이 n+형 다결정 실리콘막(7)과 함께 콘택트홀을 매립하는 것에 의해 층간절연막(5b)의 표면 전면에 퇴적되고, 다음에 콘택트홀을 제외한 층간절연막(5b)상에 퇴적된 모든 n+형 다결정 실리콘막이 에칭됨으로써 콘택트홀에만 n+형 다결정 실리콘막(7)이 잔존하게 된다. 이 경우에 있어서, n+형 다결정 실리콘막(7)의 에칭이 수행되고, 그 결과 콘택트홀이 n+형 다결정 실리콘막(7)으로 완전히 채워지지 않지만, 콘택트홀의 상부는 n+형 다결정 실리콘막(7)의 공간을 유지하게 된다.
다음에, 도 18b에 나타낸 바와 같이 WNx막(10)이 장치의 표면 전면에 퇴적되고, 다음에 500~800℃의 온도로 NH3분위기에서 열처리된다. 그 후, WNx막(10)이 특정 기계적 연마 또는 에치백에 의해 제거되어, 콘택트홀만이 남는다. 다음에, Ru막(8)이 도 18c에 나타낸 바와 같이, 10%의 산소를 함유하는 아르곤 분위기에서 스퍼터링에 의해 결과적인 장치 전면에 퇴적된다. 이 경우에 있어서, 확산방지막을 함유하는 WNx막(10)은 캐패시터 전극을 구성하는 Ru막(8)의 형성 후에 노출되지않고, 그 결과 확산방지막은 결코 산화되지 않는다. 더욱이, Ru막(8)에 포함된 산소의 양은 상기한 예의 경우에서와 같이 미량이고, 산화될 WNx막(10)의 양은 미량으로 극히 제한될 수 있다.
미량의 산소를 함유하는 Ru막은 이 경우에 WNx막(10) 상에 형성되어, WNx막(10)과 Ru막(8) 사이의 응력을 완화할 수 있으며, 따라서 Ru막(8) 박리의 문제를 극복할 수 있게 된다.
450~800℃의 온도로 N2가스 분위기에서 열처리된 후, Ru막(8)이 도 18d에 나타낸 바와 같이, 기둥형상 Ru막(8)을 형성하기 위하여 가공된다. 도 18e에 나타낸 바와 같이, BaxSr1-xTiO3막(9)은 노출된 표면 전면에 퇴적되고, 500~800℃의 온도로 산소를 함유하는 분위기에서 열처리되며, 그 결과 Ru막(8)과 BaxSr1-xTiO3막(9) 사이의 경계에서 RuO2막(15)이 형성된다.
다음에, 도 18f에 나타낸 바와 같이 WNx막(10)이 WNx막(10)에 의해 구성된 상부전극을 형성하기 위하여 가공된다.
(제8실시예)
도 19a~도 19f는 각각 본 발명의 제8실시예의 반도체장치 제조를 위한 공정을 설명하는 단면도를 나타낸다.
도 19a에 나타낸 바와 같이, 소자분리영역(2)이 p형 실리콘 기판 상에 형성되고, 다음에 게이트절연막(3a)과, 게이트전극(3b; 워드선) 및, n+형 확산영역(4)이 연속적으로 형성된다. 기판(1)의 표면 전면에 층간절연막(5a)이 퇴적된 후, 콘택트홀이 층간절연막(5a)에 형성되고, 비트선(6)이 이 콘택트홀을 통하여 형성된다. 다음에, 층간절연막(5a)과 비트선(6) 사이의 노출된 표면 전면에 층간절연막(5a, 5b)이 퇴적된 후, 층간절연막(5a,5b,5c)을 통해 지나가면서 확산영역(4)에 도달되는 콘택트홀이 형성된다.
이어서, 도 19b에 나타낸 바와 같이 또 다른 Ru막(8)이 층간절연막(5c)의 표면 전면에 40%의 산소를 함유하는 H2분위기에서 CVD법에 의해 퇴적되고, 그 결과 Ru막(8)으로 콘택트홀이 매립되며, 이어서 450~800℃의 온도로 N2분위기에서 열처리된다. 그 후, 층간절연막(5c) 상에 Ru막(8)이 도 19c에 나타낸 바와 같이 제거된다.
다음에, 도 19d에 나타낸 바와 같이 층간절연막(5c)이 제거된다. 다음에, 도 19e에 나타낸 바와 같이 BaxSr1-xTiO3막(9)이 노출된 표면 전면에 퇴적되고, 500~800℃의 온도로 산소를 함유하는 분위기에서 열처리되며, 그 결과 Ru막(8)과 BaxSr1-xTiO3막(9) 사이의 경계에서 RuO2막(15)이 형성된다.
다음에, 도 19f에 나타낸 바와 같이 또 다른 Ru막(8)이 BaxSr1-xTiO3막의 표면 전면에 다시 퇴적되고, Ru막(8)에 의해 구성된 상부전극을 형성하기 위하여 가공된다.
본 실시예에서와 같이, Ru3(CO)12는 Ru막(8)의 CVD를 위한 원료로서 채용된다. 그러나, 미량의 산소를 함유하는 Ru막을 형성하기 위하여 R(C5H5)2또는 R(C5H7O2)3와 같은 유기재료를 채용할 수 있다.
(제9실시예)
상기 실시예에 있어서, 본 발명을 DRAM셀 제조에 적용한 경우를 설명했다. 그러나, 본 발명은 FRAM셀의 제조를 위하여 또한 적용할 수 있다. 도 20a에 나타낸 바와 같이, FRAM셀 제조에 적용하는 본 발명의 제9실시예에 따른 반도체장치의 소자구조를 설명하는 단면도를 나타낸다. 도 20b는 도 20a의 반도체장치의 소자구조를 설명하는 등가회로를 나타낸다.
도 20a는 게이트절연막(3a)과, 게이트전극(3b; 워드선) 및, 소스/드레인 확산영역(4)으로 이루어진 MOS트랜지스터에 관한 것이고, 하부전극으로서 WNx막(31), 캐패시터 절연막으로서 BaxSr1-xTiO3막(9) 및, 상부전극으로서 Ru막(32)이 p형 실리콘 기판(1) 상에 형성되며, 그것에 의해서 FRAM셀을 구성한다.
미량의 산소를 함유한 상부전극을 구성하는 Ru막(32)은 제1실시예의 경우에서와 같이, 1~40%의 산소를 함유하는 아르곤 분위기에서 스퍼터링법에 의해 형성된다. 이 Ru막(32)은 캐패시터 부분 전체에 퇴적된 층간절연막(35)의 표면 상에 형성된 다결정 실리콘층(37)을 통하여 확산영역과 접촉된다.
이러한 구조에 있어서, 캐패시터의 하부전극(31)이 절연막(5) 전체에 형성된다. 그러나, 상부전극(32)은 다결정 실리콘(37)과 직접 접속된다. 따라서, 미량의 산소를 함유하는 Ru막(32)이 캐패시터의 상부전극으로 채용될 경우, 상부전극(32)의 규화물 형성은 확산방지층의 준비없이 효과적으로 방지될 수 있다.
상부전극을 위한 미량의 산소를 포함한 Ru막을 이용하는 이유는 상부전극이 다결정 실리콘층과 접하고 있기 때문이다. 따라서, 만약 하부전극이 다결정 실리콘층과 접하면, 미량의 산소를 함유하는 Ru막은 하부전극을 위하여 자연히 이용될 것이다.
상기 실시예를 참조하여 설명한 바와 같이, 도전막의 규화물화가 축적노드 콘택트에 매립된 실리콘과 실리콘 기판의 불순물 확산영역과 직접 접하는 도전막에서도 미량의 산소를 함유하는 도전막의 채용에 의해 회피될 수 있기 때문에 본 발명에 따라 캐패시터를 형성함으로써 확산방지막을 채용하지 않는 우수한 특성을 갖춘 반도체장치가 가능하게 된다. 동시에, 확산방지막의 형성과 가공이 생략되기 때문에 반도체장치 제조를 위한 비용이 절감될 수 있다.
본 발명은 상기 실시예로 한정하지 않는다. 예컨대, n+형 다결정 실리콘막 또는 n+형 확산영역이 상기 예에서 하지층으로 채용되었지만, p+형 다결정 실리콘막이 p+형 확산영역 또는 확산장벽층으로 제공된 n+형 확산영역 상에 하지층과 같이 형성될 수 있다. 더욱이, BaxSr1-xTiO3막, Ta2O5막, 또는 SrTiO3막이 상기 실시예에 고유전율 절연막으로서 채용되고, PbZrxTi1-xO3막 또는 PbxLa1-xZryTi1-yO3막과 같은 강유전체도 마찬가지로 채용될 수 있다. 더욱이, 본 발명은 DRAM 또는 FRAM과 같은메모리에 한정되지 않고, 고유전체 캐패시터로 이루어진 다양한 반도체장치에 적용할 수 있다.
상기 실시예에 있어서, WNx막, Ni막, TiN막 또는 Ru막은 상부전극으로 채용된다. 그러나, 상부전극으로서, 또 다른 막을 본 발명에 채용할 수 있다. 더욱이, 상기 실시예에 있어서, 캐패시터를 형성하는 경우에 상부전극만 가공을 행했지만, 고유전체 절연막은 상부전극의 가공과 동시에 가공될 수 있다.
본 발명의 기본적인 특징은 캐패시터 전극의 규화물이 확산방지막을 이용하지 않고 방지되는 것에 있다. 그러나, 본 발명은 상기 제7실시예에 나타낸 바와 같이, 확산방지막이 콘택트홀의 내부에 형성되는 경우에도 실행될 수 있다. 이 제7실시예에 있어서, WNx막이 확산방지막으로서 채용되었다. 그러나, TiN막등의 금속질화막, WSx또는 TiSi2와 같은 금속규화물막 또는, WSixNy막 또는 TiSixNy막과 같은 금속규화물의 질화막도 마찬가지로 채용될 수 있다.
이하, 제10실시예~제12실시예는 혼합 산화막이 전극을 구성하는 실리콘층과 도전금속막 사이에 위치되는 예를 설명한다.
(제10실시예)
제10실시예는 본 발명이 DRAM에 적용된 것을 설명한 것이다. 도 21a~도 21d는 DRAM 제조의 공정을 도시하는 바, 여기서 Ru는 캐패시터가 소정 스위칭 트랜지스터, 워드선 및, 비트선 보다도 높은 위치에 퇴적되는 메모리셀에 캐패시터의 하부전극으로서 채용된다.
도 21a에 나타낸 바와 같이, (100)결정면과 10Ωcm의 비저항을 갖는 p형 단결정 실리콘 기판(101)의 소정 표면 부분은 소자분리절연막(102)이 소자분리영역을 형성하기 위하여 채워진 후에 구멍을 형성함으로서 에칭을 통하여 제거된다. 대신에, 이 소자분리영역은 또한 종래 LOCOS법을 이용하여 형성될 수 있다.
다음에, 게이트절연막을 구성하기 위한 10nm의 두께를 갖는 실리콘 산화막(103)이 열산화법으로 형성되고, 게이트전극을 구성하기 위한 텅스텐 규화물막(104)이 그 위에 퇴적된다. 이들 막은 게이트절연전극(103)과 게이트전극(104)을 형성하기 위하여 포토리소그래피법 및 반응성 이온에칭법에 의해 패터닝된다. 이어서, 이온주입이 마스크로서 이용되는 이러한 게이트전극으로 수행됨으로써 n-형 확산영역(105,106)으로 구성된 소스/드레인영역을 자기정합법으로 형성하며, 따라서 스위칭 트랜지스터로서 MOSFET를 형성한다.
다음에, 도 21b에 나타낸 바와 같이 실리콘 산화막(107)이 MOSFET의 상부 표면 전면에 100nm의 두께로 CVD법에 의해 퇴적되고, 콘택트홀(108)이 포토리소그래피법 및 반응성 이온에칭법에 의해 형성된다. 다음에, 티타늄 규화물막(109)이 콘택트홀의 기저 상에 선택적으로 형성되고, W막(110)이 장치의 상부 표면 전면에 퇴적된다. 그 후, W막(110)이 포토리소그래피법 및 반응성 이온에칭법을 이용하여 패터닝되고, 동시에 비트선이 형성된다.
다음에, 도 21c에 나타낸 바와 같이, CVD산화막(111)이 퇴적된 후 결과적인 표면이 평탄화된다. 콘택트홀(112)이 포토리소그래피법에 의해 형성되고, n+형 다결정 실리콘막(113)이 결과적인 상부 표면 전면에 퇴적된다. 그 후, n+형 다결정 실리콘막(113)이 에치백과 같은 평탄화 수단에 의해 콘택트홀 내에만 남겨짐으로써 n-형 확산영역(106)과 접하는 n+형 다결정 실리콘막(113)이 형성된다. 이어서, 미량의 산소를 함유하는 Ru막(115)이 미량의 산소를 함유하는 분위기에서 스퍼터링을 통하여 형성된다. 이 경우에 있어서, Ru막의 산소농도는 0.004~5%가 바람직하고, 0.01~1%가 더욱 바람직하다.
결과적인 장치는 400℃ 이상의 온도로 열처리를 행함으로써 n+형 다결정 실리콘막(113)과 Ru막(115) 사이의 경계에서 Si와 Ru로 이루어진 얇은 혼합 산화막(114)을 형성한다. 이 경우에 혼합 산화막(114)의 두께는 1~10nm가 바람직하다. 그 후, Ru막(115)이 산소플라즈마를 함유하는 분위기에서 반응성 이온에칭(RIE)에 의해 가공된다. 다음에, 20nm의 막두께를 갖는 (Ba,Sr)TiO3막(116)이 CVD법에 의해 합성 표면 전면에 퇴적된다.
다음에, 도 21d에 나타낸 바와 같이 상부전극(플레이트전극)을 구성하기 위한 Ru막(117)이 DRAM셀의 제조를 완전하게 형성한다. 이 후, 통상의 Al배선공정과 같은 DRAM을 완성하기 위한 공정이 수행되는데, 여기에서는 그 도시를 생략했다.
본 실시예에 있어서, Ru는 캐패시터를 위한 하부전극으로서 채용되지만, 이외의 재료도 또한 본 발명에 채용될 수 있다. 예컨대, Ru의 경우에서와 같이 산화물의 형성에서 조차 도전성을 나타낼 수 있는 Pt, Pd, Ir 및, Re가 채용될 수 있다.이들 재료의 도전성은 그들이 Si와 함께 혼합 산화막의 형성에서도 유지할 수 있고, 따라서 이들 혼합 산화층은 Si플러그로 반응하는 것으로부터 금속전극을 방지하도록 기능한다.
더욱이, 비록 (Ba,Sr)TiO3막이 본 실시예에서 캐패시터 유전체막으로 채용될 지라도, SrTiO3, BaTiO3, CaTiO3, PbTiO3, PZT등과 같은 재료가 (Ba,Sr)TiO3대신에 채용될 수 있다.
또한, Ru가 캐패시터 상부전극으로서 채용되어도, 전극을 위한 또 다른 재료를 채용할 수 있다. 예컨대, W, Mo 또는 Ta와 같은 고융점 금속이나 WNx또는 MoNx와 같은 화합물 도전체 뿐만이 아니라 하부전극으로 이용한 동일한 재료를 채용할 수 있다.
(제11실시예)
다음에, 본 발명의 제11실시예를 설명한다. 본 실시예는 또한, 본 발명이 제10실시예의 경우에서와 같이 DRAM에 적용된다. 도 22a~도 22d는 DRAM 제조의 공정을 설명하고, 여기서 Ru는 캐패시터가 스위칭 트랜지스터와, 워드선 및, 비트선 보다도 상부 위치에 퇴적되는 메모리셀에 있어서, 캐패시터의 하부전극으로서 또한 채용된다.
도 22a에 나타낸 바와 같이, (100)결정면과 10Ωcm의 비저항을 갖는 p형 단결정 실리콘 기판(201)의 소정 표면 부분이 에칭을 통해 제거됨으로써 연속적으로 채워진 소자분리절연막(202)에 구멍이 형성되고, 따라서 소자분리영역이 형성된다.한편, 이러한 소자분리영역은 또한 종래 LOCOS법을 이용하여 형성될 수도 있다.
다음에, 게이트절연막을 구성하기 위한 20nm의 두께를 갖는 실리콘 산화막(203)이 열산화법으로 형성되고, 게이트전극을 구성하기 위한 텅스텐 규화물막(204)이 그 위에 퇴적된다. 이들 막은 게이트절연전극(203)과 게이트전극(204)을 형성하기 위하여 포토리소그래피법 및 반응성 이온에칭법에 의해 패터닝된다. 이어서, 이온주입이 마스크로서 이용되는 이 게이트전극(204)에 따라 수행됨으로써 n-형 확산영역(205,206)으로 구성된 소스/드레인영역이 자기정합법으로 형성되며, 스위칭 트랜지스터로서 MOSFET가 형성된다.
다음에, 도 22b에 나타낸 바와 같이 실리콘 산화막(207)이 MOSFET의 상부 표면 전면에 100nm의 두께로 CVD법에 의해 퇴적되고, 콘택트홀(208)이 포토리소그래피법 및 반응성 이온에칭법에 의해 형성된다. 다음에, 티타늄 규화물막(209)이 콘택트홀(208)의 기저 상에 선택적으로 형성되고, W막(210)이 장치의 상부 표면 전면에 퇴적된다. 그 후, W막(210)이 포토리소그래피법 및 반응성 이온에칭법을 이용하여 패터닝되고, 동시에 비트선이 형성된다.
다음에, CVD산화막(211)이 도 22c에 나타낸 바와 같이 퇴적되고, 결과적인 표면이 평탄화된다. 콘택트홀(212)이 포토리소그래피법에 의해 형성되고, n+형 다결정 실리콘막(213)이 결과적인 상부 표면 전면에 퇴적한다. 그 후, n+형 다결정 실리콘막(213)이 에치백과 같은 평탄화 수단에 의해 콘택트홀 내에만 남겨짐으로써 n-형확산영역(206)과 접하는 n+형 다결정 실리콘막(213)이 형성된다.
다음에, 결과적인 상부 표면 전면에 2nm의 두께를 갖는 얇은 RuO2막(115)을 퇴적한 후에, 400℃ 이상의 온도에서 열처리가 수행됨으로써 얇은 RuO2막(215)과 반응하도록 n+형 다결정 실리콘막(213)을 허용하고, 따라서 Si와 Ru로 이루어진 얇은 혼합 산화막(214)이 형성된다. 이어서, Ru막(216)이 결과적인 산화막(214) 전면에 퇴적되고, 얇은 혼합 산화막(214)이 패터닝되며, 두꺼운 RuO2막(215)과 Ru막(216)이 포토리소그래피법에 의해 수행된다. 그 후, 20nm의 두께를 갖는 PZT막(217)이 CVD법에 의해 결과적인 표면 전면에 퇴적된다.
다음에, 도 22d에 나타낸 바와 같이 20nm의 두께를 갖는 TiN막(218)이 상부전극(플레이트전극)으로서 PZT막(217) 상에 퇴적되고, 그에 의해 DRAM의 셀이 완성된다. 그 후, 통상의 Al배선공정과 같은 DRAM을 완성하기 위한 공정이 수행되는데, 여기에서는 그 도시를 생략하였다.
본 실시예에 있어서, Ru는 캐패시터를 위한 하부전극으로서 채용되지만, 이외의 재료도 또한 본 발명에 채용될 수 있다. 예컨대, Ru의 경우에서와 같이 산화물의 형성에서도 도전성을 나타낼 수 있는 Pt, Pd, Ir 및, Re가 채용될 수 있다. 이들 재료의 도전성은 그들이 Si와 함께 혼합 산화막의 형성에서도 유지할 수 있고, 따라서 이들 혼합 산화층은 Si플러그로 반응하는 것으로부터 금속전극을 방지하도록 기능한다. 그러나, 상기한 제1실시예~제8실시예에서 언급한 바와 같이, 미량의산소를 함유하는 Ru의 채용은 캐패시터 전극의 규화물화를 방지하는 관점에서 가장 바람직하다.
더욱이, 비록 (Ba,Sr)TiO3막이 본 실시예에서 캐패시터 유전체막으로 채용되어도, SrTiO3, BaTiO3, CaTiO3, PbTiO3, PZT등과 같은 재료가 (Ba,Sr)TiO3대신에 채용될 수 있다.
또한, Ru가 캐패시터 상부전극으로서 채용되어도, 전극을 위한 또 다른 재료가 채용될 수 있다. 예컨대, W, Mo 또는 Ta와 같은 고융점 금속이나 WNx또는 MoNx와 같은 화합물 도전체 뿐만이 아니라 하부전극으로 이용한 동일한 재료를 채용할 수 있다.
(제12실시예)
다음에, 본 발명의 제12실시예를 설명한다. 본 실시예는 또한, 본 발명이 제10실시예 및 제11실시예의 경우에서와 같이 DRAM에 적용된다. 도 23a~도 23d는 DRAM 제조의 공정을 설명하고, 여기서 Ru는 캐패시터가 스위칭 트랜지스터와, 워드선 및, 비트선 보다도 상부 위치에 퇴적되는 메모리셀에 있어서, 캐패시터의 하부전극으로서 또한 채용된다.
도 23a에 나타낸 바와 같이, (100)결정면과 10Ωcm의 비저항을 갖는 p형 단결정 실리콘 기판(301)의 소정 표면 부분이 에칭을 통해 제거됨으로써 연속적으로 채워진 소자분리절연막(302)에 구멍이 형성되고, 따라서 소자분리영역이 형성된다. 한편, 이러한 소자분리영역은 또한 종래 LOCOS법을 이용하여 형성될 수도 있다.
다음에, 게이트절연막을 구성하기 위한 10nm의 두께를 갖는 실리콘 산화막(303)이 열산화법으로 형성되고, 게이트전극을 구성하기 위한 텅스텐 규화물막(304)이 그 위에 퇴적된다. 이들 막은 게이트절연전극(303)과 게이트전극(304)을 형성하기 위하여 포토리소그래피법 및 반응성 이온에칭법에 의해 패터닝한다. 이어서, 이온주입이 마스크로서 이용되는 이 게이트전극(304)에 따라 수행됨으로써 n-형 확산영역(305,306)으로 구성된 소스/드레인영역이 자기정합법으로 형성되며, 스위칭 트랜지스터로서 MOSFET가 형성된다.
다음에, 도 23b에 나타낸 바와 같이 실리콘 산화막(307)이 MOSFET의 상부 표면 전면에 100nm의 두께로 CVD법에 의해 퇴적되고, 콘택트홀(308)이 포토리소그래피법 및 반응성 이온에칭법에 의해 형성된다. 다음에, 티타늄 규화물막(309)이 콘택트홀(308)의 기저 상에 선택적으로 형성되고, W막(310)이 장치의 상부 표면 전면에 퇴적된다. 그 후, W막(310)이 포토리소그래피법 및 반응성 이온에칭법을 이용하여 패터닝되고, 동시에 비트선이 형성된다.
다음에, CVD산화막(311)은 도 23c에 나타낸 바와 같이 퇴적되고, 결과적인 표면이 평탄화된다. 콘택트홀(312)이 포토리소그래피법에 의해 형성되고, n+형 다결정 실리콘막(313)이 결과적인 상부 표면 전면에 퇴적된다. 그 후, n+형 다결정 실리콘막(313)이 에치백과 같은 평탄화 수단에 의해 콘택트홀 내에만 남겨짐으로써 n-형 확산영역(306)과 접하는 n+형 다결정 실리콘막(313)이 형성된다.
다음에, Si 및 Ru로 이루어진 혼합 산화막(314)이 Si 및 Ru를 이용하여 2원 스퍼터링법에 의해 또는 산소를 함유하는 분위기에서 타겟 루테늄 규화물로서 이용하는 반응성 스퍼터링법에 의해 결과적인 상부 표면 전면에 형성된다. 혼합 산화막(314)의 두께는 10nm 이하가 바람직하다. 이어서, Ru막(315)이 결과적인 상부 표면 전면에 퇴적된 후, 얇은 혼합 산화막(314)과 Ru막(315)의 패터닝이 포토리소그래피법과 반응성 이온에칭법에 의해 수행된다. 그 후, 20nm의 두께를 갖는 (Ba,Sr)TiO3막(315)이 CVD법에 의해 결과적인 표면 전면에 퇴적된다.
도 23d에 나타낸 바와 같이 80nm의 두께를 갖는 WNx막(317)이 상부전극(플레이트전극)으로서 결과적인 상부 표면 전면에 퇴적되고, 그에 의해 DRAM의 셀이 완성된다. 그 후, 통상의 Al배선공정과 같은 DRAM을 완성하기 위한 공정이 수행되는데, 여기서는 그 도시를 생략하였다.
본 실시예에 있어서, Ru는 캐패시터를 위한 하부전극으로서 채용되지만, 이외의 재료도 또한 본 발명에 채용될 수 있다. 예컨대, Ru의 경우에서와 같이 산화물의 형성에서도 도전성을 나타낼 수 있는 Pt, Pd, Ir 및, Re가 채용될 수 있다. 이들 재료의 도전성은 그들이 Si와 함께 혼합 산화막의 형성에서도 유지할 수 있고, 따라서 이들 혼합 산화층은 Si플러그로 반응하는 것으로부터 금속전극을 방지하도록 기능한다.
더욱이, 비록 (Ba,Sr)TiO3막이 본 실시예에서 캐패시터 유전체막으로 채용될 지라도, SrTiO3, BaTiO3, CaTiO3, PbTiO3, PZT등과 같은 재료가 (Ba,Sr)TiO3대신에 채용될 수 있다.
본 발명은 또한, 캐패시터의 하부전극 대신 상부전극에 적용될 수 있다. 특히, 본 발명은 도 19에 나타낸 DRAM셀 구조의 캐패시터의 상부전극에 적용될 수 있다.
캐패시터 유전체막으로서는 (Ba,Sr)TiO3대신에 SrTiO3, BaTiO3, CaTiO3, 이들 재료의 화합물, PbTiO3, PZT등을 채용할 수 있다.
비록 WN이 캐패시터 상부전극으로서 채용되어도, 전극을 위한 또 다른 재료가 본 발명에 채용될 수 있다. 예컨대, W, Mo 또는 Ta와 같은 고융점 금속이나 WNx또는 MoNx와 같은 화합물 도전체 뿐만이 아니라 하부전극으로 이용한 동일한 재료를 채용할 수 있다.
상기 실시예에 있어서, BaxSr1-xTiO3막과 같은 유전체막을 형성한 후, 열처리는 산소를 함유하는 분위기에서 수행된다. 그러나, 본 발명은 이에 한정되지 않고, 열처리는 산소를 포함하지 않은 분위기에서도 수행할 수 있다.
이상 설명한 바와 같이, 본 발명은 고유전체 캐패시터의 전극중 적어도 하나의 준비를 위한 미량의 산소를 함유하는 도전재료를 채용함으로써 저항이 낮고 규화물화로부터 자유로운 캐패시터 전극을 형성할 수 있다. 따라서, 만약 캐패시터 전극이 Si기판 상에 Si플러그 또는 불순물 확산영역과 직접 접촉되면, 확산방지막이필요없게 되어 저비용으로 고신뢰성의 반도체장치를 제조할 수 있다. 즉, 캐패시터 절연막을 위한 금속산화물을 이용한 캐패시터 구조를 갖춘 반도체장치 및 그 제조방법을 제공할 수 있고, 여기서 확산방지막은 생략할 수 있고, 캐패시터 전극의 규화물화를 방지할 수 있다.
더욱이, 본 발명은 산화물의 형성에서도 도전성을 유지할 수 있는 금속원소 또는 화합물에 의해 구성된 캐패시터 전극과 하지전극 사이의 경계에서 캐패시터와 실리콘의 전극을 구성하는 금속원소로 이루어진 혼합 산화물층을 삽입함으로써 차단금속의 산화로부터 일어나는 접촉저항의 증가를 방지할 수 있는 반도체장치를 제공할 수 있다.

Claims (8)

  1. 제1전극과, 유전체막 및, 제2전극으로 이루어진 캐패시터가 제공되는 반도체장치의 제조방법에 있어서,
    1~40%의 산소농도를 갖는 분위기에서 주기테이블의 제5 및 제6주기중 어느 한쪽에 속하는 그룹 7A와 그룹 8중 어느 한쪽으로부터 선택된 적어도 하나의 원소를 스퍼터링에 의해 반도체 기판 상에서 제1전극이 되도록 상기 원소의 산화물의 형태로 존재할 수 있는 산소의 화학양론적 양보다 적은 미량의 산소를 함유하고 있는 금속막을 형성하는 단계와,
    상기 금속막 상에 금속산화물로 이루어진 유전체막을 형성하는 단계 및,
    상기 유전체막 상에 제2전극을 형성하는 단계를 구비하여 이루어지고,
    적어도 상기 제1전극 또는 제2전극에 형성하는 금속막중에는 산소를 산소농도 0.004∼5원자%의 범위에서 함유시키는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 그룹 7A와 그룹 8중 한쪽은 플라티넘, 루테늄, 백금, 레늄, 오스뮴, 이리듐 및, 로듐으로 이루어진 그룹으로부터 선택된 원소중 적어도 하나인 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항에 있어서, 산소를 함유하는 상기 금속막의 형성 후, 열처리의 단계를 더 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 제1전극을 형성하기 위하여 상기 금속막을 패터닝한 후 열처리의 단계를 더 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제1전극과, 유전체막 및, 제2전극으로 이루어진 캐패시터가 제공되는 반도체장치의 제조방법에 있어서,
    1~40%의 산소농도를 갖는 분위기에서 화학적 기상성장에 대해 주기테이블의 제5 및 제6주기중 어느 한쪽에 속하는 그룹 7A와 그룹 8중 어느 한쪽으로부터 선택된 적어도 하나의 원소를 노출함으로써 반도체 기판 상에서 제1전극 되도록 상기 원소의 산화물의 형태로 존재할 수 있는 산소의 화학양론적 양보다 적은 미량의 산소를 함유하고 있는 금속막을 퇴적하는 단계와,
    상기 금속막 상에 금속산화물로 이루어진 유전체막을 형성하는 단계 및,
    상기 유전체막 상에 제2전극을 형성하는 단계를 구비하여 이루어지고,
    적어도 상기 제1전극 또는 제2전극에 형성하는 금속막중에는 산소를 산소농도 0.004∼5원자%의 범위에서 함유시키는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제5항에 있어서, 상기 그룹 7A와 그룹 8중 한쪽은 플라티넘, 루테늄, 백금, 레늄, 오스뮴, 이리듐, 로듐으로 이루어진 그룹으로부터 선택된 원소중 적어도 하나인 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제5항에 있어서, 산소를 함유하는 상기 금속막의 형성 후, 열처리의 단계를 더구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제5항에 있어서, 상기 제1전극을 형성하기 위하여 상기 금속막을 패터닝한 후, 열처리의 단계를 더 구비하여 이루어진 것을 특징으로 하는 반도체장치의 제조방법.
KR1020000007760A 1995-07-28 2000-02-18 반도체장치의 제조방법 Expired - Fee Related KR100308241B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP19367795 1995-07-28
JP1995-193677 1995-07-28
JP1995-320720 1995-12-08
JP7320720A JPH09102591A (ja) 1995-07-28 1995-12-08 半導体装置及びその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019960030765A Division KR100264429B1 (ko) 1995-07-28 1996-07-27 반도체장치

Publications (1)

Publication Number Publication Date
KR100308241B1 true KR100308241B1 (ko) 2001-11-03

Family

ID=26508013

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960030765A Expired - Fee Related KR100264429B1 (ko) 1995-07-28 1996-07-27 반도체장치
KR1020000007760A Expired - Fee Related KR100308241B1 (ko) 1995-07-28 2000-02-18 반도체장치의 제조방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1019960030765A Expired - Fee Related KR100264429B1 (ko) 1995-07-28 1996-07-27 반도체장치

Country Status (4)

Country Link
US (2) US5852307A (ko)
JP (1) JPH09102591A (ko)
KR (2) KR100264429B1 (ko)
DE (1) DE19630310C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707799B1 (ko) * 2001-06-30 2007-04-17 주식회사 하이닉스반도체 캐패시터의 제조 방법

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200299B1 (ko) * 1995-11-30 1999-06-15 김영환 반도체 소자 캐패시터 형성방법
DE19640246A1 (de) * 1996-09-30 1998-04-02 Siemens Ag Halbleiteranordnung mit geschützter Barriere für eine Stapelzelle
US6043529A (en) * 1996-09-30 2000-03-28 Siemens Aktiengesellschaft Semiconductor configuration with a protected barrier for a stacked cell
JPH10261772A (ja) * 1997-01-14 1998-09-29 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
JPH10209392A (ja) * 1997-01-22 1998-08-07 Sony Corp 半導体メモリセル用キャパシタの電極及び半導体メモリセル用キャパシタ、並びに、それらの作製方法
JP3060995B2 (ja) * 1997-05-29 2000-07-10 日本電気株式会社 半導体容量素子構造および製造方法
KR100273228B1 (ko) * 1997-09-27 2001-01-15 김영환 캐패시터제조방법
JP3169866B2 (ja) 1997-11-04 2001-05-28 日本電気株式会社 薄膜キャパシタ及びその製造方法
JPH11163329A (ja) * 1997-11-27 1999-06-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3523093B2 (ja) * 1997-11-28 2004-04-26 株式会社東芝 半導体装置およびその製造方法
KR100280206B1 (ko) * 1997-12-06 2001-03-02 윤종용 고유전체 캐패시터 및 그의 제조 방법
US6358810B1 (en) * 1998-07-28 2002-03-19 Applied Materials, Inc. Method for superior step coverage and interface control for high K dielectric capacitors and related electrodes
US6197628B1 (en) * 1998-08-27 2001-03-06 Micron Technology, Inc. Ruthenium silicide diffusion barrier layers and methods of forming same
US6495412B1 (en) 1998-09-11 2002-12-17 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
US6303972B1 (en) 1998-11-25 2001-10-16 Micron Technology, Inc. Device including a conductive layer protected against oxidation
US7067861B1 (en) 1998-11-25 2006-06-27 Micron Technology, Inc. Device and method for protecting against oxidation of a conductive layer in said device
US7012292B1 (en) * 1998-11-25 2006-03-14 Advanced Technology Materials, Inc Oxidative top electrode deposition process, and microelectronic device structure
EP1153424A1 (de) * 1998-12-23 2001-11-14 Infineon Technologies AG Kondensatorelektrodenanordnung
DE19860080B4 (de) * 1998-12-23 2007-03-29 Infineon Technologies Ag Mikroelektronische Struktur
DE19909295A1 (de) * 1999-03-03 2000-09-14 Siemens Ag Mikroelektronische Struktur
JP4647050B2 (ja) * 1999-09-28 2011-03-09 ローム株式会社 強誘電体キャパシタ及びその製造方法
KR100389913B1 (ko) * 1999-12-23 2003-07-04 삼성전자주식회사 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
US6492241B1 (en) * 2000-04-10 2002-12-10 Micron Technology, Inc. Integrated capacitors fabricated with conductive metal oxides
KR100517911B1 (ko) * 2000-05-19 2005-10-04 주식회사 하이닉스반도체 하부전극과 스토리지 노드 콘택간의 오정렬 및확산방지막의 산화를 방지할 수 있는 반도체 장치 제조 방법
US7253076B1 (en) 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
KR100612561B1 (ko) * 2000-06-19 2006-08-11 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US6597028B2 (en) * 2000-06-26 2003-07-22 Ramtron International Corporation Capacitively coupled ferroelectric random access memory cell and a method for manufacturing the same
US6617248B1 (en) * 2000-11-10 2003-09-09 Micron Technology, Inc. Method for forming a ruthenium metal layer
US6368910B1 (en) * 2000-11-24 2002-04-09 Winbond Electronics Corp. Method of fabricating ruthenium-based contact plug for memory devices
KR100376257B1 (ko) * 2000-12-21 2003-03-17 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
JP4282245B2 (ja) * 2001-01-31 2009-06-17 富士通株式会社 容量素子及びその製造方法並びに半導体装置
DE10114406A1 (de) * 2001-03-23 2002-10-02 Infineon Technologies Ag Verfahren zur Herstellung ferroelektrischer Speicherzellen
US6495428B1 (en) 2001-07-11 2002-12-17 Micron Technology, Inc. Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
JP2003046004A (ja) * 2001-07-27 2003-02-14 New Japan Radio Co Ltd Ｓｉｍｉｓ型トランジスタおよびその製造方法
JP2003332539A (ja) * 2002-05-17 2003-11-21 Nec Electronics Corp 強誘電体キャパシタ及びその製造方法並びに半導体記憶装置
KR100859949B1 (ko) * 2002-07-19 2008-09-23 매그나칩 반도체 유한회사 아날로그 반도체 소자의 제조방법
JP2004104012A (ja) * 2002-09-12 2004-04-02 Renesas Technology Corp 半導体装置
JP2004247559A (ja) * 2003-02-14 2004-09-02 Elpida Memory Inc 半導体装置及びその製造方法
US7015564B2 (en) * 2003-09-02 2006-03-21 Matsushita Electric Industrial Co., Ltd. Capacitive element and semiconductor memory device
US20130082232A1 (en) 2011-09-30 2013-04-04 Unity Semiconductor Corporation Multi Layered Conductive Metal Oxide Structures And Methods For Facilitating Enhanced Performance Characteristics Of Two Terminal Memory Cells
US8003511B2 (en) * 2008-12-19 2011-08-23 Unity Semiconductor Corporation Memory cell formation using ion implant isolated conductive metal oxide
US20060261441A1 (en) * 2005-05-23 2006-11-23 Micron Technology, Inc. Process for forming a low carbon, low resistance metal film during the manufacture of a semiconductor device and systems including same
JP4600322B2 (ja) * 2006-03-14 2010-12-15 セイコーエプソン株式会社 強誘電体メモリ装置の製造方法
US7750173B2 (en) * 2007-01-18 2010-07-06 Advanced Technology Materials, Inc. Tantalum amido-complexes with chelate ligands useful for CVD and ALD of TaN and Ta205 thin films
JP6661678B2 (ja) 2018-02-23 2020-03-11 三菱電機株式会社 熱式検出センサ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225149A (ja) * 1988-03-04 1989-09-08 Toshiba Corp キャパシタ及びその製造方法
JP2798769B2 (ja) * 1990-02-22 1998-09-17 三洋電機株式会社 薄膜トランジスタの製造方法
ATE122176T1 (de) * 1990-05-31 1995-05-15 Canon Kk Verfahren zur herstellung einer halbleiteranordnung mit gatestruktur.
KR100215338B1 (ko) * 1991-03-06 1999-08-16 가나이 쓰도무 반도체 장치의 제조방법
JP3125425B2 (ja) * 1992-03-05 2001-01-15 日本電気株式会社 薄膜コンデンサとその製造方法
DE4222564C2 (de) * 1992-07-09 2001-12-13 Blohm & Voss Ind Gmbh Abdichtungsanordnung von Propellerantrieben für Schiffe mit zwei konzentrischen gegenläufigen Propellerwellen
JPH06338599A (ja) * 1993-03-31 1994-12-06 Toshiba Corp 半導体装置およびその製造方法
JPH0794680A (ja) * 1993-09-22 1995-04-07 Fujitsu Ltd 半導体装置の製造方法
JP3414481B2 (ja) * 1994-03-18 2003-06-09 富士通株式会社 キャパシタおよび半導体装置
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
US5985690A (en) * 1995-01-30 1999-11-16 Nec Corporation Method of manufacturing contact image sensor
US5695815A (en) * 1996-05-29 1997-12-09 Micron Technology, Inc. Metal carboxylate complexes for formation of metal-containing films on semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100707799B1 (ko) * 2001-06-30 2007-04-17 주식회사 하이닉스반도체 캐패시터의 제조 방법

Also Published As

Publication number Publication date
US6156599A (en) 2000-12-05
KR970008614A (ko) 1997-02-24
KR100264429B1 (ko) 2000-08-16
US5852307A (en) 1998-12-22
DE19630310C2 (de) 1999-08-12
DE19630310A1 (de) 1997-01-30
JPH09102591A (ja) 1997-04-15

Similar Documents

Publication Publication Date Title
KR100308241B1 (ko) 반도체장치의 제조방법
US5581436A (en) High-dielectric-constant material electrodes comprising thin platinum layers
US7244982B2 (en) Semiconductor device using a conductive film and method of manufacturing the same
US5626906A (en) Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics
US6130124A (en) Methods of forming capacitor electrodes having reduced susceptibility to oxidation
KR20030002863A (ko) 코어를 가진 플러그 구조 상의 강유전체 메모리소자 및 그제조방법
KR100815657B1 (ko) 용량 소자 및 그 제조 방법과 반도체 장치의 제조 방법
US5861332A (en) Method for fabricating capacitors of semiconductor devices
KR20010113324A (ko) 반도체 소자의 캐패시터 제조 방법
JP3643091B2 (ja) 半導体記憶装置及びその製造方法
KR100519240B1 (ko) 백금류금속으로이루어진커패시터전극의제조방법
US7456456B2 (en) Semiconductor device and method of manufacturing the same
EP1128417A2 (en) Semiconductor memory device
KR100471730B1 (ko) 배리어 구조물을 구비한 커패시터 전극의 제조 방법
US20010012659A1 (en) Method of manufacturing semiconductor device having capacitor
EP0847083B1 (en) A method for manufacturing a capacitor for a semiconductor device
US7042034B2 (en) Capacitor
KR19980065687A (ko) 커패시터의 제조방법
JP2002373975A (ja) 強誘電体メモリ素子の製造方法および強誘電体メモリ素子
KR100652354B1 (ko) 하부전극과 콘택 플러그 사이에 낮은 접촉 저항을 갖는 반도체장치의 커패시터 및 그 제조방법
JP4002882B2 (ja) 容量素子、半導体記憶装置及びその製造方法
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same
KR19990080412A (ko) 이중 유전막을 가지는 고유전율 커패시터 및 그제조방법
JP3967315B2 (ja) 容量素子、半導体記憶装置及びその製造方法
KR100223893B1 (ko) 반도체 메모리소자의 제조방법

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
PA0107 Divisional application

St.27 status event code: A-0-1-A10-A16-div-PA0107

St.27 status event code: A-0-1-A10-A18-div-PA0107

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

Fee payment year number: 1

St.27 status event code: A-2-2-U10-U11-oth-PR1002

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

Fee payment year number: 4

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 5

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 6

St.27 status event code: A-4-4-U10-U11-oth-PR1001

PR1001 Payment of annual fee

Fee payment year number: 7

St.27 status event code: A-4-4-U10-U11-oth-PR1001

FPAY Annual fee payment

Payment date: 20080725

Year of fee payment: 8

PR1001 Payment of annual fee

Fee payment year number: 8

St.27 status event code: A-4-4-U10-U11-oth-PR1001

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Not in force date: 20090828

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

St.27 status event code: A-4-4-U10-U13-oth-PC1903

PC1903 Unpaid annual fee

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20090828

St.27 status event code: N-4-6-H10-H13-oth-PC1903

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000