JPH0794680A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0794680A JPH0794680A JP5236136A JP23613693A JPH0794680A JP H0794680 A JPH0794680 A JP H0794680A JP 5236136 A JP5236136 A JP 5236136A JP 23613693 A JP23613693 A JP 23613693A JP H0794680 A JPH0794680 A JP H0794680A
- Authority
- JP
- Japan
- Prior art keywords
- film
- ruo
- oxide
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 title description 4
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000013078 crystal Substances 0.000 claims abstract description 14
- 239000003990 capacitor Substances 0.000 claims abstract description 11
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims abstract description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 claims abstract description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052760 oxygen Inorganic materials 0.000 abstract description 15
- 239000001301 oxygen Substances 0.000 abstract description 15
- 230000004888 barrier function Effects 0.000 abstract description 14
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 30
- 229910052710 silicon Inorganic materials 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910002367 SrTiO Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 酸化物導電性電極の形成に関し，酸素のバリ
ア性を損なわず基板とのコンタクトを良くし，且つヒロ
ックの発生を防止する。 【構成】 １）半導体基板上に酸化物誘電体膜６を用い
たキャパシタの下部電極として酸化ルテニウム(RuO2)５
／ルテニウム(Ru)４の２層構造の電極を形成するに際
し，第１層目のRu膜４の成長条件として，膜厚ｄを 300
Å＜ｄ＜ 500Åとし，基板温度ＴS を 300℃＜ＴS ＜ 4
50℃とし，第２層目のRuO2膜５の成長条件として，膜厚
ｄを1000Å＜ｄ＜3000Åとし，基板温度ＴS を 350℃＜
ＴS ＜ 700℃とする，２）半導体基板上に酸化物誘電体
膜６を用いたキャパシタの下部電極として導電性酸化物
５を，結晶成長が可能な最低温度または最高成長速度で
成長する。
ア性を損なわず基板とのコンタクトを良くし，且つヒロ
ックの発生を防止する。 【構成】 １）半導体基板上に酸化物誘電体膜６を用い
たキャパシタの下部電極として酸化ルテニウム(RuO2)５
／ルテニウム(Ru)４の２層構造の電極を形成するに際
し，第１層目のRu膜４の成長条件として，膜厚ｄを 300
Å＜ｄ＜ 500Åとし，基板温度ＴS を 300℃＜ＴS ＜ 4
50℃とし，第２層目のRuO2膜５の成長条件として，膜厚
ｄを1000Å＜ｄ＜3000Åとし，基板温度ＴS を 350℃＜
ＴS ＜ 700℃とする，２）半導体基板上に酸化物誘電体
膜６を用いたキャパシタの下部電極として導電性酸化物
５を，結晶成長が可能な最低温度または最高成長速度で
成長する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り, 特に, キャパシタの下部電極として導電性酸化
物，例えば酸化ルテニウム(RuO2)及びルテニウム(Ru)の
２層膜を形成する方法に関する。
係り, 特に, キャパシタの下部電極として導電性酸化
物，例えば酸化ルテニウム(RuO2)及びルテニウム(Ru)の
２層膜を形成する方法に関する。
【０００２】DRAMの高集積化, 微細化にともない, キャ
パシタの誘電体膜として高い誘電率を有する酸化物誘電
体が検討されている。この際，導電性酸化物がキャパシ
タの下部電極として多く用いられている。
パシタの誘電体膜として高い誘電率を有する酸化物誘電
体が検討されている。この際，導電性酸化物がキャパシ
タの下部電極として多く用いられている。
【０００３】
【従来の技術】現在の１トランジスタ／１キャパシタで
構成されるメモリセルを有するDRAMにおいては，キャパ
シタの下部電極はトランジスタのソース／ドレインに接
続されねばならない。従って，下部電極はシリコン(Si)
基板に設けられた拡散層，あるいはシリコン基板上に形
成された金属膜で構成される。
構成されるメモリセルを有するDRAMにおいては，キャパ
シタの下部電極はトランジスタのソース／ドレインに接
続されねばならない。従って，下部電極はシリコン(Si)
基板に設けられた拡散層，あるいはシリコン基板上に形
成された金属膜で構成される。
【０００４】シリコンを電極として酸化物誘電体膜を形
成すると，その界面に二酸化シリコン(SiO2)膜が形成さ
れて実効的な誘電率は低下してしまう。シリコン上に金
属電極を形成する場合は，白金(Pt)／タンタル(Ta)の複
合電極が検討されているが，その上に酸化物誘電体膜を
形成した場合には，白金が酸素を透過するため，実際に
はタンタルが酸化されてしまい, シリコン基板とコンタ
クトできなくなってしまう。
成すると，その界面に二酸化シリコン(SiO2)膜が形成さ
れて実効的な誘電率は低下してしまう。シリコン上に金
属電極を形成する場合は，白金(Pt)／タンタル(Ta)の複
合電極が検討されているが，その上に酸化物誘電体膜を
形成した場合には，白金が酸素を透過するため，実際に
はタンタルが酸化されてしまい, シリコン基板とコンタ
クトできなくなってしまう。
【０００５】このために, 酸素のバリア性に優れた導電
性酸化物電極が検討されている。導電性酸化物電極とし
てのRuO2/Ru の２層構造の電極は，RuO2層が有効な酸素
バリアとなり，その下のRu層がRuO2層を形成する際の酸
素バリア層層として機能する。
性酸化物電極が検討されている。導電性酸化物電極とし
てのRuO2/Ru の２層構造の電極は，RuO2層が有効な酸素
バリアとなり，その下のRu層がRuO2層を形成する際の酸
素バリア層層として機能する。
【０００６】
【発明が解決しようとする課題】RuO2/Ru の２層構造の
電極をシリコン基板上に形成する場合，最初にシリコン
上に直接形成されるRuのシリサイド化によるRu層および
RuO2層の凹凸が問題となる。また，それぞれの層の膜厚
によっては応力による歪みからRuO2層にヒロック（突
起）を生じる。また，RuO2層の酸素にたいするバリア性
に臨界的な膜厚が存在することがわかった。
電極をシリコン基板上に形成する場合，最初にシリコン
上に直接形成されるRuのシリサイド化によるRu層および
RuO2層の凹凸が問題となる。また，それぞれの層の膜厚
によっては応力による歪みからRuO2層にヒロック（突
起）を生じる。また，RuO2層の酸素にたいするバリア性
に臨界的な膜厚が存在することがわかった。
【０００７】また，一般的に下部電極として用いられる
導電性酸化物は柱状結晶を形成しやすく，このため結晶
粒界を通じて酸素を通過させてしまうという問題があ
る。本発明は酸化物導電性電極，例えばRuO2/Ru の２層
構造の電極形成において，酸素のバリア性を損なわず，
且つ電極にヒロックの発生を防止することを目的とす
る。
導電性酸化物は柱状結晶を形成しやすく，このため結晶
粒界を通じて酸素を通過させてしまうという問題があ
る。本発明は酸化物導電性電極，例えばRuO2/Ru の２層
構造の電極形成において，酸素のバリア性を損なわず，
且つ電極にヒロックの発生を防止することを目的とす
る。
【０００８】
【課題を解決するための手段】上記課題の解決は，１）
半導体基板上に酸化物誘電体膜を用いたキャパシタの下
部電極として酸化ルテニウム(RuO2)／ルテニウム(Ru)の
２層構造の電極を形成するに際し，第１層目のRu膜の成
長条件として, 膜厚ｄを 300Å＜ｄ＜ 500Åとし，基板
温度ＴS を 300℃＜ＴS ＜ 450℃とし，第２層目のRuO2
膜の成長条件として, 膜厚ｄを1000Å＜ｄ＜3000Åと
し，基板温度ＴS を 350℃＜ＴS ＜ 700℃とする半導体
装置の製造方法，あるいは２）半導体基板上に酸化物誘
電体膜を用いたキャパシタの下部電極として導電性酸化
物を, 結晶成長が可能な最低温度または最高成長速度で
成長する半導体装置の製造方法により達成される。
半導体基板上に酸化物誘電体膜を用いたキャパシタの下
部電極として酸化ルテニウム(RuO2)／ルテニウム(Ru)の
２層構造の電極を形成するに際し，第１層目のRu膜の成
長条件として, 膜厚ｄを 300Å＜ｄ＜ 500Åとし，基板
温度ＴS を 300℃＜ＴS ＜ 450℃とし，第２層目のRuO2
膜の成長条件として, 膜厚ｄを1000Å＜ｄ＜3000Åと
し，基板温度ＴS を 350℃＜ＴS ＜ 700℃とする半導体
装置の製造方法，あるいは２）半導体基板上に酸化物誘
電体膜を用いたキャパシタの下部電極として導電性酸化
物を, 結晶成長が可能な最低温度または最高成長速度で
成長する半導体装置の製造方法により達成される。
【０００９】
【作用】本発明者はRuO2/Ru の２層構造の電極形成にお
いて，酸素のバリア性を損なわず且つヒロックを生じな
いRuO2/Ru の成長条件として下記の範囲を実験的に確か
めた。 (1) 第１層目のRu層の成長条件として, 膜厚ｄを 300Å
＜ｄ＜ 500Åとし，成長温度 (基板温度) ＴS を 300℃
＜ＴS ＜ 450℃とする。 (2) 第２層目のRuO2層の成長条件として, 膜厚ｄを1000
Å＜ｄ＜3000Åとし，成長温度 (基板温度) ＴS を 350
℃＜ＴS ＜ 700℃とする。
いて，酸素のバリア性を損なわず且つヒロックを生じな
いRuO2/Ru の成長条件として下記の範囲を実験的に確か
めた。 (1) 第１層目のRu層の成長条件として, 膜厚ｄを 300Å
＜ｄ＜ 500Åとし，成長温度 (基板温度) ＴS を 300℃
＜ＴS ＜ 450℃とする。 (2) 第２層目のRuO2層の成長条件として, 膜厚ｄを1000
Å＜ｄ＜3000Åとし，成長温度 (基板温度) ＴS を 350
℃＜ＴS ＜ 700℃とする。
【００１０】この条件で成長したRuO2/Ru の２層構造の
電極はRuO2の表面にヒロックの形成及び表面のうねりを
抑えることができ，また酸素(O2)のバリア性の優れた電
極を形成できる（図２参照）。
電極はRuO2の表面にヒロックの形成及び表面のうねりを
抑えることができ，また酸素(O2)のバリア性の優れた電
極を形成できる（図２参照）。
【００１１】また，一般的には酸化物導電性電極を成長
する際，前記柱状結晶の成長を抑えるため結晶成長の最
低温度で成長するか，あるいは高速成長を行う。次に，
上記の限界を越えるとどのように不都合を生じるかを実
験結果より説明する。 (1) に対して， 300Å＞ｄ：Ru膜の酸素バリア効果を示す限界値以下の
領域で, この場合はSi表面は酸化する。
する際，前記柱状結晶の成長を抑えるため結晶成長の最
低温度で成長するか，あるいは高速成長を行う。次に，
上記の限界を越えるとどのように不都合を生じるかを実
験結果より説明する。 (1) に対して， 300Å＞ｄ：Ru膜の酸素バリア効果を示す限界値以下の
領域で, この場合はSi表面は酸化する。
【００１２】 ｄ＞ 500Å：ストレスによるヒロックの形成が起こる。 300℃＞ＴS ：結晶性が悪くなる。 ＴS ＞ 450℃：ヒロックが形成する。 (2) に対して， 1000Å＞ｄ：酸素に対するバリア性が十分でなく, 下層
のRu膜へ大量の酸素が漏れてしまう。
のRu膜へ大量の酸素が漏れてしまう。
【００１３】 ｄ＞3000Å：ストレスによるヒロックの形成が起こる。 350℃＞ＴS ：結晶性が悪く, 上部に高誘電体膜を形成
した際に, これと反応してしまう。
した際に, これと反応してしまう。
【００１４】 ＴS ＞ 700℃：RuO2の分解が起きる。また, 柱状結晶を
形成する。
形成する。
【００１５】
【実施例】図１(A) 〜(D) は本発明の実施例を説明する
断面図である。図１(A) において，基板 1上に層間絶縁
膜として二酸化シリコン(SiO2)膜 2を形成し，下部電極
形成部のSiO2膜 2を開口し，ここに堆積とエッチバック
を用いてポリシリコン膜 3を埋め込む。
断面図である。図１(A) において，基板 1上に層間絶縁
膜として二酸化シリコン(SiO2)膜 2を形成し，下部電極
形成部のSiO2膜 2を開口し，ここに堆積とエッチバック
を用いてポリシリコン膜 3を埋め込む。
【００１６】次いで, ポリシリコン膜 3上に反応性スパ
ッタ法により, Ru層 4を基板温度400℃で，厚さ 300Å
成長し, 引き続いてRuO2層 5を基板温度 500℃で1500Å
成長した。その後，RuO2/Ru 膜をパターニングして下部
電極とする。
ッタ法により, Ru層 4を基板温度400℃で，厚さ 300Å
成長し, 引き続いてRuO2層 5を基板温度 500℃で1500Å
成長した。その後，RuO2/Ru 膜をパターニングして下部
電極とする。
【００１７】ここで，Ru層 4はシリコン表面の酸化を防
ぐために形成され，RuO2層 5が電極として機能する。図
１(B) において，マグネトロンスパッタ法により, 下部
電極を覆って基板上に酸化物誘電体膜としてチタン酸ス
トロンチウム(SrTiO3)膜 6を成膜する。
ぐために形成され，RuO2層 5が電極として機能する。図
１(B) において，マグネトロンスパッタ法により, 下部
電極を覆って基板上に酸化物誘電体膜としてチタン酸ス
トロンチウム(SrTiO3)膜 6を成膜する。
【００１８】図１(C) において，堆積と異方性エッチン
グを用いて，SrTiO3膜 6の側面に気相成長(CVD) 成長に
よるSiO2膜からなる側壁 7を形成する。図１(D) におい
て，SrTiO3膜 6上に上部電極として白金膜 8を成膜す
る。
グを用いて，SrTiO3膜 6の側面に気相成長(CVD) 成長に
よるSiO2膜からなる側壁 7を形成する。図１(D) におい
て，SrTiO3膜 6上に上部電極として白金膜 8を成膜す
る。
【００１９】図２は本発明の効果を示す図(1) である。
図はオージェ電子分光による分析結果である。縦軸は原
子濃度AC (％) を示し, 横軸はRuO2/Ru の２層構造の表
面よりスパッタを行ったときの経過時間 (分)を示す。
用いた試料は前記の成長条件で作成したRuO2/Ru の２層
構造の電極を大気中 700℃でアニールしたものである。
図はオージェ電子分光による分析結果である。縦軸は原
子濃度AC (％) を示し, 横軸はRuO2/Ru の２層構造の表
面よりスパッタを行ったときの経過時間 (分)を示す。
用いた試料は前記の成長条件で作成したRuO2/Ru の２層
構造の電極を大気中 700℃でアニールしたものである。
【００２０】この結果より, 表面よりRuO2, Ru, Siが順
次形成されていることが示され, Si表面にはSiO2は形成
されていないことがわかる。従って酸素のバリア性が良
好であることを示している。
次形成されていることが示され, Si表面にはSiO2は形成
されていないことがわかる。従って酸素のバリア性が良
好であることを示している。
【００２１】次に，RuO2の成長温度 750℃で成長した結
晶粒径 500ÅのRuO2/Ru 膜とRuO2の成長温度 350℃で成
長した結晶粒径 100ÅのRuO2/Ru 膜のオージェ電子分光
の結果を図３に示す。
晶粒径 500ÅのRuO2/Ru 膜とRuO2の成長温度 350℃で成
長した結晶粒径 100ÅのRuO2/Ru 膜のオージェ電子分光
の結果を図３に示す。
【００２２】図３(A),(B) は本発明の効果を示す図(2)
である。結晶粒径 500Åの図３(A) では，酸化物電極Ru
O2膜の下部に形成されたバリア層の金属Ru膜を酸化して
いる。そのため，Ru膜の下のSiと反応してSiO2を形成し
てしまう。一方, 結晶粒径 100Åの図３(B) では，酸化
物電極RuO2膜の下部に形成されたバリア層の金属Ru膜は
酸化していないことがわかる。
である。結晶粒径 500Åの図３(A) では，酸化物電極Ru
O2膜の下部に形成されたバリア層の金属Ru膜を酸化して
いる。そのため，Ru膜の下のSiと反応してSiO2を形成し
てしまう。一方, 結晶粒径 100Åの図３(B) では，酸化
物電極RuO2膜の下部に形成されたバリア層の金属Ru膜は
酸化していないことがわかる。
【００２３】酸化物導電性電極を成長する際，前記柱状
結晶の成長を抑えるため結晶成長可能なの最低温度，あ
るいは最高成長速度の一例は以下のようである。 導電性酸化物 最低成長温度 最高成長速度 (この時の成長温度) (℃) （Å／分） (℃) RuO2 350 1000 500 実施例では, 酸化物導電性電極としてRuO2膜を使用した
が，同類のReO2, IrO2, OsO2等についても, これらの結
晶に対して最低成長温度, あるいは最高成長速度で成長
することにより実施例と同等の効果を生じる。
結晶の成長を抑えるため結晶成長可能なの最低温度，あ
るいは最高成長速度の一例は以下のようである。 導電性酸化物 最低成長温度 最高成長速度 (この時の成長温度) (℃) （Å／分） (℃) RuO2 350 1000 500 実施例では, 酸化物導電性電極としてRuO2膜を使用した
が，同類のReO2, IrO2, OsO2等についても, これらの結
晶に対して最低成長温度, あるいは最高成長速度で成長
することにより実施例と同等の効果を生じる。
【００２４】
【発明の効果】酸化物導電性電極，例えばRuO2/Ru の２
層構造の電極形成において，本発明によれば下地のシリ
コンを酸化させないため, 電極上に酸化物誘電体を形成
する際に生ずる酸素に対してバリア性を損なわない。従
って下地シリコンとのコンタクトが良くなった。且つ電
極のヒロックの発生を防止することができた。
層構造の電極形成において，本発明によれば下地のシリ
コンを酸化させないため, 電極上に酸化物誘電体を形成
する際に生ずる酸素に対してバリア性を損なわない。従
って下地シリコンとのコンタクトが良くなった。且つ電
極のヒロックの発生を防止することができた。
【図面の簡単な説明】
【図１】 本発明の実施例を説明する断面図
【図２】 本発明の効果を示す図(1)
【図３】 本発明の効果を示す図(2)
1 半導体基板でSi基板 2 SiO2膜 3 ポリシリコン膜 4 金属Ru膜 5 導電性酸化物膜でRuO2層 6 酸化物誘電体膜でSrTiO3膜 7 SiO2膜からなる側壁 8 上部電極でPt膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/314 Ｍ 7352−4Ｍ 21/3205 21/8242 27/108 Ｈ０１Ｌ 21/88 Ｍ 7210−4Ｍ 27/10 ３２５ Ｊ
Claims (2)
- 【請求項１】 半導体基板上に酸化物誘電体膜を用いた
キャパシタの下部電極として酸化ルテニウム(RuO2)／ル
テニウム(Ru)の２層構造の電極を形成するに際し，第１
層目のRu膜の成長条件として, 膜厚ｄを 300Å＜ｄ＜ 5
00Åとし，基板温度ＴS を 300℃＜ＴS ＜ 450℃とし，
第２層目のRuO2膜の成長条件として,膜厚ｄを1000Å＜
ｄ＜3000Åとし，基板温度ＴS を 350℃＜ＴS ＜ 700℃
とすることを特徴とする半導体装置の製造方法。 - 【請求項２】 半導体基板上に酸化物誘電体膜を用いた
キャパシタの下部電極として導電性酸化物を, 結晶成長
が可能な最低温度または最高成長速度で成長することを
特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5236136A JPH0794680A (ja) | 1993-09-22 | 1993-09-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5236136A JPH0794680A (ja) | 1993-09-22 | 1993-09-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0794680A true JPH0794680A (ja) | 1995-04-07 |
Family
ID=16996297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5236136A Withdrawn JPH0794680A (ja) | 1993-09-22 | 1993-09-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0794680A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19633689A1 (de) * | 1995-08-21 | 1997-02-27 | Hyundai Electronics Ind | Verfahren zum Herstellen einer Halbleitervorrichtung |
| JPH09116115A (ja) * | 1995-06-26 | 1997-05-02 | Hyundai Electron Ind Co Ltd | 半導体素子のキャパシター製造方法 |
| JPH09199687A (ja) * | 1995-11-30 | 1997-07-31 | Hyundai Electron Ind Co Ltd | 半導体素子のキャパシタおよびその製造方法 |
| KR19980016024A (ko) * | 1996-08-26 | 1998-05-25 | 김주용 | 반도체소자의 캐패시터 형성방법 |
| US5852307A (en) * | 1995-07-28 | 1998-12-22 | Kabushiki Kaisha Toshiba | Semiconductor device with capacitor |
| KR100228760B1 (ko) * | 1995-12-20 | 1999-11-01 | 김영환 | 반도체소자의 캐패시터 형성방법 |
| US6046469A (en) * | 1997-09-29 | 2000-04-04 | Sharp Kabushiki Kaisha | Semiconductor storage device having a capacitor and a MOS transistor |
| US6180974B1 (en) | 1996-12-06 | 2001-01-30 | Sharp Kabushiki Kaisha | Semiconductor storage device having a capacitor electrode formed of at least a platinum-rhodium oxide |
| US6201271B1 (en) | 1997-07-29 | 2001-03-13 | Sharp Kabushiki Kaisha | Semiconductor memory device prevented from deterioration due to activated hydrogen |
| KR100376263B1 (ko) * | 2000-10-09 | 2003-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조 방법 |
| US6548404B2 (en) | 2000-03-31 | 2003-04-15 | Hitachi Kokusai Electric, Inc. | Method and apparatus for manufacturing semiconductor devices |
| US6680251B2 (en) | 2001-03-22 | 2004-01-20 | Samsung Electronics Co., Ltd. | Methods of chemical vapor depositing ruthenium by varying chemical vapor deposition parameters |
| KR100438781B1 (ko) * | 2001-12-05 | 2004-07-05 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터 및 그 제조방법 |
-
1993
- 1993-09-22 JP JP5236136A patent/JPH0794680A/ja not_active Withdrawn
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09116115A (ja) * | 1995-06-26 | 1997-05-02 | Hyundai Electron Ind Co Ltd | 半導体素子のキャパシター製造方法 |
| US6156599A (en) * | 1995-07-28 | 2000-12-05 | Kabushiki Kaisha Toshiba | Method of making a semiconductor device with capacitor |
| US5852307A (en) * | 1995-07-28 | 1998-12-22 | Kabushiki Kaisha Toshiba | Semiconductor device with capacitor |
| KR100264429B1 (ko) * | 1995-07-28 | 2000-08-16 | 니시무로 타이죠 | 반도체장치 |
| DE19633689B4 (de) * | 1995-08-21 | 2008-05-29 | Hyundai Electronics Industries Co., Ltd., Ichon | Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen |
| DE19633689A1 (de) * | 1995-08-21 | 1997-02-27 | Hyundai Electronics Ind | Verfahren zum Herstellen einer Halbleitervorrichtung |
| JPH09199687A (ja) * | 1995-11-30 | 1997-07-31 | Hyundai Electron Ind Co Ltd | 半導体素子のキャパシタおよびその製造方法 |
| KR100228760B1 (ko) * | 1995-12-20 | 1999-11-01 | 김영환 | 반도체소자의 캐패시터 형성방법 |
| KR19980016024A (ko) * | 1996-08-26 | 1998-05-25 | 김주용 | 반도체소자의 캐패시터 형성방법 |
| US6180974B1 (en) | 1996-12-06 | 2001-01-30 | Sharp Kabushiki Kaisha | Semiconductor storage device having a capacitor electrode formed of at least a platinum-rhodium oxide |
| US6201271B1 (en) | 1997-07-29 | 2001-03-13 | Sharp Kabushiki Kaisha | Semiconductor memory device prevented from deterioration due to activated hydrogen |
| US6046469A (en) * | 1997-09-29 | 2000-04-04 | Sharp Kabushiki Kaisha | Semiconductor storage device having a capacitor and a MOS transistor |
| US6548404B2 (en) | 2000-03-31 | 2003-04-15 | Hitachi Kokusai Electric, Inc. | Method and apparatus for manufacturing semiconductor devices |
| KR100376263B1 (ko) * | 2000-10-09 | 2003-03-17 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조 방법 |
| US6680251B2 (en) | 2001-03-22 | 2004-01-20 | Samsung Electronics Co., Ltd. | Methods of chemical vapor depositing ruthenium by varying chemical vapor deposition parameters |
| KR100438781B1 (ko) * | 2001-12-05 | 2004-07-05 | 삼성전자주식회사 | 금속-절연체-금속 캐패시터 및 그 제조방법 |
| US6946341B2 (en) | 2001-12-05 | 2005-09-20 | Samsung Electronics Co., Ltd. | Methods for manufacturing storage nodes of stacked capacitors |
| DE10262115B4 (de) * | 2001-12-05 | 2011-03-17 | Samsung Electronics Co., Ltd., Suwon | Integrierte Schaltungsvorrichtung mit einer Vielzahl an gestapelten Kondensatoren, Metall-Isolator-Metall-Kondensator sowie Herstellungsverfahren dafür |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656852A (en) | High-dielectric-constant material electrodes comprising sidewall spacers | |
| US6201271B1 (en) | Semiconductor memory device prevented from deterioration due to activated hydrogen | |
| US7157783B2 (en) | Platinum stuffed with silicon oxide as a diffusion oxygen barrier for semiconductor devices | |
| KR100355585B1 (ko) | 박막커패시터 | |
| JPH06326250A (ja) | 高誘電率材料へのコンタクト構造および形成方法 | |
| JPH09102591A (ja) | 半導体装置及びその製造方法 | |
| US6759250B2 (en) | Deposition method for lead germanate ferroelectric structure with multi-layered electrode | |
| US6573542B2 (en) | Capacitor electrodes arrangement with oxygen iridium between silicon and oxygen barrier layer | |
| US6326258B1 (en) | Method of manufacturing semiconductor device having thin film capacitor | |
| KR20060048987A (ko) | 강유전체 캐패시터, 그 제조 방법 및 강유전체 메모리 소자 | |
| JPH0794680A (ja) | 半導体装置の製造方法 | |
| KR0147655B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
| JP2002530862A (ja) | 水素ダメージを受けた強誘電体膜の不活性ガス回復アニーリング | |
| US6117689A (en) | Stable high-dielectric-constant material electrode and method | |
| JPH08167701A (ja) | 半導体構造体 | |
| US6670668B2 (en) | Microelectronic structure, method for fabricating it and its use in a memory cell | |
| JP2006210511A (ja) | 半導体装置 | |
| JP3530416B2 (ja) | 半導体メモリ装置の製造方法 | |
| US6720096B1 (en) | Dielectric element | |
| US6531729B2 (en) | Semiconductor device and method for fabricating the same | |
| JP3225913B2 (ja) | 半導体装置の製造方法 | |
| JPH08236719A (ja) | 白金薄膜、半導体装置及びそれらの製造方法 | |
| JPH10107218A (ja) | 電極配線 | |
| JP3414481B2 (ja) | キャパシタおよび半導体装置 | |
| KR100235955B1 (ko) | 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001128 |