[go: up one dir, main page]

KR100246088B1 - 화소수변환장치 - Google Patents

화소수변환장치 Download PDF

Info

Publication number
KR100246088B1
KR100246088B1 KR1019970007404A KR19970007404A KR100246088B1 KR 100246088 B1 KR100246088 B1 KR 100246088B1 KR 1019970007404 A KR1019970007404 A KR 1019970007404A KR 19970007404 A KR19970007404 A KR 19970007404A KR 100246088 B1 KR100246088 B1 KR 100246088B1
Authority
KR
South Korea
Prior art keywords
signal
timing
interpolation
display
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019970007404A
Other languages
English (en)
Other versions
KR970067077A (ko
Inventor
타카히사 하타노
타로 후나모토
후미오 카메오카
요시쿠니 신도
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP8048604A external-priority patent/JPH09244586A/ja
Priority claimed from JP04860596A external-priority patent/JP3259627B2/ja
Priority claimed from JP04993796A external-priority patent/JP3803414B2/ja
Priority claimed from JP04993696A external-priority patent/JP3259628B2/ja
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR970067077A publication Critical patent/KR970067077A/ko
Application granted granted Critical
Publication of KR100246088B1 publication Critical patent/KR100246088B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/005—Adapting incoming signals to the display format of the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0414—Vertical resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0421—Horizontal resolution change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0442—Handling or displaying different aspect ratios, or changing the aspect ratio
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Television Systems (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

본 발명은 액정디스플레이를 중심으로 하는 전자기기에 있어서의 화소수변환장치에 관한 것으로서, 입력신호로부터 동기신호를 분리하는 동기분리수단과, 입력신호형식과 영상표시형식으로부터 얻어지는 화수소와 주사선수를 어떻게 변환하는지의 정보와 상기 동기분리수단의 출력에 의거해서 표시화상의 표시타이밍신호를 발생하는 타이밍발생수단과, 상기 타이밍발생수단의 출력에 의거해서 상기 입력신호의 화소수변환처리를 행하고, ⅰ) 상기 화소수와 주사선수를 어떻게 변환하는지의 정보에 응해서 내삽치의 크기와 타이밍을 연산해서 결정하는 내삽수단, ⅱ) 상기 내삽회로로부터 출력된 내삽해야할 값을 기억하는 제1의 메모리 및 ⅲ) 상기 타이밍신호에 응해서 상기 제1메모리에의 상기 내삽치의 기록과 독출을 제어하는 제어수단을 포함하는 화소수변환수단과, 상기 화소수변환수단에 의한 화소수변환에 의해 보간해야할 화소가 발생한 경우에 화소보간처리를 행하는 보간수단과, 상기 입력신호를 변환한 출력신호를 상기 영상표시장치에 화상표시하기 위한 동기신호를 발생하는 동기신호발생수단으로 이루어지고, 상기 타이밍발생화소수변환정보해석수단이 입력신호의 화상화소수와 그 유효영역을 식별결정하고, 상기 식별결과와 화상표시영역으로부터 입력신호를 표시하는 화상의 블랭킹기간을 연산하고, 상기 동기신호발생수단으로부터의 수평동기신호의 타이밍이 상기 입력영상신호의 상기 유효화면표시영역에 대응하는 부분과 상기 입력영상신호의 상기 블랭킹기간에 대응하는 부분에서 다르고, 상기 타이밍발생수단은 표시화면을 표시하기 위해 1라인을 형성하는 도트클록수를 변환된 영상신호의 전체라인수가 표시장치에 구해지는 라인수에 적합하도록 상기 표시영역과 블랭킹영역에서 절환하고, 상기 유효화면표시영역과 상기 블랭킹기간에서의 수평동기신호의 타이밍의 차이는 1라인을 형성하는 클록수의 차이에 근거하는 것을 특징으로 하는 것이다. 이에 의해, 입력신호와 디스플레이의 화상표시영역과의 관련을 사전에 해석해서 처리하므로 입력신호에 포함되고 화상정보의 결락이나 오표시가 없고, 효율적으로 디스플레이의 화상표시영역에 고화질표시를 행할 수 있는 것이다.

Description

화소수변환장치
제1도는 종래의 화소수변환장치의 구성을 표시한 도면.
제2도는 종래의 화소수변환장치에 있어서의 내삽축소동작도.
제3도는 종래의 영상표시장치를 표시한 블록도.
제4도는 종래의 기술에 있어서의 수평화소수변환회로의 회로도.
제5도는 종래의 기술에 있어서의 수평화소수변환의 동작을 설명하는 도면.
제6도는 본 발명의 실시예 1에 있어서의 화소수변환장치의 회로도.
제7도는 본 발명의 타이밍발생회로의 내부구성도.
제8도는 본 발명의 동기신호와 샘플수 및 라인수의 관계를 표시한 예이고,
제8(a)도는 원신호의 화상영역,
제8(b)도는 변환후 신호 1의 화상영역,
제8(c)도는 변환후 신호 2의 화상영역.
제9도는 본 발명의 실시예 2에 있어서의 화소수변환장치의 회로도.
제10도는 본 발명의 실시예 2에 있어서의 화소수변환장치의 타이밍발생회로도.
제11도는 본 발명의 프레임주파수의 변환을 설명하는 것이고,
제11(a)도는 비동기변환일 경우의 기록판독의 관련을 표시한 도면.
제11(b)도는 동기변환일 경우의 기록판독의 관련을 표시한 도면.
제12도는 본 발명의 프레임주파수의 변환을 설명하는 것이고,
제12(a)도는 변환전의 메모리기록기간을 표시한 도면.
제12(b)도는 변환후의 메모리판독기간을 표시한 도면.
* 도면의 주요부분에 대한 부호의 설명
60 : 동기분리회로 62 : 제1PLL회로
63 : 제2PLL회로 64 : 주사선변환회로
65 : 타이밍발생회로 67 : 메모리
76,78 : 카운터 77 : 수평보간회로
79 : 수직보간회로 712,717 : 선택기
710,711,715,716 : H카운터 713,713 : V카운터
2114 : 인버터
[발명의 목적]
[발명이 속하는 기술분야 및 그 분야의 종래기술]
본 발명은, 액정디스플레이를 중심으로 하는 전자기기에 있어서의 화소수변환장치에 관한 것이다. 특히, 디스플레이의 화상표시영역과 입력신호의 화상화소수가 다른 경우에 사용하는 화소수변환장치에 관한 것이다.
종래 입력신호의 화수소와 다른 화소수를 가진 액정패널 등의 표시소자에 화상을 표시하기 위해서는 화소수변환장치가 사용되고 있다. 주사선변환을 행하기 위한 동작으로서 이하, 도면을 참조하면서, 종래의 화소수변환장치에 대해서 설명한다.
제1도는 종래의 화소수변환장치의 축소의 경우의 계통도, 제2도는 내삽축소동작을 표시한 도면이다. 제1도에 있어서 (20)은 기준카운터, (21)은 비교기, (22)는 레지스터, (23)은 가산기, (24)는 내삽회로, (25)는 메모리, (26)은 어드레스발생회로이다. 또 제2도는 축소율이 0.6일 경우의 동작원리를 표시한 것이다. 제2도에서 입력신호의 짧은 세로선은 원화신호의 샘플치를 표시하고, 흑색도트가 새롭게 내삽에 의해 작성하는 것이 필요한 값이다. 최소에 축소율의 역수
SH=(표준화면치수)/(축소해야할 치수)
가 예를 들면 마이크로컴퓨터로부터 입력된다. 이 예에서는
SH=1/0.6=1.67
가 되지만, 이 값은 원샘플간격의 1.67배마다의 새로운 샘플치를 만들어내는 것을 의미하고 있다. 이 SH는 레지스터(22)와 가산기(23)로 이루어진 ∑SH 회로(27)에 인가된다. ∑SH 회로(27)는 비교기(21)의 출력에 일치펄스가 출현할때마다 SH 스텝에서 적분을 행하는 것이다.
그런데, 이 적분출력인 ∑SH 회로(27)의 출력신호의 정수부는, 기준카운터(20)의 출력과 비교되고, 값이 동등할 때 비교기는 일치펄스를 발생한다. 이 일치펄스는, 내삽해야할 샘플점의 위치를 표시한 것이다. 한편, ∑SH의 소수부는, 그 시점에 있어서의 내삽의 계수로서 사용된다. 이와 같이 내삽의 결과 얻어진 샘플치는, 일치펄스로부터 카운터에 의해서 만들어지는 기록어드레스에 따라서, 메인메모리상의 소정의 위치에 기록된다.
이와 같이해서, 일치펄스가 발생할때마다 새로운 화소데이터를 내삽해서 메모리에 기록함으로써, 메모리상에 축소화상을 형성할 수 있으므로, 이것을 표준속도로 판독해서 D-A 변환하면, 축소된 아날로그화상신호를 얻을 수 있다. 상기 예는 수평축소의 예를 설명했으나 수직의 경우도 마찬가지로 클록이 수평동기신호에 동기한 펄스가 된다.
이와 같이 샘플수를 변환하기 위해서는 기준이 되는 클록(또는 수평동기펄스)을 토대로 내삽하기 위한 샘플점과 내삽계수의 산출 및 메모리에 의한 데이터열 성형이 필요하다.
또, 예를들면 VGA(Video Graphics Array) 규격(표준)을 XGA(Xtended Video Graphics Array) 규격(표준)으로 변환해서 XGA 규격대응의 액정패널에 표시하고자 한 경우를 생각하면, VGA 규격의 경우는 수평도트수 800, 수평유효도트수 640이다. XGA 규격의 수평유효도트수는 1024이기 때문에, 수평의 샘플수는 1.6배(1024/640)로 하므로써 VGA 규격의 신호를 XGA 규격대응액정패널에서 표시할 수 있다.
한편, VESA(Video Electronics Standards Association)에서 제정된 규격에는 수평도트수 832도트, 수평유효도트수 640도트와 같은 신호도 존재한다. 이 신호를 예를들면 XGA 규격대응액정패널에서 표시하는 경우, 수평유효도트수의 변환을 단순히 행한다. 즉 1.6배(=1024/640)와, 수평도트수가 1331.2(=832×1.6)가 되고 소수부분이 있는 불완전한 것이 되어 버려서 액정패널에 있어서는 표시가 이상하게 된다. 또,수평도트수가 표준의 XGA의 1280보다 커지기 때문에 화상의 일부 액정패널의 사양을 만족시키지 않아서 표시할 수 없는 경우도 있다. 그 때문에 변환된 신호의 유효화면만을 한번 메모리에 기록하고, 판독쪽에서 액정패널의 사양을 만족시키는 클록에서 유효영역만 메모리부터 판독하는 방법이 취해진다. 이때 메모리기록쪽의 클록이 입력신호에 동기하고 있는데 대해서 판독쪽의 클록은 입력신호와 비동기로 발생시키는 방법이 일반적으로 알려져 있다.
또, 예를들면 NTSC 등의 텔레비젼신호에 대해서는 주사선수를 2배로 해서 VGA(화소수 640×480)패널에 비추는 구성이 일반적이다. 이때 주사선수를 2배로 하기 위해서는 입력신호를 FIFO에 기록하고, 기록의 2배의 속도로 1라인을 2회씩 판독함으로써 주사선을 2배로 변환하는 구성이 통상 사용되고 있으나, 이 구성이라면 간단한 구성이기 때문에, 필드메모리는 불필요하고 FIFO(라인메모리)만으로도 되지만, 인터레이스가 안되기 때문에 수직해상도가 열악화한다. 수직해상도를 확보하기 위해서는, 필드간에서 신호를 보간하는 움직임적응형 주사선보간등, 필드메모리를 필요로 한다.
다음에 이 종래의 화소수변환 등에 사용되는 메모리에의 기록, 판독용 복수의 클록발생장치에 대해서, 이하 설명하는데, 각 클록을 발생하는데 구성이 동일한 PLL 장치를 단지 복수 사용하고 있었다.
제3도는 종래의 기술을 표시한 블록도이다.
제3도에 있어서, (1)은 동기분리회로이다. (2)는 제1위상비교기이다. (3)은 제1LPF회로이다. (4)는 제1VCO이다. (5)는 제1카운터이다. (6)은 상기 위상비교기(2)와 LPF(3)와 VCO(4)와 카운터(5)로 구성되는 제1PLL이다. (7)은 화소변환회로이다. (8)은 제2위상비교기이다. (9)는 제2LPF이다. (10)은 제2VCO이다. (11)은 제2카운터이다. (12)는 상기 위상비교기(8)와 LPF(9)와 VCO(10)와 카운터(11)로 구성되는 제2PLL이다. (13)은 타이밍발생회로이다.
외부로부터 입력되는 복합영상신호는 화소변환회로(7)에 입력되고, 제1PLL(6)로부터의 클록과 제2PLL(112)로부터의 클록에 의해, 확대 또는 축소의 처리가 이루어진다(입력과 출력에서 다른 주파수의 클록이 사용된다).
또, 외부로부터 입력되는 복합영상신호는 동기분리회로(1)에도 동시에 입력된다. 동기분리회로(1)에서는, 복합영상신호로부터 동기신호만을 추출한다. 상기 동기분리회로(1)에 의해 분리된 수평동기신호는, 제1위상비교기(2)에 입력된다. 상기 제1위상비교기의 PWM 출력은 제1LPF에 입력된다. 이 제1LPF에 의해서, 제1PLL의 응답특성은, 거의 결정한다. 상기 제1LPF의 출력에 의해 제1VCO는 안정된 제1클록을 출력한다. 이 클록은, 상기 화소변환회로(7)의 전달클록이 된다. 또, 상기 제1클록은 제1카운터(5)에 의해서, 임의의 분주가 이루어지고, 제1위상비교기(2)에 입력된다. 제1위상비교기(2)에서는 2개의 입력에 대하여, 위상차를 검출한다. 또, 상기 제1카운터(5)의 출력은, 제2위상비교기(8)에도 입력된다. 제2LPF(9)는 제2PLL의 응답특성을 결정한다.
다음에, 종래의 화소수변환장치에 있어서 화소의 보간이 필요하게 된 경우에, 어떠한 보간이 이루어졌는지를 설명한다. 이하, 도면을 참조하면서 종래의 수평화소수변환회로에 대해서 설명한다. 제4도는 종래의 수평화소수변환회로의 구성을 표시한 회로도이다. 입력신호로부터 PLL회로(42)는 입력신호를 생성한 클록(이것은 컴퓨터본체내부에 존재한다)을 충실히 재생하기 위한 것으로서, 미리 1수평동기당 클록수를 정확하게 알아둘 필요가 있고, 입력신호와 PLL회로(42)에 의해 재생된 클록 a와의 위상차도 조정할 수 없으면 안된다. 최근 컴퓨터로부터 출력되는 신호는 여러갈래에 걸쳐 있고, 클록주파수는 20MHz 정도의 것에서부터 100MHz를 넘는 것까지 폭넓다. 또, 임의의 2개의 컴퓨터에 있어서, 각각의 유효표시화소수가 동일해도, 블랭킹기간을 포함한 1수평동기당 클록수가 동일하다고는 한정되지 않는다. 컴퓨터를 사용하는 인간 또는 컴퓨터용 소프트웨어가 어떠한 클록주파수에서, 어떠한 1수평동기당 클록수에서 신호를 출력시키는지는 완전히 임의이기 때문에, PLL회로(42)의 발진주파수의 범위는 폭넓게 되지 않으면 안되고, 1수평동기당 클록수도 미리 기억해 두어야 할 설정치가 많다.
계조적분표시회로(43)의 내부동작을 수직으로 표시하면,
Q(i) = D(i) × a + D(i+1) × b
+ D(i+2) × c + D(i+3) × d
가 된다. 여기서 Q(i)는 화수소변환후의 i번째의 데이터, D(i)이고, 또 D(i+1), D(i+2), D(i+3)은 각각 변환전의 i번째. (i+1)번째, (i+2)번째, (i+3)번째의 데이터이다. 예를들면 입력신호에서의 a, b, c, d의 값은 화소수변환전후의 화소수의 비에 의해서 결정되는 값이고, 변환전의 데이터의 변환후의 데이터에 대한 기여율을 산출함으로써 구해진다. 5화소를 4화소로 변환할때의 계조적분표시의 예를 제5도에 표시했다. 제5도중에 표시된 바와 같이, 변환전의 5화소를 4등분하고, 각각의 영역의 휘도치를 적분해서 새로운 4화소의 휘도치로 한다. 원래 1개의 화소가 가지고 있던 정보는, 화소수의 변환후, 1개 또는 2개의 화소에 반영된다.
[발명이 이루고자 하는 기술적 과제]
본 발명의 목적은, 화수소변환이 이루어진 입력화상신호를, 화상표시하고자 하는 화상표시영역에, 입력신호에 포함되고 화상정보의 결락이나 오표시가 없고, 효율적으로 고화질표시를 행할 수 있는 화소수변환장치를 제공하는 것이다.
[발명의 구성 및 작용]
상기 목적을 달성하기 위하여, 본원 발명의 화소수변환장치는, 입력신호로부터 동기신호를 분리하는 동기분리수단과, 입력신호와 화상표시영역으로부터, 이 입력신호를 화상표시하기 위해서는 어떻게 화소수를 변활할 필요가 있는지의 정보와, 동기분리수단 및 화소수변환정보해석수단의 출력에 의거해서, 표시화상의 표시타이밍신호를 발생하는 타이밍발생수단과, 이 타이밍발생수단의 출력에 의거해서, 상기 입력신호의 화수소변환처리를 행하는 화소수변환수단과, 이 화소수변환수단에 의한 화소수변환에 의해, 보간해야 할 화소가 발생한 경우에 화소보간처리를 행하는 보간수단과, 입력신호를 화상표시하기 위한 동기신호를 발생하는 동기신호발생수단을 가진 것이다. 이에 의해, 입력신호와 디스플레이의 화상표시영역과의 관련을 사전에 인식해서 처리하므로, 입력신호에 포함되고 화상정보의 결락이나 오표시가 없고, 효율적으로 디스플레이의 화상표시영역에 고화질표시를 행할 수 있는 것이다.
또, 타이밍발생수단이 입력신호의 화상화소수와 그 유효영역을 식별하고, 이 식별결과와 화상표시영역으로부터 입력신호를 표시하는 화상의 블랭킹기간을 연산하고, 동기신호발생수단으로부터의 수평동기신호가 상기 유효화면영역과 블랭킹기간에서 다르도록 한 것이다. 이에 의해, 디스플레이의 화상표시영역에 입력신호 화상정보를 표시할 수 없기 때문에, 화상이 끊기거나, 비연속적으로 표시되거나 하는 일이 없어진다. 또한, 주사선수의 변환으로서 설명하면 프레임주파수변환없이 액정패널 등의 디스플레이에 표시할 수 있는 주사변환을 실현할 수 있는 것을 의미하는 것이다.
이하에, 본 발명의 실시예에 대해서, 제6도∼제12도를 사용해서 설명한다.
[실시예 1]
제6도는 본 발명의 일실시예인 화소수변환장치의 회로도이다. 제6도에 있어서, 부호(61)은 동기분리회로, (62)는 입력의 수평동기신호에 동기해서 제1클록을 발생시키기 위한 제1PLL회로, (63)은 입력의 수평동기신호에 동기해서 제2클록을 발생시키기 위한 제2PLL회로, (64)는 입력신호의 주사선수를 변환하기 위한 주사선변환회로, (65)는 주사선변환회로(64)에서 샘플의 보간을 행하기 위한 보간계수와 보간타이밍을 발생시키는 동시에, 액정패널 등의 표시디바이스를 구동하기 위한 동기신호를 발생시키는 타이밍발생회로이다.
제7도는 타이밍발생회로의 내부의 일례를 표시한 내부구성도이다. 제7도에 있어서 (76)은 클록 1(CK1)을 임의의 분주비로 분주해서 HD 신호를 발생시키는 제1카운터, (77)은 클록 1(CK1)을 사용해서 수평보간에서 사용하는 보간계수와 타이밍을 발생시키는 수평보간회로, (78)은 클록 2(CK2)을 임의의 분주비로 분주해서 HD2 신호를 발생시키는 제2카운터, (79)는 클록 2(CK2)를 사용해서 수직보간에서 사용하는 보간계수와 타이밍을 발생시키는 수직보간회로, (710)은 클록 2(CK2)를 카운터해서 제1수평동기신호 a를 발생시키는 제1H카운터, (711)은 클록 2를 카운트해서 제2수평동기신호 b를 발생시키는 제2H카운터, (712)는 H카운터(710)의 출력신호 a와 H카운터(711)의 출력신호 b를 선택하는 선택기, (713)은 상기 선택기(712)의 출력인 수평동기신호 c를 카운트해서 선택기(712)를 제어하는 V카운터이다. 제8도는 동기신호와 샘플수 및 라인수의 관계를 표시한 도면이다.
다음에 본 발명의 화소수변환장치의 동작예를 설명한다. 입력신호를 동기분리회로(61)에 입력하고, 수평동기신호(Hsync) 및 수직동기신호(Vsync)를 분리해서 출력한다. PLL회로(62)에서는 Hsync를 토대로 클록 1(CK1)을 재생한다. PLL회로(62)에 있어서 클록 1의 주파수는 타이밍발생회로(65)내의 제1카운터(76)에서 분주비를 설정해서 결정된다. 예를들면 VGA 규격의 경우에 분주비를 800으로 하면, 신호의 이송쪽의 도트클록을 재생할 수 있다. 또, PLL회로(63)에서는 마찬가지로 제2카운터(78)에서 설정된 클록 2가 발생된다. 예를 들면 입력신호인 VGA규격의 신호를 변환하는 경우는, XGA 규격과 마찬가지로 카운터(78)의 분주비를 1280으로 설정한다.
수평보간회로(77), 수직보간회로(79)에서는 VGA 규격으로부터 XGA 규격으로 변환하는 보간계수와 타이밍을 발생하고, 그에 따라서 주사선변환회로(64)에서는 주사선수의 변환을 행한다. 이때 입력신호는 클록 1의 샘플수 및 라인수의 관계를 표시한 제8(a)도에 대해서, 클록 2의 샘플수 및 라인수의 관계를 표시한 제8(b)도와 같이 변환된다. 즉 수평도트수가 800도트로부터 1280도트로 변환되기 때문에(1.6배), 수직방향의 라인수도 1.6배의 525라인으로부터 840라인으로 변환된다. 그런데 표준의 XGA 신호는 수직라인수는 806라인이기 때문에, 화상을 표시하는 예를들면 액정패널등에서는 타이밍사양에 여유도가 없고, 840라인의 신호에서는 비추지 않는 것이 존재한다.
그래서H카운터(710)의 출력신호 a를 1280, H카운터(711)의 출력신호 b를 2304로 설정하고, V카운터(713)에서 라인수를 카운트하고, 768라인을 경계로 출력신호 a와 b를 절환한다. 그 때문에 유효라인의 수평동기의 타이밍은 그대로이고, 수직블랭킹기간의 수평동기의 타이밍을 예를들면 제8(c)도에 표시한 바와 같이, 수직블랭킹기간의 40라인(=808-768)분에 대해서는 수평동기도트수를 2304도트가 되도록 동기신호를 절환한다.
이와 같이 하면 수직라인수는 808라인이 되고, XGA 규격의 806라인과 근사하기 때문에, 액정패널에서도 비추어내는 것이 가능하다. 즉 프레임주파수를 변경하지 않고, 또 메모리를 사용하는 일없이 표시디바이스에 표시할 수 있다. 본 실시예에서는, H카운터를 2개 사용한 예를 표시했으나, 그 이상 사용함으로써 수평동기의 타이밍을 여러가지로 절환해서 표시를 행하는 것이 가능하다.
이러한 구성에 의하면, 1프레임에 있어서의 수평동기신호를 복수 가지게 하므로써 프레임주파수의 변환없이 타이밍여유도가 적은 표시디바이스에도 화상을 표시할 수 있다.
즉, 복수의 수평주파수를 가진 수평동기신호를, 동일프레임내에서 절환함으로써, 변환전의 수평유효도트수와 변환후의 수평유효도트수의 비율에 따라서 라인수가 변환되는 일없이, 즉 수평방향과 수직방향의 변환율을 다르게 하는 것이 가능하고, 그 결과, 표시화면내에 화상이 빠지는 일없이 주사선을 변환할 수 있다.
[실시예 2]
다음에, 본 발명의 다른 일실시예에 대해서, 제9도, 제10도, 제11도, 제12도를 사용해서 설명한다. 또한, 상기한 실시예와 동일한 구성에 대해서는 동일한 부호를 사용하고, 설명을 생략한다. 제9도에 있어서, (67)은 메모리이다. 제10도는 제9도에 있어서의 타이밍발생회로의 내부구성을 표시한 도면이고, 제10도에 있어서 (715)는 제3H카운터, (716)은 제4H카운터, (717)은 제2선택기, (718)은 제2V카운터이다. 또, 제11도, 제12도는 프레임주파수의 변환을 표시한 도면이다.
본 실시예에서는, 표시디바이스의 타이밍사양을 만족하지 않는 경우에 있어서는 메모리를 사용해서 프레임주파수변환을 변환하는 것이 일반적이었으나, 이 경우, 제11(a)도에서 표시한 바와 같이 메모리의 기록클록과 판독클록을 전부 비동기에서 행하면 화면중에서 변환전의 프레임의 뛰어넘기를 발생해 버린다. 즉, 제11(a)도에 있어서 기록클록보다도 약간 호출클록의 주파수가 높은 경우, #1(1프레임째)와 같이 기록하고 있는 중에 라이트어드레스를 리드어드레스가 추월해 버리고, 「판독」에서는 최초의 #1을 판독하고 있으나, 도중에 그 1프레임전의 프레임의 신호를 호출하게 된다. 이 때문에 정지화에서는 문제가 없지만, 동화일 경우 유효화면내에서 프레임의 뛰어넘기를 발생해 버려 방해가 되어서 나타나게 된다.
이 때문에 제11(b)도에 표시한 바와 같이 변환전의 프레임과 변환후의 프레임의 클록관계를 정수의 비로 완결하는 클록주파수와 변환후의 수평동기주파수, 수직동기주파수로 설정함으로써 화면중에서의 뛰어넘기를 발생시키지 않도록 할 수 있다 .제11(b)도의 예에서는 프레임주파수변환의 3프레임으로부터 4프레임으로 변환하는 에이다. 즉, 변환전의 1프레임의 총클록수를 m으로 한다. 예를들면 수평 2000도트, 수직 830라인으로 하면
m = 2000 * 830 = 1660000[클록]
이 된다. 여기서 액정패널의 티이밍사양이 최대수평도트수가 1700도트, 최대수직라인수가 832라인이었다고 하면, 액정패널의 1프레임당 최대허용 클록수는
1700 * 832 = 1414400[클록]
이 되고, 아무리 실시예 1에서 표시한 바와 같이 1프레임에 있어서의 수평동기신호를 복수가지게 해도 액정패널의 사양을 만족할 수는 없다. 그 때문에, 변환전의 신호의 유효화면영역만을 메모리에 기록하고, 호출도 유효화면영역만 판독하고, 프레임주파수의 변환을 행한다. 변환후의 1프레임의 총클록수를 n으로 한다. 이때 n을 n과 m의 비가 정수가 되도록 선택한다. 예를들면 변환전의 3프레임과 변환후의 4프레임이 동일한 시간이 되도록 한다. 즉
3 * m = 4 * n
이므로,
n = 3/4 * m =1245000[클록]
이 된다. 이때 액정패널의 최대허용 클록수를 만족하고 있다. 그후, 변환후의 수평도트수와 수직라인수를 결정한다. 이 경우의 실시예 1에서 표시한 바와 같이 1프레임에 있어서의 수평동기신호를 복수가지게 하므로써 용이하게 수평도트수와 수직라인수를 결정할 수 있다. 예를들면 수평도트수 1558을 797라인, 그후 2라인을 1637도트로 한다. 액정패널의 사양은 만족하고 있다.
메모리의 판독은 상기와 같이 결정된 도트수에 따라서 그 유효화면영역만 판독한다. 변환전후의 수평도트, 수평라인의 관계와 메모리제어의 관계를 제12도에 표시한다.
이 경우에는 프레임주파수변환은 행하지만, 기록클록과 판독클록을 동일하게 하므로써 라이트어드레스와 리드어드레스의 뛰어넘기는 발생하지 않는다. 그렇게 하므로써 유효화면내에서 프레임의 뛰어넘기에 의한 방해가 발생하는 일은 없다. 또, 메모리의 기록과 판독의 클록을 동일하게 할수 있고 클록재생회로가 비동기로 한 경우에 비해서 적어도 된다.
또한, 변환전의 총클록수 m은 H카운터(710)(711)와 V카운터(713)로부터 결정되고 변환후의 총클록수 n은 H카운터(715)(716)와 V카운터(718)로부터 결정된다.
이와 같이, 본 실시예에서는 프레임의 뛰어넘기가 발생하고, 비연속적으로 표시되는 일이 없는 주사선변환을 행할 수 있다.

Claims (4)

  1. 영상표시장치에 사용되는 화소수변환장치로써, 입력신호로부터 동기신호를 분리하는 동기분리수단과, 입력신호형식과 영상표시형식으로부터 얻어지는 화수소와 주사선수를 어떻게 변환하는지의 정보와 상기 동기분리수단의 출력에 의거해서 표시화상의 표시타이밍신호를 발생하는 타이밍발생수단과, 상기 타이밍발생수단의 출력에 의거해서 상기 입력신호의 화소수변환처리를 행하고, ⅰ) 상기 화소수와 주사선수를 어떻게 변환하는지의 정보에 응해서 내삽치(內揷値)의 크기와 타이밍을 연산해서 결정하는 내삽수단, ⅱ) 상기 내삽회로로부터 출력된 내삽해야할 값을 기억하는 제1의 메모리 및 ⅲ) 상기 타이밍신호에 응해서 상기 제1메모리에의 상기 내삽치의 기록과 독출을 제어하는 제어수단을 포함하는 화소수변환수단과, 상기 화소수변환수단에 의한 화소수변환에 의해 보간해야할 화소가 발생한 경우에 화소보간처리를 행하는 보간수단과, 상기 입력신호를 변환한 출력신호를 상기 영상표시장치에 화상표시하기 위한 동기신호를 발생하는 동기신호발생수단으로 이루어지고, 상기 타이밍발생화소수변환정보해석수단이 입력신호의 화상화소수와 그 유효영역을 식별결정하고, 상기 식별결과와 화상표시영역으로부터 입력신호를 표시하는 화상의 블랭킹기간을 연산하고, 상기 동기신호발생수단으로부터의 수평동기신호의 타이밍이 상기 입력영상신호의 상기 유효화면표시영역에 대응하는 부분과 상기 입력영상신호의 상기 블랭킹기간에 대응하는 부분에서 다르고, 상기 타이밍발생수단은 표시화면을 표시하기 위해 1라인을 형성하는 도트클록수를 변환된 영상신호의 전체라인수가 표시장치에 구해지는 라인수에 적합하도록 상기 표시영역과 블랭킹영역에서 절환하고, 상기 유효화면표시영역과 상기 블랭킹기간에서의 수평동기신호의 타이밍의 차이는 1라인을 형성하는 클록수의 차이에 근거하는 것을 특징으로 하는 화소수변환장치.
  2. 영상표시장치에 사용되는 화소수변환장치로써, 입력신호로부터 동기신호를 분리하는 동기분리수단과, 입력신호형식과 영상표시형식으로부터 얻어지는 화수소와 주사선수를 어떻게 변환하는지의 정보와 상기 동기분리수단의 출력에 의거해서 표시화상의 표시타이밍신호를 발생하는 타이밍발생수단과, 상기 타이밍발생수단의 출력에 의거해서 상기 입력신호의 화소수변환처리를 행하고, ⅰ) 상기 화소수와 주사선수를 어떻게 변환하는지의 정보에 응해서 내삽치의 크기와 타이밍을 연산해서 결정하는 내삽수단, ⅱ) 상기 내삽회로로부터 출력된 내삽해야할 값을 기억하는 제1의 메모리 및 ⅲ) 상기 타이밍신호에 응해서 상기 제1메모리에의 상기 내삽치의 기록과 독출을 제어하는 제어수단을 포함하는 화소수변환수단과, 상기 화소수변환수단에 의한 화소수변환에 의해 보간해야할 화소가 발생한 경우에 화소보간처리를 행하는 보간수단과, 상기 입력신호를 변환한 출력신호를 상기 영상표시장치에 화상표시하기 위한 동기신호를 발생하는 동기신호발생수단으로 이루어지고, 입력신호의 주사선수를 다른 주사선수로 변환할 때에 상기 입력영상신호의 수평동기신호의 타이밍은, 상기 입력영상신호의 상기 유효화면표시영역에서의 수평동기신호의 타이밍과, 상기 입력영상신호의 블랭킹기간에서의 수평동기신호의 타이밍이 다르고, 상기 타이밍발생수단은 표시화면을 표시하기 위해 1라인을 형성하는 도트클록수를 변환된 영상신호의 전체라인수가 표시장치에 구해지는 라인수에 적합하도록 상기 표시영역과 블랭킹영역에서 절환하고, 상기 유효화면표시영역과 상기 블랭킹기간에서의 수평동기신호의 타이밍의 차이는 1라인을 형성하는 클록수의 차이에 의거하는 것을 특징으로 하는 화소수변환장치.
  3. 영상표시장치에 사용되는 화소수변환장치로써, 입력신호로부터 수평동기신호 및 수직동기신호를 분리하는 동기분리회로와, 상기 동기분리회로로부터의 출력인 수평동기신호와 동기해서 제1의 클록을 발생시키는 제1의 PLL회로와, 상기 수평동기신호와 동기해서 제2의 클록을 발생시키는 제2의 PLL회로와, 상기 입력신호의 주사선수를 다른 주사선수로 변환하고, 또한 1수평주사선당 화소수를 변환하기 위한 주사선변환회로를 구비하고, 상기 주사선변환회로에서의 수평에서의 보간을 행하기 위해 상기 제1의 클록에 응해서 보간타이밍이나 보간계수를 발생하고, 상기주사선변환회로에서의 수직에서의 보간을 행하기 위해 제2의 클록에 응해서 보간타이밍과 보간계수를 발생하고, 또, 상기 주사선변환 후의 출력신호의 유효표시영역기간과 블랭킹기간에서 다른 수평 주파수를 가진 수평동기신호를 발생시키는 타이밍발생회로를 구비한 것을 특징으로 하는 화소수변환장치.
  4. 제3항에 있어서, 상기 주사선변환회로의 출력의 프레임주파수를 변환하기 위한 제2의 메모리를 구비하고, 입력신호의 주사선수를 변환할 때에 1프레임당 상기 제2의 메모리에의 기록클록의 총클록수를 m으로 하고, 1프레임당 상기 제2의 메모리로부터의 독출클록의 총클록수를 n으로 하고, 상기 기록클록의 총클록수 n의 정수배가 상기 독출클록의 총클록수 m의 정수배가 되도록한 클록주파수를 사용해서 프레임주파수의 변환을 행하는 것을 특징으로 하는 화소수변환장치.
KR1019970007404A 1996-03-06 1997-03-06 화소수변환장치 Expired - Fee Related KR100246088B1 (ko)

Applications Claiming Priority (8)

Application Number Priority Date Filing Date Title
JP96-48605 1996-03-06
JP8048604A JPH09244586A (ja) 1996-03-06 1996-03-06 映像表示装置
JP96-48604 1996-03-06
JP04860596A JP3259627B2 (ja) 1996-03-06 1996-03-06 走査線変換装置
JP96-49936 1996-03-07
JP96-49937 1996-03-07
JP04993796A JP3803414B2 (ja) 1996-03-07 1996-03-07 水平画素数変換回路
JP04993696A JP3259628B2 (ja) 1996-03-07 1996-03-07 走査線変換装置

Publications (2)

Publication Number Publication Date
KR970067077A KR970067077A (ko) 1997-10-13
KR100246088B1 true KR100246088B1 (ko) 2000-03-15

Family

ID=27462234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970007404A Expired - Fee Related KR100246088B1 (ko) 1996-03-06 1997-03-06 화소수변환장치

Country Status (6)

Country Link
US (1) US5933196A (ko)
EP (1) EP0794525B1 (ko)
KR (1) KR100246088B1 (ko)
CN (1) CN1112027C (ko)
DE (1) DE69723601T2 (ko)
TW (1) TW322675B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6380979B1 (en) 1996-07-02 2002-04-30 Matsushita Electric Industrial Co., Ltd. Scanning line converting circuit and interpolation coefficient generating circuit
KR100225072B1 (ko) * 1996-12-18 1999-10-15 윤종용 포멧 콘버터
MY119346A (en) * 1996-12-24 2005-05-31 Sony Corp Picture processing apparatus and method
JPH10198309A (ja) 1996-12-27 1998-07-31 Matsushita Electric Ind Co Ltd 水平振幅調整回路と垂直振幅調整回路とその両調整回路を備えた液晶表示装置
JPH10198302A (ja) 1997-01-10 1998-07-31 Matsushita Electric Ind Co Ltd マルチスキャン型ディスプレイ装置
US5739867A (en) * 1997-02-24 1998-04-14 Paradise Electronics, Inc. Method and apparatus for upscaling an image in both horizontal and vertical directions
JP2000023063A (ja) * 1998-06-26 2000-01-21 Sony Corp 映像再生装置及び再生方法
JP2000059735A (ja) * 1998-08-04 2000-02-25 Sony Corp 画像処理装置および方法、並びに提供媒体
EP1001353A1 (en) * 1998-11-10 2000-05-17 Sony Corporation Interpolation apparatus and methods and image display apparatus
KR100281885B1 (ko) * 1998-12-28 2001-02-15 윤종용 디지털 신호 수신장치의 클럭 주파수 변환장치
JP2000305555A (ja) * 1999-04-19 2000-11-02 Sony Corp 画像表示装置
JP4686800B2 (ja) * 1999-09-28 2011-05-25 三菱電機株式会社 画像表示装置
JP3998399B2 (ja) * 1999-12-03 2007-10-24 松下電器産業株式会社 映像信号変換装置
JP2001175231A (ja) * 1999-12-17 2001-06-29 Sony Corp 同期周波数の変換回路
JP2001320680A (ja) * 2000-05-09 2001-11-16 Sony Corp 信号処理装置および方法
JP4691812B2 (ja) * 2001-03-29 2011-06-01 ソニー株式会社 係数データの生成装置および生成方法、それを使用した情報信号の処理装置および処理方法
US7071996B2 (en) * 2002-07-19 2006-07-04 Sun Microsystems, Inc. Synchronizing video formats with dissimilar timing
KR100510550B1 (ko) * 2003-09-29 2005-08-26 삼성전자주식회사 수평 및 수직 방향으로 영상을 스케일링하는 방법 및 장치
US8542258B2 (en) * 2004-05-05 2013-09-24 Mstar Semiconductor, Inc. Apparatus and method for increasing pixel resolution of image using coherent sampling
US7239355B2 (en) * 2004-05-17 2007-07-03 Mstar Semiconductor, Inc. Method of frame synchronization when scaling video and video scaling apparatus thereof
TWI250801B (en) * 2004-11-17 2006-03-01 Realtek Semiconductor Corp Method for generating a video clock and an associated target image frame
KR20060104811A (ko) * 2005-03-31 2006-10-09 엘지전자 주식회사 영상표시기기의 화질 조정장치 및 방법
TWI271104B (en) * 2005-09-19 2007-01-11 Novatek Microelectronics Corp Device and method for zooming images
TWI463865B (zh) * 2007-11-23 2014-12-01 Mstar Semiconductor Inc 多切割之水平同步訊號之產生裝置及方法
CN101742081B (zh) * 2009-12-11 2012-11-21 华亚微电子（上海）有限公司 图像稳定器
US10607576B2 (en) * 2016-04-01 2020-03-31 Sharp Kabushiki Kaisha Display device, and control method for display device
US10699677B2 (en) * 2016-09-27 2020-06-30 Intel Corporation Display controller to prevent visual artifacts with spread spectrum clocking

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2526558B2 (ja) * 1986-10-21 1996-08-21 ソニー株式会社 ビデオ信号のスキャンコンバ−タ装置
US4872054A (en) * 1988-06-30 1989-10-03 Adaptive Video, Inc. Video interface for capturing an incoming video signal and reformatting the video signal
JP2913797B2 (ja) * 1990-08-10 1999-06-28 ソニー株式会社 画像拡縮処理方法
JP2673386B2 (ja) * 1990-09-29 1997-11-05 シャープ株式会社 映像表示装置
US5095280A (en) * 1990-11-26 1992-03-10 Integrated Circuit Systems, Inc. Dual dot clock signal generator
JP2618156B2 (ja) * 1992-06-08 1997-06-11 インターナショナル・ビジネス・マシーンズ・コーポレイション ドット・マトリックス表示パネルの駆動方法、ドット・マトリックス表示パネル用駆動回路、ドット・マトリックス表示装置、及び、ドット・マトリックス表示装置を備えた情報処理システム
JP3032382B2 (ja) * 1992-07-13 2000-04-17 シャープ株式会社 デジタル信号のサンプリング周波数変換装置
US5331346A (en) * 1992-10-07 1994-07-19 Panasonic Technologies, Inc. Approximating sample rate conversion system
US5473382A (en) * 1992-11-04 1995-12-05 Hitachi, Ltd. Video signal converting apparatus for converting an interlace video signal into a non-interlace video signal for reduction
US5335074A (en) * 1993-02-08 1994-08-02 Panasonic Technologies, Inc. Phase locked loop synchronizer for a resampling system having incompatible input and output sample rates
JPH07199891A (ja) * 1993-12-28 1995-08-04 Canon Inc 表示制御装置
DE4423214C2 (de) * 1994-07-01 1998-02-12 Harris Corp Multinorm-Dekoder für Videosignale und Verfahren zum Dekodieren von Videosignalen

Also Published As

Publication number Publication date
KR970067077A (ko) 1997-10-13
US5933196A (en) 1999-08-03
DE69723601T2 (de) 2004-02-19
EP0794525A2 (en) 1997-09-10
DE69723601D1 (de) 2003-08-28
CN1167397A (zh) 1997-12-10
CN1112027C (zh) 2003-06-18
TW322675B (ko) 1997-12-11
EP0794525B1 (en) 2003-07-23
EP0794525A3 (en) 1998-03-11

Similar Documents

Publication Publication Date Title
KR100246088B1 (ko) 화소수변환장치
JP2533393B2 (ja) Ｎｔｓｃ―ｈｄコンバ―タ
EP0782333B1 (en) Image display apparatus
US6384867B1 (en) Video display apparatus capable of displaying video signals of a plurality of types with different specifications
KR100255907B1 (ko) 영상신호 변환장치와 텔레비젼신호처리장치
US6040868A (en) Device and method of converting scanning pattern of display device
US6552750B1 (en) Apparatus for improving the presentation of graphics data on a television display
US5016103A (en) Spatial scan converter with vertical detail enhancement
US5831684A (en) Subpicture image signal vertical compression circuit
JP3154190B2 (ja) 汎用走査周期変換装置
JP3259627B2 (ja) 走査線変換装置
JP2000023033A (ja) 分割マルチ画面表示装置
US5552834A (en) Apparatus for displaying an image in a reduced scale by sampling out an interlace video signal uniformly in a vertical direction without sampling out successive lines
JP3259628B2 (ja) 走査線変換装置
KR100385975B1 (ko) 비디오 포맷 변환장치 및 방법
JP3473093B2 (ja) 表示システム
JP3128034B2 (ja) 画像合成装置
JP3217820B2 (ja) 映像合成方法および外部同期表示装置
JPH08171364A (ja) 液晶駆動装置
JP3538851B2 (ja) 映像信号処理回路およびそれを用いた表示装置
JPH114406A (ja) 画像処理装置、画像メモリの読み出し方法及びコンピュータ読み取り可能な記録媒体
JP4239475B2 (ja) 走査線変換装置
JPS6150474A (ja) 走査変換装置
KR100196845B1 (ko) 컴퓨터와텔레비젼의영상신호인터페이스장치
JP2908870B2 (ja) 画像記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

R17-X000 Change to representative recorded

St.27 status event code: A-3-3-R10-R17-oth-X000

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

PN2301 Change of applicant

St.27 status event code: A-3-3-R10-R13-asn-PN2301

St.27 status event code: A-3-3-R10-R11-asn-PN2301

R18-X000 Changes to party contact information recorded

St.27 status event code: A-3-3-R10-R18-oth-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

FPAY Annual fee payment

Payment date: 20051123

Year of fee payment: 7

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

St.27 status event code: A-4-4-U10-U13-oth-PC1903

Not in force date: 20061204

Payment event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

PC1903 Unpaid annual fee

St.27 status event code: N-4-6-H10-H13-oth-PC1903

Ip right cessation event data comment text: Termination Category : DEFAULT_OF_REGISTRATION_FEE

Not in force date: 20061204

R18-X000 Changes to party contact information recorded

St.27 status event code: A-5-5-R10-R18-oth-X000

PN2301 Change of applicant

St.27 status event code: A-5-5-R10-R13-asn-PN2301

St.27 status event code: A-5-5-R10-R11-asn-PN2301