[go: up one dir, main page]

KR100281885B1 - 디지털 신호 수신장치의 클럭 주파수 변환장치 - Google Patents

디지털 신호 수신장치의 클럭 주파수 변환장치 Download PDF

Info

Publication number
KR100281885B1
KR100281885B1 KR19980059415A KR19980059415A KR100281885B1 KR 100281885 B1 KR100281885 B1 KR 100281885B1 KR 19980059415 A KR19980059415 A KR 19980059415A KR 19980059415 A KR19980059415 A KR 19980059415A KR 100281885 B1 KR100281885 B1 KR 100281885B1
Authority
KR
South Korea
Prior art keywords
clock frequency
loop circuit
phase
digital signal
output
Prior art date
Application number
KR19980059415A
Other languages
English (en)
Other versions
KR20000043102A (ko
Inventor
손태용
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR19980059415A priority Critical patent/KR100281885B1/ko
Priority to CN99127055A priority patent/CN1124030C/zh
Priority to US09/472,869 priority patent/US7023485B1/en
Publication of KR20000043102A publication Critical patent/KR20000043102A/ko
Application granted granted Critical
Publication of KR100281885B1 publication Critical patent/KR100281885B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/015—High-definition television systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • H04N21/42638—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners involving a hybrid front-end, e.g. analog and digital tuners
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440218—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by transcoding between formats or standards, e.g. from MPEG-2 to MPEG-4
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronizing For Television (AREA)

Abstract

본 발명은 디지털신호 수신장치의 클럭주파수 변환장치에 관한 것으로서, 제1위상동기루프회로와, 제2위상동기루프회로와, 소정의 제어신호에 따라, 상기 제1 및 제2위상동기루프회로에서 출력되는 클럭주파수를 선택하는 스위칭부, 및 입력되는 디지털신호의 프레임 레이트에 따라, 그에 상응하는 클럭주파수를 출력하도록 상기 스위칭부를 제어하는 제어부를 포함하여, 입력되는 디지털신호의 프레임 레이트를 감지하여, 이에 해당하는 클럭주파수를 해당블록에 제공하고, 아날로그 NTSC 신호의 입력시에도 그에 해당하는 클럭주파수를 해당블록에 제공함으로써, 비디오신호를 처리함에 있어 누락 또는 중복현상이 발생하지 않게 한다.

Description

디지털신호 수신장치의 클럭주파수 변환장치
본 발명은 디지털신호 수신장치에 관한 것으로서, 더욱 상세하게는 입력되는 신호의 프레임 레이트를 감지하여 그에 해당하는 클럭주파수를 제공하는 디지털신호 수신장치의 클럭주파수 변환장치에 관한 것이다.
디지털TV 방송은 TV 수상기내에서 뿐만 아니라, 방송국으로부터 가정까지 전송되는 신호가 모두 디지털신호이므로, 아날로그에 비해 선명한 화질과 생생한 음질을 제공한다. 디지털TV의 영상은 화면에 나타낼 수 있는 점의 수를 기준으로 할 때 기존의 아날로그 NTSC와 동일한 수준의 가로 640, 세로 480의 해상도를 갖는 표준방식(SDTV)으로부터 SDTV의 7배인 가로 1920, 세로 1080의 해상도를 갖는 고화질방식(HDTV)에 이르기까지 18가지 형식의 영상을 제공한다.
음성은 돌비 AC-3방식을 채용하여 CD를 능가하는 깨끗한 입체음이 생생하게 재현된다. 또한, 디지털TV에서는 이와 같이 성능이 개선될 뿐만 아니라, 50 대 1 이상의 높은 효율을 갖는 데이터 압축기술이 사용되므로 SDTV를 기준으로 할 때 방송국마다 보유 채널수를 증가시킬 수 있으며, 쌍방향 전송이 가능하므로 기존의 아날로그 TV와는 전혀 다른 부가서비스들도 제공할 수 있다.
도 1은 디지털 텔레비전수상기의 개략 구성도이다.
도 1에 도시된 장치는 안테나(100), 튜너(102), IF 모듈(104), 채널디코더(106), TS 디코더(108) 오디오 디코더(110) 오디오신호처리부(112), 스피커(114), 비디오디코더(116) OSGM(118) 비디오신호처리부(120), CRT(122) 및 마이크로프로세서(124)를 포함한다.
튜너(102)는 안테나(100)를 통해 수신된 방송신호 중에서 마이크로프로세서(124)의 제어에 따라 1개의 RF 채널을 선국한다.
IF 모듈(104)은 튜너(102)에서 출력된 중간주파수신호를 입력하여, 베이스밴드신호로 변환시킨다.
채널디코더(106)는 IF 모듈(104)에서 출력된 베이스벤드신호를 채널 복호화하여 데이터 비트열을 재생해 낸다.
TS(Transport Stream)디코더(108)는 채널디코더(106)에서 출력된 데이터비트열에서, 오디오 데이터, 비디오 데이터, 및 부가 데이터를 각각 분리시킨다.
오디오디코더(110)는 오디오 데이터를 입력하여, MPEG 규격 또는 돌비(Dolby) AC-3 규격에 따라 디코딩시키고, 오디오신호처리부(112)는 디코딩된 오디오신호를 스피커(114)에 출력시킨다.
비디오디코더(116)는 상기 비디오 데이터를 입력하여, MPEG 규격에 따라 디코딩시키고, OSGM( On Screan Graphic Mixer)(118)는 마이크로프로세서(124)에 제어에 의해 OSG 데이터와 디코딩된 비디오 데이터를 혼합시킨다.
비디오신호처리부(118)는 OSGM(118)에서 출력된 신호를 CRT에 출력시킨다.
이와 같이 구성된 디지털 텔레비전 수상기에서는 아날로그신호를 수신할 수 있는 별개의 튜너를 구비하여, 아날로그신호도 수신할 수 있다. 또한, 이 디지털 방송방식의 하나인 ATSC 규격에 의하면, 디지털 신호의 프레임 레이트(frame rate)가 60, 59.94, 30, 29,94, 24, 23.97 Hz 등과 같이 다양하다.
따라서, 이 프레임 레이트에 따라, 클럭주파수를 변환시켜 주는 장치의 필요성이 요구된다.
본 발명은 상기의 요구에 부응하기 위해 창출된 것으로서, 프레임 레이트에 따라, 그에 해당하는 클럭주파수를 제공하는 디지털신호 수신장치의 클럭주파수 변환장치를 제공하는 것을 그 목적으로 한다.
도 1은 디지털 텔레비전수상기의 개략 구성도이다.
도 2는 본 발명에 따른 클럭주파수 변환장치를 포함한 디지털신호 수신장치의 구성도이다.
도 3은 도 2에 도시된 위상동기루프회로의 상세 구성도이다.
상기의 목적을 달성하기 위한 본 발명에 따른 디지털신호 수신장치의 클럭주파수 변환장치는
제1위상동기루프회로와, 제2위상동기루프회로와, 소정의 제어신호에 따라, 상기 제1 및 제2위상동기루프회로에서 출력되는 클럭주파수를 선택하는 스위칭부 및, 입력되는 디지털신호의 프레임 레이트에 따라, 그에 상응하는 클럭주파수를 출력하도록 상기 스위칭부를 제어하는 제어부를 포함하는 것이 바람직하다.
특히, 상기 제1위상루프회로는 74.25MHz의 클럭주파수를 발생시키고, 상기 제2위상루프회로는 74.175MHz의 클럭주파수를 발생시킴을 특징으로 한다.
또한, 상기 제어부는 포맷변환회로에서 출력되는 프레임 레이트가 60, 30, 24 Hz이면, 상기 제1위상루프회로에서 출력되는 클럭주파수를 선택하도록 상기 스위칭부를 제어하고, 프레임 레이트가 59.94, 29.97, 23.97 Hz이면, 상기 제2위상루프회로에서 출력되는 클럭주파수를 선택하도록 상기 스위칭부를 제어함을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명한다.
도 2는 본 발명에 따른 클럭주파수 변환장치를 포함한 디지털신호 수신장치의 구성도이다.
도 2에 도시된 장치에 있어서, 참조부호 200은 TS 디코더를, 참조부호 202는 비디오 디코더를, 참조부호 204는 A/D변환기를, 참조부호 206은 포맷변환부를, 참조부호 208은 위상동기루프회로(PLL)를, 참조부호 210은 버퍼를, 참조부호 212는 제어부를, 참조부호 214는 OSGM를, 참조부호 216은 발진기를 각각 나타낸다.
A/D변환기(204)는 아날로그 NTSC신호를 디지털 신호로 변환시킨다.
포맷변환부(206)는 비디오 디코더(202)에서 출력된 영상데이터와 A/D변환기(204)에서 출력된 영상데이터를 미리 설정된 디스플레이 형태의 포맷으로 변환시킨다.
위상동기루프회로(208)는 제1 및 제2위상동기루프회로를 구비하여, 각각 다른 클럭주파수를 발생시키고, 제어부(212)의 제어에 의해 선택된 클럭주파수를 출력한다.
제어부(212)는 포맷변환부(206)에서 출력되는 프레임 레이트를 인식하여, 그에 해당되는 클럭주파수를 제공하도록 위상동기루프회로(208)를 제어하며, 특히, 아날로그 NTSC 신호가 입력될 때에는 위상동기루프회로(208)에 연결된 버퍼(210)를 제어하여, 아날로그 NTSC 신호와 관련된 블록에만 클럭주파수를 공급하고, 그 이외의 블록에는 클럭주파수가 공급되지 않도록 제어한다. 즉, A/D변환기(204)를 통해 영상데이터가 입력될 경우, 비디오디코더(202)에는 클럭(CLOCK1)이 제공되지 않아도 되기 때문에, 버퍼(210)를 제어하여, 포맷변환부(206)와 OSGM(214)에만 해당 클럭주파수가 공급되게 한다.
도 3은 도 2에 도시된 위상동기루프회로의 상세 구성도이다.
도 3에 도시된 위상동기루프회로(208)는 제1위상동기루프회로(208a)와, 제2위상동기루프회로(208b)와, 스위칭부(208c)를 포함한다.
제1위상동기루프회로(208a)는 위상비교기(302), 저역통과필터(304), 전압제어발진기(306) 및 분주기 1/N(308)을 포함한다.
제2위상동기루프회로(208b)는 위상비교기(402), 저역통과필터(404), 전압제어발진기(406) 및 분주기 1/N(408)을 포함한다.
여기서, 본 발명에 대한 바람직한 실시예로서, 제1위상동기루프회로(208a)는 74.25 MHz의 클럭주파수를 생성하고, 제2위상동기루프회로(208b)는 74.175 MHz의 클럭주파수를 생성한다.
스위칭부(208c)는 제어부(212)의 선택신호에 따라, 상기 74.25 MHz 또는 74.175 MHz의 클럭주파수를 선택하여 출력한다.
ATSC 규격에 의한 디지털 신호의 프레임 레이트(frame rate)가 60, 59.94, 30, 29,94, 24, 23.97 Hz로서, 60, 30, 24 Hz 군(이하, 1군의 프레임 레이트)과, 59.94, 29,94, 23.97 Hz 군(이하, 2군의 프레임 레이트)으로 구분된다.
제어부(212)에서는 입력되는 디지털 신호가 1군의 프레임 레이트이면, 제1위상동기루프회로(208a)에서 출력되는 74.25 MHz의 클럭주파수를 선택하여 출력하도록 스위칭부(208c)를 제어하고, 입력되는 디지털 신호가 2군의 프레임 레이트이면, 제2위상동기루프회로(208b)에서 출력되는 74.175 MHz의 클럭주파수를 선택하여 출력하도록 스위칭부(208c)를 제어한다.
또한, 제어부(212)는 A/D 변환기(204)를 통해 NTSC 신호가 입력되면, 이 NTSC 신호의 필드레이트가 59.94Hz이어서 상기 2군의 프레임 레이트에 해당되므로, 제2위상동기루프회로(208b)에서 출력되는 74.175 MHz 의 클럭주파수가 스위칭부(208c)에서 선택되도록 제어한다. 이 때, 비디오디코더(202)는 동작하지 않기 때문에 제어부(212)에서는 버퍼(210)를 제어하여 비디오디코더(202)에 제공되는 클럭을 차단시키고, 포맷변환부(206)와 OSGM(214)에만 클럭주파수가 제공되도록 한다.
상술한 바와 같이 본 발명에 의하면, 입력되는 디지털신호의 프레임 레이트를 감지하여, 이에 해당하는 클럭주파수를 해당블록에 제공하고, 아날로그 NTSC 신호의 입력시에도 그에 해당하는 클럭주파수를 해당블록에 제공함으로써, 비디오신호를 처리함에 있어 누락 또는 중복현상이 발생하지 않게 한다.

Claims (3)

  1. 디지털신호 수신장치에 있어서,
    제1위상동기루프회로;
    제2위상동기루프회로;
    소정의 제어신호에 따라, 상기 제1 및 제2위상동기루프회로에서 출력되는 클럭주파수를 선택하는 스위칭부; 및
    입력되는 디지털신호의 프레임 레이트에 따라, 그에 상응하는 클럭주파수를 출력하도록 상기 스위칭부를 제어하는 제어부를 포함하는 디지털신호 수신장치의 클럭주파수 변환장치.
  2. 제1항에 있어서, 상기 제1위상루프회로는 74.25MHz의 클럭주파수를 발생시키고, 상기 제2위상루프회로는 74.175MHz의 클럭주파수를 발생시킴을 특징으로 하는 디지털신호 수신장치의 클럭주파수 변환장치.
  3. 제1항에 있어서, 상기 제어부는 포맷변환회로에서 출력되는 프레임 레이트가 60, 30, 24 Hz이면, 상기 제1위상루프회로에서 출력되는 클럭주파수를 선택하도록 상기 스위칭부를 제어하고, 프레임 레이트가 59.94, 29.97, 23.97 Hz이면, 상기 제2위상루프회로에서 출력되는 클럭주파수를 선택하도록 상기 스위칭부를 제어함을 특징으로 하는 디지털신호 수신장치의 클럭주파수 변환장치.
KR19980059415A 1998-12-28 1998-12-28 디지털 신호 수신장치의 클럭 주파수 변환장치 KR100281885B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR19980059415A KR100281885B1 (ko) 1998-12-28 1998-12-28 디지털 신호 수신장치의 클럭 주파수 변환장치
CN99127055A CN1124030C (zh) 1998-12-28 1999-12-24 在数字信号接收器中选择性地转换时钟频率的装置
US09/472,869 US7023485B1 (en) 1998-12-28 1999-12-28 Apparatus and method for selectively converting clock frequency in digital signal receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR19980059415A KR100281885B1 (ko) 1998-12-28 1998-12-28 디지털 신호 수신장치의 클럭 주파수 변환장치

Publications (2)

Publication Number Publication Date
KR20000043102A KR20000043102A (ko) 2000-07-15
KR100281885B1 true KR100281885B1 (ko) 2001-02-15

Family

ID=36102003

Family Applications (1)

Application Number Title Priority Date Filing Date
KR19980059415A KR100281885B1 (ko) 1998-12-28 1998-12-28 디지털 신호 수신장치의 클럭 주파수 변환장치

Country Status (3)

Country Link
US (1) US7023485B1 (ko)
KR (1) KR100281885B1 (ko)
CN (1) CN1124030C (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100741764B1 (ko) * 2000-01-12 2007-07-24 엘지전자 주식회사 디지털 티브이의 프레임 레이트 검출 장치 및 그 방법
US7460865B2 (en) 2003-06-18 2008-12-02 Fisher-Rosemount Systems, Inc. Self-configuring communication networks for use with process control systems
JP4871494B2 (ja) * 2004-03-31 2012-02-08 パナソニック株式会社 映像信号処理装置
US7747237B2 (en) * 2004-04-09 2010-06-29 Skyworks Solutions, Inc. High agility frequency synthesizer phase-locked loop
KR100622351B1 (ko) * 2005-01-07 2006-09-19 삼성전자주식회사 비디오 화소 클록 생성방법 및 이를 이용한 비디오 화소클록 생성장치
US8160574B1 (en) 2005-06-17 2012-04-17 Fisher-Rosemount Systems, Inc. Wireless architecture utilizing geo-referencing
CN101056370B (zh) * 2006-04-14 2011-02-02 凌阳科技股份有限公司 输出数字音视频广播数据的方法与数字音视频广播接收盒
WO2007139265A1 (en) * 2006-05-25 2007-12-06 Korea Research Institute Of Standards And Science Method for providing self-surviving clock to be synchronized with a timecast in commercial broadcasting
JP5019419B2 (ja) * 2006-07-07 2012-09-05 ルネサスエレクトロニクス株式会社 表示データ受信回路及び表示パネルドライバ
EP1976110B1 (en) * 2007-03-31 2014-01-01 Sony Deutschland Gmbh Circuit and method for processing an input signal
KR101626990B1 (ko) * 2010-02-26 2016-06-02 엘지전자 주식회사 영상표시기기에서 입력 신호 제어 방법 및 그 방송 수신기
KR101977016B1 (ko) * 2011-12-30 2019-05-13 삼성전자 주식회사 방송 수신 시스템의 프론트 엔드 집적회로, 이를 포함하는 방송 수신 시스템, 및 이의 동작 방법
CN102724383A (zh) * 2012-05-23 2012-10-10 常州芯奇微电子科技有限公司 多格式视频信号处理装置
KR20160044144A (ko) * 2014-10-14 2016-04-25 삼성디스플레이 주식회사 표시장치 및 그것의 구동 방법
KR102452154B1 (ko) 2015-10-27 2022-10-07 삼성전자주식회사 영상 처리 장치 및 이를 포함하는 표시 시스템
US12015873B1 (en) * 2021-01-05 2024-06-18 Boe Technology Group Co., Ltd. Image transmission device and control method thereof, image transmission system and display apparatus

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60100887A (ja) * 1983-11-07 1985-06-04 Sony Corp テレビジヨン受像機
JPH06292148A (ja) * 1993-03-30 1994-10-18 Sony Corp 倍速映像表示装置
KR0129215B1 (ko) * 1993-05-18 1998-04-18 구자홍 티브이 일체형 브이씨알
KR950012664B1 (ko) * 1993-08-18 1995-10-19 엘지전자주식회사 1050라인 비월주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv)수신장치
JP3603364B2 (ja) * 1994-11-14 2004-12-22 ソニー株式会社 ディジタルデータ記録／再生装置及び方法
US5638112A (en) * 1995-08-07 1997-06-10 Zenith Electronics Corp. Hybrid analog/digital STB
WO1997013362A1 (en) * 1995-09-29 1997-04-10 Matsushita Electric Industrial Co., Ltd. Method and device for encoding seamless-connection of telecine-converted video data
US6310922B1 (en) * 1995-12-12 2001-10-30 Thomson Consumer Electronics, Inc. Method and apparatus for generating variable rate synchronization signals
KR0177111B1 (ko) * 1996-02-24 1999-05-01 김광호 Tv 및 모니터 겸용의 광폭 수신기의 화면 종횡비 변환 제어 장치
DE69723601T2 (de) * 1996-03-06 2004-02-19 Matsushita Electric Industrial Co., Ltd., Kadoma Bildelementumwandlungsgerät
JP3617573B2 (ja) * 1996-05-27 2005-02-09 三菱電機株式会社 フォーマット変換回路並びに該フォーマット変換回路を備えたテレビジョン受像機
JPH1028256A (ja) * 1996-07-11 1998-01-27 Matsushita Electric Ind Co Ltd 映像信号変換装置とテレビジョン信号処理装置
KR100225072B1 (ko) * 1996-12-18 1999-10-15 윤종용 포멧 콘버터
US5999220A (en) * 1997-04-07 1999-12-07 Washino; Kinya Multi-format audio/video production system with frame-rate conversion
JP3815854B2 (ja) * 1997-06-20 2006-08-30 富士通株式会社 ディジタルｐｌｌ回路およびｍｐｅｇデコーダ
US6118486A (en) * 1997-09-26 2000-09-12 Sarnoff Corporation Synchronized multiple format video processing method and apparatus
US6353460B1 (en) * 1997-09-30 2002-03-05 Matsushita Electric Industrial Co., Ltd. Television receiver, video signal processing device, image processing device and image processing method
KR100249232B1 (ko) * 1997-12-31 2000-03-15 구자홍 디티브이의 영상 표시용 클럭 및 동기신호 발생장치
EP0935385A3 (en) * 1998-02-04 2002-06-19 Hitachi, Ltd. Decoder device and receiver using the same
US6108046A (en) * 1998-06-01 2000-08-22 General Instrument Corporation Automatic detection of HDTV video format
JP2000338925A (ja) * 1999-05-28 2000-12-08 Alps Electric Co Ltd 映像表示装置

Also Published As

Publication number Publication date
US7023485B1 (en) 2006-04-04
CN1258991A (zh) 2000-07-05
CN1124030C (zh) 2003-10-08
KR20000043102A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
KR100281885B1 (ko) 디지털 신호 수신장치의 클럭 주파수 변환장치
KR100265231B1 (ko) 방송방식이 서로 다른 복수화면의 동시시청 가능한 tv수신장치
KR100442239B1 (ko) 디지털 티브이의 영상 디스플레이 방법
US6459456B1 (en) Digital receiver apparatus capable of receiving multiple channels and having display function control method
JPH1023377A (ja) テレビジョン受信機を利用したテキストデータ処理装置
CN100499762C (zh) 用于同时记录和显示两个不同的视频节目的方法和装置
JP2001501400A (ja) 受信機とデコーダが統合されたテレビジョン受像機
JP4568469B2 (ja) ２つの異なるビデオプログラムを同時に記録及び表示するための方法及び装置
CN1332554C (zh) 多频道显示数据产生装置、媒介和信息组件
FI109166B (fi) Menetelmä ja järjestely ruudulla näytettävien toimintojen synkronoimiseksi analogiavastaanoton aikana
KR100402300B1 (ko) 텔레비젼 세트 및 텔레비젼 세트의 채널 변경 방법
KR100301019B1 (ko) 디지털텔레비전수상기의자동미세튜닝장치
KR20030070411A (ko) 디지털 방송 수신기 및 그의 색재현 오차 보상방법
KR100326289B1 (ko) 외부 시스템 출력에 동기된 비디오 신호 출력장치
KR100243168B1 (ko) 다수 채널을 동시에 수신하는 디지털 수신기의 오디오/비디오동기화 회로 및 그 방법
JP4723715B2 (ja) マルチチャンネル表示用データ作成装置、及びマルチチャンネル表示用データ作成方法
KR100364733B1 (ko) 디지털 티브이의 아날로그/디지털 오에스디 제어장치
KR100250013B1 (ko) 평판 티브이 겸용 평판 아날로그 모니터
KR100831215B1 (ko) 디지털 티브이의 디지털/아날로그 통합 유저 인터페이스구현 장치
KR200155134Y1 (ko) 와이드 스크린 신호를 이용한 화면 자동 조정 장치
KR100797466B1 (ko) 디지털 티브이
KR100324045B1 (ko) 디지털 텔레비젼 수신기의 외부 클럭 동기장치 및 방법
JP2007329583A (ja) 映像符号化装置及び映像復号装置
JPH1141531A (ja) テストパターン信号発生装置
JPH11136588A (ja) テレビ放送用端末装置及び送信装置

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19981228

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19981228

Comment text: Request for Examination of Application

PG1501 Laying open of application
E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20001020

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20001122

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20001123

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20031030

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20041029

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20051028

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20061030

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20071030

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20081031

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20091029

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20101028

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20111028

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20121030

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20121030

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20131030

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20131030

Start annual number: 14

End annual number: 14

FPAY Annual fee payment

Payment date: 20141030

Year of fee payment: 15

PR1001 Payment of annual fee

Payment date: 20141030

Start annual number: 15

End annual number: 15

FPAY Annual fee payment

Payment date: 20151029

Year of fee payment: 16

PR1001 Payment of annual fee

Payment date: 20151029

Start annual number: 16

End annual number: 16

FPAY Annual fee payment

Payment date: 20161028

Year of fee payment: 17

PR1001 Payment of annual fee

Payment date: 20161028

Start annual number: 17

End annual number: 17

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20180903