TWI463865B - 多切割之水平同步訊號之產生裝置及方法 - Google Patents
多切割之水平同步訊號之產生裝置及方法 Download PDFInfo
- Publication number
- TWI463865B TWI463865B TW096144379A TW96144379A TWI463865B TW I463865 B TWI463865 B TW I463865B TW 096144379 A TW096144379 A TW 096144379A TW 96144379 A TW96144379 A TW 96144379A TW I463865 B TWI463865 B TW I463865B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- phase difference
- phase
- detection
- voltage level
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 13
- 238000001514 detection method Methods 0.000 claims description 44
- 238000003708 edge detection Methods 0.000 claims description 24
- 230000000630 rising effect Effects 0.000 claims description 7
- 238000001914 filtration Methods 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 3
- 230000006978 adaptation Effects 0.000 claims 1
- 238000005259 measurement Methods 0.000 claims 1
- 230000010355 oscillation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Description
本發明係有關於視訊時脈(video clock),尤指一種多切割(multi-slicing)之水平同步(horizontal synchronization)訊號之產生裝置及方法。
現今常用的類比電視,如液晶電視(LCD TV)、電漿(plasma)電視等,對於所要顯示之視訊訊號如複合視頻廣播訊號(composite video broadcast signal,CVBS),必須產生對應之水平、垂直同步訊號視訊時脈,以進行畫面顯示。習用之類比電視利用如第1圖所示之架構,來產生水平同步訊號。第1圖中,切割器(Slicer)11接收一CVBS訊號,並在該CVBS訊號之電壓值從高到低跨越一特定電壓準位時,產生一脈波訊號,以代表偵測到CVBS訊號中之水平同步訊號。接著,該脈波訊號被送入一鎖相迴路(phased lock loop)10,其中,相位偵測器12偵測該脈波訊號與數值控制振盪器(numerical controlled oscillator,簡稱NCO)14所產生之水平同步訊號兩者間之相位差,迴路濾波器(loop filter)13再依據此相位差,來校正NCO 14所產生之水平同步訊號的相位。
第2圖係第1圖架構中之各個訊號的時序圖,其中,切割器11產生脈波訊號的時間點理想上即為CVBS訊號中之水平同步訊號的下降緣。另一方面,NCO 14具有一計數器,會隨時間遞增一計數值,當計數值遞增至某個上限時,即將該計數值歸零以重新遞增,並產生一脈波,以產生水平同步訊號。如第2圖所示,NCO 14所產生之水平同步訊號與切割器11所產生之脈波訊號間有一相位差,迴路濾波器13即依據此相位差,來對NCO 14進行相位校正,以期消除此相位差。
然而,視訊訊號在整個傳輸過程中,特別是無線傳輸的方式,會因為種種通道效應,使視訊訊號中所包含之水平同步訊號產生失真,而使切割器11誤判。例如,在第3A圖中,CVBS訊號中之水平同步訊號的失真,使切割器11將其下降緣誤判為P3、P4(原本應為P1、P2)。因此,相位偵測器12所偵測到的相位差會變大,此時,若迴路濾波器13對NCO 14進行較大幅度的修正,會導致NCO 14所輸出的水平同步訊號相位失真,使最後所顯示的畫面產生抖動(jitter)。所以,對於第3A圖中相位偵測器12所偵測到的較大相位差,若要避免畫面抖動,NCO 14只能進行較小幅度的修正。
然而,除了第3A圖的情形,相位偵測器12也可能在其他情況下偵測到較大的相位差。舉例來說,在電視切換頻道時,送入切割器11之CVBS訊號會產生如第3B圖所示的變化,亦即原來頻道的訊號才進行到中途即切換至新頻道的訊號,然而NCO 14所輸出之水平同步訊號此時無法立即跟著轉變,因此相位偵測器12會偵測到很大的相位差。此時,若NCO 14只進行較小幅度的修正,則切換頻道後需要一段較長的調整時間,畫面才能恢復正常,如此會影響使用者的視覺效果。
因此,第1圖之習用架構在同時碰到前述兩種會產生較大相位差的情形(即第3A圖與第3B圖)時,便會顧此失彼,難以適當地修正水平同步訊號的相位,而容易造成畫面抖動。
有鑑於此,本發明之一目的,在於提供一種產生水平同步訊號之裝置及方法,適應性地決定水平同步訊號之相位修正幅度,以避免先前技術的問題。
本發明揭露一種多切割之水平同步訊號的產生裝置,包含:一切割器,分別依據第一電壓準位與第二電壓準位,對包含第一水平同步訊號之視訊訊號執行邊緣偵測,以分別產生第一偵測訊號與第二偵測訊號;一數值控制振盪器(NCO),用以產生第二水平同步訊號;第一相位偵測器,耦接至切割器及NCO,用以偵測第一偵測訊號與第二水平同步訊號間之第一相位差;第二相位偵測器,耦接至切割器及NCO,用以偵測第二偵測訊號與一參考時間點間之第二相位差;以及一校正電路,耦接至第一相位偵測器、第二相位偵測器及NCO,用以依據第一相位差與第二相位差,產生一校正訊號,其中該NCO依據該校正訊號,適應性調整第二水平同步訊號之相位。
本發明另揭露一種利用多切割產生水平同步訊號的方法,包含:分別依據第一電壓準位與第二電壓準位,對具有第一水平同步訊號之視訊訊號執行邊緣偵測,以分別產生第一偵測訊號與第二偵測訊號;產生第二水平同步訊號;偵測第一偵測訊號與第二水平同步訊號間之第一相位差;偵測第二偵測訊號與一參考時間點間之第二相位差;依據第一相位差與第二相位差,產生一校正訊號;以及依據該校正訊號,適應性調整第二水平同步訊號之相位。
第4圖係根據本發明之較佳實施例之多切割之水平同步訊號產生裝置40的方塊圖,其包含一切割器41、一數值控制振盪器(NCO)42、一第一相位偵測器43、一第二相位偵測器44及一校正電路45。切割器41分別依據第一電壓準位與第二電壓準位,對具有第一水平同步訊號之視訊訊號執行邊緣偵測,以分別產生第一偵測訊號與第二偵測訊號。視訊訊號可為CVBS訊號、亮度/彩度訊號(Y/C)中之亮度訊號或色差訊號(Y/Pb/Pr)中之亮度訊號等。於此實施例中,切割器41分別依據第一電壓準位與第二電壓準位,對該視訊訊號執行下降緣偵測。亦即,當切割器41偵測到該視訊訊號之電壓值從高到低跨越第一電壓準位(或第二電壓準位)時,即主張(assert)第一偵測訊號(或第二偵測訊號),以代表偵測到第一水同步訊號之下降緣。在另一實施例中,切割器41依據第一電壓準位對該視訊訊號執行下降緣偵測,並依據第二電壓準位對該視訊訊號執行上升緣偵測。因此,當切割器41偵測到該視訊訊號之電壓值從低到高跨越第二電壓準位時,即主張第二偵測訊號,以代表偵測到第一水同步訊號之上升緣。
NCO 42包含一數值控制振盪器(圖未顯示),可產生第二水平同步訊號。第一相位偵測器43耦接至切割器41及NCO 42,可偵測第一偵測訊號與第二水平同步訊號間之第一相位差。第二相位偵測器44耦接至切割器41及NCO 42,可偵測第二偵測訊號與一參考時間點間之第二相位差。該參考時間點係對應於NCO 42之NCO計數值達到一參考值之時,因此,第二相位偵測器44在收到第二偵測訊號之脈波時,即檢查此時NCO 42之NCO計數值,再與該參考值做比較,即可求得第二相位差。第5圖係例示第4圖之各個訊號的相對關係。
請再參閱第4圖,校正電路45耦接至第一相位偵測器43、第二相位偵測器44及NCO 42,可依據第一相位差與第二相位差,產生一校正訊號,而NCO 42依據該校正訊號調整第二水平同步訊號之相位,以使第二水平同步訊號除了能追蹤及鎖定視訊訊號中之第一水平同步訊號,還能保持本身的穩定。校正電路45包含一最小器451、一第一迴路濾波器452、一第二迴路濾波器453以及一混合器454。最小器451比較第一相位差與第二相位差以輸出其中較小者;第一迴路濾波器452與第二迴路濾波器453分別對最小器451之輸出與第一相位差執行迴路濾波;混合器454則依據第一迴路濾波器452與第二迴路濾波器453兩者之輸出,執行一混合(blending)運算,例如α混合,以產生該校正訊號,或者,混合器454可為一加法器。
在第二相位差持續很小(接近零)且第二相位差也持續比第一相位差小的情況下,最小器451會持續選取第二相位差來執行後續的相位校正。由於第二相位差本身極小,所以幾乎不會貢獻調整到NCO 42所產生之第二水平同步訊號之相位,容易造成第二水平同步訊號與視訊訊號中之第一水平同步訊號間之第一相位差無法得到修正。於此實施例中,校正電路45亦可依據第二迴路濾波器453之輸出,其係第一相位差經迴路濾波後之輸出,來調整第二水平同步訊號之相位,以使第二水平同步訊號可追蹤鎖定第一水平同步訊號。舉例而言,混合器454係為一加法器,用以將第一迴路濾波器452與第二迴路濾波器453兩者之輸出相加以產生校正訊號。另一方面,第一迴路濾波器452與第二迴路濾波器453可以一階或二階迴路濾波器實現,在此不予贅述。
多切割之水平同步訊號產生裝置40可應用於第3A與3B圖的情形,以適應性修正第二水平同步訊號的相位,避免先前技術的問題。第6圖係顯示第4圖之架構應用於第3A圖的情形,其中,視訊訊號中之第一水平同步訊號在下降緣有很大的失真,使得第一相位差很大。此時,裝置40利用第二偵測訊號與參考時間點產生較小的第二相位差,並利用此較小的第二相位差來產生校正訊號,以執行較小幅度的相位修正,避免畫面抖動。另一方面,當裝置40應用於第3B圖的情形,由於此時第一相位差與第二相位差兩者都較大,因此不論最小器451選取第一相位差或第二相位差,校正電路45所產生之校正訊號都會進行較大幅度的相位修正,以避免切換頻道時需等很久畫面才恢復正常之缺點。
於另一實施例中,當第二相位差小於第一相位差且第一相位差與第二相位差之差小於一臨界值時,最小器451仍選取第一相位差輸出。亦即,當第一相位差與第二相位差兩者相差不大時,即使第二相位差小於第一相位差,校正電路45仍依據第一相位差來產生校正訊號,如此有助於維持多切割之水平同步訊號產生裝置40之穩定運作。
第7圖係依據本發明之另一較佳實施例,繪示多切割之水平同步訊號產生裝置70的方塊圖,其中,與第4圖相較,裝置70還包含暫存器71、迴路濾波器72與數值控制振盪器73。暫存器71可儲存前述之參考值,以提供給第二相位偵測器44使用。迴路濾波器72和數值控制振盪器73可依據第二相位偵測器44所輸出之第二相位差,校正暫存器71內之參考值。
在第4圖與第7圖之架構中,切割器41依據兩個電壓準位運作,根據以上實施例之揭示,熟知此技藝之人士當可了解本發明亦可適用於使用兩個以上之電壓準位的情形。以第4圖之架構為例,切割器41依據第一電壓準位,對視訊訊號執行下降緣偵測,以產生第一偵測訊號,並依據複數個第二電壓準位,對視訊訊號執行下降緣偵測或上升緣偵測,以產生複數個第二偵測訊號。可利用複數個第二相位偵測器44,每一第二相位偵測器44偵測該些第二偵測訊號其中之一與複數個參考時間點其中之一兩者間之第二相位差,而第一相位偵測器43則仍偵測第一偵測訊號與第二水平同步訊號間之第一相位差。第一相位差與複數個第二相位差皆送入校正電路45;利用最小器453可選取第一相位差與該些第二相位差中之最小者,以利後續第二水平同步訊號之相位校正;校正電路45根據第一相位差與該些第二相位差產生校正訊號,使得多切割之水平同步訊號產生裝置70適應性地修正第二水平同步訊號的相位。
第8圖係本發明之利用多切割產生水平同步訊號的方法之一較佳實施例的流程圖,包含下列步驟:步驟80:分別依據第一電壓準位與第二電壓準位,對包含第一水平同步訊號之視訊訊號執行邊緣偵測,以分別產生第一偵測訊號與第二偵測訊號。
步驟81:產生第二水平同步訊號。
步驟82:偵測第一偵測訊號與第二水平同步訊號間之第一相位差。
步驟83:偵測第二偵測訊號與一參考時間點間之第二相位差。
步驟84:依據第一相位差與第二相位差,產生一校正訊號。
步驟85:依據校正訊號,適應性地調整第二水平同步訊號之相位。
於此實施例中,步驟80分別依據第一電壓準位與第二電壓準位,對視訊訊號執行下降緣偵測來分別產生第一偵測訊號與第二偵測訊號。於另一實施例中,步驟80可依據第一電壓準位,對視訊訊號執行下降緣偵測來產生第一偵測訊號,並依據第二電壓準位,對視訊訊號執行上升緣偵測來產生第二偵測訊號。
步驟81中,第二水平同步訊號可藉由一數值控制振盪器(NCO)產生,而步驟83中之參考時間點係對應於該NCO之計數值達到一參考值之時。較佳地,參考值可依據第二相位差進行校正。
於此實施例中,步驟84分別對第一相位差與第二相位差之較小者以及第一相位差兩者進行迴路濾波,再對經迴路濾波後之兩者執行混合運算或加法運算,以產生校正訊號。於另一實施例中,當第二相位差小於第一相位差且第一相位差與第二相位差之差小於一臨界值時,步驟84並不對較小之第二相位差進行迴路濾波,而仍對第一相位差進行迴路濾波,以產生校正訊號。
以上所述係利用較佳實施例詳細說明本發明,而非限制本發明之範圍。凡熟知此類技藝人士皆能明瞭,可根據以上實施例之揭示而做出諸多可能變化,仍不脫離本發明之精神和範圍。
10...資料存取系統
11...資料處理單元
10...鎖相迴路
11、41...切割器
12...相位偵測器
13、72...迴路濾波器
14...數值控制振盪器
40、70...水平同步訊號產生裝置
42、73...數值控制振盪器
43...第一相位偵測器
44...第二相位偵測器
45...校正電路
451...最小器
452...第一迴路濾波器
453...第二迴路濾波器
454...混合器
71...暫存器
第1圖顯示習知電視用來產生水平同步訊號之架構。
第2圖係第1圖架構中之各個訊號的時序圖。
第3A與3B圖係顯示第1圖之相位偵測器偵測到較大相位差的兩種情形。
第4圖顯示依據本發明之一較佳實施例之多切割水平同步訊號產生裝置的方塊圖。
第5圖例示第4圖之各個訊號的相對關係。
第6圖係顯示第4圖之架構應用於第3A圖的情形。
第7圖顯示依據本發明之另一較佳實施例之多切割水平同步訊號產生裝置的方塊圖。
第8圖係本發明較佳實施例之多切割水平同步訊號產生方法之流程圖。
40...水平同步訊號產生裝置
41...切割器
42...數值控制振盪器
43...第一相位偵測器
44...第二相位偵測器
45...校正電路
451...最小器
452...第一迴路濾波器
453...第二迴路濾波器
454...混合器
Claims (20)
- 一種多切割之水平同步訊號產生裝置,包含:一切割器,分別依據一第一電壓準位與一第二電壓準位,對一包含一第一水平同步訊號之視訊訊號執行邊緣偵測,以分別產生一第一偵測訊號與一第二偵測訊號;一數值控制振盪器,用以產生一第二水平同步訊號;一第一相位偵測器,耦接至該切割器及該數值控制振盪器,用以偵測該第一偵測訊號與該第二水平同步訊號間之一第一相位差;一第二相位偵測器,耦接至該切割器及該數值控制振盪器,用以偵測該第二偵測訊號與一參考時間點間之一第二相位差,其中該參考時間點係對應於該數值控制振盪器之一計數值達到一參考值之時;以及一校正電路,耦接至該第一相位偵測器、該第二相位偵測器及該數值控制振盪器,用以依據該第一相位差與該第二相位差,產生一校正訊號;其中,該數值控制振盪器依據該校正訊號,適應性調整該第二水平同步訊號之相位。
- 如申請專利範圍第1項所述之裝置,其中該視訊訊號係下列其中之一:複合視頻廣播訊號(CVBS)、亮度/彩度訊號(Y/C)中之亮度訊號及色差訊號(Y/Pb/Pr)中之亮度訊號。
- 如申請專利範圍第1項所述之裝置,其中該切割器係分別依據該第一電壓準位與該第二電壓準位,對該視訊訊號執行下降緣偵測。
- 如申請專利範圍第1項所述之裝置,其中該切割器係依據該第一電壓準位對該視訊訊號執行下降緣偵測,並依據該第二電壓準位對該視訊訊號執行上升緣偵測。
- 如申請專利範圍第1項所述之裝置,更包含一暫存器,用以儲存該參考值。
- 如申請專利範圍第5項所述之裝置,更包含一迴路濾波器與一另一數值控制振盪器,用以依據該第二相位差,校正該暫存器內之該參考值。
- 如申請專利範圍第1項所述之裝置,其中該校正電路係依據該第一相位差與該第二相位差之較小者,產生該校正訊號。
- 如申請專利範圍第1項所述之裝置,其中當該第二相位差小於該第一相位差且該第一相位差與該第二相位差之差小於一臨界值時,該校正電路係依據該第一相位差產生該校正訊號。
- 如申請專利範圍第1項所述之裝置,其中該校正電路包含:一最小器,耦接至該第一相位偵測器及該第二相位偵測器,用以比較該第一相位差與該第二相位差以輸出較小者;一第一迴路濾波器,用以對該最小器之輸出執行迴路濾波後輸出;一第二迴路濾波器,耦接至該第一相位偵測器,用以對該第一相位差執行迴路濾波後輸出;以及一混合器,用以依據該第一迴路濾波器及該第二迴路濾波 器兩者之輸出,執行一混合運算。
- 如申請專利範圍第9項所述之裝置,其中該混合器係為一加法器。
- 一種多切割之水平同步訊號產生裝置,包含:一切割器,分別依據一第一電壓準位與複數個第二電壓準位,對一具有一第一水平同步訊號之視訊訊號執行邊緣偵測,以分別產生一第一偵測訊號與複數個第二偵測訊號;一數值控制振盪器,用以產生一第二水平同步訊號;一第一相位偵測器,耦接至該切割器及該數值控制振盪器,用以偵測該第一偵測訊號與該第二水平同步訊號間之一第一相位差;複數個第二相位偵測器,耦接至該切割器及該數值控制振盪器,其中每一第二相位偵測器係用以偵測該些第二偵測訊號其中之一與複數個參考時間點其中之一兩者間之一第二相位差,該些參考時間點係對應於該數值控制振盪器之一計數值達到相對應參考值之時;以及一校正電路,耦接至該第一相位偵測器、該些第二相位偵測器及該數值控制振盪器,用以依據該第一相位差與該些第二相位差,產生一校正訊號;其中,該數值控制振盪器係依據該校正訊號,適應性調整該第二水平同步訊號之相位。
- 如申請專利範圍第11項所述之裝置,其中該切割器係依據該第一電壓準位,對該視訊訊號執行下降緣偵測。
- 如申請專利範圍第11項所述之裝置,其中該切割器係依據每一第二電壓準位,對該視訊訊號執行下降緣偵測與上升緣偵測兩者之一。
- 一種利用多切割產生水平同步訊號的方法,包含:分別依據一第一電壓準位與一第二電壓準位,對一具有一第一水平同步訊號之視訊訊號執行邊緣偵測,以分別產生一第一偵測訊號與一第二偵測訊號;以一數值控制振盪器產生一第二水平同步訊號;偵測該第一偵測訊號與該第二水平同步訊號間之一第一相位差;偵測該第二偵測訊號與一參考時間點間之一第二相位差,該參考時間點係對應於該數值控制振盪器之一計數值達到一參考值之時;依據該第一相位差與該第二相位差,產生一校正訊號;以及依據該校正訊號,適應性調整該第二水平同步訊號之相位。
- 如申請專利範圍第14項所述之方法,其中該視訊訊號係下列其中之一:複合視頻廣播訊號(CVBS)、亮度/彩度訊號(Y/C)中之亮度訊號及色差訊號(Y/Pb/Pr)中之亮度訊號。
- 如申請專利範圍第14項所述之方法,其中該第一偵測訊號與該第二偵測訊號係分別依據該第一電壓準位與該第二電壓準位,對該視訊訊號執行下降緣偵測所產生。
- 如申請專利範圍第14項所述之方法,其中該第一偵測訊 號係依據該第一電壓準位,對該視訊訊號執行下降緣偵測所產生;該第二偵測訊號係依據該第二電壓準位,對該視訊訊號執行上升緣偵測所產生。
- 如申請專利範圍第14項所述之方法,更包含:依據該第二相位差,校正該參考值。
- 如申請專利範圍第14項所述之方法,其中該校正訊號係依據該第一相位差與該第二相位差之較小者而產生。
- 如申請專利範圍第14項所述之方法,其中當該第二相位差小於該第一相位差且該第一相位差與該第二相位差之差小於一臨界值時,該校正訊號係依據該第一相位差產生。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096144379A TWI463865B (zh) | 2007-11-23 | 2007-11-23 | 多切割之水平同步訊號之產生裝置及方法 |
US12/256,751 US8144249B2 (en) | 2007-11-23 | 2008-10-23 | Multi-slicing horizontal synchronization signal generating apparatus and method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW096144379A TWI463865B (zh) | 2007-11-23 | 2007-11-23 | 多切割之水平同步訊號之產生裝置及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200924505A TW200924505A (en) | 2009-06-01 |
TWI463865B true TWI463865B (zh) | 2014-12-01 |
Family
ID=40669374
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW096144379A TWI463865B (zh) | 2007-11-23 | 2007-11-23 | 多切割之水平同步訊號之產生裝置及方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8144249B2 (zh) |
TW (1) | TWI463865B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8283984B2 (en) * | 2009-07-17 | 2012-10-09 | Real Tek Semiconductor Corp. | Method and apparatus of phase locking for reducing clock jitter due to charge leakage |
TWI393432B (zh) * | 2009-11-30 | 2013-04-11 | Himax Media Solutions Inc | 影像水平同步器 |
US20120087402A1 (en) * | 2010-10-08 | 2012-04-12 | Alcatel-Lucent Canada Inc. | In-system method for measurement of clock recovery and oscillator drift |
KR101974899B1 (ko) * | 2012-10-23 | 2019-05-03 | 삼성전자주식회사 | 디바이스간 직접 통신을 위한 동기화 방법 및 장치 |
TW201445542A (zh) | 2013-05-20 | 2014-12-01 | Sony Corp | 影像信號處理電路、影像信號處理方法及顯示裝置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5926172A (en) * | 1997-08-25 | 1999-07-20 | Int Labs, Inc. | Video data transmission and display system and associated methods for encoding/decoding synchronization information and video data |
US6028642A (en) * | 1998-06-02 | 2000-02-22 | Ati Technologies, Inc. | Digital horizontal synchronization pulse phase detector circuit and method |
US20070132851A1 (en) * | 2005-12-08 | 2007-06-14 | Infocus Corporation | Sync-threshold adjust |
Family Cites Families (51)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8000674A (nl) * | 1980-02-04 | 1981-09-01 | Hollandse Signaalapparaten Bv | Drempelspanningsgenerator. |
US4467359A (en) * | 1982-04-15 | 1984-08-21 | Sanyo Electric Co., Ltd. | Horizontal synchronizing circuit |
JPH03272293A (ja) * | 1990-03-22 | 1991-12-03 | Pioneer Electron Corp | テレビジョン信号のスクランブル方法および装置 |
USRE39890E1 (en) * | 1991-03-27 | 2007-10-23 | Matsushita Electric Industrial Co., Ltd. | Communication system |
JP3224181B2 (ja) * | 1993-11-09 | 2001-10-29 | 富士通株式会社 | 光ディスクからのデータ再生システム |
JPH07199891A (ja) * | 1993-12-28 | 1995-08-04 | Canon Inc | 表示制御装置 |
JP3093115B2 (ja) * | 1994-09-28 | 2000-10-03 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 水平同期信号安定化方法及び装置 |
JP3278546B2 (ja) * | 1995-04-28 | 2002-04-30 | 日本電気エンジニアリング株式会社 | 同期信号発生回路 |
JPH09172370A (ja) * | 1995-12-19 | 1997-06-30 | Toshiba Corp | Pll回路 |
EP0794525B1 (en) * | 1996-03-06 | 2003-07-23 | Matsushita Electric Industrial Co., Ltd. | Pixel conversion apparatus |
US6380980B1 (en) * | 1997-08-25 | 2002-04-30 | Intel Corporation | Method and apparatus for recovering video color subcarrier signal |
JP2978856B2 (ja) * | 1997-09-29 | 1999-11-15 | 山形日本電気株式会社 | 水平走査パルス信号制御回路 |
US6104222A (en) * | 1997-12-17 | 2000-08-15 | Sony Corporation | Flexible phase locked loop system |
JP2944607B2 (ja) * | 1998-02-12 | 1999-09-06 | 日本電気アイシーマイコンシステム株式会社 | ディジタルpll回路とクロックの生成方法 |
US6538648B1 (en) * | 1998-04-28 | 2003-03-25 | Sanyo Electric Co., Ltd. | Display device |
JPH11341447A (ja) * | 1998-05-27 | 1999-12-10 | Mitsubishi Electric Corp | データスライス装置及びデータスライス方法 |
JP3628908B2 (ja) * | 1999-04-30 | 2005-03-16 | 沖電気工業株式会社 | 符号化信号処理装置および符号化信号の同期処理方法 |
US7327400B1 (en) * | 2000-06-21 | 2008-02-05 | Pixelworks, Inc. | Automatic phase and frequency adjustment circuit and method |
JP4610698B2 (ja) * | 2000-06-23 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | Aft回路 |
JP4407031B2 (ja) * | 2000-09-21 | 2010-02-03 | ソニー株式会社 | 位相同期ループ回路および遅延同期ループ回路 |
US20020090045A1 (en) * | 2001-01-10 | 2002-07-11 | Norm Hendrickson | Digital clock recovery system |
JP3502618B2 (ja) * | 2001-07-19 | 2004-03-02 | 松下電器産業株式会社 | 位相同期ループ回路、及びデータ再生装置 |
FR2831756B1 (fr) * | 2001-10-26 | 2004-01-30 | St Microelectronics Sa | Procede et dispositif de synchronisation d'un signal de reference sur un signal video |
US6999132B1 (en) * | 2002-02-19 | 2006-02-14 | Lsi Logic Corporation | RF/IF digital demodulation of video and audio |
JP4091360B2 (ja) * | 2002-07-02 | 2008-05-28 | 松下電器産業株式会社 | データスライス装置、及びデータスライス方法 |
EP1527518A2 (en) * | 2002-07-31 | 2005-05-04 | Koninklijke Philips Electronics N.V. | Setting the slice level in a binary signal |
JP4253527B2 (ja) * | 2003-05-21 | 2009-04-15 | ダイセル化学工業株式会社 | 自動判別装置 |
CN1788487B (zh) * | 2003-06-30 | 2010-12-08 | 阿纳洛格装置公司 | 用于从视频信号中获得同步信号的方法和电路 |
TW595111B (en) * | 2003-09-03 | 2004-06-21 | Mediatek Inc | Fast data recovery digital data slicer |
JP2005286477A (ja) * | 2004-03-29 | 2005-10-13 | Renesas Technology Corp | データスライサ |
KR100574980B1 (ko) * | 2004-04-26 | 2006-05-02 | 삼성전자주식회사 | 빠른 주파수 락을 위한 위상 동기 루프 |
US7453968B2 (en) * | 2004-05-18 | 2008-11-18 | Altera Corporation | Dynamic phase alignment methods and apparatus |
KR101039006B1 (ko) * | 2004-06-21 | 2011-06-07 | 삼성전자주식회사 | 아날로그 복합 영상신호의 동기분리장치 및 그 분리방법 |
EP1615423A1 (en) * | 2004-07-08 | 2006-01-11 | Barco NV | A method and a system for calibrating an analogue video interface |
US7587012B2 (en) * | 2004-07-08 | 2009-09-08 | Rambus, Inc. | Dual loop clock recovery circuit |
US7015763B1 (en) * | 2004-08-30 | 2006-03-21 | Nokia Corporation | Digital tuning of a voltage controlled oscillator of a phase locked loop |
US7276977B2 (en) * | 2005-08-09 | 2007-10-02 | Paul William Ronald Self | Circuits and methods for reducing static phase offset using commutating phase detectors |
JP2006344294A (ja) * | 2005-06-09 | 2006-12-21 | Hitachi Ltd | 情報再生装置及び再生信号処理回路 |
US7425991B2 (en) * | 2005-08-08 | 2008-09-16 | Broadcom Corporation | System and method for determining video subcarrier phase |
TWI323566B (en) * | 2005-08-18 | 2010-04-11 | Realtek Semiconductor Corp | Fractional frequency synthesizer and phase-locked loop utilizing fractional frequency synthesizer and method thereof |
US8085893B2 (en) * | 2005-09-13 | 2011-12-27 | Rambus, Inc. | Low jitter clock recovery circuit |
US7368961B2 (en) * | 2005-12-22 | 2008-05-06 | Rambus Inc. | Clock distribution network supporting low-power mode |
KR100790979B1 (ko) * | 2006-02-07 | 2008-01-02 | 삼성전자주식회사 | 동기검출장치 |
TWI313970B (en) * | 2006-03-30 | 2009-08-21 | Realtek Semiconductor Corp | Method and apparatus for generating output signal |
EP1848105B1 (en) * | 2006-04-21 | 2008-08-06 | Alcatel Lucent | Data slicer circuit, demodulation stage, receiving system and method for demodulating shift keying coded signals |
TWI327823B (en) * | 2006-11-15 | 2010-07-21 | Realtek Semiconductor Corp | Phase-locked loop capable of dynamically adjusting a phase of an output signal according to a detection result of a phase/frequency detector, and method thereof |
US20090045848A1 (en) * | 2007-08-15 | 2009-02-19 | National Semiconductor Corporation | Phase-frequency detector with high jitter tolerance |
US7912166B2 (en) * | 2007-10-10 | 2011-03-22 | Faraday Technology Corp. | Built-in jitter measurement circuit |
JP5305935B2 (ja) * | 2009-01-16 | 2013-10-02 | ルネサスエレクトロニクス株式会社 | デジタルフェーズロックドループ回路 |
US7825711B2 (en) * | 2009-04-01 | 2010-11-02 | Micron Technology, Inc. | Clock jitter compensated clock circuits and methods for generating jitter compensated clock signals |
US8283984B2 (en) * | 2009-07-17 | 2012-10-09 | Real Tek Semiconductor Corp. | Method and apparatus of phase locking for reducing clock jitter due to charge leakage |
-
2007
- 2007-11-23 TW TW096144379A patent/TWI463865B/zh not_active IP Right Cessation
-
2008
- 2008-10-23 US US12/256,751 patent/US8144249B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5926172A (en) * | 1997-08-25 | 1999-07-20 | Int Labs, Inc. | Video data transmission and display system and associated methods for encoding/decoding synchronization information and video data |
US6028642A (en) * | 1998-06-02 | 2000-02-22 | Ati Technologies, Inc. | Digital horizontal synchronization pulse phase detector circuit and method |
US20070132851A1 (en) * | 2005-12-08 | 2007-06-14 | Infocus Corporation | Sync-threshold adjust |
Non-Patent Citations (1)
Title |
---|
本案說明書所記載先前技術 * |
Also Published As
Publication number | Publication date |
---|---|
US8144249B2 (en) | 2012-03-27 |
TW200924505A (en) | 2009-06-01 |
US20090135301A1 (en) | 2009-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7969507B2 (en) | Video signal receiver including display synchronizing signal generation device and control method thereof | |
US9147375B2 (en) | Display timing control circuit with adjustable clock divisor and method thereof | |
TWI463865B (zh) | 多切割之水平同步訊號之產生裝置及方法 | |
US7701512B1 (en) | System and method for improved horizontal and vertical sync pulse detection and processing | |
US8233092B2 (en) | Video signal processing device | |
US7719529B2 (en) | Phase-tolerant pixel rendering of high-resolution analog video | |
CN101448074B (zh) | 多切割的水平同步讯号的产生装置与方法 | |
KR100790979B1 (ko) | 동기검출장치 | |
JP4812693B2 (ja) | 撮像装置におけるフレーム同期方法および装置 | |
JP2009077042A (ja) | 映像処理装置および映像処理方法 | |
US6624852B1 (en) | Sync signal correcting apparatus for DTV receiver | |
TWI444038B (zh) | 電壓準位控制電路與其相關方法 | |
US8102471B2 (en) | H-sync phase locked loop device and method for a TV video signal | |
JP4757690B2 (ja) | Pllシステム及び車載用テレビジョンシステム | |
KR100776443B1 (ko) | 영상기기의 신호 포맷 판단 장치 및 방법 | |
US7432982B2 (en) | OSD insert circuit | |
JP3814955B2 (ja) | テレビジョン受信機用同期信号生成回路およびテレビジョン受信機 | |
KR100370073B1 (ko) | 디지털 방송의 vcr 녹화용 출력을 위한 프레임 싱크제어 장치 및 방법 | |
JP2007288526A (ja) | Pll回路およびこれを用いたドットクロック発生回路 | |
JP2007324698A (ja) | テレビジョン信号処理装置 | |
KR100866571B1 (ko) | 동기신호 보정 장치 및 방법 | |
JP2002359753A (ja) | 映像表示装置および映像安定化方法 | |
JP2003204529A (ja) | 信号変換装置および映像表示装置 | |
JP2003304414A (ja) | 同期信号生成回路、映像信号処理回路、および映像表示装置 | |
JP3014791B2 (ja) | 垂直同期信号正規化装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |