JP3093115B2 - 水平同期信号安定化方法及び装置 - Google Patents
水平同期信号安定化方法及び装置Info
- Publication number
- JP3093115B2 JP3093115B2 JP06232719A JP23271994A JP3093115B2 JP 3093115 B2 JP3093115 B2 JP 3093115B2 JP 06232719 A JP06232719 A JP 06232719A JP 23271994 A JP23271994 A JP 23271994A JP 3093115 B2 JP3093115 B2 JP 3093115B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- horizontal
- composite
- synchronization signal
- synchronizing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/08—Separation of synchronising signals from picture signals
- H04N5/10—Separation of line synchronising signal from frame synchronising signal or vice versa
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、クロック信号を生成す
るフェイズ・ロックド・ループ（ＰＬＬ）への入力信号
である水平同期信号を水平及び垂直同期信号を含む複合
同期信号から分離して安定させる水平同期信号安定化方
法及び装置に関する。
るフェイズ・ロックド・ループ（ＰＬＬ）への入力信号
である水平同期信号を水平及び垂直同期信号を含む複合
同期信号から分離して安定させる水平同期信号安定化方
法及び装置に関する。
【０００２】
【従来の技術】水平同期信号及び垂直同期信号を含む複
合同期信号（コンポジット信号）は、図４（Ａ）乃至
（Ｃ）に示されるようなタイプがある。
合同期信号（コンポジット信号）は、図４（Ａ）乃至
（Ｃ）に示されるようなタイプがある。
【０００３】これらの信号の違いは、垂直同期信号領域
内における信号の有無であり、詳細は後述するが、この
ような水平同期信号と垂直同期信号とが重畳する部分に
水平同期信号（パルス信号）がなかったとしても、ＣＲ
Ｔ表示装置の場合には入力信号のタイミングの仕様が比
較的ラフであるため、表示される映像にはほとんど影響
はない。
内における信号の有無であり、詳細は後述するが、この
ような水平同期信号と垂直同期信号とが重畳する部分に
水平同期信号（パルス信号）がなかったとしても、ＣＲ
Ｔ表示装置の場合には入力信号のタイミングの仕様が比
較的ラフであるため、表示される映像にはほとんど影響
はない。
【０００４】ところが、アナログインターフェイスの液
晶ディスプレイ装置（ＬＣＤ表示装置）の場合には、Ｐ
ＬＬを用いてドットクロックを再生し、このドットクロ
ックに基づいてＬＣＤへの出力信号タイミングを得てい
るため、ＰＬＬに入力される信号の安定化、特に水平同
期信号がとぎれることなく、常に一定の周期で発生させ
ることが不可欠な要件となる。
晶ディスプレイ装置（ＬＣＤ表示装置）の場合には、Ｐ
ＬＬを用いてドットクロックを再生し、このドットクロ
ックに基づいてＬＣＤへの出力信号タイミングを得てい
るため、ＰＬＬに入力される信号の安定化、特に水平同
期信号がとぎれることなく、常に一定の周期で発生させ
ることが不可欠な要件となる。
【０００５】ここで、前記図４（Ａ）乃至（Ｃ）の信号
の特性を説明する。図４（Ａ）の場合は、垂直同期信号
領域内においても水平同期信号と同周期に信号が生成さ
れており、この立ち上がりエッジを検出することによ
り、垂直同期信号領域内においても、水平同期信号を取
り出すことができる。
の特性を説明する。図４（Ａ）の場合は、垂直同期信号
領域内においても水平同期信号と同周期に信号が生成さ
れており、この立ち上がりエッジを検出することによ
り、垂直同期信号領域内においても、水平同期信号を取
り出すことができる。
【０００６】次に、図４（Ｂ）の信号の場合には、水平
同期信号と異なる周期の位置にパルス信号（所謂ヒゲ）
が存在しており、このヒゲの立ち上がりを検出すること
によるＰＬＬでの誤動作が誘発する恐れがある。
同期信号と異なる周期の位置にパルス信号（所謂ヒゲ）
が存在しており、このヒゲの立ち上がりを検出すること
によるＰＬＬでの誤動作が誘発する恐れがある。
【０００７】また、図４（Ｃ）の信号の場合には、垂直
同期信号領域内での水平同期信号に対応する信号が全く
ないため、この領域内での水平同期信号の取出しは全く
行えない。
同期信号領域内での水平同期信号に対応する信号が全く
ないため、この領域内での水平同期信号の取出しは全く
行えない。
【０００８】
【発明が解決しようとする課題】しかしながら、入力さ
れる信号全てにおいて、垂直同期信号の領域内で予測に
よって水平同期信号を生成することは、図４（Ａ）のよ
うに正確に水平同期信号を取り得る信号、或いは図４
（Ｂ）のようにヒゲ部分を除けば水平同期信号を取り得
る信号が入力された場合に、精度を悪化させることにな
り、ＰＬＬでの処理が不安定となり、画像の乱れを生じ
させる原因となる。
れる信号全てにおいて、垂直同期信号の領域内で予測に
よって水平同期信号を生成することは、図４（Ａ）のよ
うに正確に水平同期信号を取り得る信号、或いは図４
（Ｂ）のようにヒゲ部分を除けば水平同期信号を取り得
る信号が入力された場合に、精度を悪化させることにな
り、ＰＬＬでの処理が不安定となり、画像の乱れを生じ
させる原因となる。
【０００９】本発明は上記事実を考慮し、異なる種類の
複合同期信号が入力されたとしても、常にＰＬＬでの処
理を安定させる信号に変換することができる水平同期信
号安定化方法及び装置を得ることが目的である。
複合同期信号が入力されたとしても、常にＰＬＬでの処
理を安定させる信号に変換することができる水平同期信
号安定化方法及び装置を得ることが目的である。
【００１０】
【課題を解決するための手段】本発明の第１の態様は、
クロック信号を生成するフェイズ・ロックド・ループ
（ＰＬＬ）への入力信号である水平同期信号を水平同期
信号及び垂直同期信号を含む複合同期信号から分離して
安定させる水平同期信号安定化方法であって、前記複合
同期信号に基づいてサンプリングポジションを決定し、
前記決定された前記サンプリングポジションに基づいて
前記垂直同期信号の領域を判別し、前記垂直同期信号の
領域内において水平同期信号に対応するパルス信号の有
無を検出し、前記垂直同期信号の領域内に水平同期信号
に対応するパルス信号がある場合には、前記複合同期信
号に基づいて水平同期ゲート信号を生成し、該水平同期
ゲート信号と前記複合同期信号との極性を一致させたと
きの論理積をとることによって、前記垂直同期信号の領
域内における前記水平同期信号を取り出し、前記垂直同
期信号の領域内に水平同期信号に対応するパルス信号が
ない場合には、前記垂直同期信号の領域の範囲内に前記
垂直同期信号の領域外の水平同期信号とほぼ一致する疑
似水平同期信号を生成することを特徴としている。
クロック信号を生成するフェイズ・ロックド・ループ
（ＰＬＬ）への入力信号である水平同期信号を水平同期
信号及び垂直同期信号を含む複合同期信号から分離して
安定させる水平同期信号安定化方法であって、前記複合
同期信号に基づいてサンプリングポジションを決定し、
前記決定された前記サンプリングポジションに基づいて
前記垂直同期信号の領域を判別し、前記垂直同期信号の
領域内において水平同期信号に対応するパルス信号の有
無を検出し、前記垂直同期信号の領域内に水平同期信号
に対応するパルス信号がある場合には、前記複合同期信
号に基づいて水平同期ゲート信号を生成し、該水平同期
ゲート信号と前記複合同期信号との極性を一致させたと
きの論理積をとることによって、前記垂直同期信号の領
域内における前記水平同期信号を取り出し、前記垂直同
期信号の領域内に水平同期信号に対応するパルス信号が
ない場合には、前記垂直同期信号の領域の範囲内に前記
垂直同期信号の領域外の水平同期信号とほぼ一致する疑
似水平同期信号を生成することを特徴としている。
【００１１】本発明の第２の態様は、上述した第１の態
様、において、前記複合同期信号の極性に拘らず、予め
設定された正又は負側の何れか一方にアクティブなパル
ス信号を発生する極性に変換する極性変換手段を有する
ことを特徴としている。
様、において、前記複合同期信号の極性に拘らず、予め
設定された正又は負側の何れか一方にアクティブなパル
ス信号を発生する極性に変換する極性変換手段を有する
ことを特徴としている。
【００１２】本発明の第３の態様は、クロック信号を生
成するフェイズ・ロックド・ループ（ＰＬＬ）への入力
信号である水平同期信号を水平同期信号及び垂直同期信
号を含む複合同期信号から分離して安定させる水平同期
信号安定化装置であって、前記複合同期信号に基づいて
サンプリングポジションを決定する手段と、前記決定さ
れた前記サンプリングポジションに基づいて前記垂直同
期信号の領域を判別する判別手段と、前記垂直同期信号
の領域内において前記垂直同期信号の領域外の水平同期
信号に対応するパルス信号を検出する信号検出手段と、
前記信号検出手段で対応するパルス信号が検出された場
合に、前記垂直同期信号の領域外の水平同期信号とほぼ
同位相でかつ少なくとも前方に所定のマージンを持つパ
ルス幅が付加された水平同期ゲート信号を生成し、前記
信号検出手段で対応するパルス信号が検出されない場合
に、前記垂直同期信号の領域の範囲内において前記垂直
同期信号の領域外の水平同期信号とほぼ同位相で、かつ
前記垂直同期信号の領域外の水平同期信号の変化点とほ
ぼ一致する変化点を有する疑似水平同期信号を生成する
信号生成部と、前記信号生成部で生成された水平同期ゲ
ート信号又は疑似水平同期信号と前記複合同期信号との
極性を一致させたときの論理積をとるアンド回路を備
え、前記アンド回路から出力される信号を前記ＰＬＬへ
出力する出力手段と、を有することを特徴としている。
成するフェイズ・ロックド・ループ（ＰＬＬ）への入力
信号である水平同期信号を水平同期信号及び垂直同期信
号を含む複合同期信号から分離して安定させる水平同期
信号安定化装置であって、前記複合同期信号に基づいて
サンプリングポジションを決定する手段と、前記決定さ
れた前記サンプリングポジションに基づいて前記垂直同
期信号の領域を判別する判別手段と、前記垂直同期信号
の領域内において前記垂直同期信号の領域外の水平同期
信号に対応するパルス信号を検出する信号検出手段と、
前記信号検出手段で対応するパルス信号が検出された場
合に、前記垂直同期信号の領域外の水平同期信号とほぼ
同位相でかつ少なくとも前方に所定のマージンを持つパ
ルス幅が付加された水平同期ゲート信号を生成し、前記
信号検出手段で対応するパルス信号が検出されない場合
に、前記垂直同期信号の領域の範囲内において前記垂直
同期信号の領域外の水平同期信号とほぼ同位相で、かつ
前記垂直同期信号の領域外の水平同期信号の変化点とほ
ぼ一致する変化点を有する疑似水平同期信号を生成する
信号生成部と、前記信号生成部で生成された水平同期ゲ
ート信号又は疑似水平同期信号と前記複合同期信号との
極性を一致させたときの論理積をとるアンド回路を備
え、前記アンド回路から出力される信号を前記ＰＬＬへ
出力する出力手段と、を有することを特徴としている。
【００１３】本発明の第４の態様は、上述した第３の態
様、において、前記複合同期信号の極性に拘らず、予め
設定された正又は負側の何れか一方にアクティブなパル
ス信号を発生する極性に変換する極性変換手段を有して
いることを特徴としている。
様、において、前記複合同期信号の極性に拘らず、予め
設定された正又は負側の何れか一方にアクティブなパル
ス信号を発生する極性に変換する極性変換手段を有して
いることを特徴としている。
【００１４】
【作用】複合同期信号に基づいて、水平同期ゲート信号
を生成する。なお、この水平同期ゲート信号の極性は水
平同期信号と一致させる。この水平同期ゲート信号は、
複合同期信号に含まれる水平同期信号の発生領域を予測
して生成されているため、これらの論理積をとることに
よって、水平同期信号を確実に取り出すことができ、か
つ水平同期信号以外の水平同期信号と同等の信号をキャ
ンセルすることができる。また、複合同期信号に含まれ
る垂直同期信号領域内に水平同期信号が存在しない場合
には、水平同期ゲート信号に基づいて水平同期信号の発
生位置を予測すればよい。
を生成する。なお、この水平同期ゲート信号の極性は水
平同期信号と一致させる。この水平同期ゲート信号は、
複合同期信号に含まれる水平同期信号の発生領域を予測
して生成されているため、これらの論理積をとることに
よって、水平同期信号を確実に取り出すことができ、か
つ水平同期信号以外の水平同期信号と同等の信号をキャ
ンセルすることができる。また、複合同期信号に含まれ
る垂直同期信号領域内に水平同期信号が存在しない場合
には、水平同期ゲート信号に基づいて水平同期信号の発
生位置を予測すればよい。
【００１５】一方、垂直同期信号の領域範囲内において
水平同期信号が存在しない場合、少なくとも水平同期信
号の変化点とほぼ一致する変化点を有する信号（疑似水
平同期信号）を生成する。例えば、水平同期信号の周期
データ及びパルス幅データを認識することにより、容易
に水平同期信号の出力タイミングを予測することがで
き、所定のクロック信号を用いて疑似水平同期信号を生
成する。
水平同期信号が存在しない場合、少なくとも水平同期信
号の変化点とほぼ一致する変化点を有する信号（疑似水
平同期信号）を生成する。例えば、水平同期信号の周期
データ及びパルス幅データを認識することにより、容易
に水平同期信号の出力タイミングを予測することがで
き、所定のクロック信号を用いて疑似水平同期信号を生
成する。
【００１６】さらに、複合同期信号から垂直同期信号の
領域を判別する。すなわち、複合同期信号には、垂直同
期信号領域内に水平同期信号が存在するものや存在しな
いものが含まれているものがある。これらは別の処理を
施す必要があるため、まず、垂直同期信号の領域を判別
し、前記垂直同期信号の領域内に水平同期信号がある場
合には前記複合同期信号に基づいて水平同期ゲート信号
を生成し、該水平同期ゲート信号と前記複合同期信号と
の論理積をとることによって、垂直同期信号領域内にお
ける水平同期信号を取り出す。
領域を判別する。すなわち、複合同期信号には、垂直同
期信号領域内に水平同期信号が存在するものや存在しな
いものが含まれているものがある。これらは別の処理を
施す必要があるため、まず、垂直同期信号の領域を判別
し、前記垂直同期信号の領域内に水平同期信号がある場
合には前記複合同期信号に基づいて水平同期ゲート信号
を生成し、該水平同期ゲート信号と前記複合同期信号と
の論理積をとることによって、垂直同期信号領域内にお
ける水平同期信号を取り出す。
【００１７】また、入力される複合同期信号の極性が定
まっていないと、その後の処理形態、例えば論理積をと
る場合に、信号に応じて極性を変更する必要が生じる。
そこで、予め複合同期信号を正又は負の何れかにアクテ
ィブな信号となるように極性を一致させる。これによ
り、信号に応じた極性変更処理等を行う必要がなく、安
定化処理を円滑に行うことができる。
まっていないと、その後の処理形態、例えば論理積をと
る場合に、信号に応じて極性を変更する必要が生じる。
そこで、予め複合同期信号を正又は負の何れかにアクテ
ィブな信号となるように極性を一致させる。これによ
り、信号に応じた極性変更処理等を行う必要がなく、安
定化処理を円滑に行うことができる。
【００１８】
【実施例】図１には、本実施例に係る水平同期信号安定
化回路１０（以下、単に安定化回路１０という）が示さ
れている。
化回路１０（以下、単に安定化回路１０という）が示さ
れている。
【００１９】この安定化回路１０は、図示しないパーソ
ナルコンピュータやワークステーション等にシステムか
ら出力される複合同期信号ＣＳO を入力源とし、この安
定化回路１０において、複合同期信号ＣＳO を所定の調
整等をした後、ＰＬＬ１２へ出力する役目を有してい
る。
ナルコンピュータやワークステーション等にシステムか
ら出力される複合同期信号ＣＳO を入力源とし、この安
定化回路１０において、複合同期信号ＣＳO を所定の調
整等をした後、ＰＬＬ１２へ出力する役目を有してい
る。
【００２０】ＰＬＬ１２では、安定化回路１０からの調
整後の水平同期信号ＨＳが入力される位相比較器１４を
備え、この位相比較器１４から出力される信号をＬＰＦ
（ロー・パス・フィルタ）１６を介してＶＣＯ１８（電
圧制御発振器）へ送り、このＶＣＯ１８の出力信号を分
周器２０で分周して、位相比較器１４へフィードバック
するようにしている。このフィードバックによって、入
力される信号とＶＣＯ１８からの発振周波数との位相を
一致させることができる。
整後の水平同期信号ＨＳが入力される位相比較器１４を
備え、この位相比較器１４から出力される信号をＬＰＦ
（ロー・パス・フィルタ）１６を介してＶＣＯ１８（電
圧制御発振器）へ送り、このＶＣＯ１８の出力信号を分
周器２０で分周して、位相比較器１４へフィードバック
するようにしている。このフィードバックによって、入
力される信号とＶＣＯ１８からの発振周波数との位相を
一致させることができる。
【００２１】この結果、ＶＣＯ１８からは基本クロック
とされるドットクロック信号（本実施例では１１２ＭＨ
ｚ）が出力され、分周器２０からは水平同期信号（Ｈ−
sync）が出力されることになる。
とされるドットクロック信号（本実施例では１１２ＭＨ
ｚ）が出力され、分周器２０からは水平同期信号（Ｈ−
sync）が出力されることになる。
【００２２】複合同期信号ＣＳO は、まず極性変換部２
２に入力され、前記パーソナルコンピュータやワークス
テーション等にシステムから出力される複合同期信号Ｃ
ＳOの極性に拘らず、水平同期信号及び垂直同期信号が
例えば正にアクティブとなる信号に変換するようにして
いる。極性変換部２２は、極性検出回路２４とＥＸ−Ｏ
Ｒ（排他的論理和）回路２６とで構成され、前記複合同
期信号は、極性検出回路２４とＥＸ−ＯＲ回路２６の第
１入力端との両方に入力されている。極性検出回路２４
には、後述する水平同期信号パラメータ検出回路２８か
ら出力される周期データが入力されており、入力される
周期データに基づいて極性を判断している。極性判断
は、例えば、水平同期信号の出力間隔のほぼ中間あたり
での信号のレベル（Ｈ又はＬ）を検出することによって
容易に判断することができる。
２に入力され、前記パーソナルコンピュータやワークス
テーション等にシステムから出力される複合同期信号Ｃ
ＳOの極性に拘らず、水平同期信号及び垂直同期信号が
例えば正にアクティブとなる信号に変換するようにして
いる。極性変換部２２は、極性検出回路２４とＥＸ−Ｏ
Ｒ（排他的論理和）回路２６とで構成され、前記複合同
期信号は、極性検出回路２４とＥＸ−ＯＲ回路２６の第
１入力端との両方に入力されている。極性検出回路２４
には、後述する水平同期信号パラメータ検出回路２８か
ら出力される周期データが入力されており、入力される
周期データに基づいて極性を判断している。極性判断
は、例えば、水平同期信号の出力間隔のほぼ中間あたり
での信号のレベル（Ｈ又はＬ）を検出することによって
容易に判断することができる。
【００２３】この極性検出回路２４からは、複合同期信
号ＣＳO が正にアクティブな信号であればローレベル
（Ｌ）信号が、負にアクティブな信号であればハイレベ
ル（Ｈ）の信号が出力され、前記ＥＸ−ＯＲ回路２６の
第２入力端に入力されている。
号ＣＳO が正にアクティブな信号であればローレベル
（Ｌ）信号が、負にアクティブな信号であればハイレベ
ル（Ｈ）の信号が出力され、前記ＥＸ−ＯＲ回路２６の
第２入力端に入力されている。
【００２４】このため、ＥＸ−ＯＲ回路２６の出力端か
らは、常に正にアクティブな信号とされた複合同期信号
ＣＳH （図２（Ａ）乃至（Ｃ）の信号、’、”参
照）が出力されるようになっている。なお、は図４
（Ａ）、’は図４（Ｂ）、”は図４（Ｃ）にそれぞ
れ対応する。
らは、常に正にアクティブな信号とされた複合同期信号
ＣＳH （図２（Ａ）乃至（Ｃ）の信号、’、”参
照）が出力されるようになっている。なお、は図４
（Ａ）、’は図４（Ｂ）、”は図４（Ｃ）にそれぞ
れ対応する。
【００２５】ＥＸ−ＯＲ回路２６の出力端は、ＡＮＤ回
路３０の第１入力端及び前記水平同期信号パラメータ検
出回路２８に接続されている。
路３０の第１入力端及び前記水平同期信号パラメータ検
出回路２８に接続されている。
【００２６】ＡＮＤ回路３０の第２入力端には後述する
水平同期ゲート信号ＳHG（図２（Ａ）乃至（Ｃ）の信号
、’、”参照）が入力され、これらの論理積が調
整後の水平同期信号ＨＳとして前記ＰＬＬ１２へ入力さ
れるようになっている（図２（Ａ）乃至（Ｃ）の信号
、’、”参照）。
水平同期ゲート信号ＳHG（図２（Ａ）乃至（Ｃ）の信号
、’、”参照）が入力され、これらの論理積が調
整後の水平同期信号ＨＳとして前記ＰＬＬ１２へ入力さ
れるようになっている（図２（Ａ）乃至（Ｃ）の信号
、’、”参照）。
【００２７】水平同期信号パラメータ検出回路２８に
は、予め周波数が定められたクロックパルス発振器３２
で生成されたクロックパルス信号ＳCLOCK が入力されて
いる（本実施例では５０ＭＨｚ）。このクロックパルス
信号ＳCLOCK のパルス数を前記複合同期信号の水平同期
信号の出力に基づいてカウントすることによって、水平
同期信号の周期及びパルス幅を得ることができる。この
内の周期データが前記極性検出回路２４へ送出されてい
る。
は、予め周波数が定められたクロックパルス発振器３２
で生成されたクロックパルス信号ＳCLOCK が入力されて
いる（本実施例では５０ＭＨｚ）。このクロックパルス
信号ＳCLOCK のパルス数を前記複合同期信号の水平同期
信号の出力に基づいてカウントすることによって、水平
同期信号の周期及びパルス幅を得ることができる。この
内の周期データが前記極性検出回路２４へ送出されてい
る。
【００２８】水平同期信号パラメータ検出回路２８で得
た周期データ及びパルス幅データは、水平同期ゲート信
号生成回路３４へ供給されるようになっている。この水
平同期ゲート信号生成回路３４には、前記ＥＸ−ＯＲ回
路２６からの極性が定められた複合同期信号ＣＳH が入
力され、また、前記クロックパルス発振器３２からのク
ロックパルス信号ＳCLOCK も入力されている。
た周期データ及びパルス幅データは、水平同期ゲート信
号生成回路３４へ供給されるようになっている。この水
平同期ゲート信号生成回路３４には、前記ＥＸ−ＯＲ回
路２６からの極性が定められた複合同期信号ＣＳH が入
力され、また、前記クロックパルス発振器３２からのク
ロックパルス信号ＳCLOCK も入力されている。
【００２９】これらの信号に基づいて、水平同期ゲート
信号生成回路３４では、まず、複合同期信号ＣＳH に含
まれる水平同期信号とほぼ同位相のパルス信号、並びに
垂直同期信号領域内における水平信号とほぼ同周期かつ
ほぼ同パルス幅のパルス信号を生成するようになってい
る。
信号生成回路３４では、まず、複合同期信号ＣＳH に含
まれる水平同期信号とほぼ同位相のパルス信号、並びに
垂直同期信号領域内における水平信号とほぼ同周期かつ
ほぼ同パルス幅のパルス信号を生成するようになってい
る。
【００３０】ここで、水平同期ゲート信号生成回路３４
には、予めパルス幅を調整するためのマージン（前記パ
ルス信号の前方及び後方に付加するパルス幅）が記憶さ
れており、前記生成されたパルス信号の前及び／又は後
に所定のマージンを付加することができるようになって
いる。このマージンは水平同期信号のパルス幅の約1/2
以下程度が望ましい。
には、予めパルス幅を調整するためのマージン（前記パ
ルス信号の前方及び後方に付加するパルス幅）が記憶さ
れており、前記生成されたパルス信号の前及び／又は後
に所定のマージンを付加することができるようになって
いる。このマージンは水平同期信号のパルス幅の約1/2
以下程度が望ましい。
【００３１】ここで、水平同期ゲート信号生成回路３４
には、複合同期信号識別回路３６からの識別結果信号Ｓ
D が入力されており、この識別結果信号ＳD がローレベ
ル（Ｌ）の場合には前記マージンを前後共に付加し（図
２（Ａ）及び（Ｂ）の信号◯２、’参照）、ハイレベ
ル（Ｈ）の場合には前記前方マージンをキャンセルする
ように制御され、このように生成された水平同期ゲート
信号ＳHG（図２（Ｃ）の信号”参照）が前記ＡＮＤ回
路３０の第２入力端に入力される。
には、複合同期信号識別回路３６からの識別結果信号Ｓ
D が入力されており、この識別結果信号ＳD がローレベ
ル（Ｌ）の場合には前記マージンを前後共に付加し（図
２（Ａ）及び（Ｂ）の信号◯２、’参照）、ハイレベ
ル（Ｈ）の場合には前記前方マージンをキャンセルする
ように制御され、このように生成された水平同期ゲート
信号ＳHG（図２（Ｃ）の信号”参照）が前記ＡＮＤ回
路３０の第２入力端に入力される。
【００３２】複合同期信号識別回路３６には、前記極性
変換部２２で極性が定められた複合同期信号ＣＳH 、ク
ロックパルス発振器３２からのクロックパルス信号Ｓ
CLOCK、複合同期信号中の垂直同期信号領域を示す信号
（後述する垂直同期信号パラメータ検出回路３８からの
出力信号であり、以下垂直ゲート信号ＳVGという）及び
水平同期ゲート信号生成回路３４で生成される水平同期
ゲート信号ＳHGのそれぞれが入力されている。
変換部２２で極性が定められた複合同期信号ＣＳH 、ク
ロックパルス発振器３２からのクロックパルス信号Ｓ
CLOCK、複合同期信号中の垂直同期信号領域を示す信号
（後述する垂直同期信号パラメータ検出回路３８からの
出力信号であり、以下垂直ゲート信号ＳVGという）及び
水平同期ゲート信号生成回路３４で生成される水平同期
ゲート信号ＳHGのそれぞれが入力されている。
【００３３】複合同期信号識別回路３６では、垂直同期
信号領域内における複合同期信号ＣＳH をサンプリング
し、水平同期ゲート信号生成回路３４から出力される水
平同期信号が出力されるべき（出力されると予測され
る）領域内にパルス信号が存在するか否かを識別し、存
在する場合は図４（Ａ）や（Ｂ）のような信号と判断さ
れローレベル（Ｌ）、存在しない場合は図４（Ｃ）のよ
うな信号と判断されハイレベル（Ｈ）の識別信号ＳD を
前記水平同期ゲート信号生成回路３４へ出力するように
なっている。
信号領域内における複合同期信号ＣＳH をサンプリング
し、水平同期ゲート信号生成回路３４から出力される水
平同期信号が出力されるべき（出力されると予測され
る）領域内にパルス信号が存在するか否かを識別し、存
在する場合は図４（Ａ）や（Ｂ）のような信号と判断さ
れローレベル（Ｌ）、存在しない場合は図４（Ｃ）のよ
うな信号と判断されハイレベル（Ｈ）の識別信号ＳD を
前記水平同期ゲート信号生成回路３４へ出力するように
なっている。
【００３４】また、垂直同期信号パラメータ検出回路３
８には、前記極性変換部２２で極性が定められた複合同
期信号ＣＳH と水平同期ゲート信号生成回路３４からの
サンプリングポジション信号ＳSPとが入力されている。
サンプリングポジション信号ＳSPは複合同期信号の状態
（Ｈ又はＬ）を判別する時期を決定する信号であり、例
えば、水平同期信号のインアクティブ領域のほぼ中間あ
たりに設定される。このサンプリングポジションで、複
合同期信号ＣＳH がハイレベルの場合には垂直同期信号
出力領域であることが識別でき、さらに、複合同期信号
が最初にローレベルとなった時点が主走査線の１本目で
あることが判断できる。従って、走査線本数（本実施例
では１０５６本）が予め分かっていれば、次の垂直同期
信号出力時期を予測することができ、その前後に水平同
期信号の周期の約1/2 のマージンを付加した信号を垂直
ゲート信号として前記複合同期信号識別回路３６へ出力
されるようになっている。
８には、前記極性変換部２２で極性が定められた複合同
期信号ＣＳH と水平同期ゲート信号生成回路３４からの
サンプリングポジション信号ＳSPとが入力されている。
サンプリングポジション信号ＳSPは複合同期信号の状態
（Ｈ又はＬ）を判別する時期を決定する信号であり、例
えば、水平同期信号のインアクティブ領域のほぼ中間あ
たりに設定される。このサンプリングポジションで、複
合同期信号ＣＳH がハイレベルの場合には垂直同期信号
出力領域であることが識別でき、さらに、複合同期信号
が最初にローレベルとなった時点が主走査線の１本目で
あることが判断できる。従って、走査線本数（本実施例
では１０５６本）が予め分かっていれば、次の垂直同期
信号出力時期を予測することができ、その前後に水平同
期信号の周期の約1/2 のマージンを付加した信号を垂直
ゲート信号として前記複合同期信号識別回路３６へ出力
されるようになっている。
【００３５】以下に、本実施例の作用を説明する。複合
同期信号ＣＳO がパーソナルコンピュータやワークステ
ーション等のシステムから安定化回路１０に入力される
と、まず、この複合同期信号の極性を正にアクティブな
信号に変換するべく、極性変換部２２では、この信号が
極性検出回路２４へ入力する。この極性検出回路２４に
は、水平同期信号パラメータ検出回路２８で検出された
周期データが入力されており、この周期データに基づい
てサンプリグポジションを決定する。このサンプリング
ポジションは、図３の鎖線で示される如く、水平同期信
号間のほぼ中間位置とされ、このときの複合同期信号Ｃ
ＳO の極性を検出する。
同期信号ＣＳO がパーソナルコンピュータやワークステ
ーション等のシステムから安定化回路１０に入力される
と、まず、この複合同期信号の極性を正にアクティブな
信号に変換するべく、極性変換部２２では、この信号が
極性検出回路２４へ入力する。この極性検出回路２４に
は、水平同期信号パラメータ検出回路２８で検出された
周期データが入力されており、この周期データに基づい
てサンプリグポジションを決定する。このサンプリング
ポジションは、図３の鎖線で示される如く、水平同期信
号間のほぼ中間位置とされ、このときの複合同期信号Ｃ
ＳO の極性を検出する。
【００３６】この検出結果、ローレベルの場合には正に
アクティブな信号であると判断でき、ハイレベルの場合
には負にアクティブな信号であると判断できる。
アクティブな信号であると判断でき、ハイレベルの場合
には負にアクティブな信号であると判断できる。
【００３７】そこで、正にアクティブと判断された場合
には、極性検出回路２４の出力端からローレベル（Ｌ）
の信号をＥＸ−ＯＲ回路２６の第２入力端に出力する。
一方、負にアクティブと判断された場合には、極性検出
回路２４の出力端からハイレベル（Ｈ）の信号をＥＸ−
ＯＲ回路２６の第２入力端に出力する。
には、極性検出回路２４の出力端からローレベル（Ｌ）
の信号をＥＸ−ＯＲ回路２６の第２入力端に出力する。
一方、負にアクティブと判断された場合には、極性検出
回路２４の出力端からハイレベル（Ｈ）の信号をＥＸ−
ＯＲ回路２６の第２入力端に出力する。
【００３８】ＥＸ−ＯＲ回路２６の第１入力端には複合
同期信号ＣＳO が入力されているため、出力端から常に
正にアクティブな複合同期信号ＣＳH を出力することが
できる。
同期信号ＣＳO が入力されているため、出力端から常に
正にアクティブな複合同期信号ＣＳH を出力することが
できる。
【００３９】上記の如く、正にアクティブな信号とされ
た複合同期信号ＣＳH は、水平同期信号パラメータ検出
回路２８に入力され、複合同期信号ＣＳH に含まれる水
平同期信号の周期データとパルス幅データとを演算す
る。すなわち、この水平同期信号パラメータ検出回路２
８には、クロックパルス発振器３２からクロックパルス
信号ＳCLOCK が入力され、複合同期信号ＣＳH の水平同
期信号の立ち上がりから立下がり、及び立ち上がりから
次の立ち上がりまでのクロックパルス数でカウント処理
することにより、水平同期信号の周期及びパルス幅をカ
ウント値で認識することができる。
た複合同期信号ＣＳH は、水平同期信号パラメータ検出
回路２８に入力され、複合同期信号ＣＳH に含まれる水
平同期信号の周期データとパルス幅データとを演算す
る。すなわち、この水平同期信号パラメータ検出回路２
８には、クロックパルス発振器３２からクロックパルス
信号ＳCLOCK が入力され、複合同期信号ＣＳH の水平同
期信号の立ち上がりから立下がり、及び立ち上がりから
次の立ち上がりまでのクロックパルス数でカウント処理
することにより、水平同期信号の周期及びパルス幅をカ
ウント値で認識することができる。
【００４０】認識された周期データ及びパルス幅データ
は、水平同期ゲート信号生成回路３４へ出力される。ま
た、前述の如く、周期データは、前記極性検出回路２４
でのサンプリングポジション決定のためのパラメータと
しても適用される。
は、水平同期ゲート信号生成回路３４へ出力される。ま
た、前述の如く、周期データは、前記極性検出回路２４
でのサンプリングポジション決定のためのパラメータと
しても適用される。
【００４１】水平同期ゲート信号生成回路３４には、上
記周期データ及びパルス幅データの他、複合同期信号Ｃ
ＳH 、クロックパルス信号ＳCLOCK が入力され、まず、
垂直同期信号の領域を認識するために必要なサンプリン
グポジション信号ＳSPを垂直同期信号パラメータ検出回
路３８へ出力する。このサンプリングポジション信号で
指定するサンプリングポジションは、水平同期信号の間
隔のほぼ中間位置である。
記周期データ及びパルス幅データの他、複合同期信号Ｃ
ＳH 、クロックパルス信号ＳCLOCK が入力され、まず、
垂直同期信号の領域を認識するために必要なサンプリン
グポジション信号ＳSPを垂直同期信号パラメータ検出回
路３８へ出力する。このサンプリングポジション信号で
指定するサンプリングポジションは、水平同期信号の間
隔のほぼ中間位置である。
【００４２】この垂直同期信号パラメータ検出回路３８
には、複合同期信号ＣＳH が入力されており、これによ
り、垂直同期信号パラメータ検出回路３８では、サンプ
リングポジション信号ＳSPで指定されたときの極性を判
断し、ハイレベルとなっている場合には、垂直同期信号
領域内であると判断する。また、垂直同期信号パラメー
タ検出回路３８には、予め走査線本数が記憶されてい
る。
には、複合同期信号ＣＳH が入力されており、これによ
り、垂直同期信号パラメータ検出回路３８では、サンプ
リングポジション信号ＳSPで指定されたときの極性を判
断し、ハイレベルとなっている場合には、垂直同期信号
領域内であると判断する。また、垂直同期信号パラメー
タ検出回路３８には、予め走査線本数が記憶されてい
る。
【００４３】一方、サンプリングポジション信号ＳSPで
指定された位置での極性検出がローレベルとなった時点
が走査線の１本目であると判断できるため、垂直同期信
号の終了時期を得ることができる。その後、ローレベル
となる数が走査線本数と一致するまでカウントすること
によって、垂直同期信号の開始時期を得ることができ
る。
指定された位置での極性検出がローレベルとなった時点
が走査線の１本目であると判断できるため、垂直同期信
号の終了時期を得ることができる。その後、ローレベル
となる数が走査線本数と一致するまでカウントすること
によって、垂直同期信号の開始時期を得ることができ
る。
【００４４】垂直同期信号パラメータ検出回路３８で
は、得られた垂直同期信号の開始と終了に所定のマージ
ンを付加し、このマージンが付加された領域及び垂直同
期信号領域時にハイレベルの信号（垂直ゲート信号
ＳVG）を出力するようにしている。
は、得られた垂直同期信号の開始と終了に所定のマージ
ンを付加し、このマージンが付加された領域及び垂直同
期信号領域時にハイレベルの信号（垂直ゲート信号
ＳVG）を出力するようにしている。
【００４５】この出力信号は、前記水平同期ゲート信号
生成回路３４及び複合同期信号識別回路３６に入力され
る。
生成回路３４及び複合同期信号識別回路３６に入力され
る。
【００４６】複合同期信号識別回路３６には、上記垂直
ゲート信号ＳVGの他、複合同期信号ＣＳH 、クロックパ
ルス信号ＳCLOCK 及び水平同期ゲート信号生成回路３４
で生成される水平同期ゲート信号ＳHGが入力されてい
る。
ゲート信号ＳVGの他、複合同期信号ＣＳH 、クロックパ
ルス信号ＳCLOCK 及び水平同期ゲート信号生成回路３４
で生成される水平同期ゲート信号ＳHGが入力されてい
る。
【００４７】ここで、まず、垂直ゲート信号ＳVGによっ
て複合同期信号ＣＳH の垂直同期信号領域のみを着目す
ることができる。さらに、水平同期ゲート信号ＳHGとク
ロックパルス信号ＳCLOCK とに基づいて得られる水平同
期信号のインアクティブの領域の極性を判断する。すな
わち、この水平同期信号のアクティブ時以外の領域が全
てハイレベルの場合には、図２（Ｃ）の”の信号であ
ると識別でき、それ以外は図２の（Ａ）又は（Ｂ）
’の信号であると識別できる。
て複合同期信号ＣＳH の垂直同期信号領域のみを着目す
ることができる。さらに、水平同期ゲート信号ＳHGとク
ロックパルス信号ＳCLOCK とに基づいて得られる水平同
期信号のインアクティブの領域の極性を判断する。すな
わち、この水平同期信号のアクティブ時以外の領域が全
てハイレベルの場合には、図２（Ｃ）の”の信号であ
ると識別でき、それ以外は図２の（Ａ）又は（Ｂ）
’の信号であると識別できる。
【００４８】複合同期信号識別回路３６では、水平同期
ゲート信号生成回路３４へ、図２（Ｃ）の”の信号を
識別したときのみハイレベルの識別信号ＳD を出力す
る。
ゲート信号生成回路３４へ、図２（Ｃ）の”の信号を
識別したときのみハイレベルの識別信号ＳD を出力す
る。
【００４９】これにより、水平同期ゲート信号生成回路
３４では、複合同期信号ＣＳH の種類を認識することが
できる。
３４では、複合同期信号ＣＳH の種類を認識することが
できる。
【００５０】水平同期ゲート信号生成回路３４では、複
合同期信号ＣＳH が図２（Ａ）又は（Ｂ）’の信号
である場合には、複合同期信号ＣＳH 、周期データ、パ
ルス幅データ及びクロックパルス信号ＳCLOCK によって
得られるパルス信号の前後に所定のマージンを付加した
水平同期ゲート信号ＳHGを生成する。また、図２（Ｃ）
”の信号である場合には、垂直ゲート信号ＳVGで認識
される垂直同期信号領域内において、前記前方側のマー
ジンをキャンセルした水平同期ゲート信号ＳHGを生成す
る。このときの水平同期ゲート信号ＳHGは、疑似水平同
期信号として使用されることになる。
合同期信号ＣＳH が図２（Ａ）又は（Ｂ）’の信号
である場合には、複合同期信号ＣＳH 、周期データ、パ
ルス幅データ及びクロックパルス信号ＳCLOCK によって
得られるパルス信号の前後に所定のマージンを付加した
水平同期ゲート信号ＳHGを生成する。また、図２（Ｃ）
”の信号である場合には、垂直ゲート信号ＳVGで認識
される垂直同期信号領域内において、前記前方側のマー
ジンをキャンセルした水平同期ゲート信号ＳHGを生成す
る。このときの水平同期ゲート信号ＳHGは、疑似水平同
期信号として使用されることになる。
【００５１】このように生成された水平同期ゲート信号
ＳHGは、ＡＮＤ回路３０の第２入力端に入力され、第１
入力端に入力される複合同期信号ＣＳH との間で論理積
をとる。
ＳHGは、ＡＮＤ回路３０の第２入力端に入力され、第１
入力端に入力される複合同期信号ＣＳH との間で論理積
をとる。
【００５２】この結果、図２（Ａ）に示される如く、
所謂通常の複合同期信号ＣＳH では、垂直同期信号領域
内においても確実に水平同期信号を得ることができる。
所謂通常の複合同期信号ＣＳH では、垂直同期信号領域
内においても確実に水平同期信号を得ることができる。
【００５３】また、図２（Ｂ）’に示される如く、所
謂ヒゲが存在する複合同期信号ＣＳH では、垂直同期信
号領域内のヒゲがキャンセルされ、確実に水平同期信号
を得ることができる。
謂ヒゲが存在する複合同期信号ＣＳH では、垂直同期信
号領域内のヒゲがキャンセルされ、確実に水平同期信号
を得ることができる。
【００５４】さらに、図２（Ｃ）”に示される如く、
複合同期信号ＣＳH では、水平同期ゲート信号ＳHGの立
ち上がりを疑似的に水平同期信号と判断でき、ほぼ正確
な水平同期信号として取り出すことができる。
複合同期信号ＣＳH では、水平同期ゲート信号ＳHGの立
ち上がりを疑似的に水平同期信号と判断でき、ほぼ正確
な水平同期信号として取り出すことができる。
【００５５】取り出された水平同期信号は、ＰＬＬ１２
へ入力され、所定の処理がなされることによって、ドッ
トクロックパルスと水平同期信号とを得ることができ
る。
へ入力され、所定の処理がなされることによって、ドッ
トクロックパルスと水平同期信号とを得ることができ
る。
【００５６】このように、ＰＬＬ１２に入力される前
に、複合同期信号ＣＳO を安定化し、垂直同期信号領域
内でも、水平同期信号を取り出すことができるため、Ｐ
ＬＬ１２での処理を安定して行うことができ、ＬＣＤ等
のデジタル表示機器への表示時に画像を乱すことなく、
鮮明な画像を出力することができる。
に、複合同期信号ＣＳO を安定化し、垂直同期信号領域
内でも、水平同期信号を取り出すことができるため、Ｐ
ＬＬ１２での処理を安定して行うことができ、ＬＣＤ等
のデジタル表示機器への表示時に画像を乱すことなく、
鮮明な画像を出力することができる。
【００５７】
【発明の効果】以上説明した如く本発明に掛かる水平同
期信号安定化方法及び装置は、異なる種類の複合同期信
号が入力されたとしても、常にＰＬＬでの処理を安定さ
せる信号に変換することができるという優れた効果を得
ることができる。
期信号安定化方法及び装置は、異なる種類の複合同期信
号が入力されたとしても、常にＰＬＬでの処理を安定さ
せる信号に変換することができるという優れた効果を得
ることができる。
【図１】本実施例に係る水平同期信号安定化回路の概略
構成図である。
構成図である。
【図２】水平同期信号を安定化させるための処理手順を
示すタイムチャートである。
示すタイムチャートである。
【図３】複合同期信号の極性を設定するための信号処理
手順を説明する特性図である。
手順を説明する特性図である。
【図４】複合同期信号の種類を説明する特性図である。
１０ 水平同期信号安定化回路（安定化回路） １２ ＰＬＬ ２２ 極性変換部 ２８ 水平同期信号パラメータ検出回路 ３０ ＡＮＤ回路 ３２ クロックパルス発振器 ３４ 水平同期ゲート信号生成回路 ３６ 複合同期信号識別回路 ３８ 垂直同期信号パラメータ検出回路 ＣＳO 極性決定前の複合同期信号 ＣＳH 極性を正にアクティブとした複合同期信号 ＨＳ ＰＬＬに入力される安定化された水平同期信号 ＳCLOCK クロックパルス信号 ＳSP サンプリングポジション信号 ＳVG 垂直ゲート信号 ＳD 識別信号 ＳHG 水平同期ゲート信号
───────────────────────────────────────────────────── フロントページの続き (72)発明者 早田 真幸 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (72)発明者 西村 浩一 神奈川県大和市下鶴間1623番地14 日本 アイ・ビー・エム株式会社 大和事業所 内 (56)参考文献 特開 平２−246685（ＪＰ，Ａ) 特開 平２−288729（ＪＰ，Ａ) 特開 平１−284077（ＪＰ，Ａ) 特開 平２−288787（ＪＰ，Ａ) 特開 平３−245679（ＪＰ，Ａ) 特開 平３−50963（ＪＰ，Ａ) 特開 平５−207325（ＪＰ，Ａ) 特開 平３−277075（ＪＰ，Ａ) 特開 平２−166496（ＪＰ，Ａ) 特開 平４−175070（ＪＰ，Ａ) 特開 平２−60286（ＪＰ，Ａ) 特開 平５−316388（ＪＰ，Ａ) 特開 昭61−157084（ＪＰ，Ａ) 特開 平２−54680（ＪＰ，Ａ) 特開 昭62−171（ＪＰ，Ａ) 特開 平５−68181（ＪＰ，Ａ) 実開 平４−12763（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/10 H04N 5/06
Claims (4)
- 【請求項１】 クロック信号を生成するフェイズ・ロッ
クド・ループ（ＰＬＬ）への入力信号である水平同期信
号を水平同期信号及び垂直同期信号を含む複合同期信号
から分離して安定させる水平同期信号安定化方法であっ
て、 前記複合同期信号に基づいてサンプリングポジションを
決定し、 前記決定された前記サンプリングポジションに基づいて
前記垂直同期信号の領域を判別し、 前記垂直同期信号の領域内において水平同期信号に対応
するパルス信号の有無を検出し、前記複合同期信号が垂
直同期信号の領域内に水平同期信号の存在する種類であ
るか否かを識別し、 前記複合同期信号が垂直同期信号の領域内に水平同期信
号の存在する種類であると識別した場合には、 前記複合同期信号の水平同期信号に基づいて前記垂直同
期信号の領域の範囲内において、 前記複合同期信号の水平同期信号とほぼ同周期位置の前
方に所定のマージンを付加して作成した 水平同期ゲート
信号を生成し、 該水平同期ゲート信号と前記複合同期信号との極性を一
致させたときの論理積をとることによって、 前記垂直同期信号の領域内における前記水平同期信号を
取り出し、前記複合同期信号が垂直同期信号の領域内に水平同期信
号の存在しない種類であると識別した場合には、 前記複合同期信号の水平同期信号に基づいて前記垂直同
期信号の領域の範囲内において、 前記複合同期信号の水平同期信号とほぼ同周期位置に 疑
似水平同期信号を生成することを特徴とする水平同期信
号安定化方法。 - 【請求項２】 前記複合同期信号の極性に拘らず、予め
設定された正又は負側の何れか一方にアクティブなパル
ス信号を発生する極性に変換することを特徴とする請求
項１記載の水平同期信号安定化方法。 - 【請求項３】 クロック信号を生成するフェイズ・ロッ
クド・ループ（ＰＬＬ）への入力信号である水平同期信
号を水平同期信号及び垂直同期信号を含む複合同期信号
から分離して安定させる水平同期信号安定化装置であっ
て、 前記複合同期信号に基づいてサンプリングポジションを
決定する手段と、 前記決定された前記サンプリングポジションに基づいて
前記垂直同期信号の領域を判別する判別手段と、 前記垂直同期信号の領域内において前記垂直同期信号の
領域外の水平同期信号に対応するパルス信号を検出して
前記複合同期信号が垂直同期信号の領域内に水平同期信
号の存在する種類であるか否かを識別する複合同期信号
識別手段と、 前記複合同期信号識別手段で前記複合同期信号が垂直同
期信号の領域内に水平同期信号の存在する種類であると
識別した場合に、 前記複合同期信号の水平同期信号に基づいて前記垂直同
期信号の領域の範囲内において、 前記複合同期信号の水平同期信号とほぼ同周期位置の前
方に所定のマージンを付加したパルス幅の 水平同期ゲー
ト信号を生成し、前記複合同期信号識別手段で前記複合同期信号が垂直同
期信号の領域内に水平同期信号の存在しない種類である
と識別した場合に、 前記複合同期信号の水平同期信号に基づいて前記垂直同
期信号の領域の範囲内において、 前記複合同期信号の水平同期信号とほぼ同周期位置に 疑
似水平同期信号を生成する信号生成部と、 前記信号生成部で生成された水平同期ゲート信号又は疑
似水平同期信号と前記複合同期信号との極性を一致させ
たときの論理積をとるアンド回路を備え、前記アンド回
路から出力される信号を前記ＰＬＬへ出力する出力手段
と、を有する水平同期信号安定化装置。 - 【請求項４】 前記複合同期信号の極性に拘らず、予め
設定された正又は負側の何れか一方にアクティブなパル
ス信号を発生する極性に変換する極性変換手段を有して
いることを特徴とする請求項３記載の水平同期信号安定
化装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06232719A JP3093115B2 (ja) | 1994-09-28 | 1994-09-28 | 水平同期信号安定化方法及び装置 |
| US08/535,606 US5790200A (en) | 1994-09-28 | 1995-09-28 | Horizontal synchronization signal stabilization method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06232719A JP3093115B2 (ja) | 1994-09-28 | 1994-09-28 | 水平同期信号安定化方法及び装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08111789A JPH08111789A (ja) | 1996-04-30 |
| JP3093115B2 true JP3093115B2 (ja) | 2000-10-03 |
Family
ID=16943720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06232719A Expired - Fee Related JP3093115B2 (ja) | 1994-09-28 | 1994-09-28 | 水平同期信号安定化方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5790200A (ja) |
| JP (1) | JP3093115B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2838995B2 (ja) * | 1995-12-27 | 1998-12-16 | 日本電気株式会社 | 水平同期信号発生回路 |
| JP3318821B2 (ja) * | 1996-01-19 | 2002-08-26 | ソニー株式会社 | 信号判別回路及び同期信号発生器 |
| US5943086A (en) * | 1996-03-11 | 1999-08-24 | Ricoh Company, Ltd. | Multiple beam independent activation system and method for simultaneous image formation |
| KR200204617Y1 (ko) * | 1996-07-12 | 2000-12-01 | 윤종용 | Lcd모니터의 수직화면 제어장치 |
| TW341414U (en) * | 1997-04-29 | 1998-09-21 | United Microelectronics Corp | A filter circuit |
| EP0936807A4 (en) * | 1997-08-29 | 2007-05-02 | Matsushita Electric Ind Co Ltd | SYNC SIGNAL GENERATOR |
| US6177959B1 (en) * | 1997-12-31 | 2001-01-23 | Telecruz Technology, Inc. | Circuit and method for generating a clock signal synchronized with time reference signals associated with television signals |
| JP3506329B2 (ja) * | 2000-06-01 | 2004-03-15 | 松下電器産業株式会社 | 映像切替検出回路 |
| TW486909B (en) * | 2000-11-06 | 2002-05-11 | Benq Corp | Signal converting apparatus |
| US6892157B2 (en) * | 2001-06-28 | 2005-05-10 | Intel Corporation | On-die automatic selection of manipulated clock pulse |
| KR100433526B1 (ko) * | 2001-09-28 | 2004-05-31 | 삼성전자주식회사 | 영상 처리를 위한 코스트 신호 발생 방법 및 장치 |
| TWI286732B (en) * | 2001-12-19 | 2007-09-11 | Himax Tech Ltd | Method for driving an LCD with a class-A operational amplifier |
| TWI463865B (zh) * | 2007-11-23 | 2014-12-01 | Mstar Semiconductor Inc | 多切割之水平同步訊號之產生裝置及方法 |
| CN104320564B (zh) * | 2014-10-22 | 2018-03-16 | 中国电子科技集团公司第四十一研究所 | 一种基于fpga实现视频信号触发同步的方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6277770A (ja) * | 1985-10-01 | 1987-04-09 | Seiko Instr & Electronics Ltd | ビデオ信号のサンプリングクロツク発生回路 |
| JPH01284077A (ja) * | 1988-05-10 | 1989-11-15 | Matsushita Electric Ind Co Ltd | 同期信号発生器 |
| JPH02246685A (ja) * | 1989-03-20 | 1990-10-02 | Matsushita Electric Ind Co Ltd | 同期信号発生装置 |
| JPH02288729A (ja) * | 1989-04-28 | 1990-11-28 | Victor Co Of Japan Ltd | Ｐｌｌ回路 |
| JPH02288787A (ja) * | 1989-04-28 | 1990-11-28 | Pioneer Electron Corp | クロックパルス生成回路 |
| JPH0350963A (ja) * | 1989-07-19 | 1991-03-05 | Hitachi Ltd | 同期信号再生回路 |
| JPH03245679A (ja) * | 1990-02-23 | 1991-11-01 | Sanyo Electric Co Ltd | 水平同期信号のゲート方法 |
| US4974081A (en) * | 1990-03-13 | 1990-11-27 | Pioneer Electronic Corporation | Clock pulse generating circuit |
| JPH03277075A (ja) * | 1990-03-27 | 1991-12-09 | Nec Yamagata Ltd | 水平同期信号処理回路 |
| JPH0412763U (ja) * | 1990-05-22 | 1992-01-31 | ||
| JPH0556304A (ja) * | 1991-08-27 | 1993-03-05 | Matsushita Electric Works Ltd | 映像信号同期回路 |
| JPH05207325A (ja) * | 1992-01-24 | 1993-08-13 | Hitachi Koki Co Ltd | 画像信号の水平同期信号発生回路 |
| US5502502A (en) * | 1995-03-06 | 1996-03-26 | Honeywell Inc. | PLL-based method and apparatus for generating video drive signals from various sync formats |
-
1994
- 1994-09-28 JP JP06232719A patent/JP3093115B2/ja not_active Expired - Fee Related
-
1995
- 1995-09-28 US US08/535,606 patent/US5790200A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08111789A (ja) | 1996-04-30 |
| US5790200A (en) | 1998-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3093115B2 (ja) | 水平同期信号安定化方法及び装置 | |
| JP2009080171A (ja) | 信号処理装置 | |
| KR100259265B1 (ko) | 자동 코오스 조정 기능을 갖는 평판 디스플레이 장치 | |
| EP0138164B1 (en) | Method and apparatus for sampling and processing a video signal | |
| US6501310B2 (en) | Sampling clock adjusting method, and an interface circuit for displaying digital image | |
| JP3781959B2 (ja) | 画像表示装置 | |
| JPH04270570A (ja) | デジタル位相同期ループ回路 | |
| JP2537013B2 (ja) | 液晶表示装置用のドット・クロック生成装置 | |
| JP4017335B2 (ja) | 映像信号の有効期間検出回路 | |
| US5121206A (en) | Clock signal generator for video signal capable of generating a stable clock signal | |
| JP2002359753A (ja) | 映像表示装置および映像安定化方法 | |
| US8068176B2 (en) | Noise elimination device for the detection of the vertical sync pulse in video signals | |
| JP3495672B2 (ja) | 表示装置 | |
| KR950016217A (ko) | 클럭 신호 생성 장치 | |
| JPH11311967A (ja) | 表示装置 | |
| JP3106470B2 (ja) | Ｐｌｌ回路 | |
| US6195130B1 (en) | Vertical timing signal generating circuit | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| JP3541628B2 (ja) | スーパーインポーズ装置 | |
| JP2000047644A (ja) | 液晶表示装置 | |
| JPH0793571B2 (ja) | Ｐｌｌ用入力波形整形回路 | |
| KR100266222B1 (ko) | 모니터 디스플레이용 신호 처리장치 | |
| JPH11311968A (ja) | 表示装置 | |
| JPH02162407A (ja) | 制御装置 | |
| JPH0340667A (ja) | ビデオ信号の同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |